WO2000005933A1 - Carte a circuit imprime et procede de fabrication correspondant - Google Patents

Carte a circuit imprime et procede de fabrication correspondant Download PDF

Info

Publication number
WO2000005933A1
WO2000005933A1 PCT/JP1999/003898 JP9903898W WO0005933A1 WO 2000005933 A1 WO2000005933 A1 WO 2000005933A1 JP 9903898 W JP9903898 W JP 9903898W WO 0005933 A1 WO0005933 A1 WO 0005933A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor pattern
substrate
wiring board
width
printed wiring
Prior art date
Application number
PCT/JP1999/003898
Other languages
English (en)
French (fr)
Inventor
Kiyotaka Tsukada
Mitsuhiro Kondo
Kenji Chihara
Naoto Ishida
Atsushi Shouda
Original Assignee
Ibiden Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co., Ltd. filed Critical Ibiden Co., Ltd.
Priority to DE69935009T priority Critical patent/DE69935009T2/de
Priority to EP99931459A priority patent/EP1143776B1/en
Publication of WO2000005933A1 publication Critical patent/WO2000005933A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/1148Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13021Disposition the bump connector being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0594Insulating resist or coating with special shaped edges
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Definitions

  • the present invention relates to a printed wiring board and a method for manufacturing the same, and more particularly, to a printed wiring board having a conductor pattern having excellent adhesion strength and a method for manufacturing the same.
  • the printed wiring board 9 includes an insulating substrate 2, a plurality of conductor patterns 93 provided on the substrate 2, and an insulating protective film 94 covering these.
  • the conductor pattern 93 is used as wiring and external terminals.
  • the bottom surface 9 31 of the conductor pattern 93 is in close contact with the surface of the substrate 2.
  • the width a of the bottom surface 931 is equal to the width b of the top surface 932 of the conductor pattern 3. That is, the cross section of the conductor pattern 93 is rectangular.
  • the side surface 935 of the conductor pattern 93 is completely covered with the protective film 94.
  • the conductor pattern 93 is formed after forming the protective film 94 on the substrate 2.
  • the cross section of the conventional conductor pattern 93 is a rectangle in which the width a of the bottom surface 931 is equal to the width b of the top surface 932, the area of the contact portion between the conductor pattern 93 and the substrate 2 is relatively small. small. Therefore, the adhesion strength between substrate 2 and conductive pattern 93 is relatively low. Therefore, as shown in FIG. 5 (B), when external force such as thermal stress is applied to the printed wiring board 9, the conductor pattern 93 may be separated from the surface of the substrate 2.
  • the cross-sectional shape of the conductor pattern 93 may be formed in a trapezoid where the width a of the bottom surface 931 is larger than the width b of the top surface 932. Conceivable.
  • the material forming the conductor pattern 93 pushes up the protective film 94 having a shape corresponding to the conductor pattern 93. Therefore, as shown in FIG. 6 (B), there was a possibility that the protective film 94 was peeled off from the surface of the substrate 2. Also, as shown in Fig.
  • the conductor pattern 93 is formed so that the solder ball 96 can enter between the side surface 935 of the conductor pattern 93 and the protective film 94. It is conceivable to completely expose the sides 9 3 5. In this case, the solder balls 96 contact the substrate 2 having relatively low mechanical strength. Due to the surface tension of the solder balls, the contact area between the solder balls 96 and the substrate 2 is very small. Therefore, when a lateral force as shown by an arrow acts on the solder ball 96, the force acts intensively on the contact portion of the substrate 2. As a result, a crack 99 is generated in the substrate 2 and the substrate 2 may be broken. Disclosure of the invention
  • An object of the present invention is to provide a printed wiring board which has strong adhesion between a substrate and a conductor pattern and can prevent damage to the substrate, and a method for manufacturing the same.
  • a printed wiring board includes a substrate, a conductor pattern formed on the substrate, and a protective film that covers the substrate and the conductor pattern.
  • the conductor pattern has a bottom surface in contact with the substrate, an upper surface opposite to the bottom surface, and a pair of side surfaces. Each side surface has a lower side surface covered with a protective film and an upper side surface exposed from the protective film. The width of the bottom surface is larger than the width of the top surface.
  • the width of the bottom of the conductor pattern is larger than the width of the top, and the lower side is covered with a protective film.
  • the upper side surface is exposed from the protective film.
  • the width of the bottom surface of the conductor pattern is larger than the width of the upper surface, and the area of the portion closely contacting the substrate is relatively large. Therefore, the adhesion strength of the conductor pattern to the substrate is improved as compared with the conductor pattern having a rectangular cross section. Therefore, peeling of the conductor pattern from the surface of the substrate is prevented.
  • the upper side surface of the conductor pattern is exposed from the protective film. Therefore, when, for example, solder balls are joined to the conductor pattern, the solder balls penetrate into the upper side surface of the conductor pattern. Therefore, even if a lateral force acts on the solder ball after bonding, the solder ball has a portion that is hooked on the upper side surface, so that peeling of the solder ball from the conductor pattern is prevented.
  • the lower side surface of the conductor pattern is covered with a protective film. Therefore, for example, the solder ball does not contact the substrate, but contacts the conductor pattern having higher mechanical strength than the substrate. Therefore, even if a lateral force acts on the solder ball after bonding, the force acts on the conductor pattern and does not act on the substrate, so that damage such as cracks on the substrate is prevented.
  • the upper surface and the upper side surface of the conductor pattern are covered with a plating. In this case, the solder balls are easily joined to the conductor pattern.
  • solder ball is in contact with the conductor pattern on the upper side surface of the conductor pattern. In this case, even if a lateral force is applied to the joined solder balls, the solder balls are in contact with the side surfaces of the conductive pattern, so that peeling of the solder balls from the conductive pattern is prevented. .
  • a method for manufacturing a printed wiring board includes a step of forming a conductor pattern by etching a substrate having a conductor, a step of applying a protective film on the conductor pattern and the substrate, and a step of removing a part of the protective film. including.
  • the conductor pattern is formed such that the width of the bottom surface in contact with the substrate is larger than the width of the upper surface opposite to the bottom surface.
  • the removing step the upper part of the conductor pattern is exposed.
  • the conductor pattern is formed before forming the protective film. Therefore, since the protective film does not exist when the conductive pattern is formed, the conductive pattern does not push up the protective film.
  • FIG. 1 is a sectional view showing a printed wiring board according to a first embodiment of the present invention.
  • 2 (A) to 2 (E) are views showing a manufacturing process of the printed wiring board according to the first embodiment.
  • FIG. 3 is a sectional view showing a printed wiring board according to a second embodiment.
  • 4 (A) to 4 (E) are views showing the manufacturing process of the printed wiring board of FIG.
  • FIG. 5A is a cross-sectional view showing a first conventional printed wiring board.
  • FIG. 5 (B) is a view showing a state where the conductor pattern has been peeled off from the printed wiring board of FIG. 5 (A).
  • FIG. 6A is a cross-sectional view showing a second conventional printed wiring board.
  • FIG. 6 (B) is a view showing a state where the solder resist has been peeled off from the printed wiring board of FIG. 6 (A).
  • FIG. 6 (C) is a view showing a state where the conductor pattern is short-circuited in the printed wiring board of FIG. 6 (A).
  • FIG. 7 (A) is a view showing a state in which solder balls have been peeled off from a printed wiring board of a third conventional example.
  • FIG. 7B is a diagram showing a state in which the substrate is cracked in the fourth conventional printed wiring board.
  • the printed wiring board 1 includes an insulating substrate 2, a conductive pattern 3 formed on the substrate 2, and an insulating protective film or a solder resist 4 covering the substrate 2 and the conductive pattern 3.
  • the conductor pattern 3 extends in a direction orthogonal to the paper surface. As shown in FIG. 1, the conductor pattern 3 has an upper part 32 and a lower part 31.
  • the bottom surface 3 10 of the conductor pattern 3 is in close contact with the surface of the substrate 2.
  • the width c of the bottom surface 310 is larger than the width d of the top surface 320. Therefore, the cross-sectional shape orthogonal to the longitudinal direction of the conductor pattern 3 is a trapezoid.
  • the side surface 3 15 of the lower portion 31 is covered with the solder resist 4.
  • the side surface 3 25 of the upper portion 32 is not covered with the solder resist 4.
  • the height h of the lower part 31 is 95% of the height p of the conductor pattern. 5% of the remaining conductor pattern height p is the height of the upper part 32.
  • the upper surface 32 0 and the side surface 3 25 of the upper portion 32 are covered with a plating 5 for connection terminals. Further, the solder ball 6 is joined to the conductor pattern 3 via the plating 5. The solder ball 6 is locked on the side surface 3 25 of the upper portion 32.
  • the material of the substrate 2 is preferably glass epoxy.
  • the printed wiring board 1 is manufactured from a copper-clad laminate in which a copper foil is pasted on a substrate 2.
  • the copper-clad laminate is etched to form a plurality of conductor patterns 3 on the substrate 2.
  • the cross section of the conductor pattern 3 is formed in a trapezoid in which the width c of the bottom surface 310 is larger than the width d of the top surface 320.
  • the width c of the bottom surface 310 is preferably 30 to 200 ⁇ , and the width d of the top surface 320 is preferably 10 to: L 800 im.
  • the width c of the bottom surface 310 is 80 ⁇
  • the width d of the top surface 320 is 70 ⁇ m
  • the height p of the conductor pattern 3 is 35 ⁇ m. is there.
  • a dark resist 4 is applied so as to cover the entirety of the conductor pattern 3 and the substrate 2.
  • the height of the resist 4 is substantially constant, that is, the surface 41 is flat.
  • the solder resist 4 is applied.
  • the surface 41 of the solder resist 4 is irradiated with a laser, and the solder resist 4 is removed along the conductor pattern 3 as shown in FIG. 2 (C). Laser irradiation is stopped when 5% of the height p of the conductor pattern 3 is exposed. By laser irradiation, the upper part 32, that is, the upper surface 320 and the upper side surface 325 are exposed from the opening 40 of the solder resist 4. At this time, the height h of the lower part 31 of the conductor pattern 3 is about 33 ⁇ m.
  • a plating process is performed on a predetermined conductor pattern 3.
  • the upper portion 32 of the predetermined conductor pattern 3 is covered with the plating 5 for the connection terminal.
  • a metal such as copper, gold or nickel can be used.
  • solder is supplied onto the plating 5, and the solder is heated and melted.
  • the solder balls 6 are joined to the upper portions 32 of the conductor patterns 3 via the plating 5 as shown in FIG. 2 (E).
  • the solder ball 6 has a locking portion 63 hooked on both side surfaces 3 25 of the upper portion 32.
  • the uppermost portion of the plating 5 is more preferably formed at a position higher than the surface 41 of the solder resist 4.
  • a solder ball or a solder paste for connection is easily joined.
  • terminals used in the test for example, a probe or an anisotropic conductive rubber, easily come into contact with the plating 5.
  • joining and contact may be difficult.
  • the height h of the lower part 31 is preferably 50% or more and less than 100% of the height p of the conductor pattern 3. In this case, the side surfaces 3 15 of the lower portion 31 can be surely covered with the solder resist 4. If the height h of the lower part 31 is less than 50% of the height p of the conductor pattern 3, the side face 315 of the lower part 31 may not be reliably covered with the solder resist 4. . Therefore, for example, The force acting in the lateral direction on the solder ball 6 bonded to the wire 3 is likely to be transmitted to the substrate 2 below the lower part 31, and the substrate 2 may be damaged by cracks or the like.
  • the upper portion 32 of the conductor pattern 3 does not exist. In this case, the solder balls 6 are not joined to the conductor pattern 3 with sufficient strength.
  • the cross-sectional shape of the conductor pattern 3 is preferably a bilaterally symmetric isosceles trapezoid in terms of ease of manufacturing.
  • the value obtained by dividing half the value obtained by subtracting the top surface width from the bottom surface width by the height of the conductor pattern 3 ⁇ (c — d) / 2 ⁇ / p (hereinafter referred to as the value X) is 0 It is preferably set in the range of 1-2.5.
  • the contact area between the side surface 3 15 of the lower portion 31 and the solder resist 4 increases.
  • the conductor pattern 3 is pressed toward the substrate 2 by the solder resist 4.
  • the value X is less than 0.1, the contact area between the side surface 3 15 of the lower portion 31 and the solder resist 4 becomes small.
  • the conductor pattern 3 may not be sufficiently pressed toward the substrate 2 by the solder resist 4 in some cases.
  • the value X is larger than 2.5, the exposed portion of the conductor pattern 3 decreases, and the connection area between the conductor pattern 3 and the semiconductor component decreases. As a result, the connection strength of the semiconductor component may be reduced.
  • the width c of the bottom surface 310 is larger than the width d of the upper surface 320 of the upper portion 32, that is, the cross section of the conductor pattern 3 is It is trapezoidal. Therefore, as compared with the conventional conductor pattern 93 having a rectangular cross section, the conductor pattern 3 adheres to the substrate 2 with a relatively large area. With this shape, the adhesion strength of the conductor pattern 3 to the substrate 2 is improved. As a result, peeling of the conductor pattern 3 from the surface of the substrate 2 is prevented.
  • the conductor pattern 3 is formed before the formation of the solder register 4 as shown in FIG. Therefore, as in the conventional example, solder-resist 4 will not be pushed up. Therefore, peeling of the solder resist 4 from the surface of the substrate 2 is prevented. In addition, since a part of the conductor pattern 3 does not penetrate between the bottom surface of the solder resist 4 and the surface of the substrate 2, short circuit between adjacent conductor patterns is also prevented.
  • the solder ball 6 can contact the side surface 3 25. Furthermore, since the solder ball 6 has a locking portion 6 3 that hooks on the side surface 3 2 5 of the upper part 32, even if a lateral force is applied to the solder ball 6, the solder ball 6 is separated from the conductor pattern 3. Is prevented.
  • solder resist 4 The sides 3 15 of the lower part 31 are covered with the solder resist 4. Therefore, the solder ball 6 does not contact the substrate 2 but contacts the conductor pattern 3 having higher mechanical strength than the substrate 2. Therefore, even if a lateral force is applied to the solder ball 6 after bonding, the force acts on the conductor pattern 3 and does not act on the base 2. For this reason, the occurrence of damage such as cracks in the substrate 2 is prevented.
  • the conductor pattern 3 Since the cross section of the conductor pattern 3 is substantially an isosceles trapezoid, the conductor pattern 3 is easily formed.
  • the value obtained by dividing half the value obtained by subtracting the width d of the upper surface 320 from the width c of the lower surface 310 by the height p of the conductor pattern 3 X ((c-d) / 2 ⁇ 7 is about 0,14.
  • the solder resist 4 can contact the side surface 3 15 of the lower portion 31 with a large area. Therefore, the conductor pattern 3 is firmly pressed down by the solder resist 4. Therefore, the adhesion strength of the conductor pattern 3 to the substrate 2 is further improved.
  • side surfaces 3 15 and 3 25 of the conductor pattern 3 are not limited to flat slopes as in the first embodiment, but may be concave curved surfaces.
  • the side surface 3 15 of the lower portion 31 is surely covered with the solder resist 4. Therefore, even if a lateral force is applied to the solder ball 6 bonded to the conductor pattern 3, the substrate 2 is not damaged. It is surely prevented.
  • the upper part 32 is covered with a plating 5. Thereby, the solder balls 6 are easily joined to the conductor patterns 3.
  • the printed wiring board of the second embodiment will be described focusing on the differences from the first embodiment.
  • the surface 42 of the solder register 4 has a shape corresponding to the arrangement of the conductor pattern 3.
  • the printed wiring board of the second embodiment differs from the first embodiment only in this point.
  • each conductor pattern 3 is formed on the substrate 2 by subjecting the copper-clad laminate to etching or the like.
  • the width c of the bottom surface 310 of each conductor pattern 3 is larger than the width d of the top surface 320. Therefore, the cross section of each conductor pattern 3 is trapezoidal.
  • solder resist 4 as an insulating protective film is applied to the entire surface of the conductor pattern 3 and the substrate 2. At this time, since the solder resist 4 is applied so that its thickness is substantially constant, the surface 42 of the solder resist 4 becomes wavy according to the arrangement of the conductor pattern 3.
  • the surface 41 of the solder resist 4 is irradiated with a laser beam, and the solder resist 4 is removed along the conductor pattern 3 as shown in FIG. 4 (C). Laser irradiation is stopped when 5% of the height p of the conductor pattern 3 is exposed. As a result, the upper portion 32 of the conductor pattern 3, that is, the upper surface 320 and the side surface 325 are exposed from the opening 40 of the solder resist 4. At this time, the height h of the lower part 31 of the conductor pattern 3 is 95% of the height p of the conductor pattern 3.
  • the plating process is performed on the predetermined conductor pattern 3.
  • the plating 5 for the connection terminal covers the upper part 32 of the predetermined conductor pattern 3.
  • solder is supplied onto the plating 5, and the solder is heated and melted.
  • the solder balls 6 become the conductor pattern 3 as shown in Fig. 4 (E).
  • the upper part 32 is joined to the upper part 32 via a hook 5.

Description

明細書
プリント配線板及びその製造方法
技術分野 ― 本発明はプリント配線板及びその製造方法に関し、 詳しくは密着強度に優れた 導体パターンを有するプリント配線板及びその製造方法に関する。 背景技術
従来のプリント配線板 9を図 5 (A) に示す。 プリント配線板 9は絶縁性の基 板 2と、 基板 2上に設けられた複数の導体パターン 9 3と、 これらを被覆する絶 縁性の保護膜 9 4とよりなる。 導体パターン 9 3は配線及び外部端子として使用 される。 導体パターン 9 3の底面 9 3 1は基板 2の表面と密着している。 底面 9 3 1の幅 aは導体パターン 3の上面 9 3 2の幅 bと等しい。 すなわち、 導体パタ ーン 9 3の断面は長方形である。 導体パターン 9 3の側面 9 3 5は保護膜 9 4に よって完全に被覆されている。 導体パターン 9 3は基板 2上に保護膜 9 4を形成 した後に形成される。
しかしながら、 従来の導体パターン 9 3の断面は、 底面 9 3 1の幅 aが上面 9 3 2の幅 bと等しい長方形であるので、 導体パターン 9 3と基板 2との密着部分 の面積は比較的小さい。 そのため、 基板 2と導体パターン 9 3との密着強度は比 較的低い。 それ故、 図 5 ( B ) に示すように、 熱応力等の外力がプリント配線板 9に加わった場合に、 導体パターン 9 3が基板 2の表面から剥離するおそれがあ つた。
これを解決するため、 図 6 ( A) に示すように、 導体パターン 9 3の断面形状 を、 その底面 9 3 1の幅 aが上面 9 3 2の幅 bよりも大きい台形に形成すること が考えられる。 しかし、 この場合には、 導体パターン 9 3の形成時に、 導体パタ ーン 9 3の形成素材が、 導体パターン 9 3に対応した形状を有する保護膜 9 4を 押し上げてしまう。 そのため、 図 6 ( B ) に示すように、 保護膜 9 4力 基板 2 の表面から剥離するおそれがあった。 また、 図 6 ( C ) に示すように、 導体バタ ーン 9 3の形成時に、 保護膜 9 4の底面と基板 2の表面との間に導体パターン 9 3の一部分 9 3 9がもぐり込み、 もぐり込んだ部分 9 3 9が隣の導体パターン 9 3と短絡するおそれもある。 ― さらに、 従来のプリント配線板 9では、 図 7 (A) に示すように、 導体パター ン 9 3の側面 9 3 5が保護膜 9 4によって完全に被覆されている。 そのため、 導 体パターン 9 3上に、 例えば接続端子用のメツキ 9 5及び半田ボール 9 6を接合 させる場合には、 半田ボール 9 6は導体パターン 9 3の側面 9 3 5に引っ掛から ない。 それ故、 矢印で示すような横向きの力が半田ボール 9 6に作用すると、 半 田ボール 9 6は導体パターン 9 3から剥離することがある。
これを解決するため、 図 7 ( B ) に示すように、 導体パターン 9 3の側面 9 3 5と保護膜 9 4との間に、 半田ボール 9 6が侵入できるように、 導体パターン 9 3の側面 9 3 5を完全に露出させることが考えられる。 し力 し、 この場合には、 半田ボール 9 6は機械的強度の比較的低い基板 2に接触する。 半田ボールの表面 張力のために、 半田ボール 9 6と基板 2との接触部分の面積は非常に小さい。 そ のため、 半田ボール 9 6に矢印で示すような横向きの力が作用すると、 その力が 基板 2の前記接触部分に集中的に作用する。 その結果、 基板 2に亀裂 9 9が生じ 、 基板 2が破壊されるおそれがある。 発明の開示
本発明の目的は基板と導体パターンとの密着が強くかつ基板の損傷を防止でき るプリント配線板及びその製造方法を提供することにある。
上記の目的を達成するために、 本発明の第 1の態様では、 プリント配線板は、 基板と、 基板上に形成された導体パターンと、 基板と導体パターンとを被覆する 保護膜とを備える。 導体パターンは、 基板に接触する底面、 底面の反対側の上面 、 及び一対の側面を有する。 各側面は保護膜によって覆われた下部側面と、 保護 膜から露出した上部側面とからなる。 底面の幅は上面の幅よりも大きい。
導体パターンの底面の幅が上面の幅よりも大きく、 下部側面が保護膜に被覆さ れ、 かつ上部側面は保護膜から露出していることが好ましい。
本発明の第 1の態様のプリント配線板では、 導体パターンの底面の幅は上面の 幅よりも大きく、 基板に密着する部分の面積が比較的大きい。 従って、 断面長方 形の導体パターンに比べて、 基板への導体パターンの密着強度は向上する。 それ 故、 基板の表面からの導体パターンの剥離は防止される。
また、 導体パターンの上部の側面は保護膜から露出している。 そのため、 導体 パターンに例えば半田ボールを接合させる際に、 半田ボールは導体パターンの上 部側面に侵入する。 それ故、 接合後の半田ボールに横方向の力が作用しても、 半 田ボールは上部側面に引っ掛かる部分を有するので、 導体パターンからの半田ボ ールの剥離は防止される。
さらに、 導体パターンの下部の側面は保護膜によって被覆されている。 従って 、 例えば半田ボールは基板に接触することなく、 基板よりも機械的強度の高い導 体パターンに接触する。 それ故、 接合後の半田ボールに横方向の力が作用しても 、 その力は導体パターンに作用し、 基板には作用しないので、 基板に亀裂等の損 傷が生じることは防止される。
導体パターンの上面及び上部側面はメツキで被覆されていることが好ましい。 この場合には、 半田ボールは導体パターンへに対して容易に接合される。
半田ボールは導体パターンの上部側面において導体パターンに接触しているこ とが好ましい。 この場合には、 接合された半田ボールに対して横方向の力が作用 しても、 半田ボールは導体パターンの側面に接触しているので、 導体パターンか らの半田ボールの剥離は防止される。
本発明の第 2の態様では、 プリント配線板の製造方法が提供される。 その製造 方法は、 導体を有する基板に対してエツチングすることにより導体パターンを形 成する工程と、 導体パターン上及び基板上に保護膜を塗布する工程と、 保護膜の 一部を除去する工程とを含む。 エッチング工程では、 導体パターンは基板に接触 する底面の幅がその底面の反対側の上面の幅よりも大きくなるように形成される 。 除去工程では、 導体パターンの上部が露出される。 導体パターンは保護膜の形成前に形成される。 従って、 導体パターンの形成時 に保護膜は存在しないので、 導体パターンが保護膜を押し上げることがない。 そ れ故、 基板の表面からの保護膜の剥離は防止される。 また、 保護膜の底面と基板 の表面との間に、 導体パターンの一部がもぐり込むこともない。 その結果、 隣り 合う導体パターン同士の短絡は防止される。 図面の簡単な説明
図 1は本発明の第 1実施形態におけるプリント配線板を示す断面図。
図 2 ( A) から 2 ( E ) は第 1実施形態におけるプリント配線板の製造工程を 示す図。
図 3は第 2実施形態のプリント配線板を示す断面図。
図 4 (A) から 4 ( E ) は図 3のプリント配線板の製造工程を示す図。
図 5 ( A) は第 1の従来例のプリント配線板を示す断面図。
図 5 ( B ) は図 5 (A) のプリント配線板から導体パターンが剥離した状態を 示す図。
図 6 (A) は第 2の従来例のプリント配線板を示す断面図。
図 6 ( B ) は図 6 (A) のプリント配線板からソルダーレジストが剥離した状 態を示す図。
図 6 ( C ) は図 6 (A) のプリント配線板において導体パターンが短絡した状 態を示す図。
図 7 (A) は第 3の従来例のプリント配線板から半田ボールが剥離した状態を 示す図。
図 7 ( B ) は第 4の従来例のプリント配線板において、 基板が亀裂した状態を 示す図。 発明を実施するための最良の形態
以下、 図 1及び図 2を参照して、 本発明の第 1実施形態にかかるプリント配線 板について説明する。
プリント配線板 1は絶縁性の基板 2、 基板 2上に形成された導体パターン 3、 及び基板 2と導体パターン 3とを被覆する絶縁性の保護膜すなわちソルダーレジ スト 4を備える。 導体パターン 3は紙面に直交する方向に延びている。 図 1に示 すように、 導体パターン 3は上部 3 2及び下部 3 1を備える。 導体パターン 3の 底面 3 1 0は基板 2の表面に密着している。 底面 3 1 0の幅 cは上面 3 2 0の幅 dよりも大きい。 従って、 導体パターン 3の長手方向に直交する断面形状は台形 である。 また、 下部 3 1の側面 3 1 5はソルダーレジス ト 4によって被覆されて いる。 他方、 上部 3 2の側面 3 2 5はソルダーレジス ト 4には被覆されていない 。 下部 3 1の高さ hは、 導体パターンの高さ pの 9 5 %である。 残る導体パター ンの高さ pの 5 %が上部 3 2の高さである。 上部 3 2の上面 3 2 0及び側面 3 2 5は接続端子用のメツキ 5で被覆されている。 さらに、 半田ボール 6はメツキ 5 を介して導体パターン 3に接合されている。 半田ボール 6は上部 3 2の側面 3 2 5に係止されている。
以下、 プリント配線板 1の製造方法を図 2 (A) から図 2 ( E ) を参照して説 明する。 基板 2の素材は好ましくはガラスエポキシである。 プリント配線板 1は 基板 2上に銅箔が予め張り付けられた銅張積層板から製造される。
はじめに、 図 2 (A) では、 銅張積層板にエッチングが施され、 複数の導体パ ターン 3が基板 2上に形成される。 エッチング処理時において、 導体パターン 3 の断面は底面 3 1 0の幅 cが上面 3 2 0の幅 dよりも大きい台形に形成される。 底面 3 1 0の幅 cは 3 0〜2 0 0 μ πι、 上面 3 2 0の幅 dは 1 0〜: L 8 0 i mで あることが好ましい。 第 1実施形態においては、 底面 3 1 0の幅 cは 8 0 μ πιで あり、 上面 3 2 0の幅 dは 7 0 μ mであり、 導体パターン 3の高さ pは 3 5 μ m である。
図 2 ( B ) に示すように、 導体パターン 3及び基板 2の全体を覆うように ダーレジスト 4を塗布する。 このとき、 導体パターン 3の配置に拘わらず、 ダーレジスト 4の高さが略一定となるように、 すなわちその表面 4 1が平坦にな るように、 ソルダーレジス ト 4は塗布される。
ソルダーレジスト 4の表面 4 1に対してレーザを照射し、 図 2 ( C ) に示すよ うに、 導体パターン 3に沿ってソルダーレジス ト 4を除去する。 導体パターン 3 の高さ pの 5 %が露出した段階で、 レーザ照射を停止する。 レーザー照射により 、 上部 3 2すなわち上面 3 2 0及び上部の側面 3 2 5が、 ソルダーレジスト 4の 開口部 4 0から露出される。 このとき、 導体パターン 3の下部 3 1の高さ hは約 3 3 μ mである。
図 2 ( D ) に示すように、 所定の導体パターン 3に対してメツキ処理が行われ る。 メツキ処理では、 接続端子用のメツキ 5により所定の導体パターン 3の上部 3 2が被覆される。 メツキ 5の材料として、 例えば銅、 金またはニッケルのよう な金属が使用できる。
次に、 メツキ 5上に半田を供給して、 その半田を加熱し、 溶融する。 溶融した 半田が固化すると、 図 2 ( E ) に示すように、 半田ボール 6が導体パターン 3の 上部 3 2にメツキ 5を介して接合される。 このとき、 半田ボール 6は上部 3 2の 両側面 3 2 5に引っ掛かる係止部分 6 3を有する。
尚、 メツキ処理において、 メツキ 5の最上部はソルダーレジス ト 4の表面 4 1 よりも高い位置に形成されること力 より好ましい。 この場合、 例えば接続用の 半田ボールや半田ペース トが接合しやすくなる。 また、 プリント配線板 1の電気 的テストを行うにあたって、 そのテストに用いられる端子、 例えばプローブゃ異 方性導電ゴムがメツキ 5に接触しやすくなる。 一方、 メツキ 5の最上部が、 ソル ダーレジスト 4の表面 4 1よりも低い位置に形成される場合には、 接合、 接触が 困難になるおそれがある。
下部 3 1の高さ hは、 導体パターン 3の高さ pの 5 0 %以上で 1 0 0 %未満で あることが好ましい。 この場合には、 下部 3 1の側面 3 1 5はソルダーレジスト 4によって確実に被覆することができる。 なお、 下部 3 1の高さ h力 導体パタ ーン 3の高さ pの 5 0 %未満である場合には、 下部 3 1の側面 3 1 5はソルダー レジスト 4によって確実に被覆されない場合がある。 そのため、 例えば導体バタ ーン 3に接合された半田ボール 6に対して横方向に作用する力が、 下部 3 1の下 方の基板 2に伝わりやすくなり、 基板 2に亀裂等の損傷が生じるおそれがある。 一方、 下部 3 1の高さ hが導体パターン 3の高さ pの 1 0 0 %である場合には、 導体パターン 3の上部 3 2が存在しなくなる。 この場合、 半田ボール 6は導体パ ターン 3に対して十分な強度を持って接合されない。
導体パターン 3の断面形状は、 製造の容易さの点で、 左右対称な等脚台形であ ることが好ましい。
底面幅から上面幅を差し引いた値の半分の値を、 導体パターン 3の高さで除し て得られる値 { ( c — d ) / 2 } / p (以下、 値 Xとする) は、 0 . 1〜2 . 5 の範囲に設定されることが好ましい。 このような範囲になるように導体パターン 3の寸法を設定すると、 下部 3 1の側面 3 1 5とソルダーレジスト 4との接触面 積は大きくなる。 その結果、 ソルダーレジス ト 4によって、 導体パターン 3は基 板 2に向って押さえ付けられる。 値 Xが 0 . 1未満の場合には、 下部 3 1の側面 3 1 5とソルダーレジスト 4との接触面積が小さくなる。 そのため、 導体パター ン 3はソルダーレジスト 4によって基板 2に向って充分に押さえ付けられない場 合がある。 一方、 値 Xが 2 . 5よりも大きい場合には、 導体パターン 3の露出部 分が少なくなり、 導体パターン 3と半導体部品との接続面積が小さくなる。 その 結果、 半導体部品の接続強度が低くなるおそれがある。
第 1実施形態のプリント配線板 1により以下の効果が得られる。
第 1実施形態のプリント配線板 1では、 図 1に示すように、 底面 3 1 0の幅 c は上部 3 2の上面 3 2 0の幅 dよりも大きレ、、 すなわち導体パターン 3の断面は 台形である。 従って、 長方形の断面を有する従来の導体パターン 9 3に比べて、 導体パターン 3は基板 2に対して比較的大きな面積で密着する。 この形状により 、 基板 2への導体パターン 3の密着強度は向上する。 その結果、 導体パターン 3 が基板 2の表面から剥離することは防止される。
導体パターン 3は、 図 2 (A) に示すように、 ソルダ一レジス ト 4の形成前に 形成される。 従って、 従来例のように、 導体パターン 3によりソルダ一レジスト 4が押し上げらることはなレ、。 そのため、 ソルダーレジス ト 4の基板 2の表面か らの剥離は防止される。 また、 ソルダーレジス ト 4の底面と基板 2の表面との間 に導体パターン 3の一部がもぐり込まないので、 隣り合う導体パターン同士の短 絡も防止される。
上部 3 2の側面 3 2 5はソルダーレジスト 4に覆われていないため、 半田ボー ル 6はその側面 3 2 5に接触することができる。 さらに、 この半田ボール 6には 上部 3 2の側面 3 2 5に引っ掛かる係止部分 6 3を有するので、 半田ボール 6に 横方向の力がかかっても、 導体パターン 3からの半田ボール 6の剥離は防止され る。
下部 3 1の側面 3 1 5はソルダーレジス ト 4によって被覆されている。 そのた め、 半田ボール 6は基板 2とは接触せずに、 基板 2よりも機械的強度の高い導体 パターン 3に接触する。 従って、 接合後の半田ボール 6に横方向の力がかかって も、 その力は導体パターン 3に作用し、 基盤 2には作用しない。 このため、 基板 2に亀裂等の損傷が生じることは防止される。
導体パターン 3の断面はほぼ等脚台形であるので、 導体パターン 3は容易に形 成される。
底面 3 1 0の幅 cから上面 3 2 0の幅 dを差し引いた値の半分の値を、 導体パ ターン 3の高さ pで除して得られる値 X = { ( c一 d ) / 2 } 7 は約0 , 1 4 である。 このような寸法の導体パターン 3では、 ソルダーレジス ト 4が下部 3 1 の側面 3 1 5と大きな面積で接触することができる。 従って、 導体パターン 3は ソルダーレジスト 4によって強固に押さえつけられる。 それ故、 基板 2への導体 パターン 3の密着強度はより一層向上する。
なお、 導体パターン 3の側面 3 1 5、 3 2 5は、 第 1実施形態のような平らな 斜面に限定されず、 凹状の曲面であってもよい。
下部 3 1の高さ hは、 導体パターン 3の高さ pの 9 5 %であるので、 下部 3 1 の側面 3 1 5はソルダーレジス ト 4によって確実に被覆される。 それ故、 導体パ ターン 3に接合された半田ボール 6に横方向の力がかかっても、 基板 2の損傷は 確実に防止される。
上部 3 2はメツキ 5で被覆されている。 これにより、 半田ボール 6は導体バタ ーン 3に対して容易に接合される。
以下、 第 2実施形態のプリント配線板について第 1実施形態と異なる点を中心 に説明する。 図 3に示すように、 第 2実施形態では、 ソルダ一レジス ト 4の表面 4 2は導体パターン 3の配置に応じた形状を有している。 第 2実施形態のプリン ト配線板はこの点においてのみ第 1実施形態と異なる。
次に、 第 2実施形態のプリント配線板の製造工程を説明する。
図 4 ( A) に示すように、 銅張積層板にエッチング等を施すことによって、 複 数の導体パターン 3を基板 2上に形成する。 各導体パターン 3の底面 3 1 0の幅 cは上面 3 2 0の幅 dよりも大きい。 従って、 各導体パターン 3の断面は台形で ある。
次いで、 図 4 ( B ) に示すように、 導体パターン 3及び基板 2の表面全体に、 絶縁性を有する保護膜としてのソルダーレジス ト 4を塗布する。 このとき、 ソル ダーレジスト 4はその厚みがほぼ一定となるように塗布されるので、 ソルダーレ ジスト 4の表面 4 2は導体パターン 3の配置に応じた波状となる。
ソルダーレジス ト 4の表面 4 1に対してレーザを照射し、 図 4 ( C ) に示すよう に、 導体パターン 3に沿ってソルダーレジス ト 4を除去する。 導体パターン 3の 高さ pの 5 %が露出した段階で、 レーザ照射を停止する。 これにより、 導体バタ ーン 3の上部 3 2すなわち上面 3 2 0と側面 3 2 5とが、 ソルダーレジスト 4の 開口部 4 0から露出する。 このとき、 導体パターン 3の下部 3 1の高さ hは、 導 体パターン 3の高さ pの 9 5 %である。
図 4 ( D ) に示すように、 所定の導体パターン 3に対してメツキ処理が行われ る。 メツキ処理によって、 接続端子用のメツキ 5が所定の導体パターン 3の上部 3 2を被覆する。
次に、 メツキ 5上に半田を供給して、 その半田を加熱し、 溶融する。 溶融した 半田が固化すると、 図 4 ( E ) に示すように、 半田ボール 6が導体パターン 3の 上部 3 2にメツキ 5を介して接合される。
第 2実施形態においても、 第 1実施形態と同様の効果が得られる。
上述のように、 本発明によれば、 基板への導体パターンの密着強度に優れ、 力 つ基板の損傷を防止できるプリント配線板を提供することができる。

Claims

請求の範囲
1 . 基板と、
前記基板上に形成された導体パターンと、
前記基板と前記導体パターンとを被覆する保護膜とを含むプリント配線板にお いて、
前記導体パターンは、 前記基板に接触する底面、 前記底面の反対側の上面、 及 びー对の側面を有し、 前記各側面は前記保護膜によつて覆われた下部側面と前記 保護膜から露出した上部側面とからなり、 前記底面の幅は前記上面の幅よりも大 きいプリント配線板。
2 . 前記導体パターンは、 その長手方向に直交する台形の断面を有する請求項 1 に記載のプリント配線板。
3 . 前記一対の側面は凹面である請求項 1に記載のプリント配線板。
4 . 前記導体パターンにおいて、 前記保護膜に被覆された部分の高さは、 その導 体パターンの高さに対して 5 0 %以上でかつ 1 0 0 %未満である請求項 1に記載 のプリント配線板。
5 . 前記上面及び上部側面はメツキで被覆されている請求項 1に記載のプリント 目じ線板。
6 . 前記上部側面において前記導体パターンと接触している半田ボールを更に備 える請求項 5に記載のプリント配線板。
7 . 前記底面の幅から前記上面の幅を引いた値の半分の値を、 前記導体パターン の高さで除することによって得られた値は 0。 1 〜 2 . 5の範囲に設定されてい る請求項 1に記載のプリント配線板。
8 . プリント配線板の製造方法であって、 ― 導体を有する基板をエッチングして導体パタ一ンを形成する工程と、 前記導体 パターンは前記基板に接触する底面の幅がその底面の反対側の上面の幅よりも大 きくなるように形成されることと、
前記導体パターン上及び基板上に絶縁性の保護膜を塗布する工程と、 前記導体パターンの上部を露出させるベく、 前記保護膜の一部を除去する工程 と
を含む製造方法。
9 . 露出された前記導体パターンの上部をメツキする工程と、
メツキされた前記導体パターンの上部に半田ボールを接合する工程と をさらに含む請求項 8に記載の製造方法。
PCT/JP1999/003898 1998-07-22 1999-07-21 Carte a circuit imprime et procede de fabrication correspondant WO2000005933A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE69935009T DE69935009T2 (de) 1998-07-22 1999-07-21 Gedruckte leiterplatte und deren herstellungsverfahren
EP99931459A EP1143776B1 (en) 1998-07-22 1999-07-21 Printed-circuit board and method of manufacture thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10/206189 1998-07-22
JP20618998A JP4066522B2 (ja) 1998-07-22 1998-07-22 プリント配線板

Publications (1)

Publication Number Publication Date
WO2000005933A1 true WO2000005933A1 (fr) 2000-02-03

Family

ID=16519294

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/003898 WO2000005933A1 (fr) 1998-07-22 1999-07-21 Carte a circuit imprime et procede de fabrication correspondant

Country Status (6)

Country Link
US (1) US6809415B2 (ja)
EP (1) EP1143776B1 (ja)
JP (1) JP4066522B2 (ja)
KR (1) KR100385422B1 (ja)
DE (1) DE69935009T2 (ja)
WO (1) WO2000005933A1 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
JP2004066017A (ja) * 2002-08-01 2004-03-04 Nippon Paint Co Ltd ソルダーレジスト膜の形成方法
US7012050B2 (en) * 2002-12-06 2006-03-14 Colgate-Palmolive Company Skin cleansing composition comprising a quaternized lanolin
CN1326432C (zh) * 2002-12-23 2007-07-11 矽统科技股份有限公司 无焊垫设计的高密度电路板及其制造方法
US7081209B2 (en) * 2003-07-09 2006-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Solder mask removal method
US7307222B2 (en) * 2003-09-24 2007-12-11 Agilent Technologies, Inc. Printed circuit board test access point structures and method for making the same
JP2005183464A (ja) * 2003-12-16 2005-07-07 Nitto Denko Corp 配線回路基板
WO2005076683A1 (ja) 2004-02-04 2005-08-18 Ibiden Co., Ltd. 多層プリント配線板
TWI231028B (en) * 2004-05-21 2005-04-11 Via Tech Inc A substrate used for fine-pitch semiconductor package and a method of the same
JP4351129B2 (ja) * 2004-09-01 2009-10-28 日東電工株式会社 配線回路基板
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP4955263B2 (ja) * 2004-12-15 2012-06-20 イビデン株式会社 プリント配線板
GB0505826D0 (en) * 2005-03-22 2005-04-27 Uni Microelektronica Ct Vsw Methods for embedding of conducting material and devices resulting from said methods
JP4738971B2 (ja) * 2005-10-14 2011-08-03 Okiセミコンダクタ株式会社 半導体装置及びその製造方法
JP2007317852A (ja) * 2006-05-25 2007-12-06 Fujikura Ltd プリント配線板及び基板間接続構造
US7964800B2 (en) 2006-05-25 2011-06-21 Fujikura Ltd. Printed wiring board, method for forming the printed wiring board, and board interconnection structure
JP5072283B2 (ja) * 2006-07-31 2012-11-14 三洋電機株式会社 回路基板
TWI320680B (en) * 2007-03-07 2010-02-11 Phoenix Prec Technology Corp Circuit board structure and fabrication method thereof
JP5227531B2 (ja) * 2007-03-30 2013-07-03 日本発條株式会社 ディスク装置用サスペンション
US8709934B2 (en) * 2007-06-05 2014-04-29 Stats Chippac Ltd. Electronic system with vertical intermetallic compound
TWI340614B (en) * 2007-08-03 2011-04-11 Unimicron Technology Corp Circuit board and method of fabricating the same
KR100951449B1 (ko) * 2008-01-03 2010-04-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8058726B1 (en) * 2008-05-07 2011-11-15 Amkor Technology, Inc. Semiconductor device having redistribution layer
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
JP5426122B2 (ja) * 2008-08-21 2014-02-26 セイコーインスツル株式会社 回路基板
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5360221B2 (ja) * 2009-09-16 2013-12-04 株式会社村田製作所 電子部品内蔵モジュール
US8528200B2 (en) * 2009-12-18 2013-09-10 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2012142557A (ja) * 2010-12-15 2012-07-26 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US9449933B2 (en) 2012-03-29 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging device and method of making the same
US8664090B1 (en) 2012-04-16 2014-03-04 Amkor Technology, Inc. Electronic component package fabrication method
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
JP5341227B1 (ja) * 2012-05-16 2013-11-13 日本特殊陶業株式会社 配線基板
JP5410580B1 (ja) * 2012-08-09 2014-02-05 日本特殊陶業株式会社 配線基板
TWI536508B (zh) * 2012-08-24 2016-06-01 Ngk Spark Plug Co Wiring board
US9245862B1 (en) 2013-02-12 2016-01-26 Amkor Technology, Inc. Electronic component package fabrication method and structure
US9412702B2 (en) 2013-03-14 2016-08-09 Intel Corporation Laser die backside film removal for integrated circuit (IC) packaging
US8975177B2 (en) * 2013-03-14 2015-03-10 Intel Corporation Laser resist removal for integrated circuit (IC) packaging
JP2014216585A (ja) * 2013-04-27 2014-11-17 京セラSlcテクノロジー株式会社 配線基板およびその製造方法
JP6081875B2 (ja) * 2013-04-28 2017-02-15 京セラ株式会社 配線基板の製造方法
JP2015015302A (ja) * 2013-07-03 2015-01-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP6424453B2 (ja) * 2014-04-10 2018-11-21 株式会社村田製作所 多層基板の製造方法および多層基板
JP6503687B2 (ja) * 2014-10-23 2019-04-24 イビデン株式会社 プリント配線板
JP6434328B2 (ja) * 2015-02-04 2018-12-05 新光電気工業株式会社 配線基板及び電子部品装置とそれらの製造方法
JP6368657B2 (ja) * 2015-02-02 2018-08-01 日本発條株式会社 金属ベース回路基板及びその製造方法
EP3322267A1 (en) * 2016-11-10 2018-05-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with adhesion promoting shape of wiring structure
US10446515B2 (en) 2017-03-06 2019-10-15 Advanced Semiconductor Engineering, Inc. Semiconductor substrate and semiconductor packaging device, and method for forming the same
US10381296B2 (en) * 2017-03-06 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
KR102374316B1 (ko) 2017-06-20 2022-03-15 가부시키가이샤 무라타 세이사쿠쇼 모듈 및 그 제조 방법
TWI693872B (zh) 2018-10-29 2020-05-11 欣興電子股份有限公司 電路板製造方法
JP2020161728A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板
JP2020188209A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
JP2022133504A (ja) * 2021-03-02 2022-09-14 イビデン株式会社 プリント配線板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04348587A (ja) * 1991-05-27 1992-12-03 Matsushita Electric Ind Co Ltd 回路基板およびその製造方法
JPH05206209A (ja) * 1991-07-26 1993-08-13 Internatl Business Mach Corp <Ibm> はんだ量の増加方法、プリント回路デバイス、及びはんだ容積の増大方法
JPH08181423A (ja) * 1994-12-27 1996-07-12 Nippon Telegr & Teleph Corp <Ntt> はんだバンプ実装用端子電極構造

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4289834A (en) * 1977-10-20 1981-09-15 Ibm Corporation Dense dry etched multi-level metallurgy with non-overlapped vias
JPS5828846A (ja) * 1981-08-14 1983-02-19 Nec Corp ボンデイング端子電極
JPS60234982A (ja) * 1984-05-09 1985-11-21 Alps Electric Co Ltd パタ−ン形成方法
JPS6292453A (ja) * 1985-10-18 1987-04-27 Fuji Electric Co Ltd 半導体装置の製造方法
US5207103A (en) * 1987-06-01 1993-05-04 Wise Kensall D Ultraminiature single-crystal sensor with movable member
JPH0666290B2 (ja) * 1987-12-29 1994-08-24 日本電気株式会社 半導体装置の製造方法
JPH01238132A (ja) * 1988-03-18 1989-09-22 Oki Electric Ind Co Ltd 半田接続用電極及び半田接続用電極の製造方法
JPH03153049A (ja) * 1989-11-10 1991-07-01 Fujitsu Ltd 半導体装置
JP2764632B2 (ja) 1990-04-09 1998-06-11 イビデン株式会社 電子回路基板とその製造方法
JPH0529363A (ja) * 1991-07-22 1993-02-05 Sony Corp 配線基板
JP3141364B2 (ja) * 1992-05-06 2001-03-05 住友電気工業株式会社 半導体チップ
JPH05327179A (ja) 1992-05-15 1993-12-10 Sony Corp プリント配線基板の製造方法
US5609704A (en) * 1993-09-21 1997-03-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating an electronic part by intaglio printing
JP3578232B2 (ja) * 1994-04-07 2004-10-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気接点形成方法、該電気接点を含むプローブ構造および装置
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JPH08125341A (ja) * 1994-10-25 1996-05-17 Hitachi Ltd 電子回路装置
JP3291950B2 (ja) 1994-12-28 2002-06-17 日産自動車株式会社 設計支援装置
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
JP2671851B2 (ja) * 1995-02-21 1997-11-05 日本電気株式会社 プリント配線板の製造方法
US5634268A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
US5801689A (en) 1996-01-22 1998-09-01 Extended Systems, Inc. Hypertext based remote graphic user interface control system
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
JPH10270624A (ja) * 1997-03-27 1998-10-09 Toshiba Corp チップサイズパッケージ及びその製造方法
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04348587A (ja) * 1991-05-27 1992-12-03 Matsushita Electric Ind Co Ltd 回路基板およびその製造方法
JPH05206209A (ja) * 1991-07-26 1993-08-13 Internatl Business Mach Corp <Ibm> はんだ量の増加方法、プリント回路デバイス、及びはんだ容積の増大方法
JPH08181423A (ja) * 1994-12-27 1996-07-12 Nippon Telegr & Teleph Corp <Ntt> はんだバンプ実装用端子電極構造

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1143776A4 *

Also Published As

Publication number Publication date
DE69935009D1 (de) 2007-03-15
KR100385422B1 (ko) 2003-05-27
EP1143776A4 (en) 2006-05-03
JP2000040868A (ja) 2000-02-08
JP4066522B2 (ja) 2008-03-26
DE69935009T2 (de) 2007-08-23
KR20010042711A (ko) 2001-05-25
EP1143776B1 (en) 2007-01-24
EP1143776A1 (en) 2001-10-10
US20010002728A1 (en) 2001-06-07
US6809415B2 (en) 2004-10-26

Similar Documents

Publication Publication Date Title
WO2000005933A1 (fr) Carte a circuit imprime et procede de fabrication correspondant
JP2500462B2 (ja) 検査用コネクタおよびその製造方法
US6548766B2 (en) Printed wiring board for attachment to a socket connector, having recesses and conductive tabs
US6548896B2 (en) Method of reducing shear stresses on IC chips and structure formed thereby
US6278185B1 (en) Semi-additive process (SAP) architecture for organic leadless grid array packages
KR100779061B1 (ko) 인쇄회로기판 및 그 제조방법
JP3246959B2 (ja) バンプを備えた回路基板及びその製造法
JPH03289010A (ja) 異方性導電膜の製造方法
JP2001230267A (ja) 半導体装置の製造方法および半導体装置
JP2875406B2 (ja) 回路基板の製造方法
JP2649438B2 (ja) 回路部品搭載用端子を備えた回路基板及びその製造法
JP2003243802A (ja) プリント配線板の製造方法とプリント配線板およびそれを用いた電子部品の実装方法
JP4572438B2 (ja) 検査治具の製造方法及び検査治具
JPH10125817A (ja) 2層配線基板
JPH08222828A (ja) プリント配線板及びその製造方法
JP2967560B2 (ja) フィルムキャリアの接続構造体
JP3224056B2 (ja) バンプを備えた可撓性回路基板及びその製造法
JP2957747B2 (ja) 回路部品搭載用端子を備えた回路基板の製造法
JP3095857B2 (ja) 電子部品搭載用基板
JP2500404B2 (ja) 回路基板の実装構造
JP2739123B2 (ja) 電子部品搭載用基板の製造方法
JP2818904B2 (ja) 電子部品搭載用基板
JPH05191021A (ja) プリント配線板
JP2001033485A (ja) 検査治具及びその製造方法
JP2000155132A (ja) 検査治具及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020007011431

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1999931459

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007011431

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1999931459

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020007011431

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1999931459

Country of ref document: EP