TWI459509B - 用於後段互連體之自形成、自對準阻障及其製造方法 - Google Patents

用於後段互連體之自形成、自對準阻障及其製造方法 Download PDF

Info

Publication number
TWI459509B
TWI459509B TW100148965A TW100148965A TWI459509B TW I459509 B TWI459509 B TW I459509B TW 100148965 A TW100148965 A TW 100148965A TW 100148965 A TW100148965 A TW 100148965A TW I459509 B TWI459509 B TW I459509B
Authority
TW
Taiwan
Prior art keywords
wire
metallized
barrier
metallization
ild
Prior art date
Application number
TW100148965A
Other languages
English (en)
Other versions
TW201248779A (en
Inventor
Hui Jae Yoo
Jeffery D Bielefeld
Sean W King
Sridhar Balakrishnan
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201248779A publication Critical patent/TW201248779A/zh
Application granted granted Critical
Publication of TWI459509B publication Critical patent/TWI459509B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/927—Electromigration resistant metallization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

用於後段互連體之自形成、自對準阻障及其製造方法
本發明所揭露實施例關於後段金屬化製程中的阻障及其形成方法。
目前，用於互連體例如跡線或貫孔的後段金屬化可包括以傳統製程形成障壁襯墊。高介電常數層間介電層(high-k ILD)可被沈積在該金屬化之上。隨著晶圓尺寸細微化，高介電常數層間介電層的細微化結果可能導致對於跡線或貫孔之電氣性能而言過高的電容量，或可能無法提供該金屬化足夠的電子遷移保護。因而可能需要技術及組態以提供互連體較低的電容量來促進晶圓尺寸的細微化。
【發明內容及實施方式】
本發明揭露後段金屬化係藉由自形成(self-for ming)、自對準(self-aligned)(SSA)阻障以封裝金屬化而製成的過程。其中前段處理可參照於半導體基板中的主動及被動裝置之形成，後段處理可參照允許半導體微電子裝置將插腳(pin)外露至外部之金屬跡線及貫孔之形成。
現將參照圖式說明，其中類似的結構將以類似的元件符號表示。為了更詳細顯示各種實施例的結構，此處所包含的圖式為積體電路結構的圖形表示。因此，所製造的積體電路結構之實際外觀(例如顯微照片)可能有所不同， 但仍為表現與所示實施例之請求的結構。再者，圖式可能僅顯示有用於了解所示實施例之結構。所屬技術領域中已知的額外結構將不被包含於其中以維持圖式的明確。
第1a圖為根據一範例實施例之後段金屬化100於處理期間的剖面正視圖。半導體基板110係被設置。於一實施例中，半導體基板110包含為半導體材料之主動與被動電路。例如，半導體基板110為Intel Corporation of Santa Clara,California所製造的處理器之一部分。於一實施例中，半導體基板110包含系統晶片(system-on-chip；SoC)110，例如雙處理器微電子裝置。於一實施例中，半導體基板110包含數位處理器與射頻積體電路(DP-RFIC)混合裝置110。於一實施例中，半導體基板110包含包含DP與圖形(DP-GIC)混合之SoC 110。
應了解的是，「矽(silicon)」可表示任何有用的半導體材料，例如Si、GaAs、InSb、前述之摻雜形式、及其他，雖然各者可能具有對特定應用有用之非等效表現。例如，半導體基板110可展現範圍在0.1milliohm-cm至20milliohm-cm之電阻且為任何有用的矽。於一實施例中，32奈米架構設計規則係被使用以製造半導體基板110。於一實施例中，22奈米架構設計規則係被使用以製造半導體基板110。
處理期間，低介電常數(low-k)層間介電層(interlayer dielectric layer；ILD)112係被形成於半導體基板110上。若介電常數係低於矽的介電常數，則介電層 可被視為low-k。於一實施例中，低介電常數ILD 112為含矽材料，例如具有符合以下方程式者，SixCyOzHq，其中x、y、z、q具有對用於後段金屬應用的低介電常數ILD有用之量與比例。
低介電常數ILD 112包含阻障前驅物116與由剖面圖中所見為具有導線118之尺寸外型，但由X-Y之顯示中所見為具有長的長寬比的後段金屬化。根據數個實施例，導線118係被處理以形成絕緣的導線。處理包含於低介電常數ILD 112上圖案化遮罩、蝕刻凹槽、及以襯墊膜(例如銅合金，其為阻障前驅物116)填滿凹槽。於一實施例中，阻障前驅物116係藉由物理氣相沈積(PVD)而形成。於一實施例中，阻障前驅物116係從鋁-銅靶材噴濺且阻障前驅物116形成AlxCuy合金。於一實施例中，AlxCuy合金係被調製以成為對於自形成、自對準阻障為有用的阻障前驅物。於一實施例中，阻障前驅物係從錳-銅靶材噴濺且阻障前驅物116形成MnxCuy合金。於一實施例中，MnxCuy合金係被調製以成為對於SSA阻障為有用的阻障前驅物。於一實施例中，阻障前驅物係從鈦-銅靶材噴濺且阻障前驅物116形成TixCuy合金。於一實施例中，TixCuy合金係被調製以成為對於SSA阻障為有用的阻障前驅物。於一實施例中，阻障前驅物116係從鈣-銅靶材噴濺且阻障前驅物116形成CaxCuy合金。於一實施例中，CaxCuy合金係被調製以成為對於SSA阻障為有用的阻障前驅物。於一實施例中，阻障前驅物116係從鋯-銅靶材 噴濺且阻障前驅物116形成ZrxCuy合金。於一實施例中，ZrxCuy合金係被調製以成為對於SSA阻障為有用的阻障前驅物。於一實施例中，阻障前驅物116係從鋁-鈦-銅靶材噴濺且阻障前驅物116形成AlxTiyCuz合金。於一實施例中，AlxTiyCuz合金係被調製以成為對於SSA阻障為有用的阻障前驅物。其中導線118為銅或銅合金，其他有用的銅合金可被使用以形成阻障前驅物116。
在將導線118填入包含阻障前驅物116之凹槽後，頂表面120可藉由例如平坦化被形成。於一實施例中，頂表面120係藉由機械平坦化而形成。於一實施例中，頂表面120係藉由化學平坦化蝕刻而形成。於一實施例中，頂表面120係藉由機械-化學-平坦化蝕刻而形成。
第1b圖為第1a圖中所示之後段金屬化於根據一實施例進一步處理之後的剖面正視圖。已藉由於頂表面120(第1a圖)之上形成混合式介電層122來進行後段金屬化101之處理。於一實施例中，混合式介電層122包含第一膜124，其係與低介電常數ILD 112有實質相同的化學性質，此含矽材料例如具有符合SixCyOzHq(其中x、y、z、q具有有助於用於後段金屬化應用之低介電常數ILD之量與比例)之方程式。根據給定應用，其他低介電常數ILD化學性質可被使用。在形成第一膜124之後，第二膜126係被形成較第一膜124濃。於一實施例中，第二膜126係較第一膜124濃1.01至2.1的範圍之倍數。於一實施例中，其中第一膜124為含矽材料，例如具有符合SixCyOzHq 之方程式，第二膜126具有SixCy之組成。於一實施例中，其中第一膜124具有範圍在12-18nm之厚度，第二膜126具有範圍在4-8nm之厚度。
在形成第二膜126之後，後成膜128係被形成於較濃的第二膜126之上。於一實施例中，後成膜128與第一膜124為相同的材料。於一實施例中，混合式介電層122中各膜的形成係藉由化學氣相沉積(CVD)而完成。於一實施例中，混合式介電層122中各膜的形成係藉由於材料上旋轉並固化而完成。
第1c圖為第1b圖中所示之後段金屬化於根據一實施例進一步處理之後的剖面正視圖。已藉由熱處理，其將阻障前驅物116(見第1b圖)轉變成SSA阻障117從而達成絕緣導線118來進行後段金屬化102之處理。自形成自對準阻障117亦為積體、連續、及封閉的結構117，如X-Z剖面所示。因此，應理解的是，此為「熱處理造成阻障前驅物形成積體、連續、及封閉的結構，其係於導線周圍自形成自對準」的意義之剖面圖說明。熱處理可藉由加熱裝置102在非反應性的大氣中在300℃至400℃的溫度範圍內達1至60min的時間來實現。如圖所示，自形成自對準阻障117已從U型或杯型阻障前驅物116(第1b圖)生長為封閉的阻障117。封閉的阻障117已生長於頂表面120上，但僅在靠近導線118處。封閉的阻障117沒有明顯地生長於頂表面120處的低介電常數ILD 112上。由圖可見，阻障前驅物116中的合金材料已被ILD材料112 與124中的至少矽與氧成分給佔據並反應。雖然沒有提出形成之明確的理論，遷移-阻抗外殼(migration-resistant husk)可被形成於至少部份的封閉的阻障117內。沿導線118之底部、兩側、及頂部之合金元素的平面遷移可藉由阻障前驅物116之合金-元素解離(alloy-element disassociation)而發生，其中這些合金元素係豐富的以允許封閉的阻障117之形成。合金元素之平面遷移在Z方向從阻障前驅物116沿導線118進行。平面遷移亦在X方向(及Y方向，其係進入圖式的平面中及從平面出來)沿導線118進行，使得封閉的阻障117被形成。可觀察到，封閉的阻障117為在熱處理之前較阻障前驅物116有較富(richer)之銅合金阻障前驅物116之合金元素，及較貧(leaner)之銅的矽酸鹽。
於一實施例中，形成含銅合金金屬複合阻障前驅物116(copper-alloying-metal-containing complex barrier precursor)，例如AlxCuz合金，其係從鋁-銅鈀材噴濺。於熱處理期間，雖然封閉的阻障117開始形成抵抗阻障前驅物合金元素的擴散之外殼，合金金屬仍大多適合形成SSA與阻障襯墊層，其中SSA為積體及封閉的阻障117。其他複合阻障前驅物，例如錳-銅-金屬，可被噴濺。其他複合阻障前驅物，例如鈷-銅-金屬，可被噴濺。含合金金屬複合阻障前驅物可被製成為MmxCuz，其中Mm為傾向遷移的金屬。
第2圖為根據一範例實施例之後段金屬化之電腦顯微 照片細節200。銅製導線218係被填入包含由銅-錳合金製成的阻障前驅物之凹槽。混合式介電層係被形成於頂表面220上方，其包含導線218與低介電常數ILD(例如第1a、1b圖所示之低介電常數ILD 112)之頂部。熱處理係於裝置上完成，使得阻障前驅物從在銅阻障前驅物中之合金元素形成矽化物；在此情況中為來自錳。熱處理亦導致合金元素從阻障前驅物中遷移出。遷移係至頂表面220以亦形成鄰近ILD層224之矽化物。矽化物被視為封閉的阻障217的一部分。於一實施例中，封閉的阻障217具有範圍在2nm至2.6nm之厚度221。於所示實施例中，封閉的阻障217沿頂表面220之厚度221(如Z方向所示)係2.2nm至2.4nm。
由達成封閉的阻障217的處理實施例之優點可了解，阻障217中貧銅(copper-lean)組成的矽化物係鄰近ILD層224，而阻障217中富銅(copper-rich)組成的矽化物係鄰近導線218。由於阻障217之薄性質，廣泛的熱處理會造成阻障217形成關於化學組成為實質一致的介電層。於此一實施例中，「貧銅組成的矽化物」意指與ILD介接且實際上在介面處沒有發現銅的矽化物，而「富銅組成的矽化物」意指與銅導線介接的矽化物。
第1d圖為第1c圖中所示之後段金屬化根據一實施例進一步處理之後的剖面正視圖。後段金屬化103係以較大格局顯示，例如藉由熱處理，將阻障前驅物116(見第1b圖)轉換成SSA阻障117來進行處理。
額外的金屬化已被形成於後段金屬化118之上。於一處理實施例中，互連膜130係例如藉由銅無電電鍍(copper electroless plating)來形成。一凹槽於混合式介電層122中開放而暴露導線118，而互連膜130係被形成及製備以供另一金屬化層用。
於一實施例中，金屬化層的範圍可例如從metal-1(M1)至M12。根據一實施例，於導線118為第i個金屬化的情形，下一金屬化可被認為是n個金屬化層(例如M2至M12)中之後成導線第i+1個金屬化148。於處理期間，貫孔134係被形成穿過混合式介電層122。應可瞭解的是，貫孔134與後成導線118可藉由例如與互連膜130排列之雙鑲嵌凹槽(dual-damascene recess)同時且積體地形成。
第i+1個自形成自對準封閉的阻障147亦已被形成及製備以用於安裝後成導線148。第i+1個自形成自對準阻障147之形成亦可以類似於第i個自形成自對準阻障117的方式來形成。例如，阻障前驅物係以類似於阻障前驅物116(第1b圖)的方式形成。阻障前驅物係以第i+1個後成導線148充填且類似於第1b圖所示之混合式介電層122的混合式介電層係形成於第i+1個頂表面150上。接著，重複熱處理使得第i+1個自形成自對準阻障147於頂表面150但僅於導線148上生長。
應了解的是，數個金屬化層可被以此方式形成，使得例如M1-M12金屬化被實現。於至少一金屬化層中，SSA 阻障係根據一實施例來形成。
應了解的是，熱預算(thermal budget)可被納入考量使得整個金屬化例如達至M12係被形成，但熱處理僅在所有的金屬化已被安裝之後被實施。於此實施例中，數個金屬化層之自形成自對準阻障皆同時被形成。
於例如多個金屬化層被形成之一實施例中，一部分的金屬化層形成之後，接著進行第一熱處理。例如，形成六個金屬化層(M1-M6)且進行第一熱處理，之後接著由隨後熱處理形成的另外六個金屬化(M7-M12)。於後成金屬化比先前金屬化厚很多之一實施例中，SSA阻障可被形成於先前金屬化上且沒有SSA阻障係形成於後成金屬化上。例如，後成金屬化可比所有先前金屬化放在一起還厚(在複合Z方向上)，且熱處理係被處理以形成數個SSA阻障於先前金屬化之至少一者，之後接著形成較厚之後成金屬化。
於一實施例中，熱預算係由對各金屬化層依序進行熱處理來消耗，使得各自形成自對準阻障已被完全形成且合金元素遷移係停止。於一實施例中，熱預算係由對各金屬化層依序進行熱處理來消耗，但是當其為待形成之最近的自形成自對準阻障時，各自形成自對準阻障係未被完全熱處理。依此方式，第一自形成自對準阻障係在後成自形成自對準阻障之熱處理期間被完全熱處理。
第3圖為根據一範例實施例之後段金屬化300的剖面正視圖。後段金屬化300係顯示為標準五導體(five- conductor)組態，以供互連體電容的評估，其中n等於三個金屬化層或稱為M3金屬化。根據一實施例，第i個金屬化包含導線318與SSA阻障317。於是，導線318為絕緣導線318。先前第(i-1)個自形成自對準阻障307係顯示以封閉先前導線308，且後成第(i+1)個自形成自對準阻障367係顯示以封閉後成導線368。由圖亦可知，根據實施例，混合式介電層302已被形成於導線308上，混合式介電層322已被形成於導線318上。後成導線368為後段金屬化中最後的導線，而頂介電層382係形成於該處。其他術語可被應用至數個導線，例如第一導線308、第二導線318及後成導線368。應了解的是，金屬化係透過各種貫孔而連接，但第3圖中並未將其顯示。
應了解的是，所示的三個金屬化層可為金屬化中的頂部三個金屬化層，例如M10。於此實施例中，M10為後成導線，M9為導線318，而M08為先前導線308。亦可使用其他金屬化數量，例如從作為後成金屬化的M3多達至作為後成金屬化的M12之各者。當有用於給定應用時，大於M12的情形亦可被達成。
藉由使用處理實施例，較低電容係被達成，例如在五電極(five-electrode)模型中。舉例來說，於蝕刻停止層可被要求在導線318上之情形，處理實施例不使用蝕刻停止層而對於此五導體模型，電容係降低約10%。
第4a圖為根據範例實施例於處理期間之後段金屬化400的剖面正視圖。提供一半導體基板410。於一實施例 中，半導體基板410包含顯示及說明於第1a、1b、1c、1d圖中的結構之任何半導體基板實施例。
處理期間，低介電常數ILD 412係形成於半導體基板410上。於一實施例，低介電常數ILD 412為顯示及說明於第1a、1b、1c、1d圖中的結構之任何實施例。
低介電常數ILD 412包含阻障襯墊414與阻障前驅物416，以及後段金屬化，其具有導線418的尺寸外型。處理包含圖案化一遮罩於低介電常數ILD 412上、蝕刻凹槽、及以阻障襯墊414以及襯墊膜(例如銅合金，其為阻障前驅物416)填滿凹槽。於一實施例中，阻障襯墊414為耐火金屬。於一實施例中，阻障襯墊414為鉭或鉭合金。其他金屬例如鈦亦可被使用。其他金屬例如釩亦可被使用。於一實施例中，阻障襯墊414為釕或釕合金。其他金屬例如鋨亦可被使用。於一實施例中，阻障襯墊414為鈷或鈷合金。其他金屬例如銠亦可被使用。其他金屬例如銥亦可被使用。
於一實施例中，阻障襯墊414係藉由PVD形成，之後接著阻障前驅物416係藉由PVD形成。於一實施例中，阻障前驅物416係由從鋁-銅靶材噴濺且阻障前驅物416形成AlxCuy合金。AlxCuy合金可被調製成關於有用的阻障襯墊。於一實施例中，阻障襯墊414為任何上述給定阻障襯墊且阻障前驅物416為AlxCuy合金。於一實施例中，AlxCuy合金係被製成以完成對於SSA阻障為有用的阻障前驅物。
於一實施例中，阻障襯墊414係藉由PVD形成，阻障前驅物416係由從錳-銅靶材噴濺，且阻障前驅物416形成MnxCuy合金。MnxCuy合金可被調製成關於有用的阻障襯墊。於一實施例中，阻障襯墊414為任何上述給定阻障襯墊且阻障前驅物416為MnxCuy合金。於一實施例中，MnxCuy合金係被製成以完成對於SSA阻障為有用的阻障前驅物。
於一實施例中，阻障襯墊414係藉由PVD形成，阻障前驅物416係由從鈦-銅靶材噴濺，且阻障前驅物416形成TixCuy合金。TixCuy合金可被調製成關於有用的阻障襯墊。於一實施例中，阻障襯墊414為任何上述給定阻障襯墊且阻障前驅物416為TixCuy合金。於一實施例中，TixCuy合金係被製成以完成對於SSA阻障為有用的阻障前驅物。
於一實施例中，阻障襯墊414係藉由PVD形成，阻障前驅物416係由從鈣-銅靶材噴濺，且阻障前驅物416形成CaxCuy合金。CaxCuy合金可被調製成關於有用的阻障襯墊。於一實施例中，阻障襯墊414為任何上述給定阻障襯墊且阻障前驅物416為CaxCuy合金。於一實施例中，CaxCuy合金係被製成以完成對於SSA阻障為有用的阻障前驅物。
於一實施例中，阻障襯墊414係藉由PVD形成，阻障前驅物416係由從鋯-銅靶材噴濺，且阻障前驅物416形成ZrxCuy合金。ZrxCuy合金可被調製成關於有用的阻 障襯墊。於一實施例中，阻障襯墊414為任何上述給定阻障襯墊且阻障前驅物416為ZrxCuy合金。於一實施例中，ZrxCuy合金係被製成以完成對於SSA阻障為有用的阻障前驅物。
在將導線418填入包含阻障襯墊414與阻障前驅物416之凹槽後，頂表面420可藉由例如平坦化被形成。
第4b圖為根據一實施例於處理之後之第4a圖中所示後段金屬化的剖面圖。後段金屬化401已藉由於頂表面420(第4a圖)上形成混合式介電層422而被處理。於一實施例中，混合式介電層422包含第一膜424，其係與低介電常數ILD 412有實質相同的化學性質。在形成第一膜424之後，較第一膜424濃的第二膜426係被形成。於一實施例中，第二膜426係較第一膜424濃1.01至2的範圍之倍數。於一實施例中，其中第一膜424具有範圍在12-18nm之厚度，第二膜426具有範圍在4-8nm之厚度。
在形成第二膜426之後，後成膜428係被形成於較濃的第二膜426之上。於一實施例中，後成膜428與第一膜424為相同的材料。混合式介電層422中各膜的形成係藉由於材料上旋轉並固化而完成。
第4c圖為第4b圖中所示後段金屬化根據一實施例於進一步處理之後的剖面正視圖。後段金屬化402已進行熱處理而將阻障前驅物416(見第4b圖)轉變成SSA阻障417，其係由阻障襯墊414四個表面中的三者所支撐。熱處理可藉由加熱裝置402在非反應性的大氣中在300℃至 400℃的溫度範圍內達1至60min的時間來實現。如圖所示，自形成自對準阻障417已從U型或杯型阻障前驅物416(第4b圖)生長為封閉的阻障417，從而絕緣導線418係在Z方向絕緣。頂阻障417已生長於頂表面420上但僅在靠近導線418處。頂阻障417沒有明顯地生長於頂表面420處的低介電常數ILD 412上。由圖可見，阻障前驅物416中的合金材料已被ILD材料412與424中的至少矽與氧成分給佔據並反應。雖然沒有提出形成之明確的理論，阻障前驅物416中的合金元素的遷移係被阻障襯墊414的存在所促進，且足夠量的合金元素已藉由在ILD材料424中使用至少矽與氧之矽化物處理而形成頂阻障417。合金元素的平面遷移可藉由阻障前驅物416之合金-元素解離而發生，其中這些合金元素係豐富的以允許頂阻障417之形成。合金元素之平面遷移在Z方向從阻障前驅物416沿導線418進行。平面遷移亦在X方向(及Y方向，其係進入圖式的平面中及從平面出來)沿導線418進行，使得頂阻障417被形成。可觀察到，頂阻障417為在熱處理之前較阻障前驅物416有較富(richer)之銅合金阻障前驅物416之合金元素，及較貧(leaner)之銅的矽酸鹽。
第4d圖為第4c圖中所示後段金屬化根據一實施例於進一步處理之後的剖面圖。後段金屬化403係以較大格局顯示，例如藉由熱處理，將阻障前驅物416(見第4b圖)轉換成SSA阻障417來進行處理。額外的金屬化已被形成 於後段金屬化418上。於一處理實施例中，金屬化層的範圍可例如從M1至M12。於導線418為第n個金屬化的情形，下一金屬化可被認為是第n+1個金屬化448。處理期間，貫孔434係被形成穿過混合式介電層422。第n+1個自形成自對準封閉的阻障447亦已被形成及製備以用於安裝後成導線448。第n+1個自形成自對準阻障447之形成亦可以類似於第n個自形成自對準阻障417的形成方式來完成。應了解的是，數個金屬化層可被以此方式形成，使得例如M1-M12金屬化被實現。於至少一金屬化層中，SSA阻障係根據一實施例來形成。
應了解的是，熱預算可被納入考量使得整個金屬化例如達至M12係被形成，但熱處理僅在所有的金屬化已被安裝之後被實施。於此實施例中，數個金屬化層之自形成自對準阻障皆同時被形成。
於例如多個金屬化層被形成之一實施例中，一部分的金屬化層形成之後，接著進行第一熱處理。例如，形成六個金屬化層(M1-M6)且進行第一熱處理，之後接著由隨後熱處理形成的另外六個金屬化(M7-M12)。
於一實施例中，熱預算係由對各金屬化層依序進行熱處理來消耗，使得各自形成自對準阻障已被完全形成且合金元素遷移係停止。於一實施例中，熱預算係由對各金屬化層依序進行熱處理來消耗，但是當其為待形成之最近的自形成自對準阻障時，各自形成自對準阻障係未被完全熱處理。依此方式，第一自形成自對準阻障係在後成自形成 自對準阻障之熱處理期間被完全熱處理。
第5a圖為根據一範例實施例於處理期間之後段金屬化500的剖面正視圖。所示的結構包含半導體基板510與低介電常數ILD 512。同樣的，阻障前驅物516係形成為凹部之底部中的塊體(slug)且導線518係被填滿及研磨以曝露頂表面520。
第5c圖為第5a圖中所示後段金屬化根據一實施例於進一步處理之後的剖面正視圖。結構502已進行熱處理使得SSA阻障517封閉導線518並從而達成絕緣的導線518。自形成自對準阻障517已被從阻障前驅物516(第5a圖)轉換且足夠的遷移已發生以達成矽酸鹽封閉(silicate enclosure)517。根據一實施例，合金元素自阻障前驅物的遷移亦被見於包含類似於層124、126、128之個別層524、526、528之混合式介電層522中。進一步處理可類似於顯示及說明於第1c與1d圖之處理而被完成。
第6a圖為根據一範例實施例於處理期間之後段金屬化600的剖面正視圖。所示結構包含半導體基板610與低介電常數ILD 612。同樣的，阻障襯墊614係被形成且阻障前驅物616係被形成為凹部之底部中的塊體，其係與阻障襯墊614排列。導線618係被填滿於凹槽中並被研磨以曝露頂表面620。阻障襯墊614可為此揭露所述之任何阻障襯墊實施例，例如第4a圖中所示的阻障襯墊414。
第6c圖為第6a圖中所示後段金屬化根據一實施例於進一步處理之後的剖面正視圖。結構602已進行熱處理使 得SSA阻障617藉由形成頂阻障617來封閉導線518並從而在Z方向達成絕緣的導線618。自形成自對準阻障617已被從阻障前驅物塊體616(第6a圖)轉換且足夠的遷移已發生以達成矽酸鹽頂阻障617。根據一實施例，合金元素自阻障前驅物塊體616的遷移亦被見於包含類似於層124、126、128之個別層624、626、628之混合式介電層622中。進一步處理可類似於顯示及說明於第4c與4d圖之處理而被完成。
第7圖為根據一範例實施例之處理與方法流程圖700。
於710，處理包含形成凹槽於半導體基板上之低介電常數ILD中。藉由非限制用的範例，凹槽係保持阻障前驅物116且導線118係形成於半導體基板112上，如第1a圖所示。於非限制用的範例實施例中，保持導線318之凹槽係形成於低介電常數ILD 312中。低介電常數ILD 312係在半導體基板310上以及在至少一其他導線308上。
於720，處理包含形成阻障襯墊於凹槽中。於非限制用的範例實施例中，阻障襯墊414係首先形成於凹槽中，其亦保持阻障前驅物416與導線418。
於722，處理可跳過程序730，不安裝阻障襯墊。
於730，處理包含形成阻障前驅物於凹槽中。由圖可示，於730之處理可不需使用於720之處理而到達。於非限制用的範例實施例中，阻障前驅物116係形成如第1a圖所示者。於非限制用的範例實施例中，阻障前驅物416 係形成於凹槽中阻障襯墊414上，如第4a圖所示。於非限制用的範例實施例中，阻障前驅物516係形成為凹槽中的塊體，如第5a圖所示。於非限制用的範例實施例中，阻障前驅物616係形成為凹槽中阻障襯墊614上的塊體616，如第6a圖所示。
於740，處理包含填入導線於凹槽中阻障前驅物上。於非限制用的範例實施例中，導線118係填入阻障前驅物116上，如第1a圖所示。由圖可知，形成多個金屬化例如M1至M12可藉由重複進行如數個實施例中所述及所示之處理來完成。
於742，處理可被導回710以供第i+1導線的形成，其中電流導線為第i導線。
於743，處理可不需連接兩導線來進行，例如在將導線填入阻障前驅物上之後直接進行熱處理。
於750，處理包含連接兩導線，例如第i導線與第i+1導線。於非限制用的範例實施例中，第一導線118係透過第一貫孔134連接至後成導線148。於此實施例之第一導線為第i導線118，貫孔凹槽係形成於雙鑲嵌處理中以形成第i貫孔134，之後接著後成導線凹槽係被形成，其係後成導線148(第i+1導線148)所充填之處。
於752，任何前述處理可被重複以在對阻障前驅物進行熱處理之前形成後成金屬化。應了解的是，額外的處理亦可促進個別自形成自對準阻障之形成(例如任何ILD層之熱固化)。於非限制用的範例實施例中，有用的金屬化 中之所有導線係被形成，之後接著單一熱處理，其係有足夠的條件以於金屬化中所有或選擇的導線上達成自形成自對準阻障。
於760，處理包含對阻障前驅物在條件下進行熱處理以形成SSA阻障。於非限制用的範例實施例中，熱處理係藉由對裝置102在非反應性的大氣中在200℃至300℃的溫度範圍內加熱達30秒至60min的時間來實現，如第1c圖所示。應瞭解的是，在此處理方法係有用的情形下，於762的處理對於每個個別金屬化可被重複。應了解的是，在此處理方法係有用的情形下，於762的處理對於少於n金屬化的總數之金屬化的群組可被重複。應了解的是，在此處理方法係有用的情形下，於762的處理可被略過且所有n金屬化僅在靠近處理結束時被熱處理一次。
於770，方法實施例包含在完成金屬化後將半導體基板組合至電腦系統。
第8圖為根據實施例之電腦系統的示意圖。
根據本揭露所述之數個揭露的實施例及其等效之任一者，所示之電腦系統800(亦稱為電子系統800)可具體化至少一自形成自對準阻障之金屬化。於金屬化中具有自形成自對準阻障之半導體基板係被組合至電腦系統。電腦系統800可為行動裝置例如筆記型電腦。電腦系統800可為行動裝置例如無線智慧型手機。電腦系統800可為桌上型電腦。電腦系統800可為手持讀取器(hand-held reader)。電腦系統800可為汽車的組成部分。電腦系統800可 為電視的組成部分。
於一實施例中，電腦系統800為包含系統匯流排820之電腦系統以電氣耦接電子系統800的各種組件。根據各種實施例，系統匯流排820為單一匯流排或任何組合的匯流排。電腦系統800包含電壓源830，其提供電源至積體電路810。於某些實施例中，電壓源830透過系統匯流排820供應電流至積體電路810。
根據一實施例，積體電路810係電氣耦接至系統匯流排820且包含任何電路或電路之組合。於一實施例中，積體電路810包含處理器812，其可為任何類型的被自形成自對準阻障實施例所金屬化之半導體基板。如此處所用者，處理器812可意指任何類型的電路，例如(但不限於)微處理器、微控制器、圖形處理器、數位訊號處理器、或其他處理器。於一實施例中，處理器812為此處所揭露的嵌入式晶粒(embedded die)。於一實施例中，SRAM實施例係被發現於處理器的記憶體快取中。可被包含於積體電路810中之其它類型的電路為一般電路或特殊應用積體電路(ASIC)，例如使用於無線裝置(例如胞式電話、智慧型手機、呼叫器、可攜式電腦、雙向收音機、及類似電子系統)之通訊電路814。於一實施例中，處理器810包含晶粒上記憶體(on-die memory)816，例如靜態隨機存取記憶體(SRAM)。於一實施例中，處理器810包含嵌入式晶粒上記憶體816，例如嵌入式動態隨機存取記憶體(eDRAM)。
於一實施例中，積體電路810係由後成積體電路811(例如此揭露中所述之圖形處理器或射頻積體電路或兩者)補足。於一實施例中，雙積體電路810包含嵌入式晶粒上記憶體817，例如eDRAM。雙積體電路810包含RFIC雙處理器813及雙通訊電路815及雙晶粒上記憶體817，例如SRAM。於一實施例中，雙通訊電路815係特別被組構以用於RF處理。
於一實施例中，至少一被動裝置880係被耦接至後成積體電路811，使得該積體電路811及至少一被動裝置為任何包含積體電路810與積體電路811性能(隨同劃分的前段被動裝置880例如由封裝基板所支撐)的混合SoC裝置之一部分。
於一實施例中，電子系統800亦包含外部記憶體840，其依次可包含一或多個適合特定應用之記憶體元件，例如RAM型式的主記憶體842、一或多個硬碟844、及/或一或多個處理可移動媒體846的碟機，例如磁片、光碟(CD)、數位多功光碟(DVD)、快閃記憶體碟、及其他所屬技術領域中已知的可移動的媒體。外部記憶體840亦可為嵌入式記憶體848，例如混合SoC裝置，其係根據一實施例以至少一自形成自對準阻障進行金屬化。
於一實施例中，電子系統800亦包含顯示裝置850及音訊輸出860。於一實施例中，電子系統800包含輸入裝置，例如控制器870，其可為鍵盤、滑鼠、觸碰板、輔助鍵盤(keypad)、軌跡球、遊戲控制器、麥克風、聲音辨 識裝置、或輸入資訊至電子系統800之任何其他輸入裝置。於一實施例中，輸入裝置870包含攝影機。於一實施例中，輸入裝置870包含數位聲音記錄器。於一實施例中，輸入裝置870包含攝影機與數位聲音記錄器。
基礎基板890可為計算系統800之一部分。於一實施例中，基礎基板890為支撐接觸金屬化導線實施例的SSA阻障之母板。於一實施例中，基礎基板890為支撐積體介電阻障(其安裝接觸的金屬化導線實施例)之板。於一實施例中，基礎基板890結合包含於虛線890內之至少一功能且為例如無線通訊器的使用者外殼之基板。
如此處所示，積體電路810可被實現於數種不同的實施例，包含根據任何之數個揭露的實施例中及其等效之以至少一自形成自對準阻障金屬化之半導體基板、電子系統、電腦系統、一或多個製造積體電路之方法、及一或多個製造包含根據在各種實施例中於此揭露的任何之數個揭露的實施例及其於所屬技術領域中可認知的等效之以至少一自形成自對準阻障進行金屬化之半導體基板的SSA阻障之方法。元件、材料、幾何、維度、及操作的次序皆可改變以符合特定I/O結合需求，包含根據至少一自形成自對準阻障進行金屬化之半導體基板。
雖然晶粒係關於處理器晶片，RF晶片、RFIC晶片、IPD晶片、或記憶體晶片可於相同句子中被提及，但應了解的是，其為等效結構。此揭露中關於「一個實施例」或「一實施例」意指與關於包含於本發明之至少一實施例中 的實施例所說明的一特定特徵、結構、或特性。此揭露中的許多地方所用的詞語「於一個實施例中」或「於一實施例中」不一定皆參照相同的實施例。再者，特定特徵、結構、或特性可以任何適合方式被結合於一或多個實施例中。
術語例如「較高(upper)」及「較低(lower)」、「之上(above)」及「之下(below)」可參考所示的X-Z軸，且術語例如「鄰近(adjacent)」可參考X-Y軸或非Z軸。
摘要係被提供以符合37C.F.R.§1.72(b)，要求摘要以使讀者迅速得知技術揭露的本質與要點。其係被提交且了解到其將不會被使用以解釋或限制申請專利範圍之範疇或意義。
於前述詳細說明中，各種特徵係被群組在一起於單一實施例中以達成合理化本揭露之目的。此揭露的方法並非被解釋為反映本發明所請之實施例較各申請專利範圍所述需要更多明確特徵之意圖。更確切地說，如以下申請專利範圍所反映，發明標的(subject matter)係少於單一揭露的實施例之所有特徵。因此，以下申請專利範圍係結合於詳細說明，隨同各請求項自身為獨立的較佳實施例。
對於所屬技術領域中具有通常知識者將可輕易了解到，已被說明及圖示以解釋本發明的本質之方法階段的部份之細節、材料、及排列之各種其他改變可在不偏離於所附申請專利範圍所描述的本發明之精神與範疇的情況下被完 成。
100‧‧‧後段金屬化
101‧‧‧後段金屬化
102‧‧‧裝置
103‧‧‧後段金屬化
110‧‧‧半導體基板
110‧‧‧系統晶片
112‧‧‧層間介電層
116‧‧‧阻障前驅物
117‧‧‧自形成自對準阻障
118‧‧‧導線
120‧‧‧頂表面
122‧‧‧混合式介電層
124‧‧‧第一膜
126‧‧‧第二膜
128‧‧‧後成膜
130‧‧‧互連體膜
134‧‧‧貫孔
147‧‧‧自形成自對準封閉的阻障
148‧‧‧金屬化
150‧‧‧頂表面
200‧‧‧電腦顯微照片細節
217‧‧‧封閉的阻障
220‧‧‧頂表面
221‧‧‧厚度
224‧‧‧ILD層
302‧‧‧混合式介電層
307‧‧‧自形成自對準阻障
308‧‧‧導線
317‧‧‧SSA阻障
318‧‧‧導線
367‧‧‧自形成自對準阻障
368‧‧‧導線
382‧‧‧頂介電層
400‧‧‧後段金屬化
401‧‧‧後段金屬化
402‧‧‧後段金屬化
403‧‧‧後段金屬化
410‧‧‧半導體基板
412‧‧‧ILD層
414‧‧‧阻障襯墊
416‧‧‧阻障前驅物
417‧‧‧SSA阻障
418‧‧‧導線
420‧‧‧頂表面
422‧‧‧混合式介電層
424‧‧‧第一膜
426‧‧‧第二膜
428‧‧‧後成膜
434‧‧‧貫孔
447‧‧‧自形成自對準封閉的阻障
448‧‧‧金屬化
450‧‧‧頂表面
500‧‧‧後段金屬化
502‧‧‧結構
510‧‧‧半導體基板
512‧‧‧ILD層
516‧‧‧阻障前驅物
517‧‧‧SSA阻障
518‧‧‧導線
520‧‧‧頂表面
522‧‧‧混合式介電層
524‧‧‧個別層
526‧‧‧個別層
528‧‧‧個別層
600‧‧‧後段金屬化
602‧‧‧結構
610‧‧‧半導體基板
612‧‧‧ILD層
614‧‧‧阻障襯墊
616‧‧‧阻障前驅物
617‧‧‧SSA阻障
618‧‧‧導線
620‧‧‧頂表面
622‧‧‧混合式介電層
624‧‧‧個別層
626‧‧‧個別層
628‧‧‧個別層
700‧‧‧流程圖
800‧‧‧電腦系統
810‧‧‧積體電路
811‧‧‧後成積體電路
812‧‧‧處理器
813‧‧‧RFIC雙處理器
814‧‧‧通訊電路
816‧‧‧晶粒上記憶體
817‧‧‧晶粒上記憶體
820‧‧‧系統匯流排
830‧‧‧電壓源
840‧‧‧外部記憶體
842‧‧‧主記憶體
848‧‧‧嵌入式記憶體
850‧‧‧顯示裝置
860‧‧‧音訊輸出
880‧‧‧被動裝置
890‧‧‧基礎基板
為了了解實施例，各種實施例的詳細說明將參考所附圖式加以說明。這些圖式圖示並非考量比例所繪製之實施例且並非用以限制其範疇。某些實施例將透過使用所附圖式被詳細說明並以額外的特徵與細節加以解釋，且其中：第1a圖為根據範例實施例於處理期間之後段金屬化的剖面圖；第1b圖為第1a圖中所示後段金屬化根據一實施例於進一步處理之後的剖面正視圖；第1c圖為第1b圖中所示後段金屬化根據一實施例於進一步處理之後的剖面正視圖；第1d圖為第1c圖中所示後段金屬化根據一實施例於進一步處理之後的剖面正視圖；第2圖為根據範例實施例之後段金屬化之電腦顯微照片細節；第3圖為根據範例實施例之後段金屬化的剖面正視圖；第4a圖為根據範例實施例於處理期間之後段金屬化的剖面正視圖；第4b圖為第4a圖中所示後段金屬化根據一實施例於進一步處理之後的剖面正視圖；第4c圖為第4b圖中所示後段金屬化根據一實施例於 進一步處理之後的剖面正視圖；第4d圖為第4c圖中所示後段金屬化根據一實施例於進一步處理之後的剖面正視圖；第5a圖為根據範例實施例於處理期間之後段金屬化的剖面正視圖；第5c圖為第5a圖中所示後段金屬化根據一實施例於進一步處理之後的剖面正視圖；第6a圖為根據範例實施例於處理期間之後段金屬化的剖面正視圖；第6c圖為第6a圖中所示後段金屬化根據一實施例於進一步處理之後的剖面正視圖；第7圖為根據範例實施例之處理與方法流程圖；及第8圖為根據實施例之電腦系統的示意圖。
302‧‧‧混合式介電層
307‧‧‧自形成自對準阻障
308‧‧‧導線
310‧‧‧半導體基板
312‧‧‧低介電常數ILD
317‧‧‧SSA阻障
318‧‧‧導線
322‧‧‧混合式介電層
367‧‧‧自形成自對準阻障
368‧‧‧導線
382‧‧‧頂介電層

Claims (22)

  1. 一種其中金屬化係藉由自形成、自對準(SSA)阻障以封裝該金屬化而製成的裝置，該裝置包含：一半導體基板；一金屬化導線，包含一底部、相對於該底部之一頂部、與兩側，其中將該金屬化導線設置於被設置於該半導體基板上之層間介電層(ILD)中，且其中該金屬化導線係接觸且被封入一積體介電阻障中，該積體介電阻障由封閉該金屬化導線之該底部、該頂部與該兩側的矽化物組成，該矽化物接觸該金屬化導線；及一介電膜，其與該ILD化學性質實質相同，設置於該ILD之上，該介電膜接觸該ILD及該矽化物，該介電膜係設置於該金屬化導線的正上方。
  2. 如申請專利範圍第1項之裝置，其中該金屬化導線為銅且其中該積體介電阻障之該矽化物具有鄰近該ILD之貧銅組成及鄰近該導線之富銅組成。
  3. 如申請專利範圍第1項之裝置，其中該金屬化導線為金屬化第一導線，該裝置更包含：一金屬化第二導線，鄰近該金屬化第一導線，其中該金屬化第二導線係經由一貫孔耦接至該金屬化第一導線。
  4. 如申請專利範圍第1項之裝置，其中該金屬化導線為金屬化第一導線，該裝置更包含：一金屬化第二導線，鄰近該金屬化第一導線，其中該金屬化第二導線係與接觸該金屬化第一導線之一第一貫孔 接觸。
  5. 如申請專利範圍第1項之裝置，其中該金屬化導線為金屬化第一導線，該裝置更包含：一金屬化第二導線，鄰近該金屬化第一導線，其中該金屬化第二導線係與接觸該金屬化第一導線之一第一貫孔接觸；及一金屬化後成導線，其中該金屬化第二導線係介於該金屬化第一導線與該金屬化後成導線間。
  6. 如申請專利範圍第1項之裝置，其中該金屬化導線為一金屬化第一導線，且其中該積體介電阻障為一積體介電第一阻障，該裝置更包含：一金屬化第二導線，鄰近該金屬化第一導線，其中該金屬化第二導線係經由一貫孔耦接至該金屬化第一導線，且其中該金屬化第二導線係被封入一積體介電第二阻障中。
  7. 如申請專利範圍第1項之裝置，其中該金屬化導線為一金屬化第一導線，且其中該積體介電阻障為一積體介電第一阻障，該裝置更包含：一金屬化第二導線，鄰近該金屬化第一導線，其中該金屬化第二導線係經由一貫孔耦接至該金屬化第一導線，且其中該金屬化第二導線係被封入一積體介電第二阻障中；及一金屬化後成導線，其中該金屬化第二導線係介於該金屬化第一導線與該金屬化後成導線間，且其中該金屬化 後成導線係被封入一積體介電後成阻障中。
  8. 一種其中金屬化係藉由自形成、自對準(SSA)阻障以封裝該金屬化而製成的裝置，該裝置包含：一半導體基板；一層間介電層(ILD)，設置於該半導體基板上；一金屬化導線，設置於該ILD中，其中該金屬化導線包含一底部、相對於該底部之一頂部、與兩側，且其中該金屬化導線係在該金屬化導線的該頂部接觸一由矽化物組成的積體介電阻障，該矽化物接觸該金屬化導線；一介電膜，其與該ILD化學性質實質相同，設置於該ILD之上，該介電膜接觸該ILD及該矽化物，該介電膜係設置於該金屬化導線的正上方；及一金屬阻障襯墊，其在該金屬化導線之該底部與該金屬化導線之該兩側接觸該金屬化導線，且其中該金屬阻障襯墊為異於該金屬化導線之金屬。
  9. 如申請專利範圍第8項之裝置，其中該金屬阻障襯墊係選自由耐火金屬、鉭、鉭合金、鈦、鈦合金、釩、釩合金、釕、釕合金、鋨、鋨合金、鈷、鈷合金、銠、銠合金、銥、銥合金所組成之群組。
  10. 如申請專利範圍第8項之裝置，其中該金屬化導線為銅，其中該積體介電阻障之該矽化物具有鄰近該ILD之貧銅組成及鄰近該導線之富銅組成，且其中該阻障襯墊係選自由耐火金屬、鉭、鉭合金、鈦、鈦合金、釩、釩合金、釕、釕合金、鋨、鋨合金、鈷、鈷合金、銠、銠合 金、銥、銥合金所組成之群組。
  11. 如申請專利範圍第8項之裝置，其中該金屬化導線為金屬化第一導線，該裝置更包含：一金屬化第二導線，鄰近該金屬化第一導線，其中該金屬化第二導線係經由一貫孔耦接至該金屬化第一導線。
  12. 如申請專利範圍第8項之裝置，其中該金屬化導線為金屬化第一導線，該裝置更包含：一金屬化第二導線，鄰近該金屬化第一導線，其中該金屬化第二導線係與接觸該金屬化第一導線之一第一貫孔接觸。
  13. 如申請專利範圍第8項之裝置，其中該金屬化導線為金屬化第一導線，該裝置更包含：一金屬化第二導線，鄰近該金屬化第一導線，其中該金屬化第二導線係與接觸該金屬化第一導線之一第一貫孔接觸；及一金屬化後成導線，其中該金屬化第二導線係介於該金屬化第一導線與該金屬化後成導線間，其中該金屬化後成導線係於底部與兩側接觸一金屬阻障襯墊，且其中該金屬化後成導線係在該後成導線頂部接觸一後成積體介電阻障。
  14. 一種形成後段金屬化之處理，包含：形成一導線於一層間介電層(ILD)凹部中及一阻障前驅物材料上，其中該導線與該阻障前驅物材料具有相同的至少一金屬，且其中在該阻障前驅物中之該相同的至少 一金屬包含至少另一合金元素；及對該阻障前驅物進行熱處理以在條件下使在該阻障前驅物中之至少一合金元素在該導線與該ILD間形成一介電阻障，且進一步在條件下使得該至少一合金元素從其較高濃度之區域移動至其較低濃度之區域以進一步形成該介電阻障，其中該介電阻障係由封閉該導線之底部、頂部與兩側的矽化物組成，該矽化物接觸該導線；及形成一介電膜於該ILD之上，該介電膜與該ILD化學性質實質相同，該介電膜接觸該ILD及該矽化物，該介電膜係設置於該金屬化導線的正上方。
  15. 如申請專利範圍第14項之處理，其中：在該對該阻障前驅物進行熱處理之前執行形成該介電膜；該導線之該頂部與該ILD之頂表面共平面；且該處理更包含形成一第二膜於該介電膜之上，其濃度比該介電膜濃1.01至2倍的範圍。
  16. 如申請專利範圍第14項之處理，其中熱處理使得該阻障前驅物形成一積體、連續、及封閉的介電結構，其係自形成與自對準該導線。
  17. 如申請專利範圍第14項之處理，在形成該導線之前，該處理包含形成該阻障前驅物為該凹部中的塊體(slug)。
  18. 如申請專利範圍第14項之處理，更包含：形成一後成導線，其係經由一貫孔耦接至該導線。
  19. 一種電腦系統，包含一半導體基板；一金屬化導線，包含一底部、相對於該底部之一頂部、與兩側，其中將該金屬化導線設置於被設置於該半導體基板上之層間介電層(ILD)中，且其中該金屬化導線係接觸且被封入一積體介電阻障中，該積體介電阻障由封閉該金屬化導線之該底部、該頂部與該兩側的矽化物組成，該矽化物接觸該金屬化導線；一介電膜，其與該ILD化學性質實質相同，設置於該ILD之上，該介電膜接觸該ILD及該矽化物，該介電膜係設置於該金屬化導線的正上方；及一基礎基板，支撐該半導體基板與該積體介電阻障。
  20. 如申請專利範圍第19項之電腦系統，其中該基礎基板為行動裝置之一部分。
  21. 如申請專利範圍第19項之電腦系統，其中該基礎基板為載具之一部分。
  22. 如申請專利範圍第19項之電腦系統，其中該基礎基板為電視之一部分。
TW100148965A 2011-04-01 2011-12-27 用於後段互連體之自形成、自對準阻障及其製造方法 TWI459509B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/078,683 US8461683B2 (en) 2011-04-01 2011-04-01 Self-forming, self-aligned barriers for back-end interconnects and methods of making same

Publications (2)

Publication Number Publication Date
TW201248779A TW201248779A (en) 2012-12-01
TWI459509B true TWI459509B (zh) 2014-11-01

Family

ID=46926117

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100148965A TWI459509B (zh) 2011-04-01 2011-12-27 用於後段互連體之自形成、自對準阻障及其製造方法

Country Status (3)

Country Link
US (4) US8461683B2 (zh)
TW (1) TWI459509B (zh)
WO (1) WO2012134574A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349636B2 (en) 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores
US9847289B2 (en) * 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US20160276156A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing process thereof
US9793212B2 (en) 2015-04-16 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9564356B2 (en) 2015-04-16 2017-02-07 International Business Machines Corporation Self-forming metal barriers
KR20170110332A (ko) 2016-03-23 2017-10-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9806018B1 (en) 2016-06-20 2017-10-31 International Business Machines Corporation Copper interconnect structures
US10229851B2 (en) 2016-08-30 2019-03-12 International Business Machines Corporation Self-forming barrier for use in air gap formation
US9741609B1 (en) * 2016-11-01 2017-08-22 International Business Machines Corporation Middle of line cobalt interconnection
US10256191B2 (en) 2017-01-23 2019-04-09 International Business Machines Corporation Hybrid dielectric scheme for varying liner thickness and manganese concentration
US10741609B2 (en) 2019-01-08 2020-08-11 International Business Machines Corporation Pre-patterned etch stop for interconnect trench formation overlying embedded MRAM structures
US11040870B2 (en) * 2019-07-25 2021-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectromechanical systems device having a mechanically robust anti-stiction/outgassing structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW483164B (en) * 2000-03-16 2002-04-11 Sharp Kk Method of forming conducting diffusion barriers
US6838772B2 (en) * 2002-05-17 2005-01-04 Renesas Technology Corp. Semiconductor device

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4400200C2 (de) * 1993-01-05 1997-09-04 Toshiba Kawasaki Kk Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
US5824599A (en) * 1996-01-16 1998-10-20 Cornell Research Foundation, Inc. Protected encapsulation of catalytic layer for electroless copper interconnect
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
US5930669A (en) * 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US6249055B1 (en) * 1998-02-03 2001-06-19 Advanced Micro Devices, Inc. Self-encapsulated copper metallization
US6162743A (en) * 1998-02-10 2000-12-19 Chu; Cheng-Jye Low dielectric constant film and method thereof
US6268289B1 (en) * 1998-05-18 2001-07-31 Motorola Inc. Method for protecting the edge exclusion of a semiconductor wafer from copper plating through use of an edge exclusion masking layer
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6492266B1 (en) * 1998-07-09 2002-12-10 Advanced Micro Devices, Inc. Method of forming reliable capped copper interconnects
US6140231A (en) * 1999-02-12 2000-10-31 Taiwan Semiconductor Manufacturing Company Robust diffusion barrier for Cu metallization
US6144099A (en) * 1999-03-30 2000-11-07 Advanced Micro Devices, Inc. Semiconductor metalization barrier
KR100360396B1 (ko) * 1999-08-05 2002-11-13 삼성전자 주식회사 반도체소자의 콘택 구조체 형성방법
JP4428832B2 (ja) * 1999-08-27 2010-03-10 富士通株式会社 金属配線構造、半導体装置及び半導体装置の製造方法
US6433429B1 (en) * 1999-09-01 2002-08-13 International Business Machines Corporation Copper conductive line with redundant liner and method of making
US6153935A (en) * 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
US6759098B2 (en) * 2000-03-20 2004-07-06 Axcelis Technologies, Inc. Plasma curing of MSQ-based porous low-k film materials
US6452251B1 (en) * 2000-03-31 2002-09-17 International Business Machines Corporation Damascene metal capacitor
US6436825B1 (en) * 2000-04-03 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of copper barrier layer formation
US6525425B1 (en) * 2000-06-14 2003-02-25 Advanced Micro Devices, Inc. Copper interconnects with improved electromigration resistance and low resistivity
US6657303B1 (en) * 2000-12-18 2003-12-02 Advanced Micro Devices, Inc. Integrated circuit with low solubility metal-conductor interconnect cap
JP3545364B2 (ja) * 2000-12-19 2004-07-21 キヤノン販売株式会社 半導体装置及びその製造方法
US20020137323A1 (en) * 2001-01-03 2002-09-26 Loboda Mark Jon Metal ion diffusion barrier layers
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6469385B1 (en) * 2001-06-04 2002-10-22 Advanced Micro Devices, Inc. Integrated circuit with dielectric diffusion barrier layer formed between interconnects and interlayer dielectric layers
WO2006025347A1 (ja) * 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP4152619B2 (ja) * 2001-11-14 2008-09-17 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3701626B2 (ja) * 2001-12-06 2005-10-05 キヤノン販売株式会社 半導体装置の製造方法
US6734090B2 (en) * 2002-02-20 2004-05-11 International Business Machines Corporation Method of making an edge seal for a semiconductor device
US6723635B1 (en) * 2002-04-04 2004-04-20 Advanced Micro Devices, Inc. Protection low-k ILD during damascene processing with thin liner
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
US6927178B2 (en) * 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US7485570B2 (en) * 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US6917108B2 (en) * 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
US6818557B1 (en) * 2002-12-12 2004-11-16 Advanced Micro Devices, Inc. Method of forming SiC capped copper interconnects with reduced hillock formation and improved electromigration resistance
KR100459733B1 (ko) * 2002-12-30 2004-12-03 삼성전자주식회사 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법
JP3898133B2 (ja) * 2003-01-14 2007-03-28 Ｎｅｃエレクトロニクス株式会社 ＳｉＣＨＮ膜の成膜方法。
JP4152202B2 (ja) * 2003-01-24 2008-09-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4068072B2 (ja) * 2003-01-29 2008-03-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7101790B2 (en) * 2003-03-28 2006-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a robust copper interconnect by dilute metal doping
JP2007523994A (ja) * 2003-06-18 2007-08-23 アプライド　マテリアルズ　インコーポレイテッド バリヤ物質の原子層堆積
JP3647853B1 (ja) * 2003-10-24 2005-05-18 沖電気工業株式会社 半導体装置の配線構造及びその製造方法
TWI227046B (en) * 2003-11-11 2005-01-21 United Microelectronics Corp Process of metal interconnects
US7176571B2 (en) * 2004-01-08 2007-02-13 Taiwan Semiconductor Manufacturing Company Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
WO2005069367A1 (ja) * 2004-01-13 2005-07-28 Tokyo Electron Limited 半導体装置の製造方法および成膜システム
JP4938222B2 (ja) * 2004-02-03 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
US7229911B2 (en) * 2004-04-19 2007-06-12 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
WO2006001356A1 (ja) * 2004-06-24 2006-01-05 Nec Corporation 半導体装置及びその製造方法
JP4224434B2 (ja) * 2004-06-30 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
US7456093B2 (en) * 2004-07-03 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving a semiconductor device delamination resistance
US7157795B1 (en) * 2004-09-07 2007-01-02 Advanced Micro Devices, Inc. Composite tantalum nitride/tantalum copper capping layer
US7390739B2 (en) * 2005-05-18 2008-06-24 Lazovsky David E Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region
US7704873B1 (en) * 2004-11-03 2010-04-27 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7879710B2 (en) * 2005-05-18 2011-02-01 Intermolecular, Inc. Substrate processing including a masking layer
KR100690881B1 (ko) * 2005-02-05 2007-03-09 삼성전자주식회사 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
JP5204370B2 (ja) * 2005-03-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7514353B2 (en) * 2005-03-18 2009-04-07 Applied Materials, Inc. Contact metallization scheme using a barrier layer over a silicide layer
JP5380838B2 (ja) * 2005-06-22 2014-01-08 日本電気株式会社 半導体装置の製造方法
EP1909320A1 (en) * 2006-10-05 2008-04-09 ST Microelectronics Crolles 2 SAS Copper diffusion barrier
JP4679270B2 (ja) * 2005-06-30 2011-04-27 株式会社東芝 半導体装置およびその製造方法
JP4851740B2 (ja) * 2005-06-30 2012-01-11 株式会社東芝 半導体装置およびその製造方法
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP4589835B2 (ja) * 2005-07-13 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
KR100703973B1 (ko) * 2005-07-20 2007-04-06 삼성전자주식회사 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법
JP4197694B2 (ja) * 2005-08-10 2008-12-17 株式会社東芝 半導体装置およびその製造方法
JP4236201B2 (ja) * 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4523535B2 (ja) * 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法
JP4272191B2 (ja) * 2005-08-30 2009-06-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4282646B2 (ja) * 2005-09-09 2009-06-24 株式会社東芝 半導体装置の製造方法
US7563704B2 (en) * 2005-09-19 2009-07-21 International Business Machines Corporation Method of forming an interconnect including a dielectric cap having a tensile stress
US7215006B2 (en) * 2005-10-07 2007-05-08 International Business Machines Corporation Plating seed layer including an oxygen/nitrogen transition region for barrier enhancement
US20070099417A1 (en) 2005-10-28 2007-05-03 Applied Materials, Inc. Adhesion and minimizing oxidation on electroless CO alloy films for integration with low K inter-metal dielectric and etch stop
JP4529880B2 (ja) * 2005-11-21 2010-08-25 ソニー株式会社 半導体装置および半導体装置の製造方法
US7514354B2 (en) * 2005-12-30 2009-04-07 Samsung Electronics Co., Ltd Methods for forming damascene wiring structures having line and plug conductors formed from different materials
US20090014887A1 (en) * 2006-01-06 2009-01-15 Nec Corporation Method of producing multilayer interconnection and multilayer interconnection structure
JP5076482B2 (ja) * 2006-01-20 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
ATE553223T1 (de) * 2006-02-28 2012-04-15 Advanced Interconnect Materials Llc Halbleitervorrichtung, herstellungsverfahren dafür und sputtern von zielmaterial zur verwendung für das verfahren
US8193087B2 (en) * 2006-05-18 2012-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Process for improving copper line cap formation
US7851384B2 (en) * 2006-06-01 2010-12-14 Applied Materials, Inc. Method to mitigate impact of UV and E-beam exposure on semiconductor device film properties by use of a bilayer film
JP2008013848A (ja) * 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
US7694413B2 (en) * 2006-06-30 2010-04-13 Intel Corporation Method of making a bottomless via
US20080045030A1 (en) * 2006-08-15 2008-02-21 Shigeru Tahara Substrate processing method, substrate processing system and storage medium
JP4634977B2 (ja) * 2006-08-15 2011-02-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US20080054466A1 (en) * 2006-08-31 2008-03-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
JP4321570B2 (ja) * 2006-09-06 2009-08-26 ソニー株式会社 半導体装置の製造方法
JP2008091645A (ja) * 2006-10-02 2008-04-17 Tokyo Electron Ltd 半導体製造装置、半導体装置の製造方法及び記憶媒体
DE102006056624B4 (de) 2006-11-30 2012-03-29 Globalfoundries Inc. Verfahren zur Herstellung einer selbstjustierten CuSiN-Deckschicht in einem Mikrostrukturbauelement
US8178436B2 (en) * 2006-12-21 2012-05-15 Intel Corporation Adhesion and electromigration performance at an interface between a dielectric and metal
CN101569003B (zh) * 2006-12-22 2011-02-16 日本电气株式会社 半导体装置及其制造方法
KR100853098B1 (ko) * 2006-12-27 2008-08-19 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 이의 제조 방법
JP5154140B2 (ja) * 2006-12-28 2013-02-27 東京エレクトロン株式会社 半導体装置およびその製造方法
US7642552B2 (en) * 2007-01-12 2010-01-05 Tohoku University Liquid crystal display device and manufacturing method therefor
JP2008218659A (ja) * 2007-03-02 2008-09-18 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及びプログラム
US20100200991A1 (en) * 2007-03-15 2010-08-12 Rohan Akolkar Dopant Enhanced Interconnect
JP5277552B2 (ja) * 2007-03-19 2013-08-28 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5141683B2 (ja) * 2007-03-27 2013-02-13 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5089244B2 (ja) * 2007-05-22 2012-12-05 ローム株式会社 半導体装置
JP2008294335A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 半導体装置の製造方法
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2009016782A (ja) * 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
WO2009001780A1 (ja) * 2007-06-22 2008-12-31 Rohm Co., Ltd. 半導体装置およびその製造方法
JP2009016520A (ja) * 2007-07-04 2009-01-22 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置の製造装置
US7977791B2 (en) 2007-07-09 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Selective formation of boron-containing metal cap pre-layer
US7514361B2 (en) * 2007-08-20 2009-04-07 International Business Machines Corporation Selective thin metal cap process
US7884475B2 (en) * 2007-10-16 2011-02-08 International Business Machines Corporation Conductor structure including manganese oxide capping layer
US20090186230A1 (en) * 2007-10-24 2009-07-23 H.C. Starck Inc. Refractory metal-doped sputtering targets, thin films prepared therewith and electronic device elements containing such films
US8168532B2 (en) * 2007-11-14 2012-05-01 Fujitsu Limited Method of manufacturing a multilayer interconnection structure in a semiconductor device
JP2009141058A (ja) * 2007-12-05 2009-06-25 Fujitsu Microelectronics Ltd 半導体装置およびその製造方法
US7642189B2 (en) * 2007-12-18 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Synergy effect of alloying materials in interconnect structures
JP5366235B2 (ja) * 2008-01-28 2013-12-11 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
US7843063B2 (en) * 2008-02-14 2010-11-30 International Business Machines Corporation Microstructure modification in copper interconnect structure
US7704886B2 (en) * 2008-02-14 2010-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step Cu seed layer formation for improving sidewall coverage
US7651943B2 (en) * 2008-02-18 2010-01-26 Taiwan Semicondcutor Manufacturing Company, Ltd. Forming diffusion barriers by annealing copper alloy layers
WO2009107205A1 (ja) * 2008-02-27 2009-09-03 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP5343369B2 (ja) * 2008-03-03 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP4423379B2 (ja) * 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
JP2009272563A (ja) * 2008-05-09 2009-11-19 Toshiba Corp 半導体装置及びその製造方法
JP5380901B2 (ja) * 2008-05-12 2014-01-08 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5343417B2 (ja) * 2008-06-25 2013-11-13 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US8039390B2 (en) * 2008-08-05 2011-10-18 Rohm Co., Ltd. Method of manufacturing semiconductor device
US8110504B2 (en) * 2008-08-05 2012-02-07 Rohm Co., Ltd. Method of manufacturing semiconductor device
JP5501586B2 (ja) * 2008-08-22 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5554951B2 (ja) * 2008-09-11 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8258626B2 (en) * 2008-09-16 2012-09-04 Advanced Interconnect Materials, Llc Copper interconnection, method for forming copper interconnection structure, and semiconductor device
US20100084766A1 (en) * 2008-10-08 2010-04-08 International Business Machines Corporation Surface repair structure and process for interconnect applications
JP4415100B1 (ja) * 2008-12-19 2010-02-17 国立大学法人東北大学 銅配線、半導体装置および銅配線形成方法
JP5326558B2 (ja) * 2008-12-26 2013-10-30 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5382001B2 (ja) * 2009-01-09 2014-01-08 日本電気株式会社 半導体装置及びその製造方法
JP5582727B2 (ja) * 2009-01-19 2014-09-03 株式会社東芝 半導体装置の製造方法及び半導体装置
JP5530118B2 (ja) * 2009-04-08 2014-06-25 東京エレクトロン株式会社 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置
US8674469B2 (en) * 2009-04-23 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure for backside illuminated image sensor
JP2010258213A (ja) * 2009-04-24 2010-11-11 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8298937B2 (en) 2009-06-12 2012-10-30 International Business Machines Corporation Interconnect structure fabricated without dry plasma etch processing
JP5487748B2 (ja) * 2009-06-16 2014-05-07 東京エレクトロン株式会社 バリヤ層、成膜方法及び処理システム
US8569807B2 (en) * 2009-09-01 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illuminated image sensor having capacitor on pixel region
US8232196B2 (en) * 2009-10-29 2012-07-31 International Business Machines Corporation Interconnect structure having a via with a via gouging feature and dielectric liner sidewalls for BEOL integration
US8836127B2 (en) * 2009-11-19 2014-09-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect with flexible dielectric layer
JP2011166106A (ja) * 2010-01-13 2011-08-25 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
JP2011155077A (ja) * 2010-01-26 2011-08-11 Renesas Electronics Corp 半導体装置の製造方法
JP5498808B2 (ja) * 2010-01-28 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8361900B2 (en) * 2010-04-16 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US8492289B2 (en) * 2010-09-15 2013-07-23 International Business Machines Corporation Barrier layer formation for metal interconnects through enhanced impurity diffusion
US8129269B1 (en) * 2010-09-20 2012-03-06 International Business Machines Corporation Method of improving mechanical properties of semiconductor interconnects with nanoparticles
US8658533B2 (en) * 2011-03-10 2014-02-25 International Business Machines Corporation Semiconductor interconnect structure with multi-layered seed layer providing enhanced reliability and minimizing electromigration
JP2014141739A (ja) * 2012-12-27 2014-08-07 Tokyo Electron Ltd 金属マンガン膜の成膜方法、処理システム、電子デバイスの製造方法および電子デバイス
US20150357236A1 (en) * 2014-06-08 2015-12-10 International Business Machines Corporation Ultrathin Multilayer Metal Alloy Liner for Nano Cu Interconnects

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW483164B (en) * 2000-03-16 2002-04-11 Sharp Kk Method of forming conducting diffusion barriers
US6838772B2 (en) * 2002-05-17 2005-01-04 Renesas Technology Corp. Semiconductor device

Also Published As

Publication number Publication date
TW201248779A (en) 2012-12-01
US8461683B2 (en) 2013-06-11
US20160307796A1 (en) 2016-10-20
US20130260553A1 (en) 2013-10-03
US20240203786A1 (en) 2024-06-20
US20120248608A1 (en) 2012-10-04
WO2012134574A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
TWI459509B (zh) 用於後段互連體之自形成、自對準阻障及其製造方法
CN104813446B (zh) 基于钴的互连及其制造方法
TWI603430B (zh) 用以製造後端互連體的方法
TWI301306B (en) Method of forming self-passivating interconnects and resulting devices
KR101992352B1 (ko) 반도체 장치
US10008449B2 (en) Self-forming barrier for subtractive copper
US20080142991A1 (en) Thin passivation layer on 3D devices
CN103681573A (zh) 包括过孔结构的集成电路器件及其制造方法
TW201342529A (zh) 無電式填充傳導結構
TWI567831B (zh) 在積體電路裝置的金屬之間的選擇性擴散屏障
JP2011238917A (ja) 半導体装置の製造方法
US7205229B2 (en) Interconnect alloys and methods and apparatus using same
US20140019716A1 (en) Plateable diffusion barrier techniques
US10446491B2 (en) Hybrid interconnects and method of forming the same
CN115527991A (zh) 具有石墨烯帽的集成电路互连结构
US10886168B2 (en) Surface modified dielectric refill structure
JPH11283981A (ja) 半導体装置およびその製造方法
US20210167019A1 (en) Metal interconnects, devices, and methods
TW202105465A (zh) 基於金屬的氫氣阻障
TW463354B (en) Method for reducing resistance value of metal conducting wire
CN116093073A (zh) 包括无铜过孔的集成电路互连结构
CN118284300A (zh) 热电薄膜器件及其制作方法、芯片封装结构和电子设备
CN116547787A (zh) 封装结构及封装结构的制备方法