JP5326558B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5326558B2
JP5326558B2 JP2008332602A JP2008332602A JP5326558B2 JP 5326558 B2 JP5326558 B2 JP 5326558B2 JP 2008332602 A JP2008332602 A JP 2008332602A JP 2008332602 A JP2008332602 A JP 2008332602A JP 5326558 B2 JP5326558 B2 JP 5326558B2
Authority
JP
Japan
Prior art keywords
insulating film
polishing
film
dielectric constant
organic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008332602A
Other languages
English (en)
Other versions
JP2010153723A (ja
Inventor
敏 竹迫
深一 秋山
保 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008332602A priority Critical patent/JP5326558B2/ja
Priority to US12/603,207 priority patent/US8026164B2/en
Publication of JP2010153723A publication Critical patent/JP2010153723A/ja
Application granted granted Critical
Publication of JP5326558B2 publication Critical patent/JP5326558B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に絶縁膜に形成された溝に導電膜を埋め込む半導体装置の製造方法に関する。
従来から、ＬＳＩの多層配線には、アルミニウム（Al）またはアルミニウム合金が用いられている。その形成方法の１つとしては、マスクとドライエッチング法を用いて配線を形成した後、配線上に絶縁膜を堆積させる方法が知られている。
ここで、近年では、多層配線の微細化が進むにつれて、配線材料の抵抗により生じる動作遅延が問題となってきた。このような動作遅延への対策としては、配線材料として抵抗値がアルミニウムよりも低い銅や、銅合金を用いることがあげられる。一方、マスクとドライエッチング法を用いる製造方法では配線をより微細化することが難しくなっているため、化学機械研磨（ＣＭＰ）法を用いたダマシン法を採用して配線を微細化することが行われている。
一般的なダマシン法による配線形成では、最初にドライエッチング用のストッパーとなる第１の絶縁膜を半導体基板上に堆積させ、第１の絶縁膜上に第２の絶縁膜を堆積させる。次に、第２の絶縁膜上にレジストパターンを形成し、ついでレジストパターンをマスクに使用してドライエッチング法を用いて第２の絶縁膜をエッチングして配線溝を形成する。配線溝には、物理気相成長（ＰＶＤ）法を用いてバリアメタル膜とCuシード膜を順番に堆積させ、さらにその中にメッキ法によりCu膜を析出させる。最後に、配線溝以外の余分なCu膜とバリアメタル膜をＣＭＰ法により除去する。
ＣＭＰ法で第２の絶縁膜の表面のバリアメタル膜を除去する場合、研磨時間を一定時間長く設定するような、いわゆるオーバー研磨が実施される。この際、絶縁膜の研磨レートが遅く、且つCu膜の研磨レートが速いバリアメタル研磨用スラリを用いると、絶縁膜に対してCu膜の研磨が相対的に進んで、第２の絶縁膜の表面高さから配線溝内のＣu膜が沈み込む、いわゆるディッシングという現象が発生する。そのため、近年では、絶縁膜も同時に研磨でき、且つCu配線の沈み込みを抑制するバリアメタル研磨用スラリが開発されている。
ここで、第２の絶縁膜としては、誘電率が４．２のシリコン酸化膜（SiO2）が用いられていた。ところが、配線が微細化して配線間距離が短くなると、絶縁膜の寄生容量による電気のリークパスが発生し易くなる。そこで、近年では、絶縁膜に誘電率が３．０以下の低誘電率膜を用いることが検討されている。
ところが、誘電率３．０以下の低誘電率膜は、一般的に表面がメチル基（CHx）に覆われており、疎水性を有する。このため、研磨スラリが低誘電率膜の表面に馴染まず、研磨が進行し難かった。さらに、低誘電率膜の膜強度が弱く、下地絶縁膜との密着性が低いため、ＣＭＰ法で研磨するときに膜剥がれが生じ易かった。
そこで、従来では、低誘電率膜上にキャップ膜として例えば誘電率４．２の酸化膜（SiO2）を形成した後に配線形成と研磨を行っていた。このようなキャップ膜は、低誘電率膜よりも研磨スラリに対する濡れ性が良好なので、絶縁膜の研磨が進行し、ディッシングを抑制できる。さらに膜強度が高く、密着性も高いので、研磨時の膜剥がれを防止できる。なお、膜剥がれの防止などの観点から、研磨工程ではキャップ層を一定の膜厚で残していた。
特開２００６−１５６５１９号公報
しかしながら、配線の微細化がさらに進むと、絶縁膜中の寄生容量をさらに低減させる必要が生じる。この場合は、研磨後に残された誘電率の高いキャップ膜も寄生容量増加の要因になってしまう。
これに対する対応策としては、キャップ膜を設けずに、低圧力研磨により低誘電率膜を直接研磨する方法が考えられるが、低圧力研磨では研磨レートが低く、生産時のタクトの悪化や、研磨剤の使用量増加によるコストの増大の原因となる。さらに、低圧力研磨を用いた場合でも、低誘電率膜の疎水性によるスラリの濡れ性の悪化は解消できなかった。
本発明は、このような事情を鑑みてなされたものであり、絶縁膜の寄生容量を低減させる構成において、配線の微細化させた半導体装置を効率よく製造できるようにすることを主な目的とする。
本発明の一観点によれば、半導体基板の上方にメチル基を含む誘電率が３．０以下の有機絶縁膜を形成する工程と、前記有機絶縁膜の表面に、加速電圧が２ｋｅＶ〜４ｋｅＶ、照射量が５０μＣ／ｃｍ２〜４００μＣ／ｃｍ２、処理温度が２００℃〜５００℃の条件
で電子ビームを照射し、前記有機絶縁膜の前記メチル基の少なくとも一部をヒドロキシ基に置換する工程と、前記電子ビームを照射した後、前記有機絶縁膜に溝を形成する工程と、前記有機絶縁膜上及び前記溝内にバリアメタル膜を形成する工程と、前記バリアメタル膜の上方にめっき層を形成する工程と、前記有機絶縁膜上の前記めっき層を第１の研磨砥液を用いた研磨により除去し、更に前記有機絶縁膜上の前記バリアメタル膜及び前記有機絶縁膜の表面を第２の研磨砥液を用いて研磨する工程と、を有し、前記電子ビームを照射した前記有機絶縁膜の表面の第２の研磨砥液を用いた研磨レートは、前記電子ビーム照射前の前記有機絶縁膜の前記第２の研磨砥液を用いた研磨レートより速いことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、電子ビームにより有機絶縁膜の表面が改質されてスラリに対する濡れ性が向上するので、高誘電率のキャップ層を使用せずに研磨量の制御と、研磨面内の均一性の制御を精度良く行える。また、有機絶縁膜に改質層を設けることで膜剥がれが防止される。これにより、絶縁膜の寄生容量を低減させた半導体装置が得られる。
本発明の実施形態について図面を参照して詳細に説明する。
まず、図１（ａ）に示すように、半導体基板１上に、化学気相成長（ＣＶＤ）法により第１の絶縁膜２を例えば、１０ｎｍ〜２００ｎｍの膜厚に堆積させる。半導体基板１としては、例えばシリコン基板を使用する。また、図示を省略するが、第１の絶縁膜２の下層には、トランジスタや金属配線やコンタクトプラグが形成される。この工程で第１の絶縁膜２は、後述するエッチング工程でストッパー膜として機能するもので、例えば、炭化シリコン素膜（SiC）や、炭窒化シリコン膜（SiCN）、窒化シリコン膜（SiN）が採用される。第１の絶縁膜２は、薄膜を２層以上積層させた構造でも良い。さらに、これらの膜に、酸化膜（SiO）や、炭化シリコン酸化膜（SiOC）等と組み合わせても良い。
次に、図１（ｂ）に示すように、低誘電率絶縁膜３を第１の絶縁膜２の上にＣＶＤ法、ＰＥ−ＣＶＤ法、回転塗布法のいずれか、又はこれらの方法を組み合わせることで形成する。その膜厚は、例えば１００ｎｍ〜１０００ｎｍとする。この工程で形成する低誘電率膜３の膜厚は、層間絶縁膜として必要な膜厚に、後述の研磨工程で研磨により除去される膜厚を足した値である。
低誘電率絶縁膜３は、有機物を含み、例えば誘電率が３．０以下の絶縁膜で、メチル基を有する有機シラン、有機シロキサンからなる群から選択された材料を用いて堆積される。より具体的には、低誘電率絶縁膜３は、メチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン、フェニルシラン、メチルフェニルシラン、シクロヘキシルシラン、エチルシラン、ジエチルシラン、テトラエトキシシラン、ジメチルジエトキシシラン、ジメチルジメトキシシラン、ジメチルエトキシシラン、メチルジエトキシシラン、トリエトキシシラン、トリメチルフェノキシシラン、フェノキシシラン、ジエトキシシラン、ジアセトキシメチルシラン、メチルトリエトキシシラン、ジ−ｔｅｒｔ−ブチルシラン、ｔｅｒｔ−ブチルシラン、ジ−ｔｅｒｔ−ブチルシラン、１，３，５，７−テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルシクロトリシロキサン、ヘキサメチルジシロキサン、１，１，２，２−テトラメチルジシロキサン、オクタメチルトリシロキサンのいずれか１つまたはその組み合わせからなる材料用いて形成される。また、誘電率を下げるために、低誘電率絶縁膜３にポロジェンを含有させても良い。
ここで、低誘電率絶縁膜３の形成方法について、回転塗布法を例にして説明する。
最初に、第１の絶縁膜２の表面にスピンコート法を用いて塗布用薬液を塗布する。塗布用薬液としては、例えば、触媒化成社製のＮＣＳ（Nano Crystaline Silica）があげられる。半導体基板１の回転数は、１０００ｒｐｍ〜５０００ｒｐｍとする。この後、半導体基板１を例えば１５０℃〜３００℃の温度雰囲気で、３分〜１０分ベーキングして溶媒を蒸発させる。さらに、半導体基板１を拡散炉に搬入し、４００℃の温度雰囲気中で３０分間加熱し、架橋反応のためのキュア処理を行う。
回転塗布法に好適な低誘電率絶縁膜としては、この他にＪＳＲ社製のＬＫＤ（商品名）や、ダウケミカル社製のポーラスＳｉｌＫ（商品名）、ＵＬＶＡＣ社製又は三井化学社製のスケーラブルポーラスシリカなどがあげられる。
また、ＣＶＤ法に好適な低誘電率絶縁膜としては、ＡＭＡＴ社製のBlack Diamond（商品名）、ＡＳＭ社製のＡｕｒｏｒａ（商品名）、ノベラス社製のＣＯＲＡＬ（商品名）などがあげられる。
次に、図１（ｃ）に矢印で示すように、電子ビーム照射工程として、低誘電率絶縁膜３に表面側から電子ビームを照射する。電子ビームを照射する前、低誘電率絶縁膜３は、図４（ａ）に模式的に示すような化学構造を有し、低誘電率絶縁膜３は、メチル基（CHｘ）を有することから疎水性を有する。このため、このままでは研磨剤などとの濡れ性が良くない。
このため、図４（ｂ）に示すように、低誘電率絶縁膜３の表面に電子ビームを照射することで表面改質を行う。電子ビームの照射条件は、例えば、加速電圧を２ｋｅＶ〜４ｋｅＶ、照射量５０μＣ／ｃｍ２〜４００μＣ／ｃｍ２、処理温度を２００℃〜５００℃とする。電子ビームの照射条件が、この範囲から外れると、研磨に十分な改質層が得られなくなり易い。
電子ビームの照射により、低誘電率絶縁膜３のシリコン（Si）とメチル基（CHｘ）の結合が分断させられると、電子ビームが照射された部分の低誘電率絶縁膜３は、他の元素等と結合し易くなる。このため、図４（ｃ）に示すように、ヒドロキシ基（OH）や酸素（O）をSiに結合させることが可能になる。これにより、メチル基がヒドロキシ基化され、低誘電率絶縁膜３の一部が親水性になる。ヒドロキシ基や酸素は、後の工程でレジストを塗布したときなどにSiと結合させることができる。
このような電子ビーム照射を実施すると、図５に示すように、低誘電率絶縁膜３の表面に、メチル基の濃度が相対的に低く、親水性を有する改質層（第二の層）３１が所定の厚さで形成される。改質層３１の厚さは、電子ビームの照射時の加速電圧や、照射量、処理温度、圧力雰囲気、低誘電率絶縁膜の成膜条件によって制御できる。
図５のラインＬ１に、改質層３１におけるSiとメチル基の結合の分断の密度分布、即ちヒドロキシ基化の密度分布の変化の一例を示す。Siとメチル基の結合が分断される割合は、厚さ方向で深いほど低くなる。言い換えると、改質層３１の最表面のヒドロキシ基の密度が最も高く、改質されていない非改質層３２（第一の層）に向ってヒドロキシ基化の密度分布が徐々に低くなっている。
図６に低誘電率絶縁膜３に触媒化成社製のＮＣＳ（Nano Crystaline Silica）を用いた場合の改質層３１の深さのシミュレーション結果を示す。図６は、電子ビームの加速電圧を１．５ｋｅＶから５ｋｅＶまで変化させたときの改質層３１の深さと、電子ビームの照射量との関係を示している。電子ビームの照射時の加速電圧が高いほど、改質層３１が深く、即ち改質層３１を厚くすることができる。これは、加速電圧が高いほど電子が低誘電率絶縁膜３の深い領域まで打ち込まれるためであると考えられる。
さらに、図７及び図８に、損失電子エネルギ分光（ＥＥＬＳ）法により改質前と改質後の低誘電率絶縁膜のそれぞれに対して実際の酸素と炭素の含有濃度を測定した結果を示す。
図７は、改質前、即ち電子ビーム照射を行う前の測定結果を示す。横軸は低誘電率絶縁膜３の膜厚方向の距離を示し、縦軸は膜中の酸素と炭素とSiの濃度を示す。ラインＬ１１は酸素濃度を示し、ラインＬ２１は炭素濃度を、ラインＬ３１はＳｉ濃度をそれぞれ示している。また、横軸のＰｓは、低誘電率絶縁膜３の表面付近を示している。電子ビーム照射を行う前は、ラインＬ１１に示す酸素濃度、及びラインＬ２１に示す炭素濃度は、深さによらず略一定（ラインＬＯ１，ＬＯ２参照）であった。
図８は、改質後、即ち、電子ビーム照射後の測定結果を示す。電子ビーム照射時の加速電圧は、２ｋｅｖに設定した。改質後では、ラインＬ１２に示す酸素濃度が表面付近Ｐｓから深さ約１７０ｎｍの領域、即ち低誘電率絶縁膜３の表面から深さ約１７０ｎｍまでの領域で増加した。同様に、ラインＬ２２に示す炭素濃度は、表面付近Ｐｓから深さ約１７０ｎｍまで減少した。このことから、この電子ビーム照射により形成される改質層３１の深さ（厚さ）は、約１７０ｎｍであることがわかる。また、改質層３１に相当する領域では、酸素濃度が深さ方向で徐々に増加し、炭素濃度が深さ方向に徐々に減少することから、改質層３１内では膜厚方向に炭素と酸素の濃度勾配が形成されていることがかわる。
図８の実験結果を図６のシミュレーション結果と比較すると、図６では電子ビームの加速電圧を２ｋｅＶにしたときの改質層の深さは約１６０ｎｍであった。このことからも、加速電圧の大きさによって改質層３１の深さを制御できることがわかる。このようにして、ＥＢキュアの条件と改質層３１の深さの相関を予め調べておけば、改質層３１の深さを制御することが可能になる。
なお、改質層３１の深さ（Dh）は、例えばDh＝０．０４６×Vcc１．７５／ρで示されるように、０．０４６（定数）と電子ビーム加速電圧（Vcc〔keV〕）の１．７５乗倍の積を、低誘電率絶縁膜３の膜密度（ρ〔g/cm3〕）で除算することで計算できる。
以上のように低誘電率絶縁膜３の一部を改質した後に、図１（ｄ）に示すようにハードマスク絶縁膜堆積工程を行う。
まず、表面改質後の低誘電率絶縁膜３上に、エッチングのハードマスクとなる第２の絶縁膜４をＣＶＤ法やＰＥ−ＣＶＤ法やＰＶＤ法により厚さ１０ｎｍ〜１５０ｎｍに堆積させる。第２の絶縁膜４としては、例えば、二酸化シリコン膜（SiO２）や、炭化シリコン膜（SiC）、炭酸化シリコン膜（SiOC）、炭窒化シリコン膜（SiCN）、窒化シリコン膜（SiN）のような絶縁膜又は、金属膜などが挙げられる。また、これらの膜を単層、或いは２層以上積層して用いても良い。なお、エッチングやＣＭＰ法による加工性を考慮すると、第２の絶縁膜４は二酸化シリコン膜（SiO２）であることが望ましい。
さらに、図１（ｅ）に示すように、パターニング工程を行う。
即ち、第２の絶縁膜４上にフォトレジストを塗布し、露光及び現像を行って配線溝の配置に合わせた開口を有するレジストパターン５を形成する。さらに、レジストパターン５をマスクにして、第２の絶縁膜４をＲＩＥ（Reactive Ion Etching）によりエッチングし、第２の絶縁膜４に配線溝の形状を転写する。これにより、第２の絶縁膜４からなるハードマスク４ａが形成される。
次に、図１（ｆ）に示すように、エッチング工程を行う。
第２の絶縁膜４を用いて形成されたハードマスク４ａを用いて、低誘電率絶縁膜３をエッチングし、低誘電率絶縁膜３に配線溝となる溝パターン６を形成する。エッチングは、各絶縁膜２〜４に対して個別にエッチングガスを切り替えることにより行われる。
絶縁膜３，４に対しては、CF４ガスが使用される。ここで、CF４ガスに対する低誘電率絶縁膜３と第１の絶縁膜２との選択比は比較的に大きい。このため、低誘電率絶縁膜３のエッチングは、第１の絶縁膜２でストップする。なお、第１の絶縁膜２をエッチングする場合、CF４ガスとO２ガスとの混合ガスが使用される。
エッチングが終了したら、アッシングによりレジストパターン５を除去する。なお、レジストパターン５及びハードマスク４ａは低誘電率絶縁膜３のエッチング時に全て除去しても良い。また、この工程ではハードマスク４ａを残しておいて後工程のＣＭＰ法による研磨で除去しても良い。
次に、図２（ａ）に示すように、バリアメタル堆積工程を行う。
低誘電率絶縁膜３の最表面及び溝パターン６の内面を覆うように、バリアメタル膜となる導電膜８をＰＶＤ法、例えばスパッタ法で１ｎｍ〜３０ｎｍの厚さに堆積させる。この導電膜８は、配線材料に用いるCuが低誘電率絶縁膜３中に拡散することを防止するために堆積され、例えば窒化タンタル（TaN）が用いられる。堆積条件は、例えば、N2ガスとArガスをN2 ：Ar＝２０：８０の流量比で流し、Taターゲットに例えば１ｋＷ〜４０ｋＷの電力を投入する。これにより、TaとN2ガスとを反応させる。
バリアメタルとなる導電膜８は、チタニウム（Ti）、ニッケル（Ni）、コバルト（Co)、ジルコニウム（Zr）、クロム（Cr）、パラジウム（Pd）、マンガン（Mn）、銀（Ag）、アルミニウム（Al）、スズ（Sn）、タンタル（Ta）、レニウム（Re）、タングステン（W）、白金（Pt）、バナジウム（V）、ルテニウム（Ru）、金（Au）のいずれか１種または複数の金属かその窒化物であっても良い。バリアメタルの堆積方法は、ＰＶＤ法の他に、ＣＶＤ法、ＰＥ−ＣＶＤ法、ＡＬＤ法、ＰＥ−ＡＬＤ法のうちいずれか１つ、またはその組み合わせを採用しても良い。また、導電膜８を形成する工程は、高密度プラズマＣＶＤ法のように、導電膜８の少なくとも一部をエッチングすると同時に、導電膜８を成長させる条件で実施しても良い。これにより、側壁の付着が良くなる。
次に、図２（ｂ）を参照してシードCu膜堆積工程について説明する。
導電膜８上に、Cuからなるシード膜９をＰＶＤ法、例えばスパッタ法により膜厚１ｎｍ〜１００ｎｍに堆積させる。この場合、Arガス雰囲気中でCuターゲットに例えば１ｋＷ〜４０ｋＷの電力を投入する。成膜方法は、ＰＶＤ法の他に、ＣＶＤ法、ＡＬＤ法、ＰＥ−ＣＶＤ法、ＡＬＤ法、ＰＥ−ＡＬＤ法であっても良い。
シード膜９は、Ti、Ni、Co、Zr、Cr、Pd、Mn、Ag、Al、Sn、Ta、Re、W、Pt、V、Ru、Au、Si、Ge、C、S、O、Cl、P、B、H、Hf、F、Nのうち、いずれか１種類または２種類以上の元素を混入させたものでも良い。
さらに、図２（ｃ）に示すように、溝パターン６内にめっき層１０を形成する工程について説明する。
ここでは、シード膜９を給電部として使用し、シード膜９上に配線材料となるCuを析出させ、配線材料で溝パターン６を埋める。めっき層１０の厚さは、低誘電率絶縁膜３の膜厚以上、例えば１．２μｍとする。これにより、溝パターン６にCuが埋め込まれると共に、低誘電率絶縁膜３の表面上にもCuが所定の厚さで析出する。
なお、配線材料のCuには、Ti、Ni、Co、Zr、Cr、Pd、Mn、Ag、Al、Sn、Ta、Re、W、Pt、V、Ru、Au、Si、Ge、C、S、O、Cl、P、B、H、Hf、F、Nのうち、いずれか１種類または２種類以上の元素を混入させたものでも良い。また、成膜法には、めっき法の他に、ＣＶＤ法、ＰＥ−ＣＶＤ法、ＡＬＤ法、ＰＥ−ＡＬＤ法を採用しても良い。
次に、めっき層１０、シード層９等の研磨工程について説明する。
ここでの研磨工程には、例えばロータリ式研磨法を用いることができる。図９及び図１０は研磨装置の一例を示す。なお、図中の矢印は回転の向き，或いは機構の動作範囲を示す。
図９に示すように、研磨装置２０は、回転可能なワークテーブル２１を有し、ワークテーブル２１の上面には、研磨砥液を保持する研磨パッド２２が貼り付けられている。研磨パッド２２には、例えば発砲ポロウレタンと不織布の２層品（ロームアンドハース社のＩＣ１０００／Ｓｕｂａ４００）が用いられている。
研磨パッド２２上には、半導体基板１を保持する研磨ヘッド２３が配置されている。研磨ヘッド２３は、半導体基板１を被研磨面、即ちめっき層１０が下向きになるように保持する。さらに、研磨ヘッド２３には、図示を省略する押圧機構が設けられており、半導体基板１を研磨パッド２２に押し付けることができる。
また、研磨パッド２２上には、研磨パッド２２のコンディショナーとして用いられているドレッサー２４が配置されている。ドレッサー２４は、研磨パッド２２に接する下面にダイヤモンド砥粒２５が複数取り付けられており、これにより研磨パッド２２の表面状態を調整する。
この研磨装置２０では、研磨パッド２２と、研磨ヘッド２３と、ドレッサー２４とが、それぞれ回転軸Ｃ１と、回転軸Ｃ２と、回転軸Ｃ３とを中心に回転可能に構成されている。さらに、ドレッサー２４は、矢印で示す円弧に沿って研磨パッド２２上を移動可能に構成されている。
なお、ここでの研磨条件は、例えば、ワークテーブル２１の回転数を７０ｒｐｍとし、研磨ヘッド２３の回転数を７１ｒｐｍとした。研磨圧力は、例えば１．４０００×１０４Ｐａ（２．０ｐｓｉ）とする。
研磨は、研磨砥液を研磨パッド２２上に供給しながら実施する。研磨砥液は、研磨パッド２２上に延びる研磨砥液供給アーム２６に下向きに複数穿設されたノズル２７から供給される。研磨砥液には、コロイダルシリカ砥粒に分散剤，酸化剤，防食剤，キレート剤等のケミカル物質を含むものを用いられる。砥粒は、例えばコロイダルシリカ、フュームドシリカ、セリウム、アルミナ、炭化珪素のいずれか１つを含むものが使用できる。分散剤には、例えば水酸化カリウムやアンモニウムを含むものが用いられる。酸化剤には、例えば過硫酸アンモニウムや過酸化水素水を使用できる。防食剤には例えばベンゾトリアゾール（ＢＴＡ）が用いられ、キレート剤には例えばクエン酸やリンゴ酸が用いられる。
ここで、本実施形態で使用する研磨砥液は、メチル基（ＣＨｘ）で構成された疎水性の膜に対しては極度に研磨レートが低くなるような酸系の研磨砥液が用いられ、親水化を促すための改質剤は含まない。
なお、アルカリ系の研磨砥液を使用することも可能である。ただし、アルカリ系の研磨砥液は、スラリは馴染み易くなるが、脆弱な低誘電率絶縁膜３に対する研磨レートが過度に高くなるのでコントロールが困難になる。このため、低誘電率絶縁膜３上に保護膜を形成することを目的とした、アニオン系、カチオン系、ノニオン系、非イオン系の中の１種又はそれ以上の界面活性剤や改質剤を含有させた研磨砥液を用いることが好ましい。
次に、ＣＭＰ法による研磨の過程を図２（ｄ）から図２（ｆ）を参照して説明する。
図２（ｄ）に示すように、最初に、配線材料からなるめっき層１０とシード膜９とが第１の研磨により除去される。次に、図２（ｅ）に示すように、導電膜８が第２の研磨により除去される。これにより、低誘電率絶縁膜３の最表面、即ち改質層３１が露出する。さらに、図２（ｆ）に示すように、第３の研磨を行い、低誘電率絶縁膜３の改質層３１の少なくとも一部を配線材料と共に除去する。これにより、低誘電率絶縁膜３に配線となる導電性パターン１１が形成される。なお、低誘電率絶縁膜３は、改質層３１を全て除去し、非改質部３２のみを残しても良い。
第１の研磨に使用する研磨砥液は、めっき層１０とシード膜９を高い研磨レートで研磨でき、バリアメタル層８や低誘電率絶縁膜３の研磨レートが極度に低くなるものを採用する。このような研磨に好適な研磨砥液としては、例えば、日立化成社製のＨＳ−Ｈ６３５（商品名）やＨＳ−Ｃ９３０（商品名）等がある。
第２の研磨及び第３の研磨に使用する研磨砥液は、導電膜８と溝パターン６内の導電性パターン１１と低誘電率絶縁膜３の改質層３１とを同程度の研磨速度で研磨し、低誘電率絶縁膜３の非改質層３２では研磨レートが極度に低くなるものを採用する。このような研磨に好適な研磨砥液としては、例えば、酸系では、日立化成社製のＴ６０５−８（商品名）があげられる。また、アルカリ系では、ＪＳＲ社製のＣＭＳ８２０１／８２５２（商品名）、ＣＭＳ８５０１／８５５２（商品名）などがある。
ここで、図１１と図１２に、電子ビーム照射を行った低誘電率絶縁膜３と、電子ビーム照射を行っていない低誘電率絶縁膜３の研磨レート及び研磨の面内バラツキの比較結果を示す。なお、図１１は、界面活性剤を添加しない研磨剤を使用した場合の比較結果を示す。図１２は、界面活性剤を添加した研磨剤を使用した場合の比較結果を示す。いずれにおいても、低誘電率絶縁膜３には、触媒化成社製のＮＣＳ（Nano Crystaline Silica）を用い、電子ビームの加速電圧は２ｋｅＶとした。また、研磨は、前記と同じ条件で実施した。
この結果から、界面活性剤の有無に関わらず、電子ビーム照射を行うことで、同じ低誘電率絶縁膜３でも研磨レートに差を設けられることが分かった。このことから、電子ビーム照射を行うことで、本来は疎水性を有する絶縁膜であっても、容易に研磨できるようになる。従来のようにギャップ層を設けなくても低誘電率絶縁膜３を直接に研磨することが可能になるので、ｌｏｗ−ｋの絶縁膜を用いて多層配線を行うことが可能になる。
ここで、強固な保護膜を形成する界面活性剤を研磨砥液中に添加した場合（図１２参照）、電子ビーム照射による研磨レートの差をより大きくできた。このことから、界面活性剤などの改質剤を研磨砥液に添加することで、研磨レート比をコントロールすることが可能であることが分かる。
これらの研磨レートの差は、電子ビーム照射によって形成された改質層３１と、電子ビーム照射をしていない非改質層３２との研磨レートの差、特にSi−CH３結合切断の密度が低いとも考えられる。特に、Si−CH３結合の切断が、図５に示すように膜厚方向に深くなるにつれて少なくなっているので、改質層３１内でも研磨レートの差が生じている。即ち、研磨工程で最初に改質層３１が研磨されるときは、高い研磨レートで研磨が進むが、改質層３１が深くなるにつれて、さらに非改質層３２に達すると研磨レートが落ちる。このため、改質層３１が薄くなったところで、つまり非改質層３２は殆ど研磨されることなく研磨工程を終了させることができる。つまり、導電性パターン１１を構成するCu膜との間に急激な研磨レートの差が生じる前に研磨を終了させることが可能になり、ディッシングを防止できる。
特に、低誘電率絶縁膜３のメチル基をヒドロキシ基化する割合が膜厚方向に徐々に変化し、且つ最表面のヒドロキシ基の濃度が最も高く、非改質層３２側のヒドロキシ基の濃度が最も低くなる分布を有するので、研磨レートを徐々に低下させることができる。このため、ディッシングを防止しつつ、低誘電率絶縁膜３を所望する膜厚に調整することが容易である。
さらに、改質層３１と非改質層３２の研磨レートの差や、改質層３１におけるヒドロキシ基の濃度の変化による研磨レートの差を利用すれば、研磨ヘッド２３にかかる負荷を電流値でモニタしたり、摩擦抵抗をトルクモニタで測定したりすることで研磨量を制御できる。これにより、より正確な膜厚制御が可能になる。
また、電子ビーム照射による研磨レートに差によって、研磨前や研磨の初期段階で膜厚にばらつきがあった場合でも、改質層３１の膜厚が薄くなるにつれて研磨レートが徐々に低下することによって、残膜の面内のばらつきを徐々に小さくすることができる。また、改質層３１が容易に研磨できるようになったことから、低誘電率絶縁膜３の膜剥がれも防止される。
ここで、以上のように配線となる導電性パターン１１（第１の導電性パターン）を形成した後に、低誘電率絶縁膜３上に２層目となる第２のパターンを形成し、且つ導電性パターン１１を介して１層目の導電性パターン１１と導通させると、多層配線構造を形成できる。
まず、図３（ａ）に示すように、低誘電率絶縁膜３上に、誘電率が３．０以下の層間絶縁膜４１と、エッチングのストッパー膜として機能する第３の絶縁膜４２と、誘電率が３．０以下の低誘電率絶縁膜４３とを順番に形成する。層間絶縁膜４１と低誘電率絶縁膜４３の材料及び形成方法は、前記の低誘電率絶縁膜３と同様である。また、第３の絶縁膜４２の材料及び形成方法は、第１の絶縁膜２と同様である。
さらに、低誘電率絶縁膜４３の表面に電子ビームを照射して改質層５１（第二の層）を形成する。改質層５１は、低誘電率絶縁膜４３のメチル基がヒドロキシ基に置換されることで形成され、最表面のヒドロキシ基の密度が最も高く、改質されていない非改質層５２（第一の層）に向ってヒドロキシ基化の密度分布が徐々に低くなる。
次に、図３（ｂ）に示すように、ハードマスクを使用したドライエッチングを行い、配線となる導電性パターン１１を露出させるコンタクトホール５５を形成する。
さらに、図３（ｃ）に示すように、ハードマスクを使用したドライエッチングを行い、低誘電率絶縁膜５３に配線用の溝パターン５６を形成する。このときのエッチングでは、第３の絶縁膜４２がストッパーとして働くので、溝パターン５６が層間絶縁膜４１にまで形成されることはない。
この後、図３（ｄ）に示すように、前記と同様にしてバリアメタル膜となる導電膜５７と、シード膜５８とを例えばスパッタ法により順番に形成する。さらに、シード膜５８を給電部として使用して配線材料であるCuからなるめっき層５９をめっき法により析出させ、コンタクトホール５５及び溝パターン５６を埋める。これにより、コンタクトホール５５に導電性のプラグ６０が形成され、溝パターン５６に配線となる導電性パターン６１が形成される。
そして、図９及び図１０に示すような研磨装置を用いて研磨工程を前記と同様に行う。即ち、第１の研磨でめっき層５９とシード層５８を低誘電率絶縁膜４３の上面から除去し、第２の研磨で導電膜５７を除去する。さらに、第３の研磨で低誘電率絶縁膜４３の改質層５１の少なくとも一部を配線材料と共に除去する。これにより、低誘電率絶縁膜４３の溝パターン５６内に所望の膜厚の上側の導電性パターン６１（第２の導電性パターン）が形成される。導電性パターン６１は、導電性のプラグ６０を介して下層の導電性パターン１１と電気的に接続される。
なお、３層目以降にも同様の工程を繰り返すことで、ディッシングを抑制しながらより多層の配線構造を実現できる。
以上、説明したように、本実施形態では、電子ビームの照射によって低誘電率絶縁膜３の表面に親水性を持たせるようにしたので、配線材料と絶縁膜の間の研磨レートの差を小さくできる。これにより、配線材料と絶縁膜の研磨レートの差に起因して発生するディッシングを防止できる。なお、改質層３１をほぼ全て研磨すると誘電率を低くできるが、僅かに改質層３１を残しても良い。
また、改質層３１内のヒドロキシ基の濃度に勾配を持たせ、徐々に研磨レートが低下するようにしたので、低誘電率絶縁膜３の厚さ、即ち導電性パターン１１の高さを精度良く制御できる。低誘電率絶縁膜３の改質に電子ビームを採用したので、絶縁膜の改質にプラズマや紫外光を採用した場合に比べて、改質層３１内のヒドロキシ基の濃度勾配を容易に形成できると共に、改質層３１の厚さをコントロールできる。
さらに、研磨が容易な改質層３１を設けて、最初は研磨レートが高く、後に研磨レートが徐々に低下するようにしたので、研磨時の面内ばらつきが改善され、膜剥がれも防止できる。
また、このようにして製造された半導体装置は、絶縁膜の寄生容量を低減でき、配線の微細化を実現することができる。
以下、実施形態の特徴を付記する。
（付記１）半導体基板の上方に有機絶縁膜を形成する工程と、前記有機絶縁膜の表面に電子ビームを照射する工程と、前記有機絶縁膜に溝を形成する工程と、前記有機絶縁膜上及び前記溝内に導電材を形成する工程と、前記有機絶縁膜上の前記導電材を研磨により除去し、前記有機絶縁膜の表面を露出させる工程と、を有することを特徴とする半導体装置の製造方法。
（付記２）前記有機絶縁膜の誘電率が３．０以下であることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）前記有機絶縁膜は、メチル基を含む材料から形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
（付記４）前記有機絶縁膜は、メチル基を含む材料から形成されていることを特徴とする付記１乃至付記３のいずれか一項に記載の半導体装置の製造方法。
（付記５）電子ビームの照射により、前記有機絶縁膜の前記メチル基の少なくとも一部をヒドロキシ基に置換することを特徴とする付記１又は付記２に記載の半導体装置の製造方法。
（付記６）前記有機絶縁膜は、メチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン、フェニルシラン、メチルフェニルシラン、シクロヘキシルシラン、エチルシラン、ジエチルシラン、テトラエトキシシラン、ジメチルジエトキシシラン、ジメチルジメトキシシラン、ジメチルエトキシシラン、メチルジエトキシシラン、トリエトキシシラン、トリメチルフェノキシシラン、フェノキシシラン、ジエトキシシラン、ジアセトキシメチルシラン、メチルトリエトキシシラン、ジ−ｔｅｒｔ−ブチルシラン、ｔｅｒｔ−ブチルシラン、ジ−ｔｅｒｔ−ブチルシラン、１，３，５，７−テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルシクロトリシロキサン、ヘキサメチルジシロキサン、１，１，２，２−テトラメチルジシロキサン、オクタメチルトリシロキサンのいずれか１つまたはその組み合わせからなる材料を用いて形成されていることを特徴とする請求項３又は請求項４に記載の半導体装置の製造方法。
（付記７）研磨で使用するスラリは、フュームドシリカ、セリウム、アルミナ、炭化珪素の少なくとも１つを含む砥粒と、水酸化カリウム又はアンモニウムからなる分散剤と、過硫酸アンモニウム又は過酸化水素水酸化剤からなる酸化剤と、ベンゾトリアゾール（ＢＴＡ）からなる防食剤、クエン酸又はリンゴ酸からなるキレート剤と、を含むことを特徴とする付記１乃至付記６のいずれか一項に記載の半導体装置の製造方法。
（付記８）電子ビームの照射条件は、加速電圧が２ｋｅＶ〜４ｋｅＶ、照射量が５０μＣ／ｃｍ２〜４００μＣ／ｃｍ２、処理温度が２００℃〜５００℃であることを特徴とする付記１乃至付記６のいずれか一項に記載の半導体装置の製造方法。
（付記９）電子ビームを照射した前記有機絶縁膜上にマスク用の絶縁膜を形成し、前記マスク用の絶縁膜をパターニングしてから前記有機絶縁膜をエッチングして前記溝を形成した後、前記マスク用の絶縁膜を研磨により除去することを特徴とする付記１乃至付記８のいずれか一項に記載の半導体装置の製造方法。
（付記１０）半導体基板と、前記半導体基板の上方に形成され、第一の層と、前記第一の層上に設けられ、前記第一の層のメチル基の少なくとも一部をヒドロキシ基に置換して形成された第二の層とからなる有機絶縁膜と、前記有機絶縁膜の溝内に埋め込まれた導電材と、を有することを特徴とする半導体装置。
（付記１１）前記有機絶縁膜の誘電率が３．０以下であることを特徴とする付記１０に記載の半導体装置。
（付記１２）前記有機絶縁膜の前記第二の層は、膜厚方向に前記メチル基の濃度勾配を有し、最表面の前記メチル基の濃度が最も低いことを特徴とする付記１０又は付記１１に記載の半導体装置。
図１は、半導体装置の製造工程を説明する図である（その１）。 図２は、半導体装置の製造工程を説明する図である（その２）。 図３は、半導体装置の製造工程を説明する図である（その３）。 図４は、電子ビーム照射工程を説明する概念図である。 図５は、電子ビーム照射により形成された改質層の概念図である。 図６は、電子ビームの照射量と埋め込み深さの関係のシミュレーション結果を示す図である。 図７は、電子ビーム照射前の低誘電率絶縁膜の膜厚方向の濃度を測定した図である。 図８は、電子ビーム照射後の低誘電率絶縁膜の膜厚方向の濃度を測定した図である。 図９は、研磨装置の平面図である。 図１０は、図９のＩ−Ｉ線に沿った断面図である。 図１１は、電子ビームを照射しない場合の低誘電率絶縁膜の研磨レート及び研磨の面内ばらつきの比較結果を示す図である。 図１２は、電子ビームを照射した後の低誘電率絶縁膜の研磨レート及び研磨の面内ばらつきの比較結果を示す図である。
符号の説明
１ 半導体基板
２ 第１の絶縁膜
３ 低誘電率絶縁膜（有機絶縁膜）
４ 第２の絶縁膜
５ レジストパターン
６ パターン
８ バリアメタル膜
９ シード層
１０ めっき層
１１ 導電性パターン
３１ 改質層（第二の層）
３２ 非改質層（第一の層）

Claims (2)

  1. 半導体基板の上方にメチル基を含む誘電率が３．０以下の有機絶縁膜を形成する工程と、
    前記有機絶縁膜の表面に、加速電圧が２ｋｅＶ〜４ｋｅＶ、照射量が５０μＣ／ｃｍ２〜４００μＣ／ｃｍ２、処理温度が２００℃〜５００℃の条件で電子ビームを照射し、前記有機絶縁膜の前記メチル基の少なくとも一部をヒドロキシ基に置換する工程と、
    前記電子ビームを照射した後、前記有機絶縁膜に溝を形成する工程と、
    前記有機絶縁膜上及び前記溝内にバリアメタル膜を形成する工程と、
    前記バリアメタル膜の上方にめっき層を形成する工程と、
    前記有機絶縁膜上の前記めっき層を第１の研磨砥液を用いた研磨により除去し、更に前記有機絶縁膜上の前記バリアメタル膜及び前記有機絶縁膜の表面を第２の研磨砥液を用いて研磨する工程と、
    を有し、
    前記電子ビームを照射した前記有機絶縁膜の表面の第２の研磨砥液を用いた研磨レートは、前記電子ビーム照射前の前記有機絶縁膜の前記第２の研磨砥液を用いた研磨レートより速いことを特徴とする半導体装置の製造方法。
  2. 前記第２の研磨砥液は、前記第１の研磨砥液と異なることを特徴とする請求項１に記載の半導体装置の製造方法。
JP2008332602A 2008-12-26 2008-12-26 半導体装置の製造方法 Expired - Fee Related JP5326558B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008332602A JP5326558B2 (ja) 2008-12-26 2008-12-26 半導体装置の製造方法
US12/603,207 US8026164B2 (en) 2008-12-26 2009-10-21 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008332602A JP5326558B2 (ja) 2008-12-26 2008-12-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010153723A JP2010153723A (ja) 2010-07-08
JP5326558B2 true JP5326558B2 (ja) 2013-10-30

Family

ID=42283906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008332602A Expired - Fee Related JP5326558B2 (ja) 2008-12-26 2008-12-26 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8026164B2 (ja)
JP (1) JP5326558B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI480977B (zh) * 2007-04-09 2015-04-11 哈佛大學校長及評議會 銅內連線用的氮化鈷層及其製造方法
JP5343417B2 (ja) * 2008-06-25 2013-11-13 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP5487748B2 (ja) * 2009-06-16 2014-05-07 東京エレクトロン株式会社 バリヤ層、成膜方法及び処理システム
CN102543845B (zh) * 2010-12-29 2014-10-22 中芯国际集成电路制造(北京)有限公司 半导体器件及其制作方法
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US9376594B2 (en) * 2012-03-16 2016-06-28 Fujimi Incorporated Polishing composition
US9492910B2 (en) * 2012-07-25 2016-11-15 Ebara Corporation Polishing method
JP6049340B2 (ja) 2012-07-25 2016-12-21 株式会社荏原製作所 研磨フィルムの製造方法、研磨フィルム
US9514983B2 (en) * 2012-12-28 2016-12-06 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US9997457B2 (en) * 2013-12-20 2018-06-12 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US11233008B2 (en) * 2019-06-19 2022-01-25 Samsung Electronics Co., Ltd. Method of manufacturing an integrated circuit with buried power rail
CN112436027B (zh) * 2020-11-23 2024-07-23 长江先进存储产业创新中心有限责任公司 半导体结构及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429149A (ja) * 1990-05-24 1992-01-31 Matsushita Electric Ind Co Ltd パターン形成材料およびパターン形成方法
US6761975B1 (en) * 1999-12-23 2004-07-13 Honeywell International Inc. Polycarbosilane adhesion promoters for low dielectric constant polymeric materials
US7384693B2 (en) * 2004-04-28 2008-06-10 Intel Corporation Diamond-like carbon films with low dielectric constant and high mechanical strength
JP2006156519A (ja) 2004-11-26 2006-06-15 Renesas Technology Corp 半導体装置の製造方法
JP2008053402A (ja) * 2006-08-24 2008-03-06 Sony Corp 半導体装置の製造方法
JP2009117743A (ja) * 2007-11-09 2009-05-28 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2010153723A (ja) 2010-07-08
US20100164119A1 (en) 2010-07-01
US8026164B2 (en) 2011-09-27

Similar Documents

Publication Publication Date Title
JP5326558B2 (ja) 半導体装置の製造方法
US6713873B1 (en) Adhesion between dielectric materials
CN101431046B (zh) 在用于减少rc延迟的介电层中产生气隙的方法和装置
KR100359552B1 (ko) 반도체 기판의 표면 평탄화 처리 방법 및 절연층에서의 전도성 플러그 생성 방법
KR100810788B1 (ko) 듀얼 다마신 구조의 에칭 방법
US7795142B2 (en) Method for fabricating a semiconductor device
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
US8614146B2 (en) Semiconductor device manufacture method and semiconductor device
US6841466B1 (en) Method of selectively making copper using plating technology
JP2008117903A (ja) 半導体装置の製造方法
KR20010098409A (ko) 저 비유전율층 보호 방법과 상호 접속 구조체 형성 방법및 벌크 유전체 물질이 보호되는 중간 반도체 디바이스와상호 접속 구조를 갖는 반도체 기판 구조체
JP4160569B2 (ja) 半導体装置の製造方法
US6717265B1 (en) Treatment of low-k dielectric material for CMP
WO2007091574A1 (ja) 多層配線構造および多層配線の製造方法
WO2010084535A1 (ja) 半導体装置およびその製造方法
JP5823359B2 (ja) 半導体装置の製造方法
JP2006294815A (ja) 半導体装置及びその製造方法
US20090191706A1 (en) Method for fabricating a semiconductor device
JP5861346B2 (ja) 半導体装置の製造方法
JP2001284355A (ja) 半導体装置およびその製造方法
JP2006156519A (ja) 半導体装置の製造方法
JP2005340604A (ja) 半導体装置の製造方法
JP4499487B2 (ja) 半導体装置の製造方法
JP2011155074A (ja) 半導体装置の製造方法
JP2006525651A (ja) ｌｏｗ−ｋ誘電体の最上部に反射防止特性を持つキャップ層の形成法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121024

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R150 Certificate of patent or registration of utility model

Ref document number: 5326558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees