TWI260650B - Chip resistor and its manufacturing method - Google Patents

Description

1260650 (1) 九、發明說明 【發明所屬之技術領域】 本發明係有關一種晶片阻抗器以及其製造方法。 【先前技術】 本申請案之第1 5圖係顯示下述專利文獻1所揭示的 晶片阻抗器。圖示的晶片阻抗器B具備有：金屬製的阻抗 # 體90、固定在該阻抗體的底面90a之一對電極91。電極 9 1僅彼此分離特定的間隔s 5，在各電極9 1的下面形成有 銲劑層9 2。 . 〔專利文獻1〕特開2002-5 7009號公報 晶片阻抗器B之阻抗値將阻抗體90的尺寸設爲不變 時’與電極9 1間的間隔s5成比例。亦即，藉由變更間隔 ，可變更晶片阻抗器B的阻抗値。從第1 5圖可理解， 若間隔s5變大則各電極91的寬度S6變小，若間隔s5變 Φ 小則寬度s 6變大。 如上所述，在以往的晶片阻抗器B中，藉由改變間隔 s5而使寬度S6改變。因此，產生如下所述之不良狀況。 晶片阻抗器B例如銲接於電路基板。此.時，阻抗器B 的各電極9 1期望與形成在電路基板上的連接端子電氣地 及機械地適當的接合。因此，上述連接端子的尺寸必須與 電極9 1的尺寸對應。然而，在這種構成中，變更晶片阻 抗器B的阻抗値時，必須變更上述連接端子的尺寸，因 此，導致所謂電路基板的生產效率降低與製造成本的提升 -5- 1260650 (2) 之不良狀況。 【發明內容】 〔發明之揭示〕 本發明係有鑑於上述問題而硏創者，本發明係有鑑於 上述問題而硏創者。因此，本發明以提供一種即使阻抗値 不同時，亦可將電極的尺寸設爲固定的晶片阻抗器作爲課 # 題。本發明又提供一種可使這種晶片阻抗器有效率且可適 當製造的方法作爲其他課題。 . 根據本發明之第1側面所提供的晶片阻抗器，係具備 , 有：包含底面、與該底面相反的上面、兩個端面及兩個側 面的晶片狀之阻抗體；在上述阻抗體的底面彼此分離而設 置的兩個電極；以及設置於上述兩個電極間的絕緣體，在 上述底面及上述上面彼此分離的方向上觀看時，上述兩個 電極中的至少一方與上述絕緣體彼此重疊。 ^ 上述絕緣體全體爲平坦的樹脂膜，上述至少一方的電 極包含沿著上述樹脂膜上之重疊部。或者是，上述絕緣體 包含位於上述兩個電極間的第1部份、及與該第1部份一 體形成的第2部份，該第2部份在上述至少一方的電極上 延伸。 上述晶片阻抗器更具備有覆蓋上述阻抗體的上述端面 及上述電極之銲接作業容易層。 上述晶片阻抗器更具備有：形成於上述阻抗體的上述 上面之追加的絕緣膜、及介以該追加的絕緣膜彼此分離之 -6 - (3) Ϊ260650 兩個輔助電極。 根據本發明之第2側面所提供的晶片阻抗器之製造方 $ ’係具備有：在金屬製的阻抗體材料之單面圖案形成絕 ^膜之製程；在上述單面跨越未形成有上述絕緣膜的區域 ^ '及上述絕緣膜上形成導電層之製程；以及形成上述導 «層的一部份挾住上述絕緣膜的一部份而分離作爲一對電 ® ’將上述阻抗體材料分割爲複數片晶片之製程。 • 上述阻抗體材料爲金屬製的板及金屬製的桿條中任一 方。 形成上述導電層之製程係包含：跨越在上述單面中未 形成有上述絕緣膜的區域上及上述絕緣膜上，藉由印刷形 成第1導電層之製程；以及在上述第1導電層上藉由電鍍 處理形成第2導電層之製程。 上述絕緣膜的圖案形成是藉由厚膜印刷進行。 根據本發明之第3側面所提供的晶片阻抗器之製造方 # 法，係具備有··在金屬製的阻抗體材料之單面圖案形成第 1絕緣膜之製程；在上述阻抗體材料的上述單面中未形成 上述絕緣膜的區域上形成導電層之製程；跨越在上述阻抗 體材料的上述單面中之上述第1絕緣膜上及上述導電層 上，圖案形成第2絕緣膜之製程；以及形成上述導電層的 一部份挾住上述絕緣膜的一部份而分離作爲一對電極，將 上述阻抗體材料分割爲複數片晶片之製程。 上述第1絕緣膜及上述第2絕緣膜的圖案形成藉由厚 膜印刷進行。 (4) 1260650 上述導電層的形成是藉由電鍍處理進行。 本發明之其他特徵及優點藉由參照添附圖面進 之詳細說明，更可淸楚得知。 【實施方式】 參照圖面具體說明本發明之最佳實施形態。 第1圖至第4圖表示本發明之第1實施例的晶片 # 器。該晶片阻抗器A 1具備有··阻抗體1、絕緣膜： 23、一對的下方電極31、一對的上方電極（輔助電 3 3、以及使銲接容易的一對電鍍層4 (在第4圖中 示）。晶片阻抗器A 1例如具有〇 . 5 m Ω至1 0 0 m Ω左 低阻抗値。此外，該數値範圍爲簡單例示，本發明不 於具有這種低阻抗値的阻抗器。 阻抗體1之厚度設爲固定的平面視長矩形狀，如 圖或第3圖所示，具有底面la、上面lb、兩個端丨 Φ (在X方向上彼此分離）、以及兩個側面1 d (在X 上爲長狀）。阻抗體1例如由Ni-Cu系合金或Cu-Mn 金所構成。但是，本發明不限定於此，使用具有與目 抗値平衡的阻抗率之其他材料形成阻抗體1亦可。 各絕緣膜2 1至23例如由環氧系的樹脂所構成。 膜21以覆蓋阻抗體1的底面1 a中的兩個下方電極 的區域之方式設置。絕緣膜22以覆蓋阻抗體1的上 中的兩個輔助電極3 3間的區域之方式設置。絕緣膜 覆蓋阻抗體1的各側面1 d全體之方式設置。 以下 1且抗 2 1至 極） 未圖 :右的 限定 1第2 面1 c 方向 系合 標阻 絕緣 31間 面lb 23以 -8 - (5) 1260650 一對的下方電極3 1在阻抗體1的底面1 a上於χ方向 上保留間隔而設置。如第2圖所示，各電極3 ]具有在第1 導電層31A上重疊第2導電層31B之雙層構造。從第2圖 及第4圖可知，各電極31以覆蓋阻抗體1的底面ia之一 部份（未藉由絕緣膜2 1覆蓋的部份）及覆蓋絕緣膜2 1之 一部份的雙方之方式形成。以下將覆蓋各電極3 1中的絕 緣膜2 1之部分稱爲「重疊部（符號3丨c )」。在第4圖 # 中’於重疊部3 1 c畫上斜線。 一對輔助電極3 3以在阻抗體1的上面丨b挾住絕緣膜 22而分離的方式設計。輔助電極33與下方電極31之第2 導電層3 1 B爲相同材質，例如藉由銅電鍍處理所形成。 如第2圖所示，各電鍍層4係覆蓋：下方電極31、輔 助電極3 3以及阻抗體1的端面丨c之一體形成構件。電鍍 層4例如雖由S η所構成，但亦可使用其他材料。 阻抗體1的厚度例如爲0 · 1 m m至1 m m左右，下方電 Φ 極31及輔助電極33的厚度例如爲30至l〇〇"m左右。 又，各絕緣膜2 1至2 3的厚度例如爲2 0 # m左右，電鍍層 4的厚度例如爲5 // πι左右◦阻抗體1的長度及寬度例如 爲2至7mm左右。當然’阻抗體丨的尺寸不限定於上述 數値，因應期望的阻抗値設爲適當的尺寸亦可。 然後，參照第5圖至第8圖說明上述的晶片阻抗器 A 1的製造方法之一例。 首先，準備成爲阻抗體〗的材料之框。如第5圖A所 示之框F係對厚度均勻的金屬板進行沖孔加工等而形成。 (6) 1260650 框F具備彼此互相平行之延伸的複數片桿條1 1、及用來 支持此等桿條1 1的矩形狀之支持部1 2。相鄰的桿條1 1之 間藉以縫隙1 3分離。各桿條1 1藉由與該桿條1 1的長邊 方向分離的兩個連結部1 4與支持部1 2連結。如第5圖B 所示，各連結部1 4的寬度W1比桿條1 1的寬度W2小。 因此，使連結部1 4扭轉變形，使各桿條1 1容易旋轉至其 長邊軸心周圍。在第5圖A所示之各例中，90度旋轉桿 φ 條Π至箭頭N 1方向。如此，藉著旋轉桿條1 1，容易形 成與桿條〗i的側面U d相對的絕緣膜23之形成作業（後 述）。 在準備框F之後，於各桿條1 1的第1面1 1 a (例如第 5圖之上面）及在其相反的第2面lib (第5圖之下面） 上形成複數個矩形狀絕緣膜。具體而言，如第6圖A所 示，使複數個絕緣膜2 1在該桿條1 1的長邊方向上彼此分 離形成在各桿條1 1的第1面1 1 a上。同樣的，如第6圖 # B所示，使複數個絕緣膜22在該桿條的長邊方向彼此分 離形成在各桿條1 1的第2面1 1 b上。各絕緣膜2 1、2 2係 藉由使用相同的材料（例如環氧樹脂）之厚膜印刷所形 成。根據厚膜印刷，可將絕緣膜2 1、22正確修正到期望 的尺寸。在絕緣膜22的表面施加表示阻抗器的特性等的 標印亦可。 然後，如第7圖所示，使複數個矩形狀導電層3 1 A在 該桿條的長邊方向上彼此分離形成在各桿條1 1的第1面 1 1 a上。各導電層3 1 A形成於未形成有絕緣膜2 1的區域 -10- (7) 1260650 之一部分、及絕緣膜2 1的一部分之雙方上。在未形成有 絕緣膜2 1的區域上存在未形成導電層3〗a的部分，在該 導電層未形成部分上露出桿條Π的表面。因此，藉由後 述的電鍍處理在導電層未形成部分直接形成導電層31B， 確實進行與桿條1 1相對之導電層3 1 B的接合。導電層 3 1 A的形成製程例如包含以銀爲主成份的金屬粒子之銀糊 的步驟。根據這種印刷手法，可正確且容易形成導電層 φ 31A至期望的尺寸。 然後，在各桿條1 1的各側面1 1 d形成絕緣膜2 3 (參 照第8圖A)。絕緣膜2 3之形成係使用與使用在形成絕 緣膜2 1、2 2之材料相同的材料。在各側面〗丨d形成絕緣 膜2 3之際，首先，旋轉各桿條1 1至第5圖A的假想線所 示的姿勢。然後，藉由在塗料液中浸漬各側面1 1 d，使塗 料附著於該側面。最後，使已附著的塗料乾燥。 然後，如第8圖A及第8圖B所示，在各桿條1 1的 Φ 第1面11a及第2面lib上藉由銅電鍍處理分別形成導電 層31B’及導電層33’’更具體而言，如第8圖A所示，導 電層31B’在第1面11a上以覆蓋上述未形成導電層部分及 導電層31A(參照第7圖）之方式形成。各導電層31B’成 爲電極3 1的一部分之原形。又，如第8圖B所示，導電 層33,在第2面lib上形成在未形成有絕緣膜22之部分。 各導電層33’成爲輔助電極33的原形。 如上所述，導電層3 1 A亦形成於絕緣膜2 1上。因 此，藉由電鍍處理，可容易形成導電層3 1 B ’於絕緣膜2 1 -11 - (8) 1260650 上。又，根據電t§處理，可同時形成導電層3 1 B ’、3 3 ’。 因此，與個別形成各導電層3 1 B ’、3 3 ’之情況相比使生產 效率提升。 在上述電鍍處理之後，如第8圖A及第8圖B所示， 沿著假想線C 1切斷各桿條1 1且分割爲複數個晶片阻抗器 A ’。假想線C 1延伸至與桿條1 1的長邊方向相對垂直的方 向。又，各假想線C 1位於將導電層3 3 ’均等2分割之位 φ 置。如此所獲得的各阻抗器A1 ’包含一對的下方電極31 及一對的輔助電極3 3。由於可從一個框F製作複數個晶 片阻抗器A 1 ’，故生產性良好。 繼而，在晶片阻抗器A 1 ’的阻抗體1之各端面1 c、各 電極31的表面及各輔助電極33的表面上形成電鍍層4。 電鍍層4的形成藉由桶形電鍍進行。該桶形電鍍處理係將 複數片晶片阻抗器A 1 ’收容在一個桶子內。各晶片阻抗器 A 1 5具有使阻抗體1的各端面1 c、各電極3 1的表面及各輔 φ 助電極3 3的表面之金屬面露出的構造，此等以外的部分 藉由絕緣膜2 1至2 3覆蓋。因而，僅與上述金屬面相對可 有效且適當的形成電鍍層4。此外，在形成電鍍層4之 前，於上述金屬面例如形成由Ni構成的保護膜，然後形 成電鍍層4亦可。如此，若形成保護膜，可謀求電極31 及輔助電極3 3的氧化防止較爲理想。保護膜的形成亦可 藉由例如桶形電鍍處理進行。藉由上述一連串的作業步 驟，可有效製造第1圖至第4圖所示的晶片阻抗器A 1。 晶片阻抗器A 1例如與電路基板相對，使用回流銲等 -12- (9) 1260650 手法面安裝。在回流銲中，以電極3 1位於形成在電路基 板的導電性端子上之方式載置晶片阻抗器A 1之後，在回 流爐內加熱該基板及阻抗器A 1。 然後，說明晶片阻抗器A 1的作用。 如弟2圖所不，在上述晶片阻抗器A1中，各下方電 極3 1的重合部3 1 c設爲覆蓋於絕緣膜2 1上的狀態。亦 即，與上下方向（底面la及上面lb分離的方向）相對， # 視線成爲平行之方式觀看時（以下簡稱爲「在上下方向觀 看時」），各下方電極31及絕緣膜21至少部分重疊。就 左側的電極3 1而言，其重疊部3 1 c從該左側電極3 1與阻 抗體1之直接接觸區域（「左側接觸區域」）延伸至右方 向。同樣地，在右側的電極3 1中，其重疊部3 1 c從該右 側電極3 1與阻抗體1之直接接觸區域（「右側接觸區 域」）延伸至左方向。 根據這種構成，晶片阻抗器A 1之阻抗値不是跟據兩 φ 個下方電極3 1間的最短距離（亦即兩個重疊部3 1 c間的 距離）決定，而是根據左側接觸區域與右側接觸區域之間 的最短距離（「阻抗値規定距離」）所決定。另外，根據 參照第5圖至第8圖說明的製造方法，上述阻抗値規定距 離與絕緣膜2 1的尺寸s 1相等。亦即，藉由變更絕緣膜2 1 的尺寸s 1變更上述阻抗値規定距離，或是可變更晶片阻 抗器A1之阻抗値。此時，不需變更各下方電極3 1之尺寸 s 2 〇 如上所述，在晶片阻抗器A 1中，於變更其阻抗値之 -13- (10) 1260650 際，不需變更各下方電極31之尺寸s2。因此，藉由變更 電氣電路的規格等’在變更安裝於電路基板的晶片阻抗器 A 1之阻ί几値時’不需變更基板上的連接端子部之尺寸。 又，當將阻抗値不同的複數個晶片阻抗器A 1安裝於單一 的電路基板時，可將與各個阻抗器A 1對應的連接端子部 的尺寸設爲相同。 在晶片阻抗器A1中，當各下方電極31之尺寸s2的 φ 初期設定値愈大時，絕緣膜2 1的尺寸s 1之可變範圍變 大，可增加阻抗器A1的阻抗値調節範圍。又，當電極3 1 之尺寸s2愈大時，使藉由通電在阻抗體1產生的熱可通 過電極31有效放熱。再者，當電極31之尺寸S2愈大 時，使電極3 1的銲接面積變大，提高與電路基板相對的 接合強度。 晶片阻抗器A 1亦可達如下之技術性效果。亦即，藉 由回流銲將阻抗器A 1固定在電路基板之際，使電鍍層4 # 溶融。如上所述，各電鍍層4亦形成於阻抗體1之端面1 c 上及輔助電極3 3的表面上。因此，在銲接之際形成有以 第1圖的假想線表示的塡角銲Hf。因而，例如藉由目測 確認塡角銲H f，判斷晶片阻抗器A 1是否爲安裝狀態。 又，塡角銲H f之形成對於晶片阻抗器A 1與電路基板之接 合強度的提高有幫助。 〜對的輔助電極3 3可達到使藉由通電在阻抗體丨產 生的熱逸退至大氣中之功能，提升放熱效果。又，輔助電 極3 3例如可進行如下述之使用。亦即，除了使用一對電 -14- (11) 1260650 極3 1作爲電流用電極之外，使用一對的輔助電極3 3 電壓用電極。在進行電氣電路的電流檢測時，介以一 電流用電極（電極3 1 )使阻抗器A 1 (阻抗器爲已知 電氣電路串聯連接，一對的電壓用電極（輔助電極3 3 電壓計連接。在這種設定下’利用上述電壓計測定晶 抗器A1的阻抗體1之電壓降下。藉由在該所測定的 値以及阻抗器A 1的阻抗値應用歐姆法則，可求出在 φ 體1流動的電流値。 絕緣膜2 1由於藉由厚膜印刷形成，因此可精確 地形成特定的目標尺寸。因此，可縮小因爲絕緣膜2 尺寸s 1而限定的阻抗値之設定誤差。 第9圖及第10圖係表示依據本發明之第2實施 晶片阻抗器A 1。此外，於以下的實施例中，在與上述 實施例相同或類似的要素附加相同符號。

晶片阻抗器A2具備有：阻抗體、絕緣膜21至 0 一對之下方電極32、一對之輔助電極33、以及一對 鍍層4。一對之下方電極3 2彼此保留特定間隔（「阻 限定距離」）而設置。各電極3 2雖以覆蓋阻抗體1 面1 a中未形成絕緣膜2 1的區域之方式而形成，但爲 蓋絕緣膜2 1之構成。絕緣膜2 1由第1絕緣層21A、 該第1絕緣層上重疊的第2絕緣層2 1 B所構成。第1 2絕緣層2 1 A、2 1 B如後所述，藉由相同的樹脂材 成’絕緣膜2 1實質上爲單一片要件。如第9圖所示， 絕緣層2 1 A形成於下方電極3 2間。第2絕緣層2 1 B 作爲 對的 )與 )與 片阻 電壓 阻抗 度佳 1的 例的 第1 23、 的電 抗値 的底 未覆 及與 及第 所形 第1 具有 -15- (12) 1260650 與兩電極32部分重疊的重疊部21c。亦即，在上下方向觀 看時’絕緣膜2 1及各電極3 2至少部分重疊。 參照第1 1圖至第1 3圖說明上述晶片阻抗器A2之製 造方法。 首先，準備與在第1實施例中使用者相同的框F。然 後’如第1 1圖A及第1 1圖B所示，在框F的各桿條1 1 之第1面11a上及第2面lib上形成複數個矩形狀的第！ ^ 絕緣層21 A (第1 1圖A)及複數個矩形狀絕緣膜2 2 (第 1 1圖B )。絕緣層2 1 A及絕緣膜22之形成例如藉由使用 相同的環氧樹脂進行厚膜印刷。根據厚膜印刷，可將絕緣 層21A及絕緣膜22之寬度或厚度正確修正至期望的尺 寸。 然後’在各桿條1 1的各側面1 1 d形成絕緣膜2 3。絕 緣膜2 3的形成係使用與使用於絕緣層2丨a及絕緣膜2 2的 形成之材料相同的材料。絕緣膜23可藉由與形成第1實 ® 施例之絕緣膜2 3相同的方法形成。然後，如第1 2圖A及 第12圖B所示，在各桿條n之第1面lla上及第2面 1 1 b中未形成上述絕緣層2 1 A之部分、及未形成有上述絕 緣膜2 2之部分形成複數個導電層3 2，、3 3，（以斜線表示 的部分）。第1面1 la上之各導電層32,是成爲下方電極 3 2的原形之部分’第2面1 1 b上之各導電層3 3，是成爲輔 助電極3 3的原形之部分。各導電層3 2，、3 3，之形成例如 藉由銅電鍍處理而進行。 然後，如第1 3圖A所示，在各桿條1 i之第1面n a -16- (13) 1260650 上形成形成矩形狀的複數個第2絕緣層2 1 B。各第2絕緣 層2 1 B以橫跨第1絕緣層2 1 A上及位於其兩側位置的導電 層3 2 ’上之方式形成。第2絕緣層2 1 B的形成藉由使用第 1絕緣層2 1 A及與絕緣膜22、23相同的材料厚膜印刷而 進行。 在形成第2絕緣層21 B之後，如第1 3圖A及第1 3圖 B所示，切斷各桿條1 1而分割爲複數個晶片阻抗器A2 ’。 φ 在該作業中，以挾住第1及第2絕緣層21A、21B且在其 兩側包含兩個導電層32’之一部分的方式，以假想線C2切 斷各桿條Π。該假想線C2表示的切斷位置係將各導電層 3 2 ’、3 3 ’均等2分割之位置，其切斷方向是與桿條1 1之長 邊方向垂直的方向。藉此，在晶片阻抗器A2 ’成爲形成一 對下方電極3 2及一對輔助電極3 3。然後，在晶片阻抗器 A2’之阻抗體1的各端面lc、各下方電極32的表面及各輔 助電極3 3的表面上藉由桶形電鍍處理形成電鍍層4。藉由 φ 上述一連串作業製程，可有效製造第9圖及第10圖所示 的晶片阻抗器A2。 然說，說明晶片阻抗器A2的作用。 如第9圖所示，晶片阻抗器A2的阻抗値可藉由第1 絕緣層2 1 A的尺寸s3規定，藉由變更相同尺寸s3，可變 更阻抗器A2之阻抗値。又，在晶片阻抗器A2中，第2絕 緣層2 1 B的重疊部2 1 c與下方電極3 2部分重疊。因此， 在應該變阻抗値的絕緣層2 1 A之尺寸s 3時，可將電極3 2 的露出部分之尺寸s4設爲固定。結果，可達到與第1實 -17- (14) 1260650 施例相同的技術效果。 如第14圖A及第14圖B所示，表示依據本發明之第 3實施例的晶片阻抗器A3。在晶片阻抗器A3中，如第1 4 圖B所示，在阻抗體1的底面！ a設置有四個電極3 2 b此 等電極3 2 B在阻f几體1的底面1 a形成十字狀的絕緣層 2 1 A之後，對於底面1 a進行電鍍處理而形成。然後，藉 由形成第2絕緣層2 1 B，獲得晶片阻抗器A3。此外，爲了 φ 說明上的方便，省略在該圖中容易進行銲接之電鍍層的圖 示示。 晶片阻抗器A3由於具有4個電極32B，可如以下之 方式使用。亦即，將晶片阻抗値A3的阻抗値設爲已知， 使用4個中的電極32B中的兩個電極作爲電流用電極，使 用剩下的兩個電極作爲電壓用電極。就一對的電壓用電極 而言，使電流在電氣電路流動謀求電氣連接，並且在一對 的電壓用電極連接電壓計，測定電壓用電極的電壓降下 # 量。將該已測定的電壓値及已知的阻抗値套用在歐母法 則，可知道在阻抗體1流動的電流値。 本發明不限定於上述各實施例。與本發明有關的晶片 阻抗氣之各部的具體構成可自由設計變更。例如，第1實 施例的一對之下方電極3 1藉由印刷金屬糊燒成而形成之1 層構造亦可。 在上述第1實施例中，雖形成下方電極3 1的兩方與 絕緣膜2 1重疊，惟亦可形成僅一對電極3 1中任一方與絕 緣膜2 1上重疊。同樣地，在上述第2實施例中，雖然形 -18- (15) 1260650 成第2絕緣層2 1 B與下方電極3 2的兩方重疊，但是亦可 形成僅與一方重疊。 在上述各晶片阻抗體製造方法中，取代框而使用板狀 構件亦可。此時，在板狀構件的單面及其相反的面形成絕 緣膜（2 1，22 )之後，將該板狀構件分割爲複數片桿條。 在分割之後，經過於各桿條的側面形成絕緣膜（23 )等的 製程製造期望的晶片阻抗器。又，取代分割板狀構件的手 # 法’在最初作成桿條狀的構件之後，經過特定的步驟製造 晶片阻抗器亦可。 【圖式簡單說明】 第1圖係依據本發明的第1實施例之晶片阻抗器的斜 視圖。 第2圖係沿著第丨圖之Π_Π線的剖面圖。 第3圖係沿著第〗圖之ΠΙ_ΙΠ線的剖面圖。 • 第4圖係表示第1實施例的阻抗器之底面圖。 第5圖Α係依據本發明之晶片阻抗器的製造所使用的 框之斜視圖，第5圖B係該框的主要部份之平面圖。 第6圖A及第6圖B係第1實施例的晶片阻抗器之製 造方法的製程之平面圖。 第7圖係上述製造方法的一例之其他一製程的平面 圖。 第8圖A及第8圖B係表示上述製造方法之其他製程 的平面圖。 -19- (16) 1260650 第9圖係依據本發明之第2實施例的晶片阻抗器之剖 面圖。 第1 0圖係沿著第9圖之X-X線的剖面圖。 第1 1圖A及第1 1圖B係第2實施例的晶片阻抗器之 製造方法的製程之平面圖。 第1 2圖A及第1 2圖B係第2實施例的晶片阻抗器之 製造方法的製程之平面圖。 第1 3圖A及第1 3圖B係第2實施例的晶片阻抗器之 製造方法的製程之平面圖。 第1 4圖A係依據本發明之第3實施例的晶片阻抗器 的底面圖，第1 4圖B係該晶片阻抗器的製造途中之一狀 態圖。 第1 5圖係以往的晶片阻抗器之一例的斜視圖。 【主要元件符號說明】

Al、Al’、A2、A2,：晶片阻抗器 1 :電阻體 la :底面 lb :上面 1 c :端面 1 d :側面 4 :電鍍層 Π :桿條 1 1 d :側面 -20 - (17) 1260650 1 1 a :第1面 1 lb :第2面 1 2 :支持部 1 3 :縫隙 1 4 :連結部 2 1至2 3 :絕緣膜 2 1 A :第1絕緣層

2 1 B :第2絕緣層 3 1、3 2 :下方電極 3 1 A :第1導電層 3 1 B :第2導電層 2 1 c、3 1 c :重疊部 3 1 B' ^3^32^33,:導電層 3 3 :輔助電極 H f :塡角銲 C 1、C 2 :假想線 F :框架 Wl、W2 :寬度 N1 :箭號 si、s2、s3、s4:尺寸 -21 -

Claims (1)

1. (1) 1260650 十、申請專利範圍 1 . 一種晶片阻抗器，其特徵係具備有： 包含底面、與該底面相反的上面、兩個端面及兩個側 面的晶片狀之阻抗體； 在上述阻抗體的底面彼此分離而設置的兩個電極；以 及 設置於上述兩個電極間的絕緣體， B 在上述底面及上述上面彼此分離的方向上觀看時，上 述兩個電極中的至少一方與上述絕緣體彼此重疊。 2.如申請專利範圍第1項所記載之晶片阻抗器，其 中，上述絕緣體全體爲平坦的樹脂膜，上述至少一方的電 極包含沿著上述樹脂膜上之重疊部。 3 .如申請專利範圍第1項所記載之晶片阻抗器，其 中，上述絕緣體係包含位於上述兩個電極間的第1部份、 及與該第1部份一體形成的第2部份，該第2部份在上述 φ 至少一方的電極上延伸。 4·如申請專利範圍第1項所記載之晶片阻抗器，其 中，更具備有覆蓋上述阻抗體的上述端面及上述電極之銲 接作業容易層。 5 ·如申請專利範圍第1項所記載之晶片阻抗器，其 中，更具備有：形成於上述阻抗體的上述上面之追加的絕 緣膜、及介以該追加的絕緣膜彼此分離之兩個輔助電極。 6.—種晶片阻抗器的製造方法，其特徵在於具備有： 在金屬製的阻抗體材料之單面圖案形成絕緣膜之製 -22- (2) 1260650 程； 在上述單面跨越未形成有上述絕緣膜的區域上、及上 述絕緣膜上形成導電層之製程；以及 形成上述導電層的一部份挾住上述絕緣膜的一部份而 分離作爲一對電極，將上述阻抗體材料分割爲複數片晶片 之製程。 7·如申請專利範圍第6項所記載之晶片阻抗器的製造 φ 方法，其中，上述阻抗體材料爲金屬製的板及金屬製的桿 條中任一方。 8 ·如申請專利範圍第6項所記載之晶片阻抗器的製造 方法，其中，形成上述導電層之製程係包含：跨越在上述 單面中未形成有上述絕緣膜的區域上及上述絕緣膜上，藉 由印刷形成第1導電層之製程；以及在上述第1導電層上 藉由電鍍處理形成第2導電層之製程。 9.如申請專利範圍第6項所記載之晶片阻抗器的製造 • 方法，其中，上述絕緣膜的圖案形成是藉由厚膜印刷進 行。 1 〇 · —種晶片阻抗器的製造方法，其特徵在於具備 有： 在金屬製的阻抗體材料之單面圖案形成第1絕緣膜之 製程； 在上述阻抗體材料的上述單面中未形成上述絕緣膜的 區域上形成導電層之製程； 跨越在上述阻抗體材料的上述單面中之上述第1絕緣 -23- (3) 1260650 膜上及上述導電層上，圖案形成第2絕緣膜之製程；以及 形成上述導電層的一部份挾住上述絕緣膜的一部份而 分離作爲一對電極，將上述阻抗體材料分割爲複數片晶片 之製程。 1 1 .如申請專利範圍第1 0項所記載之晶片阻抗器的製 造方法，其中，上述第1絕緣膜及上述第2絕緣膜的圖案 形成藉由厚膜印刷進行。 1 2 .如申請專利範圍第1 〇項所記載之晶片阻抗器的製 造方法，其中，上述導電層的形成是藉由電鍍處理進行。

   -24 -