JP2021136281A - スイッチ回路及び通信装置 - Google Patents

スイッチ回路及び通信装置 Download PDF

Info

Publication number
JP2021136281A
JP2021136281A JP2020029853A JP2020029853A JP2021136281A JP 2021136281 A JP2021136281 A JP 2021136281A JP 2020029853 A JP2020029853 A JP 2020029853A JP 2020029853 A JP2020029853 A JP 2020029853A JP 2021136281 A JP2021136281 A JP 2021136281A
Authority
JP
Japan
Prior art keywords
switch
switch circuit
metal plate
resistance
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020029853A
Other languages
English (en)
Inventor
裕也 石黒
Hironari Ishiguro
裕也 石黒
弘明 永野
Hiroaki Nagano
弘明 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2020029853A priority Critical patent/JP2021136281A/ja
Priority to US17/799,966 priority patent/US20230103990A1/en
Priority to PCT/JP2021/003198 priority patent/WO2021171901A1/ja
Publication of JP2021136281A publication Critical patent/JP2021136281A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electronic Switches (AREA)
  • Transceivers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】耐圧を向上させ、かつスイッチオフ時の高周波信号の損失を抑制すること。【解決手段】スイッチ回路は、互いに直列に接続された複数の半導体素子と、複数の半導体素子のうち、少なくとも一部の半導体素子に接続された容量素子と、容量素子間に接続された抵抗素子と、を備える。【選択図】図４

Description

本開示は、スイッチ回路及び通信装置に関する。
携帯端末などの通信装置のフロントエンドには、高周波信号を切り替えるための高周波スイッチが設けられている。このような高周波スイッチとしては、例えば、複数のトランジスタ（ＦＥＴ：Field Effect Transistor）から構成されたスイッチ回路が知られている。
特許文献１には、複数のトランジスタのうち比較的高い電圧のかかるトランジスタの上部に金属板を設けることで、各トランジスタのドレイン−ソース間の電圧のバラツキを抑制して耐圧を向上させる技術が開示されている。
米国特許出願公開第２０１４／０３１２９５７号明細書
しかしながら、トランジスタの上部に金属板を設けると、トランジスタと金属板との間に寄生容量が発生する。これにより、高周波スイッチのスイッチオフ時の容量が増加してしまい、スイッチオフ時における高周波信号の損失が大きくなる可能性がある。
そこで、本開示では、耐圧を向上させ、かつスイッチオフ時の高周波信号の損失を抑制することができるスイッチ回路及び通信装置を提案する。
本開示に係る一態様のスイッチ回路は、互いに直列に接続された複数の半導体素子と、複数の前記半導体素子のうち、少なくとも一部の前記半導体素子に接続された容量素子と、前記容量素子間に接続された抵抗素子と、を備える。
複数のトランジスタから構成された高周波スイッチの回路構成の一例を説明するための図である。 スイッチオフ時の高周波スイッチの等価回路を示す図である。 高周波スイッチの耐性を向上させる方法を説明するための図である。 第１実施形態に係る高周波スイッチの構成を説明するための図である。 第１実施形態に係る高周波スイッチの構成を模式的に示す図である。 第１実施形態に係る高周波スイッチの等価回路を示す図である。 抵抗素子を供用する方法を説明するための図である。 第１実施形態の第１変形例に係る高周波スイッチの構成を説明するための図である。 第１実施形態の第２変形例に係る高周波スイッチの構成を説明するための図である。 第１実施形態の第３変形例に係る高周波スイッチの構成を説明するための図である。 高周波スイッチ間の電界結合を疎にする方法を説明するための図である。 第２実施形態に係る電界結合を疎にする方法を説明するための図である。 第２実施形態に係る電界結合を疎にする方法を説明するための図である。 第３実施形態に係る第１切替処理を説明するための図である。 第３実施形態に係る第１切替処理の制御の流れを示すフローチャートである。 電界結合を疎にするその他の方法を説明するための図である。 第３実施形態に係る第２切替処理を説明するための図である。 第３実施形態に係る第２切替処理の制御の流れを示すフローチャートである。
以下に、本開示の実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
なお、説明は以下の順序で行うものとする。
１．高周波スイッチ
１−１．回路構成
１−２．スイッチオフ時の動作
２．第１実施形態
２−１．高周波スイッチの構成
２−２．第１変形例
２−３．第２変形例
２−４．第３変形例
３．第２実施形態
３−１．結合容量の低減方法
４．第３実施形態
４−１．第１切替処理
４−２．第１切替処理の制御
４−３．第２切替処理
４−４．第２切替処理の制御
５．効果
＜１．高周波スイッチ＞
本開示を説明する前に、本開示に係る高周波スイッチの概要について説明する。以下の説明の中で、従来技術に関しては適宜説明を省略する。
［１−１．回路構成］
図１を用いて、高周波スイッチの回路構成について説明する。図１は、高周波スイッチの回路構成の一例を説明するための図である。
図１に示すように、高周波スイッチ１は、トランジスタ１０１と、トランジスタ１０２と、・・・、トランジスタ１０ｎ（ｎは任意の整数）とを備える。トランジスタ１０１〜トランジスタ１０ｎは、半導体素子の一種である。例えば、トランジスタ１０１〜トランジスタ１０ｎは、それぞれ、電界効果トランジスタであるが、これに限定されない。
トランジスタ１０１のドレインは、高周波の入力端子ＲＦ＋に接続されている。トランジスタ１０１のソースは、トランジスタ１０２のドレインに接続されている。トランジスタ１０１のソースおよびトランジスタ１０２のドレインと、グラウンドとの間には、デバイス構成などに起因する寄生容量Ｃｐ１が等価的に発生する。トランジスタがｎ個の場合には、寄生容量Ｃｐ１〜寄生容量Ｃｐｎ−１までのｎ−１個の寄生容量が等価的に発生する。高周波スイッチ１は、隣接するトランジスタのソースとドレインとを接続することで、複数のトランジスタが直列に接続された構成を有している。言い換えると、高周波スイッチ１は、複数のトランジスタが多段に接続された構成を有している。そして、終端のトランジスタ１０ｎのソースは、例えば、グラウンドに接地されているが、これに限定されない。
［１−２．スイッチオフ時の動作］
図２を用いて、高周波スイッチのスイッチオフ時の動作について説明する。図２は、高周波スイッチのスイッチオフ時の等価回路を示す図である。
オフ容量Ｃｄｓ１〜オフ容量Ｃｄｓｎは、ぞれぞれ、トランジスタ１０１〜トランジスタ１０ｎのスイッチオフ時のドレイン−ソース間の容量である。ここで、寄生容量Ｃｐ１〜寄生容量Ｃｐｎ−１の容量の大きさは、通常、異なっている。このため、トランジスタ１０１〜トランジスタ１０ｎは、それぞれ、同じゲート幅を持つと仮定する。ここで、入力端子ＲＦ＋から高周波信号が入力された場合、Ｃｐ１〜Ｃｐｎ−１の効果によりトランジスタ１０１〜トランジスタ１０ｎのそれぞれのドレインソース間に生じる電圧の大きさにはバラツキが生じる。
トランジスタ１０１〜トランジスタ１０ｎのそれぞれのドレイン−ソース間に生じる電圧を一定にするために、トランジスタ１０１〜トランジスタ１０ｎのそれぞれのオフ容量を見かけ上、同一に調整することが考えられる。例えば、図３に示すように、オフ容量Ｃｄｓ１と、オフ容量Ｃｄｓ２とに対して、それぞれ、結合容量Ｃｂ１と、結合容量Ｃｂ２とを付与してトランジスタ１段当たりの容量を増加させる。結合容量は、例えば、比較的高い電圧が印加されるトランジスタの上部に金属板などを配置することで発生させることができる。また、オフ容量Ｃｄｓ１と、オフ容量Ｃｄｓ２とに対して、実際のコンデンサを接続してもよい。
各トランジスタに容量を付与することで、トランジスタ１０１〜トランジスタ１０ｎのそれぞれのドレインソース間に生じる電圧の大きさを一定にすることができるので、耐圧は向上する。一方で、高周波スイッチ１の全体のオフ時の容量が大きくなってしまう。そのため、高周波信号における損失が大きくなってしまう課題があった。
そこで、本開示では、耐圧を向上させ、かつ高周波信号の損失を抑制することのできる方法を提案する。
＜２．第１実施形態＞
［２−１．高周波スイッチの構成］
図４を用いて、第１実施形態に係る高周波スイッチの構成について説明する。図４は、第１実施形態に係る高周波スイッチの構成を説明するための図である。
図４に示すように、高周波スイッチ１Ａは、トランジスタ１０１〜トランジスタ１０ｎと、金属板２０１〜金属板２０６と、抵抗素子３０１〜抵抗素子３０５と、入力電極４０と、出力電極５０とを備える。
トランジスタ１０１〜トランジスタ１０ｎは、入力電極４０と、出力電極５０との間で多段に直列に電気的に接続されている。トランジスタの数に特に制限はない。トランジスタ１０１〜トランジスタ１０ｎを区別する必要のない場合には、トランジスタ１０と総称することもある。
金属板２０１〜金属板２０６は、金属で形成された板である。金属板２０１は、入力電極４０と電気的に接続されている。金属板２０１には、入力電極４０から高周波信号を受ける。金属板２０１は、入力電極４０を上部から覆うように設けられている。金属板２０２〜金属板２０６は、それぞれ、トランジスタ１０１〜トランジスタ１０５を上部から覆うように設けられている。金属板２０１〜金属板２０６を区別する必要のない場合には、金属板２０と総称することもある。金属板２０は、入力電極４０に近い側のトランジスタ１０を上部から覆うように設けられる。以下では、入力電極４０から５個目までのトランジスタ１０を金属板２０で覆っているものとして説明するが、これは例示であり、本開示はこれに限定されない。例えば、金属板２０で覆うトランジスタの数は、入力電極４０から任意の数であってよい。
抵抗素子３０１は、金属板２０１と、金属板２０２とを繋ぐように設けられている。抵抗素子３０１は、金属板２０１と、金属板２０２とに電気的に接続されている。抵抗素子３０２は、金属板２０２と、金属板２０３とを繋ぐように設けられている。抵抗素子３０２は、金属板２０２と、金属板２０３とに電気的に接続されている。抵抗素子３０３は、金属板２０３と、金属板２０４とを繋ぐように設けられている。抵抗素子３０３は、金属板２０３と、金属板２０４とに電気的に接続されている。抵抗素子３０４は、金属板２０４と、金属板２０５とを繋ぐように設けられている。抵抗素子３０４は、金属板２０４と、金属板２０５とに電気的に接続されている。抵抗素子３０５は、金属板２０５と、金属板２０６とを繋ぐように設けられている。抵抗素子３０５は、金属板２０５と、金属板２０６とに電気的に接続されている。すなわち、金属板２０１〜金属板２０６は、抵抗素子３０１〜抵抗素子３０５によって、連続的に接続される。抵抗素子３０１〜抵抗素子３０５の抵抗値は任意であってよい。抵抗素子３０１〜抵抗素子３０５は、絶縁体であってもよい。抵抗素子３０１〜抵抗素子３０５を区別する必要のない場合には、抵抗素子３０と総称することもある。
トランジスタ１０１〜トランジスタ１０５と、金属板２０２〜金属板２０６との間には、結合容量が発生する。トランジスタ１０１と、金属板２０２との間には、結合容量Ｃｂ１が発生する。トランジスタ１０２と、金属板２０３との間には、結合容量Ｃｂ２が発生する。トランジスタ１０３と、金属板２０４との間には、結合容量Ｃｂ３が発生する。トランジスタ１０４と、金属板２０５との間には、結合容量Ｃｂ４が発生する。トランジスタ１０５と、金属板２０６との間には、結合容量Ｃｂ５が発生する。抵抗素子３０１〜抵抗素子３０５の抵抗値を調整することで、入力電極に対する電気的な結合量を調整している。
入力電極４０は、高周波信号が入力される入力端子と接続される電極である。出力電極５０は、高周波スイッチ１Ａの出力信号が出力される出力端子と接続される電極である。
図５を用いて、高周波スイッチ１Ａの模式的な構成について説明する。図５は、高周波スイッチ１Ａの構成を模式的に示す模式図である。
図５に示すように、トランジスタ１０は、半導体基板Ｐに形成されている。金属板２０は、トランジスタ１０の上部に設けられている。金属板２０は、トランジスタ１０を覆うように設けられている。金属板２０は、隣接する金属板２０に対して、隙間を介して設けられる。金属板２０と、隣接する金属板２０とは、抵抗素子３０で接続されている。抵抗素子３０は、例えば、半導体基板Ｐ上に積層されたポリ抵抗で構成されてよい。抵抗素子３０は、例えば、半導体をパッケージングして封止するために用いられる樹脂などを利用してもよい。
トランジスタ１０のソースと、隣接するトランジスタ１０のドレインとは、接続領域１２で接続されている。トランジスタ１０のソースおよび隣接するトランジスタ１０のドレインと、グランドとの間には、寄生容量が発生する。この寄生容量の影響により、入力された高周波信号による各トランジスタ１０にかかる高周波電圧に、アンバランスが生じる。
図６を用いて、高周波スイッチ１Ａの回路構成について説明する。図６は、片側が接地された高周波スイッチ１Ａのスイッチオフ時の等価回路を示す図である。
オフ容量Ｃｄｓ１〜オフ容量Ｃｄｓ５は、それぞれ、トランジスタ１０１〜トランジスタ１０５のスイッチオフ時の容量である。図６に示すように、結合容量Ｃｂ１〜結合容量Ｃｂ５の容量値は、抵抗素子３０１〜抵抗素子３０５の値に応じて変化する。具体的には、抵抗素子３０１〜抵抗素子３０５の抵抗値を大きくすると、金属板２０に流れる電流が小さくなるので、電界結合を疎になり、見かけ上の容量値は小さくなる。抵抗素子３０１〜抵抗素子３０５の抵抗値を小さくすると、金属板２０に流れる電流が大きくなるので、電界結合は密になり、見かけ上の容量値は大きくなる。
例えば、入力電極４０から入力される高周波信号の電力値が比較的高い場合には、耐圧性を向上させるために、抵抗素子３０１〜抵抗素子３０５の抵抗値を小さくして、電界結合を密にすればよい。この場合、入力電極４０に近い位置に配置されているトランジスタ程大きな電圧がかかるため、抵抗素子３０１の抵抗値を抵抗素子３０２〜抵抗素子３０５の抵抗値よりも小さくすることが好ましい。例えば、抵抗素子３０１の抵抗値を最も小さくして、抵抗素子３０２、抵抗素子３０３、抵抗素子３０４、および抵抗素子３０５の順に抵抗値を大きくしてもよい。すなわち、入力電極４０に近い位置に配置されている抵抗素子の抵抗値を低くし、入力電極４０から遠い位置に配置されている抵抗素子の抵抗値を高くしてもよい。
例えば、入力電極４０から入力される高周波信号の電力値が比較的小さい場合には、高周波信号の損失を低減するために、抵抗素子３０１〜抵抗素子３０５の抵抗値を大きくして、電界結合を疎にすればよい。
本実施形態では、抵抗素子３０１〜抵抗素子３０５の抵抗値は、高周波スイッチ１Ａの耐圧と、高周波信号の損失との兼ね合いで決定すればよい。
抵抗素子３０１〜抵抗素子３０５のそれぞれの抵抗値は、トランジスタ１０１〜トランジスタ１０６に耐圧性に合わせて重み付けを行ってもよい。すなわち、抵抗素子３０１〜抵抗素子３０５の抵抗値は、それぞれが異なっていてもよい。トランジスタ１０１〜トランジスタ１０６の耐圧性に合わせて抵抗素子３０１〜抵抗素子３０５の抵抗値を設定することで、スイッチオフ時の見かけ上の容量の増加を抑えながら高周波スイッチ１の耐圧性を向上させることができる。
抵抗素子３０は、例えば、トランジスタ１０のドレイン−ソース間に接続された抵抗を供用してもよい。例えば、図７に示すように、トランジスタ１０１と、トランジスタ１０２と、・・・、トランジスタ１０ｎとのそれぞれのドレイン−ソース間には、バイアス抵抗素子６０１と、バイアス抵抗素子６０２と、・・・、およびバイアス抵抗素子６０ｎが接続されている。バイアス抵抗素子６０１〜バイアス抵抗素子６０ｎは、次の段のトランジスタ１０にバイアス電圧を供給するためのバイアス抵抗である。例えば、トランジスタ１０１のドレイン−ソース間に接続されたバイアス抵抗素子６０１は、トランジスタ１０２のドレインにバイアス電圧を供給するために接続されたバイアス抵抗である。このような、バイアス抵抗素子６０１〜バイアス抵抗素子６０ｎを抵抗素子３０として供用してもよい。バイアス抵抗素子６０１〜バイアス抵抗素子６０ｎを供用することで、抵抗素子３０を新たに設ける必要がなくなるので、高周波スイッチ１の回路構成を小型化することができる。
抵抗素子３０は、例えば、可変抵抗器で構成してもよい。これにより、高周波スイッチ１において、耐圧性と高周波信号の損失とのバランスを状況に応じて調整することができる。耐圧性と高周波信号の損失とのバランスを状況に応じて調整する方法については、後述する。
［２−２．第１変形例］
図８を用いて、第１実施形態の第１変形例に係る高周波スイッチの構成について説明する。図８は、第１実施形態の第１変形例に係る高周波スイッチの構成の一例を示す図である。
第１実施形態では、金属板２０は各トランジスタ１０の上部に１枚ずつ設けられていたが、本開示はこれに限定されない。例えば、金属板２０は複数の素子を覆うように設けられていてもよい。
図８に示すように、高周波スイッチ１Ｂは、トランジスタ１０１〜トランジスタ１０ｎと、金属板２０Ａ１〜金属板２０Ａ３と、抵抗素子３０Ａ１および抵抗素子３０Ａ２と、入力電極４０と、出力電極５０とを備える。
金属板２０Ａ１は、入力電極４０と電気的に接続されている。金属板２０Ａ１には、入力電極４０から高周波信号を受ける。金属板２０Ａ１は、入力電極４０およびトランジスタ１０１を上部から覆うように設けられている。金属板２０Ａ２は、トランジスタ１０２およびトランジスタ１０３を上部から覆うように設けられている。金属板２０Ａ３は、トランジスタ１０４およびトランジスタ１０５を上部から覆うように設けられている。金属板２０Ａ１〜金属板２０Ａ３を区別する必要のない場合には、金属板２０Ａと総称することもある。
抵抗素子３０Ａ１は、金属板２０Ａ１と、金属板２０Ａ２とを繋ぐように設けられている。抵抗素子３０Ａ１は、金属板２０Ａ１と、金属板２０Ａ２とに電気的に接続されている。抵抗素子３０Ａ２は、金属板２０Ａ２と、金属板２０Ａ３とを繋ぐように設けられている。抵抗素子３０Ａ２は、金属板２０Ａ２と、金属板２０Ａ３とに電気的に接続されている。抵抗素子３０Ａ１および抵抗素子３０Ａ２を区別する必要のない場合には、抵抗素子３０Ａと総称することもある。
トランジスタ１０１と、金属板２０Ａ１との間には、結合容量Ｃｂ１１が発生する。トランジスタ１０２と、金属板２０Ａ２との間には、結合容量Ｃｂ１２が発生する。トランジスタ１０３と、金属板２０Ａ２との間には、結合容量Ｃｂ１３が発生する。トランジスタ１０４と、金属板２０Ａ３との間には、結合容量Ｃｂ１４が発生する。トランジスタ１０５と、金属板２０Ａ３との間には、結合容量Ｃｂ１５が発生する。
第１実施形態に係る第１変形例においては、トランジスタ１０１〜トランジスタ１０５の上部に金属板２０Ａ１〜金属板２０Ａ３の３枚の金属板を設けることによって結合容量Ｃｂ１１〜結合容量Ｃｂ１５を付加している。すなわち、複数のトランジスタ１０を覆うように金属板２０Ａを設け、金属板２０Ａ間を抵抗素子３０Ａで繋ぐことによってもスイッチオフ時の容量の増加を抑制することができる。これにより。耐圧を向上させ、かつスイッチオフ時の高周波信号の損失を抑制することができる。
［２−３．第２変形例］
図９を用いて、第１実施形態の第２変形例に係る高周波スイッチの構成について説明する。図９は、第１実施形態の第２変形例に係る高周波スイッチの構成の一例を示す図である。
第１実施形態では、金属板２０は各トランジスタ１０の上部に１枚ずつ設けられていたが、本開示はこれに限定されない。例えば、トランジスタ１０１〜トランジスタ１０５のうち、金属板２０で覆われていないトランジスタ１０があってもよい。
図９に示すように、高周波スイッチ１Ｃは、トランジスタ１０１〜トランジスタ１０ｎと、金属板２０Ｂ１〜金属板２０Ｂ３と、抵抗素子３０Ｂ１および抵抗素子３０Ｂ２と、入力電極４０と、出力電極５０とを備える。
金属板２０Ｂ１は、入力電極４０と電気的に接続されている。金属板２０Ｂ１には、入力電極４０から高周波信号を受ける。金属板２０Ｂ１は、入力電極４０およびトランジスタ１０１を上部から覆うように設けられている。金属板２０Ｂ２は、トランジスタ１０３を上部から覆うように設けられている。金属板２０Ｂ３は、トランジスタ１０５を上部から覆うように設けられている。金属板２０Ｂ１〜金属板２０Ｂ３を区別する必要のない場合には、金属板２０Ｂと総称することもある。
抵抗素子３０Ｂ１は、金属板２０Ｂ１と、金属板２０Ｂ２とを繋ぐように設けられている。抵抗素子３０Ｂ１は、金属板２０Ｂ１と、金属板２０Ｂ２とに電気的に接続されている。抵抗素子３０Ｂ２は、金属板２０Ｂ２と、金属板２０Ｂ３とを繋ぐように設けられている。抵抗素子３０Ｂ２は、金属板２０Ｂ２と、金属板２０Ｂ３とに電気的に接続されている。抵抗素子３０Ｂ１および抵抗素子３０Ｂ２を区別する必要のない場合には、抵抗素子３０Ｂと総称することもある。
トランジスタ１０１と、金属板２０Ｂ１との間には、結合容量Ｃｂ２１が発生する。トランジスタ１０３と、金属板２０Ｂ２との間には、結合容量Ｃｂ２２が発生する。トランジスタ１０５と、金属板２０Ｂ３との間には、結合容量Ｃｂ２３が発生する。すなわち、第２変形例では、トランジスタ１０１と、トランジスタ１０３と、トランジスタ１０５とに対して結合容量が付加されている。
第１実施形態に係る第２変形例においては、トランジスタ１０１、トランジスタ１０３、およびトランジスタ１０５の上部に、それぞれ、金属板２０Ｂ１、金属板２０Ｂ２、および金属板２０Ｂ３を設けることによって結合容量Ｃｂ２１〜結合容量Ｃｂ２３を付加している。すなわち、本開示では、高周波スイッチ１Ｃに含まれる全てのトランジスタ１０に結合容量を付加しなくてもよい。このような構成であっても、耐圧を向上させ、かつスイッチオフ時の高周波信号の損失を抑制することができる。
［２−４．第３変形例］
図１０を用いて、第１実施形態の第３変形例に係る高周波スイッチについて説明する。図１０は、第１実施形態の第３変形例に係る高周波スイッチの構成を示す図である。
図１０に示すように、高周波スイッチ１Ｄは、複数のトランジスタ１０（トランジスタ１０１〜トランジスタ１０ｎ）と、金属板２０Ｃ１〜金属板２０Ｃ９と、抵抗素子３０Ｃ１〜抵抗素子３０Ｃ７と、入力電極４０と、出力電極５０とを備える。高周波スイッチ１Ｃは、出力電極５０がグラウンドに接地されている点と、出力電極５０側に金属板２０が設けられている点で、図４に示す高周波スイッチ１Ａと異なっている。金属板２０Ｃ１〜金属板２０Ｃ９を区別する必要のない場合には、金属板２０Ｃと総称することもある。抵抗素子３０Ｃ１〜抵抗素子３０Ｃ７を区別する必要のない場合には、抵抗素子３０Ｃと総称することもある。
金属板２０Ｃ１〜金属板２０Ｃ５は、入力電極４０側に設けられている。金属板２０Ｃ１〜金属板２０Ｃ５および抵抗素子３０Ｃ１〜抵抗素子３０Ｃ４は、それぞれ、図４に示す金属板２０１〜金属板２０５および抵抗素子３０１〜抵抗素子３０４と同様の構成を有している。
金属板２０Ｃ６〜金属板２０Ｃ９は、出力電極５０側に設けられている。金属板２０Ｃ９は、出力電極５０と電気的に接続されている。金属板２０Ｃ９は、出力電極５０の上部を覆うように設けられている。金属板２０Ｃ８は、出力電極５０から１個目のトランジスタ１０の上部を覆うように設けられている。金属板２０Ｃ７は、出力電極５０から２個目のトランジスタ１０の上部を覆うように設けられている。金属板２０Ｃ６は、出力電極５０から３個目のトランジスタの上部を覆うように設けられている。
抵抗素子３０Ｃ５は、金属板２０Ｃ６と、金属板２０Ｃ７とを繋ぐように設けられている。抵抗素子３０Ｃ５は、金属板２０Ｃ６と、金属板２０Ｃ７とに電気的に接続されている。抵抗素子３０Ｃ６は、金属板２０Ｃ７と、金属板２０Ｃ８とを繋ぐように設けられている。抵抗素子３０Ｃ６は、金属板２０Ｃ７と、金属板２０Ｃ８とに電気的に接続されている。抵抗素子３０Ｃ７は、金属板２０Ｃ８と、金属板２０Ｃ９とを繋ぐように設けられている。
高周波スイッチ１Ｄのように、出力電極５０がグラウンドに接地されている場合において、出力電極５０側に配置されているトランジスタ１０のドレイン−ソース間の電圧に偏りが生じることがある。このような場合であっても、出力電極５０側に配置されているトランジスタ１０の上部に金属板２０Ｃを設けることで、結合容量を付加することで、電圧バランスを均等にすることができる。出力電極５０側に配置されているトランジスタ１０の上部に設けられた金属板２０Ｃ間を抵抗素子３０Ｃで繋ぐことによって、電界結合を疎にすることができる。
また、図１１に示すように、高周波スイッチ１Ｄ１と、高周波スイッチ１Ｄ２と、高周波スイッチ１Ｄ３とが隣接して配置されることがある。高周波スイッチ１Ｄ１〜高周波スイッチ１Ｄ３は、図１０に示す高周波スイッチ１Ｄと同様の構成を有している。
高周波スイッチ１Ｄ１は、複数の金属板２０Ｃ１１と、金属板２０Ｃ１１との間を繋ぐ複数の抵抗素子３０Ｃ１１を備える。高周波スイッチ１Ｄ２は、複数の金属板２０Ｃ２１と、金属板２０Ｃ２１との間を繋ぐ複数の抵抗素子３０Ｃ２１を備える。高周波スイッチ１Ｄ３は、複数の金属板２０Ｃ３１と、金属板２０Ｃ３１との間を繋ぐ複数の抵抗素子３０Ｃ３１を備える。
図１１に示す例において、複数の金属板２０Ｃ１１は抵抗素子３０Ｃ１１で接続され、複数の金属板２０Ｃ２１は抵抗素子３０Ｃ２１で接続されているので、金属板２０Ｃ１１と、金属板２０Ｃ２１との間における電界結合を疎にすることができる。同様に、金属板２０Ｃ２１は抵抗素子３０Ｃ２１で接続され、金属板２０Ｃ３１は抵抗素子３０Ｃ３１で接続されているので、金属板２０Ｃ２１と、金属板２０Ｃ３１との間における電界結合を疎にすることができるこのように、高周波スイッチ１Ｃ１〜高周波スイッチ１Ｃ３を隣接して配置される場合に、高周波スイッチ間における電界結合を疎にすることができる
＜３．第２実施形態＞
第１実施形態では、高周波スイッチの内部および高周波スイッチ間における電界結合を疎にしたが、本開示はこれに限られない。本開示は、高周波スイッチと、その他の電子部品間における電界結合も疎にすることができる。
［３−１．結合容量の低減方法］
図１２と、図１３とを用いて、第２実施形態に係る電界結合を疎にする方法について説明する。図１２と、図１３とは、第２実施形態に係る電界結合を疎にする方法を説明するための図である。
図１２に示すように、高周波スイッチ１に隣接して、導電体シールド７０が配置されることがある。導電体シールド７０は、例えば、高周波スイッチ１の近傍に配置されたロジック回路を電磁波などから保護する目的で配置されている。高周波スイッチ１と、導電体シールド７０は、出力電極５０を介して、グラウンド端子を共有している。この場合、トランジスタ１０と、導電体シールド７０との間で結合容量Ｃｂ３０が発生する。
図１３に示すように、本実施形態では、高周波スイッチ１に隣接して導電体シールド７０が配置されている場合には、導電体シールド７０は、抵抗素子３０Ｄを介してグラウンドと接続されている。これにより、トランジスタ１０と、導電体シールド７０との電気的な結合は小さくなるので、トランジスタ１０と、導電体シールド７０との間における電界結合を疎にすることができる。
＜４．第３実施形態＞
次に、本開示の第３実施形態について説明する。本開示に係る高周波スイッチは、例えば、携帯電話などの通信装置のアンテナに適用することができる。この場合、高周波スイッチの金属板には、可変抵抗器が接続されている。これにより、例えば、通信装置の通信の状況に応じて、耐圧と寄生容量のバランスを状況に応じて調整することができる。
［４−１．第１切替処理］
図１４を用いて、高周波スイッチを通信装置に適用した場合の第１切替処理について説明する。図１４は、第１切替処理を説明するための図である。
図１４に示すように、通信装置１００は、放射器１１０と、信号源１２０と、整合回路１３０と、電力監視部１４０と、制御部１５０と、スイッチ素子１６０とを備える。図１４では、本開示と関連の薄い構成要素については、省略して示している。
放射器１１０は、通信装置１００の外部に向かって高周波信号を出力する。放射器１１０は、通信装置１００に外部から入射する高周波信号を受信する。
信号源１２０は、放射器１１０に電力を供給する。信号源１２０は、放射器１１０が外部に高周波信号を送信するための送信電力を供給する。送信電力は、入力電力と呼ばれることもある。
整合回路１３０は、放射器１１０に接続された図示しない後段回路との出力インピーダンスと、放射器１１０の入力インピーダンスとを整合する回路である。
電力監視部１４０は、信号源１２０から供給される電力を監視する。電力監視部１４０は、信号源１２０から放射器１１０に供給される送信電力の大きさを監視する。電力監視部１４０は、電力の監視結果を制御部１５０に出力する。
制御部１５０は、例えば、ＣＰＵ（Central Processing Unit）やＭＰＵ（Micro Processing Unit）等によって、図示しない記憶部に記憶されたプログラムがＲＡＭ等を作業領域として実行されることにより実現される。また、制御部１５０は、コントローラ（Controller）であり、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）等の集積回路により実現されてもよい。
制御部１５０は、スイッチ素子１６０を制御する。制御部１５０は、スイッチ素子１６０が備える可変抵抗器の抵抗値を制御する。制御部１５０は、電力監視部１４０による送信電力の監視結果に基づいて、スイッチ素子１６０が備える可変抵抗器の抵抗値を制御する。具体的には、制御部１５０は、送信電力が予め定めた閾値を超えている場合には、可変抵抗器の抵抗値を比較的小さくして耐圧性を向上させる。制御部１５０は、送信電力が予め定めた閾値未満である場合には、可変抵抗器の抵抗値を比較的大きくして電界結合を疎にする。
スイッチ素子１６０は、放射器１１０上に配置されている。スイッチ素子１６０は、放射器１１０が送受信する電波の周波数帯域を切り替える。スイッチ素子１６０は、本開示の各実施形態に係る高周波スイッチで実現することができる。例えば、スイッチ素子１６０が図４に図示の高周波スイッチ１Ａで実現されている場合、抵抗素子３０１〜抵抗素子３０５が可変抵抗器で構成される。
［４−２．第１切替処理の制御］
図１５を用いて、第３実施形態に係る第１切替処理の制御の流れについて説明する。図１５は、第３実施形態に係る第１切替処理の制御の流れを示すフローチャートである。
制御部１５０は、送信電力情報を取得する（ステップＳ１０）。具体的には、制御部１５０は、電力監視部１４０から信号源１２０が放射器１１０に供給した送信電力の大きさに関する情報を含む送信電力情報を取得する。そして、ステップＳ１１に進む。
制御部１５０は、送信電力の大きさは閾値を超えているか否かを判定する（ステップＳ１１）。具体的には、制御部１５０は、取得した送信電力情報に基づいて、送信電力の大きさが閾値を超えているか否かを判定する。送信電力の大きさが閾値を超えていると判定された場合（ステップＳ１１；Ｙｅｓ）、ステップＳ１２に進む。送信電力の大きさが閾値を超えていないと判定された場合（ステップＳ１１；Ｎｏ）、ステップＳ１３に進む。
ステップＳ１１でＹｅｓと判定された場合、制御部１５０は、スイッチ素子１６０の抵抗値を小さくする（ステップＳ１２）。具体的には、制御部１５０は、スイッチ素子１６０の可変抵抗器の抵抗値を小さくして、スイッチ素子１６０の耐圧性を向上させる。そして、図１５の処理を終了する。
一方、ステップＳ１１でＮｏと判定された場合、制御部１５０は、スイッチ素子１６０の抵抗値を大きくする（ステップＳ１３）。具体的には、制御部１５０は、スイッチ素子１６０の可変抵抗器の抵抗値を大きくして、スイッチ素子１６０のスイッチオフ時の電界結合を疎にする。そして、図１５の処理を継続または終了する。
なお、制御部１５０は、通信装置１００の通信方式に応じてスイッチ素子１６０の抵抗値を制御してもよい。例えば、制御部１５０は、通信装置１００の通信方式が時分割複信（ＴＤＤ:Time Division Duplex）である場合、送信時にはスイッチ素子１６０の抵抗値を低くし、受信時にはスイッチ素子１６０の抵抗値を高くするように制御することで、スイッチ素子１６０の耐圧性のバランスを調整することができる。
制御部１５０は、例えば、通信装置１００のアンテナからの反射電力の大きさに応じて、スイッチ素子１６０の抵抗値を制御してもよい。制御部１５０は、例えば、反射電力の大きさが予め定めた閾値を超えている場合にはスイッチ素子１６０の抵抗値を低くし、反射電力の大きさが予め定めた閾値未満である場合にはスイッチ素子１６０の抵抗値を高くするように制御してもよい。
制御部１５０は、例えば、通信装置１００のアンテナの近傍に照度センサが設けられている場合には、照度センサの値に応じてスイッチ素子１６０の抵抗値を制御してもよい。
また、スイッチ素子１６０の見かけ上の容量を変更させる方法として、スイッチ素子１６０が可変抵抗器を備えているものとして説明したが、本開示はこれに限られない。例えば、図１６に示すように、スイッチ素子１６０が図４に示す高周波スイッチ１Ａで実現されている場合、金属板２０に接続された抵抗素子３０に対して、スイッチが配置されていてもよい。図１６に示す例では、抵抗素子３０１に対してスイッチＳＷ１が並列に接続され、抵抗素子３０２に対してスイッチＳＷ２が並列に接続されている。例えば、金属板２０１と、金属板２０２とは、スイッチＳＷ１が閉状態の時に、電気的に接続される。金属板２０２と、金属板２０３とは、スイッチＳＷ２が閉状態の時に、電気的に接続される。以下において、スイッチＳＷ１と、スイッチＳＷ２とを区別する必要のない場合には、スイッチＳＷと総称することもある。
図１６に示す例では、制御部１５０は、送信電力情報に基づいて、スイッチＳＷ１およびスイッチＳＷ２の開閉を制御する。制御部１５０は、例えば、スイッチＳＷ１を閉状態とすることで、金属板２０１と金属板２０２とを電気的に接続させる。これにより、金属板２０１および金属板２０２と、トランジスタ１０との電気的に結合が強くなるので、電界結合が密になる。言い換えれば、制御部１５０は、スイッチＳＷを制御して閉状態とすることで、スイッチ素子１６０における電界結合を密にすることができる。すなわち、制御部１５０は、送信電力情報に基づいて、スイッチＳＷの開閉を制御することで、スイッチ素子１６０の耐圧性を向上させることができる。
制御部１５０は、通信装置１００の通信方式に応じてスイッチＳＷの開閉を制御してもよい。例えば、制御部１５０は、通信装置１００の通信方式がＴＤＤ方式である場合、送信時にはスイッチＳＷを閉状態に制御し、受信時にはスイッチＳＷを開状態に制御することで、スイッチ素子１６０の耐圧を向上させ、かつスイッチオフ時の高周波信号の損失を抑制することができる。
制御部１５０は、例えば、通信装置１００のアンテナからの反射電力の大きさに応じて、スイッチＳＷを制御してもよい。制御部１５０は、例えば、反射電力の大きさが予め定めた閾値を超えている場合にはスイッチＳＷを閉状態に制御し、反射電力の大きさが予め定めた閾値未満である場合にはスイッチＳＷを開状態に制御する。
制御部１５０は、例えば、通信装置１００のアンテナの近傍に照度センサが設けられている場合には、照度センサの値に応じてスイッチＳＷを制御してもよい。
［４−３．第２切替処理］
図１７を用いて、高周波スイッチを通信装置に適用した場合の第２切替処理について説明する。図１７は、第２切替処理を説明するための図である。
図１７に示すように、通信装置１００Ａは、放射器１１０と、信号源１２０と、整合回路１３０と、制御部１５０Ａと、スイッチ素子１６０−１と、スイッチ素子１６０−２とを備える。図１７では、本開示と関連の薄い構成要素については、省略して示している。
通信装置１００Ａにおいて、高帯域の高周波信号を送受信するために、放射器１１０上に複数のスイッチ素子を配置してリアクタンスを切り替える帯域調整方法（アパーチャチューニング）が知られている。放射器１１０に複数のスイッチ素子が接続されている場合、放射器１１０に接続されている位置によって、スイッチ素子に係る電圧が変化する。そこで、本実施形態では、放射器１１０上における位置に応じて、スイッチ素子の抵抗値を制御する。
制御部１５０Ａは、スイッチ素子１６０−１およびスイッチ素子１６０−２を制御する。制御部１５０Ａは、スイッチ素子１６０−１およびスイッチ素子１６０−２が備える各々の可変抵抗器の抵抗値を制御する。制御部１５０Ａは、放射器１１０において、スイッチ素子１６０−１およびスイッチ素子１６０−２が配置されている位置に応じて、スイッチ素子１６０−１およびスイッチ素子１６０−２の抵抗値を制御する。具体的には、制御部１５０Ａは、スイッチ素子１６０−１の抵抗値を、スイッチ素子１６０−２の抵抗値よりも低く設定する。
スイッチ素子１６０−１およびスイッチ素子１６０−２は、放射器１１０上に配置されている。スイッチ素子１６０−１およびスイッチ素子１６０−２は、本開示の各実施形態に係る高周波スイッチで実現することができる。スイッチ素子１６０−１は、放射器１１０上において、スイッチ素子１６０−２よりも先端側に配置されている。スイッチ素子１６０−２は、放射器１１０上において、スイッチ素子１６０−１よりもグラウンド側に配置されている。スイッチ素子１６０−１には、スイッチ素子１６０−２よりも比較的高い電圧がかかる。このため、制御部１５０Ａは、スイッチ素子１６０−１の抵抗値を、スイッチ素子１６０−２の抵抗値よりも低く設定して耐圧性を向上させる。一方、制御部１５０Ａは、スイッチ素子１６０−２にはスイッチ素子１６０−１程の耐圧性は必要ないので、スイッチ素子１６０−２の抵抗値を比較的高めに設定し、電界結合を疎にすることで高周波信号の損失を少なくするように制御する。制御部１５０Ａは、スイッチ素子１６０−１およびスイッチ素子１６０−２の放射器１１０上における位置情報を、スイッチ素子１６０−１およびスイッチ素子１６０−２から取得してもよいし、予め設けられている位置を記憶していてもよい。
第３実施形態に示すように、放射器１１０上に複数のスイッチ素子が接続されている場合、接続されている位置に応じてスイッチ素子全体の抵抗値を制御することで、高帯域の高周波信号を送受信することのできる、通信装置を実現することができる。
［４−４．第２切替処理の制御］
図１８を用いて、第３実施形態に係る第２切替処理の制御の流れについて説明する。図１８は、第３実施形態に係る第２切替処理の制御の流れを示すフローチャートである。
制御部１５０Ａは、スイッチ素子の位置情報を取得する（ステップＳ２０）。具体的には、制御部１５０Ａは、スイッチ素子１６０−１およびスイッチ素子１６０−２からそれぞれの位置情報を取得する。制御部１５０Ａは、図示しない記憶部から予め記憶されたスイッチ素子１６０−１およびスイッチ素子１６０−２の位置情報を取得してもよい。そして、ステップＳ２１に進む。
制御部１５０Ａは、スイッチ素子の位置に応じた抵抗値を算出する（ステップＳ２１）。具体的には、制御部１５０Ａは、ステップＳ２０で取得した位置情報に基づいて、スイッチ素子１６０−１およびスイッチ素子１６０−２に設定すべき抵抗値を算出する。若しくは、予め算出された抵抗値をＬＵＴ(Look up table)としてメモリーに保存しておく。そして、ステップＳ２２に進む。
制御部１５０Ａは、スイッチ素子の抵抗値を制御する（ステップＳ２２）。具体的には、制御部１５０Ａは、ステップＳ２１で算出した抵抗値に従って、スイッチ素子１６０−１およびスイッチ素子１６０−２のそれぞれの抵抗値を制御する。そして、図１８の処理を終了する。
本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
＜５．効果＞
本開示に係るスイッチ回路は、互いに直列に接続された複数の半導体素子１０と、複数の半導体素子１０のうち、少なくとも一部の半導体素子１０に接続された容量素子と、容量素子間に接続された抵抗素子３０と、を備える。これにより、耐圧を向上させ、かつスイッチオフ時の高周波信号の損失を抑制することができる。
また、本開示に係るスイッチ回路は、複数の半導体素子１０を上部から覆うように配置された複数の金属板２０を備える。容量素子は、半導体素子１０と、金属板２０との間に見かけ上発生する結合容量を含む。これにより、耐圧性を向上させるための見かけ上の結合容量を、容易に付加することができる。
また、本開示に係るスイッチ回路は、複数の金属板２０が、複数の半導体素子１０を１個ずつ覆うように配置されている。これにより、高周波信号の耐圧性を向上させるための見かけ上の結合容量を、利用状況に応じて付加することができる。
また、本開示に係るスイッチ回路は、複数の金属板２０が、複数の半導体素子１０を複数個ずつ覆うように配置されている。これにより、耐圧性を向上させるための見かけ上の結合容量を、利用状況に応じて付加することができる。
また、本開示に係るスイッチ回路は、金属板２０が、複数の半導体素子１０を１個ずつ覆うように選択的に配置されている。これにより、耐圧性を向上させるための結合容量を、利用状況に応じて付加することができる。
また、本開示に係るスイッチ回路は、抵抗素子３０が、絶縁体である。これにより、利用状況に応じて、スイッチオフ時の容量の見かけ上の増加を抑えることができるので、スイッチオフ時の高周波信号の損失を抑制することができる。
また、本開示に係るスイッチ回路は、抵抗素子３０の抵抗値は、スイッチオフ時の各トランジスタに掛かる信号電圧の大きさに応じて重み付けを行う。これにより、利用状況に応じて、スイッチオフ時の見かけ上の容量の増加を抑えることができるので、スイッチオフ時の高周波信号の損失を抑制することができる。
また、本開示に係るスイッチ回路は、抵抗素子３０が、可変抵抗素子である。これにより、各トランジスタにかかる電圧のバランスを調整することができる。
また、本開示に係るスイッチ回路は、半導体素子１０の電極間の電圧の大きさに応じて可変抵抗素子の抵抗値を制御する制御部１５０を備える。これにより、各トランジスタにかかる電圧のバランスを利用状況に応じてアクティブに調整することができる。
また、本開示に係るスイッチ回路は、絶縁体が、樹脂である。これにより、絶縁体として、半導体をパッケージングする際の樹脂を用いることができる。
また、本開示に係るスイッチ回路は、抵抗素子が、半導体素子１０のバイアス抵抗である。これにより、電界結合を疎にするための抵抗素子として、半導体素子１０のバイアス抵抗を共用することができるので、スイッチ回路を小型化することができる。
また、本開示に係るスイッチ回路は、抵抗素子３０と並列に接続されたスイッチ素子ＳＷと、半導体素子の電極間の電圧の大きさに応じてスイッチ素子ＳＷの開閉動作を制御する制御部１５０を備える。これにより、スイッチオフ時に電界結合を疎にするための構成として、スイッチを用いることができる。その結果、例えば、抵抗素子３０が樹脂である場合であっても、各トランジスタにかかる電圧のバランスを利用状況に応じてアクティブに調整することができる。
本開示に係る通信装置は、電波の送受信を行う放射器１１０と、放射器１１０に接続されたスイッチ回路と、スイッチ回路の動作を制御する制御部１５０と、を含む。スイッチ回路は、互いに直列に接続された複数の半導体素子１０と、複数の半導体素子１０のうち、少なくとも一部の半導体素子１０に接続された容量素子と、容量素子間に接続された可変抵抗素子と、を備える。制御部１５０は、半導体素子１０の電極間の電圧の大きさに応じて可変抵抗素子の抵抗値を制御する。これにより、スイッチオフ時の見かけ上の容量の増加を抑え、かつ高周波信号の耐圧性を向上させた通信装置を実現することができる。
また、本開示に係る通信装置は、制御部１５０が、放射器１１０が電波を送信する際に使用される入力電力の大きさに応じて可変抵抗素子の抵抗値を制御する。これにより、通信状況に応じて、トランジスタにかかる電圧のバランスを調整することができる。
また、本開示に係る通信装置は、制御部１５０が、設定された通信方式に応じて可変抵抗素子の抵抗値を制御する。これにより、通信装置に設定されている通信方式に応じて、トランジスタにかかる電圧のバランスを調整することができる。
また、本開示に係る通信装置は、制御部１５０が、通信方式が時分割複信である場合、電波の送信時には可変抵抗素子の抵抗値を低くして、電波の受信時には可変抵抗素子の抵抗値を高くする。これにより、通信装置に設定されている通信方式が時分割複信である場合に、トランジスタにかかる電圧のバランスを通信状態に応じて調整することができる。
また、本開示に係る通信装置は、制御部１５０が、入力電力に対する反射電力の大きさに応じて可変抵抗素子の抵抗値を制御する。これにより、通信状況に応じて、トランジスタにかかる電圧のバランスを調整することができる。
また、本開示に係る通信装置は、アンテナに近接して配置された照度センサを備える。制御部１５０は、照度センサの値に応じて可変抵抗素子の抵抗値を制御する。これにより、通信装置の使用状況に応じて、トランジスタにかかる電圧のバランスを調整することができる。
また、本開示に係る通信装置は、スイッチ回路に隣接して配置され、スイッチ回路と共通のグラウンドを有する導電体シールド７０を含む。導電体シールド７０は、抵抗素子を介して、グラウンドに接地されている。これにより、スイッチ回路と、スイッチ回路に隣接して配置されている導電体シールドとの間に発生する寄生容量を低減することができる。
本開示に係る通信装置は、電波の送受信を行う放射器１１０と、放射器１１０に接続されたスイッチ回路と、スイッチ回路の動作を制御する制御部１５０と、を含む。スイッチ回路は、互いに直列に接続された複数の半導体素子と、複数の半導体素子のうち、少なくとも一部の半導体素子に接続された容量素子と、容量素子間に接続された抵抗素子と、抵抗素子に並列に接続されたスイッチ素子と、を備える。制御部１５０は、半導体素子１０の電極間の電圧の大きさに応じてスイッチ素子の開閉動作を制御する。これにより、スイッチオフ時の見かけ上の容量の増加を抑え、かつ高周波信号の耐圧性を向上させた通信装置を実現することができる。
なお、本技術は以下のような構成も取ることができる。
（１）
互いに直列に接続された複数の半導体素子と、
複数の前記半導体素子のうち、少なくとも一部の前記半導体素子に接続された容量素子と、
前記容量素子間に接続された抵抗素子と、
を備える、スイッチ回路。
（２）
複数の前記半導体素子を上部から覆うように配置された複数の金属板を備え、
前記容量素子は、前記半導体素子と、前記金属板との間に発生する結合容量を含む、
前記（１）に記載のスイッチ回路。
（３）
複数の前記金属板は、複数の前記半導体素子を１個ずつ覆うように配置されている、
前記（２）に記載のスイッチ回路。
（４）
複数の前記金属板は、複数の前記半導体素子を複数個ずつ覆うように配置されている、
前記（２）に記載のスイッチ回路。
（５）
前記金属板は、複数の前記半導体素子を１個ずつ覆うように選択的に配置されている、
前記（３）に記載のスイッチ回路。
（６）
前記抵抗素子は、絶縁体である、
前記（１）〜（５）のいずれか１つに記載のスイッチ回路。
（７）
前記抵抗素子の抵抗値は、スイッチオフ時の各半導体素子に掛かる電圧の大きさに応じて重み付けを行う、
前記（１）〜（６）のいずれか１つに記載のスイッチ回路。
（８）
前記抵抗素子は、可変抵抗素子である、
前記（１）〜（７）のいずれか１つに記載のスイッチ回路。
（９）
前記半導体素子の電極間の電圧の大きさに応じて前記可変抵抗素子の抵抗値を制御する制御部を備える、
前記（８）に記載のスイッチ回路。
（１０）
前記絶縁体は、樹脂である、
前記（６）に記載のスイッチ回路。
（１１）
前記抵抗素子は、前記半導体素子のバイアス抵抗である、
前記（１）〜（１０）のいずれか１つに記載のスイッチ回路。
（１２）
前記抵抗素子と並列に接続されたスイッチ素子と、
前記半導体素子の電極間の電圧の大きさに応じて前記スイッチ素子の開閉動作を制御する制御部を備える、
前記（１）〜（１１）のいずれか１つに記載のスイッチ回路。
（１３）
電波の送受信を行う放射器と、
前記放射器に接続されたスイッチ回路と、
前記スイッチ回路の動作を制御する制御部と、を含み、
前記スイッチ回路は、
互いに直列に接続された複数の半導体素子と、
複数の前記半導体素子のうち、少なくとも一部の前記半導体素子に接続された容量素子と、
前記容量素子間に接続された可変抵抗素子と、を備え、
前記制御部は、
前記半導体素子の電極間の電圧の大きさに応じて前記可変抵抗素子の抵抗値を制御する、
通信装置。
（１４）
前記制御部は、前記放射器が電波を送信する際に使用される入力電力の大きさに応じて前記可変抵抗素子の抵抗値を制御する、
前記（１３）に記載の通信装置。
（１５）
前記制御部は、設定された通信方式に応じて可変抵抗素子の抵抗値を制御する、
前記（１３）または（１４）に記載の通信装置。
（１６）
前記制御部は、前記通信方式が時分割複信である場合、電波の送信時には前記可変抵抗素子の抵抗値を低くして、電波の受信時には前記可変抵抗素子の抵抗値を高くする、
前記（１５）に記載の通信装置。
（１７）
前記制御部は、前記入力電力に対する反射電力の大きさに応じて前記可変抵抗素子の抵抗値を制御する、
前記（１４）に記載の通信装置。
（１８）
アンテナに近接して配置された照度センサを備え、
前記制御部は、前記照度センサの値に応じて前記可変抵抗素子の抵抗値を制御する、
前記（１３）〜（１７）のいずれか１つに記載の通信装置。
（１９）
前記スイッチ回路に隣接して配置され、前記スイッチ回路と共通のグラウンドを有する導電体シールドを含み、
前記導電体シールドは、抵抗素子を介して、前記グラウンドに接地されている、
前記（１３）〜（１８）のいずれか１つに記載の通信装置。
（２０）
電波の送受信を行う放射器と、
前記放射器に接続されたスイッチ回路と、
前記スイッチ回路の動作を制御する制御部と、を含み、
前記スイッチ回路は、
互いに直列に接続された複数の半導体素子と、
複数の前記半導体素子のうち、少なくとも一部の前記半導体素子に接続された容量素子と、
前記容量素子間に接続された抵抗素子と、
前記抵抗素子に並列に接続されたスイッチ素子と、を備え、
前記制御部は、
前記半導体素子の電極間の電圧の大きさに応じて前記スイッチ素子の開閉動作を制御する、
通信装置。
１ 高周波スイッチ
１０ 半導体素子
２０ 金属板
３０ 抵抗素子
４０ 入力電極
５０ 出力電極

Claims (20)

  1. 互いに直列に接続された複数の半導体素子と、
    複数の前記半導体素子のうち、少なくとも一部の前記半導体素子に接続された容量素子と、
    前記容量素子間に接続された抵抗素子と、
    を備える、スイッチ回路。
  2. 複数の前記半導体素子を上部から覆うように配置された複数の金属板を備え、
    前記容量素子は、前記半導体素子と、前記金属板との間に発生する結合容量を含む、
    請求項１に記載のスイッチ回路。
  3. 複数の前記金属板は、複数の前記半導体素子を１個ずつ覆うように配置されている、
    請求項２に記載のスイッチ回路。
  4. 複数の前記金属板は、複数の前記半導体素子を複数個ずつ覆うように配置されている、
    請求項２に記載のスイッチ回路。
  5. 前記金属板は、複数の前記半導体素子を１個ずつ覆うように選択的に配置されている、
    請求項３に記載のスイッチ回路。
  6. 前記抵抗素子は、絶縁体である、
    請求項１に記載のスイッチ回路。
  7. 前記抵抗素子の抵抗値は、スイッチオフ時の各半導体素子に掛かる電圧の大きさに応じて重み付けを行う、
    請求項１に記載のスイッチ回路。
  8. 前記抵抗素子は、可変抵抗素子である、
    請求項７に記載のスイッチ回路。
  9. 前記半導体素子の電極間の電圧の大きさに応じて前記可変抵抗素子の抵抗値を制御する制御部を備える、
    請求項８に記載のスイッチ回路。
  10. 前記絶縁体は、樹脂である、
    請求項６に記載のスイッチ回路。
  11. 前記抵抗素子は、前記半導体素子のバイアス抵抗である、
    請求項１に記載のスイッチ回路。
  12. 前記抵抗素子と並列に接続されたスイッチ素子と、
    前記半導体素子の電極間の電圧の大きさに応じて前記スイッチ素子の開閉動作を制御する制御部を備える、
    請求項１に記載のスイッチ回路。
  13. 電波の送受信を行う放射器と、
    前記放射器に接続されたスイッチ回路と、
    前記スイッチ回路の動作を制御する制御部と、を含み、
    前記スイッチ回路は、
    互いに直列に接続された複数の半導体素子と、
    複数の前記半導体素子のうち、少なくとも一部の前記半導体素子に接続された容量素子と、
    前記容量素子間に接続された可変抵抗素子と、を備え、
    前記制御部は、
    前記半導体素子の電極間の電圧の大きさに応じて前記可変抵抗素子の抵抗値を制御する、
    通信装置。
  14. 前記制御部は、前記放射器が電波を送信する際に使用される入力電力の大きさに応じて前記可変抵抗素子の抵抗値を制御する、
    請求項１３に記載の通信装置。
  15. 前記制御部は、設定された通信方式に応じて可変抵抗素子の抵抗値を制御する、
    請求項１３に記載の通信装置。
  16. 前記制御部は、前記通信方式が時分割複信である場合、電波の送信時には前記可変抵抗素子の抵抗値を低くして、電波の受信時には前記可変抵抗素子の抵抗値を高くする、
    請求項１５に記載の通信装置。
  17. 前記制御部は、前記入力電力に対する反射電力の大きさに応じて前記可変抵抗素子の抵抗値を制御する、
    請求項１４に記載の通信装置。
  18. アンテナに近接して配置された照度センサを備え、
    前記制御部は、前記照度センサの値に応じて前記可変抵抗素子の抵抗値を制御する、
    請求項１３に記載の通信装置。
  19. 前記スイッチ回路に隣接して配置され、前記スイッチ回路と共通のグラウンドを有する導電体シールドを含み、
    前記導電体シールドは、抵抗素子を介して、前記グラウンドに接地されている、
    請求項１３に記載の通信装置。
  20. 電波の送受信を行う放射器と、
    前記放射器に接続されたスイッチ回路と、
    前記スイッチ回路の動作を制御する制御部と、を含み、
    前記スイッチ回路は、
    互いに直列に接続された複数の半導体素子と、
    複数の前記半導体素子のうち、少なくとも一部の前記半導体素子に接続された容量素子と、
    前記容量素子間に接続された抵抗素子と、
    前記抵抗素子に並列に接続されたスイッチ素子と、を備え、
    前記制御部は、
    前記半導体素子の電極間の電圧の大きさに応じて前記スイッチ素子の開閉動作を制御する、
    通信装置。
JP2020029853A 2020-02-25 2020-02-25 スイッチ回路及び通信装置 Pending JP2021136281A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020029853A JP2021136281A (ja) 2020-02-25 2020-02-25 スイッチ回路及び通信装置
US17/799,966 US20230103990A1 (en) 2020-02-25 2021-01-29 Switch circuit and communication apparatus
PCT/JP2021/003198 WO2021171901A1 (ja) 2020-02-25 2021-01-29 スイッチ回路及び通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020029853A JP2021136281A (ja) 2020-02-25 2020-02-25 スイッチ回路及び通信装置

Publications (1)

Publication Number Publication Date
JP2021136281A true JP2021136281A (ja) 2021-09-13

Family

ID=77490096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020029853A Pending JP2021136281A (ja) 2020-02-25 2020-02-25 スイッチ回路及び通信装置

Country Status (3)

Country Link
US (1) US20230103990A1 (ja)
JP (1) JP2021136281A (ja)
WO (1) WO2021171901A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4547655B2 (ja) * 2001-02-16 2010-09-22 日本電気株式会社 半導体装置
JP4358664B2 (ja) * 2004-03-24 2009-11-04 ローム株式会社 チップ抵抗器およびその製造方法
JP5041154B2 (ja) * 2007-11-19 2012-10-03 ルネサスエレクトロニクス株式会社 高周波スイッチ回路
JP5348239B2 (ja) * 2009-02-25 2013-11-20 日本電気株式会社 高周波スイッチ回路
CN103973291B (zh) * 2014-04-22 2017-02-01 华为技术有限公司 射频天线开关
CN105515561A (zh) * 2015-12-01 2016-04-20 唯捷创芯(天津)电子技术股份有限公司 多路径开关电路、芯片及通信终端
WO2018139495A1 (ja) * 2017-01-30 2018-08-02 株式会社村田製作所 スイッチ回路
DE102018211896B9 (de) * 2018-07-17 2020-12-31 Infineon Technologies Ag HF-Schalter
US20230246639A1 (en) * 2021-12-28 2023-08-03 Skyworks Solutions, Inc. Switching time reduction of an rf switch

Also Published As

Publication number Publication date
US20230103990A1 (en) 2023-04-06
WO2021171901A1 (ja) 2021-09-02

Similar Documents

Publication Publication Date Title
US9166640B2 (en) Adjustable impedance matching network
US11018421B2 (en) Tunable matching network for antenna systems
US10193521B2 (en) Adjustable impedance matching network
KR101632838B1 (ko) 개선된 품질 계수를 가진 임피던스 매칭 네트워크, 및 임피던스 매칭 방법
US8508420B2 (en) Antenna device and wireless communication apparatus
US9281802B2 (en) System and method for a switchable capacitance
US9509363B2 (en) Circuits having switches providing increased voltage swing uniformity
TWI663842B (zh) RF transceiver front-end circuit
US20090175378A1 (en) System and Method for Impedance Mismatch Compensation in Digital Communications Systems
EP3205018B1 (en) Power amplifier matching circuit with dvcs
CN1965475A (zh) 可变匹配电路
WO2018058147A1 (en) Main-auxiliary field-effect transistor configurations for radio frequency applications
US8630597B2 (en) Antenna tuner and method for adjusting antenna impedance
US20230216490A1 (en) Switching time reduction of an rf switch
KR101133629B1 (ko) 다중대역 다중모드 안테나의 임피던스 정합 장치 및 이를 이용한 안테나
CN106887696B (zh) 电子终端的天线以及用于提高该天线的性能的方法和装置
WO2021171901A1 (ja) スイッチ回路及び通信装置
US20230246639A1 (en) Switching time reduction of an rf switch
EP3742611A1 (en) Impedance matching circuit, radio frequency circuit and method
CN107395169B (zh) 开关
US11296688B2 (en) Switching time reduction of an RF switch
US8183908B2 (en) High frequency switching circuit for reducing insertion loss and restricting variations in harmonic levels
US20210203322A1 (en) Optimized gate and/or body bias network of a rf switch fet
CN113544974B (zh) 射频开关电路、芯片及通信终端
WO2019174805A1 (en) Gain control filter circuit, power module comprising a filter circuit and method of adjusting an rf filter circuit to provide a controllable gain