CN116508118A - 片式电阻器及其制造方法 - Google Patents

片式电阻器及其制造方法 Download PDF

Info

Publication number
CN116508118A
CN116508118A CN202180074236.8A CN202180074236A CN116508118A CN 116508118 A CN116508118 A CN 116508118A CN 202180074236 A CN202180074236 A CN 202180074236A CN 116508118 A CN116508118 A CN 116508118A
Authority
CN
China
Prior art keywords
resistor
layer
conductive base
electrode
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180074236.8A
Other languages
English (en)
Inventor
田中幸作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116508118A publication Critical patent/CN116508118A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/12Arrangements of current collectors
    • H01C1/125Arrangements of current collectors of fluid contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/288Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

片式电阻器(1)具有电阻体(10)、第一导电基底层(17)、第二导电基底层(18)、第一电极(20)和第二电极(25)。第一电极(20)包含第一电极层(21)。第二电极(25)包含第二电极层(26)。第一导电基底层(17)的第一电阻率比第一电极层(21)的第二电阻率大,且比电阻体(10)的第三电阻率大。第二导电基底层(18)的第四电阻率比第二电极层(26)的第五电阻率大,且比电阻体(10)的第三电阻率大。

Description

片式电阻器及其制造方法
技术领域
本发明涉及片式电阻器及其制造方法。
背景技术
日本特开2018-4267号公报(专利文献1)中公开了具有电阻体、第一电极和第二电极的分流电阻器。第一电极覆盖电阻体的一端部。第二电极覆盖与电阻体的一端部相反侧的电阻体的另一端部。第一电极和第二电极相互隔开间隔。
现有技术文献
专利文献
专利文献1:日本特开2018-4267号公报。
发明内容
发明要解决的问题
专利文献1中记载的分流电阻器的电阻值由电阻体的电阻率、电阻体的截面积以及第一电极与第二电极之间的间隔来决定。为了使专利文献1中记载的分流电阻器的散热性提高而将第一电极和第二电极的面积扩大时,第一电极与第二电极之间的间隔会减少,从而使分流电阻器的电阻值从设计电阻值发生变化。本发明是鉴于上述的问题而完成的,其目的在于,提供一种能够与电阻值相独立地提高散热性的片式电阻器。
用于解决问题的技术手段
本发明的片式电阻器具有电阻体、第一导电基底层、第二导电基底层、第一电极和第二电极。电阻体包含第一主面、与第一主面相反侧的第二主面、与第一主面和第二主面连接的第一侧面和与第一侧面相反侧的第二侧面。第二侧面与第一主面和第二主面连接。第一导电基底层设置在电阻体的第一主面上。第二导电基底层设置在电阻体的第一主面上,且与第一导电基底层隔开间隔。第一电极设置在电阻体的第一侧面侧,且与第二导电基底层隔开间隔。第二电极设置在电阻体的第二侧面侧,且与第一导电基底层和第一电极隔开间隔。第一电极包含设置在电阻体的第一主面上和第一导电基底层上的第一电极层。第二电极包含设置在电阻体的第一主面上和第二导电基底层上的第二电极层。第一导电基底层的第一电阻率比第一电极层的第二电阻率大,且比电阻体的第三电阻率大。第二导电基底层的第四电阻率比第二电极层的第五电阻率大,且比电阻体的第三电阻率大。
本发明的片式电阻器的制造方法,其包括:在带状电阻体的第一主面上形成第一导电基底层和与所述第一导电基底层隔开间隔的第二导电基底层的工序;在所述第一导电基底层上、所述第二导电基底层上以及所述第一主面之中的从所述第一导电基底层和所述第二导电基底层露出的部分上形成第一导电膜的工序;和分割所述带状电阻体,形成包含第一侧面和第二侧面的电阻体的工序。通过分割所述带状电阻体,所述第一导电膜被分割为靠近所述第一侧面的第一电极层和靠近所述第二侧面且与所述第一电极层隔开间隔的第二电极层,所述第一导电基底层的第一电阻率比所述第一电极层的第二电阻率大,并且比所述电阻体的第三电阻率大,所述第二导电基底层的第四电阻率比所述第二电极层的第五电阻率大,并且比所述电阻体的所述第三电阻率大。
发明效果
依据本发明的片式电阻器,能够与片式电阻器的电阻值相独立地提高片式电阻器的散热性。依据本发明的片式电阻器的制造方法,能够获得与电阻值相独立地提高散热性的片式电阻器。
附图说明
图1是表示实施方式1的片式电阻器的概略仰视图。
图2是实施方式1的片式电阻器的在图1所示的剖面线II-II的概略剖视图。
图3是安装在电路板上的实施方式1的片式电阻器的概略剖视图。
图4是表示实施方式1至实施方式4的片式电阻器的制造方法的一个工序的概略俯视图。
图5是表示实施方式1至实施方式3的片式电阻器的制造方法中的图4所示的工序的下一工序的概略仰视图。
图6是表示从实施方式1至实施方式3的片式电阻器的制造方法中的图4所示的工序的下一工序的概略俯视图,是表示实施方式4的片式电阻器的制造方法中的图28所示的工序的下一工序的概略俯视图。
图7是表示实施方式1至实施方式3的片式电阻器的制造方法中的图5和图6所示的工序的下一工序的概略仰视图。
图8是表示实施方式1的片式电阻器的制造方法中的图7所示的工序的下一工序的概略仰视图,是表示实施方式2的片式电阻器的制造方法中的图17所示的工序的下一工序的概略仰视图,是表示实施方式3的片式电阻器的制造方法中的图24所示的工序的下一工序的概略仰视图。
图9是表示实施方式1的片式电阻器的制造方法中的图7所示的工序的下一工序的概略俯视图,是表示实施方式4的片式电阻器的制造方法中的图6和图29所示的工序的下一工序的概略仰视图。
图10是表示实施方式1的片式电阻器的制造方法中的图8和图9所示的工序的下一次工序的概略仰视图,是实施方式2的芯片电阻的制造方法中的图8和图18所示的工序的下一工序的概略仰视图,是实施方式3的片式电阻器的制造方法中的图8和图25所示的工序的下一工序的概略仰视图。
图11是表示实施方式1的片式电阻器的制造方法中的图8和图9所示的工序的下一工序的概略俯视图,是表示实施方式4的片式电阻器的制造方法中的图9和图30所示的工序的下一工序的概略仰视图。
图12是表示实施方式1的片式电阻器的制造方法中的图10和图11所示的工序的下一工序的概略仰视图,是表示实施方式2和实施方式3的片式电阻器的制造方法中的图10和图19所示的工序的下一工序的概略仰视图。
图13是表示实施方式1的片式电阻器的制造方法中的图10和图11所示的工序的下一工序的概略俯视图,是表示实施方式4的片式电阻器的制造方法中的图11和图31所示的工序的下一工序的概略仰视图。
图14是实施方式2的片式电阻器的概略俯视图。
图15是实施方式2的片式电阻器的在图14所示的剖面线XV-XV的概略剖视图。
图16是表示在实施方式2的片式电阻器的制造方法中的图5和图6所示工序的下一工序的概略俯视图。
图17是表示实施方式2的片式电阻器的制造方法中的在图7和图16所示的工序的下一工序的概略俯视图。
图18是表示实施方式2的片式电阻器的制造方法中的在图17所示的工序的下一工序的概略俯视图。
图19是表示在实施方式2的片式电阻器的制造方法中的图8和图18所示的工序的下一工序的概略俯视图,是表示实施方式3的片式电阻器的制造方法中的图8和图25所示的工序的下一工序的概略俯视图。
图20是表示实施方式2和实施方式3的片式电阻器的制造方法中的图10和图19所示的工序的下一工序的概略俯视图。
图21是表示实施方式3的片式电阻器的概略俯视图。
图22是实施方式3的片式电阻器的在图21所示的剖面线XXII-XXII的概略剖视图。
图23是表示实施方式3的片式电阻器的制造方法中的图5和图6所示的工序的下一工序的概略俯视图。
图24是表示实施方式3的片式电阻器的制造方法中的图7和图23所示的工序的下一工序的概略俯视图。
图25是表示实施方式3的片式电阻器的制造方法中的图24所示的工序的下一工序的概略俯视图。
图26是实施方式4的片式电阻器的概略俯视图。
图27是表示实施方式4的片式电阻器的在图26所示的剖面线XXVII-XXVII的概略剖视图。
图28是表示实施方式4的片式电阻器的制造方法中的图4所示的工序的下一工序的概略俯视图。
图29是表示实施方式4的片式电阻器的制造方法中的图28所示的工序的下一工序的概略仰视图。
图30是表示实施方式4的片式电阻器的制造方法中的图6和图29所示的工序的下一工序的概略仰视图。
图31是表示实施方式4的片式电阻器的制造方法中的图9和图30所示的工序的下一工序的概略仰视图。
图32是表示实施方式4的片式电阻器的制造方法中的图11和图31所示的工序的下一工序的概略仰视图。
具体实施方式
以下,说明实施方式。此外,对于相同的结构标注相同的参照附图标记,并省略其重复的说明。
(实施方式1)
参照图1和图2说明实施方式1的片式电阻器1。片式电阻器1例如是适用于电流检测的片式电阻器。片式电阻器1例如是分流电阻器。片式电阻器1具有电阻体10、第一导电基底层17、第二导电基底层18、第一电极20和第二电极25。片式电阻器1也可以还具有第一绝缘层15、第二绝缘层16和绝缘覆盖膜30。
电阻体10例如由Cu-Mn合金、Cu-Ni合金或者Ni-Cr合金这样的电阻材料形成。电阻体10包含第一主面11、与第一主面11相反侧的第二主面12、第一侧面13a、与第一侧面13a相反侧的第二侧面13b、第三侧面14a和与第三侧面14a相反侧的第四侧面14b。第一主面11和第二主面12分别沿着第一方向(x方向)和与第一方向(x方向)垂直的第二方向(y方向)延伸。第一方向(x方向)例如是电阻体10的长边方向。第二方向(y方向)例如是电阻体10的短边方向。第一主面11和第二主面12在与第一方向(x方向)和第二方向(y方向)垂直的第三方向(z方向)上相互隔开间隔。第三方向(z方向)是电阻体10的厚度方向。片式电阻器1安装到电路板50(参照图3)时,电阻体10的第一主面11面向电路板50。
第一侧面13a与第一主面11和第二主面12连接。第二侧面13b与第一主面11和第二主面12连接。第一侧面13a与第二侧面13b在第一方向(x方向)上相互隔开间隔。第三侧面14a与第一主面11和第二主面12连接,并且与第一侧面13a和第二侧面13b连接。第四侧面14b与第一主面11和第二主面12连接,并且与第一侧面13a和第二侧面13b连接。第三侧面14a与第四侧面14b在第二方向(y方向)上相互隔开间隔。电阻体10包含在俯视第一主面11时从第一电极20和第二电极25露出的中央部10m。中央部10m在第一方向(x方向)上配置于第一电极20与第二电极25之间。
第一绝缘层15设置在电阻体10的第一主面11上。第一绝缘层15配置在第一电极20与第二电极25之间,使第一电极20与第二电极25相互隔开间隔。第一绝缘层15配置在第一电极层21与第二电极层26之间,使第一电极层21与第二电极层26相互隔开间隔。第一绝缘层15配置在第一导电基底层17与第二导电基底层18之间,使第一导电基底层17与第二导电基底层18相互隔开间隔。第一绝缘层15形成在电阻体10的中央部10m上。第一绝缘层15保护电阻体10。第一绝缘层15包含靠近电阻体10的第一侧面13a的第一端部15a和靠近电阻体10的第二侧面13b的第二端部15b。第一绝缘层15由环氧树脂之类的绝缘树脂形成。
第二绝缘层16设置在电阻体10的第二主面12上。第二绝缘层16配置在第一电极20与第二电极25之间,使第一电极20与第二电极25相互隔开间隔。第二绝缘层16配置在第三电极层22与第四电极层27之间,使第三电极层22与第四电极层27相互隔开间隔。第二绝缘层16形成在电阻体10的中央部10m上。第二绝缘层16保护电阻体10。第二绝缘层16包括靠近电阻体10的第二侧面13b的第三端部16a和靠近电阻体10的第一侧面13a的第四端部16b。第二绝缘层16的第三端部16a可以与第四电极层27接触。第二绝缘层16的第四端部16b可以与第三电极层22接触。第二绝缘层16由环氧树脂之类的绝缘树脂形成。
绝缘覆盖膜30覆盖电阻体10的第三侧面14a、电阻体10的第四侧面14b、电阻体10的第一主面11之中的靠近第三侧面14a的第一带状区域、电阻体10的第一主面11之中的靠近第四侧面14b的第二带状区域、电阻体10的第二主面12之中的靠近第三侧面14a的第三带状区域和电阻体10的第二主面12之中的靠近第四侧面14b的第四带状区域。第一带状区域、第二带状区域、第三带状区域和第四带状区域的长边方向为第一方向(x方向)。绝缘覆盖膜30保护电阻体10。绝缘覆盖膜30由环氧树脂之类的绝缘树脂形成。
第一导电基底层17设置在电阻体10的第一主面11上。第一导电基底层17形成在电阻体10的第一主面11之中的相对于电阻体10的中央部10m靠近电阻体10的第一侧面13a的区域上。第一导电基底层17包含靠近电阻体10的第一侧面13a的端部17a和靠近电阻体10的中央部10m的端部17b。第一导电基底层17也设置在第一绝缘层15上。第一绝缘层15的第一端部15a被第一导电基底层17覆盖。第一导电基底层17的端部17b从第一绝缘层15露出。第一导电基底层17的端部17a、17b被第一电极层21覆盖。第一导电基底层17例如由含有粘合剂的树脂(例如环氧树脂、苯酚树脂或者聚酰亚胺树脂)和分散于粘合剂树脂中的导电颗粒(例如银颗粒)的导电性树脂形成。
第一导电基底层17的第一电阻率比第一电极层21的第二电阻率大,并且比电阻体10的第三电阻率大。因此,在片式电阻器1中流通电流时,在第一导电基底层17中几乎不流通电流。第一导电基底层17使片式电阻器1的电阻值实质上不变化。
第一导电基底层17的第一电阻率例如是第一电极层21的第二电阻率的10倍以上。第一导电基底层17的第一电阻率可以是第一电极层21的第二电阻率的20倍以上,也可以是50倍以上,也可以是100倍以上。第一导电基底层17的第一电阻率例如是电阻体10的第三电阻率的5倍以上。第一导电基底层17的第一电阻率可以是电阻体10的第三电阻率的10倍以上,也可以是25倍以上,也可以是50倍以上。
第二导电基底层18设置在电阻体10的第一主面11上。第二导电基底层18形成在电阻体10的第一主面11之中的相对于电阻体10的中央部10m靠近电阻体10的第二侧面13b的区域上。第二导电基底层18包括靠近电阻体10的第二侧面13b的端部18a和靠近电阻体10的中央部10m的端部18b。第二导电基底层18也设置在第一绝缘层15上。第一绝缘层15的第二端部15b被第二导电基底层18覆盖。第二导电基底层18的端部18b从第一绝缘层15露出。第二导电基底层18的端部18a、18b被第二电极层26覆盖。第二导电基底层18在第一方向(x方向)上与第一导电基底层17隔开间隔。第二导电基底层18例如由含有粘合剂树脂(例如环氧树脂、苯酚树脂或者聚酰亚胺树脂)和分散于粘合剂树脂中的导电颗粒(例如银颗粒)的导电性树脂形成。
第二导电基底层18的第四电阻率比第二电极层26的第五电阻率大,并且比电阻体10的第三电阻率大。因此,当在片式电阻器1中流通电流时,对于第二导电基底层18几乎不流通电流。第二导电基底层18使片式电阻器1的电阻值实质上不变化。
第二导电基底层18的第四电阻率例如是第二电极层26的第五电阻率的10倍以上。第二导电基底层18的第四电阻率也可以是第二电极层26的第五电阻率的20倍以上,也可以是50倍以上,也可以是100倍以上。第二导电基底层18的第四电阻率例如是电阻体10的第三电阻率的5倍以上。第二导电基底层18的第四电阻率也可以是电阻体10的第三电阻率的10倍以上,也可以是25倍以上,也可以是50倍以上。
第一电极20设置在电阻体10的第一侧面13a侧。第一电极20在第一方向(x方向)上相对于电阻体10的中央部10m靠近电阻体10的第一侧面13a。第一电极20沿着电阻体10的第一侧面13a延伸。第一电极20在第一方向(x方向)上与第二导电基底层18和第二电极25隔开间隔。第一电极20包含第一电极层21、第三电极层22和第一金属薄膜层23。
第一电极层21设置在电阻体10的第一主面11上和第一导电基底层17上。第一电极层21靠近电阻体10的第一侧面13a,沿着电阻体10的第一侧面13a延伸。在俯视第一主面11或第二主面12时,第一电极层21之中的与电阻体10接触且最靠近电阻体10的中央部10m的第一部分21m,与第三电极层22之中的与电阻体10接触且最靠近电阻体10的中央部10m的第三部分22m相比更靠近电阻体10的中央部10m,或者与第三电极层22的第三部分22m在同一平面。
第一导电基底层17上的第一电极层21的厚度,与电阻体10的第一主面11上的第一电极层21的厚度相比非常小。第一导电基底层17上的第一电极层21的厚度例如是电阻体10的第一主面11上的第一电极层21的厚度的0.1倍以下。第一电极层21的第二电阻率比电阻体10的第三电阻率小。第一电极层21例如由铜之类的金属形成。第一电极层21例如是镀覆层。
第三电极层22设置在电阻体10的第二主面12上。第三电极层22的第九电阻率比电阻体10的第三电阻率小。第三电极层22例如由铜之类的金属形成。第三电极层22例如是镀覆层。
第一金属薄膜层23将第一电极层21与第三电极层22相互电连接。第一金属薄膜层23覆盖第一电极层21、第三电极层22和电阻体10的第一侧面13a。第一金属薄膜层23由钎焊层之类的含有锡的导电材料形成。第一金属薄膜层23例如是镀覆层。
第二电极25设置在电阻体10的第二侧面13b侧。第二电极25在第一方向(x方向)上相对于电阻体10的中央部10m靠近电阻体10的第二侧面13b。第二电极25沿着电阻体10的第二侧面13b延伸。第二电极25在第一方向(x方向)上与第一导电基底层17和第一电极20隔开间隔。第二电极25包含第二电极层26、第四电极层27和第二金属薄膜层28。
第二电极层26设置在电阻体10的第一主面11上和第二导电基底层18上。第二电极层26靠近电阻体10的第二侧面13b,沿着电阻体10的第二侧面13b延伸。在俯视第一主面11或第二主面12时,第二电极层26之中的与电阻体10接触且最靠近电阻体10的中央部10m的第二部分26m,与第四电极层27之中的与电阻体10接触且最靠近电阻体10的中央部10m的第四部分27m相比更靠近电阻体10的中央部10m,或者与第四电极层27的第四部分27m在同一平面。
第二导电基底层18上的第二电极层26的厚度,与电阻体10的第一主面11上的第二电极层26的厚度相比非常小。第二导电基底层18上的第二电极层26的厚度,例如是电阻体10的第一主面11上的第二电极层26的厚度的0.1倍以下。第二电极层26的第五电阻率比电阻体10的第三电阻率小。第二电极层26例由铜之类的金属形成。第二电极层26例如是镀覆层。
第四电极层27设置在电阻体10的第二主面12上。第四电极层27在第一方向(x方向)上与第三电极层22隔开间隔。第四电极层27的第七电阻率比电阻体10的第三电阻率小。第四电极层27例如由铜之类的金属形成。第四电极层27例如是镀覆层。
第二金属薄膜层28将第二电极层26与第四电极层27相互电连接。第二金属薄膜层28覆盖第二电极层26、第四电极层27和电阻体10的第二侧面13b。第二金属薄膜层28由钎焊层之类的含有锡的导电材料形成。第二金属薄膜层28例如是镀覆层。
第一电极层21之中的与电阻体10接触且最靠近电阻体10的中央部10m的第一部分21m,与第三电极层22之中的与电阻体10接触且最靠近电阻体10的中央部10m的第三部分22m相比更靠近电阻体10的中央部10m,或者与第三电极层22的第三部分22m在同一平面。第二电极层26之中的与电阻体10接触且最靠近电阻体10的中央部10m的第二部分26m,与第四电极层27之中的与电阻体10接触且最靠近电阻体10的中央部10m的第四部分27m相比更靠近电阻体10的中央部10m,或者与第四电极层27的第四部分27m在同一平面。因此,片式电阻器1的电阻值依赖于第一电极层21的第一部分21m与第二电极层26的第二部分26m之间的距离L(参照图2)。
相对于此,如前文所记载,第一导电基底层17和第二导电基底层18实质上不使片式电阻器1的电阻值变化。也就是,即使第一导电基底层17的尺寸和第二导电基底层18的尺寸发生变化,只要距离L不变化,片式电阻器1的电阻值就实质上不变化。
因此,片式电阻器1的电阻值依赖于距离L,而不依赖于第一电极20(第一电极层21)或者第二电极25(第二电极层26)的尺寸。能够与片式电阻器1的电阻值相独立地使片式电阻器1的散热性提高。
参照图3,片式电阻器1例如安装在电路板50。具体而言,电路板50包含绝缘基板51和导电配线52、53。片式电阻器1的第一电极20使用钎焊之类的接合材料54接合于电路板50的导电配线52。片式电阻器1的第二电极25使用钎焊之类的接合材料55,接合于电路板50的导电配线53。
参照图1至图13,对本实施方式的片式电阻器1的制造方法的一例进行说明。
参照图4,本实施方式的片式电阻器1的制造方法具有准备电阻体框架5的工序。电阻体框架5例如由Cu-Mn合金、Cu-Ni合金或者Ni-Cr合金之类的电阻材料形成。电阻体框架5包含多个带状电阻体10a。带状电阻体10a的长边方向为第一方向(x方向)。多个带状电阻体10a分别包含第一主面11、与第一主面11相反侧的第二主面12、第三侧面14a和与第三侧面14a相反侧的第四侧面14b。
参照图5和图6,本实施方式的片式电阻器1的制造方法包括:在带状电阻体10a的第一主面11上形成第一绝缘层15的工序;和在带状电阻体10a的第二主面12上形成第二绝缘层16的工序。第一绝缘层15包含:作为第一方向(x方向)上的第一绝缘层15的端部的第一端部15a;和作为第一方向(x方向)上的第一绝缘层15的端部且与第一端部15a相反侧的第二端部15b。第二绝缘层16包含:作为第一方向(x方向)上的第二绝缘层16的端部的第三端部16a;和作为第一方向(x方向)上的第二绝缘层16的端部且与第三端部16a相反侧的第四端部16b。
第一绝缘层15和第二绝缘层16例如由环氧树脂之类的绝缘树脂形成。第一绝缘层15和第二绝缘层16例如通过丝网印刷之类的印刷而设置。
参照图7,本实施方式的片式电阻器1的制造方法包括在带状电阻体10a的第一主面11上形成第一导电基底层17和第二导电基底层18的工序。第一导电基底层17和第二导电基底层18也可以进一步形成在第一绝缘层15上。第一导电基底层17也可以覆盖第一绝缘层15的第一端部15a。第二导电基底层18也可以覆盖第一绝缘层15的第二端部15b。第一导电基底层17和第二导电基底层18在第一方向(x方向)上相互隔开间隔。第一导电基底层17和第二导电基底层18例如由含有粘合剂树脂(例如环氧树脂、苯酚树脂或者聚酰亚胺树脂)和分散于粘合剂树脂中的导电颗粒(例如银颗粒)的导电性树脂形成。第一导电基底层17和第二导电基底层18例如通过丝网印刷之类的印刷而设置。
参照图8和图9,本实施方式的片式电阻器1的制造方法包括形成绝缘覆盖膜30的工序。绝缘覆盖膜30覆盖:带状电阻体10a的第三侧面14a和第四侧面14b;带状电阻体10a的第一主面11之中的靠近第三侧面14a的第一带状区域;带状电阻体10a的第一主面11之中的靠近第四侧面14b的第二带状区域;状电阻体10a的第二主面12之中的靠近第三侧面14a的第三带状区域;带状电阻体10a的第二主面12之中的靠近第四侧面14b的第四带状区域。绝缘覆盖膜30例如由环氧树脂之类的绝缘树脂形成。绝缘覆盖膜30例如通过浸渍或者印刷而设置。
参照图10和图11,本实施方式的片式电阻器1的制造方法包括形成第一导电膜40和第二导电膜41的工序。第一导电膜40形成在第一导电基底层17上、第二导电基底层18上以及电阻体10的第一主面11之中的从第一绝缘层15、绝缘覆盖膜30、第一导电基底层17和第二导电基底层18露出的部分上。第二导电膜41形成在电阻体10的第二主面12之中的从第二绝缘层16和绝缘覆盖膜30露出的部分上。第一导电膜40和第二导电膜41例如由铜之类的金属形成。
第一导电膜40和第二导电膜41例如通过镀覆设置。第一导电膜40和第二导电膜41例如是金属镀覆膜。电阻体10、第一导电基底层17和第二导电基底层18具有导电性,与此不同,第一绝缘层15、第二绝缘层16和绝缘覆盖膜30具有电绝缘性。因此,第一导电膜40有选择地形成在第一导电基底层17上、第二导电基底层18上以及电阻体10的第一主面11之中的从第一绝缘层15、绝缘覆盖膜30、第一导电基底层17和第二导电基底层18露出的部分上。第二导电膜41有选择地形成在电阻体10的第二主面12之中的从第二绝缘层16和绝缘覆盖膜30露出的部分。
第一导电基底层17的第一电阻率比电阻体10的第三电阻率小。第二导电基底层18的第四电阻率比电阻体10的第三电阻率小。因此,当将第一导电膜40例如通过镀覆形成时,第一导电基底层17上的第一导电膜40的厚度,与电阻体10的第一主面11上的第一导电膜40的厚度相比变得非常小,并且第二导电基底层18上的第一导电膜40的厚度与电阻体10的第一主面11上的第一导电膜40的厚度相比变得非常小。
参照图12和图13,本实施方式的片式电阻器1的制造方法包括分割带状电阻体10a,形成包含第一侧面13a和第二侧面13b的电阻体10的工序。通过将带状电阻体10a分割,第一导电膜40被分割为靠近第一侧面13a的第一电极层21和靠近第二侧面13b的第二电极层26。第二电极层26在第一方向(x方向)上与第一电极层21隔开间隔。通过将带状电阻体10a分割,第二导电膜41被分割为靠近第一侧面13a的第三电极层22和靠近第二侧面13b的第四电极层27。第四电极层27在第一方向(x方向)上与第三电极层22隔开间隔。
然后,本实施方式的片式电阻器1的制造方法包括形成第一金属薄膜层23和第二金属薄膜层28的工序。第一金属薄膜层23将第一电极层21与第三电极层22相互电连接。第一金属薄膜层23覆盖第一电极层21和第三电极层22以及电阻体10的第一侧面13a。第二金属薄膜层28将第二电极层26与第四电极层27相互电连接。第二金属薄膜层28覆盖第二电极层26和第四电极层27以及电阻体10的第二侧面13b。第一金属薄膜层23和第二金属薄膜层28例如由钎焊层之类的含有锡的导电材料形成。
第一金属薄膜层23和第二金属薄膜层28例如通过镀覆而设置。第一金属薄膜层23和第二金属薄膜层28例如是金属镀覆膜。第一电极层21、第二电极层26、电阻体10、第三电极层22和第四电极层27具有导电性,与此不同,第一绝缘层15、第二绝缘层16和绝缘覆盖膜30具有电绝缘性。因此,第一金属薄膜层23有选择地形成在第一电极层21上、第二电极层26上和电阻体10的第一侧面13a上。第二金属薄膜层28有选择地形成在第三电极层22上、第四电极层27上和电阻体10的第二侧面13b上。如此一来,能够得到图1和图2所示的片式电阻器1。
说明本实施方式的片式电阻器1及其制造方法的效果。
本实施方式的片式电阻器1具有电阻体10、第一导电基底层17、第二导电基底层18、第一电极20和第二电极25。电阻体10包含第一主面11、与第一主面11相反侧的第二主面12、与第一主面11和第二主面12连接的第一侧面13a以及与第一侧面13a相反侧的第二侧面13b。第二侧面13b与第一主面11和第二主面12连接。第一导电基底层17设置在电阻体10的第一主面11上。第二导电基底层18设置在电阻体10的第一主面11上,并且与第一导电基底层17隔开间隔。第一电极20设置在电阻体10的第一侧面13a侧,并且与第二导电基底层18隔开间隔。第二电极25设置在电阻体10的第二侧面13b侧,并且与第一导电基底层17和第一电极20隔开间隔。第一电极20包含设置在电阻体10的第一主面11上和第一导电基底层17上的第一电极层21。第二电极25包含设置在电阻体10的第一主面11上和第二导电基底层18上的第二电极层26。第一导电基底层17的第一电阻率比第一电极层21的第二电阻率大,并且比电阻体10的第三电阻率大。第二导电基底层18的第四电阻率比第二电极层26的第五电阻率大,并且比电阻体10的第三电阻率大。
因此,片式电阻器1的电阻值依赖于距离L(参照图2),而不依赖于第一电极20(第一电极层21)的尺寸和第二电极25(第二电极层26)的尺寸。并且,第一电极层21不仅设置在电阻体10的第一主面11上而且设置在第一导电基底层17上。第二电极层26不仅设置在电阻体10的第一主面11上而且设置在第二导电基底层18上。将片式电阻器1接合于电路板50(参照图3)时,片式电阻器1能够以更大的接合面积接合于电路板50。由片式电阻器1产生的热能够更高效地向电路板50散热。依据本实施方式的片式电阻器1,能够与片式电阻器1的电阻值相独立地提高片式电阻器1的散热性。
如上所述,片式电阻器1的电阻值依赖于距离L(参照图2),而不依赖于第一电极20(第一电极层21)的尺寸和第二电极25(第二电极层26)的尺寸。因此,在具有各种距离L且具有各种电阻值的多个片式电阻器1之间,能够使第一电极20的尺寸(第一电极层21)和第二电极25(第二电极层26)的尺寸共通化。安装片式电阻器1的电路板50(参照图3)的导电配线52的尺寸和导电配线53的尺寸能够共通化。安装片式电阻器1的电路板50的设计能够简单化。
本实施方式的片式电阻器1中,第一导电基底层17和第二导电基底层18由含有粘合剂树脂和分散于粘合剂树脂中的导电颗粒(例如银颗粒)的导电性树脂形成。第一电极层21和第二电极层26由金属形成。因此,能够与片式电阻器1的电阻值相独立地提高片式电阻器1的散热性。能够降低片式电阻器1的制造成本。
本实施方式的片式电阻器1还具有设置在电阻体10的第一主面11上的第一绝缘层15。第一绝缘层15配置在第一电极20与第二电极25之间,并且配置在第一导电基底层17与第二导电基底层18之间。
第一绝缘层15保护电阻体10。片式电阻器1的寿命延长。第一绝缘层15防止第一导电基底层17与第二导电基底层18相互接触的状况和第一电极层21与第二电极层26相互接触的状况。
在本实施方式的片式电阻器1中,靠近电阻体10的第一侧面13a的第一绝缘层15的第一端部15a被第一导电基底层17覆盖。靠近电阻体10的第二侧面13b的第一绝缘层15的第二端部15b被第二导电基底层18覆盖。依据本实施方式的片式电阻器1,能够与片式电阻器1的电阻值相独立地提高片式电阻器1的散热性。
在本实施方式的片式电阻器1中,第一电极20还包含第三电极层22和第一金属薄膜层23。第三电极层22设置在电阻体10的第二主面12上。第一金属薄膜层23将第一电极层21与第三电极层22相互电连接。第二电极25还包含第四电极层27和第二金属薄膜层28。第四电极层27设置在电阻体10的第二主面12上,并且与第三电极层22隔开间隔。第二金属薄膜层28将第二电极层26与第四电极层27相互电连接。
在将片式电阻器1安装到电路板50(参照图3)时,在片式电阻器1中产生的热不仅从电阻体10的第一主面11,而且也能够通过第三电极层22、第一金属薄膜层23、第四电极层27和第二金属薄膜层28从电阻体10的第二主面12向电路板50散热。片式电阻器1的散热性能够提高。
在本实施方式的片式电阻器1中,电阻体10包含在俯视第一主面11时从第一电极20和第二电极25露出的中央部10m。第一电极层21之中的与电阻体10接触且最靠近电阻体10的中央部10m的第一部分21m,与第三电极层22之中的与电阻体10接触且最靠近电阻体10的中央部10m的第三部分22m相比更靠近电阻体10的中央部10m,或者与第三电极层22的第三部分22m在同一平面。第二电极层26之中的与电阻体10接触且最靠近电阻体10的中央部10m的第二部分26m,与第四电极层27之中的与电阻体10接触且最靠近电阻体10的中央部10m的第四部分27m相比更靠近电阻体10的中央部10m,或者与第四电极层27的第四部分27m在同一平面。
片式电阻器1的电阻值依赖于第一电极层21的第一部分21m与第二电极层26的第二部分26m之间的距离L,而不依赖于第一电极20的尺寸和第二电极25的尺寸。依据本实施方式的片式电阻器1,能够与片式电阻器1的电阻值相独立地提高片式电阻器1的散热性。
在本实施方式的片式电阻器1中,第一金属薄膜层23和第二金属薄膜层28由含有锡的导电材料形成。因此,容易使用钎焊将片式电阻器1安装到电路板50(参照图3)。
在本实施方式的片式电阻器1中,还包括设置在电阻体10的第二主面12上的第二绝缘层16。第二绝缘层16配置在第三电极层22与第四电极层27之间。
第二绝缘层16保护电阻体10。片式电阻器1的寿命延长。第二绝缘层16防止第三电极层22与第四电极层27相互接触。
在本实施方式的片式电阻器1中,片式电阻器1为分流电阻器。因此,能够与片式电阻器1的电阻值相独立地提高片式电阻器1的散热性。能够提供适合于电流检测的片式电阻器1。
本实施方式的片式电阻器1的制造方法包括:在带状电阻体10a的第一主面11上形成第一导电基底层17和与第一导电基底层17隔开间隔的第二导电基底层18的工序;和在第一导电基底层17上、第二导电基底层18上以及带状电阻体10a的第一主面11之中的从第一导电基底层17和第二导电基底层18露出的部分上形成第一导电膜40的工序。本实施方式的片式电阻器1的制造方法还包括分割带状电阻体10a,形成包含第一侧面13a和第二侧面13b的电阻体10的工序。通过将带状电阻体10a分割,第一导电膜40被分割为靠近第一侧面13a的第一电极层21和靠近第二侧面13b且与第一电极层21隔开间隔的第二电极层26。第一导电基底层17的第一电阻率比第一电极层21的第二电阻率大,并且比电阻体10的第三电阻率大。第二导电基底层18的第四电阻率比第二电极层26的第五电阻率大,并且比电阻体10的第三电阻率大。
因此,片式电阻器1的电阻值依赖于距离L(参照图2),而不依赖于第一电极层21的尺寸和第二电极层26的尺寸。并且,第一电极层21不仅设置在电阻体10的第一主面11上,而且也设置在第一导电基底层17上。第二电极层26不仅设置在电阻体10的第一主面11,而且也设置在第二导电基底层18上。在将片式电阻器1接合于电路板50(参照图3)时,片式电阻器1能够以更大的接合面积接合于电路板50。由片式电阻器1产生的热能够更高效地向电路板50散热。依据本实施方式的片式电阻器1的制造方法,可获得能够与电阻值相独立地提高散热性的片式电阻器1。
另外,如上所述,片式电阻器1的电阻值依赖于距离L(参照图2),而不依赖于第一电极层21的尺寸和第二电极层26的尺寸。因此,在具有各种距离L且具有各种电阻值的多个片式电阻器1之间,第一电极层21的尺寸和第二电极层26的尺寸能够共通化。安装有片式电阻器1的电路板50(参照图3)的导电配线52的尺寸和导电配线53的尺寸能够共通化。安装片式电阻器1的电路板50(参照图3)的设计能够简单化。
在本实施方式的片式电阻器1的制造方法中,第一导电基底层17和第二导电基底层18通过印刷而设置。第一导电膜40通过镀覆而设置。因此,能够提高片式电阻器1的生产率,并且能够降低片式电阻器1的制造成本。
(实施方式2)
参照图14和图15说明实施方式2的片式电阻器1b。本实施方式的片式电阻器1b具有与实施方式1的片式电阻器1相同的结构,但在以下的方面有差异。
片式电阻器1b还具有第三导电基底层33。片式电阻器1b也可以还具有第三绝缘层35。
第三导电基底层33设置在电阻体10的第二主面12上和第二绝缘层16上。第三导电基底层33与第四电极层27接触,并且在第一方向(x方向)上与第三电极层22隔开间隔。第三导电基底层33的一部分从第三绝缘层35露出。第三导电基底层33包含靠近第一侧面13a的端部33a。第三导电基底层33的端部33a由第三绝缘层35覆盖。第三导电基底层33的端部33a在第一方向(x方向)上与第三电极层22隔开间隔。
与电阻体10的第二侧面13b靠近的第二绝缘层16的第三端部16a被第三导电基底层33覆盖。在俯视电阻体10的第二主面12时,第三导电基底层33重叠于第二导电基底层18。在俯视电阻体10的第二主面12时,第三导电基底层33重叠于在第一电极20与第二电极25相互隔开间隔的第一方向(x方向)上的电阻体10的中央部10m。在俯视电阻体10的第二主面12时,第三导电基底层33也可以重叠于第一导电基底层17。与电阻体10的第一侧面13a靠近的第二绝缘层16的第四端部16b从第三导电基底层33露出。
第三导电基底层33的第六电阻率比第四电极层27的第七电阻率大,并且比电阻体10的第三电阻率大。因此,在片式电阻器1中流通电流时,在第三导电基底层33中几乎不流通电流。第三导电基底层33实质上不使片式电阻器1的电阻值变化。
第三导电基底层33的第六电阻率例如是第四电极层27的第七电阻率的10倍以上。第三导电基底层33的第六电阻率也可以是第四电极层27的第七电阻率的20倍以上,也可以是50倍以上,也可以是100倍以上。第三导电基底层33的第六电阻率例如是电阻体10的第三电阻率的5倍以上。第三导电基底层33的第六电阻率可以是电阻体10的第三电阻率的10倍以上,也可以是25倍以上,也可以是50倍以上。第三导电基底层33由含有粘合剂树脂(例如环氧树脂、苯酚树脂或者聚酰亚胺树脂)和分散于粘合剂树脂中的导电颗粒(例如银颗粒)的导电性树脂形成。
第四电极层27进一步设置在第三导电基底层33上。第三导电基底层33上的第四电极层27的厚度,与电阻体10的第一主面11上的第四电极层27的厚度相比非常小。第三导电基底层33上的第四电极层27的厚度,例如是电阻体10的第一主面11上的第四电极层27的厚度的0.1倍以下。
第三绝缘层35设置在第三导电基底层33上和第二绝缘层16上。第三绝缘层35保护第三导电基底层33。第三绝缘层35由环氧树脂之类的绝缘树脂形成。
参照图4至图7和图14至图20,说明本实施方式的片式电阻器1b的制造方法。本实施方式的片式电阻器1b的制造方法包括与实施方式1的片式电阻器1的制造方法同样的工序,但主要在以下的方面不同。
本实施方式的片式电阻器1c的制造方法包括图4至图6所示的工序。参照图7和图16,本实施方式的片式电阻器1b的制造方法包括在带状电阻体10a的第一主面11上形成第一导电基底层17和第二导电基底层18,并且在带状电阻体10a的第二主面12上和第二绝缘层16上形成第三导电基底层33的工序。
第二绝缘层16的第三端部16a被第三导电基底层33覆盖。在俯视带状电阻体10a的第二主面12时,第三导电基底层33重叠于第二导电基底层18。在俯视带状电阻体10a的第二主面12时,第三导电基底层33也可以重叠于第一导电基底层17。第二绝缘层16的第四端部16b从第三导电基底层33露出。
第三导电基底层33例如由含有粘合剂树脂(例如环氧树脂、苯酚树脂或者聚酰亚胺树脂)分散于粘合剂树脂中的导电颗粒(例如银颗粒)的导电性树脂形成。第三导电基底层33例如通过丝网印刷之类的印刷而设置。
参照图17,本实施方式的片式电阻器1b的制造方法包括在第三导电基底层33上和第二绝缘层16上形成第三绝缘层35的工序。第三导电基底层33的一部分从第三绝缘层35露出。第三绝缘层35例如由环氧树脂之类的绝缘树脂形成。第三绝缘层35例如通过丝网印刷之类的印刷而设置。
参照图8和图18,本实施方式的片式电阻器1b的制造方法包括形成绝缘覆盖膜30的工序。本实施方式中的形成绝缘覆盖膜30的工序,与实施方式1中的形成绝缘覆盖膜30的工序相同。绝缘覆盖膜30进一步覆盖第三绝缘层35之中的靠近第三侧面14a的第五带状区域和第三绝缘层35之中的靠近第四侧面14b的第六带状区域。
参照图10和图19,本实施方式的片式电阻器1b的制造方法,与实施方式1的片式电阻器1的制造方法同样地包括形成第一导电膜40和第二导电膜41的工序。第二导电膜41形成在第三导电基底层33上和电阻体10的第二主面12之中的从绝缘覆盖膜30、第三绝缘层35和第三导电基底层33露出的部分上。
第三导电基底层33的第六电阻率比电阻体10的第三电阻率小。因此,第二导电膜41例如通过镀覆形成时,第三导电基底层33上的第二导电膜41的厚度,与电阻体10的第一主面11上的第二导电膜41的厚度相比变得非常小。
参照图12和图20,本实施方式的片式电阻器1b的制造方法与实施方式1的片式电阻器1的制造方法同样地,包括分割带状电阻体10a,形成包含第一侧面13a和第二侧面13b的电阻体10的工序。通过将带状电阻体10a分割,第一导电膜40被分割为第一电极层21和第二电极层26。第二导电膜41被分割为第三电极层22和第四电极层27。第三导电基底层33与第四电极层27接触,并且与第三电极层22隔开间隔。第四电极层27不仅设置在电阻体10的第二主面12上,而且也设置在第三导电基底层33上。
并且,本实施方式的片式电阻器1b的制造方法与实施方式1的片式电阻器1的制造方法同样地,包括形成第一金属薄膜层23和第二金属薄膜层28的工序。如此一来,获得图14和图15所示的片式电阻器1b。
本实施方式的片式电阻器1b及其制造方法,不仅起到实施方式1的片式电阻器1及其制造方法的效果,还起到以下的效果。
本实施方式的片式电阻器1b还具有设置在电阻体10的第二主面12上和第二绝缘层16上的第三导电基底层33。第三导电基底层33与第四电极层27接触,并且与第三电极层22隔开间隔。与电阻体10的第二侧面13b靠近的第二绝缘层16的第三端部16a被第三导电基底层33覆盖。第三导电基底层33的第六电阻率比第四电极层27的第七电阻率大,并且比电阻体10的第三电阻率大。
在将片式电阻器1b安装于电路板50(参照图3)时,在片式电阻器1b中产生的热,不仅从电阻体10的第一主面11,而且能够通过第三导电基底层33、第四电极层27和第二金属薄膜层28从电阻体10的第二主面12向电路板50散热。而且,第三导电基底层33实质上不使片式电阻器1b的电阻值变化。能够与片式电阻器1b的电阻值相独立地提高片式电阻器1b的散热性。
本实施方式的片式电阻器1b中,在俯视电阻体10的第二主面12时,第三导电基底层33重叠于在第一电极20与第二电极25相互隔开间隔的方向(第一方向(x方向))上的电阻体10的中央部10m。
在将片式电阻器1b安装于电路板50(参照图3)时,在片式电阻器1b中产生的热,能够从片式电阻器1b中温度变得最高的电阻体10的中央部10m,通过第三导电基底层33、第四电极层27和第二金属薄膜层28向电路板50(参照图3)散热。能够提高片式电阻器1b的散热性。
本实施方式的片式电阻器1b中,第三导电基底层33由含有粘合剂树脂和分散于粘合剂树脂中的导电颗粒的导电性树脂形成。第四电极层27由金属形成。因此,能够与片式电阻器1b的电阻值相独立地提高片式电阻器1b的散热性。能够降低片式电阻器1b的制造成本。
本实施方式的片式电阻器1b的制造方法还包括:在带状电阻体10a的与第一主面11相反侧的带状电阻体10a的第二主面12上形成第二绝缘层16的工序;在带状电阻体10a的第二主面12上和第二绝缘层16上形成第三导电基底层33的工序;在第三导电基底层33上和带状电阻体10a的第二主面12之中的从第三导电基底层33露出的部分上,形成第二导电膜41的工序;以及形成第一金属薄膜层23和第二金属薄膜层28的工序。通过将带状电阻体10a分割,第二导电膜41被分割为靠近第一侧面13a的第三电极层22和靠近第二侧面13b且与第三电极层22隔开间隔的第四电极层27。第三导电基底层33与第四电极层27接触,并且与第三电极层22隔开间隔。第一金属薄膜层23将第一电极层21与第三电极层22相互电连接。第二金属薄膜层28将第二电极层26与第四电极层27相互电连接。第三导电基底层33的第六电阻率比第四电极层27的第七电阻率大且比电阻体10的第三电阻率大。
将片式电阻器1b安装到电路板50(参照图3)时,在片式电阻器1b中产生的热不仅从电阻体10的第一主面11,而且也能够通过第三导电基底层33、第四电极层27和第二金属薄膜层28从电阻体10的第二主面12向电路板50散热。另外,第三导电基底层33实质上不使片式电阻器1b的电阻值变化。能够获得与电阻值相独立地提高了散热性的片式电阻器1b。
本实施方式的片式电阻器1b的制造方法中,第三导电基底层33通过印刷而设置。第二导电膜41通过镀覆而设置。因此,能够提高片式电阻器1b的生产率,并且能够降低片式电阻器1b的制造成本。
(实施方式3)
参照图21和图22,说明实施方式3的片式电阻器1c。本实施方式的片式电阻器1c具有与实施方式2的片式电阻器1b同样的结构,但在以下的方面有差异。
片式电阻器1c还具有第四导电基底层34。第四导电基底层34设置在电阻体10的第二主面12上和第二绝缘层16上。第四导电基底层34与第三电极层22接触,并且在第一方向(x方向)上与第三导电基底层33和第四电极层27隔开间隔。第四导电基底层34的一部分从第三绝缘层35露出。第四导电基底层34包含靠近第二侧面13b的端部34a。第四导电基底层34的端部34a被第三绝缘层35覆盖。第四导电基底层34的端部34a在第一方向(x方向)上与第三导电基底层33的端部33a和第四电极层27隔开间隔。
与电阻体10的第一侧面13a靠近的第二绝缘层16的第四端部16b被第四导电基底层34覆盖。在俯视电阻体10的第二主面12时,第四导电基底层34重叠于第一导电基底层17。在俯视电阻体10的第二主面12时,第四导电基底层34与在第一电极20和第二电极25相互隔开间隔的第一方向(x方向)上的电阻体10的中央部10m隔开间隔。
第四导电基底层34的第八电阻率比第三电极层22的第九电阻率大,且比电阻体10的第三电阻率大。因此,在片式电阻器1中流通电流时,在第四导电基底层34中几乎不流通电流。第四导电基底层34实质上不使片式电阻器1的电阻值变化。
第四导电基底层34的第八电阻率例如是第三电极层22的第九电阻率的10倍以上。第四导电基底层34的第八电阻率也可以是第三电极层22的第九电阻率的20倍以上,也可以是50倍以上,也可以是100倍以上。第四导电基底层34的第八电阻率例如是电阻体10的第三电阻率的5倍以上。第四导电基底层34的第八电阻率也可以是电阻体10的第三电阻率的10倍以上,也可以是25倍以上,也可以是50倍以上。第四导电基底层34由含有粘合剂树脂(例如环氧树脂、苯酚树脂或者聚酰亚胺树脂)和分散于粘合剂树脂中的导电颗粒(例如银颗粒)的导电性树脂形成。
第三电极层22进一步设置在第四导电基底层34上。第四导电基底层34上的第三电极层22的厚度与电阻体10的第一主面11上的第三电极层22的厚度相比非常小。第四导电基底层34上的第三电极层22的厚度,例如是电阻体10的第一主面11上的第三电极层22的厚度的0.1倍以下。
第三绝缘层35设置在第三导电基底层33上、第四导电基底层34上和第二绝缘层16上。第三绝缘层35保护第三导电基底层33和第四导电基底层34。
参照图4至图7、图10、图12和图21至图25,说明本实施方式的片式电阻器1c的制造方法。本实施方式的片式电阻器1c的制造方法包括与实施方式2的片式电阻器1b的制造方法同样的工序,但主要在以下的方面有差异。
本实施方式的片式电阻器1c的制造方法包括如图4至图6所示的工序。参照图7和图23,本实施方式的片式电阻器1c的制造方法包括在带状电阻体10a的第一主面11上形成第一导电基底层17和第二导电基底层18,并且在带状电阻体10a的第二主面12上和第二绝缘层16上形成第三导电基底层33和第四导电基底层34的工序。
第二绝缘层16的第四端部16b被第四导电基底层34覆盖。在俯视带状电阻体10a的第二主面12时,第四导电基底层34重叠于第一导电基底层17。第四导电基底层34在第一方向(x方向)上与第三导电基底层33隔开间隔。
第四导电基底层34例如由含有粘合剂树脂(例如环氧树脂、苯酚树脂或者聚酰亚胺树脂)和分散于粘合剂树脂中的导电颗粒(例如银颗粒)的导电性树脂形成。第四导电基底层34例如通过丝网印刷之类的印刷而设置。
参照图24,本实施方式的片式电阻器1c的制造方法包括在第三导电基底层33上、第四导电基底层34上和第二绝缘层16上形成第三绝缘层35的工序。第三导电基底层33的一部分和第四导电基底层34的一部分从第三绝缘层35露出。
参照图8和图25,本实施方式的片式电阻器1c的制造方法包括形成绝缘覆盖膜30的工序。本实施方式中的形成绝缘覆盖膜30的工序,与实施方式2中的形成绝缘覆盖膜30的工序相同。
参照图10和图19,本实施方式的片式电阻器1c的制造方法,与实施方式2的片式电阻器1b的制造方法同样地包括形成第一导电膜40和第二导电膜41的工序。第二导电膜41形成在第三导电基底层33上、第四导电基底层34上以及电阻体10的第二主面12之中的从绝缘覆盖膜30、第三绝缘层35、第三导电基底层33和第四导电基底层34露出的部分上。
第四导电基底层34的第八电阻率比电阻体10的第三电阻率小。因此,将第二导电膜41例如通过镀覆形成时,第四导电基底层34上的第二导电膜41的厚度,与电阻体10的第一主面11上的第二导电膜41的厚度相比变得非常小。
参照图12和图20,本实施方式的片式电阻器1c的制造方法与实施方式2的片式电阻器1b的制造方法同样地,包括将带状电阻体10a分割,形成包含第一侧面13a和第二侧面13b的电阻体10的工序。通过将带状电阻体10a分割,第一导电膜40被分割为第一电极层21和第二电极层26。第二导电膜41被分割为第三电极层22和第四电极层27。第四导电基底层34与第三电极层22接触,并且与第四电极层27隔开间隔。第三电极层22不仅形成在电阻体10的第二主面12上,而且也形成在第四导电基底层34上。
然后,本实施方式的片式电阻器1c的制造方法与实施方式2的片式电阻器1b的制造方法同样地,包括形成第一金属薄膜层23和第二金属薄膜层28的工序。如此一来,得到图21和图22所示的片式电阻器1c。
本实施方式的片式电阻器1c及其制造方法,不仅起到实施方式2的片式电阻器1b及其制造方法的效果,还起到以下的效果。
本实施方式的片式电阻器1c,还具有设置在电阻体10的第二主面12上和第二绝缘层16上的第四导电基底层34。第四导电基底层34与第三电极层22接触,并且与第三导电基底层33和第四电极层27隔开间隔。与电阻体10的第一侧面13a靠近的第二绝缘层16的第四端部16b被第四导电基底层34覆盖。第四导电基底层34的第八电阻率比第三电极层22的第九电阻率大,并且比电阻体10的第三电阻率大。
在将片式电阻器1c安装到电路板50(参照图3)时,在片式电阻器1c中产生的热不仅从电阻体10的第一主面11,也能够通过第三导电基底层33、第四导电基底层34、第三电极层22和第四电极层27从电阻体10的第二主面12向电路板50散热。另外,第四导电基底层34实质上不使片式电阻器1c的电阻值变化。能够与片式电阻器1c的电阻值相独立地提高片式电阻器1c的散热性。
本实施方式的片式电阻器1c中,第四导电基底层34由含有粘合剂树脂和分散于粘合剂树脂中的导电颗粒的导电性树脂形成。第三电极层22由金属形成。因此,能够与片式电阻器1c的电阻值相独立地提高片式电阻器1c的散热性。能够降低片式电阻器1c的制造成本。
本实施方式的片式电阻器1c的制造方法还包括在带状电阻体10a的第二主面12上和第二绝缘层16上形成与第三导电基底层33隔开间隔的第四导电基底层34的工序。第二导电膜41也形成在第四导电基底层34上。第四导电基底层34与第三电极层22接触,并且与第四电极层27隔开间隔。第四导电基底层34的第八电阻率比第三电极层22的第九电阻率大,并且比电阻体10的第三电阻率大。
在将片式电阻器1c安装到电路板50(参照图3)时,在片式电阻器1c中产生的热不仅从电阻体10的第一主面11,还能够通过第三导电基底层33、第四导电基底层34、第三电极层22和第四导电基底层34从电阻体10的第二主面12向电路板50散热。另外,第四导电基底层34实质上不使片式电阻器1c的电阻值变化。能够得到与电阻值相独立地提高了散热性的片式电阻器1c。
在本实施方式的片式电阻器1c的制造方法中,第四导电基底层34通过印刷而设置。因此,能够提高片式电阻器1c的生产率,并且能够降低片式电阻器1c的制造成本。
(实施方式4)
参照图26和图27说明实施方式4的片式电阻器1d。本实施方式的片式电阻器1d具有与实施方式1的片式电阻器1同样的结构,但在以下的方面存在差异。
第一绝缘层15也设置在第一导电基底层17上。第一绝缘层15的第一端部15a从第一导电基底层17露出。第一导电基底层17的端部17b被第一绝缘层15覆盖。第一导电基底层17的端部17b与第一电极层21隔开间隔。第一绝缘层15也设置在第二导电基底层18上。第一绝缘层15的第二端部15b从第一导电基底层17露出。第二导电基底层18的端部18b被第一绝缘层15覆盖。第二导电基底层18的端部18b与第二电极层26隔开间隔。
参照图4、图6、图9、图11、图13和图28至图32,说明本实施方式的片式电阻器1d的制造方法。本实施方式的片式电阻器1d的制造方法包括与实施方式1的片式电阻器1的制造方法同样的工序,但主要在以下的方面存在差异。
本实施方式的片式电阻器1d的制造方法包括图4所示的工序。参照图28,本实施方式的片式电阻器1d的制造方法包括在带状电阻体10a的第一主面11上形成第一导电基底层17和第二导电基底层18的工序。第一导电基底层17与第二导电基底层18在第一方向(x方向)上相互隔开间隔。
第一导电基底层17包含作为第一方向(x方向)上的第一导电基底层17的端部的端部17a,和作为第一方向(x方向)上的第一导电基底层17的端部且与端部17a相反侧的端部17b。第二导电基底层18包含作为第一方向(x方向)上的第二导电基底层18的端部的端部18a,和作为第一方向(x方向)上的第二导电基底层18的端部且与端部18a相反侧的端部18b。第一导电基底层17的端部17b与第二导电基底层18的端部18b相对。第一导电基底层17与第二导电基底层18例如通过丝网印刷之类的印刷而设置。
参照图6和图29,本实施方式的片式电阻器1d的制造方法包括:在带状电阻体10a的第一主面11上、第一导电基底层17上和第二导电基底层18上形成第一绝缘层15的工序;和在带状电阻体10a的第二主面12上形成第二绝缘层16的工序。第一绝缘层15形成在第一导电基底层17与第二导电基底层18之间。第一导电基底层17的端部17b被第一绝缘层15覆盖。第二导电基底层18的端部18b被第一绝缘层15覆盖。
第一绝缘层15包含作为第一方向(x方向)上的第一绝缘层15的端部的第一端部15a,和作为第一方向(x方向)上的第一绝缘层15的端部且与第一端部15a相反侧的第二端部15b。第一绝缘层15的第一端部15a处于第一导电基底层17上,覆盖第一导电基底层17的端部17b。第一绝缘层15的第二端部15b处于第二导电基底层18上,覆盖第二导电基底层18的端部18b。第二绝缘层16包括作为第一方向(x方向)上的第二绝缘层16的端部的第三端部16a,和作为第一方向(x方向)上的第二绝缘层16的端部且与第三端部16a相反侧的第四端部16b。
参照图9和图30,本实施方式的片式电阻器1d的制造方法与实施方式1的片式电阻器1的制造方法同样地,包括形成绝缘覆盖膜30的工序。参照图11和图31,本实施方式的片式电阻器1d的制造方法与实施方式1的片式电阻器1的制造方法同样地,包括形成第一导电膜40和第二导电膜41的工序。参照图13和图32,本实施方式的片式电阻器1d的制造方法与实施方式1的片式电阻器1的制造方法同样地,包括分割带状电阻体10a,形成包含第一侧面13a和第二侧面13b的电阻体10的工序。然后,本实施方式的片式电阻器1d的制造方法与实施方式1的片式电阻器1的制造方法同样地,包括形成第一金属薄膜层23和第二金属薄膜层28的工序。如此一来,得到图26和图27所示的片式电阻器1d。
本实施方式的片式电阻器1d起到与实施方式1的片式电阻器1同样的以下的效果。
本实施方式的片式电阻器1d中,电阻体10包含在俯视第一主面11时从第一电极20和第二电极25露出的中央部10m。与电阻体10的中央部10m靠近的第一导电基底层17的端部17b被第一绝缘层15覆盖。与电阻体10的中央部10m靠近的第二导电基底层18的端部18b被第一绝缘层15覆盖。依据本实施方式的片式电阻器1d,能够与片式电阻器1d的电阻值相独立地提高片式电阻器1d的散热性。
本次公开的实施方式1至实施方式4的全部内容均为例示而不应该认为是限制性的内容。只要不存在矛盾,也可以将本次公开的实施方式1至实施方式4的至少二个相互组合。例如,也可以在实施方式4的片式电阻器1d设置实施方式2的第三导电基底层33和第三绝缘层35。也可以在实施方式4的片式电阻器1d设置实施方式3的第三导电基底层33、第四导电基底层34和第三绝缘层35。本发明的范围不只是上述的说明,而由权利要求的范围表示,应该包括与权利要求的范围等同的意义和范围内的全部的变更。
附图标记的说明
1、1b、1c、1d片式电阻器,5电阻体框架,10电阻体,10a带状电阻体,10m中央部,11第一主面,12第二主面,13a第一侧面,13b第二侧面,14a第三侧面,14b第四侧面,15第一绝缘层,15a第一端部,15b第二端部,16第二绝缘层,16a第三端部,16b第四端部,17第一导电基底层,17a、17b端部,18第二导电基底层,18a、18b端部,20第一电极,21第一电极层,21m第一部分,22第三电极层,22m第三部分,23第一金属薄膜层,25第二电极,26第二电极层,26m第二部分,27第四电极层,27m第四部分,28第二金属薄膜层,30绝缘覆盖膜,33第三导电基底层,33a端部,34第四导电基底层,34a端部,35第三绝缘层,40第一导电膜,41第二导电膜,50电路板,51绝缘基板,52、53导电配线,54、55接合材料。

Claims (20)

1.一种片式电阻器,其特征在于:
具有电阻体,其包含第一主面、与所述第一主面相反侧的第二主面、与所述第一主面和所述第二主面连接的第一侧面和与所述第一侧面相反侧的第二侧面,所述第二侧面与所述第一主面和所述第二主面连接,
所述片式电阻器还具有:
设置在所述第一主面上的第一导电基底层;
设置在所述第一主面上且与所述第一导电基底层隔开间隔的第二导电基底层;
设置在所述电阻体的所述第一侧面侧且与所述第二导电基底层隔开间隔的第一电极;和
设置在所述电阻体的所述第二侧面侧且与所述第一导电基底层和所述第一电极隔开间隔的第二电极,
所述第一电极包含设置在所述第一主面上和所述第一导电基底层上的第一电极层,
所述第二电极包含设置在所述第一主面上和所述第二导电基底层上的第二电极层,
所述第一导电基底层的第一电阻率比所述第一电极层的第二电阻率大,并且比所述电阻体的第三电阻率大,
所述第二导电基底层的第四电阻率比所述第二电极层的第五电阻率大,并且比所述电阻体的所述第三电阻率大。
2.如权利要求1所述的片式电阻器,其特征在于:
所述第一导电基底层和所述第二导电基底层,由含有粘合剂树脂和分散于所述粘合剂树脂中的导电颗粒的导电性树脂形成,
所述第一电极层和所述第二电极层由金属形成。
3.如权利要求1或2所述的片式电阻器,其特征在于:
还具有设置在所述第一主面上的第一绝缘层,
所述第一绝缘层配置在所述第一电极与所述第二电极之间,并且,配置在所述第一导电基底层与所述第二导电基底层之间。
4.如权利要求3所述的片式电阻器,其特征在于:
靠近所述第一侧面的所述第一绝缘层的第一端部被所述第一导电基底层覆盖,
靠近所述第二侧面的所述第一绝缘层的第二端部被所述第二导电基底层覆盖。
5.如权利要求3所述的片式电阻器,其特征在于:
所述电阻体包含在俯视所述第一主面时从所述第一电极和所述第二电极露出的中央部,
靠近所述中央部的所述第一导电基底层的端部被所述第一绝缘层覆盖,
靠近所述中央部的所述第二导电基底层的端部被所述第一绝缘层覆盖。
6.如权利要求1~4中任一项所述的片式电阻器,其特征在于:
所述第一电极还包含第三电极层和第一金属薄膜层,所述第三电极层设置在所述第二主面上,所述第一金属薄膜层将所述第一电极层与所述第三电极层相互电连接,
所述第二电极还包含第四电极层和第二金属薄膜层,所述第四电极层设置在所述第二主面上且与所述第三电极层隔开间隔,所述第二金属薄膜层将所述第二电极层与所述第四电极层相互电连接。
7.如权利要求6所述的片式电阻器,其特征在于:
所述电阻体包含在俯视所述第一主面时从所述第一电极和所述第二电极露出的中央部,
所述第一电极层之中的与所述电阻体接触且最靠近所述电阻体的所述中央部的第一部分,与所述第三电极层之中的与所述电阻体接触且最靠近所述电阻体的所述中央部的第三部分相比更靠近所述电阻体的所述中央部,或者与所述第三电极层的所述第三部分在同一平面,
所述第二电极层之中的与所述电阻体接触且最靠近所述电阻体的所述中央部的第二部分,与所述第四电极层之中的与所述电阻体接触且最靠近所述电阻体的所述中央部的第四部分相比更靠近所述电阻体的所述中央部,或者与所述第四电极层的所述第四部分在同一平面。
8.如权利要求6或7所述的片式电阻器,其特征在于:
还具有设置在所述第二主面上的第二绝缘层,
所述第二绝缘层配置在所述第三电极层与所述第四电极层之间。
9.如权利要求8所述的片式电阻器,其特征在于:
还具有设置在所述第二主面上和所述第二绝缘层上的第三导电基底层,
所述第三导电基底层与所述第四电极层接触并且与所述第三电极层隔开间隔,
靠近所述第二侧面的所述第二绝缘层的第三端部被所述第三导电基底层覆盖,
所述第三导电基底层的第六电阻率比所述第四电极层的第七电阻率大,并且比所述电阻体的所述第三电阻率大。
10.如权利要求9所述的片式电阻器,其特征在于:
在俯视所述第二主面时,所述第三导电基底层重叠于在所述第一电极与所述第二电极相互隔开间隔的方向上的所述电阻体的所述中央部。
11.如权利要求9或10所述的片式电阻器,其特征在于:
所述第三导电基底层由含有粘合剂树脂和分散于所述粘合剂树脂中的导电颗粒的导电性树脂形成,
所述第四电极层由金属形成。
12.如权利要求9~11中任一项所述的片式电阻器,其特征在于:
还具有设置在所述第二主面上和所述第二绝缘层上的第四导电基底层,
所述第四导电基底层与所述第三电极层接触,且与所述第三导电基底层和所述第四电极层隔开间隔,
靠近所述第一侧面的所述第二绝缘层的第四端部被所述第四导电基底层覆盖,
所述第四导电基底层的第八电阻率比所述第三电极层的第九电阻率大,且比所述电阻体的所述第三电阻率大。
13.如权利要求12所述的片式电阻器,其特征在于:
所述第四导电基底层由含有粘合剂树脂和分散于所述粘合剂树脂中的导电颗粒的导电性树脂形成,
所述第三电极层由金属形成。
14.如权利要求1~13中任一项所述的片式电阻器,其特征在于:
所述片式电阻器为分流电阻器。
15.一种片式电阻器的制造方法,其特征在于,包括:
在带状电阻体的第一主面上形成第一导电基底层和与所述第一导电基底层隔开间隔的第二导电基底层的工序;
在所述第一导电基底层上、所述第二导电基底层上以及所述第一主面之中的从所述第一导电基底层和所述第二导电基底层露出的部分上形成第一导电膜的工序;和
分割所述带状电阻体,形成包含第一侧面和第二侧面的电阻体的工序,
通过分割所述带状电阻体,所述第一导电膜被分割为靠近所述第一侧面的第一电极层和靠近所述第二侧面且与所述第一电极层隔开间隔的第二电极层,
所述第一导电基底层的第一电阻率比所述第一电极层的第二电阻率大,并且比所述电阻体的第三电阻率大,
所述第二导电基底层的第四电阻率比所述第二电极层的第五电阻率大,并且比所述电阻体的所述第三电阻率大。
16.如权利要求15所述的片式电阻器的制造方法,其特征在于:
所述第一导电基底层和所述第二导电基底层通过印刷而设置,
所述第一导电膜通过镀覆而设置。
17.如权利要求15或16所述的片式电阻器的制造方法,其特征在于,还包括:
在与所述第一主面相反侧的所述带状电阻体的第二主面上形成第二绝缘层的工序;
在所述第二主面上和所述第二绝缘层上形成第三导电基底层的工序;
在所述第三导电基底层上和所述第二主面之中的从所述第三导电基底层露出的部分上形成第二导电膜的工序;和
形成第一金属薄膜层和第二金属薄膜层的工序,
通过分割所述带状电阻体,所述第二导电膜被分割为靠近所述第一侧面的第三电极层和靠近所述第二侧面且与所述第三电极层隔开间隔的第四电极层,
所述第三导电基底层与所述第四电极层接触且与所述第三电极层隔开间隔,
所述第一金属薄膜层将所述第一电极层与所述第三电极层相互电连接,
所述第二金属薄膜层将所述第二电极层与所述第四电极层相互电连接,
所述第三导电基底层的第六电阻率比所述第四电极层的第七电阻率大,且比所述电阻体的所述第三电阻率大。
18.如权利要求17所述的片式电阻器的制造方法,其特征在于:
所述第三导电基底层通过印刷而设置,
所述第二导电膜通过镀覆而设置。
19.如权利要求17或18所述的片式电阻器的制造方法,其特征在于:
还包括在所述第二主面上和所述第二绝缘层上形成与所述第三导电基底层隔开间隔的第四导电基底层的工序,
所述第二导电膜形成在所述第四导电基底层上,
所述第四导电基底层与所述第三电极层接触且与所述第四电极层隔开间隔,
所述第四导电基底层的第八电阻率比所述第三电极层的第九电阻率大,且比所述电阻体的所述第三电阻率大。
20.如权利要求19所述的片式电阻器的制造方法,其特征在于:
所述第四导电基底层通过印刷而设置。
CN202180074236.8A 2020-11-02 2021-09-22 片式电阻器及其制造方法 Pending CN116508118A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020183490 2020-11-02
JP2020-183490 2020-11-02
PCT/JP2021/034732 WO2022091643A1 (ja) 2020-11-02 2021-09-22 チップ抵抗器及びその製造方法

Publications (1)

Publication Number Publication Date
CN116508118A true CN116508118A (zh) 2023-07-28

Family

ID=81382333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180074236.8A Pending CN116508118A (zh) 2020-11-02 2021-09-22 片式电阻器及其制造方法

Country Status (5)

Country Link
US (1) US20230343492A1 (zh)
JP (1) JPWO2022091643A1 (zh)
CN (1) CN116508118A (zh)
DE (1) DE112021005223T5 (zh)
WO (1) WO2022091643A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4358664B2 (ja) * 2004-03-24 2009-11-04 ローム株式会社 チップ抵抗器およびその製造方法
TWI430293B (zh) * 2006-08-10 2014-03-11 Kamaya Electric Co Ltd Production method of corner plate type chip resistor and corner plate type chip resistor
WO2010113341A1 (ja) * 2009-04-01 2010-10-07 釜屋電機株式会社 電流検出用金属板抵抗器及びその製造方法
JP5933956B2 (ja) * 2011-10-20 2016-06-15 ローム株式会社 電子部品の電極構造
JP7262296B2 (ja) 2019-05-09 2023-04-21 福井コンピュータホールディングス株式会社 3次元cad装置、及び3次元cadプログラム

Also Published As

Publication number Publication date
WO2022091643A1 (ja) 2022-05-05
US20230343492A1 (en) 2023-10-26
JPWO2022091643A1 (zh) 2022-05-05
DE112021005223T5 (de) 2023-08-24

Similar Documents

Publication Publication Date Title
US7782173B2 (en) Chip resistor
US7782174B2 (en) Chip resistor
US11322280B2 (en) Chip resistor
JP7385358B2 (ja) チップ抵抗器
JP2024010234A (ja) チップ抵抗器
US20240029925A1 (en) Resistor
JPH11144904A (ja) チップ電子部品
KR20060002939A (ko) 칩 저항기 및 그 제조 방법
JP3993852B2 (ja) 対称構造を持つサーミスタ
US10083779B2 (en) Chip resistor and mounting structure thereof
JP2024015453A (ja) 抵抗器
CN116508118A (zh) 片式电阻器及其制造方法
KR20230042242A (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
CN106935341B (zh) 片式电阻器及片式电阻器组件
US20210104353A1 (en) Inductor component
US20220375657A1 (en) Chip resistor
WO2023053594A1 (ja) チップ抵抗器
WO2023079876A1 (ja) チップ抵抗器
US20220238259A1 (en) Resistor
JPWO2022091643A5 (zh)
JP2022114984A (ja) チップ抵抗器及びチップ抵抗器の製造方法
CN116569286A (zh) 片式电阻器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination