CN1930641B - 芯片电阻器及其制造方法 - Google Patents

Abstract

本发明提供一种芯片电阻器(A1)，其包括：芯片状电阻体(1)，在该电阻体的底面(1a)上相互隔开间隔而设置的两个电极(31)，以及设置在这两个电极之间的绝缘膜(21)。在从上下方向上观察的情况下，各电极(31)具有与绝缘膜(21)重合的重叠部(31c)。

Description

芯片电阻器及其制造方法

技术领域

本发明涉及芯片电阻器及其制造方法。

背景技术

本说明书的图15表示是在下述专利文献1中揭示的芯片电阻器。图示的芯片电阻器B设置有由金属制成的电阻体90、以及固定在该电阻体的底面90a上的一对电极91。电极91以规定的间隔s5而隔开间隔，在各电极91的下面形成焊料(solder)层92。

专利文献1：日本特开2002-57009号公报

在电阻体90的尺寸不变的情况下，芯片电阻器B的电阻值与电极91之间的间隔s5成正比。即，能够通过变更间隔s5来改变芯片电阻器B的电阻值。从图15可以得知，如果间隔s5增大，则各电极91的宽度s6减小，如果间隔s5减小，则各电极91的宽度s6增大。

如上所述，在现有技术的芯片电阻器B中，是通过改变间隔s5来改变宽度s6。因此，有时会发生下述所不希望的情况。

芯片电阻器B，例如相对于电路板进行焊料焊接。此时，期望芯片电阻器B的各电极91能够与在电路板上形成的连接端子适宜地进行机械与电气接合。为此，上述连接端子的尺寸必须与电极91的尺寸相对应。但是，在这样的结构中，在变更芯片电阻器B的电阻的情况下，必须改变上述连接端子的尺寸，因此，就会引起电路板的生产效率下降以及成本上升等所不希望的情况发生。

发明内容

本发明是鉴于上述问题而提出的。因此，本发明的目的在于提供一种芯片电阻器，即使在电阻值不同的情况下，也能够保持电极尺寸为一定。而且，本发明的另一目的在于提供一种能够高效率、且适宜地制造这种芯片电阻器的方法。

由本发明的第一方面所提供的芯片电阻器，包括：包含底面、与该底面相反的上面、两个端面以及两个侧面的芯片状的电阻体，在上述电阻体的底面上相互隔开间隔设置的两个电极，以及设置在上述两个电极之间的绝缘体。在上述底面与上述上面相互隔开间隔的方向上看到的情况下，上述两个电极中的至少一个与上述绝缘体相互重合。

优选上述绝缘体是全体平坦的树脂膜，上述至少一个电极包含在上述树脂膜上延伸的重叠部。或者是，上述绝缘体包含位于上述两个电极之间的第一部分，以及与上述第一部分一体形成的第二部分，该第二部分在上述至少一个电极上延伸。

优选上述的芯片电阻器还设置有覆盖上述电阻体的上述端面以及上述电极并且容易进行焊料焊接的层。

优选上述的芯片电阻器还设置有在上述电阻体的上述上面上形成的追加绝缘膜，以及通过该加绝缘膜而相互隔开间隔的两个辅助电极。

由本发明的第二方面所提供的芯片电阻器的制造方法，包括以下工序：在金属制的电阻体材料的单个面上形成绝缘膜图案的工序，在上述单个面上跨越未形成上述绝缘膜的区域与上述绝缘膜而形成导电层的工序，以及将上述电阻体材料分为多个芯片，使得上述导电层的一部分作为夹持上述绝缘膜的一部分并隔开间隔的一对电极而形成的工序。

优选上述电阻体材料是金属制的板以及金属制的棒中的任意一个。

优选上述形成导电层的工序包含在上述单个面上跨越未形成上述绝缘膜的区域与上述绝缘膜而通过印刷形成第一导电层的工序，以及在上述第一导电层上通过电镀处理而形成第二导电层的工序。

优选上述绝缘膜的图案形成是通过厚膜印刷而进行。

由本发明的第三方面所提供的芯片电阻器的制造方法，包括以下工序：在金属制的电阻体材料的单个面上形成第一绝缘膜图案的工序，在上述电阻体材料的单个面中未形成上述绝缘膜的区域形成导电层的工序，在上述电阻体材料的单个面中跨越上述第一绝缘膜与上述导电层而形成第二绝缘膜图案的工序，以及将上述电阻体材料分为多个芯片，使得作为上述导电层的一部分夹持上述绝缘膜的一部分并隔开间隔的一对电极而形成的工序。

优选上述第一绝缘膜及上述第二绝缘膜的图案形成是通过厚膜印刷而进行。

优选上述导电层的形成是通过电镀而进行。

关于本发明的其它特征与优点，可以通过以下参照附图所做的说明而得到更好的理解。

附图说明

图1是表示基于本发明第一实施例的芯片电阻器的立体图。

图2是沿着图1中的II-II线的截面图。

图3是沿着图1中的III-III线的截面图。

图4是表示第一实施例的电阻器的仰视图。

图5A是表示基于本发明的芯片电阻器的制造中所使用的框架的立体图；图5B是表示该框架的主要部分的平面图。

图6A以及图6B是表示第一实施例的芯片电阻器的制造方法的一个工序的平面图。

图7是表示上述制造方法的另一个工序的平面图。

图8A以及图8B是表示上述制造方法的又一个工序的平面图。

图9是表示基于本发明的第二实施例的芯片电阻器的立体图。

图10是沿着图9中的X-X线的截面图。

图11A以及图11B是表示第二实施例的芯片电阻器的制造方法的一个工序的平面图。

图12A以及图12B是表示第二实施例的芯片电阻器的制造方法的另一个工序的平面图。

图13A以及图13B是表示第二实施例的芯片电阻器的制造方法的又一个工序的平面图。

图14A是表示基于本发明的第三实施例的芯片电阻器的仰视图；图14B是表示该芯片电阻器的制造中途的一个状态的图。

图15是表示现有技术的芯片电阻器的一例的立体图。

具体实施方式

下面，参照附图对本发明的实施方式进行具体说明。

图1～图4表示的是基于本发明第一实施例的芯片电阻器。该芯片电阻器A1，设置有电阻体1、绝缘膜21～23、一对下方电极31、一对上方电极(辅助电极)33、以及用于容易进行焊料焊接的一对镀层4(图4中未图示)。芯片电阻器A1，例如具有0.5m Ω～100m Ω左右的低电阻值。其中，该数值仅仅用于例示，本发明并不限于这样的具有低电阻值的电阻器。

就电阻体1而言，其是厚度为一定、并且在平面视图上观察为矩形的芯片状物，如图2或者图3所示，其具有底面1a、上面1b、两个端面1c(X方向上相互隔开间隔)、以及两个侧面1d(X方向上为长条形状)。电阻体1，例如由Ni-Cu合金或者Cu-Mn合金所构成。但是，本发明并不局限于此，也可以通过能够达到目标电阻率的其它材料来构成电阻体1。

各绝缘膜21～23，例如由环氧系树脂所构成。绝缘膜21被设置成覆盖电阻体1的底面1a中的两个下方电极31之间的区域。绝缘膜22被设置成覆盖电阻体1的上面1b中的两个辅助电极33之间的区域。绝缘膜23被设置成覆盖电阻体1的各侧面1d的全体。

一对下方电极31是在电阻体1的底面1a上在X方向上隔开间隔而设置的。如图2所示，各电极31具有在第一导电层31A上重叠第二导电层31B的双层结构。从图2以及图4可以得知，各电极31形成为覆盖电阻体1的底面1a的一部分(未被绝缘膜21所覆盖的部分)以及绝缘膜21的一部分的双方。对于各电极31中的覆盖绝缘膜21的部分，以下称为“重叠部(overlapping)(符号31c)”。在图4中，对重叠部31c标注阴影。

一对辅助电极33被设置成在电阻体1的上面1b上夹持绝缘膜22而隔开间隔。辅助电极33与下方电极31的第二导电层31B是同一材质，例如通过镀铜处理所形成。

如图2所示，各镀层4，是覆盖下方电极31、辅助电极33、以及电阻体1的端面1c而一体形成的部件。镀层4例如可以由锡(Sn)构成，但是，也可以使用其它材料。

电阻体1的厚度，例如为0.1mm～1mm左右，下方电极31与辅助电极33的厚度，例如为30μm～100μm左右。此外，各绝缘膜21～23的厚度，例如为20μm左右，镀层4的厚度，例如为5μm左右。电阻体1的长度以及宽度，例如为2～7mm左右。当然，电阻体1的尺寸并不局限于上述数值，只要是对应所希望的电阻值为适当的尺寸即可。

接着，参照图5～图8，对上述芯片电阻器A1的制造方法的一例进行说明。

首先，准备由电阻体1的材料构成的框架。图5A所示的框架F，是对厚度均匀的金属板进行冲压加工而形成的。框架F具有相互平行延伸的多条棒(bar)11，以及支撑这些棒11的矩形支撑部12。相邻的棒11之间通过槽13而隔开间隔。各棒11由在该棒的长度方向上隔开间隔的两个连接部14而连接在支撑部12上。如图5B所示，各连接部14的宽度W1，比棒11的宽度W2要小。因此，能够容易地使连接部14扭曲变形，使得各棒11以其长轴为轴心旋转。在图5A所示的例子中，棒11沿着箭头N1的方向旋转90度。通过棒11这样的旋转，使得能够容易地进行绝缘膜23相对于棒11的侧面11d的形成操作(后述)。

在准备完框架F之后，在各棒11的第一面11a(例如图5的上面)以及与其相反的第二面11b(图5的下面)上，形成多个矩形的绝缘膜。具体地说，如图6A所示，在各棒11的第一面11a上，以在该棒11的长度方向上隔开间隔的方式而形成有多个绝缘膜21。同样地，如图6B所示，在各棒11的第二面11b上，以在该棒11的长度方向上隔开间隔的方式而形成有多个绝缘膜22。各绝缘膜21、22是使用同样的材料(例如环氧树脂)利用厚膜印刷而形成的。通过厚膜印刷，能够正确地得到绝缘膜21、22所希望的尺寸。在绝缘膜22的表面，可以进行表示电阻器的特性等标记。

接着，如图7所示，在各棒11的第一面11a上，以在长度方向上隔开间隔的方式而形成有多个矩形的导电层31A。各导电层31A是在未形成绝缘膜21的区域的一部分与绝缘膜21的一部分的双方上形成的。在未形成绝缘膜21的区域，存在有未形成导电层31A的部分，在该未形成导电层31A的部分上，露出棒11的表面。为此，通过后述的镀层处理在未形成导电层的部分上直接形成导电层31B，而能够可靠地进行导电层31B相对于棒11的接合。导电层31A的形成工序，例如包括印刷含有以银为主要成分的金属颗粒的浆料的步骤。根据这样的印刷手段(方法)，能够正确且容易地将导电层31A形成所希望的尺寸。

接着，在各棒11的各侧面11d上形成绝缘膜23(参照图8A)。绝缘膜23的形成，使用的是与绝缘膜21、22的形成中所使用的材料相同的材料。当在各侧面11d上形成绝缘膜23时，首先，使各棒11旋转到图5A的虚线所示的形式。其后，通过将侧面11d浸渍到涂料液中，使该侧面上粘附有涂料。最后，使粘附的涂料干燥。

接着，如图8A、8B所示，在各棒11的第一面11a以及第二面11b上，分别通过镀铜处理形成导电层31B′以及导电层33′。更具体地说，如图8A所示，导电层31B′是在第一面11a上以覆盖所述未形成导电层的部分以及导电层31A(参照图7)的方式而形成。各导电层31B′成为电极31的一部分的原形。此外，如图8B所示，导电层33′是在第二面11b上，在未形成绝缘膜22的部分上形成。各导电层33′成为辅助电极33的原形。

如上所述，在绝缘膜21上也形成有导电层31A。因此，通过镀层处理，而能够容易地在绝缘膜21上形成导电层31B′。此外，通过镀层处理，能够同时形成导电层31B′与导电层33′。因此，与导电层31B′和导电层33′分别形成的情况相比，能够提高生产效率。

如图8A、8B所示，在上述镀层处理后，将各棒11沿着虚线C1切断，分割为多个芯片电阻器A1′。虚线C1是向着与棒11的长度方向正交的方向延伸。此外，各虚线C1位于将导电层33′均等分割为两等份的位置。这样，所得到的各芯片电阻器A1′，包含一对下方电极31与一对辅助电极33。由于通过一个框架F能够制作多个芯片电阻器A1′，所以其生产性良好。

接着，在芯片电阻器A1′的电阻体1的各端面1c、各电极31的表面、以及各辅助电极33的表面上形成镀层4。镀层4的形成，例如通过滚镀(barrel plating：筒式电镀)而进行的。该滚镀处理是将多个芯片电阻器A1′收容在一个筒内来进行。各芯片电阻器A1′具有电阻体1的各端面1c、各电极31的表面、以及各辅助电极33的表面的金属面露出的结构，除此之外的部分被绝缘膜21～23所覆盖。所以，能够仅对于所述金属面高效率、且适宜地形成镀层4。其中，还可以是在形成镀层4之前的所述金属面上，例如形成由镍(Ni)所构成的保护膜，其后，再形成镀层4。若这样形成保护膜，则因为能够实现防止电极31以及辅助电极33被氧化的目的，所以优选。保护膜的形成，例如也可以通过滚镀(barrel plating：筒式电镀)来进行。通过上述一系列操作工序，而能够高效率地制造图1～图4的芯片电阻器A1。

就芯片电阻器A1而言，例如可以使用回流焊接(solder reflow)等方法相对于电路板进行安装。在回流焊接中，以在电路板上形成的导电性端子上使电极31定位的方式装载芯片电阻器A1，之后，将该电路板以及电阻器A1在回流炉内进行加热。

接着，对芯片电阻器A1的作用进行说明。

如图2所示，在上述芯片电阻器A1中，各下方电极31的重叠部31c，是处于在绝缘膜21上面的状态。即，在视线相对于上下方向(底面1a与上面1b隔开间隔的方向)平行而观察到的情况(以下简单地称为“上下方向观察到的情况”)下，各下方电极31以及绝缘膜21，至少有一部分相重叠。如果是关于左侧的电极31，其重叠部31c是从该左侧的电极31与电阻体1直接接触的区域(左侧接触区域)向右方向延伸。同样地，关于右侧的电极31，其重叠部31c是从该右侧的电极31与电阻体1直接接触的区域(右侧接触区域)向左方向延伸。

根据这样的结构，芯片电阻器A1的电阻值，并不是由两个下方电极31之间的最短距离(即两个重叠部31c之间的距离)所决定，而是由左侧接触区域与右侧接触区域之间的最短距离(“电阻值规定距离”)所决定。另一方面，根据参照图5～图8所说明的制造方法，上述电阻值规定距离与绝缘膜21的尺寸s1相等。即，通过变更绝缘膜21的尺寸s1，而能够改变上述电阻值规定距离，进而能够改变芯片电阻器A1的电阻值。此时，没有必要改变各下方电极31的尺寸s2。

如上所述，在芯片电阻器A1中，当变更其电阻值时，没有必要改变电极31的尺寸s2。因此，在通过改变电路的样式而改变安装于电路基板上的芯片电阻器A1的电阻值的情况下，没有必要改变基板上的连接端子部的尺寸。此外，在单一的电路基板上安装有电阻值相互不同的多个芯片电阻器A1的情况下，能够使与各个电阻器A1相对应的连接端子部的尺寸相同。

在芯片电阻器A1中，各下方电极31的尺寸s2的初期电阻值越大，绝缘膜21的尺寸s1的可变范围就越大，能够在更宽的范围内调节电阻器A1的电阻值。此外，电极31的尺寸s2越大，由于通电而在电阻体1内产生的热就越能够通过电极31而有效地散出。而且，电极31的尺寸s2越大，电极31的焊料接合面积也就越大，从而能够提高相对于电路板的结合强度。

芯片电阻器A1还具有以下的技术效果。即，在利用回流焊接将芯片电阻器A1固定在电路板时，镀层4熔融。如上所述，各镀层4也在电阻体1的端面1c上以及辅助电极33的表面上形成。因此，在焊料焊接时，就会形成如图1虚线所示那样的焊接圆角Hf(solder fillet)。因此，例如可以通过目测确认焊接圆角Hf的形状，来判断芯片电阻器A1的安装状态是否合适。此外，焊接圆角Hf的形成，还起到提高(增大)芯片电阻器A1相对于电路板的接合强度的作用。

一对辅助电极33，具有能够将由通电而在电阻体1内产生的热量向大气散出的作用，能够提高散热的效果。此外，辅助电极33例如还有以下的用途。即，将一对电极31作为电流用电极使用，将一对辅助电极33作为电压用电极使用。当在电路中进行电流检测的情况下，将电阻器A1(电阻值已知)通过一对电流用电极(电极31)串联连接于电路，一对电压用电极(辅助电极33)连接于电压计。在这样的设计下，能够利用上述电压计测定芯片电阻器A1的电阻体1的电压下降。通过将欧姆定律应用于该测定的电压值以及电阻器1的电阻值，能够求出流过电阻体1的电流。

由于绝缘膜21是由厚膜印刷而形成，所以能够高精度且良好地形成为规定的目标尺寸。因此，能够减小由绝缘膜21的尺寸s2所规定的电阻值的设定误差。

图9以及图10表示的是基于本发明第二实施例的芯片电阻器A2。其中，在以下实施例中，对与上述第一实施例相同或者类似的要素，标注相同的符号。

芯片电阻器A2，设置有电阻体1、绝缘膜21～23、一对下方电极32、一对辅助电极33、以及一对镀层4。一对下方电极32以规定的间隔(电阻值规定距离)相互隔开间隔而设置。各电极32形成为覆盖电阻体1的底面1a中的未形成绝缘膜21的区域，但是，并不覆盖到绝缘膜21上。绝缘膜21由第一绝缘膜21A、与在该第一绝缘膜上重叠的第二绝缘膜21B所构成。如后所述，第一以及第二绝缘膜21A、21B是由同一树脂材料所形成，绝缘膜21实质上是单一片要素。如图9所示，第一绝缘膜21A在下方电极32之间形成。第二绝缘膜21B，具有与两电极32部分重叠的重叠部21c。即，在从上下方向观察的情况下，绝缘膜21与电极32至少有部分的重叠部。

参照图11～图13，对上述芯片电阻器A2的制造方法进行说明。

首先，准备与第一实施例中所使用的框架相同的框架F。接着，如图11A以及图11B所示，在框架F的各棒11的第一面11a以及第二面11b上，形成多个矩形的第一绝缘层21A(图11A)以及多个矩形的绝缘膜22(图11B)。第一绝缘层21A以及绝缘膜22例如是使用同样的环氧树脂，通过厚膜印刷而形成的。通过厚膜印刷，能够正确地以所希望的尺寸得到绝缘层21A以及绝缘膜22。

接着，在各棒11的各侧面11d上形成绝缘膜23。对于绝缘膜23的形成来说，使用的是与绝缘层21A以及绝缘膜22的形成中所使用的材料相同的材料。绝缘膜23可以使用与第一实施例中的绝缘膜23的情况下相同的方法而形成。

接着，如图12A、12B所示，在各棒11的第一面11a以及第二面11b中的未形成所述绝缘层21A的部分，和未形成所述绝缘膜22的部分上，分别形成多个导电层32 ′与导电层33′(十字阴影所示的部分)。第一面11a上的各导电层32′是成为下方电极32原形的部分。第二面11b上的导电层33′是成为辅助电极33原形的部分。各导电层32′、33′的形成，例如通过镀铜处理来进行。

接着，如图13A所示，在各棒11的第一面11a上，形成多个矩形状的第二绝缘层21B。各第二绝缘层21B，是以跨越第一绝缘层21A上以及位于其两侧的导电层32′上的方式而形成。第二绝缘层21B的形成，可以是使用与第一绝缘层21A以及绝缘膜22、23相同的材料，通过厚膜印刷而进行。

如图13A、13B所示，在形成第二绝缘层21B后，将各棒11切断，分割为多个芯片电阻器A2′。在该操作中，是沿虚线C2将各棒11切断，使其夹持第一以及第二绝缘层21A、21B，在其两侧包含两个导电层32′的一部分。由该虚线C2所示的切断位置，是将各导电层32′、33′均等分割为两等份的位置，其切断方向是与各棒11的长度方向正交的方向。在这样所得到的各芯片电阻器A2′中，形成一对下方电极32与一对辅助电极33。接着，在芯片电阻器A2′的电阻体1的各端面1c、各下方电极32的表面、以及各辅助电极33的表面上，通过滚镀(barrelplating：筒式电镀)而形成镀层4。通过上述一连串的操作工序，能够高效率地制造图9以及图10所示的芯片电阻器A2。

接着，对芯片电阻器A2的作用进行说明。

如图9所示，芯片电阻器A2的电阻值，可以由第一绝缘膜21A的尺寸s3所规定，通过改变该尺寸s3，而能够改变芯片电阻器A2的电阻值。此外，在芯片电阻器A2中，第二绝缘膜21B的重叠部21c与下方电极32部分重叠。因此，即使是在改变应该改变电阻值的绝缘膜21A的尺寸s3的情况下，电极32的露出部分的尺寸s4也能够保持一定。其结果，能够取得与第一实施例同样的技术效果

图14A以及图14B是表示基于本发明的第三实施例的芯片电阻器A3。在芯片电阻器A3上，如图14B所示，在电阻体1的底面1a上设置有四个电极32B。这些电极32B，是在电阻体1的底面1a上形成十字型的绝缘层21A后，对底面1a实施镀层处理而形成的。其后，通过形成第二绝缘层21B，得到芯片电阻器A3。其中，为了便于说明，在该图中省略了用于容易进行焊料焊接的镀层。

由于芯片电阻器A3具有四个电极32B，所以能够按照以下所述来使用。即，设芯片电阻器A3的电阻值已知，四个电极32B中的两个电极作为电流用电极而使用，其余的两个电极作为电压用电极而使用。实现相对于一对电压用电极的电气连接，使电路中有电流流过，同时，使一对电压用电极与电压计连接，测定电压用电极的电压下降量。将欧姆定律应用于该测定的电压值以及已知的电阻值，从而，能够求出流过电阻体1的电流。

本发明并不局限于上述实施例。本发明的芯片电阻器的各部分的具体结构，可以自由地进行各种设计变更。例如，第一实施例中的一对下方电极31，也可以是通过印刷金属浆料与烧结而构成的单层结构。

在上述第一实施例中，是下方电极31的双方在绝缘膜21上重叠而形成，但是，也可以是仅下方电极31的任意一方在绝缘膜21上重叠而形成。同样，在上述第二实施例中，是第二绝缘膜21B在下方电极31的双方上重叠而形成，但是也可以是仅在任意一方上重叠而形成。

在上述各芯片电阻器的制造方法中，还可以使用板状的部件来取代框架。在这种情况下，在板状部件的单个面及其相反面上形成绝缘膜(21、22)后，将该板状部件分割为多个棒。分割后，经过在各棒的侧面上形成绝缘膜(23)等工序而制造所希望的芯片电阻器。此外，也可以不是分割板状部件的方法，而是在最初制得棒状部件之后，经过规定的程序而制造芯片电阻器。

Claims (6)

1.一种芯片电阻器，其特征在于，包括：

包含底面、与该底面相反的上面、两个端面以及两个侧面的芯片状的电阻体，

在所述电阻体的底面上相互隔开间隔设置的两个电极，以及

设置在所述两个电极之间的绝缘体，其中，

在所述底面与所述上面相互隔开间隔的方向上观察的情况下，所述两个电极中的至少一个与所述绝缘体相互重合，

所述绝缘体包含位于所述两个电极之间的第一部分，和与该第一部分一体形成的第二部分，该第二部分在所述至少一个电极上延伸。

2.如权利要求1所述的芯片电阻器，其特征在于：

还设置有覆盖所述电阻体的所述端面以及所述电极并且容易进行焊料焊接的层。

3.如权利要求1所述的芯片电阻器，其特征在于：

还设置有在所述电阻体的所述上面形成的追加绝缘膜，以及通过该追加绝缘膜而相互隔开间隔的两个辅助电极。

4.一种芯片电阻器的制造方法，其特征在于，包括以下工序：

在金属制的电阻体材料的单个面上形成第一绝缘膜图案的工序，

在所述电阻体材料的单个面中未形成所述绝缘膜的区域上形成导电层的工序，

在所述电阻体材料的所述单个面中跨越所述第一绝缘膜上与所述导电层上而形成第二绝缘膜图案的工序，以及

将所述电阻体材料分为多个芯片，使得所述导电层的一部分作为夹持所述绝缘膜的一部分并隔开间隔的一对电极而形成的工序。

5.如权利要求4所述的方法，其特征在于：

所述第一绝缘膜以及所述第二绝缘膜的图案形成是通过厚膜印刷而进行。

6.如权利要求4所述的方法，其特征在于：

所述导电层的形成是通过电镀而进行。

Images