TW318965B - - Google Patents
Download PDFInfo
- Publication number
- TW318965B TW318965B TW086104793A TW86104793A TW318965B TW 318965 B TW318965 B TW 318965B TW 086104793 A TW086104793 A TW 086104793A TW 86104793 A TW86104793 A TW 86104793A TW 318965 B TW318965 B TW 318965B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- value
- memory cell
- data
- aforementioned
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
- G11C11/5635—Erasing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5644—Multilevel memory comprising counting devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Description
318965 A7 __B7___ 五、發明説明(1 ) 〔發明所靥之技術領域〕 本發明係爲關於記億系統,例如是以電路性地能改寫 的多值記憶不揮發性半導體記憶裝置(EEPROM)所 構成之記憶系統· 〔先行技術〕 近年,提案有NAND格型E E PROM作爲以電路 性地能改寫的不揮發性半導體裝置(EEPROM)的一 種· 此EEPROM,係爲以ψ接道些·源極、汲極的同類 共有稹層作爲《荷儲存餍的例如浮游閘極及控制閘極之η 通道F E TMO S構造的複數個記億格之情況下串聯連接 ,將此作爲1單位而.被連接至位元線· 經濟部中央標隼局貝工消费合作社印策 (請先Η讀背面之注意事項再填寫本頁) 第3 6圖係爲表示記億格陣列1種的NAND格部分 之圚,(a)圖爲平面圖,(b)圚爲等價電路圓•第 37圖爲斷面圓,(a)圃爲沿著第36 (a)圓中的A _A>線之斷面圖:(b)圖爲沿著第36 (a)圖中的 B _ B z線之斷面圖· 在P型矽質基板(或是P型井區(we 1 1 ) 1 1, 被設有以元件分離氧化膜1 2所包圏的元件領域*在元件 領域被形成有NAND格·以複數個聚集NAND格下’ 形成記億格陣列* 參照第3 6圖及第3 7圖,著眼於1個NAND作說 明· 本尺度適用中國國家標準(CNS )八4坑格(210X297公釐)_ 4 _ 318965 Α7 Β7 經 部 中 央 標 率 局 η 工 消 费 合 五、發明説明( 2 ) 1 | 在第 3 6 圖 及 第 3 7 圖 所 示 的 裝 置 9 串 接 8 個 記 憶格 1 1 Μ 1 Μ 8 而 構 成 1 個 N A N D 格 • 記 億格 分 別 在 基 板 1 | 1 1 上 » 具 有 介 隔 閘極絕緣膜 1 3 而 被 形 成 的 浮 游 閘 極 1 1 1 4 ( 1 4 一 1 1 4 — 2 _ · · • · · « · · 、 1 4 — 8 ) • 在浮 請 先 閱 1 1 I 游 閘 極 1 4 上 9 被 形成有介隔第 2 閘 極 絕 緣膜 1 5 而 被形 讀 背 面 I 1 I 成 有 控 制 閘 極 1 6 〇 作 爲 記 憶格 的 源 極 汲 極 的 η 型 擴散 之 注 1 | 意 I 餍 1 9 分 別 以 所 鄰 接 的 記 憶 格 所 共 有 • 由 於 此 圖 $ 8 個記 事 項 1 I 再 1 L· 憶 格 係 爲 相 互 地 被 串 聯 連 接 • 寫 本 1 在 Ν A N D 格 的 汲 極 側 源極側 • 被設有與記憶格的 頁 1 I 浮 游 閘 極 1 4 — 1 1 4 一 8 % 控制 閘逓 1 6 一 1 16 1 I — 8 同 時 地 所 被 形 成 的 第 1 選 擇 閘 極 1 4 一 9 1 6 -9 1 1 I 及 第 2 選 擇 閘 極 1 4 一 1 0 1 6 一 1 0 • 形成 記 憶格等 1 訂 1 的 元 件 之 基 板 1 1 上.方 係 爲 以 C V D 氧 化 膜 1 7 所 覆 蓋· 1 1 在 C V D 氧 化 膜 1 7 上 被 配 設 有位 元 線 1 8 • N A N D 1 1 格 的 控 制 閘 極 1 6 係 爲 朝 行 方 向 連 績 而 被 形 成 • 朝 行 方向 1 1 所 鄰 接 的 N A N D 格 而 爲 共 通 作 爲 字 元 線 ( 控 制 閘 極 I C G 1 C G 2 、 • · · • · · • · · C G 8 ) 的 功 能 0 選 擇 閘極 14 1 I — g « 1 6 — 9 及 1 4 一 1 0 1 6 一 1 0 分 別 與 控 制閘 1 1 | 極 1 6 — 1 1 6 — 8 同 樣 地 朝 行 方 向 連 績 而 被 形 成 ,朝 1 1 行 方 向 所 鄰. 接 的 N A N D 格 而 爲 共 通 > 作 爲 選 擇 閘 極 1 1 S G 1 S G 2 的 功 能 • 1 故 7?rr 第 七 3 绝 8 m 圇 m 係 爲 m 上 a 述 N A N D 格 被 配 列 成 矩 陣 的 記 憶格 1 1 1 318365 A7 _____B7__ 五、發明説明(3 ) 鋁、或導電性的聚合矽等所構成之基準電位配線·源極線 與基準電位配線的接觸,例如以1處被設置在6 4條的每 位元線•基準電位配線,例如因應於動作模式而控制加諸 在源極線的電位,被連接至週邊電路(未圖示)· 控制閘極C G 1、C G 2 ...........第1、第2選擇 閘極SGI、SG2,係爲朝行方向連縝的被配設•通常 ,將連結在控制閘極之記億格的集合稱爲頁(1頁);將 以1組的汲極側(第1選擇閘極)及源極側(第2選擇閘 極)的選擇閘極所挾持的上述頁的集合稱爲NAND區段 :(1NAND區段)、或是區段(1®段)·1頁例如 以256位元組(256x8)的記憶格所構成·1頁分 的記億格係爲幾乎同時地進行寫入·1區段例如以 2048位元組(2.048x8)個的記億格所構成· 1 區段分的記憶格係爲幾乎同時地被消去* NAND格EEPROM的動作,如下· 經濟部中央標丰局負工消费合作社印装 - - m - - - -I Bit n ^^1 m ^^1 m el 11 (請先閲讀背面之注意事項再填寫本頁) 資料的寫入係爲從離位元線較逮的記憶格依順進行· 在所被選擇的記億格之控制閘極,加入所被昇壓的寫 入電壓VPP( = 2〇V程度);在其他的非選擇記憶格之 控制閘極、及第1選擇閘極,分別加入中間《位(= 10V程度):在位元線,因應於資料而君入〇V(’0 ,寫入)、或是中間電位(寫入)·此時,位元線 的電位被傳達至所被選擇的記億格*資料爲時’在 所被選擇的記億格之浮游阐極與基板之間’加諸較高電壓 ,從基板在浮游閘極,電子注入穿孔’朝正方向移動臨界 經濟部中央標率局貝工消费合作社印 318365 A7 •__B7 _ 五、發明説明(4 ) 值電壓•資料爲時,不變化臨界值電壓•寳料消去 ,係爲以面段單位,幾乎同時地進行· 即是被含在進行消去的全部控制閘極、選擇閘極設爲 Ο V,在p型矽質基板c或是p型井區及n型基板,加入 所被昇壓的昇壓電位Vppb:(2 0V程度)·另則在未進 行消去的區段之控制閘極、選擇閘極,加入上述昇壓亀位 VpPE·由於此因,在於進行消去之區段的記憶格,被儲 存在浮游閘極的電子被放出至p型矽質基板(或是井區) ,朝負方向移動臨界值霪壓· 由於預充電位元線後,將位元線設.爲浮動,將所被選 擇的記憶格之控制閘極設爲0V,除此之外的記憶格的控 制閘極、選擇閘極設爲電源電壓Vcc (例如3V),.將源 極線設爲0 V,以所.被選擇的記憶格,將是否流動電流檢 出至位元線,因而進行資料讀出動作•即是若被寫入至記 憶格的資料爲(記憶格的臨界值Vth>0)則記憶 格形成爲關閉(OFF),所以位元線保持預充電電位, 但若爲(記憶格的臨界值Vth<〇),則記億格, 開啓(ON)後位元線從預充電電位降低AV ·以感應增 幅器檢出這些位元線電位,而讀出記憶格的資料· 在最近,作爲實現E E PROM的大容置化之手法的 1種’已知有在1個格使其記億3值以上的資訊之多值記 慎部(例如日本專利特開平7 — 9 3 9 7 9號、特開平7 -161852 號)· —ϋ 1_ϋ ·.11 ^^1 1^1 ^i_l —^1 IX i 11^ In ^^1 {請先閲讀背面之注意事項再填寫本I ) 318^65 A7 _B7_ 五、發明説明(5 ) 狀態,而記憶4值時的記億格之臨界值電壓、與4個寫入 狀態(4值資料、0, 、 、 *3,)的關 係之圖· (請先《讀背面之注意事項再填寫本頁) 資料的狀態,係爲在與消去後的狀態相同下, 例如持有負的臨界值•資料il#的狀態,係爲例如持有 從0. 5至0· 8V之間的臨界值•資料、2#的狀態, 係爲例如持有從1. 5V至1. 8V之間的瞌界值•資料 •3#的狀態,係爲例如持有從2. 5V至2. 8V之間 的臨界值· 因此,在記憶格Μ的控制閘極C G.,加入讀出電壓 VCC2R,而在記憶格是否Ο Ν或是Ο F F下,記慷格的資 料可以檢出「是否是*(^ ,的其中1個、或是^ 2 # 、 的其中.1個」•繼而,在加入讀出電壓 V CC3R、VCC1R下完全地檢出記憶格的資料•讀出電壓
V CC1R、V CC2R、V CC3R,例如分別是 〇 V、1 V、2 V 經濟部中央標準局負工消费合作社印装 另外*電應Vcciv、VC02V、VCC3V*被稱爲校驗電 壓:在資料寫入時,將這些校驗電壓加入至控制閘極而檢 出記憶格Μ的狀態,確認是否要進行寫入•校驗電應 V"c〇lV、VctS2V、Vc〇3V,例如分別是 0 · 5V、 1 . 5 V、2 . 5 V · 〔發明所欲解決之課題〕_ 快閃記憶體,在改寫次數,以2值記憶格*例如具有 本尺度適用中國國家標準(CNS ) A4规格(2丨0X297公釐) 經濟部中央標率局月工消费合作社印製 318965 A7 ___B7_
五、發明説明(6 ) I 1 0 0萬次的限制•此改寫次數的限制,例如在寫入狀態 的記億格之浮動閘極在基板,由於儲存在浮動閘極的電子 洩漏因而產生•從第39圖資料的狀態之記憶格, 由於電子洩漏,因而記憶格形成爲資料的狀態,則 形成爲寫入資料被破壞· 在記憶格儲存多值賫料,則減小狀態間的電壓差(例 如第3 9圈的狀態與狀態之間的電壓差)· 其結果•就是些微置的電子洩漏在基板,資料也從'3# 的狀態轉變成'2'的狀態•另外將記憶格多值化,因增 大臨界值爲最大狀態(在第3 9圖爲'3#狀態)之臨界 值,所以浮游閘極與基板之間的電界增大·其結果,從浮 游閘極的電子洩漏ft變大· 從以上的狀況,.惡化記憶格多值化的信賴性,特別是 惡化對於資料的改寫次數之信賴性,且減少改寫次數的限 制值*例如形成爲5 0萬次•結果,損及裝置的耐久性( 裝置的壽命)· 在過去的記憶卡(例如N. Niijima;IBM J. RES. DEVELOP. VOL. 39 NO. 5 SEPTEMBER 1 995 ),於每段區 記錄改寫次數,改寫次數例如超過1 0 0萬次時,使其不 使用該區段•不過,就是以此方式·越使其多值記億化, 則記憶卡的使用次數,比在2值記億時還減少· 此發明係爲鑑於上述情況,其目的係爲提供含有多值 記億的記億格,同時特別是富有關於改寫的耐久性之記億 系統· (請先閱讀背面之注$項再填寫本筲 訂 本认浓尺度適用中园國家標率(CNS 規格(210X297公釐) A7 ____B7_ 五、發明説明(7 ) 另外,其他的目的係爲提供在達成上述目的之記憶系 統含有必要的幾個新式系統要素之記憶系統· 〔用以解決課題之手段〕 爲了達成上述目的,在本發明,具有含有記憶η值( η爲3以上的自然數)的記憶格之記憶部的記憶系統;其 特徵爲:至所定的改寫次數爲止,將前述記憶格作爲η值 記億的記億格而使其動作:前述所定的改寫次數以後,將 前述記億格作爲m值記億(m爲未滿η的自然數)的記億 格而使其動作· 另外,具有含有記億η值(η爲3以上的自然數)的 記憶格之記億部的記億系統:其特徵爲:至所定的改寫次 數爲止,將記億格作.爲η值記憶的記憶格而使其動作;前 述所定的改寫次數以後,將前述記憶格作爲2值記億的記 憶格而使其動作· 經濟部中央標準局兵工消费合作社印製 (請先聞讀背面之注意事項再填寫本頁) 另外,具有含有記億η值(η爲3以上的自然數)的 記憶格之記億部的記憶系統;其特徵爲:至第η的改寫次 數爲止,將前述記憶格作爲η值記憶的記憶格而使其動作 ;第11的改寫次數以後,至第(η — 1 )的改寫次數爲止 ,將前述記憶格作爲(η _ 1 )值記憶的記億而使其動作 ;第(1+1)的改寫次數以後*至第i (i爲2以上的 自然數)的改寫次數爲止*將前述記憶而作爲i值記億的 記億格而使其動作· 另外,其特徵爲:以包含前述記億部的記億單位,進 ϋ張尺度適用中國國家標準(CNS > A4规格(210X297公釐)_ _ 318S65 A7 B7__ 五、發明説明(8 ) 行從在前述記憶格的η值記慷變更爲m值記憶、2值記憶 或是(η — 1)值記憶;或者是從(i + Ι)值記憶變更 爲i值記億· 另外,其特徵爲:前述記憶部,含有以所定個數的前 述記憶格所構成,形成爲一起進行資料的寫入、或是資料 的消去爲單位之記憶格區段,以前述記憶格區段單位進行 從在記憶格的η值記億變更爲m值記憶、2值記憶或是( η — 1 )值記憶;或者是從(i + 1 )值記憶變更爲i值 記億· 另外,其特徵爲:在前述記億格變.更爲m值記億、2 值記億、(η — 1)值記憶及i值記憶的其中1個後,m 值記憶、2值記憶、(n_l)值記憶及i值記憶各別的 改寫次數,達到限制.次數後,不使用前述記憶格· 經濟部中央標準局負工消费合作社印裂 {請先《讀背面之注意事項再填寫本頁) 另外,其特徵爲:在前述記億格變更爲m值記憶、2 值記億、(n_l)值記憶及i值記憶的其中1個後,m 值記億、2值記憶、(η—1)值記憶及i值記憶各別的 改寫次數達到限制次數後*在前述記億格不進行資料的寫 入、及資料的消去* 另外,具有含有記憶η值(η爲3以上的自然數)的 記億格之記憶部的記億系統:其特徴爲:進而具有前述記 億格記憶是否保持著何值的資料之準位記億手段· 另外,具有含有記憶η值(η爲3以上的自然數)的 記億格之記憧部的記億系'統;其特微爲:進而具有以η值 使其動動作前述記億格之η值動作模式之外,或是以m值 本认认尺度適用中國园家標準(CNS ) A4规格(210X29*7公釐)_ ^ _ M濟部中央標率局貝工消费合作社印製 318965 A7 B7 五、發明説明(9 ) (m爲未滿η的自然數)使其動作前述記憶格之m值劻作 模式· 另外,具有含有記億η值(η爲3以上的自然數)的 記憶格之記憶部,在對前述記憶格寫入或是消去資料時· 返復對於前述記憶格寫入或是消去資料的動作、及檢出對 前述資料的記憶格進行寫入狀態或是消去的狀態之校驗讀 出動作之記憶系統;其特徼爲:監視前述寫入動作或是消 去動作與校驗讀出動作的返復次數之校驗數;此校驗數達 到所定的次數後,進行從前述記憶格的η值記億變更爲m 值記億、2值記億或是(Π - 1)值記.憶;或者是從(i +1)值記億變更爲i值記億· 另外,具有含有記憶p值(p爲2以上的自然數)之 記億格的記億部,在.對前述記億格寫入或是消去資料時, 返復對於前述記憶格寫入或是消資料的動作、及對前述資 料的記憶格檢出寫入或是消去的狀態之校驗讀出動作之記 億系統;其特徵爲:監視前述寫入動作或是消去動作與校 驗讀出動作的返復次數之校驗數,此校驗數達到所定的次 數後*不使用前述記憶格· 另外,具有含有記億P值(P爲2以上的自然數)的 記憶格之記憶部,在對前述記億格寫入或消去資料時,對 於前述記憶格寫入或是消去資料的動作及檢出對前述資料 的記憶格進行寫入或是消去的狀態之校驗讀出動作之記憶 系統;其特徵爲:監視前述寫入動作或是消去動作與校驗 讀出動作的返復次數之校驗數;此校驗數達到所定的次數 本iU(尺度適用中园囤家標準(CNS ) A4規格(210X297公釐)_ _ (請先聞讀背面之注意事項再填寫本頁) 訂 318965 A7 __B7_ 五、發明説明(10 ) 後,在前述記億格不寫入資料及不消去資料· 〔發明之實施形態〕 以下,以例說明本發明的實施形態、及說明多值 NAND型快閃記憶髖· 第1〜3圖係爲表示本發明第1實施形態之多值 N A N D型快閃記憶體的每個記憶模式的臨界值電壓與多 質資料的關係之圖· 在第1圖係爲4值動作模式時的臨界值電壓與4值資 料的關係之1個例:在第2 (a)〜2.(c)圖爲3值動 作模式時的臨界值電壓與3值資料的關係之3個例:在第 3(a) 、3(b)圖爲2值動作模式時的臨界值電壓與 2值資料的關係之2.個例· 在於第1圖〜第3圖的各圚* ^ 0 *爲消去狀態、' 1,、' 2 # 分別是寫入狀態•多值NAND型 經濟部中央標準局員工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 快閃記憶體之晶片內部的動作(寫入、讀出、消去等), 在日本專利特開平7 - 9 3 9 7 9號、特開平7 — 161852號、特願平7 — 295137號、特願平8 一 6 1 44 3號、特願平8 — 6 1 44 5號都已有記載· 如上述,在於E E PROM的領域,若是越多值化, 則減少能改寫的次數*例如第1圖所示4值的記億狀態之 4值格爲5 0萬次•第2圓所示3值的記億狀態之3值格 爲8 0萬次,第3圓所示_2值的記憶狀態之2值格爲 1 0 0萬次,能改寫的範圍· 本坟汍尺度適用中园國家標準(CNS)A4规格(210X297公釐)_ 13 _ 318965 a7 _B7_ 五、發明説明(11 ) 以本發明,首先,至進行5 0萬次的改寫爲止,將記 億格作爲第1躕所示記億狀態的4值格使用;進行5 0萬 次的改寫後,至進行8 0萬次的改寫爲止,作爲如第2 ( a)〜2(c)圖所示的3值格使用•在80萬次的改寫 以後,作爲第3圓所示的2值格使用· 另外,爲了將裝置的動作方法簡略化,至進行5 0萬 次的改寫爲止,作爲4值格使用;進行5 0萬次的改寫後 ,作爲2值格使用亦可· 此樣,在超過作爲4值格的改寫次數限度時*由於作 爲3值格、或是2值格使用,因而可以增加快閃記憶體的 使用次數•因此,比過去的多值記憶體之快閃記億體*特 別是還能提髙關於改寫的耐久性· 上述的耐久性,.係爲提髙快閃記憶體單體也就是提高 晶片的耐久性:將此快閃記億髏組裝在記憶裝置(例如記 憶卡等)之中,提昇該記憶裝置的耐久性· 經濟部中央標率局負工消费合作社印製 I I — I !—l^---I I I 訂 (请先閱讀背面之注$項再填寫本真) 以4值使其動作記憶格,或是以3值使其動作、或是 以2值使其動作,係爲從晶片的外部*在快閃記億髏输入 指令而作控制亦可·也就是分別使其持有4值用的寫入動 作模式(或是動作方法)/讀出動作模式(或是動作方法 )、3值用的寫入動作模式(或是動作方法)/讀出動作 模式(或是動作方法)、2值用的寫入動作模式(或是動 作方法)/讀出動作模式(或是動作方法):以指令的输 入選擇這些個動作模式(或是勖作方法)的其中1個,控 制各別的動作亦可· 本认队尺度適用中國國家標準(CNS ) A4规格(2丨0X297公釐)_ 14 _ " 318965 A7 B7__ 五、發明説明(12 ) (請先Μ讀背面之注意事項再填寫本頁) 以從控制快閃記憶體的控制器所输A的寫入資料而控 制是否以4值使其動作記憶格、或是以3值使其動作、或 是以2值使其動作亦可•也就是快閃記憶體的內部動作不 改變,以4值、3值、2值依順控制從外部所输入的寫入 資料、或是以4值、2值控制外部所输入的寫入資料•也 就是亦可控制各別的输入資料值*而在作爲4值格使其動 作時输入「、0, 、 、1, 、 、2, 、 ·3,」的4值、 在作爲3值格使其動作時输入「 j的3值、在作爲2值格使其動作時输入「'0' · ' 1 ,」的2值* 另外,超過以2值格的改寫次數限度時,使其不使用 該格亦可· 經濟部中央標丰局月工消费合作社印裝 另外,超過以2 _值格的改寫次數限度時*在該格,使 其不寫入資料、或是消去資料亦可•在此情況,該格由於 只是不進行改寫,作爲ROM而使用爲可能•然而在作爲 ROM而使用時*格的穿孔氧化膜之劣化情況,左右記憶 保持期間•不過•就是改寫次數達到限度,在格也充分地 餘存有ROM所能堪耐的信賴性•其原因是改寫次數的限 度,係爲至穿孔氧化膜不堪使用爲止,預估設定一定程度 的配合之故· 其次,說明本發明第2資施形態的記憶系統· 第4圖係爲第2實施形態之快閃記億髖的構成圖· 如第4圖所示*控制器100,係爲控制k個(k爲 自然數)多值NAND型快閃記億體之晶片1〇1—1〜 本认张尺度適用中國國家標準(匚阳>六4規格(2丨0父297公釐)_15_ 經濟部中央標準局負工消费合作社印製 318965 Δ7 Α7 Β7 五、發明説明(13 ) 101—欠的動作* 第5圖係爲第4圖所示多值NAND型快閃記億體之 晶片101的構成圖•在第4圖所示的晶片101含有複 數個記億格*而這些記億格分別與在第1實施形態已說明 過的情況同樣地,持有因應於多值記憶準位的臨界值電壓 分布•睡界值電壓分布,例如與第1圖〜第3圖同樣的分 布•如第1圖〜第3圖所示,爲消去狀態,·1# » 爲寫入狀態· 多值N AND型快閃記憶體之晶片內部的動作(寫入 、讀出、消去等),在日本專利特開平.7 - 93979號 、特開平7-161852號、特願平7—295137 號、特願平8—61443號、特頋平8—61445號 等已被記載· . 作爲同時進行寫入之單位的1頁·係爲以5 2 8位元 組個的記億格所構成,其當中例如5 1 2位元組個的記憶 格爲資料領域;剩餘的1 6位元組個記億格記憶表示邏辑 位址與物理位址的對應之位置轉換表、或錯誤訂正碼( Error Correcting Code : ECC) · 在第5圖,1個的晶片,係爲以512¾段所構成; 作爲進行同時消去之單位的1區段*係爲以1 6頁所構成 •例如先頭區段B 1 〇 C k 〇係爲作爲系統領域而使用· 也就是在B 1 〇 c k 0,記憶各區段的改寫次數或破壞了 那個區段、或是區段•序列編號S即可•在以下·將記憶 改寫次數的部分稱爲改寫次數記錄領域•區段•序列編號 本认汍尺度適用中國國家橾準(CNS > Α4洗格(210Χ297公釐) -16 - (請先《讀背面之注意事項再填寫本頁) 訂- 318965 at __B7__ 五、發明説明(14 ) S 等的詳細說明,在 N. Niijima; IBM J. RES. DEVELOP. VOL. 39 NO. 5 SEP TEMBER 1 9 9 5 己被記載·此情況 ,每次返復寫入•消去,發生改寫記憶著改寫次數的先頭 區段•此樣,在系統區段頻繁地進行改寫*所以系統領域 的記憶格壽命比其他資料領域的記憶格壽命還短· 第6圖係爲第2實施形態的變形之記億系統的構成圓 〇 如上述,在系統領域的記憶格之壽命比其他資料領域 的記憶格之壽命還短時,如第6圚所示,具備記憶改寫次 數記錄領域的何個系統領域之D RAM.亦可•當電源投入 時(動作時)•讀出快閃記憶體的系統領域之資料後儲存 在DRAM ·其後,在資料的寫入、消去、改寫等產生系 統領域的改寫,但在.此時,若改寫被儲存在DRAM的系 統領域即可•根據D RAM上的系統領域之資料*在關閉 電源時或是每一定時間若改寫快閃記憶體的系統領域之資 料即可·
此樣,動作時系統領域的改寫,防止因對於DRAM 經濟部中央標率局負工消费合作社印繁 (請先聞讀背面之注項再填寫本頁) 內的資料進行,而被頻繁地改寫快閃記憶體內的系統領域 〇 另外,在資料的寫入、消去、改寫時,必須改寫位址 轉換表時,位址轉換表的內容也儲存在DRAM,改寫也 在D RAM內進行即可· 在本實施的形態,以例說明4值快閃記憶體•例如, 在如第1圖的4值記憶格爲5 〇¥次改寫可能;在如第3 本!!.U1«尺度適用中园國家標準(CNS ) A4规格(210X297公釐)_ _ _ 318965 A7 _B7__ 五、發明説明(15 ) (a) 、3(b)圖的2值記憶格爲100萬次改寫可能 〇 依此實施的形態•首先,至進行5 0萬次改寫爲止, 以4值模式,將記億格作爲如第1 ( a )圖的4值格使用 •各區段的改寫次數,在電源關閉時儲存在快閃記億體上 的系統領域之改寫次數記錄領域:在電源投入時(動作時 )儲存在DRAM的改寫次數記錄領域· 在50萬次改寫後,如第3 (a) 、3 (b)圖,以 2值模式而作爲2值格使用·4值模式與2值模式的切換 ,可以以1頁單位或是1區段單位進行.,亦可以以複數個 區段單位進行,也可以晶片單位進行•各頁、各區段、或 是各晶片保持爲2值模式、或是4值模式之準位記憶手段 ,係爲當電源關閉時.在快閃記憶髖的系統領域記憶關於動 作摸式的資訊;當電源投入時(動作時)若儀存在 DRAM即可•然且*當電源投入時•由於讀出準位記億 手段,因而可以決定以何值使其動作記億格· 經濟部中央標準局貝工消费合作社印製 n HI - - - HI I I - - - ^1^1 - I n I. I (n、1T (請先《讀背面之注意事項再填寫本頁) 此樣,在超過作爲4值格的改寫次數限度時,由於作 爲2值格而使用,因而可以增加快閃記億體的使用次數· 以4值使其動作記億格,或是以2值使其動作,係爲 依從控制器1 0 0在快閃記憶體输入指令而作控制亦可· 也就是作爲快閃記億《內部的動作模式,使其持有4值用 的寫入動作模式(或是動作方法)/讀出動作模式(或是 動作方法)、2值用的寫入動作模式(或是勡作方法)/ 讀出動作模式(或是動作方法)·以指令的输入選擇道些 本认ft尺度適用中國囡家標準(CNS)A4規格( 210X297公釐)_ μ _ 318965 A7 B7 五、發明説明(16) 動作模式(或是動作方法)的其中1個,控制各別的動作 亦可· 以從控制快閃記憶體的控制器1 0 0所输入的寫入資 料,而使其控制是否以4值使其動作記憶格、或是以2值 使其動作記憶格亦可•也就是不改變快閃記憶體的內部動 作,以4值、2值控制從外部所输入的寫入資料·也就是 亦可控制各別的输入資料值,而在作爲4值格使其動作時 输入「·0, 、 的4值、在作 爲2值格使其動作時输入「、〇# 、」的2值· 經濟部中央標车局只工消费合作社印51 另外*在4值模式及2值模式,變.更1頁內的資料領 域之記億格數亦可,不變更亦可•在4值模式及2值模式 都可以在5 2 8位元組個的記億格當中,例如記億5 1 2 組元組個的記億格表.示資料的領域,剩餘1 6位元組個的 記憶格表示邏辑位址與物理位址的對應之位置轉換表、或 錯誤訂正碼(ECC) ·或者是在4值模式與2值模式, 將位址轉換表或E C C的領域最適化亦可•例如對於在4 值模式位址轉換表或E C C的領域使用1 6位元組個的記 億格,在2值模式使用2 4位元組個的記億格亦可,使用 8位元組個的記憶格亦可•在任何的情況,使用位址轉換 表或E C C的領域以外作爲資料領域亦可· 改寫次數記錄領域’因毎改寫各別的區段資料被更新 ,所以監視此改寫次數記錄領域,而決定以何值動作記億 格亦可·也就是在改寫前讀出DRAM內的改寫次數記錄 領域,在進行寫入之區段的改寫次數爲5 0莴次以下時, 19 - (請先閲讀背面之注意事項再填寫本頁) 本认乐尺度適用中园國家標準(CNS > A4规格(210X297公簸) 318565 A7 _B7_ 五、發明説明(17 ) 寫入其區段作爲4值格•在改寫次數超過5 0萬次時’在 本實施形態若不是4值格而是2值格則變更DRAM內準 位記憶手段的內容’寫入其區段作爲2值格•另外在超過 1 0 0萬次時,不使用其匾段、或者是不寫入或是不消去 亦可· 在第2實施形態,例如以各區段單位記錄改寫次數, 決定是否以各面段單位以何值動作•另外決定以何值動作 之單位不限於區段,例如在複數個區段設置1個改寫次數 記錄領域*決定以複數個區段單位以何值動作亦可•或者 是以快閃記憶體晶片1個*設置1個改寫次數記錄領域* 決定以晶片單位,以何值動作亦可·進而以頁單位•監視 改寫次數,決定以各頁單位以何值動作亦可· 在第2實施形態_,由於監視改寫次數,而決定作爲何 值記億格動作,但例如由於監視出廠後的時間,而決定作 爲何值記憶格動作亦可。 其次,說明本發明第3實施形態的記憶系統· 經濟部中央標率局負工消费合作社印製 H - - ...... —...... . 1^ ^ m ί - - 、?τ (請先閲讀背面之注$項再填寫本頁) 以下,列舉本發明的幾個記憶系統•說明這些記憶系 統作爲第3實施形態的記億系統· 第7圖係爲表示關於第3實施形態之第1記憶系統的 動作流程之圖· 第1記憶系統係爲含有記億η值(η爲3以上的自然 數,,例如3、4、8、16)的記憶格•然且,如第7圚 所示,至記憶格爲所定的改寫次數(例如5 0萬次)爲止 ,作爲η值的記憶格動作•其後作爲m值(m爲未滿η的 本认瓜尺度適用中囡國家標準(CNS ) Α4规格(210X297公釐)_ 2〇 - — A7 B7 經濟部中央標準局貝工消费合作社印繁 五、發明説明(18) 1 1 白 然 數 )的記 憶格 動 作 之 記 億系 統· 1 1 改 寫次數 9 係爲 以 第 2 實施形態所 說 明 過 > 記錄 在 各 1 | 區 段 > 或是各 晶 片 的 改 寫 次數記憶領域 • 由 於 監視 此 改 寫 1 1 次 數 記 憶領域 » 而 決 定 以 何 值記 憶格動 作 即 可 〇 請 先 鬩 1 1 I 第 8圖係 爲 表 示 關 於 第 3實 施形態 之 第 2 記 憶 系 統 的 讀 背 £ 1 動 作流程之圖 • 1 1 第 2記億 系 統係 爲 含有記憶 η值( η 爲 3 以 上 的 白 然 事 項 * 1 1 數 9 例 如3、 4 % 8 、 1 6 )的 記憶格 • 然 且 • 如 第 8 圖 丹 填 本 所 示 • 至記億格爲 所 定 的 改 寫次 數爲止作 動 η 值 的 記憶格 頁 1 I 動 作 « 其後作 爲 2 值 的 記憶格動 作之記億 系 統 • 1 I 第 9圖係 爲 表 示 關 於 第 3實 施形態 之 第 3 記憶 系 統 的 1 1 1 動 作 流 程之圓 0 I 訂 第 3記憶 系 統係. 爲 含有 η值 (η爲 3 以 上 的 白 然 數 1 1 1 例 如 3 、4、 8 1 6 ) 的 記億格•然 且 t 如 第 9 圚 所 示 1 1 * 至 記憶格爲 第 η 的 改 寫 次 數爲 止作爲 η 值 的 記億格 動 作 1 1 參 至 第 (η - 1 ) 的 改 寫 次 數爲 止,記億格作 爲 ( η 一 1 1 ) 值 動 作:至 第 1 ( i 爲 2 以上 的自然 數 ) 的 改 寫 次數爲 1 1 止 * 記憶格作 爲 i 值動 作 之 記億 系統· 1 1 1 然 而,在 此 處 f 將 分 別 與作 爲η值 格 ( η — 1 ) 值 1 1 格 % i 值格之 改 寫 次 數 的 限 制值 對應而 被 設 定 的 所 定 改 寫 1 1 次 數 * 定義爲 第 η 的 改 寫 次 數, 第(η 一 1 ) 的 改 寫 次 數 .1 % 第 i 的改寫 次 數 ;. 以 下 也 是完 全同樣 的 定 義 • 1 | 第 4記憶 系 統 係 爲 含 有 記億 η值( η 爲 3 以 上 的 白 然 1 1 數 9 例 如3、 4 8 1 6 )的 記憶格 〇 然 且 t 在 於 半 導. 1 1 1 本认張尺度適用中囡囡家標準(CNS)A4规格( 210X297公釐)_ 21 - 318965 A7 __B7_ 五、發明説明(19 ) 體裝罝•具有記憶該記憶格是否保持著何值的資料的準位 記億手段之記憶系統· 上述準位記憶手段,係爲例如在快閃記憶體晶片的最 初區段、例如在第5圖所示的B 1 0 ck〇,使其記憶著 其記憶內容即可· 在電源投入時讀出上述準位記憶手段•在第6圓所示 的DRAM1 02,使其記億著其記億內容亦可•然且· 例如是作爲4值記憶格動作,但被判定爲由於讀出改寫次 數記憶領域而到達到改寫次數爲5 0萬次,則變更準位記 億手段的內容,以後作爲2值記億格動作即可•以後,由 於讀出準位記憶手段,而作爲2值格進行寫入•即是在此 處,在電源投入時等,讀出準位記億手段下,可以隨時決 定以何值使其動作記.憶格· 經濟部中央標隼局負工消费合作社印装 (請先聞讀背面之注意事項再填寫本頁) 第5記憶系統係爲含有記億η值(η爲3以上的自然 數,例如3、4、8、16)的記億格,所定個數的記億 格構成記億格區段,以該記億格S段單位進行寫入、或是 消之半導體記億裝置,該記憶格區段內的記憶格至所定的 改寫次數爲止作爲η值的記憶格動作·其後該記億格Ε段 內的全部記憶格作爲m值(m爲未滿η的自然數)的記憶 格動作之記憶系統· 另外,第5記憶系統係爲在每個記憶格區段具有記值 該記憶格苗段的改寫次數之改寫次數記憶領域•該記億格 苗段以何值記憶格動作,係爲因應於被記億在該改寫次數 記億領域的改寫次數而作決定即可· 本认浓尺度適用中园國家標準(CNS ) Α4規格(210X297公釐)_ 22 - 經濟部中央標率局月工消费合作社印聚 A7 __B7_ 五、發明説明(20 ) 然而,在此處的記億格區段,不被限制在被夾隔在1 個的汲極側選擇閘極、與1個的源極側選擇閘極之頁集合 的所謂區段,單是表示同時進行資料的寫入、或是消去之 記憶格群·例如在NAND型EEPROM,通常是以上 述的頁單位,進行寫入:另外此區段單位進行消去:此時 這些頁或是區段相當於此處的記憶格區段· 第6記億系統係爲含有記憶η值(η爲3以上的自然 數,例如3、4、8、16)的記憶格之半導體裝置,至 記憶格爲所定的改寫次數爲止作爲η值的記憶格動作•其 後含有該記憶格之晶片內的全部記憶格.作爲m值(m爲未 滿η的自然數)的記憶格動作之記憶系統· 另外,第6記憶系統係爲在每晶片具有記憶該晶片的 改寫次數之改寫次數.記憶領域•該晶片以何值記億格動作 係爲因應於被記憶在該改寫次數記憶領域的改寫次數而作 決定即可。 第10圖係爲表示關於第3實施形態之第7記億系統 的動作流程之圖· 第7記憶系統爲含有記憶η值(η爲3以上的自然數 ,例如3、4、8、16)的記憶格•然且,如第10圖 所示,至記億格及第η的改寫次數爲止作爲η值的記億格 動作:至第m的改寫次數爲止作爲m值(m爲未滿η的自 然數)的記憶格動作:其後不使用該記憶格之記憶系統· 第1 1圇係爲表示關'於第3實施形態之第8記憶系統 的動作流程之Λ · 本/人汍尺度適用中國國家標準(CNS > Α4規格(210X297公釐)_ 23 _ (請先閲讀背面之注意事項再填寫本頁) 訂 318965 at ____B7__ 五、發明説明(21 ) 第8記憶系統係爲含有記憶η值(η爲3以上的自然 數,例如3、4、8、16)的記億格•然且,如第1 1 圖所示,至記億格爲第η的改寫次數爲止作爲η值的記億 格動作;至第2的改寫次數爲止作爲2值的記億格作動; 其後不使用該記憶格之記億系統· 第12圖係爲表示關於第3實施形態之第9記億系統 的動作流程之圖· 第9記憶系統係爲含有記億η值(η爲3以上的自然 數,例如3、4、8、16)的記憶格•然且,如第12 圖所示,至記憶格爲第η的改寫次數爲oh作爲η值的記憶 格動作;至第(η_ 1 )的改寫次數爲止記憶格用以(η 一1)值動作;以後依順,至第i (i爲2以上的自然數 )的改寫次數爲止用.以i值動作•其後,_到第2改寫次 數後•該記憶格就不使用之記憶系統· 第13圖係爲表示關於第3實施形態之第10記憶系 統之動作流程之圇· 經濟部中央標率局員工消费合作社印装 (請先閱讀背面之注意事項再填寫本頁) 第1 0記億系統係爲含有記億η值(η爲3以上的自 然數,例如3、4、8、16)的記憶格•然且,如第 1 3圖所示,至記億格爲第η的改寫次數爲止作爲η值的 記憶格動作;至第m的改寫次數爲止作爲m值(m爲未滿 η的自然數)的記億格動作;其後不消去或是寫人該記憶 格的資料之記憶系統· 第14圖係爲表示關於第3實施形態之第11記憶系 統的動作流程之圖· 本&&尺度適用中因國家樣準(CNS)A4规格( 210X297公釐)_ 24 _ 經濟部中央標率局負工消费合作社印裝 A7 _B7_ 五、發明説明(22 ) 第1 1記憶系統係爲含有記億η值(η爲3以上的自 然數,例如3、4、8、16)的記憶格•然且,如第 1 4圖所示,至記憶格爲第η的改寫次數爲止作爲η值的 記憶格動作;至第2改寫次數爲止作爲2值的記憶格動作 :其後不消去或是寫入該記憶格的資料之記慷系統· 第15圖係爲表示關於第3實施形態之第12記億系 統的動作流程之圖· 第1 2記憶系統爲含有記憶η值(η爲3以上的自然 數,例如3、4、8、16)的記憶格•然且,如第1 5 圖所示,至記憶格爲第η的改寫次數爲止作爲η值的記憶 格動作:至第(η — 1)的改寫次數爲止•用以(η — 1 )值動作;以後依順•至第i (i爲2以上的自然數)的 改寫次數爲止記憶格.用以i值動作•其後*到達第2的改 寫次數後不消去或是寫入該記憶格的資料之記憶系統· 第16圖係爲表示關於第3實施形態之第13記億系 統的動作流程之圓· 第1 3記億系統係爲含有記億η值(η爲3以上的自 然數,例如3、4、8、16)的記憶格•然且,如第 1 6圖所示,至記億格爲第η的改寫次數爲止作爲η值的 記憶格動作;至第(η_ 1 )的改寫次數爲止記憶格用以 (η—1)值動作;以後依順,第i (i爲3以上的自然 數)的改寫次數爲止記憶格用以i值動作•然且,至第3 的改寫次數爲止用以3值動作後,達到第2的改寫次數爲 止用以2值*其後,第2的改寫次數以後不消去或是寫入 本认ft尺度適用中园國家橾準(CNS ) A4規格(210X297公釐)_ 25 - —-- I- - H I -欠 本 I- I n I- - - -1 -I I (诗先閲讀背面之注意事項再填寫本頁) 經濟部中央標车局負工消费合作社印製 318365 A7 _B7__ 五、發明説明(23) 該記億格的資料亦可*不使用該記憶格亦可· 其次,說明關於本發明第4實施形態之多值NAND 型快閃記億體· 在關於第4實施形態之快閃記億體,以输入從晶片外 部的指令控制以何值動作快閃記憶體•以下,以例說明更 具體的4值NAND型快閃記憶體· 在第4實施形態,作爲快閃記億體內部的動作模式* 具有4值用的寫入、讀出方法、及2值用的寫入、讀出方 法·是進行4值用的寫入、讀出,還是進行2值用的寫入 、謓出係爲以從晶片外部的控制器的指令作控制· 以下,分別說明4值用的寫入、讀出方法、及2值用 的寫入、讀出方法·消去爲4值記憶格時、或是2值記憶 格時,都是與過去的,2值NAND快閃記億體同樣地,以 E段單位、或是晶片單位進行· 〔1〕作爲4值記憶格動作時 第1 7圖係爲表示關於本發明第4實施形態之多值記 憶式E E P R 0M的構成之構成圖· 在第17圖表示多值記億式EEPROM的構成•對 於記憶格被配置成的矩陣狀而構成的記億格陣列1,設置 選擇記億格,在控制閘極加入寫入電壓及讀出電壓之控制 閘極•選擇閘極駆動電路2 ·控制閘極•選擇閘極驅動電 路2被連接在位址緩衝器5·接收從位址緩衝器5的位址 信號*資料電路3係爲爲了保持寫入資料,且讀出記億格 本尺度適用中园囷家標準(CNS ) A4規格(210X297公釐)_ 26 _ '
In n ϋ I - — 上 木| I I I 1 I 訂 (锖先《讀背面之注意事項再填寫本頁) 經濟部中央標率局月工消费合作社印« Α7 Β7 五、發明説明(24 ) 的資料之電路*賫料電路3被連接在資料输入输出緩衝器 4,接收從位址緩衝器5的位址信號•資料输入输出緩衝 器4係爲進行與E E P ROM外部的输入输出控制· 第18圚係爲表示第17圖所示的記憶格陣列1、及 資料電路3的構成之構成圓· 如第1 8圖所示,NAND型格係爲以串聯記億格 Ml〜M4而被構成·NAND型格的兩端介由選擇電晶 體SI、S2而分別被連接至位元線BL、源極Vs ·共 有控制閘極CG的記憶格Μ群,形成被稱爲*頁#的單位 同時把資料寫入•讀出•另外,以連結在4個的控 制1〜CG4之記憶格群形成區段·、頁〃 ' ' 區段以控制閘極、選擇閘極驩動電路2而被連接· 在各位元線BL 〇〜.BLm被連接有資料電路3 — 0〜3 -m,一時的記億著寫入至所對應的記憶格之資料· 第19圖係爲表示以在記億格Μ設置4個的寫入狀態 而4值記億時,記慷格Μ的臨界值電壓與4個的寫入狀態 (4值資訊"0,、)的關係之 圖° 如第1 9圖所示,資料的狀態係爲與消去資料 後的狀態相同,例如持有負的臨界值•資料狀態例 如持有0· 5V至0. 8V之間的臨界值•資料、的 狀態例如持有1. 5V至1. 8V之間的臨界值。資料、 3#的狀態例如持有2·石乂至2. 8V之間的臨界值· 在記憶格Μ的控制閘極,加入讀出電壓VCG2R,記億 本认浓尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)_ π (請先閱讀背面之注意事項再填寫本頁) 訂 318965 A7 ___B7______ 五、發明説明(25 ) 格是、0N#還是、OFF#下記億格的資料可以檢出「 ' 〇 # 的其中1個· 的其中1個 」•繼而,在加入讀出電壓VCG3R、VCG1R下記 憶格的資料被完全地檢出•電壓VCG1V、VCG2V 、VCG3V被稱爲校驗電壓,在資料寫入時,將道些校 驗電壓加在控制閘極而檢出記憶格Μ的狀態,確定是否充 分地進行寫入•校驗電壓VCG1V、VCG2V、 VCG3V例如分別被設爲〇. 5V、1. 5V、 2 . 5 V · 第2 0圇係爲第1 7圚所示的記憶.格陣列1、及資料 電路3的電路圖* 經濟部中央標率局負工消费合作社印裝 (請先閲讀背面之注f項再填寫本頁) 如第2 0圖所示,在資料電路3被含有第1正反器 F F 1、及第2正反.器FF2 *在本實施形態的第1正反 器FF1,係爲以η通道MOS電晶體Qn21、 Qn22、Qn23 ;及 p 通道電晶髖 Qp9,QplO 、Q P 1 1所構成,形成被稱爲所謂交互耦合型閂鎖電路 之電路•另外,第2正反器F F 2也同樣地,以η通道 MOS 電晶髖 Qn29、Qn30、Qn31 :及 ρ 通道 MOS電晶髖Qpl6、Qpl7、Qpl8所構成,形 成被稱爲所謂交互耦合型閂鎖電路之電路•在正反器 FF1、FF2分別被閂鎖有寫入/讀出資料•另外這些 正反器FF1、FF2分別增幅位元槔BLa、或是位元 線B L b的電位•即是也用以增橱資料的感應增幅器動作 •正反器FF1、FF2係爲用以寫入賫料閂鎖「 本度適用中囷國家標準(CNS ) A4规格(210X297公釐)_ 28 _ 經濟部中央標率局月工消费合作社印裝 A7 B7 五、發明説明(26 ) 寫入、或,1,寫入、或、2康寫入、或寫入j ; 記億格用以讀出資料資訊感應閂鎖「保持的資訊、 或保持ml"的資訊、或保持%2"的資訊、或保持 '的資訊j · 資料输入输出線IOA、IOB及正反器FF1,係 爲介由η通道MOS電晶體Qn28、Qn27而被連接 *資料输入输出線I 〇C、I 0D及正反器FF2,係爲 介由η通道MOS電晶體Qn3 5、Qn3 6而被連接· 資料输入输出線IOA、IOB、IOC、IOD,也被 連接至第1 7圖中的資料输入输出緩衝器4 · η 通道MOS 電晶體 Qn27、Qn28、Qn35 、Q η 3 6的閘極,係爲被連接至以NAND邏辑電路 G2及反相器14所.構成的檷位位址解碼器之输出· η通 道MOS電晶體Qn26、Qn34,係爲信號ECH1 、ECH2形成爲而分別均衝正反器FF 1、 FF2 · η通道MOS電晶髖Qn24、Qn32,係爲 控制正反器FF1、FF2與MOS電晶體Qdl的連接 • η通道MOS電晶體Qn25、Qn33,係爲控制正 反器FF1、FF2與MOS電晶體Qd2的連接· 以P通道MOS電晶體Qpl2C、Qpl 3C所構 成之電路,係爲以活性化信號VRFYBAC,因應於正 反器FF 1的資料•而變更MOS電容器Qd 1的閘極電 壓•以P通道MOS電晶«Qp 1 4C、Qp 1 5 C所構 成的電路,係爲以活性化信號VRFYBBC,因應於正 本认汍尺度適用中國囷家樣準(CNS ) A4規格(210X297公釐) 29 - (請先閱讀背面之注意事項再填寫本頁) 訂 318565 A7 B7__ 五、發明説明(27 ) 反器F F 1的資料,而變更MO S電容器Q d 2的閘極電 壓•以P通道MOS電晶體Qpl 2C,Qpl9C, Q p 2 0 C所構成之電路,係爲以活性化信號 VRFYBA2C,因應於正反器FF1及FF2的賫料 ,而變更MO S電晶體Q d 1的閘極電壓•以ρ通道 MOS 電晶體 Qpl4C,Qp21C,Qp22C 所構 成之電路,係爲以活性化信號VRFYB B 2 C,因應於 正反器FF1、及FF2的資料,而變更MOS電晶體 Q d 2的閘極電壓· 經濟部中央標率局負工消费合作社印裝 (請先閱讀背面之注意事項再填寫本頁) 以η通道MOS電晶體Qn 1 C.、.Qn 2 C所構成之 電路,係爲以活性化信號VRFYBA 1 C,因應於正反 器F F 2的資料,而變更MO S電晶體Q d 1的閘極電壓 •以η通道Μ 0 S電.晶體Qn3C、Qn4C所構成之電 路,係爲以活性化信號VRFYBB1C,因應於正反器 F F 2的資料,而變更MO S電容器Q d 2的閘極電壓· MOS電晶體Qdl、Qd2,係爲以耗盡型η通道 MO S電晶體所構成,使其比位元線容置還小很多· η通 道MOSm晶體Qn 3 7係多依信號PREA而將MO S 電晶體Qd 1充電成VA · η通道MOS電晶髖Qn 3 8 係爲依信號P RE B而將MO S電容器Q d 2充電成VB • η通道MOS電晶體Qn39、Qn40係爲以信號 BLCA、BLCB而分別控制資料電路3與位元線 BLa、BLb的連接•以η通道電晶體Qn37、 Q η 3 8所構成之電路兼作位元線電壓控制《路· 本iU1*•尺度適用中國國家樣準(CNS ) Α4規格(210X297公釐) 30 A7 B7 經濟部中央標率局貞工消费合作社印裝 五、 發明説明(28 ) 1 1 其 次 ,根據 圖 面 說 明 具 備 如 第2 0 圖 所 示 的 構 成 之 資 1 料 電 路 的 快閃 記 憶體 ( E E P R 0 Μ ) 之 動 作 • 以 下 » 表 1 1 示 選 擇 控制閘 極 C G 2 A 的 情 況 • 1 I 請 1 I 先 1 閱 I 作> 讀 1 < 讀 出 動 背 面 1 I 第 2 1圖 係 爲 讀 出 動 作 時 的 時間 圖 • 以 下 • 根 據 第 之 注 意 1 1 1 2 1 圖 說 明讀 出 動 作 • 事 項 1 I 再 乂 如 第 2 1 圖 所 示 9 首 先 在 時刻 t 1 R C 9 電 壓 V A 填 寫 本 1 V B 分 別形 成 爲 1 • 8 V 1 .5 V % 位 元 線 B L a 頁 1 1 B L b 的 電位 分 別 形 成 爲 1 • 8 V、 1 5 V 〇 進 而 信 號 1 | B L C A 、B L C B 分 別 形 成 爲 ' L m 準 位 位 元 線 1 | B L a 與 Μ 0 S 電 容 器 Q d 1 % 及位 元 線 B L b 與 Μ 0 S 1 訂 1 電 容 器 Q d 2 被 分 限 ΓΠ5 · 開 位 元 線 B L a % B L b 形 成 爲 浮 1 1 | 動 〇 另 外 ,信 號 P R E A P R Ε Β 分 別 形 成 爲 % L 準 1 1 位 9 Μ 0 S電容 器 Q d 1 Q d 2的 閘 極 電 極 之 節 點 N 1 1 1 > N 2 形 成爲 浮 動 狀 態 〇 1 繼 而 ,在 時刻 t 2 R C 以 控制 閘 極 • 選 擇 閘 極 顆 動 1 | 電 路 2 所 被選 擇 的 區 段 之 所 選 擇 的控 制 閘 極 C G 2 A 爲 1 1 0 V 非 選擇 控 制 閘 極 C G 1 A 、C G 3 A % C G 4 A 與 1 1 I 選 擇 閘 極 S G 1 A S G 2 A 被 設爲 V C C 0 若 所 被 選 擇 1 1 之 記 億 格 的臨 界 值 爲 0 V 以 下 » 則位 元 線 電 壓 成 爲 比 1 1 1 • 5 V 還低 • 若 所 被 選 擇 之 記 億格 的 臨 界值 爲 0 V 以 上 1 1 t 則 位 元 線電 壓 形 成 爲 原 樣 的 1 .8 V • 1 | 此 後 ,在 時 刻 t 3 R C 9 信 號Β L C A B L C B 分, 1 1 本认认尺度適用中國國家揉準(CNS)A4規格( 210X297公釐)_ 31 318965 A7 ___B7_ 五、發明説明(29 ) 別形成爲準位;位元線的資料傳送至MO S電容器 Qdl,Qd2·其後再度,信號BLCA、BLCB形 成爲,位元線BLa與MOS電容器Qdl、位元 線B L b與MO S電容器Q d 2被分隔開· 進而,信號SAN1、SAP1分別形成爲"準 位、準位,正反器FF1被非活性化;進而信號 ECH1形成爲*正反器FF1的2個输入输出端 子(節點N3C,N4C)相互被均衡•進而,此後,信 號RV1A、RV1B分別形成爲準位· 繼而,在時刻t4RC,再度,在.SAN1、SAP 1分別形成爲準位、準位下,節點N1的電 壓以下正反器F F 1而被感應,然後被閂鎖在正反器 FF1*由於此因,.「記憶格的資料爲,或是 # 、或是>2# 、或是以正反器FF1而被感應 ,其資訊被閂鎖*然而,所被選擇的控制閘極C G 2 Α爲 1 V ·此結果,若所被選擇之記憶格的臨界值爲1 V,則 位元線電壓形成爲原樣的1. 8V· 經濟部中央樣準局負工消费合作社印製 (請先閱讀背面之注$項再填寫本頁) 繼而*在時刻t 5RC ·信號PREA、PREB分 別形成爲,MOS電容器Qdl、Qd2的閘極電 極之節點N1,N2分別形成爲1. 8V、1. 5V·此 後,信號PREA、PREB分別形成爲準位, MOS電容器Qdl、Qd2的閘極電極之節點N1、 N2形成爲浮動狀態· 此後,在時刻t 6RC,信號BLCA、BLCB分 本&张尺度適用中國國家梯準(匚阳>八4規格(2丨0父297公釐)_32_ A7 _B7__ 五、發明説明(30 ) 別被設爲,準位•再度,信號BLCA、BLCB分 別形成爲準位,位元線BLa與MOS電容器 Qdl、位元線BLb與MOS電容器Qd2被分隔開* 此後,信號SAN2、SAP2分別形成爲’L’準位、 準位,正反器F F 2的2個输入输出端子(節點 N5C、N6C)相互被等衡•此後,信號RV2A、 RV2B分別形成爲'"Η"準位· 繼而,在時刻t 7RC,再度在信號SAN2、 SAP2分被形成爲準位、準位下,節點 N 1的電壓以正反器F F 2而被感應,然後被閂鎖在正反 器FF2。由於此因,「記憶格的資料爲或是 # 、或是、或是以正反器FF2而被感應 ,其資訊被閂鎖•此.後的正反器FF1、FF2之節點 N3C、N5C的電位之關係,形成爲如第22圖所示的 關係· 經濟部中央標隼局負工消费合作社印製 (請先閱讀背面之注意事項再填寫本頁) 最後*被感應寫入至記憶格的資料爲「%2〃或是% 3"」·所被選擇的控制閘極CG2A被設爲2V·若所 被選擇之記憶格的臨界值爲2 V以下•位元線電壓形成爲 比1. 5 V還低•若所被選擇之記憶格的臨界值爲2 V以 上,位元線電壓形成爲原樣的1. 8V· 此後,在時刻t 8RC,信號PREA、PREB分 別形成爲準位,MOS電容器Qdl、Qd2的閘 極之節黏N1、N2分別形成爲1. 8V、1. 5V·進 而,信號PREA、PREB分別形成爲準位, 本认仪尺度適用中國國家標準(CNS ) A4说格(210X297公釐)_ 33 _ 31S965 經 濟 部 中 央 標 準 局 Ά i 消 费 合 作 社 印 % A7 B7 五、‘ 發明説明( 31) 1 Μ 0 S電容 器Q d 1 % Q d 2 的閘極 電 極 之 節點 N 1 1 I Ν 2 形成爲浮動狀態 • 1 1 | 此後, 在時刻 t 1 0 R C ,信號 B L C A、 B L C B 1 1 I 分 別 被設爲 ' Η 摩 準 位 • 其 後 再度, 信 號 B L C A % 請 先 1 1 Β L C B形 成爲 L # 準 位 » 位元線 B L a 與Μ 0 S 電容 閲 讀 背 1 1 器 Q d 1、 位元 線 B L b 與 Μ 0 S電 容 器 Q d 2 被分 晒朗 ΠΤ5 (7Π 面 之 注 意 1 1 • 事 項 1 1 信 號 先行感 應Μ 0 S m 容 器 的 資料; 在 時 刻 t 1 1 R C, 舟 填 寫 本 ,衣 V R F Υ Β A 2 C 形 成 爲 0 V · 從 第 2 2圖 能 明 白, 頁 1 I 形 成 爲節點 Ν 5 C 爲 % Lo ν level’ 、及節點N3C爲, 1 1 High 1 eve 1’ ( 也就 是 節 黏 N 4 C爲 % Lov 1 eve r 〕 係 1 1 爲 只 在' 1 #資 料 的 情 況 • 因 此只在 % 1 • 資料 的 情 況, 1 訂 P 通 道Μ 0 S電 晶 體 •Q P 1 2 C、Q P 1 9 C、 1 1 Q Ρ 2 0 C 爲開 啓 節 點 N 1 形成爲 V C C •其後 • 信號 1 1 S A Ν 1、 S A P 1 分 別 形 成 爲' L 準 位 Η m 準位 1 I 9 正 反器F F 1 被 非 活 性 化 信鉍E C Η 1 形成 爲 % Η " 1 1 而 被均衡· 此後 » 信號 R V 1 A、R V 1 B 分別形成爲% I 1 Η # 準位· 1 1 在時刻 t 1 2 R C 9 再 度 ,在信 號 S A Ν 1 1 1 S A Ρ 1分 別形 成 爲 % Η 準 位、' L m 準 位下 » 節 點 1 1 Ν 1 的電壓 被感 應 至 正 反 器 F F 1 · 然後被 閂鎖 〇 由 於此 1 | 因 » 「記億格的 資 料 爲 % 2 • 或是^ 3 奢 J ,以 正 反 器 1 I F F 1而被 感應 * 其 資 訊 被 閂 鎖· 1 1 以上, 讀出 動 作 的 結 果 » 4值的 資 料 9 如第 2 3 圖所 _ 1 1 1 本认队尺度適用中國國家標準(CNS ) A4规格(210X297公釐)_ % 經濟部中央標孪局貝工消费合作社印製 A7 B7 五、發明説明(32) 示被閂鎖在正反器F F 1、F F 2 ·圓中的各資料之臨界 值分布,係爲如下· 資 料 % 0 m ··· « · · • · · 臨 界值 : 0 V 以 下 資 料 % 1 # • · · • · · • · · 臨 界值 0 • 5 V以 上 0 • 8 V 以 下 資 料 % 2 難 * » · • · · • · · 臨 界值 1 • 5 V以 上 1 8 V 以 下 資 料 % 3 • · · • · · • · · 臨 界值 2 • 5 V以 上 2 • 8 V 以 下 • 讀 出 中 t 信 號 V R F Υ Β A C V R F Y B B C 都 是 % Η 準 位 信 號 V R F Υ Β A 1 C V R F Y B B 1 C 都 是 % L 準 位 〇 另 外 « 電壓 V S 設 爲 0 V 〇 被 输 入 至 欏 位 位 址 解 碼器 之 欄 化 活 性化 信 號 C E N B 形 成 爲 % Η 難 準 位 1 則 被 保持 在 以 位 址 信號 而 被 選 擇 的 資 料 電 路 3 之資 料 被输 出 至資 料输 入 输 出線 I 0 A 、 I 0 Β I 0 C I 0 D :介 由 資 料 输 入输 出 緩衝 器 4 而 被 输 出 至 Ε E P R 0 Μ 外 部· 被 記 憶 在 記 億 格 的 資 料、 臨 界 值 % 在讀 出 至 資 料 輸 入 輸 出 線 I 0 A I 0 Β % 10 C I 0 D後 所 被 输 出 的 準 位 之 關 係 I 形 成 爲 第 2 3 圖所 示 的 關 係 • 输出至晶片外部的資料,係爲以資料输入输出緩衝器 4將被输出至黉料输入線I 0A、I OB、I 0C、 (請先閲讀背面之注$項再填寫本頁 訂 本认汍尺度通用中國國家標準(〇阳)六4規格(2丨0><297公釐)_35- 318965 Α7 Β7 五、發明説明(33) I0D的信號轉換成原來的信號· <寫入動作> 首先,寫入資料被載入至正反器FF1、FF2 ·其 後,資料,資料及資料幾乎同時被寫 入•然後進行檢査^1#資料、資料、資料 是否完全被寫入之校驗讀出;在具有寫入不完全的記憶格 時*進行再寫入·全部的記億格完全被寫入後,由於檢測 寫入終了檢測電路因而終了寫入· 以下*首先說明程式,其次說明校驗讀出· (1 )程式 在寫入動作前,.所被输入的2位元分之資料•係爲以 資料输入输出緩衝器4而被轉變,被输入至資料電路3 · 4值資料與資料输入输出線I 0Α、I OB、I 0C、 I 0D的關係形成爲如第2 4豳所示的關係· 經濟部中央標準局負工消費合作社印裝 所被轉變的4值資料*係爲在禰位活性化信號 CENE爲準位下,以位址信號被傳送至所被指定 的欄位位址之賫料電路3· 第2 5圖係爲寫入動作時的時間圖•以下•根據第 25圚,說明寫入動作· 如第25圇所示*首先*在時刻115,電壓乂入形 成爲位元線寫入控制電壓1 V,位元線B L a被設爲1 V •在η通道MO S電晶髏Q η 3 9的臨界值分之電壓降下 36 - (請先閱讀背面之注意事項再填寫本頁) 本i.U1«尺度適用中國囡家楳準(CNS ) Α4規格(210X297公釐) A7 B7 經濟部中央標率局員工消费合作社印裝 五、發明説明( 34) 1 1 分 造成 問 題 時 » 若 昇 壓 信號 B L C A 亦 可 〇 繼而 » 信 號 1 1 P R E A 形 成 爲 % L # 準 位 9 位 元 線 B L a 被設 爲 浮 動 • 1 1 其 次 » 在 時刻 t 2 S 9 信 號 R V 2 A 被 設爲 1 . 5 V S 1 I • 因 此 * 從 被 保 持 著 資 料 % 1 或是 % 3 之資 料 電 路 % 請 先 閲 1 1 I 位 元 線 控制 電 壓 0 V 被加 入 至 位 元 線 B L a •將 η 通道 讀 背 面 I 1 I Μ 0 S 電 晶 體 Q η 3 2 的 臨界值設爲 1 V » 則在 % 0 蒙 或 之 注 意 1 1 是 % 2 歡 寫 入 時 η 通 道 Μ 0 S 電 晶 體 Q η 3 2形 成 爲 % 事 項 1 I 再 1 1 0 F F 難 在 % 1 或 是 % 3 m 寫 入 時 形 成 爲、 0 N # 〇 4 寫 本 1 其後 » 在 時刻 t 3 S » 信 號 V R F Υ B A C 形 成 爲 頁 1 1 0 V • 從被保持 著資 料 % 0 或 是資. 料 % 1 ,之資 料 電 路 1 1 位 元 線 寫 入 控 制 電 壓 V C C 被输 出 至 位 元 線B L a • 1 1 然 且 在 時 刻 t 4 S 信 號 V R F Υ B A 2 C 形 成 爲 1 訂 1 0 V 從 被 保 著 資 料· 蟓 1 m 之 資 料 電 路 t 介 由端 子 V 1 9 1 1 位 元 線 1 m 寫 入 電 位 2 V 被 输 出 至 位 元 線 B L a • 1 I 其 結 果 所 % 0 寫 入 的 位 元 線 爲 V C C : 所 1 I I 寫 入 的 位 元 線 爲 2 V 所 % 2 蒙 寫 入 的 位 元 線爲 1 V • 所 1 % 3 寫 入 的 位 元 線 爲 0 V 〇 另 外 在 時 刻 t 1 S 1 I t 4 S 以 控 制 閘 極 • 選 擇 閘 極 韁 動 電 路 2 ,所 被 選 擇 的 1 1 I 區 段 之 選 擇 閘 極 S G 1 A 控 制 閘 極 C G 1 A〜 C G 4 A 1 1 1 形 成 爲 V C C 〇 另 外 » 選 擇 閘 極 S C G 2 A 爲0 V • 1 1 其 次 9 在 時 刻 t 5 S » 所 被 選 擇 的 控 制 閘極 C G 2 A 1 1 形 成 爲 髙 電 壓 V Ρ P ( 例 如 * 2 0 V ) 非 選擇 控 制 閘 極 1 1 C G 1 A C G 3 A % C G 4 A 形 成 爲 電 壓 V Μ ( 例 如 » 1 1 1 0 V ) • 對 應 於 被 保 持 著 資 料 % 3 的 資料 電 路 之 記. 1 1 本认浓尺度適用中园國家標準(CNS)A4规格(210X297公釐)_ 37 318965 A7 B7 經濟部中央標丰局只工消费合作社印製 五、. 發明説明( 35 ) 1 1 憶格 > 以 0 V 的 通 道 電 位 與 控 制 閘極 的 V P P 之 電 位 差 » 1 1 而 在 浮 游 閘 極 注 入 電 子 f 且 上 昇記憶 格 的 臨 界值 • 在對應. 1 I 於 被 保 持 著 資 料 % 2 的 資 料 電 路之 記 憶格 9 以 1 V 的 通 1 I 道 電 位 與 控 制 閘 極 的 V P P 之 電 位差 而 在 浮 游 閘 極 注 入 請 先 閱 1 1 I m 子 * 且 上 昇 記 憶 格 的 臨 界 值 0 在對應 於 被 保持 著 資 料 % 讀 背 面 1 1 I 1 • 的 資 料 電 路 之 記 億格 » 以 2 V的 通 道 電 位 與 控 制 閘 極 之 注 1 I 意 I 的 V P Ρ 之 電 位 差 1 而 在 浮 游 閘 極注 入 電 子 9 且 上 昇 記 億 事 項 1 I 格 的 臨 界 值 • 將 % 2 寫 入 時 的 通道 電 位 設 爲 1 V 將 % 再 填 寫 本 1 U 1 1 • 寫 入 時 的 通 道 電 位 設 爲 2 V ,係 爲 依 % 3 • 資 料 寫 入 頁 1 l 時 \ % 2 m 寫 入 時 % % 1 難 寫 入 時的 順 序 減 少 電 子 的 注 入 1 I 量 之 故 • 在 對 應 於 被 保 持 著 資 料 % 0 的 資 料 電 路 之 記 憶 1 1 I 格 由 於 通 道 電 位 與 控 制 閘 極 的 V P P 之 電 位 差 較 小 » 實 1 訂 I 效 上 在 浮 游 閘 極 電 子 .不 被 注 入 〇 所以 記 憶格 的 臨 界值 不 變 1 1 動 • 寫 入 動 作 中 信 號 S A N 1 、S A N 2 P R E B 1 1 B L C Β 爲 % Η 準 位 信 號 S A P 1 % S A P 2 % 1 1 V R F Υ B A 1 C \ R V 1 A % R V 1 B « R V 2 B % -—s I E C Η 1 % E C Η 2 及 % L m 準 位: 電 壓 V B 爲 0 V • 1 1 1 1 ( 2 ) 校 驗 讀 出 1 1 1 寫 入 動 作 後 » 檢 測 是 否 充 分 地進 行 寫 入 ( 寫 入 校驗 ) 1 1 • 假 使若 達 到所須 的 臨 界值 » 則將資 料 電 路 的 資 料 變 更 爲 1 1 % 0 • 假 使若 未 達 到 所 須 的 臨 界值 9 則 保持 資 料 電 路 的 1 | 資 料 » 再 度 » 進 行 寫 入 動 作 • 寫 入動 作 及 寫 入 校 驗 f 係 爲 1 I 至 全 部 的 所 % 1 緣 寫 入 的 記 億格 ,所 % 2 蒙 寫 入 的 記 億格_ 1 1 1 本认&尺度適用中國國家標準(CNS > A4规格(210X297公釐)_ 38 〇18S65 A7 _B7__ 五、發明説明(36) 及所寫入的記憶格達到所須的臨界值爲止被返復· 第2 6圓及第2 7圖分別是寫入校驗動作時的時間圖 •然而*第2 6騸及第2 7圖分別是時間上所連績的圖面 •在第2 6圓的紙面右側,附註在信號波形的端部之數字 1〜3 2係爲表示在第2 7圚的紙面左側,連結至附註在 信號波形的端部之數字1〜32·以下,根據第26圖及 第27圖,說明寫入校驗動作· 首先,檢測所'1#寫入的記憶格是否達到所定的臨 界值〇 如第26圖所示,首先,在時刻t.lYC,電壓VA 、VB分別形成爲1. 8V、1. 5V,位元線BLa、 BLb分別形成爲1. 8V、1. 5V·進而•信號 經濟部中央標準局負工消费合作社印衷
(請先閲讀背面之注項再填寫本頁W BLCA、BLCB.分別形成爲準位,位元線 BLa與MOS電容器Qdl、位元線BLb與MOS電 容器Qd2被分隔開;位元線BLa、BLb形成爲浮動 •另外,信號PREA、PREB分別形成爲準位 ,MOS電容器Qdl、Qd2的閘極之節點N1、N2 形成爲浮動狀態· 繼而,在時刻t2YC,以控制閘極·選擇閘極驅動 電路2而被選擇的面段的所逑擇的控制閘極C G 2 A被設 爲5V ;非選擇控制閘極CG1A、CG3A、CG4A 及選擇閘極SG1A、SG2A被設爲VCC ·若所被選 擇之記億格的臨界值爲0. 5V以下*則位元線m壓形成 爲比1. 5V還低•若所被選擇之記憶格的臨界值爲 本^&尺度適用中國囷家標準(〇阽)八4規格(2丨0><297公釐)_39_ ~ A7 B7 經濟部中去標準局只工消费合作社印策 五、發明説明( 37 ) 1 | 0 • 5 V 以 上,則位 元 線 電 壓 形成爲 原 樣的1 • 8 V 〇 1 1 此後 9 在時刻t 3 Y C t 信猇B L C A、 B L C B 分 1 j 別 被 設 爲 % Η ^準位 9 位 元 線 的電位 被 傅送至 節 黏N 1 1 I N 2 • 其 後 ,信號Β L C A B L C Β 分別形 成 爲' L # 請 先 闓 1 1 1 準 位 » 位 元 線B L a 與 Μ 0 S 電容器 Q d 1、 位 元線 讀 背 面 1 1 1 B L b 與 Μ 0 S電容 器 Q d 2 被分隔 開 • 之 注 ♦ 1 1 此 後 » 在時刻t 4 Υ C t 信號R V 1 A形 成 爲1 5 事 項 1 I 再 1 上 V » 在 % 2 ^寫入時 及 3 m 寫入時 » 節點N 1 以0 V 放 寫 1 | 電 0 本 頁 繼 而 » 在時刻t 5 Υ C f 信號V R • F Υ B A 1C 形 成 1 爲 % Η 蒙 準 位,則在 被保持 著 或是| 2 m 寫入 資 料 1 1 | 之 資 料 電 路 ,η通道 Μ 0 S 電 晶體Q η 2爲' 0 N # 節 1 訂 點 N 1 形 成 V C C · 其結 果 t 節黏N 1 係爲在 % 0 # 寫 入 1 1 或 是 % 2 寫入時形 成 爲 V c C :在 % 3 ’寫 入 時形 成 爲 1 1 0 V • 此 後 ,信號S A Ν 2 SAP 2 分別形 成 爲' L m 1 1 準 位 > Η ,準位, 正 反 器 F F 2被 非活性化 9 信號 I E C Η 2 形 成爲· Η » 正 反 器F F 2 的2個 输 入输 出端 1 1 子 ( 節 點 Ν 5 C、Ν 6 C ) 相 互被均衡 •此後 » 信號 1 1 I R V 2 A R V 2 Β 分 別 形 成 爲' Η 準位· 1 1 此 後 * 在時刻t 6 Υ C 再度, 在信號s A N 2 1 1 S A Ρ 2 分 別形成爲 % Η # 準 位、' L ^準位下 ,節 黏 1 1 N 1 的 電 壓 被感應且 被 閂 鎖 • 由於此 因 ,檢測 只 對應 於 保 1 I 持 % 1 m 寫 入賫料的 資 料 罨 路 之記慷 格 的資料 是 否形 成 爲 1 I 完 全 把 % 1 •寫入狀 態 • 記憶格的資 料 若爲' 1 則 在. 1 1 1 本认张尺度適用中國國家標準(CNS>A4規格( 210X297公釐)_ 3l8965 A7 B7__ 五、發明説明(38 ) (請先Μ讀背面之注意事項再填寫本頁) 正反器F F 2感庳節點N 1的電壓且閂鎖下寫入資料被變 更爲0 *相反地,記億格的資料若不是1,則在正反器 F F 1感應節點N 2的電壓且閂鎖下寫入資料被保持爲' 1 , *保持著或是或是寫入資料之資 料電路的寫入資料不被變更•然而•所被選擇的控制閘極 被設爲1. 5 V ·若所被選擇之記憶格的臨界值爲1 . 5 V以下,則位元線電壓形成爲比1. 5V還低•若所被選 擇之記憶格的臨界值爲1. 5V以上,則位元線電壓形成 爲原樣的1 . 8 V · 繼而,在時刻t 7YC,信號PREA、PREB分 別形成爲VCC,節點N1,N2分別形成爲1. 8V、 1. 5V後,形成爲浮動· 此後,如第27.圖所示,在時刻t 8YC,信號 BLCA、BLCB分別形成爲•準位,位元線的電 位被傳送至Nl,N2 ·其後,信號BLCA、BLCB 形成爲,位元線BLa與MOS電容器Qdl、位 元線B L b與MO S電容器Q d 2被分隔開· 經濟部中央標準局負工消費合作社印装 此後,在時刻t 9YC,信號RV2A,例如被設爲 VCC以下的1. 5ν·η通道MOS電晶髖Qn32的 臨界值爲1 v時,在被保持著寫入資料之資料電路 ,η通道MOS電晶髖Qn32形成爲下,節黏 N1形成爲0V·以保持著寫入賫料之資料電路, 在記憶格充分地被'2#寫入時,η通道MOS電晶體 Qn32爲*OFF#下,節黏Ν1被保持在1. 5V以 本认认尺度適用中國國家標準(CNS > A4规格(210X297公釐)_ 41 _ 經濟部中央標车局另工消费合作社印製 A7 B7 五、發明説明(39 ) 上•在寫入不充分時,節點N1爲1. 5V以下· 此後,在時刻t 10YC,信號VRFYBAC形成 爲〃準位,則在被保持著或是、寫入資料 之資料電路,P通道MOS電晶髏<3口13(:爲 :節點N1形成爲VCC·進而,信號SAN1、SAP 1分別形成爲準位、準位,正反器FF1被 非活性化:信號ECH1形成爲、Η ·準位,正反器 FF 1的2個输出输出端子(節點N3C、N4C)相互 被均衡•此後,信號RV1A、RV1B分別形成爲、Η ,準位· 此後,在時刻t 1 1YC,再度,信號SAN1、 SAP1分別形成爲準位、準位下,節點 N 1的電壓被感應且.被閂鎖•由於此因,檢測只對應於保 持寫入資料之資料電路的記憶格的賫料是否完全地 形成爲^2#寫入狀態•記憶格的資料若爲,則以 正反器F F 1感應節點N 1的電壓且閂鎖下寫入資料被變 更爲•相反地,記憶格的資料若不是^2',則以 正反器F F 1感應節點N 1的電壓且閂鎖下寫入資料被保 持爲'2· ·保持或是或是寫入資料 之資料電路的寫入資料不被變更•然而,所被選擇的控制 閘極被設爲2. 5V·若所被選擇之記億格的臨界值爲 2. 5V以下,則位元線電壓形成爲比1. 5V還低•若 所被選擇之記憶格的路界值爲2. 5 V以上,則位元線.形 成爲原樣的1.8V· 本认认尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 42 - f請先聞讀背面之注意事項再填寫本頁) 訂 318965 B7 經濟部中央標丰局貝工消费合作社印製 五、發明説明( 40 ) I 此後 » 在 時 刻 t 1 2 Y C * 信 號 Β L C A % B L C B 1 1 分 別 被設 爲 % Η • 準 位 » 位 元 線 的 電 位 被 傳 送 至 N 1 1 1 N 2 •其 後 再 度 9 信 號 B L C A B L C B 分 別 形 成 爲 % 1 1 L 準位 9 位 元 線 B L a 與 Μ 0 S 電 容 器 Q d 1 > 位 元 線 請 先 1 1 B L b與 Μ 0 S 電 容 器 Q d 2 被 分 m ΓΠ3 開 • 聞 讀 背 1 I 此後 9 在 時 刻 t 1 3 Y C I 信 號 V R F Y B A C 形 成 * < 1 1 I 爲 % L # 準 位 9 則 在 被保 持 著 % 0 # 或 是 % 1 寫 入 資 料 1 項 1 1 I 之 資 料電 路 f 及 充 分 地 進 行 % 2 # 寫 入 之 資 料 電 路 » P 通 再 填 1 L Ϊ 道 Μ 0 S 電 晶 體 Q P 1 3 C 爲 % 0 N 0 » 節 點 N 1 形 成 爲 頁 1 V C C · 進 而 信 號 S A N 1 % S A P 1 分 別 形 成 爲 % L 奢 1 1 準 位 Η • 準 位 • 正 反 器 F F 1 被 非 活 性 化 信 號 1 1 E C Η 1 形 成 爲 % Η # 準 位 » 正 反 器 F F 1 的 2 個 输 入 输 1 訂 出 端 子( 節 點 Ν 3 C N 4 C ) 相 互 被 均 衡 • 此 後 * 信 號 1 1 R V 1 A > R V 1 Β 分 別形 成爲 % Η # 準 位 • 1 1 此後 » 在 時 刻 t 1 4 Y C » 信 號 S A N 1 % S A P 1 1 1 分 別 形成 爲 % Η 準 位 % L 象 準 位 下 » 節 點 N 1 的 電 壓 -•V | 被 感 應且 被 閂 鎖 • 1 I 此後 > 如 第 2 7 圇 所 示 » 進而 9 進 行 轉 換 如 上 述 的 寫 1 I 入 資 料· 1 1 I 其次 9 在 時 刻 t 1 5 Y C ♦ 信 號 Β L C A % B L C B 1 1 分 別 被設 爲 % Η W 準 位 » 位 元 線 電 位 被 傅 送 至 N 1 % N 2 1 1 • 其 後再 度 » 信 號 B L C A B L C Β 形 成 爲 L m t 位 1 1 元 線 B L a 與 Μ 0 S 電 容 器 Q d 1 « 位 元 線 B L b 與 1 I Μ 0 S電 容 器 Q d 2 被 分 隔 開 • 1 1 本认汍尺度適用中國國家標準(CNS>A4規格(210X297公釐)_ 43 A7 B7 經濟部中央標率局兵工消费合作社印11 五、發明説明( 41 【) 1 I 此 後 » 在 時刻 t 1 6 Υ C 9 信 號 V R F Y Β A I C 形 I 1 成 爲 % Η 準 位 則 在保持 著 % 0 • 或 是 2 寫 入 資 料 1 1 之 資 料 電 路 * 及 1 鼸 寫 入 充 分 的 資 料 電 路 η 通 道 1 I Μ 0 S 電 晶 體 Q η 2 C 爲 % 0 N # * 節 點 N 1 形 成 爲 請 先 閲 1 1 V C C • 進 而 » 信 號 S A Ν 2 « S A Ρ 2 分 別 形 成 爲 % L 背 面 1 1 I # 準 位 > % Η # 準 位 » 正 反 器 F F 2 被非活性 化 • 信號 之 注 意 1 1 Ε C Η 2 形 成 爲 % Η m 準 位 正 反 器 F F 2 的 2 個 输 入 输 事 項 1 I 再 1 1 出 端 子 ( 節 點 N 5 C 9 N 6 C ) 相 互 被 均 衡 • 此 後 » 信 號 填 寫 本 I R V 2 A 、. R V 2 Β 分別形成 爲 Η m 準 位 • 頁 1 1 此 後 t 在 時 刻 t 1 7 Υ C 9 信號. S A N 2 % S A P 2 1 | 分 別形 成 爲 % Η 0 準 位 * % L m 準 位 下 » 節 黏 Ν 1 的 電 壓 1 I 被 感 應 且 被 閂 鎖 • 1 訂 I 本 實 施 形 態 在· 時 刻 t 1 6 Y C » 由 於 將 信 號 1 1 1 V R F Y B A 1 C 設 爲 V C C 曹 因 而 將 所 % 0 寫 入 及 所 1 1 % 2 鼸 寫 入 時 的 Μ 0 S 電 容 器 Q d 1 之 節 點 N 1 9 充 電 成 1 1 比 節 點 N 2 的 電 位 ( 1 • 5 V ) 還 高 • 在 時刻 t 1 6 Y C 1 % 將 信 號 R V 2 Β 例 如 設 爲 1 - 5 V 亦 可 〇 此 情況 在 1 I 0 m 寫 入 或 是 % 2 難 寫 入 時 » 因 節 黏 N 6 C 爲 0 V 所 以 1 1 I η 通 道 Μ 0 S 電 晶 體 Q η 3 3 爲 開 啓 t 節 點 N 形 成 爲 0 V 1 I • 另 則 9 在 % 1 m 或是 % 3 # 寫 入 時 因 節 黏 N 6 C 爲 1 1 V C C % 節 點 Ν 2 爲 1 • 5 V » 所 以 η 通 道 Μ 0 S 電 晶 體 1 1 Q η 3 3 爲 關 閉 節 黏 Ν 2 被保持 在 1 * 5 V • 在 時 刻 1 1 t 1 6 Υ C 9 將 信 號 V R F Y B A 1 c 設 爲 V C C • 所 % 1 | 0 m 寫 入 及 所 % 2 m 寫 入 時 » 因 充 電 成 節 點 Ν 1 比 節 點 1 1 本认汍尺度適用中因國家標準(CNS)A4规格( 210X297公釐)_ 44 _ 318965 A7 _B7__ 五、發明説明(42) N 2的電位(〇V)還大亦可,所以節黏N 1的充電,例 如0. 5V程度的較低電壓亦可· 如上述,檢出只對應於保持'3'寫入資料之資料電 路的記憶格的資料是否完全地形成爲>3#寫入狀態•記 億格的資料若爲、3# ,則以正反器FF1、FF2感應 節點N1的電壓且閂鎖下,寫入資料被變更爲'0# 。記 憶格的資料若不是,則以正反器FF1、FF2感 應節點N1的電壓且閂鎮下,寫入資料被保持在^3' · 保持或是’1#或^2#寫入資料之資料電路的寫 入資料不被變更· 寫入校驗中,信號VRFYBBC設爲••信號 VRFYBB1C設爲,L,:電壓Vs設爲0V· 經濟部中央標準局兵工消费合作社印製 (請先閱讀背面之注意事項再填寫本荑) 所被選擇的記憶.格的全部,若達到所須的臨界值•則 資料電路的資料形成爲資料•也就是終了寫入,則 節點N4C、N6C形成爲準位•由於檢出此情況 ,因而已知所被選擇的記憶格的全部,是否達到所須的臨 界值•寫入終了的檢出,例如如第2 0圖所示,使用在節 點N4C連接閘極之寫入終了一起檢測電晶體Qn5C、 及在節點N 6 C連接閘極之寫入終了一起檢測電晶髖 Q η 6 C即可* 校驗讀出後,首先,例如將端子VRTC預充電成 V C C ·就是有1個寫入不充分的記憶格,則其賫料電路 的節點Ν4 C或是Ν6 C的至少一個爲準位,所以 η通道電晶體Qn 5 C及Qn 6 C的至少1個爲開啓;端 本认汍尺反適用中國國家標準(CNS ) A4規格(210X297公釐)_ 45 _ A7 B7 五、發明説明(43 ) 子VRT C的電位從預充電電位降下•全部的記憶格被充 分地寫入,則資料電路3 — 0、3-1 ........... 3 - m 一1、3 — m的節點N4C、N6C形成爲準位· 其結果,因全部的資料電路內,η通道MO S電晶髖 Qn 5 C及Q η 6 C形成關閉,所以端子VRTC的電位 ,保持預充電電位· 〔2〕用以2值格動作時 以下,說明記億格作爲2值格動作時的寫入、讀出順 序•控制讀出、寫入資料之電路,與.作爲4值格動作時同 樣地,爲第20圖所示的電路· <寫入動作> . (1 )程式 在寫入動作前,所被輸入的食料係爲經過資料輸入输 出緩衝器4被输入至資料電路•資料係爲在檷位活性化信 號CENB爲準位下,介由I OA、ΙΟΒ而被输 入至正反器FF1· 第2 8圖係爲表示以在記憶格Μ設置2個寫入狀態而 記憶2值時,記憶格Μ的臨界值電壓與2個寫入狀態(2 值資料、'1^·)的關係之圖•另外,第29圖係 爲表示寫入賫料與正反器TF1之節黏N3C、N4C的 關係之圖•另外,第3 0圖係爲寫入動作時的時間圖•以 本认烺尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 46 - (請先閱讀背面之注意事項再填寫本頁 訂 經濟部中央標準局只工消费合作社印製 318965 A7 ______B7__ 五、發明説明(44 ) 下,根據第3 0圖,說明寫入動作· 如第30圖所示,首先,在時刻t 1S,信號 VRFYBAC形成爲0V ;從被保持著資料之資 料電路,位元線寫入控制電壓V C C被输出至位元線 B L a · 其後,在時刻t 2S,由於信號RV1A形成爲 VC C *因而從被保持著資料之資料電路,電壓 0 V被输出至位元線· 其結果,所'0〃寫入的位元線形成爲VCC ;所 1#寫入的位元線形成爲0V ·另外,在時刻t 1 S,以 控制閘極•選擇閘極驅動電路2 *所被選擇的區段之選擇 閘極SG1A、控制閘極CG1A〜CG4A被設爲 VCC。選擇閘極S.G2A爲0V· 其次*在時刻t 3S,所被選擇的控制閘極CG2A 形成爲高電壓VPP (例如20V) :非選擇控制閘極 CG1A、CG3A、CG4A形成爲電壓VM (例如 1 0V) ·在被保持著資料'1#的資料電路之記憶格, 經濟部中央標率局只工消费合作社印裝 .^1 ^1 -- - 1 I n ·4. 1 1 I I t— .訂 (請先閱讀背面之注意事項再填寫本頁) 以0 V的通道電位與控制閘極之VP P的電位差,在浮游 閘極注入電子;上昇記億格的臨界值•在對應於被保持著 資料的資料電路之記億格•因選擇閘極SG1A形 成爲關閉,所以記億格的通道形成爲浮動·其結果,記憶 格的通道由於與控制閘極之間的容ft結合,因而形成爲 8V程度•在寫入資料的記憶格因通道爲8V,控 制閘極爲2 0 V,所以不進行電子注入至記億格,保持消 本认iR尺度適用中國國家標準(CNS ) A4规格(210X297公釐)_ if - A7 一 __B7__ 五、發明説明(45) 去狀態("0·)·寫入動作中,信號SAN1、 SAN2、PREB、BLCB、VRFYBA2C 爲' H’ 準位;信號 SAP1、SAP2 'VRFYBA1C 、RV1B、RV2B、ECH1、ECH2S,L,準 位;竃壓VB爲〇V· (2 )校驗讀出 寫入動作後,檢出是否充分地進行寫入(寫入校驗 )·假使若達到所須的臨界值,則將資料電路的資料變更 爲''0' ·假使若達到所須的臨界值,則保持資料電路的 資料,而再度,進行寫入動作·寫入動作及寫入校驗,係 爲全部的所>1#寫入的記億格達到所須的臨界值爲止被 返復· 第31圚係爲寫入校驗動作時的時間圖· 以下,用第20圈所示的電路圓、及第31圚所示的 時間圖,說明寫入校驗動作· 經濟部中央標率局貝工消费合作社印聚 (請先閲讀背面之注意事項再填寫本頁) 如第31圖所示,首先,在時刻t1YC·電壓VA 、VB分別形成爲1. 8V、1. 5V,位元線BLa、 BLb分別成爲1. 8V、1. 5V·進而,信號 BLCA、BLCB分別形成爲準位,位元線 BLa與MOS電容器Qdl、位元線BLb與MOS電 容器Qd2被分隔開,位元線BLa、BLb形成爲浮動 •另外,信號PREA,PREB分別形成爲"'Ll準位 •MOS電容器Qdl、Qd2的閘極電極之節點N1、 本认汍尺度適用中國國家標準(CNS > A4規格(210X297公釐)_ 48 - 318965 A7 B7 經濟部中央標準局只工消费合作社印裝 五、 發明説明( 46 ) 1 N 2 形 成 爲 浮動狀態 • 1 1 雄 而 > 在時刻t 2 Y C *以 控制閘 極 • 選擇 閘 極 駆 動 1 I 電 路 2 而所 選擇的區 段之所 選擇 的 控制 閘 極 C G 2 A 被 設 1 1 | 爲 0 * 5 V :非選擇 控制 閘 極C G 1 A C G 3 A % 請 先 Μ 1 1 I C G 4 A 與 選擇閘極 S G 1 A、 S G 2 A 被設爲 V C C • 讀 背 A 1 1 若 所被 選 擇 之記慷格 臨界值 爲0 5 V 以 下 ,則 位 元 線 電 之 注 1 I 意 1 I 壓 形 成 爲 比 1 . 5 V 還低 • 若所被 選擇 之 記億格 的 臨 界 值 事 項 1 1 爲 再 1 爲 0 5 V 以上•則 位元 線 形成 原樣 的 1 .8 V • 填 寫 本 此 後 t 在時刻t 3 Y C ,信 號 B L C A 、B L C B 分 頁 1 | 別 被 設 爲 Η #準位 ,位 元 線的 電 位被 傳 送 至節 黏 N 1 9 1 I N 2 • 其 後 ,信號Β L C A 、B L C B 分 別 形成 爲 L 離 1 1 1 準 位 » 位 元 線B L a 與Μ 0 S電 容 器Q d 1 、位 元 線 1 訂 B L b 與 Μ 0 S電容 .器Q d 2被 分 隔開 • 1 1 此 後 * 在時刻t 4 Υ C ,信 號 V R F Y B A C 形 成 爲 1 1 % L 歐 9 則 在被保持 著' 0 ,寫 入 資料 之 資 料電 路 * P 通 1 1 道 Μ 0 S 電 晶體Q P 12 C 爲· 0 N ^ 節 點N 1 形 成 爲 | V C C 9 其 結果,節 點Ν 1 在' 0 '寫 入 時 形成 爲 V C C 1 1 • 在 % 1 寫入時, Ρ通 道 Μ 0 S 電晶 髖 Q pl 2 C 爲 % 1 1 I 0 F F m 〇 也就是在充分 地進行 % 1 " 寫 入 時, N 1 形 成 1 1 爲 V C C » 在、1 , 寫入 爲 不充 分 時, N 1 形成 爲 0 V • 1 1 其 後 信 號 S A N 1 、S A Ρ 1 分 別形 成 爲 ' L 鼸 ▼ Η 1 1 m 而 正 反 器 F F 1被 非活 性 化; 信 號E C Η 1形 成 爲 % Η 1 I 蒙 t 正 反 器 F F 1的 2個 输 入输 出 端子 ( 節 點N 3 C % 1 I N 4 C ) 相 互被均衡 •此 後 ,信 號 R V 1 A 、R V 1 B 形 , 1 1 1 本认乐尺度適用中园國家揉率(CNS > A4规格(210X297公釐)_ 49 - 318S65 A7 ___B7_ 五、發明説明(47) 成爲、Η , · 此後,在時刻t 5YC,再度,信號SAN1、 SAP1分別形成爲準位、準位下,節點 Ν 1的電壓被感應且被閂鎖•由於此因,檢出只對應於保 持| 1 ^寫入資料的資料電路之記憶格的資料是否充分地 形成爲^1#寫入狀態•記憶格的資料若爲•則以 正反器F F 1感應節黏Ν 1的電壓且閂鎖下寫入資料被變 更爲·0# •相反地,記憶格的賫料若不是,則以 正反器F F 1感應節點Ν 1的電壓且閂鎖下寫入資料被保 持爲·保持寫入資料之資料電路的寫入資料 不被變更· 所被選擇之記憶格的全部·若達到所須的臨界值,則 資料電路的節點N4.C形成爲·由於檢测此情況, 因而已知全部的所被選擇的記億格是否達到所須的臨界值 •寫入終了的檢測,例如如第2 0圈所示*用在節黠 N 4 C連接閘極的寫入終了一起檢測電晶體Q η 5 C即可 經濟部中央標率局月工消费合作社印製 n / ·ϋ - ^I I— . I - --- ^1· {請先聞讀背面之注$項再填寫本頁) 校《I讀出後,首先將VRTC端子預充電爲VC C · 就是寫入爲不充分的記憶格有1個,則因其資料電路的節 點N4C爲¾H^,所以η通道MOS電晶體Qn5C爲 開啓;端子VRTC的電位從預充電電位下降*全部的記 憶格充分地被寫入,則資料電路3 — 0、3 — 1 .......... 3 - m — 1、3_m的節點N4C全部形成,準位* 其結果,因全部的資料電路內* η通道MO S電晶體 本认&尺度適用中國國家標準(CNS) Α4规格(210Χ297公釐)_ _ 318965 B7 經濟部中央標準局負工消费合作社印策 五、發明説明( 48 ) 1 1 Q η 5 C 形 成 爲 關 閉 » 所 以 端 子 V R T C 的 電 位 * 保 持 預 1 1 充 電 電 位 檢 測 寫 入 終 了 • 1 1 I 請 1 1 I < 讀 出 動 作 > 閲 1 | 在 讀 出 動 作 » 讀 出 Γ % 0 或是 % 1 # J e 讀 背 面 1 I 第 3 2 圖 係 爲 讀 出 動 作 時 的 時 間 圖 • 以 下 9 根 據 第 之 注 意 1 1 I 3 2 圇 9 說 明 讀 出 動 作 • 事 項 再 1 1 如 第 3 2 圖 所 示 9 首 先 9 在 時刻 t 1 R D t 電 壓 V A 填 寫 丄 本 I « V Β 分 別 形 成 爲 1 • 8 V % 1 • 5 V 位 元 線 Β L a % 頁 1 1 B L b 的 電 位 分 別 形 成 爲 1 • 8 V 1 5 V Ο 進 而 信 1 1 號 Β L C A Β L C B 分 別 形 成 爲 L 0 準 位 9 位 元 線 1 I B L a 與 Μ 0 S 電 容 器 Q d 7 % 位 元 線 B L b 與 Μ 0 S 電 訂 | 容 器 Q d 2 被 分 隔 開 ·; 位 元 線 B L a B L b 形 成 爲 浮 動 1 1 I 〇 另 外 » 信 號 Ρ R E A > P R E B 分 別形 成 爲 % L • 準 位 1 1 « Μ 0 S 電 容 器 Q d 1 Q d 2 的 閘 極 電 極 之 節 點 Ν 1 % 1 1 N 2 形 成 爲 浮 動 狀 態 〇 1 繼 而 以 控 制 閘 極 • 選 擇 閘 極 驅 動 電 路 2 而 被 選 擇 的 1 | 區 段 的 所 選 擇 的 控 制 閘 極 C G 2 A 被 設 爲 0 V 非 選 擇 控 1 I 制 閘 極 C G 1 A C G 3 A C G 4 A 及 選 擇 閘 極 1 1 1 S G 1 A S G 2 A 被 設 爲 V C C • 若 所被 選 擇 之記億格 1 1 的 臨 界值 爲 0 V 以 下 » 則 位 元 線 電 壓 形 成 爲比 1 • 5 V 還 1 1 低 • 若 所被 選 擇 之 記 億格 的 臨 界 值 爲 0 V 以 上 9 則位 元 線 1 1 « 壓 形 成 爲 原 樣 的 1 • 8 Y 〇 1 I 此 後 » 在 時 刻 t 2 R D 9 信 號 B L C A Β L C B 分 . 1 1 本认汉尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ^ -51 - S18B65 A7 _B7_ 五、發明说明(49) 別形成爲準位;位元線的資料被傅送至MO S電容 器Qdl、Qd2*其後再度,信號BLCA、BLCB 形成爲,位元線BLa與MOS電容器Qdl、位 元線B L b與MO S電容器Q d 2被分隔開* 進而•信號SAN1、SAP1分別形成爲^準 位、''H#準位,正反器FF1被非活性化:信號ECH 1形成爲,正反器FF1的2個输入输出端子(節 點N3C、N4C)相互被均衡•進而,此後,信號 RV1A、RV1B分別形成爲準位· 繼而,在時刻t 3RD,再度,信號SAN1、 SAP1分別形成爲準位、準位下,節點 Ν 1的電壓以正反器F F 1而被感應;然後*被閂鎖在正 反器F F 1 ·由於此.因,「記憶格的資料爲爲是* 1#」以正反器FF1而被感應*其資訊被閂鎖· 經濟部中央橾準局貝工消费合作社印製 (請先《讀背面之注意事項再填寫本買) 其次,說明關於本發明第5實施形態之記億系統· 在以上述第1〜第4實施形鮑所說明過之記億系統, 由於監視記憶格的改寫次數、或是監視記憶格的使用時間 •因而判定記億格的性能(作爲何值記憶格使用)·但是 監視的方法並不被限於上述的方法· 在關於此第5實施形態之記憶系統*提供含有對判定 上述記憶格的性能切換特別有效的新式監視之方法、及新 式監視的方法之記億系統· 第3 3圚係爲表示關於第5實施形態之第1系統的動 作流程之圖· 本紙張尺度適用中國國家標率(CNS Μ4規格(2丨ΟΧ297公釐)_ 52 _ 31S965 A7 ___B7 五、發明说明(50 ) 如第3 3圓所示,第1記憶系統係爲監視寫入的校驗 數,即是監視寫入•校驗讀出周期數•當然,不限於寫入 的校驗次數,使其監視消去的校驗數亦可· 即是在NAND型EEPROM,當寫入、消去時, 在加入程式脈波後,進行檢査是否充分地進行寫入或是消 去之校驗讀出•然後,在具有寫入或是消去爲不充分的記 憶格時,進行再寫入、再消去•此處,在使用當初,記億 格係爲例如以3次的寫入•校驗讀出周期而被充分地寫入 •另則•隨著改寫的次數增多*而在記憶格的穿孔氧化膜 捕集電子且寫入劣化•其結果•例如寫入·校驗讀出周期 數增多爲4次、5次、6次•因此,例如寫入•校驗讀出 周期數,至所定的次數(例如5次)爲止,如第1圖所示 ,作爲4值格使其動.作:在上述所定次數以後的寫入時* 作爲3值記億格使其動作即可*作爲3值記憶格而被動作 時,也是隨著增加改寫次數,而增加寫入•校驗讀出周期 數,所以形成爲所定的次數(例如7次,或是5次或是4 次),在以後的寫入時,作爲2值記憶格而被動作亦可· 經濟部中央樣準局貝工消费合作社印製 (請先W讀背面之注意事項再填寫本頁) 同樣地· 2值記憶格的寫入·校驗讀出周期數達到所定的 次數時,以後就是不使用該記億格亦可:或是以後使其不 讀入•消去亦可· 此樣,檢出寫入•校驗讀出周期數;從此檢出結果, 可以把握記憶格劣化的情況•因此,判定校驗讀出周期數 是否達到所定的次數,如第1〜第4實施形態*可以變更 儲存在記憶格的資訊數·此樣監視的方法’可以使用在以 本紙張尺度適用中國國家標率(CNSM4现格( 210X297公釐)_ 53 _ 318B65 A7 _B7 五、發明说明(51 ) 第1〜第4實施形態所說明過的記億系統、或是多值記億 快閃記憶體· 例如將記憶格,首先作爲4值記憶格使用;寫入·校 驗讀出周期數達到所定的周期數後,作爲2值格使用亦可 另外,含有關於第5實施形態的記憶系統之新式監視 方法,不只是多值記億格,針對2值記憶格也是有效的· 第3 4圖係爲表示於第5實施形態之第2記憶系統的 動作流程之圖· 如第3 4圓所示,寫入•校驗讀出周期數至所定的次 數爲止,作爲2值記憶格使用:超過所定的次數後*使其 不使用此記憶格•或是超過所定的次數後,在此記憶格使 其不進行寫入、消去.亦可· 經濟部中央標準局貝工消费合作社印製 (請先Μ讀背面之注$項再填寫本頁) 另外,在NAND型EEPROM,例如以1 6頁形 成1區段,但由於在各別的頁檢出寫入•校驗讀出周期數 ,因而在各頁決定是否作爲何值的記憶格使其動作亦可· 另外*是否作爲何值的記億格使其動作•在各區段進 行亦可,在各晶片進行亦可•也就是構成一定區段的1 6 頁當中,就是1頁作爲4值記憶格使其動作的寫入•校驗 讀出周期數超過所定的次數時,在以後的讀入,將含有該 頁之區段的記憶,例如作爲2值格而使其動作亦可•當然 ,構成晶片的複數頁當中,就是1頁作爲4值記憶格使其 動作的寫入·校驗讀出周期數超過所定的次數時*在以後 的讀入,將含有該耳的晶片全部的記憶格,例如作爲2值 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐)_ ~ 318365 A7 _B7 五、發明说明(52 ) 格而使其動作亦可· 進而,以細分化頁的記憶格區段單位,決定是否作爲 何值的記憶使其動作亦可*若控制動作爲可能,則在同頁 內,就是存在動作模式相異的記憶格也沒關係•即是變更 儲存在記憶格的資訊數的單位,沒有特別的限定,如上述 的頁單位、區段單位、晶片單位之外,樣樣的變形都是可 能· 另外,由於不只是檢出寫入•校驗讀出周期數•且檢 出消去•校驗讀出周期數,因而改變儲存在記憶格的資訊 值數亦可· 進而*寫入•校驗讀出周期數、或是消去•檢驗讀出 周期數,記憶或是計數被設在晶片內之計數器電路*將該 計數器電路的資訊输.出至晶片亦可· 經濟部中央樣準局貝工消费合作社印製 — — — — — —X私—II —訂 {請先《讀背面之注意事項再填寫本頁) 如第3 5圖所示,由於檢出寫入•校驗讀出周期數( 或是消去•校驗讀出周期數),因而使其變更寫入(或是 消去)電壓亦可·例如以例說明2值記憶格,則周期數形 成爲4次爲止,寫入電壓的初期值爲1 6 V ·隨著增加改 寫次數,而寫入、消去則變困難,所以增加周期數•周期 數超過4次,則將寫入電壓的初期值設爲1 7 V ·進而增 加改寫次數,而在寫入電壓的初期值爲1 7V,周期數超 過4次時*將寫入電壓的初期值使其增加爲1 8V即可· 另外·上述周期數超過所定的次數,則不只是提髙寫 入電壓,提高消去電壓的初期值亦可•當然,由於檢出消 去•校驗讀出周期數·因而改變消去電壓或是寫入電壓亦 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐)_ 55 _ A7 _B7 五、發明说明(53 ) 可· 此樣,監視寫入•校驗讀出周期數、或是消去•校驗 讀出周期數,係爲與監視改寫次數的情況同樣地,不僅是 可以決定是否作爲何值記憶格而使其動作,在判定記憶格 的性能下•爲非常有效的· 以上,在所說明過的第1〜第5資施形態,針對使用 多值半導髏記憶裝置的記憶系統,隨著增加改寫次數,減 少儲存在1個記憶格的資訊(值)數•例如針對4值記憶 格,至改寫次數爲5 0萬次爲止作爲4值記憶格動作*其 後作爲2值記億格動作•由於此因,可以使其比過去還增 多記憶系統全體的改寫次數·
然而,所能適用的本發明,不僅是NAND型 E E P ROM、或N.OR型快閃記憶格;AND型(K. Kume et a 1. ; I EDM Tech. Dig., Dec. 1 992, pp. 991-9&3) ' 或 D I N O R 型(S. Kobayashi et al. ; ISSCC
Tech. Dig., 1 995, pp. 122)、或假想大型陣列(R. Cemea et a 1. ; ISSCC Tech. Dig., 1 995,pp. 126 )亦 經濟部中央樣準局貝工消费合作社印袈 (請先閱讀背面之注意事項再填寫本頁) 可· 另外,多值DRAM或多值隱蔽ROM或是多值 SRAM,當然也適用· 另外,所能適用本發明,不限於3值記憶格、或是4 值記憶格;當然5值記億格、或是8值記億格、或是16 值記億格等也是有效的·' 本紙張尺度逍用中國國家揉丰(CNS > A4规格(2丨0X297公釐)_ 56 _ 3l8d65 A7 _ B7__ 五、發明説明(54 ) 〔發明之效果〕 以上,所說明過,依據本發明,可以提供含有多值記 憶的記憶格,同時含有富有關於改寫的耐久性之記憶系統 、及在此記億系統所必要的新式系統要素之記憶系統· 〔圖面之簡單說明〕 第1圖係爲表示關於本發明第1實施形態之多值 NAND型快閃記憶體的臨界值電壓與4值資料的關係之 圖· 第2 (a) 、(b) 、(c)圓係爲分別表示關於本 發明第1實施形態之多值NAN D型快閃記憶體的臨界值 電壓輿3值資料的關係之圖· 第3 (a) 、(.b)圚係爲分別表示關於本發明第1 實施形態之多值N A N D型快閃記憶髏的瞄界值電壓與2 值資料的關係之圖· 第4圖係爲關於本發明第2實施形態的快閃記憶體之 構成圖· 經濟部中央揉準局員工消费合作杜印製 --- ! 1 ^^1 ^ ϋ n—ϋ n n i^i -ΤΓ (請先H讀背面之注意事項再填寫本霣) 第5圖係爲第4圓所示之快閃記憶髖的晶片之構成圓 〇 第6圈係爲關於本發明第2實施形態的變形的記憶系 統之構成圖* 第7圖係爲表示關於本發明第3實施形態之第1記憶 系統的動作流程之圚· 第8圖係爲表示關於本發明第3實施形態之第2記憶 本紙張尺度逍用中國困家揉率(〇阳)八4规格(2丨0父297公釐)_|;7_ —' Α7 Β7_ 五、發明说明(55) 系統的動作流程之IB · 第9圔係爲表示關於本發明第3實施形態之第3記憶 系統的動作流程之圔· 第10圖係爲表示關於本發明第3實施形態之第7記 億系統的動作流程之圖· 第1 1圖係爲表示關於本發明第3實施形態之第8記 憶系統的動作流程之圚· 第12圖係爲表示關於本發明第3實施形態之第9記 憶系統的動作流程之圖· 第1 3圖係爲表示關於本發明第3實施形態之第1 0 記憶系統的動作流程之圖· 第14園係爲表示關於本發明第3實施形態之第1 1 記憶系統的動作流程_之圖· 第15圖係爲表示關於本發明第3實施形態之第12 記億系統的動作流程之圓· 第1 6圖係爲表示關於本發朗第3實施形態之第1 3 記憶系統的動作流程之圚· 經濟部中央橾準局貝工消费合作社印装 (請先聞讀背面之注意事項再填寫本頁) 第1 7圖係爲表示關於本發明第4資施形態之多值記 億式E E P ROM的構成之構成圖· 第1 8圖係爲表示第1 7圓所示記憶格陣列及資料電 路的構成之構成圖· 第1 9圖係爲表示關於本發明第4實施形態之多值記 憶式E E P ROM臨界值電壓與4值資料的關係之圖· 第2 0圖係爲第1 7圔所示記億格陣列及資料電路之 本紙張尺度適用中國國家揉準(CNS )八4%格(210X297公釐) 58 318365 A7 B7_ 五、發明说明(56) «路圈· 第21園係爲讀出動作時的時間園· (請先《讀背面之注意事項再填寫本買) 第2 2圚係爲表示正反器的節點電位與4值資料的關 係之圖· 第2 3圖係爲表示正反器的節黏《位與4值資料的關 係之圖· 第2 4圖係爲表示正反器的節點電位與4值資料的關 係之圖· 第2 5圖係爲寫入動作時的時間圚· 第2 6圖係爲寫入校驗動作時的時間圄* 第2 7圖係爲寫入校驗動作時的時間圖· 第2 8圖係爲表示關於本發明第4實施形態之多值記 憶式EEPROM的.臨界值電壓與2值資料的關係之圓· 第2 9圓係爲表示正反器的節點電位與2值資料的關 係之圖· 第3 0圚係爲寫入動作時的時間圖· 第3 1圖係爲寫入校驗動作時的時間圖· 經濟部中夬樣率局貝工消费合作社印装 第3 2圖係爲讀出動作時的時間圖· 第3 3圖係爲表示關於本發明第5實施形態之第1記 億系統的動作流程之圓· 第34圔係爲表示關於本發明第5實施形態之第2記 億系統的動作流程之圖· 第3 5圖係爲表示關於本發明第5實施形態之第3記 憶系統的動作流程之圖· 本纸張尺度遢用中國國家標準(CNS ) A4规格(2丨0X297公釐) 59 °18965 A7 _B7____ 五、發明説明(57) 第3 6圖係爲表示記憶格陣列的NAND格部分之圖 ,(a)圓爲平面圖,(b)圖爲等價電路圖· 第37_係爲斷面園;(a)圖爲沿著第36 (a) 圖中的A — A"線之斷面圖,(b)圖爲沿著第36 (a )圖中的B — B >線之斷面園· 第3 8圖係爲NAND格被配列成矩陣狀之記憶格陣 列的等僙電路圖· 第3 9圚係爲表示記憶格的瞄界值電壓與4值資料的 關係之圖· 〔圖號說明〕 1 :記憶格陣列 2 :控制閘極·.選擇閘極駆動電路 3 :資料電路 4 :資料输入输出緩衝器 5 :位址緩衡器 經濟部中央標率局負工消费合作社印製 {请先閱讀背面之注項再填寫本頁> 6 =資料控制電路 Μ :記憶格 S :選擇電晶體 S G :選擇閘極 C G :控制閘極 B L :位元線
Qn : η通道MOS電晶體 Qp : Ρ通道MOS電晶體
説明發
Q F I
G
路 S QDT輯邏 D 8)盡反器 Ν 58耗正相 A ::反 N Α7Β7 體 晶 S οΜ 道 Bntt 通 η 型器 (請先閲讀背面之注意事項再填寫本頁) ,4. -,-ιτ 經濟部中央揉準局貝工消费合作社印製 本紙張尺度適用中國國家標準(CNS)A4规格( 210X297公釐)_ 61
Claims (1)
- c°經濟部中央揉準局貝工消費合作社印製 幻65 A8 B8 C8 D8 六、申請專利範圍 1 . 一種記慷系統,係爲具有含有記憶η值(η爲3 以上的自然數)的記億格之記憶部的記憶系統;其特徵爲 至所定的改寫次數爲止,將前述記憶格作爲η值記憶 的記憶格而使其動作:前述所定的改寫次數以後,將前述 記值格作爲m值記憶(m爲未滿η.的自然數)的記憶格而 使其動作· 2. —種記憶系統,係爲具有含有記憶η值(η爲3 以上的自然數)的記億格之記億部的記億系統:其特徽爲 至所定的改寫次數爲止,將前述記憶格作爲η值記億 的記億格而使其動作;前述所定的改寫次數以後*將前述 記憶格作爲2值記憶的記憶格而使其動作· 3. —種記億系統,係爲具有含有記憶η值(η爲3 以上的自然數)的記憶格之記憶部的記憶系統:其特徴爲 至第η的改寫次數爲止,將前述記億格作爲η值記憶 的記憶格而使其動作;第η的改寫次數以後,至第(η — 1 )的改寫次數爲止,將前述記億格作爲(η — 1 )值記 億的記憶格而使其動作;第(i + 1 )的改寫次數以後, 至第i (i爲2以上的自然數)的改寫次數爲止,將前述 記億格作爲i值記憶的記憶格而使其動作· 4. 如申請專利範園第1項之記憶系統,其中以包含 前述記憶部的記憶晶片,進行從在前述記憶格的η值記憶 本紙張尺度逍用中國國家標率(CNS > Α4规格(210X297公釐> —nir — (請先閲讀背面之注意事項再填寫本頁) gs 六、申請專利範国 變更爲m值記憶、2值記憶、(η—1)值記億;或是從 (i+l)值記憶變更爲i值記憶· 5. 如申請專利範圔第2項之記憶系統*其中以包含 前述記憶部的記憶晶片*進行從在前述記憶格的η值記憶 變更爲m值記億、2值記億、(η—1)值記億;或是從 (i+Ι)值記億變更爲i值記慷· 6. 如申請專利範圍第3項之記億系統*其中以包含 前述記憶部的記憶晶片*進行從在前述記憶格的η值記憶 變更爲m值記憶、2值記憶、(η — 1)值記億:或是從 (i+Ι)值記憶變更爲i值記憶· 7. 如申請專利範圍第1、2或3項的任何項之記憶 系統,其中前述記憶部作爲含有似所定個數的前述記憶格 所構成,形成爲一起進行資料的寫入、或是資料的消去之 單位的記憶格區段: 以前述記億格區段單位,進行從在前述記億格的η值 記億變更爲m值記憶、2值記憶、(η -1)值記億;或 是從(i +1 )值記憶變更爲i值記憶· 經濟部中央標準局負工消费合作社印裝 (請先Η讀背面之注意事項再填寫本頁) 8. 如申請專利範圍第1項之記憶系統,其中在前述 記憶格被變更爲m值記憶、2值記憶、(n_ 1 )值記憶 及i值記憶的任何1個後,m值記億、2值記憶、(η-1 )值記憶及i值記憶個別的改寫次數達到限制次數後, 不使用前述記億格· 9. 如申請專利範園第2項之記憶系統,其中在前述 記憶格被變更爲m值記億、2值記億、(η—1)值記憶 本紙張尺度適用中國國家搮準(CNS)A4規格(210X297公釐)_ _ 經濟部中央標準局負工消费合作社印製 A8 B8 C8 D8 六、申請專利範圍 及i值記憶的任何1個後,m值記憶、2值記憶、(η— 1 )值記憶及i值記憶個別的改寫次數達到限制次數後, 不使用前述記憶格· 10.如申請專利範園第3項之記憶系統•其中在前 述記憶格被變更爲m值記憶、2值記憶、(n_l)值記 憶及i值記憶的任何1個後,m值記憶、2值記憶、(η - 1 )值記憶及i值記億個別的改寫次數達到限制次數後 *不使用前述記憶格· 1 1 .如申請專利範圔第7項之記憶系統,其中在前 述記億格被變更爲m值記憶、2值記憶:(η — 1)值記 憶及i值記憶的任何1個後,m值記憶、2值記憶、(η - 1 )值記憶及i值記憶個別的改寫次數達到限制次數後 ,不使用前述記憶格.· 1 2 .如申請專利範圈第1項之記憶系統,其中在前 述記憶格被變更爲m值記憶、2值記憶、(η — 1 )值記 憶及i值記億的任何1個後,miit記憶、2值記憶、(η - 1 )值記憶及i值記憶個別的改寫次數達到限制次數後 ,在前述記憶格不進行資料的寫入及資料的消去· 1 3 .如申請專利範園第2項之記億系統,其中在前 述記憶格被變更爲m值記憶、2值記億、(η—1)值記 憶及i值記憶的任何1個後,m值記憶、2值記憶、(η 一 1 )值記憶及i值記憶個別的改寫次數達到限制次數後 ,在前述記憶格不進行資料的寫入及資料的消去· 14.如申請專利範園第3項之記憶系統,其中在前 本纸張尺度適用中國國家揉隼(CNS > A4规格(210X297公釐)_ 64 _ (請先閱讀背面之注意事項再填寫本頁) 订 經濟部中央標準局員工消费合作社印袈 A8 B8 C8 _ D8 六、申請專利範圍 述記憶格被變更爲m值記億、2值記憶、(η-1)值記 億及i值記億的任何1個後,m值記億、2值記億、(η - 1 )值記憶及i值記憶個別的改寫次數達到限制次數後 ,在前述記憶格不進行資料的寫入及資料的消去· 1 5 .如申請專利範園第7項之記憶系統,其中在前 述記憶格被變更爲m值記億、2值記億、(η—1)值記 憶及i值記憶的任何1個後,m值記億、2值記億、(η _ 1 )值記憶及i值記憶個別的改寫次數達到.限制次數後 ,在前述記憶格不進行賫料的寫入及資料的消去· 1 6 種記億系統,係爲具有含有記憶η值(η爲 3以上的自然數)的記憶格之記憶部的記憶系統;其特徵 爲. 進而具有前述記博格記憶是否保持價值的資料之準位 記憶手段· 1 7 種記憶系統,係爲具有含有記憶η值(η爲 3以上的自然數)的記憶格之記憶部的記憶系統;其特徴 爲 以η值使其動作前述記億部之η值動作式之外,進而 具有以m值(m爲未滿η的自然數)使其動作前述記憶格 之m值動作模式· 18.如申請專利範圍第1項之記憶系統,其中具有 含有記憶η值(η爲3以上的自然數)記憶格之記億部, 在對前述記億格進行資料的寫入或是消去時,返復對於前 述記憶格進行資料的寫入動作或是消去動作、及檢出對前 本紙張尺度逋用中國國家揉準(CNS ) Α4規格(210Χ297公釐)~~~ -00 - (請先閲讀背面之注意事項再填寫本頁) 訂 A8 ^18365 D8 々、申請專利範圍 述資料的記憶格之寫入狀態或是消去狀態的校驗讀出動作 之記憶系統; (請先閲讀背面之注意事項再填寫本頁) 監視前述寫入動作或是消去動作與校驗讀出動作的返 復次數之校驗數,此校驗數達到所定的次數後,進行從在 前述記億格的η值記憶變更爲m值記億、2值記億、(η 一 1 )值記憶;或是從(i + 1 )值記憶變爲i值記憶· 1 9 .如申請專利範困第2項之記億系統,其中具有 含有記億η值(η爲3以上的自然數)的記憶格之記憶部 ,在對前述記憶格進行資料的寫入或是消去時,返復對於 前述記憶格進行資料的寫入動作或是消去動作、及檢出對 前述資料的記憶格之寫入狀態或是消去狀態的校驗謓出動 作之記憶系統; 經濟部中央揉準局負工消费合作社印裝 '監視前述寫入動作或是消去動作與校驗讀出動作的返 復次數之校驗數,此校驗數達到所定次數後•進行從在前 述記億格的η值記億變更爲m值記憶、2值記億、(η— 1 )值記憶;或是從(i +1 )值記憶變更爲i值記億· 20.如申請專利範圍第3項之記億系統,其中具有 含有記憶η值(η爲3以上的自然數)的記憶格之記億部 ,在對前述記憶格進行資料的寫入或是消去時,返復對於 前述記億格進行資料的寫入動作或是消去動作、及檢出對 前述資料的記憶格之寫入狀態或是消去狀態的校驗讀出動 作之記憶系統; 監視前述寫入動作或是消去動作與校驗讀出動作的返 復次數之校驗數,此校驗數達到所定次數後,進行從在前 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)~~71 -00 - 318965 A8 B8 C8 D8 六、申請專利範園 述記憶格的η值記憶變更爲m值記憶、2值記億、(η-1 )值記億;或是從(i + 1 )值記憶變更爲i值記憶· 21 . —種記憶系統*係爲具有含有記憶P值(p爲 2以上的自然數)的記憶格之記憶部,在對前述記憶格進 行資料的寫入或是消去時,返復對於前述記憶格進行資料 的寫入動作或是消去動作、及檢出對前述資料的記憶格之 寫入狀態或是消去狀態的校驗讀出動作之記憶系統;其特 徵爲= 監視前述寫入動作或是消去動作與校驗讀出動作的返 復次數之校驗數,此校驗數達到所定的次數後,不使用前 述記億格· 2 2 . —種記憶系統,係爲具有含有記憶p值(p爲 2以上的自然數)的記億格之記憶部,在對前述記憶格進 行資料的寫入或是消去時,返復對於前述記憶格進行資料 的寫入動作或是消去動作、及檢出對前述資料的記憶格之 寫入狀態或是消去狀態的校驗讀出動作之記憶系統:其特 徴爲= 監視前述寫入動作或是消去動作與校驗讀出動作的返 復次數之校驗數,此校驗數達到所定的次數後,在前述記 億格不進行資料的寫入、及資料的消去· 本紙張Μ適用中國國家鮮(CNS ) A齡(2丨0謂公兼) (請先閲讀背面.之注$項再填寫本頁) -* 經濟部中央標準局貝工消費合作社印製
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9862896A JP3200012B2 (ja) | 1996-04-19 | 1996-04-19 | 記憶システム |
Publications (1)
Publication Number | Publication Date |
---|---|
TW318965B true TW318965B (zh) | 1997-11-01 |
Family
ID=14224791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086104793A TW318965B (zh) | 1996-04-19 | 1997-04-14 |
Country Status (6)
Country | Link |
---|---|
US (2) | US5844841A (zh) |
EP (2) | EP0802540B1 (zh) |
JP (1) | JP3200012B2 (zh) |
KR (1) | KR100271943B1 (zh) |
DE (1) | DE69729502T2 (zh) |
TW (1) | TW318965B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI553638B (zh) * | 2009-07-22 | 2016-10-11 | Toshiba Kk | Semiconductor memory device |
Families Citing this family (120)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3607407B2 (ja) | 1995-04-26 | 2005-01-05 | 株式会社日立製作所 | 半導体記憶装置 |
JP3200012B2 (ja) * | 1996-04-19 | 2001-08-20 | 株式会社東芝 | 記憶システム |
US6857099B1 (en) * | 1996-09-18 | 2005-02-15 | Nippon Steel Corporation | Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program |
AUPO799197A0 (en) * | 1997-07-15 | 1997-08-07 | Silverbrook Research Pty Ltd | Image processing method and apparatus (ART01) |
IL125604A (en) * | 1997-07-30 | 2004-03-28 | Saifun Semiconductors Ltd | Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge |
DE69820032D1 (de) * | 1998-05-27 | 2004-01-08 | St Microelectronics Srl | Nichtflüchtiger Speicher mit grosser Kapazität |
EP1047078B1 (en) * | 1999-04-21 | 2006-08-09 | STMicroelectronics S.r.l. | Method for differentiating the programming and erasing voltages in non volatile memory devices and corresponding memory device manufacturing process |
JP4074029B2 (ja) | 1999-06-28 | 2008-04-09 | 株式会社東芝 | フラッシュメモリ |
US6185127B1 (en) * | 2000-01-31 | 2001-02-06 | Summit Microelectronics, Inc. | Selectable analog functions on a configurable device and method employing nonvolatile memory |
US6297988B1 (en) * | 2000-02-25 | 2001-10-02 | Advanced Micro Devices, Inc. | Mode indicator for multi-level memory |
US6396741B1 (en) * | 2000-05-04 | 2002-05-28 | Saifun Semiconductors Ltd. | Programming of nonvolatile memory cells |
US6928001B2 (en) * | 2000-12-07 | 2005-08-09 | Saifun Semiconductors Ltd. | Programming and erasing methods for a non-volatile memory cell |
US6490204B2 (en) * | 2000-05-04 | 2002-12-03 | Saifun Semiconductors Ltd. | Programming and erasing methods for a reference cell of an NROM array |
JP3631463B2 (ja) * | 2001-12-27 | 2005-03-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
CA2426183C (en) | 2001-08-20 | 2013-02-26 | Samsung Electronics Co., Ltd. | Apparatus and method for interfacing between modem and memory in mobile station |
US6717847B2 (en) * | 2001-09-17 | 2004-04-06 | Sandisk Corporation | Selective operation of a multi-state non-volatile memory system in a binary mode |
JP2003132693A (ja) * | 2001-10-29 | 2003-05-09 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
KR100487417B1 (ko) * | 2001-12-13 | 2005-05-03 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 및 그를 이용한멀티플-비트 데이타의 라이트 및 리드 방법 |
US6807106B2 (en) | 2001-12-14 | 2004-10-19 | Sandisk Corporation | Hybrid density memory card |
JP3977799B2 (ja) * | 2003-12-09 | 2007-09-19 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100457227B1 (ko) * | 2001-12-29 | 2004-11-16 | 동부전자 주식회사 | 플레시 이이피롬셀 및 그 제조방법 |
US6975536B2 (en) * | 2002-01-31 | 2005-12-13 | Saifun Semiconductors Ltd. | Mass storage array and methods for operation thereof |
US6700818B2 (en) * | 2002-01-31 | 2004-03-02 | Saifun Semiconductors Ltd. | Method for operating a memory device |
US7190620B2 (en) * | 2002-01-31 | 2007-03-13 | Saifun Semiconductors Ltd. | Method for operating a memory device |
JP2003346484A (ja) * | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
US6967896B2 (en) * | 2003-01-30 | 2005-11-22 | Saifun Semiconductors Ltd | Address scramble |
US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
JP3878573B2 (ja) * | 2003-04-16 | 2007-02-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4315767B2 (ja) * | 2003-09-04 | 2009-08-19 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
JP4270994B2 (ja) * | 2003-09-29 | 2009-06-03 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6996011B2 (en) * | 2004-05-26 | 2006-02-07 | Macronix International Co., Ltd. | NAND-type non-volatile memory cell and method for operating same |
US7730368B2 (en) * | 2003-10-31 | 2010-06-01 | Sandisk Il Ltd. | Method, system and computer-readable code for testing of flash memory |
KR100719380B1 (ko) * | 2006-03-31 | 2007-05-18 | 삼성전자주식회사 | 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템 |
JP2008176924A (ja) * | 2004-01-30 | 2008-07-31 | Toshiba Corp | 半導体記憶装置 |
JP4532951B2 (ja) * | 2004-03-24 | 2010-08-25 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路の使用方法および半導体集積回路 |
WO2005094178A2 (en) | 2004-04-01 | 2005-10-13 | Saifun Semiconductors Ltd. | Method, circuit and systems for erasing one or more non-volatile memory cells |
US7366025B2 (en) * | 2004-06-10 | 2008-04-29 | Saifun Semiconductors Ltd. | Reduced power programming of non-volatile cells |
US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
JP4713873B2 (ja) * | 2004-11-12 | 2011-06-29 | 株式会社東芝 | 半導体記憶装置 |
US8053812B2 (en) * | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
US8400841B2 (en) * | 2005-06-15 | 2013-03-19 | Spansion Israel Ltd. | Device to program adjacent storage cells of different NROM cells |
US7184313B2 (en) * | 2005-06-17 | 2007-02-27 | Saifun Semiconductors Ltd. | Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells |
EP1746645A3 (en) | 2005-07-18 | 2009-01-21 | Saifun Semiconductors Ltd. | Memory array with sub-minimum feature size word line spacing and method of fabrication |
US20070036007A1 (en) * | 2005-08-09 | 2007-02-15 | Saifun Semiconductors, Ltd. | Sticky bit buffer |
US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
US8116142B2 (en) * | 2005-09-06 | 2012-02-14 | Infineon Technologies Ag | Method and circuit for erasing a non-volatile memory cell |
US7221138B2 (en) * | 2005-09-27 | 2007-05-22 | Saifun Semiconductors Ltd | Method and apparatus for measuring charge pump output current |
US7681109B2 (en) * | 2005-10-13 | 2010-03-16 | Ramot At Tel Aviv University Ltd. | Method of error correction in MBC flash memory |
JP4876522B2 (ja) * | 2005-10-13 | 2012-02-15 | ソニー株式会社 | 不揮発性半導体記憶装置 |
JP2007179669A (ja) * | 2005-12-28 | 2007-07-12 | Toshiba Corp | メモリシステム |
US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
US7844879B2 (en) | 2006-01-20 | 2010-11-30 | Marvell World Trade Ltd. | Method and system for error correction in flash memory |
US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
US7638835B2 (en) * | 2006-02-28 | 2009-12-29 | Saifun Semiconductors Ltd. | Double density NROM with nitride strips (DDNS) |
US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
KR101208312B1 (ko) * | 2006-05-12 | 2012-12-05 | 애플 인크. | 조절가능한 용량을 가진 메모리 디바이스 |
US7877564B2 (en) * | 2006-08-05 | 2011-01-25 | Benhov Gmbh, Llc | Memory configuration and method for calibrating read/write data based on performance characteristics of the memory configuration |
JP5072301B2 (ja) * | 2006-09-25 | 2012-11-14 | 株式会社東芝 | 半導体集積回路装置及びその動作方法 |
US7558109B2 (en) | 2006-11-03 | 2009-07-07 | Sandisk Corporation | Nonvolatile memory with variable read threshold |
US7904788B2 (en) | 2006-11-03 | 2011-03-08 | Sandisk Corporation | Methods of varying read threshold voltage in nonvolatile memory |
WO2008057822A2 (en) * | 2006-11-03 | 2008-05-15 | Sandisk Corporation | Nonvolatile memory with variable read threshold |
JP2008123330A (ja) * | 2006-11-14 | 2008-05-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
US20080140918A1 (en) * | 2006-12-11 | 2008-06-12 | Pantas Sutardja | Hybrid non-volatile solid state memory system |
US9153337B2 (en) | 2006-12-11 | 2015-10-06 | Marvell World Trade Ltd. | Fatigue management system and method for hybrid nonvolatile solid state memory system |
US7646636B2 (en) | 2007-02-16 | 2010-01-12 | Mosaid Technologies Incorporated | Non-volatile memory with dynamic multi-mode operation |
US8006166B2 (en) * | 2007-06-12 | 2011-08-23 | Micron Technology, Inc. | Programming error correction code into a solid state memory device with varying bits per cell |
US7460398B1 (en) * | 2007-06-19 | 2008-12-02 | Micron Technology, Inc. | Programming a memory with varying bits per cell |
US7802132B2 (en) * | 2007-08-17 | 2010-09-21 | Intel Corporation | Technique to improve and extend endurance and reliability of multi-level memory cells in a memory device |
US7590001B2 (en) | 2007-12-18 | 2009-09-15 | Saifun Semiconductors Ltd. | Flash memory with optimized write sector spares |
WO2009090731A1 (ja) * | 2008-01-16 | 2009-07-23 | Fujitsu Limited | 半導体記憶装置、制御装置、制御方法 |
KR101378602B1 (ko) * | 2008-05-13 | 2014-03-25 | 삼성전자주식회사 | 메모리 장치 및 메모리 프로그래밍 방법 |
US8060719B2 (en) * | 2008-05-28 | 2011-11-15 | Micron Technology, Inc. | Hybrid memory management |
US9280466B2 (en) | 2008-09-09 | 2016-03-08 | Kabushiki Kaisha Toshiba | Information processing device including memory management device managing access from processor to memory and memory management method |
US8407400B2 (en) | 2008-11-12 | 2013-03-26 | Micron Technology, Inc. | Dynamic SLC/MLC blocks allocations for non-volatile memory |
DE102008057681B3 (de) * | 2008-11-17 | 2009-12-10 | Giesecke & Devrient Gmbh | Verfahren zum sicheren Speichern von Daten in einem Speicher eines tragbaren Datenträgers |
US8169827B2 (en) * | 2009-02-20 | 2012-05-01 | Hynix Semiconductor Inc. | NAND flash memory string apparatus and methods of operation thereof |
US8458114B2 (en) | 2009-03-02 | 2013-06-04 | Analog Devices, Inc. | Analog computation using numerical representations with uncertainty |
US8107306B2 (en) | 2009-03-27 | 2012-01-31 | Analog Devices, Inc. | Storage devices with soft processing |
US8004890B2 (en) * | 2009-05-08 | 2011-08-23 | Macronix International Co., Ltd. | Operation method of non-volatile memory |
JP2010282697A (ja) * | 2009-06-05 | 2010-12-16 | Toshiba Corp | 不揮発性半導体記憶装置 |
US20100332922A1 (en) * | 2009-06-30 | 2010-12-30 | Mediatek Inc. | Method for managing device and solid state disk drive utilizing the same |
JP2011186555A (ja) * | 2010-03-04 | 2011-09-22 | Toshiba Corp | メモリ管理装置及び方法 |
US8214700B2 (en) | 2009-10-28 | 2012-07-03 | Sandisk Technologies Inc. | Non-volatile memory and method with post-write read and adaptive re-write to manage errors |
US8423866B2 (en) * | 2009-10-28 | 2013-04-16 | SanDisk Technologies, Inc. | Non-volatile memory and method with post-write read and adaptive re-write to manage errors |
US8634240B2 (en) * | 2009-10-28 | 2014-01-21 | SanDisk Technologies, Inc. | Non-volatile memory and method with accelerated post-write read to manage errors |
JP5525801B2 (ja) * | 2009-11-30 | 2014-06-18 | 株式会社メガチップス | 検査装置、データ保存装置、撮像装置、監視システム、および不揮発性の記憶媒体 |
JP2011138569A (ja) * | 2009-12-25 | 2011-07-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8661184B2 (en) | 2010-01-27 | 2014-02-25 | Fusion-Io, Inc. | Managing non-volatile media |
US8854882B2 (en) | 2010-01-27 | 2014-10-07 | Intelligent Intellectual Property Holdings 2 Llc | Configuring storage cells |
US9245653B2 (en) | 2010-03-15 | 2016-01-26 | Intelligent Intellectual Property Holdings 2 Llc | Reduced level cell mode for non-volatile memory |
US8432732B2 (en) | 2010-07-09 | 2013-04-30 | Sandisk Technologies Inc. | Detection of word-line leakage in memory arrays |
US8514630B2 (en) | 2010-07-09 | 2013-08-20 | Sandisk Technologies Inc. | Detection of word-line leakage in memory arrays: current based approach |
US8305807B2 (en) | 2010-07-09 | 2012-11-06 | Sandisk Technologies Inc. | Detection of broken word-lines in memory arrays |
US9424930B2 (en) * | 2010-09-15 | 2016-08-23 | Sandisk Technologies Llc | Apparatus, system, and method for non-volatile storage element programming |
US8379454B2 (en) | 2011-05-05 | 2013-02-19 | Sandisk Technologies Inc. | Detection of broken word-lines in memory arrays |
US9424938B2 (en) | 2011-06-09 | 2016-08-23 | Micron Technology, Inc. | Reduced voltage nonvolatile flash memory |
US8775901B2 (en) | 2011-07-28 | 2014-07-08 | SanDisk Technologies, Inc. | Data recovery for defective word lines during programming of non-volatile memory arrays |
US8750042B2 (en) | 2011-07-28 | 2014-06-10 | Sandisk Technologies Inc. | Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures |
US8726104B2 (en) | 2011-07-28 | 2014-05-13 | Sandisk Technologies Inc. | Non-volatile memory and method with accelerated post-write read using combined verification of multiple pages |
US9330787B2 (en) | 2013-03-18 | 2016-05-03 | Kabushiki Kaisha Toshiba | Memory system and memory controller |
CN104572324A (zh) * | 2013-10-11 | 2015-04-29 | 光宝科技股份有限公司 | 固态储存装置及其控制方法 |
US9329797B2 (en) * | 2013-12-30 | 2016-05-03 | Sandisk Technologies Inc. | Method and system for adjusting block erase or program parameters based on a predicted erase life |
US9423970B2 (en) | 2013-12-30 | 2016-08-23 | Sandisk Technologies Llc | Method and system for predicting block failure in a non-volatile memory |
JP2015138498A (ja) * | 2014-01-24 | 2015-07-30 | 三菱電機株式会社 | フラッシュメモリの誤り訂正符号化装置および方法 |
FR3017981B1 (fr) * | 2014-02-27 | 2017-07-21 | St Microelectronics Rousset | Programmation d'une memoire eeprom |
JP6308433B2 (ja) * | 2014-05-21 | 2018-04-11 | コニカミノルタ株式会社 | 画像形成装置及び制御方法並びに制御プログラム |
JP2016004387A (ja) * | 2014-06-16 | 2016-01-12 | 株式会社東芝 | ストレージシステム、メモリコントローラ、および制御方法 |
US9679652B2 (en) * | 2015-05-04 | 2017-06-13 | Phison Electronics Corp. | Threshold based multi-level cell programming for reliability improvement |
US10684785B2 (en) | 2017-02-23 | 2020-06-16 | Hitachi, Ltd. | Storage system |
JP2018142240A (ja) | 2017-02-28 | 2018-09-13 | 東芝メモリ株式会社 | メモリシステム |
US20180261281A1 (en) * | 2017-03-10 | 2018-09-13 | Micron Technology, Inc. | Methods for mitigating power loss events during operation of memory devices and memory devices employing the same |
JP2018160303A (ja) * | 2017-03-23 | 2018-10-11 | 東芝メモリ株式会社 | 半導体記憶装置 |
JP2019040655A (ja) * | 2017-08-28 | 2019-03-14 | 東芝メモリ株式会社 | メモリシステム |
US11061768B1 (en) * | 2020-02-14 | 2021-07-13 | Western Digital Technologies, Inc. | Storage device with increased endurance |
KR20220001222A (ko) * | 2020-06-29 | 2022-01-05 | 에스케이하이닉스 주식회사 | 베드 블록을 처리하는 메모리 시스템 및 동작 방법 |
JP7479764B2 (ja) | 2020-08-07 | 2024-05-09 | 株式会社ディスコ | 切削装置 |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1224062B (it) * | 1979-09-28 | 1990-09-26 | Ates Componenti Elettron | Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile |
JPH0713879B2 (ja) * | 1985-06-21 | 1995-02-15 | 三菱電機株式会社 | 半導体記憶装置 |
US4718041A (en) * | 1986-01-09 | 1988-01-05 | Texas Instruments Incorporated | EEPROM memory having extended life |
JPS63251999A (ja) * | 1987-04-08 | 1988-10-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH0715799B2 (ja) * | 1987-06-30 | 1995-02-22 | 日本電気株式会社 | 半導体記憶装置 |
JPS6432494A (en) * | 1987-07-27 | 1989-02-02 | Mitsubishi Electric Corp | Non-volatile semiconductor storage device |
JPH0778997B2 (ja) * | 1987-10-30 | 1995-08-23 | 株式会社東芝 | 不揮発性半導体メモリ |
CA1301261C (en) * | 1988-04-27 | 1992-05-19 | Wayne D. Grover | Method and apparatus for clock distribution and for distributed clock synchronization |
US5095344A (en) * | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
US5247480A (en) * | 1989-05-02 | 1993-09-21 | Kabushiki Kaisha Toshiba | Electrically erasable progammable read-only memory with nand cell blocks |
EP0432481A3 (en) * | 1989-12-14 | 1992-04-29 | Texas Instruments Incorporated | Methods and apparatus for verifying the state of a plurality of electrically programmable memory cells |
US5200920A (en) * | 1990-02-08 | 1993-04-06 | Altera Corporation | Method for programming programmable elements in programmable devices |
JPH03250499A (ja) * | 1990-02-27 | 1991-11-08 | Nec Corp | データ記憶回路 |
US5258949A (en) * | 1990-12-03 | 1993-11-02 | Motorola, Inc. | Nonvolatile memory with enhanced carrier generation and method for programming the same |
US5222040A (en) * | 1990-12-11 | 1993-06-22 | Nexcom Technology, Inc. | Single transistor eeprom memory cell |
US5218569A (en) * | 1991-02-08 | 1993-06-08 | Banks Gerald J | Electrically alterable non-volatile memory with n-bits per memory cell |
KR960002004B1 (ko) * | 1991-02-19 | 1996-02-09 | 가부시키가이샤 도시바 | 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램가능한 독출전용 기억장치 |
KR960002006B1 (ko) * | 1991-03-12 | 1996-02-09 | 가부시끼가이샤 도시바 | 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치 |
US5270979A (en) * | 1991-03-15 | 1993-12-14 | Sundisk Corporation | Method for optimum erasing of EEPROM |
US5357462A (en) * | 1991-09-24 | 1994-10-18 | Kabushiki Kaisha Toshiba | Electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller |
KR950011965B1 (ko) * | 1992-02-19 | 1995-10-12 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치 |
KR950000273B1 (ko) * | 1992-02-21 | 1995-01-12 | 삼성전자 주식회사 | 불휘발성 반도체 메모리장치 및 그 최적화 기입방법 |
US5257225A (en) * | 1992-03-12 | 1993-10-26 | Micron Technology, Inc. | Method for programming programmable devices by utilizing single or multiple pulses varying in pulse width and amplitude |
JP2716906B2 (ja) * | 1992-03-27 | 1998-02-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2831914B2 (ja) * | 1992-09-30 | 1998-12-02 | 株式会社東芝 | 半導体集積回路装置 |
JP3373632B2 (ja) * | 1993-03-31 | 2003-02-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3315472B2 (ja) * | 1993-04-26 | 2002-08-19 | 新日本製鐵株式会社 | 不揮発性半導体記憶装置 |
US5463586A (en) * | 1993-05-28 | 1995-10-31 | Macronix International Co., Ltd. | Erase and program verification circuit for non-volatile memory |
US5555204A (en) * | 1993-06-29 | 1996-09-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
JP2922116B2 (ja) * | 1993-09-02 | 1999-07-19 | 株式会社東芝 | 半導体記憶装置 |
JPH0773685A (ja) * | 1993-09-06 | 1995-03-17 | Hitachi Ltd | 半導体不揮発性記憶装置 |
KR0169267B1 (ko) * | 1993-09-21 | 1999-02-01 | 사토 후미오 | 불휘발성 반도체 기억장치 |
US5542249A (en) * | 1993-10-22 | 1996-08-06 | Madison Combustion Associates | Exhaust apparatus |
US5440505A (en) * | 1994-01-21 | 1995-08-08 | Intel Corporation | Method and circuitry for storing discrete amounts of charge in a single memory element |
JP3557483B2 (ja) * | 1994-02-14 | 2004-08-25 | 直 柴田 | 半導体回路 |
JP3737525B2 (ja) * | 1994-03-11 | 2006-01-18 | 株式会社東芝 | 半導体記憶装置 |
US5515317A (en) * | 1994-06-02 | 1996-05-07 | Intel Corporation | Addressing modes for a dynamic single bit per cell to multiple bit per cell memory |
US5487033A (en) * | 1994-06-28 | 1996-01-23 | Intel Corporation | Structure and method for low current programming of flash EEPROMS |
JP3200012B2 (ja) * | 1996-04-19 | 2001-08-20 | 株式会社東芝 | 記憶システム |
-
1996
- 1996-04-19 JP JP9862896A patent/JP3200012B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-14 TW TW086104793A patent/TW318965B/zh not_active IP Right Cessation
- 1997-04-18 KR KR1019970014423A patent/KR100271943B1/ko not_active IP Right Cessation
- 1997-04-18 US US08/844,724 patent/US5844841A/en not_active Expired - Lifetime
- 1997-04-21 DE DE69729502T patent/DE69729502T2/de not_active Expired - Lifetime
- 1997-04-21 EP EP97106567A patent/EP0802540B1/en not_active Expired - Lifetime
- 1997-04-21 EP EP03013311A patent/EP1343172A3/en not_active Withdrawn
-
1998
- 1998-10-09 US US09/168,989 patent/US6064591A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI553638B (zh) * | 2009-07-22 | 2016-10-11 | Toshiba Kk | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
EP0802540A3 (en) | 1999-07-14 |
EP1343172A3 (en) | 2004-03-17 |
EP0802540B1 (en) | 2004-06-16 |
DE69729502T2 (de) | 2005-06-23 |
JPH09288896A (ja) | 1997-11-04 |
EP1343172A2 (en) | 2003-09-10 |
JP3200012B2 (ja) | 2001-08-20 |
EP0802540A2 (en) | 1997-10-22 |
KR100271943B1 (ko) | 2000-11-15 |
DE69729502D1 (de) | 2004-07-22 |
US6064591A (en) | 2000-05-16 |
KR970072488A (ko) | 1997-11-07 |
US5844841A (en) | 1998-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW318965B (zh) | ||
KR100256616B1 (ko) | 불휘발성 반도체 기억장치 | |
US6222763B1 (en) | Nonvolatile semiconductor memory and read method | |
CN103843067B (zh) | 用于非易失性存储器的片上动态读取 | |
KR0169267B1 (ko) | 불휘발성 반도체 기억장치 | |
US6414893B1 (en) | Nonvolatile semiconductor memory device and method of using the same | |
TWI316711B (en) | Word line compensation in non-volatile memory erase operations | |
CN100568392C (zh) | 用于非易失性存储器的自升压技术 | |
CN1045350C (zh) | 非易失性半导体存储器件及其过写入补救方法 | |
TW536707B (en) | Semiconductor device and data processing system | |
TW378321B (en) | Semiconductor memory device | |
TW436796B (en) | Non-volatile semiconductor memory | |
TW200522078A (en) | Methods for identifying non-volatile memory elements with poor subthreshold slope or weak transconductance | |
JPH0793979A (ja) | 不揮発性半導体記憶装置 | |
JP3828376B2 (ja) | 記憶システム | |
US7872918B2 (en) | Nonvolatile memory device and program or erase method using the same | |
JPH1055687A (ja) | 不揮発性半導体記憶装置 | |
JP3472271B2 (ja) | 不揮発性半導体記憶装置 | |
JP3980731B2 (ja) | 不揮発性半導体記憶装置および読出し方法 | |
JP3590270B2 (ja) | 半導体記憶装置 | |
CN114783488A (zh) | 页缓冲器、编程方法、存储器装置及系统 | |
CN1194716A (zh) | 电可编程存储器、编程方法以及读方法 | |
TW488076B (en) | Non-volatile semiconductor memory device | |
JP3825739B2 (ja) | 不揮発性半導体記憶装置 | |
JPH08273381A (ja) | 不揮発性メモリの消去特性向上回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |