TW285768B

TW285768B -

Info

Publication number: TW285768B
Application number: TW084111413A
Authority: TW
Original assignee: Hitachi Ltd
Priority date: 1994-12-14
Filing date: 1995-10-28
Publication date: 1996-09-11
Also published as: KR100390557B1; JPH08167838A; DE69525824D1; EP0717497A2; EP0717497B1; US5629542A; KR960026762A; EP0717497A3; DE69525824T2; JP3485655B2

Description

285768 A7 ______B7__ 五、發明説明（l ) 本發明係關於複合型MO S F E T，特別是係關於具有提供汲極呈現耐負電壓特性之負電壓保護電路之複合型 Μ 0 S F E T。電力用MO S F Ε Τ爲低耗損且耐髙電壓性，因爲具有在二次破壞下亦不壞損之特徵，而廣泛使用作爲電力用開關元件，重力用MO S F Ε Τ在構造上於汲極與源極之閛k存在二極體而無法獲得使汲極具耐負電壓性之困難點 »解決方式爲日本專利公告編號特開昭5 5 _ 9 4 4 4所揭示之使源極及形成通道用之基板區域（以下稱爲本體）分離，而藉汲極與源極之電位關係由外部濟制使本體電位與源極電位或汲極達到同電位。然而前述現存技術中爲分離源極及本體所形成之構造，造成影響元件之、微細化，而具有無法使電力用 M OSFET之ON電阻大i降低之問題點。另外又具有必須藉汲極與源極之電位由外部控制本體電位之不必要之需求。經濟部中央標準局員工消費合作杜印製 (請先閲讀背面之注意事項再填寫本頁) 所以本發明之目的爲在提供降低0 N電阻下而不影響元件之微細化，且不需要藉汲極與源極之電位由外部控制，本髋電位而提供汲極呈現耐負電屋特性之負電壓保護電路之複合型MO S F Ε T。另外之目的係使具有此類負電壓保護電路之複合型MO S F Ε T達到成爲單一晶片之半導體裝置及此複合型MO S F Ε T使用具逆接績保護功能之電池驅動系統。爲達成上述目的，本發明所關聯之複合型本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4 - A7 B7 285768 五、發明説明（2 ) MOSFET係如圓1所示，在第1M0SFET及第2 MO.SFET之汲極之間，使電力用M0SFET1 〇及電力用M0SFET1 1之汲極接績，將第1 MO S F E T之源極作爲源極端子而第2M0 S F E T之源極作爲汲極端子，及將第1 MO S F E T之閘極作爲閘極端子之複合型‘M OSFET，其特徵爲前述汲極端子之電壓相對於前述源極端子之電壓爲負值時使第2 MO S F E T呈0 F F之負電壓檢知驅動方法即電壓比較電路5 0 ;及利用負電壓檢知驅動方法自汲極端子阻止電，流流向閘極端子同時在前述閘極端子根據_所輸入之輸入電壓訊號使第2M0 S F E T呈ON之輸入傳達方法即電壓傳達電路5 1。在上述複合型MO S F E T中，較佳之結構係前述負電壓檢知驅動方法係檢知汲極端子之電壓相對於源極端子電壓爲負值之檢知方法，且根據該檢知方法之输出使第2 MOSFET呈OFF而驅動第3M0SFET即 MOSFET12。另外如圈2所示前述檢知方法係由在前述汲極端子2 及前述第2M0 S F E T之汲極間接績第1與第2電阻，即電阻1 5及電阻1 6之串聯電路所構成，而若形成使第 1及第2電阻之接續點與第3M0 S f E T之閘極接續爲佳。另外’前述撿知方法如圖3所示移除圖2之電阻1 5 ’使前述第3M0SFET之閘極經由電阻16與前述第本紙張尺度適财S®家縣（CNS ) Α4· (21()><297公董 ----------< -裝-------訂-----^線 (請先閲讀背面之注f項再填寫本頁) 經濟部中央梂準局員工消費合作杜印製經濟部中央橾準局貝工消費合作社印製 ^85768 at B7 五、發明説明（3 ) 2M0 S F E T之汲極接縯，且電阻1 6之電阻值設定爲 0即直接接嫌爲更佳* 另外，如圖5所示，前述檢知方法係各自由電阻及至少一個二極體串聯接績第1與第2串聯電路所構成，即使電阻2 2與二極體列2 0串聯接績於第1串聯電路，使電阻2 3與二極體列2 1串聯接績於第2串聯電路，使串聯接縯之第1串聯電路及第2串聯電路在前述汲極端子2與前述源極端子0間接績，同時使第1串聯電路與第2串聯電路之接績點接績在第3M0 S F E T之閘極上》另外構成前述第1及第2串聯電路之電阻之各電JS值設定爲0即短路亦佳。另外，如圖2所示前述輸入傳達方法，即電阻，係由電阻1 3及經由前述負電壓撿知驅動方法即藉 MO S F E T 1 2之寄生二極體阻止電流自前述汲極端子流向閘極端子1之至少一個二極體所形成。圖2中較佳係使由4個二極體列13所製成之串聯電路在閘極端子1與第2M0SFET之閘極間接續。另外，如圖4所示，較佳前述輸入傳達方法係在閘極端子1與第2M0SFET之閘極間使電阻，即電阻14 與利用前述負電壓檢知驅動方法阻止電流由在該電阻與前述第3M0 S F E T之間所接續之前述汲極端子2流向閘極端子1之至少一個二極體即二極體1 3構成接續。另外，負電壓檢知囅動方法係由檢知對應於源極端子 0之電壓之汲極端子2之電壓爲負值之檢知方法，及根據本紙張尺度適用中國國家槺準（CNS ) A4规格（210X297公釐） ---.---《-裝-------訂-----ί 綵 (请先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 285768 A7 B7 五、發明説明（4 ) 該檢知方法之輸出使前述第2M0 S F E T呈0 F F而驟動第1開關之方法所形成。此時如圇6所示，前述檢知方法係各自由電阻及至少一個二極體串聯接績第1與第2直列電路所構成，即使電阻2 2與二極體列2 0串聯接續於第1串聯電路，使電阻2 3與二極體列2 1串聯接續於第 2串聯電路，使串聯接嫌之第1串聯電路及第2串聯電路在~前述汲極端子2與前述源極端子0間接績，同時使第1 串聯電路與第2串聯電路之接嫌點接績在第1開關方法之閘極上爲佳。另外構成前述第1及第2串聯電路之電阻之各電阻值亦可設定爲0即短路。如圖6所示，前述第1開關方法係由接績源極間之第 4 及第 5M0SFET 即M0SFET1 2 a 及 M0SFET12b所構成，第4M0SFET之汲極接績在前述第2M0SFET之閘極上，第5M0SFET 之汲極接續在前述汲極端子2上，第4及第5 MO S F E T之閘極接縯在前述檢知方法上即較佳接績在電阻2 2及二極體列2 0之串聯電路與電阻2 3及二極體列2 1之串聯電路之接續點上。

另外，如圓6所示，較佳係製備在前述汲極端子2上施加正電壓而爲Ο N時使前述第1開關方法即開關電路 SWi爲〇 F F動作之第2開關方法即開關電路SW2。此時前述第2開關方法係由在前述第4M0 S F E T之汲極與閘極間同時接績相互之源極及相互之閘極之第6及第7 MOSFET 即 MOSFET23a 及 MOSFET 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） ---------< -裝------訂-----^線 (請先閱讀背面之注意事項再蜞寫本頁) 經濟部中央標準局員工消費合作社印裂 A7 _B7 _ 五、發明説明（5 ) 2 3 b所構成，若第6及第7M0 S F E T之閘極接縯在前述汲極端子2上爲佳。另外，設定前述第2M0 S F E T之啓始值比前述第 1 MO S F E T之啓始值更低之複合型MO S F E T構造爲佳。另外爲使前述第2M0 S F E T之單位面稹ON電阻值比前述第1 MO S F E T之單位面稹0 F F之電阻值低，複合型MO S F E T之構造係設定前述第2 MO S F E T之汲極一源極間耐電壓性比前述第1 MO S F E T之汲極—源極間耐電壓性更j氏。另外，在前述第1〜第3之複合型MOSFET之汲極-源極間製備保護免於閘極破壞之閘極保護二極體，即保護二極體17、18、19。 -另外，如圖7所示，在前述汲極端子2上施加負電壓時，固定前述閘極端子1之電壓降而在前述閘極端子1及前述源極端子0間製備至少一個二極體即二極體列171 〇如圖9所示，在前述任一項複合型MO S F E T中，可進一步製備檢知前述第1 MO S F E T溫度之溫度檢知元件，及在該被檢知溫度達到所設定溫度時之檢知電路，即在檢知溫度時使用具備二極體列3 0之溫度比較電路 5 5，及在檢知達到所設定溫度時限制前述第1 MOSFET之汲極電流之電路即限制電力用 MO S F E T 1 0之閘極電壓之電壓傅達電路5 4所構成本紙張尺度適用中國國家梂準（CNS ) A4规格（210X297公釐） ---------< -裝------·訂----- (請先閱讀背面之注意事項再填寫本頁) 8 285768 A7 __B7_ ._ 五、發明説明（6 ) 之過熱保護電路。另外，亦可進一步製備具有檢知前述第 1 MO S F E T汲極電流之電路檢知電路，即電流比較電路5 6 ，及在該汲極電流不超過所設定之電流值時限制前述第1M0 S F E T之閘極電壓之電路，即電壓傅達電路 5 4所構成之過電流保護電路。另外，亦可製備當前述汲極端子2之電壓達到所設定之電壓值時使前述第1 Μ 0. S F E T爲ON而限制前述汲極端子2之電壓不超過所設定電壓之過電壓保護電路即電壓比較電路5 3。。如圖1 0所示，較佳係由前述第1M0SFET與前述第2M0 S F E T所共用之汲極基板即JS電阻值η型矽半導體基板而構成縱式M0SFET » 另外，前述各二極體及前述各電阻係於多晶矽層上形成，且同時可製作於在前述各M0SFET及同一半導體晶片上。另外，在前述第1M0SFET及前述第2 MO S F Ε Τ間形成較前述第1 MO S F Ε Τ之本體用ρ 型擴散層108更深之η型擴散層103。另外，如圖 1 3所示在前述第1MOSFET及第2MOSFET間形成較前述第1M0SFET之本體用ρ型擴散層1 08 更淺之η型擴散層1 1 1，且在與該η型擴散層同電位處形成可耐高電壓之場電極（field plate)。另外，如圖 1 1所示，可製備在形成前述第2MO S F Ε T下之汲極區域之不純物濃度較形成前述第1 MO S F Ε T下之汲極區域之不純物澳度更髙，即比η型磊晶（epitaxial)層 1 〇 1之濃度爲高之髙漉度η型嵌入層1 0 2或η型井（本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） . i 裝------訂-----ί 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局貝工消費合作社印製經濟部中央標準局負工消费合作杜印製 A7 _ B7 五、發明説明（7 ) well)擴散層· 如圖14所示，較佳使前述溫度檢知元件在與前述第 1M0SFET源極端子用焊墊1 0 0 7鄰接之活化區域上形成。另外，使前述電流檢知電路形成在同一半導體晶片上。另外，如圖1 4所示，可製備在前述第1 -MO S F E T之活化區域1 0 0 4上具有源極端子用焊墊1007，在前述第2M0SFET之活化區域 1 0 0 5上具有汲極端子用焊墊1 〇〇 8。如圖1 4所示，較佳在前述任一項之，合型 MOSFET所形成之半導體晶片1 000，包裝成具有源極端子用導線1 0 〇 1及汲極端子用導線1 〇 0 2 鄰接於半導體晶片之邊緣而在另不同邊爲鄰接閘極端子導線乏閘極端子用導線1 0 0 3之封裝。此時’更佳係封裝具有使前述第1 MO S F E T之汲極與前述第2 MOSFET之汲極形成短路之金靥層1 0 1 4。亦可利用使該金羼層1014與散熱片1015接績。如圖1 5及圖1 6所示，利用前述任一項之複合型 MO S F E T，使閘極驅動電路8 1接續在該複合型 MO S F E T之閘極端子1上且使電池8 2與負載 8 4接績在汲極端子2與源極端子0間。而構成具逆接績保護功能之電池驅動系統· 本發明係關於複合型MOSFET，接績第1及第2 MOSFET間之汲極，且以第1MOSFET之源極作本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------{-裝------·訂-----^線 (請先閲讀背面之注$項再填寫本頁) ^85768 經濟部中央橾準局員工消费合作社印製 A7 _____B7_ 五、發明説明（8 ) 爲複合型MO S F E T之源極端子及以第2M〇 S F E T 之源極作爲複合型MO S F E T之汲極端子，在上述二 MO S F E T上各自內藏在汲極一源極間相互逆向接嫌之二極體。因此，如下述之結構，在適當控制下，本發明之複合型MO S F E T之汲極端子-源極端子間可具有同時耐正負高電壓之特性。即使第1 Μ 0 S F E T之閘極作爲新複合型MO S F Ε Τ之閘極端子，同時在此閘極端子與第2Μ0 S F Ε Τ之閘磕間製備輸入傳達方法，另外製備使汲極端子與源極端子間之電壓或汲極端子與第1 Μ 0 S F Ε Τ之汲極間之電壓接績在第2JV1 0 S F Ε Τ之閘極上之負電壓檢知驅動方法。若施加正電壓於此複合型MO S F Ε Τ之汲極，且施加啓始值以上之電壓於閘極端子時，第1 MO S F Ε Τ爲〇Ν·且經由輸入傳達方法第2Μ0 S F Ε Τ亦同時完全 ON，複合型MOSFET亦正常動作。使閘極端子之電位爲0伏特時，爲使施加正電壓於接績配置在源極端子側之第1 MOSFET之呈遮斷狀態，複合型MOSFET 亦形成遮斷狀態。此時，输入傳達方法，具藉負電壓檢知驅動方法阻止電流自汲極端子流向閘極端子之功能· 另外，施加負電壓於複合型MO S F Ε T之汲極端子，雖然電流在第1M0 S F Ε T之汲極一本體間之寄生二極髖中流動，負電壓檢知驅動方法，檢知藉此流動之電流所產生之負電位，而駆動遮斷接績配置在複合型 MO S F Ε T之汲極端子側之第2M0 S F Ε T之閘極。氏張尺度適用中國國家樣準（CNS ) A4規格（210X297公釐） f -裝-------訂-----^ 線 (請先閲讀背面之注意事項再壤寫本頁) 經濟部中央揉準局負工消費合作社印製 A7 _B7__ 五、發明説明（9 ) 因此，施加負電壓於汲極端子時，遮斷了第2 MO S F E T中汲極端子與源極端子間之電流*而複合型 MO S F E T亦呈遮斷狀態，而具有耐負電壓特性》負電壓檢知驅動方法係由第1及第2電阻之串聯電路等所形成之檢知方法，及根據檢知方法之輸出在第2 MOSFET爲OFF之下驅動第3M0SFET所構成，^知方法係使在對應於源極端子下汲極端子爲負鬣位時經由第1M0 S F E T之寄生二極體之源極.端子之電壓，或在第1 MO S F E T之寄生二極體中流動之電流所產生之電壓，施加於第3M0SFET之閘極上，而使第3 MOSFET呈ON之動作。第3M0SFET藉前述檢知方法之施加電壓呈ON，而使第2M0 S F E T之閘極一源極間之電位呈啓始值以下使第2M0 S F E T呈 0 F· F之動作。另外，由第4及第5M0SFET所形成之第1開關方法係具備汲極端子之電位在施加對應於源極端子爲正電壓時，藉第1串聯電路與第2串聯電路而形成使第5 MOSFET呈OFF之電壓。藉第1開關方法使第5

MOSFET呈OFF，可嚐試提高複合型MOSFET 之汲極端子與閘極端子間之耐電壓性及減少漏電流。另外，在施加正電壓於汲極端子時，製備使ON之第 1開關方法變成OFF之第2開關方法，因而即使汲極端子與源極端子間電位不安定亦可使第1開關方法確實爲 OFF，故可防止第1開關方法之誤動作。本紙張尺度適用中國國家標準（CNS ) A4^格（210X297公釐） . ----{-裝------訂-----^線 (请先閲讀背面之注f項再填寫本頁) -12 - 經濟部中央揉準局負工消費合作杜印製 A7 ____B7 _ 五、發明説明（10 ) 藉將第2MO S F E T之啓始值設定爲比第1 MO S F E T之啓始值爲低，經由輸入傳達電路自閘極端子驅動第1 Μ 0 S F E T之閘極電壓亦實質降低，而由於可完全驅動第2ΜΟ S F Ε Τ故降低複合型Μ Ο S F Ε Τ 之Ο Ν電阻值。另外，第1〜第3MOSFET之閘極一源極間具備閘極保護二極體而提高了抑制閘極氧化膜損傷之信賴性。另外，固定閘極端子之電壓降之二極體爲提供施加負電壓於汲極端子時抑制閘極端子之電壓降在設定值，而可防止接績在閘極端子之閘極驅動電路之破多。 .過熱保護電路及過電流保護電路係各自檢知第1 MOSFET之溫度及電流，且具限制第1MOSFET 之閘極電壓不超過設定溫度及設定電流之功能，而過電壓保護電路具有在複合型MO S F Ε Τ爲0 F F時監控汲極端子電壓，施加電壓於汲極上使在不超過設定電壓值時使複合型MO S F Ε Τ呈Ο Ν而降低汲極端子電壓之功能。在第1MOSFET及第2MOSFET上採用雙重擴散型縱式電力用MO S F Ε Τ，藉低電阻之矽半導體基板作爲共同汲極基板，第1及第2ΜΟ S F Ε Τ之汲極不必要藉配線予以接續。另外，經由第1MOSFET及第2MOSFET採用雙重擴散型縱式電力用MO S F Ε Τ，而第3 MO S F Ε Τ及其它控制用MO S F Ε Τ採用横式 MO S F Ε Τ，二極體及電阻採用多晶矽元件，可實現在本紙張尺度適用中國國家梂準（CNS ) Α4規格（210X297公釐） I.! 入裝訂 (請先閲讀背面之注意事項再填寫本頁) -13 - 經濟部中央揉準局員工消費合作社印製 285768 A7 _B7_ 五、發明説明（η ) —般電力用MO S F E T中之單晶片式複合型 MOSFET。另外，在第1M0SFET及第2 MOSFET間製備深η型擴散層，在第1M0SFET 之ρ型本體區域及第2Μ0 S F Ε Τ之ρ型本體區域間存在寄生之Ρ η Ρ電晶體功能且防止寄生sirster之現象 •結果可防止複合型MO S F E T汲極-源極間耐髙電壓性''之劣化或少數載子堆稹效應之延緩。藉使第2M0 S F E T下之低濃度汲極區域較第1 MO S F E T下之低澳度汲極區域之濃度髙，則不致使複合型MO S F ET之耐電壓性降低而可嗜_試減少〇 N電阻值。藉使前述過熱保護電路之溫度檢知元件在鄰接於第1 MO S F E T之源極端子用焊墊之活化區域上形成，由於在溫度檢知元件之負載短路異常時達到複合型 MQ S F E T之可承受之最高溫度附近，可提高檢知感度及信賴性》另外，藉在第1 MO S F E T之活化區域上製備源極端子用之焊墊，在第2M0 S F E T之活化區域上製備汲極端子用焊墊，無電晶體功能而不需配置焊墊之專用區域下之半導體區域亦可利用作爲髦晶體之有效工作區域因此可減少Ο N電阻值或晶片面積· 藉使封裝之閘極端子用導線佈置在晶片之單邊側面，在包裝上述複合型MO S F E T之半導體晶片時，源極用接合線及汲極用接合線可能過短時’多線接合亦易於實施本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） -----------f -裝------訂-----f 線 (婧先閲讀背面之注意事項再填寫本頁) 14 經濟部中央標準局負工消費合作社印製 Α7 Β7 五、發明説明（12) 〇另外，在包裝複合型MO S F E T半導體晶片成封裝時，經由覆蓋導電性金靥層，可減少在第1 MO S F E T 之汲極及第2M0SFET之汲極間之寄生電阻值，同時爲使汲極電流分布均勻可減少個別MO S F E T部份之 Ο N電阻值。另外，使此金靥層接嫌在散熱片可減少封裝之k電阻β 藉使上述任一項複合型MO S F Ε Τ採用電池驅動系統之結構，爲防止電池逆接績時之破壤，即使不特別製備外加電路，因複合型MOSFET自體內彦負電壓保護功能，而容易達成不犧牲ON電阻且具逆接績保護功能之電池驅動系統。以下以圚面詳細說明數例本發明之複合型 MO.S F E T之較佳實施例。 <實施例1 > 圖1係本發明之複合型Μ 0 S F E T之方塊示意圖之實施例。在圖1中，顯示參考符號6 0係具有負電壓保護電路之複合型MOSFET，此複合型MOSFET60 係由2個電力用M0SFET1 〇、1 1及電壓比較電路

5 0和電壓俥達電路5 1所構成。使電力用MOS FET 1 0之汲極與電力用M0SFET1 1之汲極接績，以電力用MOSFET10之源極作爲複合型MOSFET 6 0之源極端子0，電力用MO S F ΕΤ 1 0之閘極作爲本紙張尺度適用中國國家橾準（CNS ) A4規格（210X25»7公釐）

In-Hi ml - - - - I— - I— 《 I i (請先閲讀背面之注$項再填寫本頁) 訂線 285768 A7 B7_. _ 五、备明説明（13 ) 複合型MOSFET60之閘極端子1，電力用 M0SFET1 1之源極作爲複合型MOSFET60之汲極端子2。電壓比較電路5 0之反轉输入端子接績在電力用MOSFET10，1 1之汲極接績部份之a側或源極端子0之b側，非反轉输入端子接縯在汲極端子2，输出接績在電力用M0SFET1 1之閘極上•又在電力用 MO.S F E T 1 〇爲ON時因係數十毫Ω之極低ON電阻值而使電壓降變少，〇 F F時在汲極-源極間施加逆方向電壓時由於寄生二極體無順方向電壓程度之電位差，反轉輸入端子接縯在a側實霄上測定源極端子肩〇電位。電壓傳達電路5 1之输入接績在閘極端子1上，輸出接績在電力用M0SFET1 1之閘極上。另外，電力用 MOSFET10、1 1之源極各自與本體接嫌》 -依此構成之複合型MO S F E T 6 0具以下之功能。在複合型M0SFET6 0之閘極端子1爲0伏特時，爲使電力用M0SFET1 〇呈OFF狀態，而遮斷汲極端子2及源極端子0。此時電壓傅達電路5 1遮斷或限制了經由電壓比較電路5 0自汲極端子2朝閘極端子1流動之漏電流。此時經由電壓傳達電路5 1，電力用 M0SFET1 1之閘極電壓亦呈高電壓而結果呈ON，在複合型MO S F E T 6 0亦可見呈ON狀態*汲極端子 2爲負電位時，即汲極端子2之電壓比源極端子〇之電壓爲低，則電壓比較電路5 0驅動電力用M〇 S F E T 1 1 呈OF F。因此，在汲極端子2呈負值時自源極端子0至本紙張尺度適用中國國家標準（CNS ) A4规格（2.10X297公釐） -----------f -裝-------訂-----^線 * (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印製經濟部中央標準局負工消费合作社印製 A7 B7 五、發明説明（14 ) 汲極端子2之電流被電力用MO.S F E T 1 1所遮斷，而確保複合型MO S F E T 6 0之耐電壓性·另外汲極端子 2與源極端子0間之電壓在正方向增加時，電壓比較電路 5 0之输出亦朝正方向增加》到目前爲止，在單獨使用電力用M0SFET1 〇時，爲使在汲極一本體間具有寄生二極體，使汲極電壓比源極電壓降低5伏特以上而致過電流流通，熱破壊等問題，而根據本實施例之複合型MO S F E T，爲確保對負電壓之耐電壓性可阻止過電流流通所致之破壤》本實施例之複合型MOSFET，因使用2個一般之電力用 MO S F E T，雖然其具高ON電阻值，即使施加負電壓於上述汲極，其具不會破壞之付加負電壓保護功能之電力用MOSFET»另外，電力用MOSFET由於如前述 —般技術中源極-本體未分離而使微細化爲可能，減少晶片尺寸及降低0 N電阻值比較於前述現有技術之源極與本體分離之場合爲容易》 <實施例2 > 圖2係本發明之複合型MO S F E T之示意電路圖之另一資施例。又圚2中與資施例1之圓1所示之同一結構部份，以相同之參照符號予以說明· 在圖2中複合型M0SFET61係由各自之汲極耐電壓性爲6 0V、ON電阻值爲5 0毫Ω之電力用 MOSFET10、11 (電力用 M0SFET11 之汲本紙張尺度適用中國困家揉準（CNS ) A4规格（210X297公釐） ---------< -裝------·、訂-----^ 線 (請先閲讀背面之注$項再填寫本頁) 經濟部中央標準局員工消費合作社印製 285768 A7 _____B7_ 五、發明说明（l5 ) 極耐電壓性亦可爲30V)，及汲極耐電壓性爲20V之 MOSFET2所構成•接績電力用MOSFET10、 1 1間之源極，以電力用MOSFET1 〇之源極作爲複合型MOSFET6 1之源極端子0，電力用 MOSFET1 〇之閘極作爲複合型MOSFET6 1之閘極端子1’電力用MOSFET11之源極作爲複合型 MOSFET6 1之汲極端子2 »又本實施例係圓1中電壓比較電路5 0之反轉输入端子接績在a側之具體電路結構實例。 MOSFET1 2之源極接縯在汲極_端子2上，汲極接績在電力用MO S F E T 1 1之閘極上，同時經由二極體列1 3及2 k Ω電阻1 4之串聯電路接縯在閘極端子1 上。MOSFET1 2之閘極經由1 ΟΙίΩ之電阻1 5接績在汲極端子2上同時經由.5 k Ω之電阻1 6接績在電力用MOSFET1 1之汲極上。又二極體列1 3之寄生電阻值大，雖然加入電阻1 4以因應順方向電流特性匹配電阻，電阻14亦可被省略。另外，電力用MOSFET10、11及 MO S F E T 1 2之閘極一源極間各接績有耐電壓性 ±20V之保護二極體1 7、1 8及1 9。在本實施例中二極體列13接續成4個耐電壓性爲10V之元件之串聯。當然若爲1個耐電壓性4 0V之二極體亦可。另外，各 MOSFET10、11、12之源極與各自之本體接績。此處MOSFET1 2與電阻1 5、1 6構成電壓比較本紙張尺度適用中國國家橾準（CNS〉A4规格（210X297公釐） ' : -------------(.裝------訂-----{银 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央樣準局貝工消費合作社印製 A7 B7_'_ 五、發明説明（W ) 電路5 0，且二極體1 3及電阻1 4構成電壓傅達方法 5 1»依此構成之複合型MO S F E T6 1之功能在以下加以說明。施加正電壓（如1 0V)閘極端子1上，則使電力用 M0SFET1 0及電力用M0SFET1 1同時呈ON ，而複合型M0SFET6 1之ON電阻值爲1 0 0毫Ω 。此時爲使電力用MO S F E T 1 0之ON電阻值低至 50毫Ω，電力用MOSFET10之汲極電壓降低。又雖然電力用MOSFET1 1之汲極一源極間電壓分別由電阻1 5及電阻1 6施加在MOSFET 1 2上，爲使電力用MOSFET1 1之ON電阻值亦低至呈50毫Ω而 MOSFET1 2呈OFF狀態》因此在電力用 MOSFET10、11爲ON時，不必由外部施加訊號而自·動使MOSFET1 2.呈OFF。

在閘極端子1爲0伏特時，爲使電力用MO S F E T 1 0呈0 F F，即使在汲極端子2爲高電位下汲極端子2 及源極端子0間被遮斷。本實施例之複合型MO S F E T 6 1之正汲極耐電壓性係由電力用MOSFET1 〇之汲極耐電壓性決定而爲6 0 V ·但爲使二極體1 3在汲極端子2之電壓VDD在二極體1 3之耐電壓性BV13( = 4 0 V)以上呈現屈服，自汲極端子2至閘極端子1以下式表示漏電流之流動•又在公式中電阻1 4、1 5、1 6之電阻值分別以R 0，R 1，R 2表示。本紙張尺度適用中國國家橾準（CNS )八4规格（210X297公釐） --------{ •裝------訂-----Γ 線 V (請先閲讀背面之注$項再填寫本頁) -19 - 經濟部中央標準局貞工消费合作社印装 285768 A7 _ B7 五、發明説明（17) (V 〇 d 一 BVi3— Vfi2)//R〇^ 10mA. . (1 此處，\^12係1^05?£丁1 2之汲極一本體間之二極體之順方向電壓下降。由式（1)，二極體列13之耐電壓性比電力用MO S F E T 1 〇之汲極耐電壓性較低時，電阻14之電阻值R0 經適當選定而使自汲極端子閘極端子1之漏電流降低。又藉由使二極體列1 3插入閘極端子1與MOSFET1 2之汲極之間，複合型 S F E T 6 1之汲極端子與閘極端子間之耐電壓性至少由二極體列13之耐電壓性予以確保汲極端子2之電壓V DD爲負值時，由源極端子0通過電力用MO S F E T 1 0之汲極一本體間之二極體（順方向電壓降Vfl〇) 、電阻1 5及電阻1 6而至汲極端子2 以下式表示電流之流動· (—V d d ~* Vfi〇)/Ri +R2 S2mA. · · (2) 此式（2 )中所表示之電流流經電阻1 5而產生電壓

，不必由外部施加訊號而自動使MO S F ET 1 2呈ON ，電力用M0SFET11呈OFF狀態。本資施例之複合型MOSFET61之負汲極耐電壓性係由 M0SFET1 2之汲極—源極間之耐電壓性決定，在上述數值例中’ MO S F E T 1 2之閘極一源極間之保護二極體1 9之耐電壓性爲自一 2 0V至（Ri+R2) / Ri ^紙張尺度適用中國國家揉準（CNS ) A4規格（210 X 297公嫠） " ---------< .裝------訂----4 鉍 ' (請先《讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 ___________B7_' _ 五、發明説明（I8 ) 即1. 5倍之一30V。由閘極端子1至汲極端子2，通過電阻1 4之流動電流以下近似式表示之· (V G S — V V x> D 一 Vfl〇)//R〇 + R〇N12 · (3) 此處R ON 12 係M0SFET12之ON電阻。式（ 3Y中由閘極端子1流至汲極端子2之電流上限值係閘極端子1與源極端子0間之電壓V cs爲0 V時約1 5 m A，而V GS爲2 OV時約2 5mA。因此，在汲極端子2施加達-3 0V不會因發熱而破壞元件。即在_本實施例之複合型M0SFET6 1中可達到正汲極耐電壓性60V，負汲極耐電壓性一 3 0 V。此處，假設計算得負汲極電壓爲正汲極電壓之一半程度低值時，在電力用MO S F E T之汲極一源極間不施加高電壓.·經由本計算，在複合型 MOSFET6 1之汲極一源極間即使誤配置1 2V或 2 4 V電池之逆接續場合，可確認具有防止破壞效果之可能。又由式（3 )在電阻1 4汲極端子2之電壓爲負值之場合，明顯具有減少閘極端子1至汲極端子2之電流之效果。另外，電力用MOSFET1 1之啓始值雖然不設定爲與電力用MO S F E T 1 〇之啓始值相同，因爲驅動電力用MOSFET11之閘極電壓根據二極體列13實質上爲低，設定成比電力用MO S F E T 1 〇之啓始值更低，而可預期電力用MO S F ET 1 1之ON電阻減少。又本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐) ' -21 - --------(·裝------訂-----^级 * (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局具工消费合作杜印製 A7 ___B7_ _ 五、發明説明（19 ) 在本實施例採用之電阻值、耐電壓值、ON電阻值之數值係一實例，而並非僅限於此例所述之值。以一般技術說明分離源極及本體，及根據源極與汲極之電位關係由外部之控制訊號切換控制本體電位而具有負汲極耐電壓性之場合，接績之源極及本體比較於一般之電力用MOSFET，晶片尺寸相當大故微細化具困難。相對k本發明之複合型MO S F E T，不必由外部施加控制訊號，而自動具有負汲極耐電壓性》且由於此複合型 MO S F E T係使用源極與本體接續之一般電力用 MO S F E T所構成，故可微細化爲可能弟構，若採用微細化製程可使晶片尺寸或0 N電阻更小。 <實施例3 > 圖3係本發明之複合型MO S F E T 另一實施例。在圖3中，與實施例2之圖構部份爲便於說明，所付之相同參照符號。即本實施例之複合型MO S F E T 6 2 15外與實施例2之複合型MOSFET 本實施例係圖1中電壓比較電路5 0之反在a側之具體電路結構實例。在本實施例之場合，因無電阻1 5 ，負之時施加比實施例2之場合更髙之電壓 1 2之閘極。因此具有提髙遮斷電力用M 之效果。藉降低閘極端子2在二極體1 9 3氏張尺度適用中國國家標準（CNS ) Α4规格（2丨〇父297公釐）之示意電路圖之 2所示之同一結省略其詳細說明，除了簡化電阻 6 1不同。又，轉輸入端子接嫌在閘極端子2爲於 Μ 0 S F E 丁 0 S F Ε Τ能力屈服之後，在電 22 - —II 丨《裝" 訂-----^级 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 285768 A7 _ B7 __ 五、發明説明（2〇 ) 阻16中流動之二極體19之破壞電流Ι1β 以下式（4 )表示·藉此以確保由二極體1 9及電阻1 6製成之匯流排之耐電壓性。 lie =( — Vdd— Vfi〇— BV19)/R2. . . (4) -此處，BV19 係二極體19之耐電壓性。在I 19之最大值與實施例2之場合相同而爲2mA時，由二極體 1 9及電阻1 6所形成之匯流排之耐電壓性也與實施例2 之場合相同而爲3 0 V。此與實施例2相.同，不必由外部施加訊號，在汲極端子爲負值之場合，MO S F E T 1 2 可自動爲ON，同時複合型M0SFET6 2可具有負耐電壓性》 •又，汲極端子2爲負值之時，作爲負方向耐電壓性方面在不要求超越二極體1 9之耐電壓性之電壓值時，使電阻1 6短路之M0SFET1 2之閘極與電力用 M0SFET1 1、1 2之汲極直接接績亦佳。 <實施例4 > 圖4係本發明之複合型MO S F E T之示意電路圖之另一實施例。在圖4中，與實施例3之圖3所示之同一結構部份爲便於說明，所付之相同參照符號省略其詳細說明。即本實施例之複合型MOSFET63，電力用 MOSFET1 1之閘極接績配置在二極體列1 3及電阻本紙張尺度逋用中困國家橾準（CNS ) A4規格（210X297公釐） ~ ： — -----------f -裝-------訂-----^線 (請先聞讀背面之注f項再填寫本頁) 經濟部中央橾準局員工消费合作杜印製 A7 _B7 五、發明説明（21 ) 1 4之接續點之部份與實施例3不同。又，本實施例係圖 }中電壓比較電路5 0之反轉輸入端子接績在a側之具髖電路結構實例。在本實施例中，實施例2、3中說明之式（1)、式 (2 )及式（4 )均成立。本實施例之結構係增加了二極體列1 3二極體使用數，在複合型MOSFET63之汲極端子2爲負值之場合，電力用M0SFET1 1逐漸呈 OFF，而由閘極端子1至電力用M0SFET1 1之閘極之電壓傳達速度變快，電壓降亦減少。因此具有比實施例3之場合更髙速、低電壓驅動之較佳優_點。所以，二極體列1 3呈列接績時考慮上述特性之選擇爲佳。又，在圖 4中顯示二極體列13之二極體數爲1個之場合。另外，汲極端子2爲負值之時，作爲負方向耐電壓性方面，在不要求超越二極體1 9之耐電應性之電壓值時，如實施例3 使電阻16短路同樣亦可》 <實施例5 > 圖5係本發明之複合型MO S F E T之示意電路圖之另一資施例。在圓5中，與實施例2之圖2所示之同一結構部份爲便於說明，所付之相同參照符號省略其詳細說明。即本實施例之複合型MOSFET64 ’MOSFET 1 2之閘極經由二極體列2 0及電阻2 2之串聯電路接績在汲極端子2上同時經由電阻2 3及二極體列2 1之串聯電路接績在源極端子0上之部份與實施例2之構造不同》本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --------< -裝------、訂-----^線 (請先閲讀背面之注意事項再填寫本頁) —24 — 285768 A7 B7_ 五、發明説明（22 ) 又，本實施例係圖1中電壓比較電路5 0之反轉输入端子接績在b側之具體電路結構實例。在如此結構之複合型Μ 0 S F E T 6 4中爲確保汲極端子2之正方向耐電壓性而製備二極體列2 0，2 1，爲使汲極端子2之負方向耐電壓性比MO S F Ε Τ 1 2之閘極-源極間之耐電壓性更高而製備電阻2 3 »另外電阻 2 2.在汲極端子2爲負值之時使MO S F Ε Τ 1 2爲ON ，係爲減低由閘極端子1至汲極端子2之漏電流而製備。又本實施例之複合型MO S F Ε T 6 4當與圖2之實施例具有相同之效果。另外，電阻2 2與二極_體2 0之串聯電路在本實施例之複合型MO S F Ε T 6 4呈ON而汲極端子2與源極端子0之電位約略相等時，可省略爲使由閘極端子1流動至汲極端子2之電流迅速減少而直接使 Μ 0. SFET1 2呈OFF之不必要場合，二極體列2 1 之耐電壓性極高時使電阻2 3短路亦佳。另外二極體列 2 1若爲1個二極體而具足所需求之耐電壓性時，則不必要採用如圖5所示之多數個二極體之串聯接績。 <實施例6 > 圖6係本發明之複合型MO S F Ε T之示意電路圖之另一實施例。在圇6中，與實施例5之圖5所示之同一結構部份爲便於說明，所付之相同參照符號省略其詳細說明。即本實施例之複合型MOSFET65，由源極間及閘極間接續之M0SFET1 2 a及M0SFET1 2b所本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） ------------( —裝------.订-----{線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印裝經濟部中央標準局員工消费合作社印裝 A7 _____B7_ 五、發明説明（23 ) 形成之開關電路SW1取代MO S F ET 1 2之接'績配置，同時由源極間及閘極間接績之M0SFET2 3 a及 MO S F E T2 3 b所形成之開關電路SW2接績在 M0SFET1 2 a之汲極—閘極間，MOSFET 2 3 a、2 3 b之閘極接續配置在汲極端子2上，此等部份與實施例5不同。又，本實施例係圖1中電壓比較電路 5 0_之反轉輸入端子接績在b側之具體電路結構實例。在如此結構之複合型M0SFET6 4中，開關電路 SW1係閘極端子1爲〇伏特下汲極端子2之電壓爲高電位時形成F而設定之電阻2 2、2 3之各電阻值及二極體列2 0、2 1。另外，由於汲極端子之電位在高電位時呈ON狀態，開關電路SW2係在開關電路SW1之 M0SFET1 2b之閘極一源極間之電位在啓始值以下時動.作以確認開關電路SW.1達OFF。所以即使汲極端子2與源極端子0間之電位不安定而易致誤動作之場合可確保開關電路SW1爲OFF。利用開關電路SW1爲 OFF，汲極端子2與閘極端子1之耐電壓性由僅爲實施例5之MO S F E T 1 2之寄生二極體之順方向電壓分爲僅是MO S F E T 1 2 b之汲極一源極間耐電壓性之分電壓，此時由於可耐髙達2 0 V之電壓，減少二極體列1 3 所採用之二極體數2個可達高速、低電壓驅動。當然，施加負電壓於汲極端子2時，由於開關電路 SW1爲ON，且開關電路SW2爲OFF，電力用 M0SFET1 1爲OFF時遮斷了由汲極端子2流動至本紙張尺度適用中國國家梂準（CNS ) A4规格（210X297公釐） ----------{ —裝------訂-----^線 (請先聞讀背面之注意事項再填寫本頁) -26 - 經濟部中央標準局貝工消費合作社印製 A7 __ B7_·_ 五、發明説明（24 ) 源極端子0之電流，而確保了複合型MO S F E T 6 5之負汲極耐電壓性β又，在本實施例之複合型MO S F E T 6 5中，雖然上述2組開關電路SW1、SW2係各由2 個MO S F Ε Τ之源極間相接績，汲極間相接績亦可獲得相同之效果》另外，電阻2 2與二極體2 0之串聯電路在本實施例之複合型MO S F Ε Τ 6 5呈O N而汲極端子2 與源極端子0之電位約略相等時，可省略爲使由閘極端子 1流動至汲極端子2之電流迅速減少而直接使開關電路 SW1呈0 F F之不必要場合，二極體列2 1之耐電壓性極高時使電阻2 3短路亦佳之情況與實施，5相同。另外二極體列2 1爲1個二極體具足所需求之耐電壓性，且開關電路SW 1之動設定爲如上述之場合，則不必要多數個二極體之串聯接續。 <資施例7 > 圖7係本發明之複合型MO S F Ε T之示意電路圖之另一實施例。在圖7中，與實施例2之圖2所示之同一結構部份爲便於說明，所付之相同參照符號省略其詳細說明。即本實施例之複合型MOSFET66，製備端子4、 5以取代二極體1 3，接績1個獲得耐6 0V電壓性之主體Ρ η接合二極體之部份及取代保護二極體1 7而使用二極體列1 7 1之部份不同。又，本實施例係圖1中電壓比較電路5 0之反轉输入端子接續在a側之具體電路結構實例。本紙張尺度適用中國國家橾準（CNS > A4规格（210X297公釐〉 --------1 裝------訂-----^線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局負工消費合作衽印製 A7 _______B7_. 五、發明説明（25 ) 在如此結構之複合型MOSFET64中，使本電路結構稹體化之場合，二極體1 3 1之晶片與圖7中以虛線所圔繞部份之晶片形成多晶片。又到此爲之實施例1〜實施例6之電路結構實施例均可實現單一晶片之可能性。所以在本實施例之場合，雖然二極體1 3 1與其它元件在同一半導體晶片上共存困難，但施加電壓於閘極端子1時至少比其它實施例可使閘極電壓降下施加在電力用 M0SFET1 1上。因此具有易於降低電力用 M0SFET1 1之ON電阻之效果。當然，包裝本實施例之二極體1 3 1於同一封裝時，與其它實施例相同可使用3端子之複合型MOSFET66。此時，端子3及端子4在各自之晶片上具備接合焊墊，亦可用接合線接綾。. 另外，電力用Μ 0 S F E T 1 0之閘極保護用二極體使甩二極體列171，此二極體列1 7 1與實施例2〜實施例6之保護二極體1 7比較，在爲確保負閘極之耐電壓性下除去二極體部份。此係如下之目的。如圖2所示之實施例2之說明，施加一 30V電壓於汲極端子2，則由閘極端子1有15mA之電流流動。但是接續在複合型 MOS FET6 6閘極端子1之閘極驅動電路（圖中未示出）無1 5mA以上之電流供給能力之場合，施加汲極電壓於汲極端子2上，同時驅動亀路之輸出電壓下降，最差之場合爲唯恐閘極驅動電路被破壤。所以施加於汲極端子 2之電壓爲負值時，閘極端子1之電壓固定在一 1 V之程度而用以保護接績在閘極端子1之閘極驅動電路，電力用本紙張尺度適用中國國家標準（CNS ) Α4规格（210X297公釐） --------(—裝------訂-----ί 線 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（26) MO S F E T 1 〇之閘極保護用二極體爲確保負閘極之耐電壓性採用除去二極體部份之二極體列171。又在本實施例中亦具有負汲極之耐電壓性，而獏得與實施例2相同之效果。另外在實施例3、4所描述之電阻1 5、1 6 ，視情況可去除電阻1 5或使電阻1 6短路，在實施例2所描述之電阻1 4，外加二極體1 3 1在順方向之電阻成份與電阻1 4之電阻值相當，故可省略。 <實施例8 > 圖8係本發明之複合型MO S F E T之示意方塊電路圖之另一實施例。在圖8中，與實施例1之圇1所示之同一結構部份爲便於說明，所付之相同參照符號省略其詳細說明。即本實施例之複合型MOSFET70，藉內藏之過熱保護電路、過電流保護.電路及過電壓保護電路，由於使圖1〜圖7所示之複合型MOS FET6 0〜6 6之信賴性提高，使電力用MO S F ET 1 〇分割成電力用 MOSFETlOa 及 l〇b ，以電力用 MOSFET 1 0 a之源極作爲源極端子〇，同時新製備電壓比較電路 5 3、電壓傳達電路5 4、溫度比較電路5 5及電流比較電路5 6之部份與圓1之方塊電路圖不同。此處電力用 MOSFET1 〇b之大小爲電力用MOSFET1 0 a 之 1 / k。在電力用MOSFETlOa ，l〇b之閘極與電壓傳達電路5 1之接績點與閘極端子1之間插入電壓傳達電本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----{-裝------訂-----^紅 > (請先閲讀背面之注$項再填寫本頁) -29 - 經濟部中央標準局貝工消费合作社印製 ^8S?68 a7 __B7_' 五、發明説明（27 ) 路5 4，該電壓傳達電路5 4提供電壓比較電路5 3、溫度比較電路5 5及電流比較電路5 6之各種输出。又與實施例1相同，電壓比較電路5 0之反轉输入端子係接績在電力用MOSFETIO、1 1之汲極接績部之a側或源極端子0之b側，非反轉輸入端子係接績在汲極端子2，輸出接績在電力用M0SFET11之閘極。 .電壓傳達電路5 4在施加閘極電壓於閘極端子1而將之傳達至下一段時，溫度比較電路5 5及電流比k電路 5 6發生動作時’在閘極端子1及電力用MO S F E T 10a，10b之閘極間產生電壓降。_ 溫度比較電路5 5係晶片溫度，特別是監控電力用 MO S F E T 1 〇 a區域之晶片溫度Tchip’在晶片溫度T chip達到臨界溫度Tmax時使電力用MOSFET 1 0_ a呈0 F F而動作遮斷汲極電流I DS，抑制晶片溫度上昇之過熱保護電路。另外電流比較電路5 6係功能爲抑制晶片溫度汲極電流I DS在最大汲極電流I DS max以下之過電流保護電路。另外電壓比較電路5 3係功能爲防止汲極端子2之電壓超過規定電壓以上之過電壓保護電路。此類各種保護電路係對應於電力用MO S F E T 1 〇之各種功能而進行保護複合型MO S F E T7 0，又本實施例之複合型MO S F E T 7 0當然亦具有負汲極之耐電壓性〇 <實施例9 > 本紙張尺度適用中國圃家標準（CNS ) A4規格（210X297公釐） -----------(·裝------訂-----^線 (請先閲讀背面之注意事項再填寫本頁) -30 - 經濟部中央標準局負工消費合作社印製 A7 _ B7 _'_ 五、發明説明（28 ) 圖9係本發明之複合型MO S F E T之示意電路圚之另一實施例。在圖9中，與實施例8之圚8所示之同一結構部份爲便於說明，所付之相同參照符號予以說明。圇9 係圖8所示方塊電路之具體電路結構之一實施例》在本實施例之複合型M0SFET7 1中，電壓比較電路5 0係由在閘極-源極間具有保護二極體1 9之 m. M0.SFET1 2所構成。圖8所示之電壓比較電路5 0 之反轉輸入端子係由接績在a側時之電路所組成。又電阻 1 6在作爲負方向耐電壓性時於不要求超過保護二極體 1 9之耐電壓性之電壓值之場合短路亦佳/電壓傳達電路 5 1由二極體列1 3及電阻1 4之串聯電路所組成，電壓比較電路5 3由二極體列2 8及二極體列2 9之串聯電路所組成，電壓傳達電路5 4由電阻3 4所組成。又二極體列2_ 8施加在汲極端子2達規定以上之高電壓時，則電力用MO S F E T呈ON而啓動作爲過電壓保護二極體。當然，二極體列13，28，2 9各自以1個二極體即能達到所要求之耐電壓性之場合則以1個二極體來組成爲佳，且二極體1 3在順方向之電阻成份與大電阻1 4之電阻值相當之場合，電阻1 4可省略》另外，溫度比較電路55係由MOSFET27、二極體列30、二極體31、電阻33及電阻35所組成，在閘極端子1與源極端子0間接績之電阻3 3與二極體 3 1之串聯電路，於施加電壓於閘極端子1時在二極體 3 1及電阻3 3之接績點產生定電壓Vz。此定電壓Vz係氏張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~~'~' ~ ---------《 _裝-------訂-----C 線 (請先閲讀背面之注$項再填寫本頁) 經濟部中央標準局員工消费合作社印聚 A7 B7 五、發明説明（29) 施加於與二極體3 1並聯接績之二極體列3 0電阻3 5之串聯電路。晶片溫度上昇時’溫度檢知用二極體列3 0之順方向電壓下降’且在上昇到設定溫度以上時’經由二極體列3 0與電阻3 5之接續點所施加之閘極電壓超過 MOSFET27之啓始電壓，MOSFET27藉此而呈ON，而遮斷電力用MOSFET10。 '另外，電流比較電路5 6係由MOSFET2 6及電阻3 2所構成。接續在M0SFET1 〇b之源極與複合型MOSFET之源極端子0間之電阻32中，流通爲 MOSFETlOa之Ι/k (此處，例k值爲 1000)之汲極電流。在MOSFET26庆源極一閘極間接績該電阻32，藉使汲極接績在MOSFET10 之閘極上，流通之汲極電流IDS 在規定電流以上時，電阻3,2兩端之電壓變高1^0.8?£丁2 6之閘極電壓上昇而啓動限制汲極電流I DS。本實施例之複合型MOSFET7 1亦與實·施例8相同具有負汲極耐電壓性，同時具備上述各種保護電路。又在本實施例之場合藉保護二極體1 9及MO S F E T 1 2 及電阻1 4之元件常數，二極體2 8、2 9可啓動過電壓之保護。〈實施例1 0 > 圖1 0係如圖1〜圖5及圊7〜圖9所示之構成本發明之複合型MOSFET之電力用MOSFET10、本紙張尺度適用中國國家標準（CNS ) Α4规格（210X297公釐） -----------( -裝------訂-----^線 (請先Μ讀背面之注意事項再填寫本頁) 經濟部中央標準局*:工消費合作社印製 A7 ___ B7 五、發明説明（30 ) 11、M0SFET12及矽二極體列13示意剖面構造圖之一寅施例•在圖1 0中’參考符號1 〇〇所示係由作爲不純物之銻或砷低電阻，例如〇 . 〇 2 Ω.公分（鋪）或0 _ 〇〇 2Ω.公分（砷）之^型矽半導體基板。在此半導體基板100上形成10微米之1〜2Ω.公分η型嘉晶層1 0 1 °電力用MOSFET1 〇之形成部份係在 5 0·毫微米之閘極氧化膜1 〇 6上形成多晶矽閘極層 1 0 7 a之圖型間’ 5微米深之ρ型擴散層1 〇 4，本體形成2微米之P型擴散層1 〇 8，爲使本體與鋁電極層 1 1 3形成歐姆式接觸之例係爲深度〇 . 5微米，摻雜量 1 X 1 015公分_2(硼）之高澳度ρ型擴散層1 1 〇，源極用0 · 4微米’摻雜量1 X 1 〇ιβ公分砷）之高濃度η型擴散層1 1 1所形成，在多晶矽閘極層1 〇 7 a上經由.絕緣層1 1 2製成源極電極而形成鋁電極屠1 1 3。汲極係η型磊晶層1 〇 1 ，採用η型半導體基板1 〇〇，形成汲極電極之汲極電極層115在η型半導體裏面之全面形成，而構成縱式電力用MOSFET10。矽二極體列1 3之形成部份，採用在厚度1微米之絕緣膜1 0 5上形成多晶矽，在中心具備摻雜量1 X 1 0^ 公分_2(硼）之高濃度ρ型區域層1 0 7 d，在其週邊介入摻雜量5 X 1 013公分_2(硼）之低濃度ρ型區域層 1 0 7 c，及摻雜量1 X 1 〇ιβ公分-2(砷）之環狀高濃度η型區域層1 〇 7 b。因此其特徵爲以ρ η接合而無耐電壓性下降。以多數個此形成之鋁電極圔型構成二極體列本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） ' (請先閲讀背面之注意事項再填寫本頁) 丨裝. 訂經濟部中央標準局負工消費合作社印製 A7 B7 五、發明説明（31 ) 13亦佳，接著在外側重覆形成l〇7d、l〇7c、 1 0 7 b環而構成二極體列1 3。 MOSFET1 2之形成部份係由在p型擴散層 1 0 4上形成本體之P型擴散層1 〇 8，爲使本體與鋁電極層113形成歐姆式接觸之高濃度p型擴散層 1 1 0，藉源極用之高漉度η型擴散層1 1 1形成源極，在Ρ.型擴散厝1 〇 4區域上經閘極氧化膜1 0 6在多晶矽閘極層1 0 7 a上形成閘極電極所構成。汲極層係由爲在 P型擴散層1 0 4區域提髙汲極耐電壓性之5 X 1 012( 磷）之低澳度η型擴散層1 0 9及高濃度ji型擴散層 1 1 1構成，且汲極電極係由高濃度η型擴散餍1 1 1之表面凸出鋁電極層1 1 3而構成橫式MOSFET1 2 » 電力用MOSFET1 1係由與電力用MOSFET 1 0-同樣構造之縱式電力用MO S F Ε Τ所構成.具共通之汲極層1 0 0及汲極電極1 1 5。電力用MOSFET 1 0、1 1兩者各自之P型本體區域1 0 8間存在之寄生 Ρ η ρ電晶體動作及在絕緣膜1 0 5之下部半導體基板 1 0 0達到之程度較深，形成面電阻值5 Ω/□之低電阻之高濃度η型擴散層1 〇 3，以防止廿彳口又夕動作。另外，藉此深層低電阻之高浪度η型擴散層1 〇 3 ，防止輸出（汲極端子2 )與接地（源極端子0 )間之耐電壓性劣化及η型磊晶層101堆積少數載子之開關遲延· 此類縱式電力用MOSFETlO'll，橫式 MOSFET12 ，矽二極體列13等構成並同時採用多本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） " -34 - ---------< -裝-------^訂----- (请先Μ讀背面之注f項再填寫本頁) 285768 A7 B7 五、發明説明（32 ) 晶矽電阻於前述實施例中說明之具負電壓保護電路之複合型MOSFET，可藉與一般相同之電力用MOSFET 製程加以實現。縱式電力用MO S F E T之構造在不分離源極-本體之型式下採用微細製程係易於試圖低〇 N電阻化。參考符號1 1 4係表面保護用之絕緣膜。除去後述之焊墊部份而全面覆蓋在晶片表面。另外，上述擴散層之電阻^及擴散深度等之數值實例之一，並非限於此，依需要可適當調整對應之必要性耐電壓性及Ο N電阻。〈實施例1 1 > _ 圖1 1係如圖1〜圖5及圖7〜圖9所示之構成本發明之複合型MOSFET之電力用MOSFET10、 1 1 、M0SFET1 2及矽二極體列1 3示意剖面構造圚之另一實施例。在圖1 1中，與實施例1 0之圇1 0所示之同一結構部份爲便於說明，所付之相同參照符號省略其詳細說明·即本實施例之電力用M0SFET1 1之汲極區域上採用擴散係數大的磷製備面電阻1 0 〇 Ω/□之高濃度η型嵌入層1 〇 2，與圖1 0所示之構造相異。藉此類結構，由於可在電力用M0SFET11之耐電壓性降下時減少ON電阻，複合型MO S F Ε Τ之ON 電阻亦下降》在圖2之實施例中所說明之數值’由於電力用M0SFET1 1之汲極耐電壓性，電阻1 5及電阻 1 6僅設定爲—30V，電力用M0SFET1 0之汲極耐電壓性比3 0 V低亦無妨。因此複合型M〇 S F Ε T所本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） ---------f -裝------訂-----^ 線 V (請先閏讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作杜印製經濟部中央標準局負工消費合作社印製 Α7 Β7 五、發明説明（33) 要求之耐電壓性不會降低（此時確保在正方向爲6 Ο V之汲極耐電壓性），可達成ON電阻減少之企圖。在本實施例中，爲使在電力用M0SFET1 1下方之η型磊晶層1 0 1達低電阻化，採用提高速度之高速磷之髙濃度η型嵌入餍102，電力用M0SFET11之形成部份由η型磊晶層101之表面製備深層之η型井擴散層，薄至僅有電力用MOSFET11之η型磊晶層 1 0 1厚度亦可獲得相同效果。另外，在本實施例中負汲極耐電壓性係比正汲極耐電壓性爲低之場合，反之，正汲極耐電壓性比負汲極耐電壓性爲低之場合J則電力用 MO S F Ε 丁 1 0下之汲極區域之低電阻化爲不可行。 <實施例1 2 > •圖1 2係如圖6所示之.構成本發明之複合型 M0SFET 之電力用 MOSFET10 、1 1 、 MOSFET1 2 a之示意剖面構造圖之另一實施例。在圖1 2中，與實施例1 1之圖1 1所示之同一結構部份爲便於說明，所付之相同參照符號省略其詳細說明。即本實施例中圖6之控制用MOSFET1 2 a與電力用 MOSFET1 1間以更高漉度之η型擴散層103及高濃度嵌入層1 0 2製作之部份，與圖1所示之結構相異。在圖6之電路結構中，以MOSFET1 2 a之本體 1 0 4與η型磊晶層1 〇 1及週邊之p型擴散層1〇 4及 Ρ型擴散層1 〇 8構成寄生Ρ η ρ電晶體之功能，此寄生本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） I m m 1^1 (請先閲讀背面之注意事項再填寫本頁) 訂 i 36 經濟部中央標準局系工消费合作社印掣 285768 A7 __B7_-_ 五、發明説明（34 ) 元件之動作及至η型磊晶層1〇1之正孔堆稹效果在可抑制使髙澳度η型層1 0 2、1 0 3相隔而產生特性劣化。理想而言，較佳整個控制用之MO S F Ε Τ間隔高濃度η 型擴散層102、103，若無法達到此狀況，共有本體之 M0SFET12a 及 M0SFET12b 與 MOSFET24a及MOSFET24b僅各自間隔開高漉度η型擴散層1 0 3及高澳度η型嵌入靥1 0 2 (或高澳度η型基板1 0 0 )亦具上述抑制效果。〈實施例13> 一圆1 3係如圖1至圖9所示之構成本發明之複合型 MOSFET 之電力用 MOSFET10、1 1 、 MO S F Ε Τ 1 2之示意剖面構造圖之一實施例。在實施例1 0中藉新製備深層低電阻之髙濃度η型擴散層 103 ，電力用MOSFET10之源極及電力用 M0SFET1 1之源極間穿孔耐電壓性設定爲60V以上，以防止輸出（汲極端子2 )與接地（源極端子0 )間之耐電壓性劣化。對應於本實施例，藉使用淺層低電阻之髙濃度η型擴散層1 1 1取代高濃度η型擴散層1 0 3，並不增加製程成本而達成提髙了穿孔耐電壓性之結構。在本實施例之場合，爲防止在淺層低電阻之高濃度η 型擴散層1 1 1之週邊集中電場，而在汲極端子及源極端子間造成耐電壓性劣化，製備有緩和電場之場電極 1 1 3a »此場電極1 1 3a接績在η型擴散層1 1 1上本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）丨._^------f .裝-------^訂-----{ 線 (請先閲讀背面之注意事項再填寫本頁) -37 - 經濟部中央標準局負工消费合作杜印製 A7 ____B7 _ 五、發明説明（35 ) ，可爲導電層或略爲同電位之導電層，鋁電極層亦可，例如採用經摻雜之低電阻多晶矽層亦可》但本實施例之場合，雖然例如由電力用MO S F ET 1 〇之p型擴散層朝η 型磊晶層1 0 1注入正孔之堆稹，可能發生電力用 MO S F Ε Τ 1 1之遮斷速度遲延及寄生動作，此等問題藉在電力用M0SFET1 0及電力用M0SFET1 1 間~配置1^ 0 S F Ε Τ 1 2等保護電路使兩元件之距離相隔而可解決。 <實施例1 4 > _ 圚1 4係本發明之複合型MO S F Ε Τ示意包裝平面圖之另一實施例。在本實施例中，圖8及圖9所示之具有過熱保護電路等電路所構成之複合型M0SFET7 1 ，說明其形成半導體包裝之狀.況。在圚1 4中，所示之參考符號1 00 0係複合型 MOSFET晶片，複合型MOSFET晶片1 000上之區域1 004係，例如具有如圖1 0〜圖1 2所示之剖面結構之縱式電力用MO S F Ε Τ 1 〇之形成區域，區域 1005係縱式電力用MOSFET1 1之形成區域，區域1 0 0 6爲其它控制電路所形成之區域。此複合型 MOSFET晶片1 〇〇〇載置有閘極端子用導線 1001 ，汲極端子用導線1002，閘極端子用導線 1003及分離之導電性金屬層1014。金屬層 1 0 1 4在封裝之絕緣基板1 0 1 6上形成，至散熱片本紙張尺度適用中國國家橾準（CNS ) Α4規格（210Χ297公釐） ~ ----------< •裝------訂-----^ 纽 (請先聞讀背面之注意事項再填寫本頁)— 經濟部中央標準局負工消費合作社印製 A7 B7 五、發明説明（36) 1015區域而延伸至與散熱片接續。溫度檢知用之元件 1 0 1 3 ，係形成於在負載短路時異常時因電力用 M0SFET1 1而造成在電力用M0SFET1 〇形成溫度上昇區域1 0 0 4，鄰接在溫度特別高之活化區域上之源極焊墊1007上之場所· 閘極端子用導線1 0 〇 3係爲使閘極用接合線 1~0. 1 2源極用接合線1 0 1 〇及汲極用接合線1 〇 1 1 在不同方向配線，使源極端子用導線1 〇〇 1及汲極端子用導線1 002鄰接於複合型MOSFET晶片1 00 0 之邊且至另一邊之彎曲延伸構造。又在圖J 4中所參考之符號1007、1008、1009各自表示源極焊墊、汲極焊墊、閘極焊墊，各焊墊依圖1 0〜圖1 3之剖面構造圖所示除去最上面之表面保護用絕緣膜114而露出鋁電極層113區域。源極焊墊1007及汲極焊墊 1008，在形成電力用MOSFET之源極及通道擴散層之區域，藉在所謂活化區域上因爲可使用焊墊下部之半導體層作爲有效之元件區域，此時ON電阻或晶片面積可變小。藉此類配置結構，在本資施例中具有以下所述之效果。使複合型MOSFET晶片1〇〇〇各端子用之導線 1001 ，1002，1003被分離而載置在金靥層 1 0 1 4上，縱式電力用MOSFET1 〇及電力用 MOSFET1 1之汲極間可用金靥層1 〇 1 4接續，同時爲使在各電力用MOSFET10，1 1內汲極電流均本紙張尺度適用中國國家標準（CNS > Α4規格（210Χ297公釐） ------------f: ·裝-----,I 訂-----^ 知 ' (請先閱讀背面乏注意事項再填寫本頁) 285768 A7 B7 五、發明説明（37 ) 勻流動而可獏得各自之〇 N镱阻及適當低值之 MOSFET之尺寸。另外，藉延伸金羼層1 0 1 4至散熱片1 0 1 5區域而使之接績，可減少封裝之熱電阻· 另外，藉在鄰接於利用縱式電力用M0SFET1 1 而升高溫度之縱式電力用MO S F E T 10之形成區域 1'0_0 4上之源極焊墊1 0 〇 7之場所製備溫度檢知用感熱元件1 0 1 3，可提高感熱元件之檢知感度及信賴性。另外，膂曲閘極端子用導線1 0 0 3，藉將之延伸至晶片單邊之側面，源極用接合線1 0 1 0_及汲極用接合線 101 1可能過寬且過短，可實施較易之多線式接合•因此，因大電流動作時接合線自身之電阻之響即可變得極小〇〈實施例1 5 > 圖1 5係本發明之複合型MOSFET適用之具逆接績保護功能之驅動電池系統之示意方塊圖之一實施例。：¾ 圚1 5中，與實施例1之圖1所示之同一結構部份，以戶斤付之相同參照符號加以說明。此具有逆接續保護功能之_ 池驅動系統係由本發明之具有負電壓保護電路之複合型 MO S F E T 6 0之閘極端子1及源極端子0間以電池 8 3作爲電源接績在閘極驅動電路8 1，且經由負載8 4 將電池8 2正電極側接續在汲極端子2，且將電池8 2¾ 負電極側接續在源極端子所構成· 藉此類結構，複合型MO S FET6 0由電池8 2供本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -------.---^ -裝------訂-----f 線 (請先閱讀背面之注f項再填寫本頁) 經濟部中央棣準局員工消費合作社印装 A7 B7 285768 五、發明説明（38 ) 給電流至負載8 4根據閘極驅動電路8 1之输出可控制開關，同時即使誤失之電池逆接績也不致破壞。複合型 MO S F E T 6 0之具體結構實例，如圖2所示使用複合型MO S F E T 6 1之場合，例如因爲使誤失逆接續之電池8 2之流通電流低於2 5mA，元件及負載均不會破壞 -以一般技術說明分離源極及本體，及根據源極與汲極之電位關係由外部之控制訊號切換控制本體電位而具有負汲極耐電壓性，使用電力用MO S F E T實施相同之開關控制系統結構之場合，電路結構並不複雜j比較於接績及本體之一般電力用MO S F E T，其元件之微細化此更加困難。相對於使用本發明之複合型MO S F E T 6 0之場合，由於不必由外部施加控制訊號，而自動具有負汲極耐電·壓性，可承受電池8 2之逆接續，電路結構則筚單。由於此複合型MO S F E T係使用與一般電力用 MO S F E T所構成之相同結構，故可易於微細化其結構，若採用微細化製程可使晶片尺寸或Ο N電阻更小。另外，因採用與一般電力用MO S F E T相同之開關控制之實施系統結構，由於汲極-本體間之寄生二極體，在電池8 2誤逆接績下電力用MO S F E T會有大電流流通因熱而破壞，爲防止而接績與電力用MO S F E T串聯之二極體。但是，此時在電力用MO S F E T二極體順方向電壓降（約0. 7V)爲不可避免具有無法實現低耗損電子開關之缺點。針對此，本實施例利用具逆接績功能之本紙浪尺度適用中國國家標準（CNS ) A4規格（2丨0>〇97公釐） -----------1 ..裝------訂----- * (請先閱讀背面之注意事項再填寫本貰) 經濟部中央標準局員工消費合作社印製 41 經濟部中央樣準局員工消费合作社印製 285768 A7 B7 五、發明説明（39) 電池驅動系統，僅在输出端子（汲極端子2 )與接地端子 (源極端子0 )間之主電流通路使用電力用MO S F E T 1 0，1 1之結構，故藉使用低ON電阻之電力用 MOSFET而可達成使在開關部份之電壓降減至0. 4 V以下之低損耗。而且，爲實施逆接績保護而不必製.備驅動電力用MOSFET1 1之外加電路，可利用與一般電力~甩1^10 S F E T所構成之相同電路達成逆接績保護。另外，在本實施例之具逆接績保護功能之電池驅動系統中使用之複合型MO S F E T，因爲可實現藉一般之縱式電力用MO S F E T製程之單一晶片，故可以低成本達到小型封裝。因此可完成在一般電子開關化之領域中，提供具有高信賴性逆接績保護功能之電池驅動系統》 <實施例1 6 > 圖1 6係本發明之複合型MO S F E T適用之具逆接績保護功能之驅動電池系統之示意方塊圇之另一實施例。在圖1 6中，與實施例1 5之圚1 5所示之同一結構部份，爲便於說明，以所付之相同參照符號省略其詳細說明。即在本實施例中，具有端子3及端子4，且使用在電力用 MO S F ET 1 1之閘極與端子4間具備電阻1 4之複合型MOSFET80，例如在端子4及閘極端子1間接績具備負方向耐電壓性之二極體1 3 1，且閘極端子1與源極端子0間接嫌固定用二極體3 6，及閘極端子1與端子 3接績等部份與實施例15相異。本紙張尺度適用中困國家標準（CNS ) A4規格（2.10X2S>7公釐） -----J— ------I ( -裝-I------訂 1 I__ V (請先閲讀背面之注意事項再填寫本頁) 線 42 經濟部中央標準及貝工消费合作社印製 A7 _B7__ 五、發明説明（4〇 ) 藉此類結構，施加電壓於閘極端子1使至少1份二極體1 3 1之電壓降施加在電力用M0SFET1 1閘極上時，電力用M0SFET1 1之ON電阻即易於降下*另外二極體3 6，施加於汲極端子2之電壓爲負之時閘極端子1之電壓固定在一 1 V而保護與閘極端子1接績之驅動電路8 1。即雖然在驅動電路8 1上，電池8 2逆接績時電~流無法由閘極端子1流通完全供給至汲極端子2.，閘極驅動電路8 1之输出電壓亦下降，最壞的情形爲閘極驅動電路8 1被破壤，而此可藉固定用二極體3 6予以防止。另外如圈7所示之實施例7之電力用MOSFET1 0之閘極一源極間二極體列1 7 1爲內藏之場合，固定用二極體3 6則不需要。當然因爲在誤失逆接績電池8 2之場合，複合型MO S F E T 8 0具有負汲極耐電壓性，此電池驅動系統不會被破壤，即具.有逆接績保護功能。另外，內藏二極體列1 7 1之複合型MOSFET晶片與二極體1 3 1包裝在同封裝中，可使用3端子之複合型M〇 S F E T。另外，本實施例之具逆接績保護功能之電池驅動與實施例1 4相同，使用之複合型M〇 S F E T 與一般之縱式電力用MO S F E T之相同製程在不採用多晶片須外加零件下可實現小型包裝。又，在二極體1 3在順方向之電阻成份與大電阻1 4之電阻值相當之場合，接續在閘極之電阻14可省略· 以上係說明本發明之複合型MO S F E T之適當實施例，本發明並不限定在前述實施例中，本發明之樣態可依本紙張尺度適用中國國家標準（CNS ) A4規格（2丨OXW7公釐） ---r------1 -裝-------訂----- (請先閱讀背面之注f項再填寫本頁) -43 - 經濟部中央揉準局员工消費合作社印製 285768 A7 _____B7__ 五、發明説明（41 ) · 各種設計上之變更而完全涵盖，例如在舉例說明上述η通道之複合型MO S F Ε Τ之場合，改變極性爲ρ通道之複合型MO S F Ε Τ無庸置疑地亦可實現。由前述說明可顯見，根據本發明，採用源極與本體接績之一般MO S F Ε Τ結構之內藏負電壓保護電路之複合型MO S F Ε Τ結構，依一般之本體電位，利用源極一汲極電壓之關係不必由外部切換控制控制，而具有負汲極耐電壓性，且可實現減少ON電阻之元件微細化製程。另外，因爲本發明之複合型MO S F Ε T可由3端子組成，可使用與一般相同之單體電力用M_0 S F Ε T。另外，使用複合型MO S F Ε Τ之電池驅動系統結構之場合，因複合型MO S F Ε Τ自身具有負方向之耐電壓性，不必在外部製備爲確保耐電壓性之二極體等保護電路，而可易於實現在汲極一源極間配置即使誤接績電池時阻止破壤之具逆接績保護功能之電池驅動系統。因此，並無付加爲確保耐電壓性之二極體在順方向之電壓降成份之損耗，而可達成架構非常低電阻之電子開關。圖示之簡易說明〔圓1〕係本發明之複合型MO S F Ε Τ之第1實施例之示意方塊圖》〔圖2〕係本發明之複合型MO S F Ε Τ之第2實施例之示意電路圚。本紙張尺度適用中國國家標準（CNS ) A4規格（2丨〇><297公嫠） 1^---：---If -裝--------‘訂----A線 (請先閲讀背面之注f項再填寫本頁) 44 B7 五、發明説明（42) 〔圖3〕係本發明之複合型M〇 s F E T之第3實施例之示意電路圓。〔圖4〕係本發明之複合型m〇SFEt之第4實施例之示意電路圖。〔·圖 5〕係本發明之複合型M〇 s F E T之第5實施例之示意電路圖。〔圖6〕係本發明之複合型M〇SFET之第6實施例之示意電路圊· 〔圖7〕係本發明之複合型M〇 s F.E T之第7實施例之示意電路圖。〔圖8〕經濟部中央標準局貝工消費合作杜印製係本發明之複合型M〇 S F Ε τ之第8實施例之示意方塊圖。〔圖9〕係本發明之複合型M〇 s F E T之第g實施例之示意電路圖。〔圖 1 0〕係構成本發明之複合型MO S F Ε T之主要元件之一實施例之示意剖面結構圖。本紙張又度逍用中國國家樣準（CNS ) A4规格（210X297公釐） ~ -45 - 經濟部中央標準局員工消費合作杜印裝 285768 A7 ____B7_ 五、發明説明（43 ) 〔_ 1 1〕係構成本發明之複合型MO S F E T之主要元件之另一實施例之示意剖面結構圓。〔圖 1 2 〕係構成本發明之複合型MO S F E T之主要元件之另一實施例之示意剖面結構圖。 'C »13 3 係構成本發明之複合型MO S F E T之主要元件之另一實施例之示意剖面結構圖。〔圖 1 4〕係形成本發明之複合型M〇 S F E T之半導體晶片之包裝實施例之示意包裝平面圖。〔圖 1 5〕係使用本發明之複合型MO S F E T組成具逆接嫌保護功能之電池驅動系統之一實施例之示意方塊圖。〔圖 1 6〕係使用本發明之複合型MO S F E T組成具逆接縯保護功能之電池驅動系統之另一實施例之示意方塊圚。〔符號說明〕 0...複合型MOSFET之源極端子 I. ..複合型MOSFET之閘極端子 2.·.複合型MOSFET之汲極端子 1〇，1〇3，1〇1〇...電力用1^05?£丁

II. ··電力用MOSFET 本紙張尺度適用中固國家揉準（CNS ) A4规格（210X297公釐〉 ----.---1 •-裝-------訂-----f 線 (請先閲讀背面之注意事項再魂寫本頁) 經濟部中央標準扃員工消费合作社印製 A7 B7__ 五、發明説明（44 )

12'12a«12b. . .MOSFET 13，20，21，13 1，171...二極體列 17，18，19，36...保護二極體 14，15，20，22. ·.電阻

24a ，24b，26，27. ·. MOSFET 50，53...電壓比較電路 5 1.，5 4 ...電壓傳達電路 55.. .溫度比較電路 56.. .電流比較電路

60，61 ，62，63...複合型 MJDSFET 64，65，66...複合型MOSFET 70，71，80. 複合型MOSFET 8 1 ...閘極驅動電路 8 2，83...電池 -8 4 . _ .負載 100.. .高濃度η型矽基板 101.. . η型磊晶層 1 0 2 ... η型嵌入層 103，111...高濃度η型擴散層 1 0 4 ... ρ型擴散層 105，111，112...絕緣層 106.. .閘極氧化層 107a...髙濃度η型多晶矽閘極層 107b...髙濃度η型多晶矽層本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) .1 .. . I H -- —II 11 \ I- I II-*·. I . 訂 -47 - 經濟部中央標準局負工消費合作社印製 285768 A7 —__B7_'五、發明説明（奶） 107c..·髙濃度p型多晶矽層 107d...低濃度p型多晶矽餍 10 8. . . P型擴散層（本體） 110.. .髙濃度P型擴散層 1 1 3 ...鋁電極層 113a...鋁電極層（場電極） 1 1 5.....汲極金靥電極層 1000.. ·複合型MOSFET晶片 1001.. .源極端子用導線 1002.. .汲極端子用導線一 1003.. .閘極端子用導線 1004.. •縱式電力用MOSFET10形成區域 1 0 0 5...縱式電力用MOSFET11形成區域 1 0· 0 6 ...控制電路形.成區域 1007.. .源極焊墊 1008.. .汲極焊墊 1009.. .閘極焊墊 1010·..源極電極用接合線 1011.. .汲極電極用接合線 1012.. .閘極電極用接合線 1013.. .溫度檢知用感熱元件 1014.. .封裝之金屬層 1015.. .封裝之散熱片 1016.. .封裝之絕緣基板 (請先閱讀背面之注意事項再填寫本頁) .J* n IJ. -裝.

>1T 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）

Claims

285768 A8 B8 C8 D8

煩諳娄寅明云^'年 < 月α-ϋτ所提之經濟部中央揉準局属工消费合作社印装 t本有無變更審内容是否准予修ή 〇、申請專利範圍附件一：第841 1 1413號專利申請案中文申請專利範圔修正本民國85年5月修正 1. 一種複合型MOSFET，其係接績第1 MOSFET及第2M0SFET間汲極後，將第1 MO S F ET之源極作爲源極端子而第2M0 S F ET之源極作爲汲極端子，及將第’1 MO S F E T之閘極作爲閘極端子之複合型MO S F E T，其特徵爲前述汲極端子之電壓相對於前述源極端子之電壓爲負值時使第2 M〇 S F E T呈0 F F之負電壓檢知驅動方法；及利用負電壓檢知驅動方法自汲極端子阻止電流流向閘極端子同時在前述閘極端子根據所輸入之輸入電壓訊號使第2 M〇S F E T呈Ο N之輸入傳達方法。 2. 如申請專利範園第1項之複合型MOSFET，前述負電壓檢知驅動方法係檢知汲極端子之電壓相對於源極端子電壓爲負值之檢知方法，且根據該檢知方法之輸出使第2M0SFET呈OFF而驅動第3M0SFET。 3. 如申請專利範圍第2項之複合型MOSFET，前述檢知方法係由在前述汲極端子及前述第2 MO S F E T之汲極間接績第1與第2電阻之串聯電路所構成，而形成使第1及第2電阻之接績點與第3M0 S F E T之閘極接績。 4. 如申請專利範圍第2項之複合型MOSFET，前述檢知方法係形成使第3M0 S F E T之閘極與前述第本紙浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) ^. A8 B8 C8 經濟部中央標準局員工消费合作社印袈六、申請專利範圍 1 I 2 Μ 0 S F Ε Τ 之汲極接續 « 1 1 5 ' 如串請專利範圍第 2 項之複合型 Μ 0 S F Ε Τ 1 1 前述檢知方法係在刖述汲極端子興刖述第 2 Μ 0 S F Ε Τ Ν 1 I 之汲極間接績之第 3 電阻至少係由 1 個二極體構成 9 使前 η 先閱 I 述第 3 電阻接績前述第 2 Μ 〇 S F E T 之汲極與前述第 3 背面 1 1 | Μ 0 S F Ε Τ 之閘極 » 而使刖述二極體接續 -ν 刖述第 3 之注 1 I 意 1 Μ 0 S F Ε 丁之閘極與源極 9 事項 1 | 再 U 6 • 如申請專利範圍第 5 項之複合型 Μ 0 S F Ε Τ > 填寫本 I 前述第 3 電阻之電阻值設定爲 0 0 頁 1 1 7 如串請專利範圍第 2 項之複合型 Μ 0 S F Ε Τ 9 1 1 其中前述檢知方法係各白由電阻及至少 —- 個二極體串聯接 1 I 績之第 1 與第 2 串聯電路所構成使串聯接績之第 1 串聯訂 I 電路及第 2 串聯電路在前述汲極端子與 W. 刖述源極端子間接 1 1 I 績同時使第 1 串聯電路與第 2 串聯電路之接績點接績在 1 1 第 3 Μ 0 S F Ε Τ 之閘極上〇 1 1 8 如串請專利範園第 7 項之複合型 Μ 0 S F Ε Τ » Γ 1 其中構成前述第 1 及第 2 串聯電路之電阻之電阻值設定爲 1 I 0 0 1 1 9 如串請專利範圍第 1 至 8 項中之任一項之複合型 1 I Μ 0 S F Ε Τ 前述输入傳達方法係在閘極端子與第 2 1 1 Μ 0 S F Ε Τ 之閘極間使電阻與利用前述負電壓檢知 ΒΠΓ 動 1 1 方法阻止電流自前述汲極端子流向閘極端子之至少一個 — 1 1 極體所形成之串聯電路接績而製得 P 1 | 1 0 如串請專利範圍第 1 至 8 項中之任一項之複合 1 1 本紙張尺度逋用中國國家橾率（CNS > A4現格（210X 297公釐〉經濟部中央梯準局貝工消費合作社印装 A8 B8 C8 D8 々、申請專利範圍型M〇 S F E Τ，前述输入傳達方法係由在閘極端子與第 2Μ0 S F Ε Τ之閘極間接績電阻，及在該電阻與第3 MOSFE丁汲極間接績利用前述負電壓檢知驅動方法阻止電流自前述汲極端子流向閘極端子之至少一個二極體所形成而製得。 11.如申請專利範圍第1項之複合型MOSFET ，其中前述負電壓檢知驅動'方法係由檢知對應於源極端子電壓之汲極端子電壓爲負值之檢知方法，及根據該檢知方法之輸出使第2Μ0 S F ΕΤ呈OF F而驅動第1開關之方法所形成。 1 2 .如申請專利範圍第1 1項之複合型 MOSFET，其中前述檢知方法係各自由電阻及至少一個二極體串聯接績第1與第2串聯電路所構成，使串聯接績之第1串聯電路及第2串聯電路在前述汲極端子與前述源極端子間接績，同時使第1串聯電路與第2串聯電路之接績點接績在前述第1開關方法之閘極上。 1 3 .如申請專利範圍第1 2項之複合.型 MOSFET，其中構成前述第1及第2串聯電路之電阻之電阻值設定爲0。 14.如申請專利範圍第11至13項中之任一項之複合型MOSFET，前述第1開關方法係由接績相同源極間之第4及第5M0 S F Ε T所構成，第4 MO S F Ε T之汲極接綾在前述第2M0 S F Ε T之閘極上’第5M0 S F Ε T之汲極接績在前述汲極端子上，第本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐) (請先Η讀背面之注意事項再填寫本頁) 訂 -3 - 285768 A8 B8 C8 D8 經濟部中央揉準局属工消费合作社印製六、申請專利範圍 1 I 4及第 5 Μ 0 S F E T 之閘極接績在前述檢知方法上〇 1 1 5 如串請專利範圍第 1 1至1 3項中之任項之 1 複合型 Μ 0 S F Ε T • 進一步製備在前述汲極端子上施加. 請先閱 1 I 正電壓而爲 0 Ν 時使前述第 1 開關方法爲0 F F 動作之第 I I 2開關方法〇讀背 1 1 | 1 6 如串請專利範圍第 1 5項之複合型之注 1 Μ 0 S F Ε Τ > 其中前述第 .2 開關方法係由在 * 刖述第 4 息事項 1 I 再 1 u MO S F Ε Τ 之汲極與閘極間同時接績相互之源極及相互填寫本 I 之閘極之第 6 及第 7 Μ 0 S F Ε Τ所構成，第 6 及第 7 頁 '«w» 1 | MO S F Ε Τ 之閘極接績在前述汲極端子上。 1 I 1 7 如串請專利範圍第 1至8項中之任一項之複合 1 1 | 型Μ 0 S F Ε Τ 其中設定 »人刖述第2 Μ 0 S F Ε Τ 之啓始 1 訂值比 * * 刖述第 1 Μ 0 S F Ε Τ 之啓始值更低β 1 1 1 8 如串請專利範圍第 1至8項中之任一項之複合 1 1 型Μ 0 S F Ε Τ 其中設定前述第2 Μ 0 S F Ε Τ 之汲極 1 1 -源極間耐電壓性比前述第 1 Μ 0 S F Ε Τ之汲極 — 源極 Γ I 間耐電壓性更低 0 1 1 I 1 9 如串請專利範圍第 1至8項中之任 — 項之複合 1 1 I 型Μ 0 S F Ε Τ f 其中設計有爲保護前述第1 第 3 1 _ | MO S F Ε Τ 之汲極 — 源極間免於閘極破壞之保護二極體 1 -1 1 2 0 如串請專利範圔第 1至8項中之任一項之複合 1 1 | 型Μ 0 S F Ε Τ > 其中在前述汲極端子施加負電壓時 t 固 1 1 定前述閘極端子之電壓降而在前述閘極端子及前述源極端 1 1 1 張紙本 § 準橾家國釐公 7 9 2 々、申請專利範園、子間設計有至少一個二極體。 21. 如申請專利範圍第1至8項中之任一項之複合型Μ 0 S F E T，進一步設計有檢知前述第1 M〇 S F Ε Τ溫度之溫度檢知元件及在該被檢知溫度達到所設定之溫度時限制前述第1 MO S F Ε Τ之汲極電流之電路所構成之過熱保護電路。 22. 如申請專利範圍^1至8項中之任一項之複合型MO S F Ε Τ，進一步設計有檢知前述第1 MO S F Ε Τ汲極電流之電路檢知電路及在該汲極電流不超過所設定之電流值時限制前述第1 MO S F Ε Τ之閘極電壓之電路所構成之過電流保護電路》 23. 如申請專利範圔第1至8項中之任一項之複合型MO S F Ε Τ，進一步設計當前述汲極端子之電壓達到所設定之電壓值時使前述第1Μ0 S F Ε Τ爲ON而限制前述汲極端子之電壓不超過所設定電壓之過電壓保護電路〇經濟部中央橾準局貝工消费合作社印装 (請先閲讀背面之注意事項再填寫本頁) 24. 如申請專利範圔第1至8項中之任一項之複合型MOSFET，其係由前述第1M0SFET與前述第 2M0 S F Ε T所共用之汲極基板而構成縱式 Μ 0 S F Ε T。 25. 如申請專利範圍第24項之複合型 MO S F Ε Τ ’其中前述各二極體及前述各電阻係於多晶矽靨上形成，且同時製作於在前述各MO S F Ε Τ及同一半導體晶片上。本纸張尺度適用中國國家揲準（CNS ) Α4規格（ 210X297公釐） " -5 - 285V68 A8 B8 C8 D8 六、申請專利範圍 2 6 ·如申請專利範圍第2 4項之複合型 MOSFET，其中在前述第1M0SFET及前述第2 MO S F E T間形成較前述第1 MO S F E T之本體用P 型擴散層更深之η型擴散層。 27. 如申請專利範圍第24項之複合型 MOSFET，其係在前述第1M0SFET及前述第2 MO S F Ε Τ間形成較前述第1Μ0 S F Ε Τ之本體用Ρ 型擴散層更淺之η型擴散層，且在與該Ν型擴散層同電位處設定場PLATE。 28. 如申請專利範圍第24項之複合型 MOSFET，其中形成前述第2M0SFET下之汲極區域之不純物濃度較形成前述第1 MO S F Ε T下之汲極區域之不純物澳度更高。 29. 如申請專利範圍第28項之複合型 MO S F E T，其係使前述溫度檢知元件在與前述第1 MO S F Ε T源極端子用焊墊鄰接之活化區域上形成》 30. 如申請專利範圍第29項之複合型 MO S F Ε T，使前述電流檢知電路形成在同一半導體晶片上。 3 1 .如申請專利範園第2 4項之複合型 MOSFET，其在前述第1MOSFET之活化區域具有源極端子用焊墊，在前述第2M〇 S F Ε T之活化區域具有汲極端子用焊墊。 32.—種複合型MOSFET，其係使如申請專利本纸張尺度逋用中國國家橾準（CNS ) A4規格（210X297公釐） (請先閣讀背面之注意事項再填寫本頁) 訂經濟部中央梯準局貝工消费合作社印装 285768 il C8 D8 六、申請專利範圍範圍第2 4項之複合型MO S F E T所形成之半導體晶片，包裝成具有源極端子用導線及汲極端子用導線鄰接於半導髖晶片之邊緣而在另不同邊爲鄰接閛極端子導線之閘極端子用導線之封裝。 33. 如申請專利範圍第24項之複合型 MO S F Ε Τ，其係使前述半導體晶片包裝成具有使前述第1 MO S F Ε Τ之汲極與前述第2 MO S F Ε Τ之汲極形成短路之金靥層之封裝· 34. 如申請專利範圍第33項之複合型 MO S F Ε Τ，其係包裝成使前述金屬層與散熱翼片形成連接之封裝。 3 5 .—種逆接績保護功能之電池驅動系統，其係使用如申請專利範圍第1至8項中之任一項之複合型 MO S F Ε Τ *使閘極驅動電路接續在該複合型 MO S F E Τ之閘極端子上且使電池與負載接績在汲極端子與源極端子間。 (請先閲讀背面之注意事項再填寫本I) 訂經濟部中央橾準局工消费合作社印装本紙»尺度遴用中國國家揉準（CNS ) Α4规格（210Χ297公釐） -7 -