TW201620147A - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TW201620147A
TW201620147A TW105102868A TW105102868A TW201620147A TW 201620147 A TW201620147 A TW 201620147A TW 105102868 A TW105102868 A TW 105102868A TW 105102868 A TW105102868 A TW 105102868A TW 201620147 A TW201620147 A TW 201620147A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
layer
thin film
semiconductor region
Prior art date
Application number
TW105102868A
Other languages
English (en)
Other versions
TWI606593B (zh
Inventor
秋元健吾
佐佐木俊成
桑原秀明
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201620147A publication Critical patent/TW201620147A/zh
Application granted granted Critical
Publication of TWI606593B publication Critical patent/TWI606593B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

本發明的目的之一在於：在將氧化物半導體用作主動層的薄膜電晶體中，防止用作主動層的氧化物半導體區的組成、膜質或介面等的變化，且使薄膜電晶體的電特性穩定。在將第一氧化物半導體區用作主動層的薄膜電晶體中，在第一氧化物半導體區和薄膜電晶體的保護絕緣層之間形成其電導率低於第一氧化物半導體的電導率的第二氧化物半導體區，該第二氧化物半導體區用作第一氧化物半導體保護層，而可以防止第一氧化物半導體區的組成的變化和膜質的劣化，且使薄膜電晶體的電特性穩定。

Description

半導體裝置和其製造方法
本發明係關於使用氧化物半導體的半導體裝置、以及使用該半導體裝置的顯示裝置及其製造方法。
近年來，以液晶顯示器為代表的液晶顯示裝置逐漸普遍。作為液晶顯示器，通常使用在每個像素中設置有薄膜電晶體(TFT)的主動矩陣型的顯示器。在主動矩陣型液晶顯示器的薄膜電晶體中使用非晶矽或多晶矽作為主動層。雖然使用非晶矽的薄膜電晶體的場效應遷移率低，但是也可以容易地形成在如大型玻璃基板的大面積基板上。另一方面，雖然使用多晶矽的薄膜電晶體的場效應遷移率高，但是因為需要雷射退火等晶化製程，所以當在如大型玻璃基板的大面積基板上形成時，需要極長的時間。
針對於此，使用氧化物半導體代替上述的矽材料，來製造薄膜電晶體，並將其應用於電子裝置及光裝置的技術受到矚目。例如，專利文獻1及專利文獻2公開了使用氧化鋅、In-Ga-Zn-O類氧化物半導體用作氧化物半導體層製 造薄膜電晶體，並將它用作圖像顯示裝置的開關元件等的技術。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
上述氧化物半導體層的電特性受氧化物半導體層的組成、膜質或介面等的很大影響。而且氧化物半導體層的組成、膜質或介面等由於暴露在大氣中或與包含雜質的膜的接觸而容易發生變化。
在氧化物半導體層上設置有由以矽為主要成分的氧化物(氧化矽)或氮化物(氮化矽)等構成的保護絕緣層，以防止大氣中的氧或水分進入到薄膜電晶體的氧化物半導體層。
但是，僅形成以矽為主要成分的保護絕緣層還不能充分地使氧化物半導體層的組成、膜質或介面等穩定。
另外，由於當對氧化物半導體層進行構圖時形成的抗蝕劑掩模或抗蝕劑剝離液與氧化物半導體層的接觸，也有氧化物半導體層的膜質或組成發生變化的憂慮。
如上所述存在如下問題，即：隨著氧化物半導體層的組成、膜質或介面等的變化，使用氧化物半導體層的薄膜電晶體的電特性也發生變化。
本發明的一個實施例的目的之一在於當形成薄膜電晶體時，將第一氧化物半導體區用作主動層，並在第一氧化 物半導體區和薄膜電晶體的保護絕緣層之間形成第二氧化物半導體區，該第二氧化物半導體區的電導率低於第一氧化物半導體區的電導率且用作第一氧化物半導體區的保護層。
本發明的一個實施例是一種半導體裝置，包括：閘極電極層；閘極電極層上的閘極絕緣層；閘極絕緣層上的源極電極層及汲極電極層；源極電極層及汲極電極層上的第一氧化物半導體區；以及第一氧化物半導體區上的第二氧化物半導體區，其中在源極電極層和汲極電極層之間第一氧化物半導體區部分地接觸於閘極絕緣層和源極電極層及汲極電極層的側面部，並且第二氧化物半導體區的電導率低於第一氧化物半導體區的電導率，並且第一氧化物半導體區和源極電極層及汲極電極層電連接。
本發明的另一個實施例是一種半導體裝置，包括：閘極電極層；閘極電極層上的閘極絕緣層；閘極絕緣層上的源極電極層及汲極電極層；源極電極層及汲極電極層上的具有n型導電型的緩衝層；具有n型導電型的緩衝層上的第一氧化物半導體區；以及第一氧化物半導體區上的第二氧化物半導體區，其中在源極電極層和汲極電極層之間第一氧化物半導體區部分地接觸於閘極絕緣層和源極電極層及汲極電極層的側面部，並且緩衝層的載流子濃度高於第一氧化物半導體區的載流子濃度，並且第二氧化物半導體區的電導率低於第一氧化物半導體區的電導率，並且緩衝層的電導率高於第一氧化物半導體區及第二氧化物半導體 區的電導率，並且第一氧化物半導體區和源極電極層及汲極電極層的上面經由緩衝層電連接。
本發明的另一個實施例是一種半導體裝置，包括：閘極電極層；閘極電極層上的閘極絕緣層；閘極絕緣層上的源極電極層及汲極電極層；以及源極電極層及汲極電極層上的氧化物半導體層，其中在源極電極層和汲極電極層之間氧化物半導體層部分地接觸於閘極絕緣層和源極電極層及汲極電極層的側面部，並且氧化物半導體層是至少包含銦、鎵、鋅或錫中的一種的氧化物半導體層，並且透過絕緣層氧化物半導體層部分地接觸於源極電極層或汲極電極層的側面部，並且氧化物半導體層和源極電極層及汲極電極層電連接。
注意，第一氧化物半導體區、第二氧化物半導體區及緩衝層較佳的分別至少包含銦、鎵、鋅或錫中的一種。另外，第二氧化物半導體區的氧空位缺陷密度(density of oxygen-hole defects)較佳的低於第一氧化物半導體區的氧空位缺陷密度。另外，第一氧化物半導體區和第二氧化物半導體區既可以形成為不同氧化物半導體層，又可以形成為同一氧化物半導體層。
注意，第二氧化物半導體區的電導率較佳的為1.0×10-8S/cm以下。另外，緩衝層的載流子濃度較佳的為1×1018/cm3以上。
另外，較佳的藉由氧化膜第一氧化物半導體區部分地接觸於源極電極層及汲極電極層的側面部。另外，氧化膜 較佳的藉由熱氧化、氧電漿處理或臭氧水處理形成。
另外，較佳的藉由側壁絕緣層第一氧化物半導體區部分地接觸於源極電極層及汲極電極層的側面部。另外，側壁絕緣層較佳的使用矽膜、氧化矽膜、氮氧化矽膜或氧氮化矽膜形成。
本發明的另一個實施例是一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極層；在閘極電極層上形成閘極絕緣層；在閘極絕緣層上形成導電膜；對導電膜進行蝕刻形成源極電極層及汲極電極層；在閘極絕緣層、源極電極層及汲極電極層上藉由濺射法形成第一氧化物半導體膜；在第一氧化物半導體膜上藉由濺射法形成第二氧化物半導體膜；以及對第一氧化物半導體膜及第二氧化物半導體膜進行蝕刻形成第一氧化物半導體區及第二氧化物半導體區，其中將第一氧化物半導體區設置為在源極電極層和汲極電極層之間該第一氧化物半導體區部分地接觸於閘極絕緣層和源極電極層及汲極電極層的側面部，並且使用來形成第二氧化物半導體膜的成膜氣體中的氧氣流量的比率高於用來形成第一氧化物半導體膜的成膜氣體中的氧氣流量的比率。
注意，第一氧化物半導體膜及第二氧化物半導體膜較佳的至少包含銦、鎵、鋅或錫中的一種。另外，也可以藉由增大氧氣流量的同時一步形成第一氧化物半導體膜和第二氧化物半導體膜。另外，用來形成第一氧化物半導體膜的成膜氣體中的氧氣流量的比率較佳的為低於70體積 %，並且用來形成第二氧化物半導體膜的成膜氣體中的氧氣流量的比率較佳的為70體積%以上。
注意，為了方便起見，附加了第一、第二等序數詞，其並不表示製程順序或層疊順序。另外，在本說明書中不表示用來特定發明的事項的固有名詞。
注意，在本說明書中半導體裝置是指能夠透過利用半導體特性而工作的所有裝置，電光學裝置、半導體電路及電子設備都是半導體裝置。
根據本發明的一個實施例，在將第一氧化物半導體區用作主動層的薄膜電晶體中，藉由在第一氧化物半導體區和薄膜電晶體的保護絕緣層之間形成其電導率低於第一氧化物半導體區的電導率並用作保護層的第二氧化物半導體區，該第二氧化物半導體區可以防止第一氧化物半導體區的組成的變化或膜質的劣化並使薄膜電晶體的電特性穩定。
藉由將該薄膜電晶體用於顯示裝置的像素部及驅動電路部，可以提供電特性高且可靠性優越的顯示裝置。
100‧‧‧基板
101‧‧‧閘極電極層
102‧‧‧閘極絕緣層
103‧‧‧第一氧化物半導體區
104‧‧‧第二氧化物半導體區
105a‧‧‧源極電極層或汲極電極層
105b‧‧‧源極電極層或汲極電極層
107‧‧‧保護絕緣層
108‧‧‧電容佈線
110‧‧‧像素電極層
112‧‧‧第一導電膜
112a‧‧‧第一導電膜
113‧‧‧第二導電膜
113a‧‧‧第二導電膜
114‧‧‧第三導電膜
114a‧‧‧第三導電膜
120‧‧‧連接電極
121‧‧‧端子
122‧‧‧端子
125‧‧‧接觸孔
126‧‧‧接觸孔
127‧‧‧接觸孔
128‧‧‧透明導電膜
129‧‧‧透明導電膜
150‧‧‧端子
151‧‧‧端子
152‧‧‧閘極絕緣層
153‧‧‧連接電極
154‧‧‧保護絕緣膜
155‧‧‧透明導電膜
156‧‧‧電極
170‧‧‧薄膜電晶體
301a‧‧‧緩衝層
302‧‧‧氧化物半導體膜
302a‧‧‧氧化物半導體膜
403a‧‧‧氧化膜
404a‧‧‧側壁絕緣層
581‧‧‧薄膜電晶體
585‧‧‧絕緣層
587‧‧‧電極層
588‧‧‧電極層
589‧‧‧球形粒子
590a‧‧‧黑色區
590b‧‧‧白色區
594‧‧‧空洞
595‧‧‧填料
1000‧‧‧行動電話機
1001‧‧‧框體
1002‧‧‧顯示部
1003‧‧‧操作按鈕
1004‧‧‧外部連接埠
1005‧‧‧揚聲器
1006‧‧‧受話器
2600‧‧‧TFT基板
2601‧‧‧對置基板
2602‧‧‧密封材料
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧著色層
2606‧‧‧偏光板
2607‧‧‧偏光板
2608‧‧‧佈線電路部
2609‧‧‧撓性線路板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基板
2613‧‧‧擴散板
2631‧‧‧海報
2632‧‧‧車廂廣告
2700‧‧‧電子書籍
2701‧‧‧框體
2703‧‧‧框體
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧對置電極層
4032‧‧‧絕緣層
4501‧‧‧基板
4502‧‧‧像素部
4503a‧‧‧信號線驅動電路
4504a‧‧‧掃描線驅動電路
4505‧‧‧密封材料
4506‧‧‧基板
4507‧‧‧填料
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電場發光層
4513‧‧‧電極層
4515‧‧‧連接端子電極
4516‧‧‧端子電極
4517‧‧‧電極層
4518a‧‧‧FPC
4519‧‧‧各向異性導電膜
4520‧‧‧隔壁
5300‧‧‧基板
5301‧‧‧像素部
5302‧‧‧掃描線驅動電路
5303‧‧‧信號線驅動電路
5400‧‧‧基板
5401‧‧‧像素部
5402‧‧‧掃描線驅動電路
5403‧‧‧信號線驅動電路
5404‧‧‧掃描線驅動電路
5501‧‧‧佈線
5502‧‧‧佈線
5503‧‧‧佈線
5504‧‧‧佈線
5505‧‧‧佈線
5506‧‧‧佈線
5543‧‧‧節點
5544‧‧‧節點
5571‧‧‧薄膜電晶體
5572‧‧‧薄膜電晶體
5573‧‧‧薄膜電晶體
5574‧‧‧薄膜電晶體
5575‧‧‧薄膜電晶體
5576‧‧‧薄膜電晶體
5577‧‧‧薄膜電晶體
5578‧‧‧薄膜電晶體
5601‧‧‧驅動器IC
5602‧‧‧開關組
5603a‧‧‧薄膜電晶體
5603b‧‧‧薄膜電晶體
5603c‧‧‧薄膜電晶體
5611‧‧‧佈線
5612‧‧‧佈線
5613‧‧‧佈線
5621‧‧‧佈線
5701‧‧‧正反器
5703a‧‧‧時序
5703b‧‧‧時序
5703c‧‧‧時序
5711‧‧‧佈線
5712‧‧‧佈線
5713‧‧‧佈線
5714‧‧‧佈線
5715‧‧‧佈線
5716‧‧‧佈線
5717‧‧‧佈線
5721‧‧‧信號
5803a‧‧‧時序
5803b‧‧‧時序
5803c‧‧‧時序
5821‧‧‧信號
6400‧‧‧像素
6401‧‧‧開關電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容元件
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧電源線
6408‧‧‧共同電極
7001‧‧‧TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7011‧‧‧驅動TFT
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮罩膜
7017‧‧‧導電膜
7021‧‧‧驅動TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電膜
9400‧‧‧通信裝置
9401‧‧‧框體
9402‧‧‧操作按鈕
9403‧‧‧外部輸入端子
9404‧‧‧麥克風
9405‧‧‧揚聲器
9406‧‧‧發光部
9410‧‧‧顯示裝置
9411‧‧‧框體
9412‧‧‧顯示部
9413‧‧‧操作按鈕
9600‧‧‧電視裝置
9601‧‧‧框體
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控操作機
9700‧‧‧數位相框
9701‧‧‧框體
9703‧‧‧顯示部
9881‧‧‧框體
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚聲器部
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧框體
9893‧‧‧連接部
9900‧‧‧自動賭博機
9901‧‧‧框體
9903‧‧‧顯示部
圖1A和1B是說明根據本發明的一個實施例的半導體裝置的圖；圖2A至2D是說明根據本發明的一個實施例的半導體裝置的製造方法的圖；圖3A至3C是說明根據本發明的一個實施例的半導 體裝置的製造方法的圖；圖4是說明根據本發明的一個實施例的半導體裝置的製造方法的圖；圖5是說明根據本發明的一個實施例的半導體裝置的製造方法的圖；圖6是說明根據本發明的一個實施例的半導體裝置的製造方法的圖；圖7是說明根據本發明的一個實施例的半導體裝置的製造方法的圖；圖8A-1和8A-2、8B-1和8B-2是說明根據本發明的一個實施例的半導體裝置的圖；圖9是說明根據本發明的一個實施例的半導體裝置的圖；圖10是說明根據本發明的一個實施例的半導體裝置的圖；圖11A至11C是說明根據本發明的一個實施例的半導體裝置的製造方法的圖；圖12是表示氧化物半導體層的電導率的測量結果的圖表；圖13是說明根據本發明的一個實施例的半導體裝置的圖；圖14A和14B是說明半導體裝置的方塊圖的圖；圖15是說明信號線驅動電路的結構的圖；圖16是說明信號線驅動電路的工作的時序圖； 圖17是說明信號線驅動電路的工作的時序圖；圖18是說明移位暫存器的結構的圖；圖19是說明圖18所示的正反器的連接結構的圖；圖20是說明根據本發明的一個實施例的半導體裝置的像素等效電路的圖；圖21A至21C是說明根據本發明的一個實施例的半導體裝置的圖；圖22A-1和22A-2、22B是說明根據本發明的一個實施例的半導體裝置的圖；圖23是說明根據本發明的一個實施例的半導體裝置的圖；圖24A和24B是說明根據本發明的一個實施例的半導體裝置的圖；圖25A和25B是說明電子紙的使用方式的例子的圖；圖26是示出電子書籍的一例的外觀圖；圖27A和27B是示出電視裝置及數位相框的例子的外觀圖；圖28A和28B是示出遊戲機的例子的外觀圖；圖29A和29B是示出行動電話機的一例的外觀圖；以及圖30A和30B是說明根據本發明的一個實施例的半導體裝置的圖。
參照附圖對本發明的實施例模式及實施例進行詳細說明。但是，本發明不局限於以下的說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是，其方式及詳細內容在不脫離本發明的宗旨及其範圍內的情況下可以被變化為各種各樣的形式。因此，本發明不應當被解釋為僅限定在以下所示的實施例模式所記載的內容中。注意，在以下說明的實施例模式及實施例的結構中，在不同附圖中的使用相同的附圖標記表示相同部分或具有相同功能的部分，並且省略重複說明。
[實施例模式1]
在本實施例模式中，使用圖1A和1B說明薄膜電晶體的結構。
圖1A和1B示出本實施例模式的底閘結構的薄膜電晶體。圖1A是截面圖，圖1B是平面圖。圖1A是沿著圖1B中的線A1-A2的截面圖。
在圖1A和1B所示的薄膜電晶體中，在基板100上設置有閘極電極層101，在閘極電極層101上設置有閘極絕緣層102，在閘極絕緣層102上設置有源極電極層或汲極電極層105a、105b，在閘極絕緣層102和源極電極層或汲極電極層105a、105b上設置有第一氧化物半導體區103，在第一氧化物半導體區103上設置有其電導率低於第一氧化物半導體區103的第二氧化物半導體區104。注 意，第一氧化物半導體區103和第二氧化物半導體區104既可以一起形成在同一氧化物半導體層中，又可以作為不同氧化物半導體層分別形成。另外，在第一氧化物半導體區103和第二氧化物半導體區104之間也可以存在其電導率逐漸地或連續地變化的氧化物半導體的中間區。另外，氧化物半導體中間區既可以與第一氧化物半導體區103及第二氧化物半導體區104一起形成在同一氧化物半導體層中，又可以形成與第一氧化物半導體區103及第二氧化物半導體區104不同的氧化物半導體層。
閘極電極層101藉由使用鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、鈧等金屬材料、或以這些金屬材料為主要成分的合金材料、或以這些金屬材料為成分的氮化物的單層或疊層形成。較佳的由鋁或銅等低電阻導電材料形成，但是存在耐熱性低或容易腐蝕的問題，因此較佳的與耐熱性導電材料組合使用。作為耐熱性導電材料，使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，作為閘極電極層101的疊層結構，較佳的採用在鋁層上層疊鉬層的兩層結構、在銅層上層疊鉬層的兩層結構、在銅層上層疊氮化鈦層或氮化鉭層的兩層結構、層疊氮化鈦層和鉬層的兩層結構。作為三層的疊層結構，較佳的採用鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層、氮化鈦層或鈦層的疊層結構。
作為形成第一氧化物半導體區103及第二氧化物半導體區104的氧化物半導體層，較佳的使用表示為 InMO3(ZnO)m(m>0)的結構的氧化物半導體，特別佳使用In-Ga-Zn-O類氧化物半導體。另外，M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的一種金屬元素或多種金屬元素。例如，作為M，有時採用Ga，有時包含Ga以外的上述金屬元素諸如Ga和Ni或Ga和Fe等。此外，在上述氧化物半導體中，有不僅包含作為M的金屬元素，而且還包含作為雜質元素的Fe、Ni等其他過渡金屬元素或該過渡金屬的氧化物的氧化物半導體。在本說明書中，也將該薄膜稱為In-Ga-Zn-O類非單晶膜。在本說明書中，在表示為InMO3(ZnO)m(m>0)的結構的氧化物半導體中，將作為M至少包含Ga的結構的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體，也將該薄膜稱為In-Ga-Zn-O類非單晶膜。
當進行XRD(X線分析)測量時在In-Ga-Zn-O類非單晶膜中觀察到非晶結構。在藉由濺射法形成In-Ga-Zn-O類非單晶膜之後，以200℃至500℃，典型地以300℃至400℃進行10分至100分的熱處理。
藉由將In-Ga-Zn-O類非單晶膜用作薄膜電晶體的主動層，可以製造具有如下電特性的薄膜電晶體：當閘極電壓為±20v時，導通‧截止比為109以上，遷移率為10以上。
但是，形成第一氧化物半導體區103及第二氧化物半導體區104的氧化物半導體層不局限於以InMO3(ZnO)m(m>0)表示的結構的氧化物半導體層，只要是至少包含 銦、鎵、鋅或錫中的一種的氧化物半導導體層即可。也可以採用由如氧化鋅(ZnO)、氧化錫(SnO)、氧化鋅銦(IZO)、氧化錫銦(ITO)、包含氧化矽的氧化銦錫(ITSO)、添加有鎵的氧化鋅(GZO)等構成的氧化物半導體層。
另外，將第一氧化物半導體區103設置為該第一氧化物半導體區103部分地在源極電極層或汲極電極層105a、105b之間與閘極絕緣層102和源極電極層或汲極電極層105a、105b的側面部接觸。將第一氧化物半導體區103的厚度設定為10nm至300nm，較佳的設定為20nm至100nm。
第一氧化物半導體區103的電導率較佳的為1.0×10-8S/cm以上。另外，第一氧化物半導體區103的電導率較佳的低於1.0×10-3S/cm。第一氧化物半導體區103的載流子濃度範圍較佳的低於1×1017/cm3(更佳為1×1011/cm3以上)。當第一氧化物半導體區103的載流子濃度範圍超過上述範圍時，有薄膜電晶體成為常開啟型的憂慮。
另外，將第一氧化物半導體區103中的鈉濃度設定為5×1019/cm3以下，較佳的為1×1018/cm3以下。
將第二氧化物半導體區104的電導率設定為小於第一氧化物半導體區103的電導率，第二氧化物半導體區104的電導率較佳的小於1.0×10-8S/cm。另外，第二氧化物半導體區104的氧空位缺陷密度較佳的小於第一氧化物半導體區103的氧空位缺陷密度。這是因為氧化物半導體的電 導率受氧化物半導體中的氧空位缺陷的影響。另外，第二氧化物半導體區104的厚度較佳的為5nm以上且1000nm以下，更佳為10nm以上且100nm以下。
藉由使當濺射形成第二半導體區104時的成膜氣體整體中的氧氣流量的比率高於當濺射形成第一氧化物半導體區103時的成膜氣體整體中的氧氣流量的比率，使第二半導體區104的氧空位缺陷密度低於第一氧化物半導體區103的氧空位缺陷密度，從而可以降低第二半導體區104的電導率。較佳的將第二半導體區104的成膜條件設定為成膜氣體整體中的氧氣流量的比率為70體積%以上。另外，較佳的將第一氧化物半導體區103的成膜條件設定為成膜氣體整體中的氧氣流量的比率低於70體積%。
由於可以連續形成第一氧化物半導體區103和第二氧化物半導體區104，因此可以實現顯示裝置製造的高效化並提高生產率。另外，藉由連續形成第一氧化物半導體區103和第二氧化物半導體區104，可以將第一氧化物半導體區103的上面不暴露於大氣地進行第一氧化物半導體區103的構圖。
另外，藉由在增大氧氣流量的同時一次性地進行第一氧化物半導體區103和第二氧化物半導體區104的成膜，可以使第一氧化物半導體區103和第二氧化物半導體區104的電導率連續地變化。
第一氧化物半導體區103用作薄膜電晶體的主動層。另一方面，其電導率低於第一氧化物半導體區103的電導 率的第二氧化物半導體區104用作保護層，該保護層防止第一氧化物半導體區103暴露於大氣中，且防止第一氧化物半導體區103接觸於包含使氧化物半導體的組成或膜質變性的雜質的膜。因此，具有通道形成區且決定薄膜電晶體的電特性的第一氧化物半導體區103與組成、膜質與其類似的第二氧化物半導體區104接觸，所以可以防止由於雜質導致的組成、膜質或介面等的變化。另外，雖然用作保護層的第二氧化物半導體區104接觸於包含使氧化物半導體的組成或膜質變性的雜質的膜，但是因為其電導率低於第一氧化物半導體區103，所以不影響到薄膜電晶體的電特性。
由上所述，在將第一氧化物半導體區用作主動層的薄膜電晶體中，藉由在第一氧化物半導體區和薄膜電晶體的保護絕緣層之間形成其電導率低於第一氧化物半導體區的電導率並用作保護層的第二氧化物半導體區，可以防止第一氧化物半導體區的組成的變化或膜質的劣化，且可以使薄膜電晶體的電特性穩定。
源極電極層或汲極電極層105a、105b採用由第一導電膜112a、112b、第二導電膜113a、113b、第三導電膜114a、114b構成的三層結構。作為第一導電膜112a、112b、第二導電膜113a、113b、第三導電膜114a、114b的材料，分別可以使用鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、鈧等金屬材料、以這些金屬材料為主要成分的合金材料、或以這些金屬材料為成分的氮化物。第一導電膜 112a、112b、第二導電膜113a、113b、第三導電膜114a、114b，較佳的分別由鋁或銅等低電阻導電材料形成，但是存在耐熱性低或容易腐蝕的問題，因此較佳的與耐熱性導電材料組合使用。作為耐熱性導電材料，使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，較佳的對第一導電膜112a、112b及第三導電膜114a、114b使用耐熱性導電材料的鈦，並且對第二導電膜113a、113b使用低電阻的包含釹的鋁合金。藉由採用這種結構，可以發揮鋁的低電阻性並減少小丘的發生。注意，在本實施例模式中，源極電極層或汲極電極層105a、105b採用由第一導電膜112a、112b、第二導電膜113a、113b、第三導電膜114a、114b構成的三層結構，但是不局限於此，還可以採用單層結構、兩層結構或四層以上的結構。
藉由採用上述結構，在將第一氧化物半導體區用作主動層的薄膜電晶體中，藉由在第一氧化物半導體區和薄膜電晶體的保護絕緣層之間形成其電導率低於第一氧化物半導體區的電導率並用作保護層的第二氧化物半導體區，可以防止第一氧化物半導體區的組成的變化或膜質的劣化，且可以使薄膜電晶體的電特性穩定。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式2]
在本實施例模式中，使用圖2A至圖9說明包括實施例模式1所示的薄膜電晶體的顯示裝置的製造製程。圖2A至2D和圖3A至3C是截面圖，圖4至圖7是平面圖，並且圖4至圖7中的線A1-A2及線B1-B2對應於圖2A至2D和圖3A至3C的截面圖所示的線A1-A2及線B1-B2。
首先準備基板100。基板100除了可以使用藉由熔化方法或浮法(float method)製造的無鹼玻璃基板如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋁矽酸鹽玻璃等、及陶瓷基板之外，還可以使用具有可承受本製造製程的處理溫度的耐熱性的塑膠基板等。此外，還可以使用在不銹鋼合金等金屬基板的表面上設置有絕緣膜的基板。基板100的尺寸可以採用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或2850mm×3050mm等。
另外，還可以在基板100上形成絕緣膜作為基底膜。至於基底膜，可以利用CVD法或濺射法等由氧化矽膜、氮化矽膜、氧氮化矽膜、或氮氧化矽膜的單層或疊層來形成即可。在作為基板100使用如玻璃基板等的含有可動離子的基板的情況下，藉由作為基底膜使用含有氮化矽膜、氮氧化矽膜等的含有氮的膜，可以防止可動離子進入到氧 化物半導體層。
接著，藉由濺射法或真空蒸鍍法在基板100的整個面上形成用來形成包括閘極電極層101的閘極佈線、電容佈線108、以及第一端子121的導電膜。接著，進行第一光微影製程，形成抗蝕劑掩模，藉由蝕刻去除不需要的部分來形成佈線及電極(包括閘極電極層101的閘極佈線、電容佈線108以及第一端子121)。此時，較佳的進行蝕刻以至少使閘極電極層101的端部形成為錐形形狀，以便防止斷開。圖2A示出這個步驟的截面圖。另外，這個步驟的平面圖相當於圖4。
包括閘極電極層101的閘極佈線、電容佈線108及端子部中的第一端子121可以由使用實施例模式1所示的導電材料的單層或疊層形成。
接著，在閘極電極層101的整個面上形成閘極絕緣層102。藉由CVD法或濺射法等，以50nm至250nm的厚度形成閘極絕緣層102。
例如，藉由CVD法或濺射法並使用氧化矽膜來形成100nm厚的閘極絕緣層102。當然，閘極絕緣層102不局限於這種氧化矽膜，也可以使用氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉭膜等的其他絕緣膜來形成由這些材料構成的單層或疊層結構。
此外，作為閘極絕緣層102，也可以採用使用有機矽烷氣體的CVD法形成氧化矽層。作為有機矽烷氣體，可以使用含矽化合物諸如正矽酸乙酯(TEOS：化學式 Si(OC2H5)4)、四甲基矽烷(TMS：化學式Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2H5)3)、三(二甲氨基)矽烷(SiH(N(CH3)2)3)等。
此外，作為閘極絕緣層102，也可以使用鋁、釔或鉿的氧化物、氮化物、氧氮化物、氮氧化物中的一種或者包含至少其中兩種以上的化合物的化合物。
注意，在本說明書中，氧氮化物是作為其成分氧原子的數量多於氮原子的數量的物質，而氮氧化物是作為其成分氮原子的數量多於氧原子的數量的物質。例如，氧氮化矽膜是指如下膜：在組成方面氧原子的數量比氮原子的數量多且當使用盧瑟福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)以及氫前方散射法(HFS：Hydrogen Forward Scattering)測量時，作為濃度範圍，其包含50原子%至70原子%的氧、0.5原子%至15原子%的氮、25原子%至35原子%的矽、0.1原子%至10原子%的氫。此外，氮氧化矽膜是指在組成方面包含的氮原子的數量比氧原子的數量多的膜，在使用RBS和HFS執行測量的情況下，包括濃度範圍分別為5原子%至30原子%的氧、20原子%至55原子%的氮、25原子%至35原子%的矽、以及10原子%至30原子%的氫。此外，當將構成氧氮化矽或氮氧化矽的原子總量設定為100原子%時，氮、氧、矽及氫的含量比率在上述範圍內。
接著，進行第二光微影製程在閘極絕緣層102上形成 抗蝕劑掩模，藉由蝕刻去除不需要的部分且在閘極絕緣層102中形成到達與閘極電極層101相同材料的佈線或電極層的接觸孔。該接觸孔是為用來與後面形成的導電膜直接連接而設置的。例如，在形成與端子部的第一端子121電連接的端子的情況下形成接觸孔。
接著，在閘極絕緣層102上利用濺射法或真空蒸鍍法形成由金屬材料構成的第一導電膜112、第二導電膜113及第三導電膜114。圖2B示出這個步驟的截面圖。
作為第一導電膜112、第二導電膜113及第三導電膜114，可以使用實施例模式1所示的導電材料以單層或疊層形成。在本實施例模式中，作為第一導電膜112及第三導電膜114使用耐熱性導電材料的鈦，並且作為第二導電膜113使用包含釹的鋁合金。藉由採用這種結構，可以發揮鋁的低電阻性並減少小丘的發生。
接著，進行第三光微影製程形成抗蝕劑掩模131，藉由蝕刻去除不需要的部分形成源極電極層或汲極電極層105a、105b及連接電極120。作為此時的蝕刻方法使用濕蝕刻或乾蝕刻。例如，在對第一導電膜112及第三導電膜114使用鈦，並且對第二導電膜113使用包含釹的鋁合金的情況下，可以將過氧化氫溶液、加熱鹽酸或包含氟化氨的硝酸水溶液用作蝕刻劑進行濕蝕刻。例如，可以藉由使用KSMF-240(日本關東化學株式會社製造)，一次性地對第一導電膜112至第三導電膜114進行蝕刻。
另外，因為可以使用過氧化氫溶液、加熱鹽酸或包含 氟化氫的硝酸溶液作為蝕刻劑一次性地對第一導電膜112至第三導電膜114進行蝕刻，所以源極電極層或汲極電極層105a、105b的每個導電膜的端部一致，可以成為連續結構。另外，藉由將源極電極層或汲極電極層105a、105b的端部蝕刻為錐形，來提高第一氧化物半導體區103的覆蓋性，可以防止因臺階差形狀導致的第一氧化物半導體區103的斷開。此外，圖2C示出這個步驟的截面圖。另外，圖5相當於這個步驟的平面圖。
此外，在該第三光微影製程中，將與源極電極層或汲極電極層105a、105b相同材料的第二端子122殘留在端子部。另外，第二端子122與源極佈線(包括源極電極層或汲極電極層105a、105b的源極佈線)電連接。
此外，在端子部中連接電極120透過形成在閘極絕緣層102中的接觸孔與端子部的第一端子121直接連接。
接著，對閘極絕緣層102、源極電極層或汲極電極層105a、105b進行表面處理。作為表面處理可以進行利用惰性氣體或反應性氣體的電漿處理等。
在去除抗蝕劑掩模131之後，藉由在設置有基板100的處理室中進行引入氬氣來產生電漿的反濺射，去除附著於閘極絕緣層102表面的雜質。另外，藉由進行反濺射，可以提高閘極絕緣層102表面的平坦性。圖2D示出這個步驟的截面圖。反濺射是指一種方法，該方法不對靶材一側施加電壓，而在氬氣氛下使用RF電源對基板一側施加電壓並在基板上產生電漿來對表面進行改性。注意也可以 使用氮、氦等，而代替氬氣氛。另外，也可以在對氬氣氛中加入氧、氫及N2O等的氣氛下進行。另外，也可以在對氬氣氛中加入Cl2、CF4等的氣氛下進行。在反濺射處理之後，藉由不暴露於大氣地形成第一氧化物半導體膜，可以防止在閘極絕緣層102和第一氧化物半導體區103的介面上附著塵屑或水分。
接著，形成氧化物半導體膜，該氧化物半導體膜形成第一氧化物半導體區103及第二氧化物半導體區104。在本實施例模式中，使用不同氧化物半導體層形成第一氧化物半導體區103和第二氧化物半導體區104。首先，在閘極絕緣層102上藉由濺射法在氬等稀有氣體和氧氣的氣氛下形成用來形成第一氧化物半導體區103的第一氧化物半導體膜。作為第一氧化物半導體膜，可以使用實施例模式1所示的氧化物半導體，較佳的使用In-Ga-Zn-O類氧化物半導體。作為第一氧化物半導體膜的具體的成膜條件的例子，使用直徑為8英寸的包含In、Ga以及Zn的氧化物半導體靶材(In2O3：Ga2O3：ZnO=1：1：1)，基板和靶材之間的距離為170mm，壓力為0.4Pa，直流(DC)電源為0.5kW，成膜氣體Ar：O2=50：5(sccm)，將成膜溫度設定為室溫來進行濺射成膜。另外，作為靶材可以在包含In2O3的直徑為8英寸的圓盤上佈置顆粒狀態的Ga2O3和ZnO。此外，藉由使用脈衝直流(DC)電源，可以減少塵屑，膜厚度分佈也變得均勻，所以這是較佳的。將第一氧化物半導體膜的厚度設定為10nm至300nm，較佳的為 20nm至100nm。
接著，在不暴露於大氣的情況下，藉由濺射法在氬等稀有氣體和氧氣的氣氛下形成用來形成第二氧化物半導體區104的第二氧化物半導體膜。作為第二氧化物半導體膜，可以使用實施例模式1所示的氧化物半導體，較佳的使用In-Ga-Zn-O類氧化物半導體。在形成第一氧化物半導體膜之後，藉由不暴露於大氣地形成第二氧化物半導體膜，可以防止在第一氧化物半導體區103和第二氧化物半導體區104的介面附著塵屑或水分，並防止第一氧化物半導體區103的膜質或組成發生變化。作為第二氧化物半導體膜的具體的成膜條件的例子，使用直徑為8英寸的包含In、Ga以及Zn的氧化物半導體靶材(In2O3：Ga2O3：ZnO=1：1：1)，基板和靶材之間的距離為170mm，壓力為0.4Pa，直流(DC)電源為0.5kW，成膜氣體Ar：O2=50：1(sccm)，將成膜溫度設定為室溫來進行濺射成膜。另外，作為靶材可以在包含In2O3的直徑為8英寸的圓盤上佈置顆粒狀態的Ga2O3和ZnO。此外，藉由使用脈衝直流(DC)電源，可以減少塵屑，膜厚度分佈也變得均勻，所以這是較佳的。將第二氧化物半導體膜的厚度設定為5nm至1000nm，較佳為10nm至100nm。
使當濺射形成第二氧化物半導體膜時的成膜氣體整體中的氧氣流量的比率高於當濺射形成第一氧化物半導體膜時的成膜氣體整體中的氧氣流量的比率。由此，可以使第二氧化物半導體膜的電導率低於第一氧化物半導體膜。另 外，較佳的將第二氧化物半導體膜的成膜條件設定為成膜氣體整體中的氧氣流量的比率為70體積%以上。較佳的將第一氧化物半導體膜的成膜條件設定為成膜氣體整體中的氧氣流量的比率低於70體積%。
注意，在本實施例模式中，作為形成第一氧化物半導體區103及第二氧化物半導體區104的氧化物半導體膜使用不同的氧化物半導體膜而形成，但是本發明不局限於此。藉由在連續增大氧氣流量的同時一次性地形成第一氧化物半導體膜和第二氧化物半導體膜，該第一氧化物半導體膜形成第一氧化物半導體區103，並且該第二氧化物半導體膜形成第二氧化物半導體區104，來可以將第一氧化物半導體膜和第二氧化物半導體膜形成為電導率連續地變化的同一氧化物半導體膜。另外，藉由當逐漸增大氧氣流量的同時分多次形成氧化物半導體膜，來可以在形成第一氧化物半導體區103的第一氧化物半導體膜和形成第二氧化物半導體區104的第二氧化物半導體膜之間形成其電導率逐漸變化的多個氧化物半導體膜。
另外，由於可以連續形成第一氧化物半導體膜和第二氧化物半導體膜，從而可以實現顯示裝置製造的高效化並提高生產率。
第一氧化物半導體膜或第二氧化物半導體膜的形成既可以使用先進行了反濺射的處理室，又可以使用與先進行了反濺射的處理室不同的處理室。
濺射法具有作為濺射用電源使用高頻電源的RF濺射 法、DC濺射法，還具有以脈衝方法施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣膜的形成，而DC濺射法主要用於金屬膜的形成。
此外，還具有可以設置多個材料不同的靶材的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同材料的膜，又可以在同一處理室中同時對多種材料進行放電而進行成膜。
此外，具有利用如下濺射法的濺射裝置：在處理室內具備磁石機構的磁控管濺射法；不使用輝光放電而利用使用微波並產生的電漿的ECR濺射法。
此外，作為使用濺射法的成膜方法，還具有在成膜時使靶材物質和濺射氣體成分發生化學反應而形成它們的化合物薄膜的反應濺射法，以及在成膜時對基板也施加電壓的偏壓濺射法。
接著，進行第四光微影製程形成抗蝕劑掩模，而對第一氧化物半導體膜及第二氧化物半導體膜進行蝕刻。在此，藉由在第二氧化物半導體膜上形成抗蝕劑掩模，可以防止抗蝕劑掩模與第一氧化物半導體膜直接接觸，而防止來自抗蝕劑的雜質進入到第一氧化物半導體膜。另外，在使用O2灰化處理或抗蝕劑剝離液去除抗蝕劑的的情況下，在第一氧化物半導體膜上形成第二氧化物半導體膜，來可以防止第一氧化物半導體膜被污染。
藉由蝕刻去除不需要的部分將第一氧化物半導體膜及第二氧化物半導體膜形成為島狀，來形成由第一氧化物半 導體膜構成的第一氧化物半導體區103以及由第二氧化物半導體膜構成的第二氧化物半導體區104。作為第一氧化物半導體膜和第二氧化物半導體膜的蝕刻可以進行將檸檬酸或草酸等的有機酸用作蝕刻劑的濕蝕刻。例如，在將In-Ga-Zn-O類非單晶膜用作第一氧化物半導體膜及第二氧化物半導體膜的情況下，較佳的使用ITO-07N(日本關東化學株式會社製造)。
此外，此時的蝕刻不局限於濕蝕刻，而也可以利用乾蝕刻。作為用於乾蝕刻的蝕刻裝置，可以使用如下裝置：利用反應性離子蝕刻法(Reactive Ion Etching；RIE法)的蝕刻裝置；利用ECR(Electron Cyclotron Resonance；電子迴旋加速器諧振)或ICP(Inductively Coupled Plasma；感應耦合電漿)等的高密度電漿源的乾蝕刻裝置。另外，作為與ICP蝕刻裝置相比在較大面積上容易獲得均勻放電的乾蝕刻裝置，有ECCP(Enhanced Capacitively Coupled Plasma：增大電容耦合電漿)模式的蝕刻裝置，在該ECCP模式的蝕刻裝置中，上部電極接地，下部電極連接13.56MHz的高頻電源，並且下部電極還連接3.2MHz的低頻電源。藉由採用該ECCP模式的蝕刻裝置，即使在例如作為基板使用尺寸超過第10代(即，3m)的基板的情況下也可以對其進行處理。藉由上述製程，可以製造將第一氧化物半導體區103用作通道形成區的薄膜電晶體170。圖3A示出這個步驟的截面圖。注意，這個步驟的平面圖相當於圖6。
在薄膜電晶體170中，第一氧化物半導體區103用作主動層。另一方面，其電導率低於第一氧化物半導體區103的電導率的第二氧化物半導體區104用作保護層，該保護層防止第一氧化物半導體區103暴露於大氣中，且防止第一氧化物半導體區103接觸於包含使氧化物半導體的組成或膜質變性的雜質的膜。此時，具有通道形成區且決定薄膜電晶體的電特性的第一氧化物半導體區103與組成、膜質與其類似的第二氧化物半導體區104接觸，所以可以防止由於雜質導致的組成、膜質或介面等的變化。另外，雖然用作保護層的第二氧化物半導體區104接觸於包含使氧化物半導體的組成或膜質變性的雜質的膜，但是因為其電導率低於第一氧化物半導體區103，所以不影響到薄膜電晶體的電特性。
在去除抗蝕劑掩模之後，較佳的以200℃至600℃，典型的是以250℃至500℃進行熱處理。在此將其放置在爐中，在氮氣氛下以350℃進行一個小時的熱處理。藉由該熱處理，進行In-Ga-Zn-O類非單晶膜的原子級的重新排列。由於藉由該熱處理而釋放阻礙載流子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。另外，進行熱處理的時序只要在形成第二In-Ga-Zn-O類非單晶膜之後，就沒有特別的限制，例如也可以在形成像素電極之後進行。
接著，形成覆蓋薄膜電晶體170的保護絕緣層107。作為保護絕緣層107，可以使用利用濺射法等而得到的氮 化矽膜、氧化矽膜、氧氮化矽膜、氧化鋁膜、氧化鉭膜等。
接著，進行第五光微影製程，形成抗蝕劑掩模，並藉由對保護絕緣層107的蝕刻來形成到達源極電極層或汲極電極層105b的接觸孔125。此外，藉由在此的蝕刻，形成到達第二端子122的接觸孔127、到達連接電極120的接觸孔126。圖3B表示這個步驟的截面圖。
接著，在去除抗蝕劑掩模之後，形成透明導電膜。作為透明導電膜的材料，藉由濺射法及或真空蒸鍍法等形成氧化銦(In2O3)、氧化銦氧化錫合金(In2O3-SnO2、縮寫為ITO)等。使用鹽酸之類的溶液對這些材料進行蝕刻處理。然而，由於對ITO的蝕刻特別容易產生殘渣，因此也可以使用氧化銦氧化鋅合金(In2O3-ZnO)，以便改善蝕刻加工性。
接著，進行第六光微影製程，形成抗蝕劑掩模，並藉由蝕刻去除不需要的部分，來形成像素電極層110。像素電極層110透過接觸孔125與源極電極層或汲極電極層105b直接連接。
此外，在該第六光微影製程中，以電容部中的閘極絕緣層102及保護絕緣層107為電介質並使用電容佈線108和像素電極層110形成儲存電容。
另外，在該第六光微影製程中，使用抗蝕劑掩模覆蓋第一端子及第二端子並使形成在端子部的透明導電膜128、129殘留。透明導電膜128、129成為用來與FPC連 接的電極或佈線。形成在與第一端子121直接連接的連接電極120上的透明導電膜128是用作閘極佈線的輸入端子的連接用端子電極。形成在第二端子122上的透明導電膜129是用作源極佈線的輸入端子的連接用端子電極。
接著，去除抗蝕劑掩模。圖3C示出這個步驟的截面圖。另外，圖7相當於這個步驟的平面圖。
此外，圖8A-1和圖8A-2分別示出這個步驟的閘極佈線端子部的截面圖及平面圖。圖8A-1相當於沿著圖8A-2中的C1-C2線的截面圖。在圖8A-1中，形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的連接用端子電極。另外，在圖8A-1中，在端子部中，使用與閘極佈線相同的材料形成的第一端子151和使用與源極佈線相同的材料形成的連接電極153隔著閘極絕緣層152互相重疊，並互相電連接。另外，連接電極153與透明導電膜155透過設置在保護絕緣膜154中的接觸孔直接連接並導通。
另外，圖8B-1及圖8B-2分別示出源極佈線端子部的截面圖及平面圖。此外，圖8B-1相當於沿著圖8B-2中的D1-D2線的截面圖。在圖8B-1中，形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的連接用端子電極。另外，在圖8B-1中，在端子部中，使用與閘極佈線相同的材料形成的電極156隔著閘極絕緣層152重疊於與源極佈線電連接的第二端子150的下方。電極156不與第二端子150電連接，藉由將電極156設定為與第二端子 150不同的電位，例如浮動狀態、GND、0V等，可以形成作為對雜波的措施的電容或作為對靜電的措施的電容。此外，第二端子150隔著保護絕緣膜154與透明導電膜155電連接。
根據像素密度設置多個閘極佈線、源極佈線及電容佈線。此外，在端子部中，排列地配置多個具有與閘極佈線相同的電位的第一端子、多個具有與源極佈線相同的電位的第二端子、多個具有與電容佈線相同的電位的第三端子等。各端子的數量可以是任意的，實施者適當地決定各端子的數量，即可。
像這樣，藉由六次的光微影製程，使用六個光掩模可以完成包括底閘型的n通道型薄膜電晶體的薄膜電晶體170的像素薄膜電晶體部、儲存電容。而且，藉由對應於每一個像素將該像素薄膜電晶體部、儲存電容配置為矩陣狀來構成像素部，可以將其用作用來製造主動矩陣型顯示裝置的一個基板。在本說明書中，為方便起見將這種基板稱為主動矩陣基板。
當製造主動矩陣型液晶顯示裝置時，在主動矩陣基板和設置有對置電極的對置基板之間設置液晶層，固定主動矩陣基板和對置基板。另外，在主動矩陣基板上設置與設置在對置基板上的對置電極電連接的共同電極，在端子部設置與共同電極電連接的第四端子。該第四端子是用來將共同電極設定為固定電位例如GND、0V等的端子。
此外，本實施例模式不局限於圖7的像素結構。圖9 示出與圖7不同的像素結構的例子。圖9示出一例，其中不設置電容佈線，並隔著保護絕緣膜及閘極絕緣層重疊像素電極與相鄰的像素的閘極佈線來形成儲存電容。在此情況下，可以省略電容佈線及與電容佈線連接的第三端子。另外，在圖9中，使用相同的附圖標記說明與圖7相同的部分。
在主動矩陣型液晶顯示裝置中，藉由驅動配置為矩陣狀的像素電極，在螢幕上形成顯示圖案。詳細地說，藉由在被選擇的像素電極和對應於該像素電極的對置電極之間施加電壓，進行配置在像素電極和對置電極之間的液晶層的光學調制，該光學調制被觀察者識別為顯示圖案。
當液晶顯示裝置顯示動態圖像時，由於液晶分子本身的響應慢，所以有產生餘象或動態圖像的模糊的問題。有一種被稱為黑插入的驅動技術，該驅動技術為了改善液晶顯示裝置的動態圖像特性，而在每隔一幀進行整個表面的黑顯示。
此外，還有一種被稱為倍速驅動的驅動技術，該倍速驅動是指藉由將通常的垂直同步頻率設定為1.5倍以上，較佳的為2倍以上來改善動態圖像特性。
另外，還有如下驅動技術：為了改善液晶顯示裝置的動態圖像特性，而作為背光燈使用多個LED(發光二極體)光源或多個EL光源等構成面光源，並使構成面光源的各光源獨立地在一個幀期間內進行間歇發光驅動。作為面光源，可以使用三種以上的LED或白色發光的LED。 由於可以獨立地控制多個LED，因此也可以按照液晶層的光學調製的切換時序使LED的發光時序同步。因為在這種驅動技術中可以部分地關斷LED，所以尤其是在進行一個螢幕中的黑色顯示區所占的比率高的圖像顯示的情況下，液晶顯示裝置可以得到耗電量的減少效果。
藉由組合這些驅動技術，可以比現有的液晶顯示裝置進一步改善液晶顯示裝置的動態圖像特性等的顯示特性。
由於根據本實施例模式而得到的n通道型薄膜電晶體將氧化物半導體用於通道形成區並具有良好的動態特性，因此可以組合這些驅動技術。更佳的將In-Ga-Zn-O類非單晶膜用於通道形成區。
此外，在製造發光顯示裝置的情況下，因為將有機發光元件的一方電極(也稱為陰極)設定為低電源電位，例如GND、0V等，所以在端子部設置用來將陰極設定為低電源電位，例如GND、0V等的第四端子。此外，在製造發光顯示裝置的情況下，除了源極佈線及閘極佈線之外還設置電源供給線。由此，在端子部設置與電源供給線電連接的第五端子。
如上所述，藉由在用作主動層的第一氧化物半導體區和薄膜電晶體的保護絕緣層之間形成其電導率低於第一氧化物半導體區的電導率並用作保護層的第二氧化物半導體區，可以防止第一氧化物半導體區的組成的變化或膜質的劣化，並且可以使薄膜電晶體的電特性穩定。
藉由將該薄膜電晶體用於顯示裝置的像素部及驅動電 路部，可以提供電特性高且可靠性優越的顯示裝置。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式3]
在本實施例模式中，參照圖10說明與實施例模式1所示的薄膜電晶體不同形狀的薄膜電晶體。
圖10示出本實施例模式的底閘結構的薄膜電晶體。在圖10所示的薄膜電晶體中，在基板100上設置有閘極電極層101，在閘極電極層101上設置有閘極絕緣層102，在閘極絕緣層102上設置有源極電極層或汲極電極層105a、105b，源極電極層或汲極電極層105a、105b上設置有緩衝層301a、301b，在閘極絕緣層102、緩衝層301a、301b上設置有第一氧化物半導體區103，在第一氧化物半導體區103上設置有其電導率低於第一氧化物半導體區103的電導率的第二氧化物半導體區104。注意，第一氧化物半導體區103和第二氧化物半導體區104既可以一起形成在同一氧化物半導體層中，又可以作為不同氧化物半導體層分別形成。另外，在第一氧化物半導體區103和第二氧化物半導體區104之間也可以存在其電導率逐漸或連續地變化的氧化物半導體的中間區。另外，氧化物半導體中間區既可以與第一氧化物半導體區103及第二氧化物半導體區104一起形成在同一氧化物半導體層中，又可以形成與第一氧化物半導體區103及第二氧化物半導體區 104不同的氧化物半導體層。
另外，源極電極層或汲極電極層105a、105b具有由第一導電膜112a、112b、第二導電膜113a、113b、第三導電膜114a、114b構成的三層結構。也就是說，圖10所示的薄膜電晶體具有如下結構，即：在實施例模式1中的圖1A和1B所示的薄膜電晶體的第一氧化物半導體區103和源極電極層或汲極電極層105a、105b之間設置有緩衝層301a、301b。
作為用作源區或汲區的緩衝層301a、301b，可以使用實施例模式1所示的形成第一氧化物半導體區103及第二氧化物半導體區104的氧化物半導體。並且，緩衝層較佳的與第一氧化物半導體區103及第二氧化物半導體區104同樣地使用包含In、Ga及Zn的氧化物半導體膜的In-Ga-Zn-O類非單晶膜來形成。但是，緩衝層301a、301b具有n型導電型，並且其電導率高於第一氧化物半導體區103及第二氧化物半導體區104的電導率。例如，較佳的緩衝層301a、301b的電導率大於1.0×10-3S/cm。另外，當作為緩衝層301a、301b使用In-Ga-Zn-O類非單晶膜時，使用至少包含非晶矽成分的In-Ga-Zn-O類非單晶膜，有時在非晶結構中包含晶粒(奈米晶體)。晶粒(奈米晶體)的直徑為1nm至10nm，典型的為2nm至4nm左右。
藉由濺射法形成用於緩衝層301a、301b的氧化物半導體膜。作為氧化物半導體膜的具體的成膜條件的例子， 使用直徑為8英寸的包含In、Ga以及Zn的氧化物半導體靶材(In2O3：Ga2O3：ZnO=1：1：1)，基板和靶材之間的距離為170mm，壓力為0.4Pa，直流(DC)電源為0.5kW，成膜氣體Ar：O2=50：1(sccm)，將成膜溫度設定為室溫來進行濺射成膜。注意，上述晶粒(奈米晶體)藉由適當地調節靶材的成分比、成膜壓力(0.1Pa至2.0Pa)、電力(250W至3000W：8英寸Φ)、溫度(室溫至100℃)、反應性濺射的成膜條件等，可以調節是否有晶粒，晶粒的密度，直徑尺寸。
但是，用作緩衝層301a、301b的氧化物半導體膜與用作第一氧化物半導體區103及第二氧化物半導體區104的氧化物半導體膜的成膜條件不同。用作第一氧化物半導體區103及第二氧化物半導體區104的氧化物半導體膜的成膜條件中的氧氣流量的比率小於用作緩衝層301a、301b的氧化物半導體膜的成膜條件中的氧氣流量的比率。例如，較佳的將用作緩衝層301a、301b的氧化物半導體膜的成膜條件設定為成膜氣體整體中的氧氣流量的比率低於10體積%。另外，也可以將用作緩衝層301a、301b的氧化物半導體膜的成膜條件設定為在成膜氣體中不包含氧氣的氬等稀有氣體的氣氛下。
用作緩衝層301a、301b的氧化物半導體膜的厚度為5nm至20nm。當然，當在膜中包含晶粒時，所包含的晶粒的尺寸不超過膜厚度。在本實施例模式中，用作緩衝層301a、301b的氧化物半導體膜的厚度為5nm。
另外，也可以使緩衝層301a、301b包含賦予n型的雜質元素。作為雜質元素可以使用如鎂、鋁、鈦、鐵、錫、鈣、鍺、鈧、釔、鋯、鉿、硼、鉈、鉛等。當使緩衝層包含鎂、鋁、鈦等時，具有對氧的阻擋效果等，且藉由成膜之後的加熱處理等可以將氧化物半導體層的氧濃度保持於最合適的範圍內。
另外，緩衝層的載流子濃度範圍較佳為1×1018/cm3以上(1×1022/cm3以下)。
如上所述，藉由設置緩衝層301a、301b，可以在第一氧化物半導體區103和源極電極層或汲極電極層105a、105b之間，與肖特基接面的形成相比提高熱穩定性，並且可以使薄膜電晶體的工作特性穩定。另外，因為導電性優越，所以即使施加有高汲極電壓也可以保持良好的遷移率。
注意，關於本實施例模式的薄膜電晶體的緩衝層301a、301b之外的結構和材料參照實施例模式1。
本實施例模式的薄膜電晶體的製造製程與實施例模式2所示的薄膜電晶體的製造製程大致相同。首先，藉由實施例模式2所示的方法形成第一導電膜112至第三導電膜114，並藉由上述方法連續地利用濺射來形成用來形成緩衝層301a、301b的氧化物半導體膜302(參照圖11A)。接著，藉由第三光微影製程，與第一導電膜112至第三導電膜114同時將氧化物半導體膜302蝕刻為島狀，來形成源極電極層或汲極電極層105a、105b及氧化物半導體膜 3021a、302b，並且以與實施例模式2同樣的方法進行反濺射(參照圖11B)。然後，在藉由實施例模式2所示的方法形成第一氧化物半導體區103及第二氧化物半導體區104時，與此同時蝕刻氧化物半導體膜302a、302b，來形成緩衝層301a、301b(參照圖11C)。以後的製程與實施例模式2同樣。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式4]
在本實施例模式中，使用圖30說明與實施例模式1及實施例模式3所示的薄膜電晶體不同的形狀的薄膜電晶體。
在圖30A和30B中示出本實施例模式的底閘結構的薄膜電晶體。在圖30A和30B所示的薄膜電晶體中，在基板100上設置有閘極電極層101，在閘極電極層101上設置有閘極絕緣層102，在閘極絕緣層102上設置有源極電極層或汲極電極層105a、105b，在閘極絕緣層102和源極電極層或汲極電極層105a、105b上設置有第一氧化物半導體區103，在第一氧化物半導體區103上設置有其電導率低於第一氧化物半導體區103的電導率的第二氧化物半導體區104。注意，第一氧化物半導體區103和第二氧化物半導體區104既可以一起形成在同一氧化物半導體層中，又可以作為不同氧化物半導體層分別形成。另外， 在第一氧化物半導體區103和第二氧化物半導體區104之間也可以存在其電導率逐漸或連續地變化的氧化物半導體的中間區。另外，氧化物半導體中間區既可以與第一氧化物半導體區103及第二氧化物半導體區104一起形成在同一氧化物半導體層中，又可以形成與第一氧化物半導體區103及第二氧化物半導體區104不同的氧化物半導體層。
源極電極層或汲極電極層105a、105b具有由第一導電膜112a、112b、第二導電膜113a、113b、第三導電膜114a、114b構成的三層結構。另外，源極電極層或汲極電極層105a、105b的側面設置有絕緣層。在圖30A中，在源極電極層或汲極電極層105a、105b的側面形成有氧化膜403a、403b，並且在圖30B中，在源極電極層或汲極電極層105a、105b的側面形成有側壁絕緣層404a、404b。
也就是說，圖30A所示的薄膜電晶體具有如下結構，即：透過氧化膜403a、403b在實施例模式1中的圖1A和1B所示的薄膜電晶體的第一氧化物半導體區103部分地接觸於源極電極層或汲極電極層105a、105b的側面部。圖30B所示的薄膜電晶體具有如下結構，即：透過側壁絕緣層404a、404b在實施例模式1中的圖1A和1B所示的薄膜電晶體的第一氧化物半導體區103部分地接觸於源極電極層或汲極電極層105a、105b的側面部。
圖30A所示的氧化膜403a、403b是藉由對源極電極層或汲極電極層105a、105b的側面進行氧化而形成的。 作為氧化方法較佳的進行熱氧化、氧電漿處理或臭氧水清洗等。具體地，較佳的在形成實施例模式2的圖2C所示的源極電極層或汲極電極層105a、105b且殘留抗蝕劑掩模131的狀態下，藉由進行熱氧化、電漿氧化或臭氧水處理使源極電極層或汲極電極層105a、105b的側面氧化來形成氧化膜403a、403b。但是，當源極電極層或汲極電極層105a、105b具有不同導電膜的疊層結構時，氧化膜403a、403b也具有不同氧化膜的疊層結構。例如，當作為第一導電膜112a、112b、第三導電膜114a、114b使用鈦，而作為第二導電膜113a、113b使用包含釹的鋁合金時，氧化膜403a、403b具有從上層按氧化鈦膜、包含釹的氧化鋁合金膜、氧化鈦膜的順序層疊的三層疊層結構。注意，氧化膜403a、403b的電導率低於第一氧化物半導體區103的電導率。
圖30B所示的側壁絕緣層404a、404b由矽膜、氧化矽膜、氮氧化矽膜或氧氮化矽膜形成。具體地，在形成實施例模式2的圖2C所示的源極電極層或汲極電極層105a、105b且去除抗蝕劑掩模131之後，藉由電漿CVD法或濺射法等，覆蓋源極電極層或汲極電極層105a、105b地形成矽膜、氧化矽膜、氮氧化矽膜或氧氮化矽膜。接著，藉由進行以垂直方向為主的各向異性蝕刻來對新形成的矽膜、氧化矽膜、氮氧化矽膜或氧氮化矽膜進行部分性地蝕刻，以形成接觸於源極電極層或汲極電極層105a、105b的側面地側壁絕緣層404a、404b。此時，作 為各向異性蝕刻較佳採用乾蝕刻，作為蝕刻氣體可以使用CHF3和氦的混和氣體。但是，由於在作為側壁絕緣層使用與閘極絕緣層相同種類的矽膜時，不能獲得蝕刻的選擇比，因此有時由於上述各向異性蝕刻閘極絕緣層102也被蝕刻。
如圖30A和30B所示，藉由在源極電極層或汲極電極層105a、105b的側面上形成氧化膜403a、403b或側壁絕緣層404a、404b，可以將汲極電流的路徑形成為圍繞氧化膜403a、403b或側壁絕緣層404a、404b的路徑，而不是連接源極電極層或汲極電極層105a、105b的直線狀的路徑。由此，可以減少當薄膜電晶體處於截止狀態時流過的截止電流。另外，該效果不局限於設置有第二氧化物半導體區104的結構的薄膜電晶體，即使是沒有設置第二氧化物半導體區104的主動層為單層氧化物半導體層的結構的薄膜電晶體，藉由在源極電極層或汲極電極層105a、105b的側面上設置氧化膜403a、403b或側壁絕緣層404a、404b，也可以獲得同樣的效果。
另外，藉由在源極電極層或汲極電極層105a、105b的側面上設置氧化膜403a、403b或側壁絕緣層404a、404b，來提高第一氧化物半導體區103的覆蓋性，可以防止因臺階形狀導致的第一氧化物半導體區103的斷開。
另外，在本實施例模式中，如實施例模式3所示那樣，也可以採用在第一氧化物半導體區103和源極電極層或汲極電極層105a、105b之間設置緩衝層的結構。
注意，關於本實施例模式的氧化膜403a、403b及側壁絕緣層404a、404b之外的薄膜電晶體的結構和材料參照實施例模式1。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式5]
在本實施例模式中，在半導體裝置的一例的顯示裝置中，以下說明在同一基板上至少製造驅動電路的一部分和配置在像素部中的薄膜電晶體的例子。
根據實施例模式1至實施例模式4中的任一形成配置在像素部中的薄膜電晶體。此外，實施例模式1至實施例模式4中的任一所示的薄膜電晶體是n通道型TFT，所以將可以由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。
圖14A示出半導體裝置的一例的主動矩陣型液晶顯示裝置的方塊圖的一例。圖14A所示的顯示裝置在基板5300上包括：具有多個具備顯示元件的像素的像素部5301；選擇各像素的掃描線驅動電路5302；以及對被選擇了的像素的視頻信號輸入進行控制的信號線驅動電路5303。
像素部5301藉由從信號線驅動電路5303在行方向上延伸地配置的多個信號線S1-Sm(未圖示)與信號線驅動電路5303連接，並且藉由從掃描線驅動電路5302在列方 向上延伸地配置的多個掃描線G1-Gn(未圖示)與掃描線驅動電路5302連接，並具有對應於信號線S1-Sm以及掃描線G1-Gn配置為矩陣形的多個像素(未圖示)。並且，各像素與信號線Sj(信號線S1-Sm中的某一個)、掃描線Gi(掃描線G1-Gn中的某一個)連接。
此外，可以與實施例模式1至實施例模式4中的任一所示的薄膜電晶體是n通道型TFT，參照圖15說明由n通道型TFT構成的信號線驅動電路。
圖15所示的信號線驅動電路包括：驅動器IC5601；開關組5602_1至5602_M；第一佈線5611；第二佈線5612；第三佈線5613；以及佈線5621_1至5621_M。開關組5602_1至5602_M分別包括第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c。
驅動器IC5601連接到第一佈線5611、第二佈線5612、第三佈線5613及佈線5621_1至5621_M。而且，開關組5602_1至5602_M分別連接到第一佈線5611、第二佈線5612、第三佈線5613及分別對應於開關組5602_1至5602_M的佈線5621_1至5621_M。而且，佈線5621_1至5621_M分別透過第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到三個信號線(信號線Sm-2、信號線Sm-1、信號線Sm(m=3M))。例如，第J行的佈線5621_J(佈線5621_1至佈線5621_M中的某一個)分別透過開關組5602_J所具有的第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體 5603c連接到信號線Sj-2、信號線Sj-1、信號線Sj(j=3J)。
注意，對第一佈線5611、第二佈線5612、第三佈線5613分別輸入信號。
注意，驅動器IC5601較佳的使用單晶半導體形成。再者，開關組5602_1至5602_M較佳的形成在與像素部同一基板上。因此，較佳的透過FPC等連接驅動器IC5601和開關組5602_1至5602_M。或者，也可以藉由與像素部貼合在同一基板上等地設置單晶半導體層，來形成驅動器IC5601。
接著，參照圖16的時序圖說明圖15所示的信號線驅動電路的工作。注意，圖16的時序圖示出選擇第i列掃描線Gi時的時序圖。再者，第i列掃描線Gi的選擇期間被分割為第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3。而且，圖15的信號線驅動電路在其他列的掃描線被選擇的情況下也進行與圖16相同的工作。
注意，圖16的時序圖示出第J行的佈線5621_J分別透過第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-2、信號線Sj-1、信號線Sj的情況。
注意，圖16的時序圖示出第i列掃描線Gi被選擇的時序、第一薄膜電晶體5603a的導通/截止的時序5703a、第二薄膜電晶體5603b的導通/截止的時序5703b、第三薄膜電晶體5603c的導通/截止的時序5703c 及輸入到第J行佈線5621_J的信號5721_J。
注意，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中，分別對佈線5621_1至佈線5621_M輸入不同的視頻信號。例如，在第一子選擇期間T1輸入到佈線5621_J的視頻信號輸入到信號線Sj-2，在第二子選擇期間T2輸入到佈線5621_J的視頻信號輸入到信號線Sj-1，在第三子選擇期間T3輸入到佈線5621_J的視頻信號輸入到信號線Sj。再者，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中輸入到佈線5621_J的視頻信號分別為Data_j-2、Data_j-1、Data_j。
如圖16所示，在第一子選擇期間T1中，第一薄膜電晶體5603a導通，第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-2透過第一薄膜電晶體5603a輸入到信號線Sj-2。在第二子選擇期間T2中，第二薄膜電晶體5603b導通，第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第二薄膜電晶體5603b輸入到信號線Sj-1。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的Data_j藉由第三薄膜電晶體5603c輸入到信號線Sj。
據此，圖15的信號線驅動電路藉由將一個閘極選擇期間分割為三個從而可以在一個閘極選擇期間中從一個佈 線5621將視頻信號輸入到三個信號線。因此，圖15的信號線驅動電路可以將形成有驅動器IC5601的基板和形成有像素部的基板的連接數設定為信號線數的大約1/3。藉由將連接數設定為大約1/3，可以提高圖15的信號線驅動電路的可靠性、成品率等。
注意，只要能夠如圖15所示，將一個閘極選擇期間分割為多個子選擇期間，並在各子選擇期間中從某一個佈線向多個信號線分別輸入視頻信號，就對於薄膜電晶體的配置、數量及驅動方法等沒有限制。
例如，當在三個以上的子選擇期間的每個中從一個佈線將視頻信號分別輸入到三個以上的信號線時，追加薄膜電晶體及用來控制薄膜電晶體的佈線，即可。但是，當將一個閘極選擇期間分割為四個以上的子選擇期間時，一個子選擇期間變短。因此，較佳的將一個閘極選擇期間分割為兩個或三個子選擇期間。
作為另一例，也可以如圖17的時序圖所示，將一個選擇期間分割為預充電期間Tp、第一子選擇期間T1、第二子選擇期間T2、第三子選擇期間T3。再者，圖17的時序圖示出選擇第i列掃描線Gi的時序、第一薄膜電晶體5603a的導通/截止的時序5803a、第二薄膜電晶體5603b的導通/截止的時序5803b、第三薄膜電晶體5603c的導通/截止的時序5803c以及輸入到第J行佈線5621_J的信號5821_J。如圖17所示，在預充電期間Tp中，第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電 晶體5603c導通。此時，輸入到佈線5621_J的預充電電壓Vp透過第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c分別輸入到信號線Sj-2、信號線Sj-1、信號線Sj。在第一子選擇期間T1中，第一薄膜電晶體5603a導通，第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-2藉由第一薄膜電晶體5603a輸入到信號線Sj-2。在第二子選擇期間T2中，第二薄膜電晶體5603b導通，第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第二薄膜電晶體5603b輸入到信號線Sj-1。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的Data_j藉由第三薄膜電晶體5603c輸入到信號線Sj。
據此，因為應用了圖17的時序圖的圖15的信號線驅動電路可以藉由在子選擇期間之前提供預充電選擇期間來對信號線進行預充電，所以可以高速地進行對像素的視頻信號的寫入。注意，在圖17中，使用相同的附圖標記來表示與圖16相同的部分，而省略對於同一部分或具有相同的功能的部分的詳細說明。
此外，說明掃描線驅動電路的結構。掃描線驅動電路包括移位暫存器、緩衝器。此外，根據情況，還可以包括位準轉移器。在掃描線驅動電路中，藉由對移位暫存器輸入時鐘信號(CLK)及起始脈衝信號(SP)，生成選擇信 號。所生成的選擇信號在緩衝器中被緩衝放大，並供給到對應的掃描線。掃描線連接到一列的像素的電晶體的閘極電極。而且，由於需要將一列上的像素的電晶體同時導通，因此使用能夠產生大電流的緩衝器。
參照圖18和圖19說明用於掃描線驅動電路的一部分的移位暫存器的一個方式。
圖18示出移位暫存器的電路結構。圖18所示的移位暫存器由正反器5701_1至5701_n的多個正反器構成。此外，輸入第一時鐘信號、第二時鐘信號、起始脈衝信號、重置信號來進行工作。
說明圖18的移位暫存器的連接關係。第一級正反器5701_1連接到第一佈線5711、第二佈線5712、第四佈線5714、第五佈線5715、第七佈線5717_1及第七佈線5717_2。另外，第二級正反器5701_2連接到第三佈線5713、第四佈線5714、第五佈線5715、第七佈線5717_1、第七佈線5717_2及第七佈線5717_3。
與此同樣，第i級正反器5701_i(正反器5701_1至5701_n中的任一個)連接到第二佈線5712或第三佈線5713的一方、第四佈線5714、第五佈線5715、第七佈線5717_i-1、第七佈線5717_i及第七佈線5717_i+1。在此，在i為奇數的情況下，第i級正反器5701_i連接到第二佈線5712，在i為偶數的情況下，第i級正反器5701_1連接到第三佈線5713。
另外，第n級正反器5701_n連接到第二佈線5712或 第三佈線5713的一方、第四佈線5714、第五佈線5715、第七佈線5717_n-1、第七佈線5717_n及第六佈線5716。
注意，第一佈線5711、第二佈線5712、第三佈線5713、第六佈線5716也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第四佈線5714、第五佈線5715也可以分別稱為第一電源線、第二電源線。
接著，使用圖19說明圖18所示的正反器的詳細結構。圖19所示的正反器包括第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578。注意，第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578是n通道型電晶體，並且當閘極-源極間電壓(Vgs)超過臨界值電壓(Vth)時它們成為導通狀態。
另外，圖19所示的正反器具有第一佈線5501、第二佈線5502、第三佈線5503、第四佈線5504、第五佈線5505及第六佈線5506。
在此示出將所有薄膜電晶體設定有增強型n通道型電晶體的例子，但是沒有特別的限制，例如即使使用空乏型n通道型電晶體也可以驅動驅動電路。
接著，下面示出圖18所示的正反器的連接結構。
第一薄膜電晶體5571的第一電極(源極電極及汲極電極中的一方)連接到第四佈線5504，並且第一薄膜電晶體5571的第二電極(源極電極及汲極電極中的另一方)連接到第三佈線5503。
第二薄膜電晶體5572的第一電極連接到第六佈線5506，並且第二薄膜電晶體5572的第二電極連接到第三佈線5503。
第三薄膜電晶體5573的第一電極連接到第五佈線5505，第三薄膜電晶體5573的第二電極連接到第二薄膜電晶體5572的閘極電極，第三薄膜電晶體5573的閘極電極連接到第五佈線5505。
第四薄膜電晶體5574的第一電極連接到第六佈線5506，第四薄膜電晶體5574的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第四薄膜電晶體5574的閘極電極連接到第一薄膜電晶體5571的閘極電極。
第五薄膜電晶體5575的第一電極連接到第五佈線5505，第五薄膜電晶體5575的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第五薄膜電晶體5575的閘極電極連接到第一佈線5501。
第六薄膜電晶體5576的第一電極連接到第六佈線5506，第六薄膜電晶體5576的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第六薄膜電晶體5576的閘極電極連接到第二薄膜電晶體5572的閘極電極。
第七薄膜電晶體5577的第一電極連接到第六佈線5506，第七薄膜電晶體5577的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第七薄膜電晶體5577的閘極電極連接到第二佈線5502。第八薄膜電晶體5578的第一電極連接到第六佈線5506，第八薄膜電晶體5578的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第八薄膜電晶體5578的閘極電極連接到第一佈線5501。
注意，以第一薄膜電晶體5571的閘極電極、第四薄膜電晶體5574的閘極電極、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極以及第七薄膜電晶體5577的第二電極的連接部為節點5543。再者，以第二薄膜電晶體5572的閘極電極、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體5576的閘極電極以及第八薄膜電晶體5578的第二電極的連接部為節點5544。
注意，第一佈線5501、第二佈線5502、第三佈線5503以及第四佈線5504也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第五佈線5505、第六佈線5506也可以分別稱為第一電源線、第二電源線。
在第i級正反器5701_i中，圖19中的第一佈線5501和圖18中的第七佈線5717_i-1連接。另外，圖19中的第二佈線5502和圖18中的第七佈線5717_i+1連接。另外，圖19中的第三佈線5503和第七佈線5717_i連接。 而且，圖19中的第六佈線5506和第五佈線5715連接。
在i為奇數的情況下，圖19中的第四佈線5504連接到圖18中的第二佈線5712，在i為偶數的情況下，圖19中的第四佈線5504連接到圖18中的第三佈線5713。另外，圖19中的第五佈線5505和圖18中的第四佈線5714連接。
在第一級正反器5701_1中，圖19中的第一佈線5501連接到圖18中的第一佈線5711。另外，在第n級正反器5701_n中，圖19中的第二佈線5502連接到圖18中的第六佈線5716。
此外，也可以僅使用與實施例模式1至實施例模式4中的任一所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。因為與實施例模式1至實施例模式4中的任一所示的n通道型TFT的電晶體遷移率大，所以可以提高驅動電路的驅動頻率。另外，由於與實施例模式1至實施例模式4中的任一所示的n通道型TFT利用In-Ga-Zn-O類非單晶膜的源區或汲區減少寄生電容，因此頻率特性(稱為f特性)高。例如，由於可以使用與實施例模式1至實施例模式4中的任一所示的n通道型TFT的掃描線驅動電路進行高速工作，因此可以提高幀頻率或實現黑屏插入等。
再者，藉由增大掃描線驅動電路的電晶體的通道寬度，或配置多個掃描線驅動電路等，可以實現更高的幀頻率。在配置多個掃描線驅動電路的情況下，藉由將用來驅 動偶數行的掃描線的掃描線驅動電路配置在一側，並將用來驅動奇數行的掃描線的掃描線驅動電路配置在其相反一側，可以實現幀頻率的提高。此外，藉由使用多個掃描線驅動電路對同一掃描線輸出信號，有利於顯示裝置的大型化。
此外，在製造半導體裝置的一例的主動矩陣型發光顯示裝置的情況下，因為至少在一個像素中配置多個薄膜電晶體，因此較佳配置多個掃描線驅動電路。圖14B示出主動矩陣型發光顯示裝置的方塊圖的一例。
圖14B所示的發光顯示裝置在基板5400上包括：具有多個具備顯示元件的像素的像素部5401；選擇各像素的第一掃描線驅動電路5402及第二掃描線驅動電路5404；以及控制對被選擇的像素的視頻信號的輸入的信號線驅動電路5403。
在輸入到圖14B所示的發光顯示裝置的像素的視頻信號為數位方式的情況下，藉由切換電晶體的導通和截止，像素處於發光或非發光狀態。因此，可以採用面積灰度法或時間灰度法進行灰度顯示。面積灰度法是一種驅動法，其中藉由將一個像素分割為多個子像素並根據視頻信號分別驅動各子像素，來進行灰度顯示。此外，時間灰度法是一種驅動法，其中藉由控制像素發光的期間，來進行灰度顯示。
因為發光元件的回應速度比液晶元件等高，所以與液晶元件相比適合於時間灰度法。在具體地採用時間灰度法 進行顯示的情況下，將一個幀期間分割為多個子幀期間。然後，根據視頻信號，在各子幀期間中使像素的發光元件處於發光或非發光狀態。藉由將一個幀期間分割為多個子幀期間，可以利用視頻信號控制在一個幀期間中像素實際上發光的期間的總長度，並可以進行灰度顯示。
注意，在圖14B所示的發光顯示裝置中示出一種例子，其中當在一個像素中配置兩個開關TFT時，使用第一掃描線驅動電路5402生成輸入到一方的開關TFT的閘極佈線的第一掃描線的信號，而使用第二掃描線驅動電路5404生成輸入到另一方的開關TFT的閘極佈線的第二掃描線的信號。但是，也可以使用一個掃描線驅動電路生成輸入到第一掃描線的信號和輸入到第二掃描線的信號。此外，例如根據一個像素所具有的開關TFT的數量，可能會在各像素中設置多個用來控制開關元件的工作的掃描線。在此情況下，既可以使用一個掃描線驅動電路生成輸入到多個掃描線的所有信號，又可以使用多個掃描線驅動電路生成輸入到多個掃描線的所有信號。
此外，在發光顯示裝置中也可以將能夠由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。另外，也可以僅使用與實施例模式1至實施例模式4所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。
此外，上述驅動電路除了液晶顯示裝置及發光顯示裝置以外還可以用於利用與開關元件電連接的元件來驅動電 子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙相同的易讀性、耗電量比其他的顯示裝置小、可形成為薄且輕的形狀。
作為電泳顯示器可考慮各種方式。電泳顯示器是如下裝置，即在溶劑或溶質中分散有包含具有正電荷的第一粒子和具有負電荷的第二粒子的多個微囊，並且藉由對微囊施加電場使微囊中的粒子向相互相反的方向移動，以僅顯示集中在一方的粒子的顏色。注意，第一粒子或第二粒子包含染料，且在沒有電場時不移動。此外，第一粒子和第二粒子的顏色不同(包含無色)。
像這樣，電泳顯示器是利用所謂的介電電泳效應的顯示器。在該介電電泳效應中，介電常數高的物質移動到高電場區。
將在溶劑中分散有上述微囊的材料稱作電子墨水，該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用彩色濾光片或具有色素的粒子來進行彩色顯示。
此外，藉由在主動矩陣基板上適當地設置多個上述微囊，使得微囊夾在兩個電極之間就完成了主動矩陣型顯示裝置，若當對微囊施加電場時可以進行顯示。例如，可以使用利用與實施例模式1至實施例模式4的薄膜電晶體來得到的主動矩陣基板。
此外，作為微囊中的第一粒子及第二粒子，採用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶 材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種或這些材料的組合材料即可。
藉由上述製程，可以製造作為半導體裝置可靠性高的顯示裝置。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式6]
藉由製造實施例模式1至實施例模式4所示的薄膜電晶體並將該薄膜電晶體用於像素部及驅動電路，從而可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，可以將實施例模式1至實施例模式4的薄膜電晶體使用於驅動電路的一部分或全部並一體地形成在與像素部同一基板上，從而形成系統型面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。在發光元件的範疇內包括利用電流或電壓控制亮度的元件，具體而言，包括無機EL(電致發光)元件、有機EL元件等。此外，也可以應用電子墨水等的對比度因電作用而變化的顯示媒體。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。再者，關於一種元件基板，該元件基板相當於製造該顯示裝置的過程中的顯示元件完成之前的一個方式，並且它在多個各像素中分 別具備用於將電流供給到顯示元件的單元。具體而言，元件基板既可以是只形成有顯示元件的像素電極的狀態，又可以是形成成為像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態，而可以採用各種方式。
注意，本說明書中的顯示裝置是指圖像顯示裝置、顯示裝置、或光源(包括照明裝置)。另外，顯示裝置還包括安裝有連接器，諸如FPC(撓性印刷電路)、TAB(載帶自動鍵合)帶或TCP(載帶封裝)的模組；將印刷線路板固定到TAB帶或TCP端部的模組；藉由COG(玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
在本實施例模式中，參照圖22A-1、22A-2以及22B說明相當於半導體裝置的一個實施例的液晶顯示面板的外觀及截面。圖22A-1、22A-2是一種面板的俯視圖，其中利用密封材料4005將包括用作氧化物半導體層的形成在第一基板4001上的實施例模式1至實施例模式4所示的In-Ga-Zn-O類非單晶膜的可靠性高的薄膜電晶體4010、4011及液晶元件4013密封在第一基板4001和第二基板4006之間。圖22B相當於沿著圖22A-1、22A-2的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶 層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在與第一基板4001上的由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。
注意，對於另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、引線鍵合方法或TAB方法等。圖22A-1是藉由COG方法安裝信號線驅動電路4003的例子，而圖22A-2是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖22B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設置有絕緣層4020、4021。
對薄膜電晶體4010、4011可以應用實施例模式1至實施例模式4所示的包括用作氧化物半導體層的In-Ga-Zn-O類非單晶膜的可靠性高的薄膜電晶體。在本實施例模式中，薄膜電晶體4010、4011是n通道型薄膜電晶體。
此外，液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件 4013。注意，像素電極層4030、對置電極層4031分別設置有用作對準膜的絕緣層4032、4033，且隔著絕緣層4032、4033夾有液晶層4008。
注意，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型的是不銹鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，還可以使用具有將鋁箔夾在PVF膜之間或聚酯膜之間的結構的薄片。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔件，並且它是為控制像素電極層4030和對置電極層4031之間的距離(單元間隙)而設置的。注意，還可以使用球狀間隔件。另外，對置電極層4031與設置在與薄膜電晶體4010同一基板上的共同電位線電連接。使用共同連接部，可以透過配置在一對基板之間的導電性粒子電連接對置電極層4031和共同電位線。此外，將導電性粒子包含在密封材料4005中。
另外，還可以使用不使用對準膜的顯示藍相的液晶。藍相是液晶相的一種，是指當使膽甾相液晶的溫度上升時即將從膽甾相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將使用混合有5重量%以上的手性試劑的液晶組成物而使用於液晶層4008。包含顯示藍相的液晶和手性試劑的液晶組成物的回應速度短，即為10μs至100μs，並且由於其具有光 學各向同性而不需要取向處理從而視角依賴小。
另外，雖然本實施例模式示出透過型液晶顯示裝置的例子，但是也可以應用於反射型液晶顯示裝置或半透過型液晶顯示裝置。
另外，雖然在本實施例模式的液晶顯示裝置中示出在基板的外側(可見的一側)設置偏光板，並在內側依次設置著色層、用於顯示元件的電極層的例子，但是也可以在基板的內側設置偏光板。另外，偏光板和著色層的疊層結構也不局限於本實施例模式的結構，只要根據偏光板和著色層的材料或製造製程條件適當地設定即可。另外，還可以設置用作黑底的遮光膜。
另外，在本實施例模式中，使用用作保護膜或平坦化絕緣膜的絕緣層(絕緣層4020、絕緣層4021)覆蓋在實施例模式1至實施例模式4中得到的薄膜電晶體，以降低薄膜電晶體的表面凹凸並提高薄膜電晶體的可靠性。另外，因為保護膜用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的進入，所以較佳的採用緻密的膜。利用濺射法並利用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層而形成保護膜即可。雖然在本實施例模式中示出利用濺射法形成保護膜的例子，但是並不局限於此，而使用各種方法形成保護膜即可。
在此，作為保護膜形成疊層結構的絕緣層4020。在此，作為絕緣層4020的第一層利用濺射法形成氧化矽 膜。當作為保護膜使用氧化矽膜時，對用作源極電極層及汲極電極層的鋁膜的小丘防止有效。
另外，作為保護膜的第二層形成絕緣層。在此，利用濺射法形成氮化矽膜作為絕緣層4020的第二層。當使用氮化矽膜作為保護膜時，可以抑制鈉等的可動離子進入到半導體區域中而使TFT的電特性變化。
另外，也可以在形成保護膜之後進行對氧化物半導體層的退火(300℃至400℃)。
另外，形成絕緣層4021作為平坦化絕緣膜。作為絕緣層4021，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層4021。
另外，矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。作為矽氧烷類樹脂的取代基可以使用有機基(例如烷基、芳基)、氟基團。另外，有機基可以具有氟基團。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮片、輥塗機、幕塗機、刮刀塗布機等。在使用材料液形成絕緣層4021的情況下，也可以在進行焙燒的製程中同時進行對 氧化物半導體層的退火(300℃至400℃)。藉由兼作絕緣層4021的焙燒製程和對氧化物半導體層的退火，可以有效地製造半導體裝置。
作為像素電極層4030、對置電極層4031，可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極層4030、對置電極層4031。使用導電組成物形成的像素電極的薄層電阻較佳為10000Ω/□以下，並且其波長為550nm時的透光率較佳為70%以上。另外，導電組成物所包含的導電高分子的電阻率較佳為0.1Ω‧cm以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供給的。
在本實施例模式中，連接端子電極4015由與液晶元件4013所具有的像素電極層4030相同的導電膜形成，並且端子電極4016由與薄膜電晶體4010、4011的源極電極 層及汲極電極層相同的導電膜形成。
連接端子電極4015透過各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，雖然在圖22A-1、22A-2以及22B中示出另行形成信號線驅動電路4003並將它安裝在第一基板4001上的例子，但是本實施例模式不局限於該結構。既可以另行形成掃描線驅動電路而安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖23示出使用應用實施例模式1至實施例模式4所示的TFT製造的TFT基板2600來構成液晶顯示模組作為半導體裝置的一例。
圖23是液晶顯示模組的一例，利用密封材料2602固定TFT基板2600和對置基板2601，並在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604、著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605，並且當採用RGB方式時，對應於各像素設置有分別對應於紅色、綠色、藍色的著色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、擴散板2613。光源由冷陰極管2610和反射板2611構成，電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接，且其中組裝有控制電路及電源電路等的外部電路。此外，也可以以在偏光板和液晶層之間具有相位差板的狀態下層疊。
作為液晶顯示模組可以採用TN(扭曲向列；Twisted Nematic)模式、IPS(平面內轉換；In-Plane-Switching)模式、FFS(邊緣電場轉換；Fringe Field Switching)模式、MVA(多疇垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向排列；Patterned Vertical Alignment)模式、ASM(軸對稱排列微胞；Axially Symmetric aligned Micro-cell)模式、OCB(光學補償雙折射；Optically Compensated Birefringence)模式、FLC(鐵電性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶；AntiFerroelectric Liquid Crystal)模式等。
藉由上述製程，可以製造作為半導體裝置可靠性高的液晶顯示裝置。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式7]
在本實施例模式中，作為應用了實施例模式1至實施例模式4所示的薄膜電晶體的半導體裝置示出電子紙的例子。
在圖13中，作為半導體裝置的例子示出主動矩陣型電子紙。作為用於半導體裝置的薄膜電晶體581，可以應用實施例模式1至實施例模式4所示的薄膜電晶體。
圖13的電子紙是採用扭轉球顯示方式(twist ball type)的顯示裝置的例子。扭轉球顯示方式是指一種方 法，其中將分別塗成白色和黑色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間，並在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
密封在基板580和基板596之間的薄膜電晶體581是底閘結構的薄膜電晶體，並且源極電極層或汲極電極層在形成於絕緣層583、584、585中的開口中接觸於第一電極層587並與它電連接。在第一電極層587和第二電極層588之間設置有球形粒子589，該球形粒子589具有黑色區590a、白色區590b，且其周圍包括充滿了液體的空洞594，並且球形粒子589的周圍充滿有樹脂等的填料595(參照圖13)。在本實施例模式中，第一電極層587相當於像素電極，第二電極層588相當於共同電極。第二電極層588與設置在與薄膜電晶體581同一基板上的共同電位線電連接。使用共同連接部來可以透過配置在一對基板之間的導電性粒子電連接第二電極層588和共同電位線。
此外，還可以使用電泳元件代替扭轉球。使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。在設置在第一電極層和第二電極層之間的微囊中，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒向相反方向移動，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，一般地稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助光源。此 外，耗電量低，並且在昏暗的地方也能夠辨別顯示部。另外，即使不向顯示部供應電源，也能夠保持顯示過一次的圖像。從而，即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置)遠離電波發送源，也能夠儲存顯示過的圖像。
藉由上述製程，可以製造作為半導體裝置可靠性高的電子紙。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式8]
在本實施例模式中，作為應用實施例模式1至實施例模式4所示的薄膜電晶體的半導體裝置示出發光顯示裝置的例子。在此，示出了將利用了電致發光的發光元件作為顯示裝置所具有的顯示元件。利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物來進行區分，一般來說，前者稱為有機EL元件，而後者稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別注入到包含發光有機化合物的層，以產生電流。然後，由於這些載流子(電子和電洞)的複合，發光有機化合物形成激發態，並且當該激發態恢復到基態時，得到發光。根據這種機制，該發光元件稱為電流激勵型發光元件。
根據其元件的結構，將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在粘合劑中分散有發光材料的粒子的發光層，且其發光機制是利用施主能級和受主能級的施主-受主複合型發光。薄膜型無機EL元件具有利用電介質層夾住發光層再被電極夾住的結構，並且其發光機制是利用金屬離子的內殼電子躍遷的局部型發光。注意，在此使用有機EL元件作為發光元件而進行說明。
圖20示出作為應用本發明的一個實施例的半導體裝置的例子能夠應用數位時間灰度級驅動的像素結構的一例的圖。
以下對能夠應用數字時間灰度級驅動的像素的結構及像素的工作進行說明。在此示出一個像素中使用兩個n通道型電晶體的例子，該n通道型電晶體將實施例模式1至實施例模式4所示的氧化物半導體層(In-Ga-Zn-O類非單晶膜)用作通道形成區。
像素6400包括：開關電晶體6401、驅動電晶體6402、發光元件6404以及電容元件6403。在開關電晶體6401中，閘極連接於掃描線6406，第一電極(源極電極及汲極電極中的一方)連接於信號線6405，第二電極(源極電極及汲極電極中的另一方)連接於驅動電晶體6402的閘極。在驅動電晶體6402中，閘極透過電容元件6403連接於電源線6407，第一電極連接於電源線6407，第二電極連接於發光元件6404的第一電極(像素電 極)。發光元件6404的第二電極相當於共同電極6408。共同電極6408採用其與形成在同一基板上的共同電位線電連接，將該連接部分用作共同連接部，圖1A、圖2A或圖3A所示的結構，即可。
此外，將發光元件6404的第二電極(共同電極6408)設置為低電源電位。另外，低電源電位是指，以電源線6407所設定的高電源電位為基準滿足低電源電位<高電源電位的電位，作為低電源電位例如可以設定為GND、0V等。將該高電源電位與低電源電位的電位差施加到發光元件6404上，為了使發光元件6404產生流過以使發光元件6404發光，以高電源電位與低電源電位的電位差為發光元件6404的正向臨界值電壓以上的方式分別設定其電位。
另外，還可以使用驅動用電晶體6402的閘極電容代替電容元件6403而省略電容元件6403。至於驅動用電晶體6402的閘極電容，可以在通道形成區與閘極電極之間形成電容。
這裏，在採用電壓輸入電壓驅動方式的情況下，對驅動用電晶體6402的閘極輸入能夠使驅動用電晶體6402充分成為導通或截止的兩個狀態的視頻信號。即，驅動用電晶體6402在線形區域進行工作。由於驅動用電晶體6402在線形區域進行工作，將比電源線6407的電壓高的電壓施加到驅動用電晶體6402的閘極上。另外，對信號線6405施加(電源線電壓+驅動用電晶體6402的Vth)以上 的電壓。
另外，當進行模擬灰度級驅動而代替數位時間灰度級驅動時，藉由使信號的輸入不同，可以使用與圖20相同的像素結構。
當進行模擬灰度級驅動時，對驅動電晶體6402的閘極施加(發光元件6404的正向電壓+驅動電晶體6402的Vth)以上的電壓。發光元件6404的正向電壓是指得到所希望的亮度時的電壓，至少包括正向臨界值電壓。此外，藉由輸入使驅動電晶體6402工作在飽和區域的視頻信號時，可以將電流供給到發光元件6404。為了使驅動電晶體6402工作在飽和區域，電源線6407的電位高於驅動電晶體6402的閘極電位。當視頻信號是類比信號時，對應於該視頻信號的電流可以供給到發光元件6404，可以進行模擬灰度級驅動。
此外，圖20所示的像素結構不局限於此。例如，也可以對圖20所示的像素另外添加開關、電阻元件、電容元件、電晶體、或邏輯電路等。
接著，參照圖21A至21C說明發光元件的結構。在此，以驅動TFT是n型的情況為例子來說明像素的截面結構。作為用於圖21A、21B和21C的半導體裝置的驅動TFT7001、7011、7021可以與實施例模式1至實施例模式4所示的薄膜電晶體同樣地製造，其是包括用作氧化物半導體層的In-Ga-Zn-O類非單晶膜的可靠性高的薄膜電晶體。
發光元件的陽極及陰極中之至少一方是透明以發光，即可。而且，有如下結構的發光元件，即在基板上形成薄膜電晶體及發光元件，並從與基板相反的面發光的頂部發射、從基板一側發光的底部發射、以及從基板一側及與基板相反的面發光的雙面發射。根據本發明的一個方式的像素結構可以應用於任何發射結構的發光元件。
參照圖21A說明頂部發射結構的發光元件。
在圖21A中示出當驅動TFT7001是n型，並且從發光元件7002發射的光穿過陽極7005一側時的像素的截面圖。在圖21A中，發光元件7002的陰極7003和驅動TFT7001電連接，在陰極7003上按順序層疊有發光層7004、陽極7005。作為陰極7003，只要是功函數小且反射光的導電膜，就可以使用各種材料。例如，較佳的採用Ca、Al、MgAg、AlLi等。而且，發光層7004可以由單層或多個層的疊層構成。在由多個層構成時，在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。注意，不需要設置上述的所有層。使用透過光的具有透光性的導電材料形成陽極7005，也可以使用具有透光性的導電膜例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
使用陰極7003及陽極7005夾住發光層7004的區域相當於發光元件7002。在圖21A所示的像素中，從發光 元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著，參照圖21B說明底部發射結構的發光元件。圖21B示出在驅動TFT7011是n型，並且從發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。在圖21B中，在與驅動TFT7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013，在陰極7013上按順序層疊有發光層7014、陽極7015。注意，在陽極7015具有透光性的情況下，也可以覆蓋陽極上地形成有用於反射光或進行遮光的遮罩膜7016。與圖21A的情況同樣地，陰極7013只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度(較佳為5nm至30nm左右)。例如，也可以將膜厚度為20nm的鋁膜用作陰極7013。而且，與圖21A同樣地，發光層7014可以由單層或多個層的疊層構成。陽極7015不需要透過光，但是可以與圖21A同樣地使用具有透光性的導電材料形成。並且，雖然遮罩膜7016例如可以使用反射光的金屬等，但是不局限於金屬膜。例如，也可以使用添加有黑色的顏料的樹脂等。
由陰極7013及陽極7015夾住發光層7014的區域相當於發光元件7012。在圖21B所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著，參照圖21C說明雙面發射結構的發光元件。在圖21C中，在與驅動TFT7021電連接的具有透光性的導 電膜7027上形成有發光元件7022的陰極7023，而在陰極7023上按順序層疊有發光層7024、陽極7025。與圖21A的情況同樣地，作為陰極7023，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度。例如，可以將膜厚度為20nm的Al用作陰極7023。而且，與圖21A同樣地，發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖21A同樣地使用具有透過光的透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖21C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側雙方。
注意，雖然在此描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
注意，雖然在本實施例模式中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的例子，但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
注意，本實施例模式所示的半導體裝置不局限於圖21A至21C所示的結構而可以根據本發明的技術思想進行各種變形。
接著，參照圖24A和24B說明相當於應用實施例模式1至實施例模式4所示的薄膜電晶體的半導體裝置的一個方式的發光顯示面板(也稱為發光面板)的外觀及截 面。圖24A是一種面板的俯視圖，其中利用密封材料在第一基板與第二基板之間密封可以形成在第一基板上的薄膜電晶體及發光元件。圖24B相當於沿著圖24A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b、以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣，為了不暴露於空氣中，較佳的使用氣密性高且漏氣少的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)及覆蓋材料進行封裝(密封)。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖24B中，例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
薄膜電晶體4509、4510可以應用包括用作氧化物半導體層的In-Ga-Zn-O類非單晶膜的可靠性高的實施例模式1至實施例模式4所示的薄膜電晶體。在本實施例模式中，薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外，附圖標記4511相當於發光元件，發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。注意，雖然發光元件4511的結構是第一電極層4517、電場發光層4512、第二電極層4513的疊層結構，但是不局限於本實施例模式所示的結構。可以根據從發光元件4511發光的方向等適當地改變發光元件4511的結構。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁4520。特別較佳的是，使用感光材料，在第一電極層4517上形成開口部，並將其開口部的側壁形成為具有連續的曲率而成的傾斜面。
電場發光層4512既可以由單層構成，又可以由多個層的疊層構成。
也可以在第二電極層4513及分隔壁4520上形成保護膜，以防止氧、氫、水分、二氧化碳等進入到發光元件4511中。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外，供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
在本實施例模式中，連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電膜形成，並且端子電極4516由與薄膜電晶體4509、4510所具有的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515透過各向異性導電膜4519與FPC4518a所具有的端子電連接。
位於從發光元件4511發光的方向上的第二基板4506需要具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。
此外，作為填料4507，除了氮及氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂。可以使用PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本實施例模式中，作為填料4507使用氮。
另外，若有需要，也可以在發光元件的射出面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外，也可以在偏光板或圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光並降低眩光的處理。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路安裝。此外，也可以另行僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分安裝。本實施例模式不局限於圖21A和21B的結構。
藉由上述製程，可以製造作為半導體裝置可靠性高的發光顯示裝置(顯示面板)。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式9]
應用實施例模式1至實施例模式4所示的薄膜電晶體的半導體裝置可以用作電子紙。電子紙可以用於顯示資訊的所有領域的電子設備。例如，可以將電子紙應用於電子書籍(電子書)、海報、電車等的交通工具的車廂廣告、信用卡等的各種卡片中的顯示等。圖25A和25B以及圖26示出電子設備的一例。
圖25A示出使用電子紙製造的海報2631。在廣告媒體是紙印刷物的情況下用手進行廣告的交換，但是如果使用電子紙，則可以在短時間內能夠改變廣告的顯示內容。此外，顯示不會打亂而可以獲得穩定的圖像。注意，海報也可以採用以無線的方式收發資訊的結構。
此外，圖25B示出電車等的交通工具的車廂廣告2632。在廣告媒體是紙印刷物的情況下用手進行廣告的交換，但是如果使用電子紙，則可以在短時間內不需要許多人手地改變廣告的顯示內容。此外，顯示不會打亂而可以得到穩定的圖像。注意，車廂廣告也可以採用以無線的方式收發資訊的結構。
另外，圖26示出電子書籍2700的一例。例如，電子書籍2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，且可以 以該軸部2711為軸進行開閉工作。藉由這種結構，可以進行如紙的書籍那樣的工作。
框體2701組裝有顯示部2705，而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖26中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖26中的顯示部2707)中可以顯示圖像。
此外，在圖26中示出框體2701具備操作部等的例子。例如，在框體2701中，具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，也可以採用在與框體的顯示部同一個面具備鍵盤及定位裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC適配器及USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書籍2700也可以具有電子詞典的功能。
此外，電子書籍2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式10]
使用實施例模式1至實施例模式4所示的薄膜電晶體的半導體裝置可以應用於各種電子設備(包括遊戲機)。作為電子設備，可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可擕式遊戲機、可擕式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
圖27A示出電視裝置9600的一例。在電視裝置9600中，框體9601組裝有顯示部9603。利用顯示部9603可以顯示圖像。此外，在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另行提供的遙控操作機9610進行電視裝置9600的操作。藉由利用遙控操作機9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的圖像進行操作。此外，也可以採用在遙控操作機9610中設置顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。
注意，電視裝置9600採用具備接收機及數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖27B示出數位相框9700的一例。例如，在數位相 框9700中，框體9701組裝有顯示部9703。顯示部9703可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，可以發揮與一般的相框同樣的功能。
注意，數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。這種結構也可以組裝到與顯示部同一個面，但是藉由將它設置在側面或背面上來提高設計性，所以是較佳的。例如，可以對數碼相框的記錄媒體插入部插入儲存有由數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後可以將所提取的圖像資料顯示於顯示部9703。
此外，數位相框9700既可以採用以無線的方式收發資訊的結構，又可以以無線的方式提取所希望的圖像資料並進行顯示的結構。
圖28A示出一種可擕式遊戲機，其由框體9881和框體9891的兩個框體構成，並且藉由連接部9893可以開閉地連接。框體9881安裝有顯示部9882，並且框體9891安裝有顯示部9883。另外，圖28A所示的可擕式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(即，具有測定如下因素的功能的裝置：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、射線、流量、濕度、傾斜度、振動、氣 味或紅外線)、以及麥克風9889)等。當然，可擕式遊戲機的結構不局限於上述結構，只要採用如下結構即可：至少具備根據本發明的一個方式的半導體裝置。因此，可以採用適當地設置有其他附屬設備的結構。圖28A所示的可擕式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將它顯示在顯示部上；以及藉由與其他可擕式遊戲機進行無線通信而共用資訊。注意，圖28A所示的可擕式遊戲機所具有的功能不局限於此，而可以具有各種各樣的功能。
圖28B示出大型遊戲機的一種的自動賭博機9900的一例。在自動賭博機9900的框體9901中安裝有顯示部9903。另外，自動賭博機9900還具備如起動手柄或停止開關等的操作單元、投幣口、揚聲器等。當然，自動賭博機9900的結構不局限於此，只要採用如下結構即可：至少具備根據本發明的一個方式的半導體裝置。因此，可以採用適當地設置有其他附屬設備的結構。
圖29A示出行動電話機1000的一例。行動電話機1000除了安裝在框體1001的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、受話器1006等。
圖29A所示的行動電話機1000可以用手指等觸摸顯示部1002來輸入資訊。此外，可以用手指等觸摸顯示部1002來進行打電話或輸入電子郵件等的操作。
顯示部1002的畫面主要有三個模式。第一是以圖像 的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式，第三是顯示模式和輸入模式的兩個模式混合的顯示與輸入模式。
例如，在打電話或輸入電子郵件的情況下，將顯示部1002設定為以文字輸入為主的文字輸入模式，並進行在畫面上顯示的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部1002的畫面的大多部分中顯示鍵盤或號碼按鈕。
此外，藉由在行動電話機1000的內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置，判斷行動電話機1000的方向(行動電話機1000處於垂直或水準的狀態時變為豎向方式或橫向方式)，而可以對顯示部1002的畫面顯示進行自動切換。
藉由觸摸顯示部1002或對框體1001的操作按鈕1003進行操作，切換畫面模式。此外，還可以根據顯示在顯示部1002上的圖像種類切換畫面模式。例如，當顯示在顯示部上的圖像信號為動態圖像的資料時，將畫面模式切換成顯示模式，而當顯示在顯示部上的圖像信號為文字資料時，將畫面模式切換成輸入模式。
另外，當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有顯示部1002的觸摸操作輸入時，也可以以將畫面模式從輸入模式切換成顯示模式的方式進行控制。
還可以將顯示部1002用作圖像感測器。例如，藉由 用手掌或手指觸摸顯示部1002，來拍攝掌紋、指紋等，而可以進行個人識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測用光源，也可以拍攝手指靜脈、手掌靜脈等。
圖29B也示出行動電話機的一例。圖29B的行動電話機包括：在框體9411中具有包括顯示部9412以及操作按鈕9413的顯示裝置9410；在框體9401中具有包括操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405以及接電話時發光的發光部9406的通信裝置9400，具有顯示功能的顯示裝置9410與具有電話功能的通信裝置9400可以向箭頭的兩個方向裝卸。因此，可以將顯示裝置9410和通信裝置的9400的短軸彼此安裝或將顯示裝置的9410和通信裝置9400的長軸彼此安裝。此外，當只需要顯示功能時，從通信裝置9400卸下顯示裝置9410，而可以單獨使用顯示裝置9410。通信裝置9400和顯示裝置9410可以以無線通信或有線通信收發圖像或輸入資訊，它們分別具有能夠充電的電池。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例1]
在本實施例中，說明氧化物半導體膜的電導率的成膜時的氧氣流量的比率依賴性的調查結果。
在本實施例中，藉由濺射法形成In-Ga-Zn-O類非單 晶膜，並且測量所形成的In-Ga-Zn-O類非單晶膜的電導率。在成膜時的氧氣流量的比率為0體積%至100體積%的條件下製造樣品，測量每個氧氣流量的比率的In-Ga-Zn-O類非單晶膜的電導率。注意，電導率的測量使用安捷倫科技有限公司製造的半導體參數分析儀HP4155C。
當濺射形成In-Ga-Zn-O類非單晶膜時，作為靶材使用以In2O3：Ga2O3：ZnO=1：1：1(In：Ga：Zn=1：1：0.5)的比率混合的直徑為8英寸的圓盤狀的氧化物半導體靶材。作為其他成膜條件，設定為如下：將基板和靶材之間的距離為170mm、成膜氣體壓力為0.4Pa、直流(DC)電源0.5kW、成膜溫度為室溫。
作為成膜氣體使用氬氣和氧氣。在對於氬氣和氧氣的氧氣的流量比率為0體積%至100體積%的條件下成膜，並進行In-Ga-Zn-O類非單晶膜的電導率的測量。注意，因為進行In-Ga-Zn-O類非單晶膜的原子級的重新排列，所以在形成In-Ga-Zn-O類非單晶膜之後，在氮氣分下，以350℃進行一個小時的熱處理。
對應於每個氧氣流量的比率的In-Ga-Zn-O類非單晶膜的電導率如圖12所示。在圖12中，橫軸表示對於氬氣流量和氧氣流量的氧氣流量的比率(體積%)，縱軸表示In-Ga-Zn-O類非單晶膜的電導率(S/cm)。另外，表1示出對應於圖12的氬氣的流量(sccm)、氧氣的流量(sccm)、氧氣的流量比率(體積%)及In-Ga-Zn-O類非單晶膜的電導率(S/cm)。
根據圖12及表1的結果，可以觀察到如下趨勢：在氧氣流量的比率為0體積%至11.1體積%之間時電導率急劇下降，在氧氣流量的比率為11.1體積%至40體積%之間時電導率為1.0×10-5S/cm至1.0×10-4S/cm左右，並且當氧氣流量的比率為40體積%以上時，電導率逐漸下降。但是，在氧氣流量的比率為60體積%至70體積%之間時電導率的下降稍微變得顯著。在此，電導率的最大值為6.44S/cm，其條件為氧氣流量的比率為0體積%，即，成膜氣體僅使用氬氣。電導率的最小值為4.19×10-11S/cm，其條件為氧氣流量的比率為100體積%，即，成膜氣體僅使用氧氣。
在圖12的圖表中，以電導率的傾斜度稍微變陡的氧 氣流量的比率為70體積%附近的區域為分界線，藉由使用作主動層的第一氧化物半導體區和電導率比第一氧化物半導體區低並用作主動層的保護層的第二氧化物半導體區的氧氣流量的條件不同，可以使其電導率的差變大。例如，在實施例模式1至實施例模式4中，當形成用作第一氧化物半導體區103的In-Ga-Zn-O類非單晶膜時，較佳的將氧氣流量的比率設定為低於70體積%，並且將電導率設定為大於1.0×10-8S/cm。另外，當形成用作比第一氧化物半導體區的電導率低的第二氧化物半導體區104的In-Ga-Zn-O類非單晶膜時，較佳的將氧氣流量的比率設定為70體積%以上，並且將電導率設定為1.0×10-8S/cm以下。另外，至於實施例模式3所示的緩衝層301a、301b，較佳的其電導率大於第一氧化物半導體區103的電導率，因此將氧氣流量的比率設定為低於10體積%，並且將電導率設定為大於1.0×10-3S/cm。
100‧‧‧基板
101‧‧‧閘極電極層
102‧‧‧閘極絕緣層
103‧‧‧第一氧化物半導體區
104‧‧‧第二氧化物半導體區
105a‧‧‧源極電極層或汲極電極層
105b‧‧‧源極電極層或汲極電極層
112a、112b‧‧‧第一導電膜
113a、113b‧‧‧第二導電膜
114a、114b‧‧‧第三導電膜

Claims (10)

  1. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極；在該閘極電極上形成閘極絕緣層；在該閘極絕緣層上形成導電膜；蝕刻該導電膜以形成源極電極及汲極電極；在該閘極絕緣層、該源極電極及該汲極電極上藉由濺射法形成第一氧化物半導體膜；在該第一氧化物半導體膜上藉由濺射法形成第二氧化物半導體膜；在該第二氧化物半導體膜上形成遮罩；以及藉由使用該遮罩而蝕刻該第一氧化物半導體膜及該第二氧化物半導體膜以形成第一氧化物半導體區及第二氧化物半導體區，其中將該第一氧化物半導體區設置，使得該第一氧化物半導體區的一部分接觸於該閘極絕緣層和該源極電極及該汲極電極的側面部，以及其中使用來形成該第二氧化物半導體膜的成膜氣體中的氧氣流量的比率高於用來形成該第一氧化物半導體膜的成膜氣體中的氧氣流量的比率。
  2. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極；在該閘極電極上形成閘極絕緣層；在該閘極絕緣層上藉由濺射法形成第一氧化物半導體 膜；在該第一氧化物半導體膜上藉由濺射法形成第二氧化物半導體膜；在該第二氧化物半導體膜上形成遮罩；以及藉由使用該遮罩而蝕刻該第一氧化物半導體膜及該第二氧化物半導體膜以形成第一氧化物半導體區及第二氧化物半導體區，其中使用來形成該第二氧化物半導體膜的成膜氣體中的氧氣流量的比率高於用來形成該第一氧化物半導體膜的成膜氣體中的氧氣流量的比率。
  3. 如申請專利範圍第1或2項的半導體裝置的製造方法，其中該第一氧化物半導體膜及該第二氧化物半導體膜之各個含有銦、鎵、鋅和錫中的至少一種。
  4. 如申請專利範圍第1或2項的半導體裝置的製造方法，其中藉由增加該氧氣流量，在一步驟中形成該第一氧化物半導體膜和該第二氧化物半導體膜。
  5. 如申請專利範圍第1或2項的半導體裝置的製造方法，其中用來形成該第一氧化物半導體膜的該成膜氣體中的該氧氣流量的該比率低於70體積%，並且其中用來形成該第二氧化物半導體膜的該成膜氣體中的該氧氣流量的該比率為70體積%以上。
  6. 如申請專利範圍第2項的半導體裝置的製造方法，其中將該第一氧化物半導體區設置，使得該第一氧化物半導體區的一部分接觸於該閘極絕緣層。
  7. 一種半導體裝置的製造方法，包括如下步驟：在閘極電極上形成閘極絕緣膜；以該閘極絕緣膜夾置於其間的方式在該閘極電極上形成包含銦的第一非單晶氧化物半導體層，該第一非單晶氧化物半導體層具有第一電導率；在該第一非單晶氧化物半導體層上形成包含銦的第二非單晶氧化物半導體層，該第二非單晶氧化物半導體層具有低於該第一電導率的第二電導率，其中該第一非單晶氧化物半導體層的外側邊緣對準於該第二非單晶氧化物半導體層的外側邊緣；其中該第一非單晶氧化物半導體層的至少一部分作用為通道形成區，以及其中該第二非單晶氧化物半導體層重疊於該第一非單晶氧化物半導體層的該部分。
  8. 如申請專利範圍第7項的方法，其中該第一非單晶氧化物半導體層及該第二非單晶氧化物半導體層之各個更包含鎵和鋅。
  9. 如申請專利範圍第7項的方法，其中在該第一非單晶氧化物半導體層中的鈉濃度為5×1019/cm3以下。
  10. 如申請專利範圍第7項的方法，其中該第一非單晶氧化物半導體層的厚度為10nm至300nm。
TW105102868A 2008-11-28 2009-11-24 半導體裝置和其製造方法 TWI606593B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008304508 2008-11-28

Publications (2)

Publication Number Publication Date
TW201620147A true TW201620147A (zh) 2016-06-01
TWI606593B TWI606593B (zh) 2017-11-21

Family

ID=42221946

Family Applications (4)

Application Number Title Priority Date Filing Date
TW101150091A TWI529949B (zh) 2008-11-28 2009-11-24 半導體裝置和其製造方法
TW101150093A TWI508304B (zh) 2008-11-28 2009-11-24 半導體裝置和其製造方法
TW105102868A TWI606593B (zh) 2008-11-28 2009-11-24 半導體裝置和其製造方法
TW098139924A TWI506795B (zh) 2008-11-28 2009-11-24 半導體裝置和其製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW101150091A TWI529949B (zh) 2008-11-28 2009-11-24 半導體裝置和其製造方法
TW101150093A TWI508304B (zh) 2008-11-28 2009-11-24 半導體裝置和其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW098139924A TWI506795B (zh) 2008-11-28 2009-11-24 半導體裝置和其製造方法

Country Status (5)

Country Link
US (4) US8344387B2 (zh)
JP (8) JP2010153842A (zh)
KR (4) KR101641508B1 (zh)
CN (3) CN103022053B (zh)
TW (4) TWI529949B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712134B (zh) * 2016-07-26 2020-12-01 美商艾馬克科技公司 半導體裝置及製造方法

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
TWI501401B (zh) 2008-10-31 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI502739B (zh) 2008-11-13 2015-10-01 Semiconductor Energy Lab 半導體裝置及其製造方法
US8344387B2 (en) 2008-11-28 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
US8383470B2 (en) 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
KR101944656B1 (ko) * 2009-06-30 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101921619B1 (ko) 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101603246B1 (ko) * 2009-12-31 2016-03-15 엘지디스플레이 주식회사 박막 트랜지스터
WO2011129227A1 (ja) * 2010-04-14 2011-10-20 シャープ株式会社 半導体装置、半導体装置の製造方法、および表示装置
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
KR20130030295A (ko) 2010-07-02 2013-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2012002974A1 (en) * 2010-07-02 2012-01-05 Hewlett-Packard Development Company, L.P. Thin film transistors
WO2012008080A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 薄膜トランジスタ基板
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
TWI556317B (zh) * 2010-10-07 2016-11-01 半導體能源研究所股份有限公司 薄膜元件、半導體裝置以及它們的製造方法
JP2012099661A (ja) * 2010-11-02 2012-05-24 Idemitsu Kosan Co Ltd 酸化物半導体の製造方法
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012114246A (ja) * 2010-11-25 2012-06-14 Lg Display Co Ltd 薄膜トランジスタおよび表示装置用電極基板の製造方法
JP5687885B2 (ja) * 2010-11-25 2015-03-25 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタおよび表示装置用電極基板の製造方法
JP2012114245A (ja) * 2010-11-25 2012-06-14 Lg Display Co Ltd 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法
US8957418B2 (en) * 2010-12-08 2015-02-17 Sharp Kabushiki Kaisha Semiconductor device and display apparatus
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
CN102593182A (zh) * 2011-01-07 2012-07-18 元太科技工业股份有限公司 薄膜晶体管结构及其制造方法
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8901554B2 (en) * 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG11201505099TA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
TWI588997B (zh) * 2011-12-13 2017-06-21 元太科技工業股份有限公司 場效電晶體
US9236494B2 (en) * 2011-12-13 2016-01-12 E Ink Holdings Inc. Field effect transistor
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101942980B1 (ko) 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법
TWI604609B (zh) * 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
KR102330543B1 (ko) 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102295737B1 (ko) 2012-05-10 2021-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
JP2014002250A (ja) * 2012-06-18 2014-01-09 Mitsubishi Electric Corp 液晶表示装置及びその製造方法
CN102723310B (zh) * 2012-07-02 2014-05-14 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板和液晶显示装置
US8900938B2 (en) * 2012-07-02 2014-12-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method of array substrate, array substrate and LCD device
JP5946130B2 (ja) * 2012-07-03 2016-07-05 国立大学法人東京工業大学 アモルファス酸化物半導体を活性層とした薄膜トランジスタ構造とその製造方法
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
KR102102589B1 (ko) 2012-10-17 2020-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그램 가능한 논리 장치
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
KR20230023050A (ko) 2012-12-28 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TWI511302B (zh) * 2013-08-23 2015-12-01 Ye Xin Technology Consulting Co Ltd 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法
CN103579361A (zh) * 2013-10-23 2014-02-12 昆山龙腾光电有限公司 金属氧化物半导体薄膜晶体管及其制造方法
KR102197854B1 (ko) 2014-05-13 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시기판 및 이의 제조방법
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
TW201601220A (zh) * 2014-06-20 2016-01-01 中華映管股份有限公司 薄膜電晶體及其製造方法
CN104134613B (zh) * 2014-07-21 2018-12-11 福州华映视讯有限公司 一种薄膜晶体管及其制造方法
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
KR101562932B1 (ko) 2014-11-28 2015-10-26 연세대학교 산학협력단 산화물 반도체 소자 및 이의 제조 방법
KR20160087469A (ko) * 2015-01-13 2016-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI560857B (en) * 2015-02-17 2016-12-01 Innolux Corp Thin film transistor substrate and display panel comprising the same
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN104733541B (zh) * 2015-03-19 2017-12-08 合肥鑫晟光电科技有限公司 导电结构及其制作方法、阵列基板、显示装置
CN104701326A (zh) * 2015-03-19 2015-06-10 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN104733542A (zh) * 2015-03-24 2015-06-24 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管的制备方法及阵列基板
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
WO2017163146A1 (en) * 2016-03-22 2017-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US20170301699A1 (en) * 2016-04-13 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102391754B1 (ko) * 2016-05-20 2022-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
CN106129120A (zh) * 2016-07-20 2016-11-16 京东方科技集团股份有限公司 一种薄膜晶体管、像素单元及阵列基板、显示装置
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
KR102428557B1 (ko) 2017-11-20 2022-08-02 엘지디스플레이 주식회사 가시광 흡수율이 향상된 산화물 반도체 포토 트랜지스터 및 그 제조 방법
US10854612B2 (en) * 2018-03-21 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
CN109240004A (zh) * 2018-10-08 2019-01-18 深圳市华星光电半导体显示技术有限公司 提高显示器对比度的方法及装置
KR102174384B1 (ko) * 2018-12-10 2020-11-04 충북대학교 산학협력단 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
CN109887991B (zh) * 2019-02-25 2020-12-22 华南理工大学 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
CN111370364B (zh) * 2020-03-16 2022-04-05 Tcl华星光电技术有限公司 阵列面板及其制作方法
US11444025B2 (en) * 2020-06-18 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and fabrication method thereof
JP7030352B2 (ja) 2020-10-13 2022-03-07 国立研究開発法人物質・材料研究機構 有機トランジスタおよび有機トランジスタの動作制御装置
US20220181460A1 (en) * 2020-12-07 2022-06-09 Intel Corporation Transistor source/drain contacts
CN114609221A (zh) * 2022-03-09 2022-06-10 中山大学 一种氧化物半导体生物传感器、制作方法及使用方法

Family Cites Families (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01117068A (ja) * 1987-10-29 1989-05-09 Toshiba Corp 薄膜半導体素子
JPH0687466B2 (ja) * 1988-07-13 1994-11-02 株式会社精工舎 シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法
US5122849A (en) 1988-07-13 1992-06-16 Seikosha Co., Ltd. Silicon thin film transistor
JPH0646660B2 (ja) 1988-08-12 1994-06-15 株式会社精工舎 シリコン薄膜トランジスタの製造方法
GB2220792B (en) 1988-07-13 1991-12-18 Seikosha Kk Silicon thin film transistor and method for producing the same
US5109260A (en) 1989-07-10 1992-04-28 Seikosha Co., Ltd. Silicon thin film transistor and method for producing the same
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06209109A (ja) 1993-01-08 1994-07-26 Nippon Steel Corp Ｓｏｉ構造ｍｏｓ電界効果型トランジスタ
US5648293A (en) 1993-07-22 1997-07-15 Nec Corporation Method of growing an amorphous silicon film
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5731586A (en) 1995-05-25 1998-03-24 Jeol Ltd. Magnetic-electrostatic compound objective lens
JP3591061B2 (ja) 1995-06-13 2004-11-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3221373B2 (ja) 1997-10-24 2001-10-22 日本電気株式会社 積層配線のパターニング方法
KR100269518B1 (ko) 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
TW517392B (en) * 2001-07-23 2003-01-11 Au Optronics Corp Manufacturing method of thin film transistor flat panel display
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2004006686A (ja) * 2002-03-26 2004-01-08 Sanyo Electric Co Ltd ＺｎＯ半導体層の形成方法、半導体素子の製造方法及び半導体素子
JP3819793B2 (ja) * 2002-03-15 2006-09-13 三洋電機株式会社 成膜方法及び半導体装置の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4036154B2 (ja) * 2002-09-12 2008-01-23 セイコーエプソン株式会社 配線構造の製造方法、電気光学装置の製造方法、電気光学装置および電子機器
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
TW577176B (en) 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100603349B1 (ko) 2004-06-17 2006-07-20 삼성에스디아이 주식회사 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7872259B2 (en) * 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007119386A (ja) 2005-10-27 2007-05-17 Nec Tokin Corp インドール誘導体三量体の精製方法、該生成された三量体を含む電極活物質及び該電極活物質の製造方法並びにそれを用いた電気化学セル
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5200322B2 (ja) * 2005-12-07 2013-06-05 凸版印刷株式会社 半導体デバイスおよびその製造方法
KR100685841B1 (ko) * 2005-12-09 2007-02-22 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 제조 방법
TWI339442B (en) 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
US7842520B2 (en) * 2005-12-28 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor inspection device, and program including color imaging of metal silicide and calculations thereof
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015472B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US8732154B2 (en) * 2007-02-28 2014-05-20 Samsung Electronics Co., Ltd. Method and system for providing sponsored information on electronic devices
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5196813B2 (ja) * 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
JP5105044B2 (ja) * 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR100994519B1 (ko) 2006-07-18 2010-11-16 한국항공우주산업 주식회사 환경 진동 데이터를 분석하는 방법 및 그 방법에 대한 프로그램을 기록한 컴퓨터로 판독 가능한 매체
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5145676B2 (ja) 2006-09-15 2013-02-20 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR100829570B1 (ko) * 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP2008171989A (ja) 2007-01-11 2008-07-24 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法
JP5365007B2 (ja) * 2007-01-25 2013-12-11 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
WO2008136505A1 (ja) 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
TWI513014B (zh) * 2008-05-19 2015-12-11 Tatung Co 高性能光電元件
KR20090124527A (ko) 2008-05-30 2009-12-03 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI570937B (zh) 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101623224B1 (ko) * 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101722913B1 (ko) * 2008-09-12 2017-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI501401B (zh) * 2008-10-31 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI502739B (zh) * 2008-11-13 2015-10-01 Semiconductor Energy Lab 半導體裝置及其製造方法
US8344387B2 (en) 2008-11-28 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712134B (zh) * 2016-07-26 2020-12-01 美商艾馬克科技公司 半導體裝置及製造方法
US11205602B2 (en) 2016-07-26 2021-12-21 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP5875648B2 (ja) 2016-03-02
KR101641508B1 (ko) 2016-07-21
US8344387B2 (en) 2013-01-01
CN105140132B (zh) 2018-02-09
JP2017168849A (ja) 2017-09-21
KR101466598B1 (ko) 2014-12-01
US9722054B2 (en) 2017-08-01
TW201025616A (en) 2010-07-01
US20130082255A1 (en) 2013-04-04
CN101752425A (zh) 2010-06-23
JP2015019094A (ja) 2015-01-29
TW201316520A (zh) 2013-04-16
JP2022082578A (ja) 2022-06-02
US20130078762A1 (en) 2013-03-28
US8546182B2 (en) 2013-10-01
CN105140132A (zh) 2015-12-09
JP2010153842A (ja) 2010-07-08
KR20150002560A (ko) 2015-01-07
CN103022053B (zh) 2017-01-18
CN103022053A (zh) 2013-04-03
US20100133530A1 (en) 2010-06-03
TWI606593B (zh) 2017-11-21
US8552434B2 (en) 2013-10-08
KR20130014465A (ko) 2013-02-07
TWI529949B (zh) 2016-04-11
KR20130006583A (ko) 2013-01-17
JP2019057719A (ja) 2019-04-11
TW201316519A (zh) 2013-04-16
US20140030846A1 (en) 2014-01-30
JP6130000B2 (ja) 2017-05-17
KR101667941B1 (ko) 2016-10-20
JP2024036330A (ja) 2024-03-15
JP2016119485A (ja) 2016-06-30
CN101752425B (zh) 2015-09-23
TWI508304B (zh) 2015-11-11
KR20100061359A (ko) 2010-06-07
KR101425420B1 (ko) 2014-08-01
JP6720273B2 (ja) 2020-07-08
TWI506795B (zh) 2015-11-01
JP2020170852A (ja) 2020-10-15

Similar Documents

Publication Publication Date Title
TWI606593B (zh) 半導體裝置和其製造方法
KR102171572B1 (ko) 반도체 장치 및 그 제작 방법
TWI536577B (zh) 半導體裝置及其製造方法
TWI517336B (zh) 顯示裝置
TWI596781B (zh) 半導體裝置
TWI502703B (zh) 顯示裝置及其製造方法
TWI453885B (zh) 顯示裝置
TWI550859B (zh) 半導體裝置和其製造方法
TWI508282B (zh) 半導體裝置及其製造方法
TWI538146B (zh) 顯示裝置及其製造方法