JPH0646660B2 - シリコン薄膜トランジスタの製造方法 - Google Patents
シリコン薄膜トランジスタの製造方法Info
- Publication number
- JPH0646660B2 JPH0646660B2 JP63201445A JP20144588A JPH0646660B2 JP H0646660 B2 JPH0646660 B2 JP H0646660B2 JP 63201445 A JP63201445 A JP 63201445A JP 20144588 A JP20144588 A JP 20144588A JP H0646660 B2 JPH0646660 B2 JP H0646660B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- silicon layer
- layer
- silicon
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はアクティブマトリクス型液晶表示器等に利用さ
れるシリコン薄膜トランジスタの製造方法に関するもの
である。
れるシリコン薄膜トランジスタの製造方法に関するもの
である。
［従来の技術］ シリコン薄膜トランジスタでは、活性層の裏面側に形成
されたバックチャネルがトランジスタのオフ電流を増加
させるという問題がある。この問題を改善するため、活
性層の裏面側にメインチャネルの伝導型と逆の型の不純
物を含んだシリコン層を形成したものが提案されてい
る。
されたバックチャネルがトランジスタのオフ電流を増加
させるという問題がある。この問題を改善するため、活
性層の裏面側にメインチャネルの伝導型と逆の型の不純
物を含んだシリコン層を形成したものが提案されてい
る。
第２図は上記構造を有したシリコン薄膜トランジスタの
一例を示したものである。
一例を示したものである。
同図において１１は絶縁性基板、１２はゲート電極、１
３はゲート絶縁層、１４はシリコン中にｎ型またはｐ型
の不純物を含んだ第１の不純物シリコン層、１５は活性
層となる真性シリコン層、１６は上記第１の不純物シリ
コン層１４中の不純物と逆の型の不純物をシリコン中に
含んだ第２の不純物シリコン層、１７は保護絶縁層、１
８および１９は上記第１の不純物シリコン層１４に接続
されたソース電極とドレイン電極である。
３はゲート絶縁層、１４はシリコン中にｎ型またはｐ型
の不純物を含んだ第１の不純物シリコン層、１５は活性
層となる真性シリコン層、１６は上記第１の不純物シリ
コン層１４中の不純物と逆の型の不純物をシリコン中に
含んだ第２の不純物シリコン層、１７は保護絶縁層、１
８および１９は上記第１の不純物シリコン層１４に接続
されたソース電極とドレイン電極である。
例えば、上記トランジスタの伝導型、すなわち上記ゲー
ト電極１２により制御され真性シリコン層１５のゲート
電極側に形成されるメインチャネルの伝導型が６型だと
すると、上記第１の不純物シリコン層１４はｎ型の不純
物を含んだシリコン層であり、真性シリコン層１５の裏
面側に形成された第２の不純物シリコン層１６はｐ型の
不純物を含んだシリコン層である。
ト電極１２により制御され真性シリコン層１５のゲート
電極側に形成されるメインチャネルの伝導型が６型だと
すると、上記第１の不純物シリコン層１４はｎ型の不純
物を含んだシリコン層であり、真性シリコン層１５の裏
面側に形成された第２の不純物シリコン層１６はｐ型の
不純物を含んだシリコン層である。
上記従来例では、トランジスタのオフ時に真性シリコン
層１５の裏面側に形成され、メインチャネルと同型の同
電を示していたバックチャネルを第２の不純物シリコン
層１６により消滅させることができるため、上記バック
チャネルに起因するオフ電流の増加を阻止することがで
きる。
層１５の裏面側に形成され、メインチャネルと同型の同
電を示していたバックチャネルを第２の不純物シリコン
層１６により消滅させることができるため、上記バック
チャネルに起因するオフ電流の増加を阻止することがで
きる。
［解決しようとする課題］ 上記従来例では、ｎ型シリコン層１４をパターニングす
るときに、真性シリコン層１５の裏面表面がかなり荒さ
れ、この荒れた真性シリコン層１５の裏面上に第２の不
純物シリコン層１６が形成される。
るときに、真性シリコン層１５の裏面表面がかなり荒さ
れ、この荒れた真性シリコン層１５の裏面上に第２の不
純物シリコン層１６が形成される。
周知のように半導体同志の接合界面は清浄であることが
重要であるが、上記従来例は真性シリコン層１５と第２
の不純物シリコン層１６の接合界面が荒れているため、
トランジスタ特性、信頼性等を悪化させていた。
重要であるが、上記従来例は真性シリコン層１５と第２
の不純物シリコン層１６の接合界面が荒れているため、
トランジスタ特性、信頼性等を悪化させていた。
本発明の目的は、真性シリコン層と第２の不純物シリコ
ン層の接合界面を清浄にして、良好なトランジスタ特性
および信頼性を得ることが可能なシリコン薄膜トランジ
スタの製造方法を提供することである。
ン層の接合界面を清浄にして、良好なトランジスタ特性
および信頼性を得ることが可能なシリコン薄膜トランジ
スタの製造方法を提供することである。
［課題を解決するための手段］ 本発明におけるシリコン薄膜トランジスタの製造方法
は、絶縁性基板上にゲート電極を形成する工程と、上記
ゲート電極を含む上記絶縁性基板上にゲート絶縁層を形
成する工程と、上記ゲート絶縁層上に、シリコン中にｎ
型またはｐ型の不純物を含みソースおよびドレインとな
る一対の第１の不純物シリコン層を形成する工程と、上
記ゲート絶縁層および上記一対の第１の不純物シリコン
層上に、真性シリコン層、上記第一の不純物シリコン層
中の不純物と逆の型の不純物をシリコン中に含んだ第２
の不純物シリコン層および保護絶縁層を順次形成する工
程と、上記一対の第１の不純物シリコン層を真性シリコ
ン層が連結するように、上記保護絶縁層、第２の不純物
シリコン層および真性シリコン層をパターニングする工
程と、上記一対の第一の不純物シリコン層にそれぞれ接
続されたソース電極とドレイン電極を形成する工程とを
有する。
は、絶縁性基板上にゲート電極を形成する工程と、上記
ゲート電極を含む上記絶縁性基板上にゲート絶縁層を形
成する工程と、上記ゲート絶縁層上に、シリコン中にｎ
型またはｐ型の不純物を含みソースおよびドレインとな
る一対の第１の不純物シリコン層を形成する工程と、上
記ゲート絶縁層および上記一対の第１の不純物シリコン
層上に、真性シリコン層、上記第一の不純物シリコン層
中の不純物と逆の型の不純物をシリコン中に含んだ第２
の不純物シリコン層および保護絶縁層を順次形成する工
程と、上記一対の第１の不純物シリコン層を真性シリコ
ン層が連結するように、上記保護絶縁層、第２の不純物
シリコン層および真性シリコン層をパターニングする工
程と、上記一対の第一の不純物シリコン層にそれぞれ接
続されたソース電極とドレイン電極を形成する工程とを
有する。
［実施例］ 以下、図面に基いて本発明における一実施例の説明を行
う。
う。
第１図において１は絶縁性基板、２はＣｒ（クロム）を
用いたゲート電極、３は窒化シリコンを用いたゲート絶
縁層、４は非晶質シリコン中にリン等のｎ型の不純物を
含んだ第１の不純物シリコン層、５は非晶質シリコンを
用いた活性層となる真性シリコン層、６は上記第１の不
純物シリコン層中の不純物と逆の型の不純物、すなわち
ボロン等のｐ型不純物を含んだ第２の不純物シリコン
層、７は窒化シリコン等を用いた保護絶縁層、８および
９はＩＴＯ（インジウム ティン オキサイド）あるい
は金属を用いたソース電極とドレイン電極である。
用いたゲート電極、３は窒化シリコンを用いたゲート絶
縁層、４は非晶質シリコン中にリン等のｎ型の不純物を
含んだ第１の不純物シリコン層、５は非晶質シリコンを
用いた活性層となる真性シリコン層、６は上記第１の不
純物シリコン層中の不純物と逆の型の不純物、すなわち
ボロン等のｐ型不純物を含んだ第２の不純物シリコン
層、７は窒化シリコン等を用いた保護絶縁層、８および
９はＩＴＯ（インジウム ティン オキサイド）あるい
は金属を用いたソース電極とドレイン電極である。
次に同図（ａ）〜（ｄ）に従い製造工程の説明を行う。
（ａ）絶縁性基板１上にゲート電極２を形成し、このゲ
ート電極２が形成された上記絶縁性基板１上にゲート絶
縁層３を形成し、このゲート絶縁層３上に上記ゲート電
極２にオーバーラップするように一対の不純物シリコン
層４を形成する。
ート電極２が形成された上記絶縁性基板１上にゲート絶
縁層３を形成し、このゲート絶縁層３上に上記ゲート電
極２にオーバーラップするように一対の不純物シリコン
層４を形成する。
（ｂ）真性シリコン層５、第２の不純物シリコン層６、
保護絶縁層７を連続的に形成する。上記第２の不純物シ
リコン層の形成方法は、プラズマＣＶＤ法、光ＣＶＤ法
等による堆積法、ボロン等を用いたイオンインプラ法、
Ｂ２Ｈ６等のガス放電による放電法等を用いることがで
きる。
保護絶縁層７を連続的に形成する。上記第２の不純物シ
リコン層の形成方法は、プラズマＣＶＤ法、光ＣＶＤ法
等による堆積法、ボロン等を用いたイオンインプラ法、
Ｂ２Ｈ６等のガス放電による放電法等を用いることがで
きる。
（ｃ）上記保護絶縁層７、第２の不純物シリコン層６、
真性シリコン層５を同一マスクを用いて順次エッチング
し、上記３層を同形にパターン形成する。このとき真性
シリコン層５が上記一対の第１の不純物シリコン層を連
結するようにパターン形成を行う。
真性シリコン層５を同一マスクを用いて順次エッチング
し、上記３層を同形にパターン形成する。このとき真性
シリコン層５が上記一対の第１の不純物シリコン層を連
結するようにパターン形成を行う。
（ｄ）上記一対の不純物シリコン層に接続するソース電
極８およびドレイン電極９を形成する。
極８およびドレイン電極９を形成する。
本例では、真性シリコン層５と不純物シリコン層６が連
続的に形成されるため、上記２層の接合界面は極めて清
浄である。
続的に形成されるため、上記２層の接合界面は極めて清
浄である。
さらに、不純物シリコン層６と保護絶縁層７も連続的に
形成されるため、清浄な界面を得ることができる。
形成されるため、清浄な界面を得ることができる。
なお、上記第１の不純物シリコン層をｐ型とし上記第２
の不純物シリコン層をｎ型としてもよい。
の不純物シリコン層をｎ型としてもよい。
また上記第１の不純物シリコン層４、真性シリコン層
５、および第２の不純物シリコン層６には、非晶質シリ
コン以外に多結晶シリコン等を用いることもできる。
５、および第２の不純物シリコン層６には、非晶質シリ
コン以外に多結晶シリコン等を用いることもできる。
［発明の効果］ 本発明によれば、真性シリコン層と不純物シリコン層の
接合界面を清浄に形成することが可能であるため、良好
なトランジスタ特性および信頼性を得ることが可能とな
る。
接合界面を清浄に形成することが可能であるため、良好
なトランジスタ特性および信頼性を得ることが可能とな
る。
さらに、不純物シリコン層と保護絶縁層の界面も清浄に
形成することが可能であるため、上記効果をさらにエン
ハンスすることが可能となる。
形成することが可能であるため、上記効果をさらにエン
ハンスすることが可能となる。
第１図は本発明における一実施例を示した製造工程の断
面図、第２図は従来例を示した断面図である。 １……絶縁性基板 ２……ゲート電極 ３……ゲート絶縁層 ４……第１の不純物シリコン層 ５……真性シリコン層 ６……第２の不純物シリコン層 ７……保護絶縁層 ８……ソース電極 ９……ドレイン電極
面図、第２図は従来例を示した断面図である。 １……絶縁性基板 ２……ゲート電極 ３……ゲート絶縁層 ４……第１の不純物シリコン層 ５……真性シリコン層 ６……第２の不純物シリコン層 ７……保護絶縁層 ８……ソース電極 ９……ドレイン電極
フロントページの続き (72)発明者 白井 勝夫 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内 (72)発明者 荻原 芳久 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内 (56)参考文献 特開 昭60−113971（ＪＰ，Ａ)
Claims (1)
- 【請求項１】絶縁性基板上にゲート電極を形成する工程
と、 上記ゲート電極を含む上記絶縁性基板上にゲート絶縁層
を形成する工程と、 上記ゲート絶縁層上に、シリコン中にｎ型またはｐ型の
不純物を含みソースおよびドレインとなる一対の第１の
不純物シリコン層を形成する工程と、 上記ゲート絶縁層および上記一対の第１の不純物シリコ
ン層上に、真性シリコン層、上記第一の不純物シリコン
層中の不純物と逆の型の不純物をシリコン中に含んだ第
２の不純物シリコン層および保護絶縁層を順次形成する
工程と、 上記一対の第１の不純物シリコン層を真性シリコン層が
連結するように、上記保護絶縁層、第２の不純物シリコ
ン層および真性シリコン層をパターニングする工程と、 上記一対の第一の不純物シリコン層にそれぞれ接続され
たソース電極とドレイン電極を形成する工程と を有するシリコン薄膜トランジスタの製造方法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63201445A JPH0646660B2 (ja) | 1988-08-12 | 1988-08-12 | シリコン薄膜トランジスタの製造方法 |
| GB8915530A GB2220792B (en) | 1988-07-13 | 1989-07-06 | Silicon thin film transistor and method for producing the same |
| US07/377,873 US5021850A (en) | 1988-07-13 | 1989-07-10 | Silicon thin film transistor |
| US07/494,037 US5071779A (en) | 1988-07-13 | 1990-03-15 | Method for producing a silicon thin film transistor |
| US07/564,816 US5121178A (en) | 1988-07-13 | 1990-08-08 | Silicon thin film transistor |
| US07/564,818 US5122849A (en) | 1988-07-13 | 1990-08-08 | Silicon thin film transistor |
| US07/564,806 US5121177A (en) | 1988-07-13 | 1990-08-08 | Silicon thin film transistor |
| US07/564,814 US5111261A (en) | 1988-07-13 | 1990-08-08 | Silicon thin film transistor with an intrinsic silicon active layer formed within the boundary defined by the edges of the gate electrode and the impurity containing silicon layer |
| SG16594A SG16594G (en) | 1988-07-13 | 1994-01-28 | Silicon thin transistor and method for producing the same. |
| HK45794A HK45794A (en) | 1988-07-13 | 1994-05-12 | Silicon thin film transistor and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63201445A JPH0646660B2 (ja) | 1988-08-12 | 1988-08-12 | シリコン薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0250483A JPH0250483A (ja) | 1990-02-20 |
| JPH0646660B2 true JPH0646660B2 (ja) | 1994-06-15 |
Family
ID=16441208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63201445A Expired - Fee Related JPH0646660B2 (ja) | 1988-07-13 | 1988-08-12 | シリコン薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646660B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166091A (en) * | 1991-05-31 | 1992-11-24 | At&T Bell Laboratories | Fabrication method in vertical integration |
| TWI529949B (zh) | 2008-11-28 | 2016-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60113971A (ja) * | 1983-11-26 | 1985-06-20 | Matsushita Electric Ind Co Ltd | 薄膜電界効果型半導体装置及びその製造方法 |
-
1988
- 1988-08-12 JP JP63201445A patent/JPH0646660B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0250483A (ja) | 1990-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960010931B1 (ko) | 반도체 집접회로 및 그 제작방법 | |
| JPH1012882A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06204247A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0646660B2 (ja) | シリコン薄膜トランジスタの製造方法 | |
| JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS61187272A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JP2675587B2 (ja) | マトリックス型液晶表示パネル | |
| JPS6193663A (ja) | アモルフアスシリコントランジスタ | |
| JPS6178166A (ja) | 薄膜トランジスタ−アレ−とその製造方法 | |
| JPS60260155A (ja) | 薄膜トランジスタ | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JP3419073B2 (ja) | 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子 | |
| JPH0646640B2 (ja) | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 | |
| JP3141456B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH07122718B2 (ja) | 液晶表示装置 | |
| JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
| JPS63193568A (ja) | 薄膜トランジスタ | |
| JP3125345B2 (ja) | 薄膜トランジスタ素子アレイ及びその製造方法 | |
| JP2656554B2 (ja) | 薄膜トランジスタとそれを用いたアクティブマトリクス回路基板および画像表示装置 | |
| JP2613403B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0677486A (ja) | 薄膜トランジスタ素子 | |
| JPH03114234A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH09153621A (ja) | 薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 | |
| JPH07131019A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH01243031A (ja) | アクティブマトリクス用２端子素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |