CN106129120A - 一种薄膜晶体管、像素单元及阵列基板、显示装置 - Google Patents

一种薄膜晶体管、像素单元及阵列基板、显示装置 Download PDF

Info

Publication number
CN106129120A
CN106129120A CN201610575595.2A CN201610575595A CN106129120A CN 106129120 A CN106129120 A CN 106129120A CN 201610575595 A CN201610575595 A CN 201610575595A CN 106129120 A CN106129120 A CN 106129120A
Authority
CN
China
Prior art keywords
tft
source electrode
thin film
film transistor
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610575595.2A
Other languages
English (en)
Inventor
古宏刚
邵贤杰
王倩倩
宋洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610575595.2A priority Critical patent/CN106129120A/zh
Publication of CN106129120A publication Critical patent/CN106129120A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer

Abstract

本发明涉及半导体技术领域，尤其涉及一种薄膜晶体管、像素单元及阵列基板、显示装置，用以改善现有技术中存在的TFT区域影响像素单元开口率的问题。具体地，将源极和漏极的相向而设的两个边界之间形成的等间距缝隙设置为非直线形，即后续形成的TFT的沟道设置为非直线形，这样，等间距缝隙的整体长度是不变的，只是该等间距缝隙所占据的沿数据线延伸方向的尺寸变小，从而，缩小了后续形成的TFT区域在沿数据线延伸方向的尺寸，进而，减小了黑矩阵覆盖区域，提升了像素单元的开口率。

Description

一种薄膜晶体管、像素单元及阵列基板、显示装置
技术领域
本发明涉及半导体技术领域，尤其涉及一种薄膜晶体管、像素单元及阵列基板、显示装置。
背景技术
随着显示行业的快速发展，液晶显示器已经应用到各大行业。薄膜晶体管液晶显示器TFT-LCD的功耗越来越受到用户的关注，其中，影响功耗的一个主要原因就是开口率。
当光线经由背光板发射出来时，并不是所有的光线都能穿过面板，比如给LCDsource驱动芯片及gate驱动芯片用的信号走线，以及TFT本身，还有储存电压用的储存电容等。这些地方除了不完全透光外，也由于经过这些地方的光线不受电压控制，而无法显示正确的灰阶，所以都需利用黑矩阵加以遮蔽，以免干扰其它透光区域。而像素单元中有效的透光区域与全部面积的比例就称之为开口率。
由此可见，现有技术中的TFT区域面积影响像素单元的开口率。
发明内容
本发明实施例提供一种薄膜晶体管、像素单元及阵列基板、显示装置，用以改善现有技术中存在的TFT区域影响像素单元开口率的问题。
本发明实施例采用以下技术方案：
一种薄膜晶体管，包括：栅极，位于所述栅极之上的有源层，位于所述有源层之上且图案化的源极和漏极，
所述源极和所述漏极的相向而设的两个边界之间形成的等间距缝隙呈非直线形。
通过该方案，能够将源极与漏极之间的预设等间距缝隙通过非直线形实现，从而，缩小了沿数据线延伸反向的TFT区域的尺寸，进而，减小了黑矩阵覆盖区域，从而，提升了像素单元的开口率。
可选地，所述源极和所述漏极的线宽均匀。
通过该方案，线宽均匀能够保证TFT区域的TFT特性。
可选地，所述有源层的边界呈与所述源极或所述漏极相配合的非直线形。
通过该方案，能够保证TFT区域的迁移率均衡，提升TFT特性。
可选地，所述源极的远离所述漏极的边界以及所述漏极的远离所述源极的边界中至少一个边界呈与其相对应的所属有源层的边界相平行的直线形。
通过该方案，能够保证TFT区域的部分迁移率均衡，提升TFT特性。
可选地，所述非直线形具体包括折线形、弧形中的一种或组合。
该非直线形可灵活选择，且能够较好的实现提升开口率的目的。
一种像素单元，包括所述的薄膜晶体管。
通过该方案，能够将源极与漏极之间的预设等间距缝隙通过非直线形实现，从而，缩小了沿数据线延伸反向的TFT区域的尺寸，进而，减小了黑矩阵覆盖区域，从而，提升了像素单元的开口率。
一种阵列基板，包括所述的像素单元。
通过该方案，该阵列基板包含的像素单元中的TFT中，源极与漏极之间的预设等间距缝隙呈非直线形，从而，缩小了沿数据线延伸反向的TFT区域的尺寸，进而，减小了黑矩阵覆盖区域，从而，提升了像素单元的开口率。
一种显示装置，包括所述的阵列基板。
通过该方案，该显示装置包含的像素单元中的TFT中，源极与漏极之间的预设等间距缝隙呈非直线形，从而，缩小了沿数据线延伸反向的TFT区域的尺寸，进而，减小了黑矩阵覆盖区域，从而，提升了像素单元的开口率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的薄膜晶体管的简化示意图之一；
图2为本发明提供的薄膜晶体管的简化示意图之二；
图3(a)-图3(d)分别为本发明提供的另外四种结构类型的薄膜晶体管的简化示意图；
图4(a)和图4(b)分别为本发明实施例提供的另外两种结构类型的薄膜晶体管的简化示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
下面通过具体的实施例对本发明所涉及的技术方案进行详细描述，本发明包括但并不限于以下实施例。
如图1所示，为本发明提供的薄膜晶体管的简化示意图，该薄膜晶体管主要包括：栅极11，位于栅极11之上的有源层12，位于有源层12之上且图案化的源极13和漏极14，其中，源极13和漏极14的相向而设的两个边界(即源极13的边界A以及漏极14的边界B)之间形成的等间距缝隙呈非直线形。
通过上述技术方案，考虑到TFT沟道的沟道宽度与沟道长度之比影响着TFT的特性，因此，为了保证沟道长度不变，可以将源极和漏极的相向而设的两个边界之间形成的等间距缝隙设置为非直线形，即后续形成的TFT的沟道设置为非直线形，这样，等间距缝隙的整体长度是不变的，只是该等间距缝隙所占据的沿数据线延伸方向的尺寸变小，从而，缩小了后续形成的TFT区域在沿数据线延伸方向的尺寸，进而，减小了黑矩阵覆盖区域，提升了像素单元的开口率。
其中，图1所示出的薄膜晶体管的简化图中，仅是示出了部分膜层结构，其他未示出的膜层结构均可以现有技术中的方案实现，在此不做赘述。
可选地，在本发明实施例中，参照图1，源极13和漏极14的线宽均匀，即源极13与漏极14均呈非直线形。可见，源极以及漏极的线宽均匀，能够保证TFT区域的TFT特性。
进一步，有源层的边界呈与源极或漏极相配合的非直线形。具体地，在本发明实施例中，参照图2所示，源极13和漏极14的线宽均匀，且呈非直线形，同时，该TFT区域的有源层12的图案与源极13以及漏极14的图案相配合，有源层的边界121和边界122均呈与源极13以及漏极14相配合的非直线形，从而，使得源极13远离漏极14的边界各处相距有源层的边界121各处的距离相等，同时，使得漏极14远离源极13的边界各处相距有源层的边界122各处的距离相等，从而，保证TFT区域的迁移率均衡，提升TFT特性。
其实，在上述图2中的TFT结构中，虽然缩小了形成的TFT区域在沿数据线延伸方向的尺寸，而且能够保证形成的TFT结构的TFT特性，但是，考虑到有源层12所具有的与源极13以及漏极14相适配的图案，其在垂直于数据线延伸方向的尺寸必然会增大，即横向占据空间会变大，然而，每个像素单元的横向尺寸是有限的，因此，会造成像素单元无法实现相应的TFT结构。
为了避免上述问题，可选地，源极的远离漏极的边界以及漏极的远离源极的边界中至少一个边界呈与其相对应的所属有源层的边界相平行的直线形。从而，既保证了TFT区域的占用面积不致于过大，且能够保证TFT区域的部分迁移率均衡，提升TFT特性。
具体地，参照图3(a)所示，漏极14的边界141呈与有源层12的边界平行的直线形，漏极14的边界142具有非直线形结构，相应地，对侧的源极13的边界132呈与漏极14的边界142相适配的非直线形，源极13的边界131则与边界132平行，即同样为非直线形，从而，源极13的边界131各处相距有源层12的边界各处的距离并不均衡，可见，该方案保证了TFT区域的部分迁移率均衡，同样可以提升TFT特性。而且，还保证TFT区域在沿数据线延伸方向的尺寸较小，以及不会增大垂直数据线延伸方向的尺寸，从而，保证了较大的开口率。
参照图3(b)所示，该TFT结构中，源极13的边界131呈与有源层12的边界平行的直线形，源极13的边界132具有非直线形结构，相应地，对侧的漏极14的边界142呈与源极13的边界132相适配的非直线形，漏极14的边界141呈与有源层12的边界平行的直线形，从而，保证TFT区域的源极和漏极的偏移量均衡，提升TFT特性。而且，还可以保证较大的开口率。
在上述图3(a)和图3(b)中，源极13的靠近漏极14的边界呈凸起状，漏极14的靠近源极13的边界也同样呈相适配的凸起状，从而，形成所需的等间距缝隙，即后续通电后TFT的沟道。其实，还可以参照图3(c)所示，源极13的靠近漏极14的边界呈凹陷状，漏极14的靠近源极13的边界也同样呈相适配的凸起状；或者，如图3(d)所示，折线的弯曲方向反向。
可选地，在本发明实施例中，等间距缝隙所呈的非直线形具体包括折线形、弧形中的一种或组合。
参照图4(a)所示，非直线形可以为折线形，其中，折线的弯折次数可以根据实际的沟道比以及所需的TFT区域的尺寸进行选择；例如，可以是图中所示的三次弯折，也可以是一次弯折或多次弯折。
参照图4(b)所示，非直线形可以为弧形，其中，弧形的弯曲程度、弯折次数可根据实际的沟道比以及所需的TFT区域的尺寸进行合理选择，例如：可以将弧形的弧度设置的较为平滑，同时，弧形个数可以设置的较多。
此外，本发明实施例还提供了一种像素单元，包括上述所涉及的薄膜晶体管。
同时，还提供了一种阵列基板，包括上述所涉及的任意一种薄膜晶体管。其中，该阵列基板可以为OLED阵列基板，也可以为液晶阵列基板，或其他采用TFT元件的阵列基板。。
另外，本发明还提供了一种显示装置，包括上述所涉及的阵列基板。其中，所述显示装置可以为液晶面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种薄膜晶体管，包括：栅极，位于所述栅极之上的有源层，位于所述有源层之上且图案化的源极和漏极，其特征在于，
所述源极和所述漏极的相向而设的两个边界之间形成的等间距缝隙呈非直线形。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述源极和所述漏极的线宽均匀。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述有源层的边界呈与所述源极或所述漏极相配合的非直线形。
4.如权利要求1所述的薄膜晶体管，其特征在于，所述源极的远离所述漏极的边界以及所述漏极的远离所述源极的边界中至少一个边界呈与其相对应的所属有源层的边界相平行的直线形。
5.如权利要求1-4任一项所述的薄膜晶体管，其特征在于，所述非直线形具体包括折线形、弧形中的一种或组合。
6.一种像素单元，其特征在于，包括权利要求1-5任一项所述的薄膜晶体管。
7.一种阵列基板，其特征在于，包括权利要求6所述的像素单元。
8.一种显示装置，其特征在于，包括权利要求7所述的阵列基板。
CN201610575595.2A 2016-07-20 2016-07-20 一种薄膜晶体管、像素单元及阵列基板、显示装置 Pending CN106129120A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610575595.2A CN106129120A (zh) 2016-07-20 2016-07-20 一种薄膜晶体管、像素单元及阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610575595.2A CN106129120A (zh) 2016-07-20 2016-07-20 一种薄膜晶体管、像素单元及阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN106129120A true CN106129120A (zh) 2016-11-16

Family

ID=57289215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610575595.2A Pending CN106129120A (zh) 2016-07-20 2016-07-20 一种薄膜晶体管、像素单元及阵列基板、显示装置

Country Status (1)

Country Link
CN (1) CN106129120A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019119456A1 (zh) * 2017-12-23 2019-06-27 深圳市柔宇科技有限公司 薄膜晶体管、阵列基板及显示屏
CN110501847A (zh) * 2018-05-16 2019-11-26 群创光电股份有限公司 显示设备
CN110648641A (zh) * 2019-09-27 2020-01-03 云谷（固安）科技有限公司 一种用于显示屏的驱动电路、显示屏及显示终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130078762A1 (en) * 2008-11-28 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN203288601U (zh) * 2013-06-28 2013-11-13 京东方科技集团股份有限公司 薄膜晶体管像素结构、阵列基板以及显示装置
CN104916651A (zh) * 2015-07-07 2015-09-16 京东方科技集团股份有限公司 阵列基板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130078762A1 (en) * 2008-11-28 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN203288601U (zh) * 2013-06-28 2013-11-13 京东方科技集团股份有限公司 薄膜晶体管像素结构、阵列基板以及显示装置
CN104916651A (zh) * 2015-07-07 2015-09-16 京东方科技集团股份有限公司 阵列基板和显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019119456A1 (zh) * 2017-12-23 2019-06-27 深圳市柔宇科技有限公司 薄膜晶体管、阵列基板及显示屏
CN110501847A (zh) * 2018-05-16 2019-11-26 群创光电股份有限公司 显示设备
CN110501847B (zh) * 2018-05-16 2022-06-14 群创光电股份有限公司 显示设备
CN110648641A (zh) * 2019-09-27 2020-01-03 云谷（固安）科技有限公司 一种用于显示屏的驱动电路、显示屏及显示终端

Similar Documents

Publication Publication Date Title
KR102489280B1 (ko) 디스플레이 패널, 디스플레이 스크린 및 디스플레이 단말기
US9995976B2 (en) Array substrate and manufacturing method thereof, display panel and display device
KR102308647B1 (ko) 디스플레이 패널, 디스플레이 스크린 및 디스플레이 단말기
CN103472607A (zh) 显示面板与其制造方法
US10539844B2 (en) Liquid crystal display device and method of manufacturing the same
CN110018600B (zh) 阵列基板及液晶显示面板
US11754883B2 (en) Array substrate and method for manufacturing the same, and display device
JP5518278B2 (ja) 液晶表示装置および液晶表示装置の製造方法
US10983634B2 (en) Touch array substrate and touch display panel
US9971207B2 (en) Liquid crystal display device
CN106129120A (zh) 一种薄膜晶体管、像素单元及阵列基板、显示装置
KR20200040302A (ko) Amoled 디스플레이 패널 및 디스플레이 장치
CN108490705B (zh) 阵列基板、液晶显示面板与显示装置
JP3194456U (ja) 表示パネルおよび表示装置
CN204462602U (zh) 阵列基板及显示装置
US9563084B2 (en) Liquid crystal display device and array substrate thereof
KR102290684B1 (ko) 내장형 터치 스크린
KR102426423B1 (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 액정 표시 장치
US10867544B2 (en) Pixel structure, array substrate and display panel having a curved gap between adjacent sub pixels
CN106094365A (zh) 液晶显示装置、阵列基板及阵列基板的制作方法
CN111650792A (zh) 阵列基板、显示面板及显示装置
TWI534516B (zh) 顯示面板與顯示裝置
KR102080281B1 (ko) 액정표시장치
JP5242011B2 (ja) 液晶表示装置および液晶表示装置の製造方法
US11054737B2 (en) Mask, display substrate and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161116

RJ01 Rejection of invention patent application after publication