TW201205683A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TW201205683A
TW201205683A TW100107165A TW100107165A TW201205683A TW 201205683 A TW201205683 A TW 201205683A TW 100107165 A TW100107165 A TW 100107165A TW 100107165 A TW100107165 A TW 100107165A TW 201205683 A TW201205683 A TW 201205683A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
electrode
transistor
insulating layer
layer
Prior art date
Application number
TW100107165A
Other languages
English (en)
Other versions
TWI557805B (zh
Inventor
Shunpei Yamazaki
Hideyuki Kishida
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201205683A publication Critical patent/TW201205683A/zh
Application granted granted Critical
Publication of TWI557805B publication Critical patent/TWI557805B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Dram (AREA)

Description

201205683 六、發明說明： 用氧化物半導體的半導體裝置。本 裝置的製造方法。在此，半導體裝 特性工作的所有元件以及裝置。 有絕緣表面的基板上的半導體層來 如，已知使用包含矽類半導體材料 成電晶體並將其應用於液晶顯示裝 的電晶體主要使用非晶砍或多晶砂 使用非晶矽的電晶體雖然其場效應 應於玻璃基板的大面積化。另一方 體雖然其場效應遷移率高，但是需 程，具有不一定適合於玻璃基板的 化物半導體受到注目。作爲氧化物 化鋅或以氧化鋅爲成分的物質。而 載子濃度低於1 0 18 / C m3的非晶氧化 成的薄膜電晶體（專利文獻1至3 【發明所屬之技術領域 本發明關於一種使 . 發明還關於一種半導體 置是指藉由利用半導體 【先前技術】 已知使用形成在具 構成電晶體的技術。例 的薄膜在玻璃基板上形 置等的技術。 用於液晶顯示裝置 等的半導體材料製造。 遷移率低，但是可以對 面，使用多晶矽的電晶 要雷射退火等的晶化製 大面積化的特性。 作爲其他材料，氧 半導體的材料，已知氧 且，已公開了使用電子 物（氧化物半導體）形 [專利文獻1]日本專利申請公開第2006- 1 65527號公 201205683 [專利文獻2]日本專利申請公開第2006- 1 65528號公 報 [專利文獻3]日本專利申請公開第2006- 1 65 5 29號公 報 作爲利用半導體特性的電晶體，要求其隨時間的劣化 所導致的臨界値電壓的偏差小且截止電流小等。例如，因 隨時間的劣化而臨界値電壓的偏差變大的電晶體損壞使用 其的半導體裝置的可靠性。另外，截止電流大的電晶體增 大使用其的半導體裝置的耗電量。 【發明內容】 本發明的目的之一是提供可靠性高的半導體裝置。另 外，目的之一是提供可靠性高的半導體裝置的製造方法。 另外，目的之一是提供耗電量低的半導體裝置。另外 ，目的之一是提供耗電量低的半導體裝置的製造方法。 另外，目的之一是提供批量生產性高的半導體裝置。 另外，目的之一是提供批量生產性高的半導體裝置的製造 方法。 爲了解決上述課題，本發明人等注意到在將氧化物半 導體用於半導體層的半導體裝置中包含在氧化物半導體層 中的雜質濃度影響到臨界値電壓的變動和截止電流的增大 。注意，作爲雜質，例如可以舉出氫、水等的包含氫的物 質。包含氫的雜質對氧化物半導體層的金屬給予氫，並產 生雜質能級。
S -6- 201205683 藉由在形成該氧化物半導體層之後進行高溫（例如 600 °C)的加熱處理可以基本去除包含在氧化物半導體層 中的雜質。但是，與構成氧化物半導體的金屬強烈地結合 的雜質（例如氫及羥基）由於其強烈的結合力而殘留在氧 化物半導體層中。如果將殘留有雜質的氧化物半導體用於 半導體層，則產生不良現象如增大截止電流等。 爲了解決上述問題，去除殘留在氧化物半導體層中的 雜質並將氧化物半導體層精煉到極高純度而使用，即可。 明確而言，對氧化物半導體層添加與雜質強烈地結合的物 質並進行加熱處理，而從氧化物半導體層去除包含氫的穩 定的物質，即可。作爲與雜質強烈地結合的物質，例如最 好使用包含鹵素元素的物質。藉由對氧化物半導體層添加 具有高動能的鹵素元素，例如可以切斷構成氧化物半導體 的金屬與氫之間的鍵、金屬與羥基之間的鍵或與金屬結合 的羥基中的氧與氫之間的鍵。 另一方面，藉由對氧化物半導體層添加與雜質強烈地 結合的物質來切斷金屬與雜質之間的鍵，有時在金屬原子 上會產生未結合端（懸空鍵）。若存在有未結合端，則產 生載子並增高載子密度。具有載子密度高的氧化物半導體 層的半導體裝置有其臨界値電壓下降並示出常開啓的傾向 ，因此不是最好的。 藉由對氧化物半導體層添加鹵素元素可以解決上述問 題。由於鹵素元素與金屬原子的未結合端結合來終結該未 結合端，所以可以抑制載子的產生。 -7- 201205683 就是說，本發明的一個實施例是一種半導體裝置的製 造方法，包括如下步驟：在具有絕緣表面的基板上形成閘 極電極；在閘極電極上形成閘極絕緣層：與閘極絕緣層接 觸地形成與所述閘極電極重疊的氧化物半導體層；對氧化 物半導體層添加鹵素元素；對添加了鹵素元素的氧化物半 導體層進行第一加熱處理；與進行了加熱處理的氧化物半 導體層接觸地形成其端部與閘極電極重疊的源極電極及汲 極電極：以及以與氧化物半導體層的通道形成區重疊且與 氧化物半導體層的表面接觸的方式形成絕緣層。 本發明的一個實施例是一種半導體裝置的製造方法， 包括如下步驟：在具有絕緣表面的基板上形成源極電極及 汲極電極；形成覆蓋源極電極及汲極電極的端部的氧化物 半導體層；對氧化物半導體層添加鹵素元素：對添加了鹵 素元素的氧化物半導體層進行第一加熱處理；與進行了加 熱處理的氧化物半導體層接觸地形成與源極電極及汲極電 極的端部重疊的閘極絕緣層；以及以與閘極絕緣層接觸且 與源極電極及汲極電極的端部重疊的方式形成閘極電極。 在上述半導體裝置的製造方法中，也可以在進行第一 加熱處理後對氧化物半導體層添加氧。若對氧化物半導體 層添加氧，則可以供應構成氧化物半導體的主要成分材料 的氧，因此是最好的。再者，還可以在對氧化物半導體層 添加氧之後進行第二加熱處理。藉由進行鹵素元素的添加 及第一加熱處理不被去除的雜質由氧的添加及第二加熱處 理去除，從而可以使氧化物半導體層進一步高純度化及電 -8 - 201205683 I型（本質）化或實質上1型化。 在上述半導體裝置的製造方法中’最好在250°c或以 上且600 °C或以下的溫度下進行第一加熱處理。 在上述半導體裝置的製造方法中’也可以在形成氧化 物半導體層之後進行加熱處理。也可以藉由在形成氧化物 半導體層之後進行加熱處理，使氧化物半導體層中的氫、 水分等雜質脫離並排出。藉由在進行加熱處理後添加鹵素 元素，可以進一步降低包含在氧化物半導體層中的雜質濃 度。 本發明的其他實施例是一種半導體裝置的製造方法， 其中在形成在第一電晶體上的絕緣膜上使用上述半導體裝 置的製造方法製造第二電晶體。 本發明的其他實施例是一種半導體裝置，包括：絕緣 表面上的聞極電極；絕緣表面及閘極電極上的閘極絕緣層 ；閘極絕緣層上的包含 1015atoms/cm3或以上且 1018at〇mS/cm3或以下的濃度的鹵素元素的氧化物半導體 層：閘極絕緣層及氧化物半導體層上的源極電極及汲極電 極；以及閛極絕緣層、氧化物半導體層、源極電極及汲極 電極上的與氧化物半導體層的一部分接觸的絕緣層。 本發明的其他實施例是一種半導體裝置，包括：絕緣 表面上的源極電極及汲極電極；絕緣表面、源極電極及汲 極電極上的包含l〇15atoms/cm3或以上且l〇I8atoms/cm3或 以下的濃度的鹵素元素的氧化物半導體層；絕緣表面、源 極電極、汲極電極及氧化物半導體層上的閘極絕緣層；以 -9- 201205683 及閘極絕緣層上的閘極電極。 在上述半導體裝置中，作爲鹵素元素最好使用氟。這 是因爲氟與氫的鍵能比其他鹵素元素與氫的鍵能高，並比 氟與氫的鍵比其他鹵素元素與氳的鍵更穩定的緣故。 本發明的一個實施例可以提供可靠性高的半導體裝置 。另外，可以提供可靠性髙的半導體裝置的製造方法。 本發明的一個實施例可以提供耗電量低的半導體裝置 。另外，可以提供耗電量低的半導體裝置的製造方法。 本發明的一個實施例可以提供批量生產性高的半導體 裝置。另外，可以提供批量生產性高的半導體裝置的製造 方法。 【實施方式】 參照附圖對實施例進行詳細的說明。但是，本發明並 不侷限於以下說明，所屬技術領域的普通技術人員可以很 容易地理解一個事實就是其模式及詳細內容可以不脫離本 發明的宗旨及其範圍地變換爲各種各樣的形式。因此，本 發明不應該被解釋爲僅限定在以下實施方式所記載的內容 中。注意，在以下說明的發明的結構中，在不同的附圖之 間共同使用同一附圖標記來表示同一部分或具有同一功能 的部分，而省略其重複說明。 實施例1 在本實施例中，參照圖1A至圖2E對一種底閘型電
S -10- 201205683 晶體的製造方法進行說明，在該方法中，在對氧化物半 體層添加氟之後進行加熱處理來去除雜質，從而使氧化 半導體層高純度化。 圖1A和圖1B示出在本實施例中製造的底閘型電 體55〇的結構。圖1A示出電晶體550的俯視圖，而圖 示出電晶體5 5 0的截面圖。注意，圖1 B相當於沿著圖 所示的切斷線P 1-P2的截面圖。 電晶體550在具有絕緣表面的基板5 00上具有閘極 極5 1 1以及覆蓋閘極電極5丨丨的閘極絕緣層502。另外 在閘極絕緣層502上具有與閘極電極511重疊的被高純 化的氧化物半導體層513c以及與氧化物半導體層513c 觸且端部與閘極電極511重疊的用作源極電極或汲極電 的第一電極515a及第'二電極515b。另外，具有與氧化 半導體層513c接觸並其通道形成區重疊的絕緣層507 及覆蓋電晶體550的保護絕緣層508。 作爲用於本實施例的氧化物半導體，使用如下一種 化物半導體，其中藉由以從氧化物半導體去除用作η型 質的氫，並儘量不包含氧化物半導體的主要成分以外的 質的方式進行高純度化，實現I型（本質）的氧化物半 體或無限接近於I型（本質）的氧化物半導體。 另外，在被高純度化的氧化物半導體中載子極少， 子濃度低於lxl〇14/cm3，較佳低於lxl012/cm3，更佳低 1 xlO1 Vein3。此外，像這樣載子少，因此截止狀態下的 流（截止電流）足夠小。 導 物 晶 1 B 1 A 電 » 度 接 極 物 以 氧 雜 雜 導 載 於 電 -11 - 201205683 明確而言，上述的具備氧化物半導體層 在截止狀態下的源極電極和汲極電極之間的 1 μιη的洩漏電流密度（截止電流密度）在源 電極之間的電壓爲3.5V，使用時的溫度條f )下爲 1〇〇ζΑ/μηι(1χ10_19Α/μηι)或以下] 1χ1Ο·20Α/μιη)或以下，進一步爲 ΙζΑ/μιη )或以下。 此外，具備被高純度化的氧化物半導體 乎沒有截止電流的溫度依賴性，並且在高溫 流仍非常小。 接著，參照圖2Α至圖2Ε說明在基板 晶體5 5 0的方法。 首先，在具有絕緣表面的基板500上形 後藉由第一光石印製程形成包括閘極電極5: 另外，也可以在本說明書中例示的電晶體的 一個光石印製程中藉由噴墨法形成抗蝕劑掩 由噴墨法形成抗蝕劑掩模時不使用光掩模， 製造成本。 在本實施例中，作爲具有絕緣表面的基 璃基板。 也可以在基板500和閘極電極5 1 1之間 膜的絕緣膜。基底膜具有防止來自基板500 例如，鋰、鈉等的鹼金屬及鈣等的鹼土金屬 功能，並使用選自氮化矽膜、氧化矽膜、氮 的電晶體可以 通道寬度的每 極電極和汲極 私（例如25°C 或 1 0ζA/μιη ( (1 x 1 Ο'21 Α/μπι 層的電晶體幾 狀態下截止電 500上製造電 成導電膜，然 I 1的佈線層。 製造製程的任 模。因爲當藉 所以可以減少 板500使用玻 設置成爲基底 的雜質元素（ 等）的擴散的 氧化矽膜、氧
S -12- 201205683 氮化矽膜中的單層或疊層來形成。 此外，可以使用鉬、鈦、鉬、鎢、鋁'銅、鈸和钪等 的金屬材料或以上述金屬材料爲主要成分的合金材料的單 層或疊層形成閘極電極511。 另外，爲了避免耐熱性或腐蝕性的問題，最好將鋁或 銅與高熔點金屬材料組合而使用。作爲高熔點金屬材料， 可以使用鉬、鈦、鉻、鉅、鎢、銨、銃等。 另外，當使用銅時，最好設置銅-鎂-鋁（Cu-Mg-Al) 合金作爲成爲基底的層，並且在其上形成銅。藉由設置 Cu-Mg-Al合金，發揮提高氧化膜等的基底和銅的密接性 的效果。 接著，在閘極電極5 1 1上形成閘極絕緣層502。閘極 絕緣層502可以使用電漿CVD法或濺射法等，並使用選 自氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化 鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層或氧化給層中 的單層或疊層形成。 作爲本實施例的氧化物半導體，使用藉由去除雜質而 實現I型化或實際上I型化的氧化物半導體。因爲這種被 高純度化的氧化物半導體對介面能級密度、介面電荷極敏 感，所以氧化物半導體層與閘極絕緣層之間的介面是重要 的。因此，與被高純度化的氧化物半導體接觸的閘極絕緣 層被要求高品質化。 例如，使用μ波（例如，頻率爲2.45GHz )的高密度 電漿CVD可以形成緻密且絕緣耐壓性高的品質高的絕緣 -13- 201205683 層，所以是最好的。這是因爲藉由使被高純度化的氧化物 半導體和高品質的閘極絕緣層密接，可以降低介面能級密 度而使介面特性良好的緣故。 當然，只要能夠形成用作閘極絕緣層的優質的絕緣層 ，就可以應用濺射法、電漿CVD法等的其他成膜方法。 此外，也可以採用藉由成膜之後的熱處理，改善其膜性質 、與氧化物半導體之間的介面特性的絕緣層。總之，只要 採用如下絕緣層就可以：作爲閘極絕緣層的膜性質良好， 並且，可以降低與氧化物半導體之間的介面能級密度而形 成良好的介面。 注意，閘極絕緣層502與後面形成的氧化物半導體層 513c接觸。因爲當在氧化物半導體層513c中擴散氫時對 半導體特性造成壞影響，所以最好閘極絕緣層502不包含 氫、羥基及水分。此外，爲了儘量不使閘極絕緣層502、 氧化物半導體膜包含氫、羥基及水分，作爲在形成氧化物 半導體膜之前進行的預處理，最好濺射裝置的預備加熱室 中對形成有閘極電極5 1 1的基板5 00或形成到閘極絕緣層 5 02的基板500進行預備加熱，來對吸附到基板5 00的氫 、水分等的雜質進行脫離及排出。注意，作爲設置在預備 加熱室中的排氣單元，最好使用低溫泵。另外，也可以省 略該預備加熱處理。此外，也可以同樣地在形成絕緣層 5 07之前對形成到第一電極515a及第二電極515b的基板 5 00進行該預備加熱。 接著，在閘極絕緣層502上形成厚度爲2nm或以上
S -14- 201205683 且200nm或以下，最好爲5nm或以上且30nm或以下的氧 化物半導體膜。 另外，較佳的是，在藉由濺射法形成氧化物半導體膜 之前，進行引入氬氣體產生電漿的反濺射，來去除附著於 閘極絕緣層502表面的粉狀物質（也稱爲微粒、塵屑）。 反濺射是指如下一種方法，其中不對靶材一側施加電壓而 在氬氣圍下使用RF電源對基板施加電壓來在基板附近形 成電漿，而對表面進行改善。另外，也可以使用氮、氮、 氧等代替氬氣圍。 將金屬氧化物用作靶材並使用濺射法形成氧化物半導 體膜。另外，氧化物半導體膜可以在稀有氣體（例如氬） 氣圍下、在氧氣圍下或在稀有氣體（例如氬）及氧的混合 氣圍下藉由濺射法形成。 作爲用於氧化物半導體膜的氧化物半導體，可以使用 :四元金屬氧化物的In-Sn-Ga-Zn-Ο類氧化物半導體；三 元金屬氧化物的In-Ga-Ζη-Ο類氧化物半導體、In-Sn-Zn· 0類氧化物半導體、In-Al-Ζη-Ο類氧化物半導體、Sn-Ga-Ζη-0類氧化物半導體、Al-Ga-Ζη-Ο類氧化物半導體、Sn-Al-Ζη-Ο類氧化物半導體：二元金屬氧化物的Ιη-Ζη-0類 氧化物半導體、Sn-Zn-0類氧化物半導體、Al-Ζη-Ο類氧 化物半導體、Zn-Mg-0類氧化物半導體、Sn-Mg-Ο類氧化 物半導體、In-Mg-Ο類氧化物半導體、In-Ga-Ο類氧化物 半導體；或者單元金屬氧化物的Ιη_0類氧化物半導體、 Sn-Ο類氧化物半導體、Ζη-0類氧化物半導體等。另外， -15- 201205683 也可以使上述氧化物半導體膜包含Si02。藉由使氧化物 半導體膜包含阻礙晶化的氧化矽（SiOx ( x>〇))，可以 抑制當在製造工藝中形成氧化物半導體膜之後進行加熱處 理時氧化物半導體膜晶化。在此，例如，In-Ga-Ζη-Ο類 氧化物半導體是指具有銦（In)、鎵（Ga)、鋅（Zn)的 氧化物，並且對其組成比並沒有限制。另外，也可以使
In-Ga-Zn-Ο類氧化物半導體包含In、Ga、Zn以外的元素 〇 另外，氧化物半導體膜也可以使用以化學式 InMO3(ZnO)m(m>0，並且m不是自然數）表示的薄膜。 在此，Μ表示選自Ga、A1、Μη和Co中的一種或多種金 屬元素。例如，作爲Μ，有Ga、Ga及A1、Ga及Μη或 Ga及Co等。 另外，當作爲氧化物半導體使用Ιη-Ζη-0類材料時， 將所使用的靶材的組成比設定爲原子數比爲In: Zn = 5 0 : 1至1 : 2 (換算爲摩爾數比則爲ln2〇3 : ZnO = 25 : 1至1 :4 ) ’較佳爲In : Zn = 20 :1至1:1(換算爲摩爾數比 則爲 Ιη203: ZnO=l〇: 1 至 1 : 2)，更佳爲 In: Zn=15: 1 至1.5:1(換算爲摩爾數比則爲1112〇3:211〇=15:2至3 :4 )。例如，作爲用於形成ιη-Ζη·0類氧化物半導體的 靶材’當原子數比爲In : Zn : 0 = X : Y : Z時，將其設定 爲 Z> 1 .5X + Y。 作爲本實施例所使用的氧化物半導體，.較佳爲包含 In的氧化物半導體，更佳爲包含In及Ga的氧化物半導
S -16- 201205683 體。爲了使氧化物半導體層爲I型（本質），脫水化或脫 氫化是有效的。在本實施例中，藉由濺射法並使用In-Ga-Ζη-0類氧化物靶材形成氧化物半導體膜。 作爲用於藉由濺射法製造氧化物半導體膜的靶材，例 如可以使用具有ln203 : Ga203 : ZnO=l : 1 : 1[摩爾數比] 的組成比的氧化物靶材，從而形成In-Ga-Ζη-Ο膜。注意 ，不侷限於上述靶材的材料及組成，例如還可以使用具有 ln203 ： Ga2〇3 : ZnO=l ： 1 ： 2[摩爾數比]或者 Ιη203 : Ga203 : ZnO = l : 1 : 4[摩爾數比]的組成比的氧化物靶材。 另外，氧化物靶材的塡充率爲90%或以上且100%或 以下，最好爲95%或以上且99.9%或以下。藉由使用高塡 充率的金屬氧化物靶材，可以使所形成的氧化物半導體膜 成爲緻密的膜。另外，最好靶材的純度爲99.99%或以上 ，並且特別最好使用降低了 Na、Li等的鹼金屬及Ca等的 鹼土金屬等的雜質的靶材。 作爲在形成氧化物半導體膜時使用的濺射氣體，最好 使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體 。明確而言，最好使用露點爲-60 °C以下的高純度氣體。 在保持爲減壓狀態的沉積室中基底基板，將基板溫度 設定爲100°C或以上且600°C或以下，最好設定爲200°C 或以上且400 °C或以下。藉由一邊加熱基板一邊進行成膜 ，可以降低包含在所形成的氧化物半導體膜中的雜質濃度 。此外，可以減輕濺射所引起的損傷。而且，一邊去除沉 積室內的殘留水分一邊引入去除了氫及水分的濺射氣體， -17- 201205683 並且使用上述靶材在基板500上形成氧化物半導體膜。爲 了去除沉積室中的殘留水分，最好使用吸附型的真空泵， 例如低溫泵、離子泵、鈦昇華泵。此外，作爲排氣單元， 也可以使用配備有冷阱的渦輪泵。因爲在使用低溫泵進行 排氣的沉積室中，例如對氫、水等的包含氫的化合物（更 最好的是還對包含碳的化合物）等進行了排出，所以可以 降低在該沉積室中形成的氧化物半導體膜所包含的雜質的 濃度。 作爲進行濺射法的氣圍，採用稀有氣體（典型的是氬 )氣圍、氧氣圍或稀有氣體和氧的混合氣圍，即可。 作爲成膜條件的一個例子，可以使用如下條件：基板 與靶材之間的距離爲l〇〇mm;壓力爲0.6Pa;直流（DC) 電源爲0.5 kW;以及採用氧（氧流量比率爲100%)氣圍 。另外，藉由使用脈衝直流電源，可以減輕在進行成膜時 產生的粉狀物質（也稱爲微粒、塵屑），且膜厚度分佈也 變得均勻，所以是最好的。 另外，藉由將濺射裝置的處理室的洩漏率設定爲 1><1(Γ1()Ρ3·ιη3/秒或以下，可以減少當藉由濺射法形成膜時 鹼金屬、氫化物等的雜質混入到氧化物半導體膜中》 另外，藉由作爲排氣系統使用吸附真空泵，可以降低 鹼金屬、氫、水、羥基或氫化物等的雜質從排氣系統倒流 〇 注意，最好降低包含在氧化物半導體層中的Li、Na 等的鹼金屬及Ca等的鹼土金屬等的雜質。明確而言，最
S -18- 201205683 好使用SIMS時的包含在氧化物半導體層中的這些雜質濃 度分別是如下値：Li是5xl015cnT3或以下，最好是 lxl015cm-3或以下；Na是5 χ 1 015cnT3或以下，最好是 1 X 1 0 15 c mT3或以下；並且K是5 X 1 0 15 c m _ 3或以下，最好 是lxl015cm_3或以下。 因爲對於氧化物半導體來說鹼金屬及鹼土金屬是惡性 的雜質，所以最好氧化物半導體所含有的鹼金屬及鹼土金 屬量少。尤其是，鹼金屬中的Na當與氧化物半導體接觸 的絕緣膜是氧化物時擴散到氧化物半導體中而成爲Na+。 另外，在氧化物半導體內，Na斷裂金屬與氧的鍵或者擠 進鍵之中。其結果是，導致電晶體特性的劣化（例如，常 開啓化（臨界値向負一側偏移）、遷移率的降低等）。並 且，還成爲特性偏差的原因。特別在氧化物半導體中的氫 濃度充分低時，這些問題變得明顯。由此，當氧化物半導 體中的濃度是5xl019CnT3或以下，特別是5xl〇18cm-3或 以下時，強烈要求將鹼金屬的濃度設定爲上述値。 接著，藉由第二光石印製程將氧化物半導體膜加工爲 島狀的氧化物半導體層513a。 此外’當在閘極絕緣層502中形成接觸孔時，可以在 進行氧化物半導體膜的加工的同時進行該製程。 注意，作爲在此進行的氧化物半導體膜的蝕刻，可以 採用乾蝕刻和濕蝕刻中的一方或者兩者。例如，作爲用於 氧化物半導體膜的濕蝕刻的蝕刻劑，可以使用混合有磷酸 、醋酸、硝酸的溶液等。此外，還可以使用ITO0 7N (由 -19- 201205683 曰本關東化學有限公司製造）。注意，圖2A示出此時的 截面圖。 作爲用於乾蝕刻的蝕刻氣體，最好使用含有氯的氣體 (例如氯（Cl2 )、三氯化硼（BC13 )、四氯化矽（SiCl4 )或四氯化碳（CC14)等）。另外，還可以使用含有氟的 氣體（例如四氟化碳（CF4)、六氟化硫（SF6 )、三氟化 氮（NF3)、三氟甲烷（CHF3)等）、溴化氫（HBr)、 氧（〇2)或對上述氣體添加了氦（He)或氬（Ar)等的 稀有氣體的氣體等。 作爲乾蝕刻法，可以使用平行平板型RIE ( Reactive Ion Etching :反應性離子蝕刻）法或 ICP ( Inductively Coupled Plasma :感應耦合電漿）蝕刻法。適當地調節蝕 刻條件（施加到線圈形電極的電力量、施加到基板一側的 電極的電力量、基板一側的電極溫度等），以便可以蝕刻 爲所希望的加工形狀。 接著，對氧化物半導體層513a添加氟。作爲氟，使 含有氟的氣體電漿化，提取該電漿所包括的離子種，使所 提取的離子種加速，並且用加速了的離子種作爲離子束來 添加到氧化物半導體層，即可。例如，將氟離子的注入量 設定爲10_13i〇n/cm2或以上且l(T15i〇n/Cm2或以下即可。 作爲含有氟的氣體，例如可以使用四氟化碳（CF4 ) 、六氟化硫（sf6)、三氟化氮（nf3 )、三氟甲烷（chf3 )或對上述氣體添加了氦或氬等的稀有氣體的氣體等。 此外，在本實施例中示出添加氟的例子，但是本發明
S -20- 201205683 的一個實施例不侷限於此，也可以添加其他鹵素元素。例 如，可以使用含氯的氣體（例如氯（C12)、三氯化硼（ BC13 )、四氯化矽（SiCl4)或四氯化碳（CC14)等）來 添加氯。 將添加氟時的壓力最好設定爲l〇_4Pa或以上且l〇2Pa 或以下。 藉由使用電漿摻雜裝置，可以使添加氟時的壓力爲 10_2Pa或以上且102Pa或以下。作爲電漿產生方法，可以 使用ICP (感應耦合電漿）等的激發方法。例如，在使用 電漿摻雜裝置以ICP爲激發方法時，對天線和基板一側的 電極的兩者施加高頻電壓。然後，在天線一側產生高頻電 漿，由因施加到基板一側的電極的高頻電壓而產生的偏壓 使包含在該電漿中的離子種加速，並將其作爲離子束注入 到基板上的氧化物半導體層中。此外，使用乾蝕刻裝置也 可以同樣地進行氟的添加。 例如，在如下條件下進行60秒的電漿處理來添加氟 即可，即作爲氣體使用三氟化氮（NF3 )，施加到天線的 電力量爲600 W，對基板一側的電極施加的電力量爲i 〇〇 w ，壓力爲1.35Pa，氣體流量爲7〇SCCm。 藉由使用電漿摻雜裝置，可以使添加氟時的壓力爲 l(T3Pa或以上且l(T2pa或以下。可以將加速電壓設定爲 10keV或以上且lOOkeV或以下。在使用離子摻雜裝置添 加氟時’使含有氮的氣體電漿化，藉由指定的電場的作用 來提取該電漿所包括的離子種，不對所提取的離子種進行 -21 - 201205683 質量分離而使它加速，並且用加速了的離子種作爲離子束 來注入到氧化物半導體層。另外，由於與後面所述的離子 植入裝置相比離子摻雜裝置可以增大離子束的照射面積， 所以藉由使用離子摻雜裝置添加氟，可以縮短處理時間。 藉由使用離子植入裝置，可以使添加氟時的壓力爲 10_4Pa或以上且10_3Pa或以下。可以將加速電壓設定爲 lOOkeV或以上且300keV或以下。在使用離子植入裝置添 加氟時，使含有氟的氣體電漿化，提取該電漿所包括的離 子種並且進行質量分離，使具有指定品質的離子種加速， 並且用加速了的離子種作爲離子束來注入到氧化物半導體 層。藉由使用進行質量分離的離子植入裝置添加氟，可以 防止金屬元素等的雜質與氟一起被添加在氧化物半導體層 中〇 藉由對氧化物半導體層5 13a添加氟，例如可以切斷 構成氧化物半導體的金屬與氫之間的鍵、金屬與羥基之間 的鍵或與金屬結合的羥基中的氧與氫之間的鍵。另外，氧 化物半導體層513a成爲包含從金屬脫離了的雜質的氧化 物半導體層513b (圖2B)。 也可以在對氧化物半導體層513a添加氟之前，進行 預熱處理，從而使氧化物半導體層513a中的氫、水分等 雜質脫離並排出。注意，作爲設置在預備加熱室中的排氣 單元，最好使用低溫泵。將預熱處理的溫度設定爲250°C 或以上且5 00°C或以下。藉由在進行預熱處理後添加氟， 可以進一步降低包含在氧化物半導體層中的雜質濃度》 -22- 201205683 接著，對包含從金屬脫離了的雜質的氧化物半導體層 513b進行第一加熱處理。藉由該第一加熱處理，可以從 氧化物半導體層去除從金屬脫離了的雜質。例如，可以去 除藉由所添加的氟與從金屬脫離了的氫或羥基起反應而產 生的氟化氫等。與不添加鹵素元素而直接去除強烈地結合 到金屬的氫或羥基的方法（高溫度的加熱處理等）相比， 藉由加熱去除所產生的氟化氫等的方法更容易。 將第一加熱處理的溫度設定爲250°C或以上且750°C 或以下。在本實施例中，由於藉由對氧化物半導體層添加 氟，雜質從氧化物半導體層容易脫離，所以可以在低溫下 進行第一加熱處理。另外，若藉由進行高溫的第一加熱處 理，則可以在短時間內進行處理。 在此，將基板放入到加熱處理裝置之一的電爐中，在 氮氣氣圍下對氧化物半導體層以450°C進行1小時的加熱 處理後，不接觸於大氣而防止水、氫再混入到氧化物半導 體層中，而得到氧化物半導體層513c (圖2C)。 注意，加熱處理裝置不侷限於電爐而可以使用利用電 阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物 進行加熱的裝置。例如，可以使用 GRTA ( Gas Rapid Thermal Anneal )裝置、LRTA ( Lamp Rapid Thermal A η n e a 1 )裝置等的 R T A ( R a p i d T h e r m a 1 A η n e a 1 )裝置。 LRTA裝置是藉由從鹵素燈、金鹵燈、氙弧燈、碳弧燈、 高壓鈉燈或者高壓汞燈等的燈發射的光（電磁波）輻射來 加熱被處理物的裝置。GRTA裝置是指使用高溫氣體進行 -23- 201205683 加熱處理的裝置。作爲高溫的氣體，使用在進行加熱處理 的情況下也不與被處理物產生反應的惰性氣體如氬等的稀 有氣體或氮。藉由使用 RTA( Rapid Thermal Anneal)法 作爲加熱處理，可以在短時間內進行脫水化或脫氫化，由 此也可以以超過玻璃基板的應變點的溫度進行處理。 另外，在第一加熱處理中，最好氮或諸如氨、氖、氬 等的稀有氣體不包含水、氫等。或者，最好將引入到加熱 處理裝置的氮或諸如氯、氖、氬等的稀有氣體的純度設定 爲 6N( 99,9999%)或以上，更佳設定爲 7N( 99.99999% )或以上（即，將雜質濃度設定爲lppm或以下，最好設 定爲O.lppm或以下）。 此外，也可以在藉由第一加熱處理加熱氧化物半導體 層之後，對相同的爐中引入高純度的氧氣體、高純度的 N2〇氣體或超乾燥空氣（使用 CRDS( cavity ring-down laser spectroscopy:光腔衰蕩光譜法）方式的露點儀來測 定時的水分量爲20ppm (露點換算爲-55t )或以下，較 佳爲lppm或以下，更佳爲lOppb或以下的空氣）。最好 氧氣體或N2〇氣體不包含水、氫等。或者，最好將引入 到加熱處理裝置的氧氣體或N20氣體的純度設定爲6N或 以上，最好設定爲7N或以上（即，將氧氣體或N20氣體 中的雜質濃度設定爲lppm或以下，最好設定爲O.lppm 或以下）。藉由利用氧氣體或N2o氣體的作用供應在脫 水化或脫氫化的雜質的排除製程的同時減少了的構成氧化 物半導體的主要成分材料的氧，使氧化物半導體層高純度
S -24- 201205683 化及在電I型（本質）化。 另外，也可以在將氧化物半導體膜加工爲島狀之前進 行氟的添加。在此情況下，第—加熱處理既可以在進行第 二光石印製程之前進行，又可以在進行第二光石印製程之 後進行》 注意，第一加熱處理最好在添加氟之後且在氧化物半 導體層上形成其他層之前進行，但是除了上述情況以外， 只要在添加氟之後，就可以在氧化物半導體層上層疊閘極 絕緣層之後或在閘極絕緣層上形成閘極電極之後進行。 另外，當在閘極絕緣層5 02中形成接觸孔時，也可以 在對氧化物半導體膜進行第一加熱處理之前或之後進行該 形成製程。 藉由上述製程可以降低氧化物半導體層中的氫濃度， 從而實現高純度化。由此，可以實現氧化物半導體層的穩 定化。另外，藉由加熱處理，可以形成載子密度極少且帶 隙寬的氧化物半導體膜。由此，可以使用大面積基板製造 電晶體，而可以提高批量生產性。另外，藉由使用該氫濃 度被降低的被高純度化的氧化物半導體膜，可以製造耐壓 性高且截止電流顯著低的電晶體。只要在形成氧化物半導 體層之後，就可以進行上述加熱處理。 另外，當加熱氧化物半導體膜時，雖然也根據氧化物 半導體膜的材料或加熱條件，但是有時在其表面上形成板 狀結晶。板狀結晶最好是進行了大致垂直於氧化物半導體 膜的表面的c軸對準的板狀結晶體。 -25- 201205683 此外，無論與先形成的氧化物半導體層接觸的基底構 件的材料是氧化物、氮化物還是金屬等的材料，藉由分兩 次形成氧化物半導體層，並分兩次進行加熱處理，可以形 成具有較厚的結晶區（單晶區）即與膜表面垂直地進行C 軸對準的結晶區的氧化物半導體層。例如，形成3nm或 以上且15nm或以下的第一氧化物半導體膜，並進行第一 氟添加，在氮、氧、稀有氣體或乾燥空氣的氣圍下進行 45 0 °C或以上且8 50 °C或以下的第一加熱處理，且在包括 表面的區域形成具有結晶區（包括板狀結晶）的第一氧化 物半導體膜。而且，也可以形成比第一氧化物半導體膜厚 的第二氧化物半導體膜，進行第二氟添加，以450°C或以 上且8 50 °C或以下進行第二加熱處理，以第一氧化物半導 體膜爲結晶生長的種使它向上方進行結晶生長，來使第二 氧化物半導體膜的整體晶化，從而形成具有厚度厚的結晶 區的氧化物半導體層。此時，若由第二氟添加對第一氧化 物半導體膜添加氟，則有減少或失去第一氧化物半導體膜 的結晶區的憂慮。從而，在進行第二氟添加中需要適當地 選擇條件（加速電壓等），以不將氟添加到第一氧化物半 導體膜。 另外，在形成氧化物半導體層時，也可以藉由一邊將 氧化物半導體加熱到使氧化物半導體進行c軸對準的溫度 一邊形成膜來形成具有進行了垂直於膜表面的c軸對準的 結晶區的氧化物半導體層。藉由使用該成膜方法，可以縮 短工藝。作爲加熱基板的溫度，因爲根據成膜裝置而其他
S -26- 201205683 成膜條件不同，所以適當地設定適合其他條件的溫度，即 可。例如，將使用濺射裝置形成時的基板溫度設定爲250 °C或以上來形成膜，即可。 接著，在閘極絕緣層502和氧化物半導體層513c上 形成成爲源極電極及汲極電極（包括由與它們相同的層形 成的佈線）的導電膜。作爲用於源極電極及汲極電極的導 電膜，例如可以使用含有選自 Al、Cr、Cu、Ta、Ti、Mo 、W中的元素的金屬膜或以上述元素爲成分的金屬氮化物 膜（氮化鈦膜、氮化鉬膜、氮化鎢膜）等。此外，爲了回 避耐熱性或腐蝕性的問題，還可以採用在Al、Cu等的金 屬膜的下側或上側的一方或兩者層疊Ti、Mo、W、Cr、
Ta、Nd、Sc、Y等的高熔點金屬膜或它們的金屬氮化物膜 (氮化鈦膜、氮化鉬膜、氮化鎢膜）的結構。尤其是，最 好在與氧化物半導體層接觸的一側設置有包含鈦的導電膜 〇 另外’導電膜可以採用單層結構或兩層以上的叠層結 構。例如，可以舉出：包含矽的鋁膜的單層結構；在鋁膜 上層疊鈦膜的兩層結構；以及鈦膜、層疊在該鈦膜上的鋁 膜、在其上層疊的鈦膜的三層結構等。 另外’導電膜也可以使用導電性的金屬氧化物形成。 作爲導電性的金屬氧化物’可以使用氧化銦、氧化錫、氧 化鋅、氧化銦氧化錫合金、氧化銦氧化鋅合金或使所述金 屬氧化物材料包含矽或氧化矽的材料。 另外’在形成導電膜之後進行加熱處理的情況下，最 -27- 201205683 好使導電膜具有承受該加熱處理的耐熱性。 藉由第三光石印製程在導電膜上形成抗蝕劑掩模，選 擇性地進行蝕刻來形成用作源極電極或汲極電極的第一電 極515a及第二電極515b，然後去除抗蝕劑掩模（圖2D ) 作爲藉由第三光石印製程形成抗蝕劑掩模時的曝光， 使用紫外線、KrF雷射或ArF雷射，即可。後面形成的電 晶體的通道長度L取決於在氧化物半導體層513c上相鄰 的第一電極的下端部和第二電極的下端部之間的間隔寬度 。另外，當進行曝光來使通道長度L短於2 5nm時，最好 使用波長極短，即幾nm至幾十nm的超紫外線（Extreme Ultraviolet )進行藉由第三光石印製程中的形成抗蝕劑掩 模時的曝光。利用超紫外線的曝光的解析度高且聚焦深度 大。因此，也可以將後面形成的電晶體的通道長度L設定 爲10nm或以上且lOOOnm或以下，這樣可以實現電路的 工作速度的高速化。 此外，爲了縮減用於光石印製程的光掩模數及製程數 ，也可以使用由透過的光成爲多種強度的曝光掩模的多色 調掩模形成的抗蝕劑掩模進行鈾刻製程。由於使用多色調 掩模形成的抗蝕劑掩模成爲具有多種厚度的形狀，且藉由 進行蝕刻可以進一步改變形狀，因此可以用於加工爲不同 圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形 成至少對應於兩種以上的不同圖案的抗蝕劑掩模。從而， 可以縮減曝光掩模數，並還可以縮減與其對應的光石印製 -28- 201205683 程，所以可以實現製程的簡化。 注意，最好的是，當進行導電膜的蝕刻時，使蝕刻條 件最適化以防止氧化物半導體層5 1 3 c被蝕刻而分斷。但 是，難以獲得只對導電膜進行蝕刻而完全不對氧化物半導 體層513c進行蝕刻的條件，有時當對導電膜進行蝕刻時 氧化物半導體層513c的一部分也被蝕刻，而成爲具有槽 部（凹部）的氧化物半導體層513c。 在本實施例中，作爲導電膜使用Ti膜，並作爲氧化 物半導體層513c使用In-Ga-Zii-Ο類氧化物半導體膜，因 此，在採用上述組合時，藉由作爲蝕刻劑使用氨水-過氧 化氫混合液（氨水、水和過氧化氫溶液的混合液），可以 對導電膜選擇性地進行蝕刻。 接著，也可以進行使用N20、N2、Ar等的氣體的電 漿處理，來去除附著到露出的氧化物半導體層的表面的吸 附水等。另外，也可以使用氧和氬的混合氣體進行電漿處 理。在進行電漿處理時，不接觸於大氣地形成與氧化物半 導體層的一部分接觸的成爲保護絕緣膜的絕緣層5 07。 絕緣層5 07最好儘量不包含水分、氫、氧等的雜質， 既可以是單層的絕緣膜又可以由層疊的多個絕緣膜構成。 絕緣層507至少具有lnm以上的厚度，並且可以適 當地採用濺射法等的不使水、氫等的雜質混入到絕緣層 5 07中的方法形成絕緣層507。當絕緣層507包含氫時， 有如下憂慮：因該氫侵入到氧化物半導體層中或該氫抽出 氧化物半導體層中的氧而使氧化物半導體層的背通道低電 -29- 201205683 阻化（N型化），因此形成寄生通道。因此，重要的是， 在成膜方法中不使用氫，以使絕緣層507成爲儘量不包含 氫的膜。 另外，作爲絕緣層507最好使用阻擋性高的材料。例 如，作爲阻擋性高的絕緣膜，可以使用氮化矽膜、氮氧化 矽膜、氮化鋁膜、氮氧化鋁膜、氧化鋁膜或氧化鎵膜等。 藉由使用阻擋性高的絕緣膜，可以防止水分或氫等的雜質 侵入到島狀的氧化物半導體層513b內、閘極絕緣層502 內或者島狀的氧化物半導體層513b和其他絕緣層的介面 及其近旁。 此外，作爲絕緣層507也可以使用氧化矽膜、氧氮化 矽膜或氧氮化鋁膜等。 例如，也可以形成具有在藉由濺射法形成的厚度爲 200nm的氧化鎵膜上層疊有藉由濺射法形成的厚度爲 lOOnm的氧化鋁膜的結構的絕緣膜。將形成膜時的基板溫 度設定爲室溫或以上且30CTC或以下即可。另外，絕緣膜 最好含有多量的氧，即最好含有超過化學計量比的程度， 更佳超過化學計量比的1倍至2倍（大於1倍且小於2倍 )的氧。如此，藉由絕緣膜具有過剩的氧，可以向氧化物 半導體層513b的介面供應氧而降低氧缺損。 在本實施例中，藉由濺射法形成用作絕緣層5 07的厚 度爲200nm的氧化矽膜。將成膜時的基板溫度設定爲室 溫或以上且300°C或以下，即可。在本實施例中將成膜時 的基板溫度設定爲.1〇〇 °C。可以在稀有氣體（典型的是氬 -30- 201205683 )氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下， 濺射法形成氧化矽膜。此外，作爲靶材，可以使用氧 靶材或矽靶材。例如，可以在包含氧的氣圍下藉由濺 並使用矽靶材形成氧化矽膜。 爲了與形成氧化物半導體膜時相同地去除絕緣層 的沉積室中的殘留水分，最好使用吸附型的真空泵（ 泵等可以降低在使用低溫泵排氣的沉積室中形成 緣層5 07所包含的雜質的濃度。此外，作爲用來去除 層5 0 7的沉積室中的殘留水分的排氣單元，也可以採 備有冷阱的渦輪泵。 作爲當形成絕緣層5 07時使用的濺射氣體，最好 去除了氫、水、羥基或氫化物等的雜質的高純度氣體 接著，也可以在惰性氣體氣圍或氧氣體氣圍下進 二加熱處理（當分兩次形成氧化物半導體層並分兩次 加熱處理時，第三加熱處理）。該加熱處理在氮、超 空氣或稀有氣體（氬、氨等）的氣圍下最好以200°C 上且 400 °C或以下進行。在上述氣體中，水的含 20ppm或以下，較佳是lppm或以下，更佳是l〇ppb 下。也可以與第一加熱處理同樣進行高溫且短時間的 處理。藉由在設置包含氧的絕緣層5 07之後進行加熱 ，即使由第一加熱處理在氧化物半導體層51 3C中產 缺損，絕緣層5 07也向氧化物半導體層513c供應氧 且，藉由向氧化物半導體層513c供應氧’可以在氧 半導體層5 1 3 c中減少成爲施主的氧缺損而滿足化學 藉由 化矽 射法 507 低溫 的絕 絕緣 用配 使用 〇 行第 進行 乾燥 或以 量是 或以 RTA 處理 生氧 。並 化物 計量 -31 - 201205683 比。其結果是，可以使氧化物半導體層513c接近於i型 ，降低因氧缺損而導致的電晶體的電特性的偏差，從而實 現電特性的提高。進行該第二加熱處理的時序只要是形成 絕緣層5 07之後就沒有特別的限制，並且藉由將該加熱處 理兼作其他製程例如形成樹脂膜時的加熱處理、用來使透 明導電膜低電阻化的加熱處理，可以在不增加製程數的條 件下使氧化物半導體層513c接近於i型。 另外，也可以藉由在氧氣圍下對氧化物半導體層 513c進行加熱處理，對氧化物半導體添加氧，而減少在 氧化物半導體層513c中成爲施主的氧缺損。加熱處理的 溫度例如是1 〇 〇 °C或以上且低於3 5 (TC，最好是1 5 0 °C或 以上且低於25 0°C。最好上述用於氧氣圍下的加熱處理的 氧氣體不包含水、氫等。或者，最好將引入到加熱處理裝 置的氧氣體的純度設定爲6N( 99.9999% )或以上，更佳 設定爲7N (99.99999%)或以上（也就是說，將氧中的雜 質濃度爲lppm或以下，最好爲〇.1 ppm或以下）。 在本實施例中，在惰性氣體氣圍下或氧氣體氣圍下進 行第二加熱處理（最好200°C或以上且400°C或以下，例 如250°C或以上且35(TC或以下）。例如，在氮氣圍下以 25 0°C的溫度進行1小時的第二加熱處理。 第二加熱處理具有如下效果。藉由上述第一加熱處理 ，從氧化物半導體層意圖性地排除氫、水分、羥基或氫化 物（也稱爲氫化合物）等的雜質，但是另一方面有時構成 氧化物半導體的主要成分材料之一的氧減少。因爲在第二
S -32- 201205683 加熱處理中向進行了第一加熱處理的氧化物半導體層供應 氧，所以氧化物半導體層被高純度化及電I型（本質）化 〇 如上所述，藉由在對氧化物半導體膜添加氟，並進行 在添加氟之後進行第一加熱處理的製程，可以從氧化物半 導體層意圖性地去除氫、水分、羥基或氫化物（也稱爲氫 化合物）等的雜質。因此，氧化物半導體層被高純度化及 電I型（本質）化或者實質上I型化。以上述製程形成電 晶體5 5 0。 本實施例的電晶體有時在氧化物半導體層中包含鹵素 元素。由於氧化物半導體層中的鹵素元素與金屬原子的未 結合端容易結合來終結該未結合端，所以可以抑制載子的 產生。例如，氧化物半導體層也可以包含l〇15atomS/cm3 或以上且l〇I8atoms/cm3或以下的濃度的氟。 此外，當作爲絕緣層507使用包含多個缺陷的氧化矽 層時，藉由在形成氧化矽層之後進行第二加熱處理，可以 使氧化物半導體層所包含的氫或水等的雜質擴散到氧化矽 層中，從而進一步降低氧化物半導體層所包含的該雜質。 另外，當作爲絕緣層507使用包含過剩的氧的氧化矽 層時，藉由形成絕緣層5 0 7之後的加熱處理而絕緣層507 中的氧移動到氧化物半導體層513b，這提高氧化物半導 體層513b的氧濃度，從而實現高純度化。 也可以在絕緣層5 07上還形成保護絕緣層508。例如 ，藉由RF濺射法形成保護絕緣層5 08。因爲RF濺射法具 -33- 201205683 有高批量生產性，所以作爲保護絕緣層的成膜方法，最好 使用RF濺射法。作爲保護絕緣層，使用不包含水分等的 雜質並阻擋這些雜質從外部侵入的無機絕緣膜，使用氮化 矽膜、氮化鋁膜等。在本實施例中，使用氮化矽膜來形成 保護絕緣層5 08 (圖2E )。 在本實施例中，作爲保護絕緣層508，將形成到絕緣 層5 07的基板5 00加熱到100°C或以上且400°C或以下， 引入包含氫及水分被去除了的高純度氮的濺射氣體並使用 矽半導體的靶材來形成氮化矽膜。在此情況下，也最好與 絕緣層5 07相同地一邊去除處理室中的殘留水分一邊形成 保護絕緣層5 08。 也可以在形成保護絕緣層之後，在大氣氣圍中以100 °C或以上且200t或以下進行一個小時以上且三十個小時 以下的加熱處理。在該加熱處理中，既可以保持一定的加 熱溫度地進行加熱，又可以反復從室溫到1 〇〇°c或以上且 2 00 °C或以下的加熱溫度的升溫和從加熱溫度到室溫的降 溫多次。 像這樣，至於使用本實施例製造的包括被高純度化的 氧化物半導體層的電晶體，臨界値電壓的偏差小。因此， 藉由使用本實施例所例示的半導體裝置的製造方法，可以 提供可靠性高的半導體裝置。另外，可以提供批量生產性 高的半導體裝置。 另外，因爲可以降低截止電流，所以可以提供耗電量 低的半導體裝置。
S -34- 201205683 注意，本實施例可以與本說明書所示的其他實施例適 當地組合。 實施例2 在本實施例中，使用圖3A至圖4]£對如下方法進行 說明，在該方法中’採用在對氧化物半導體層添加氟之後 進行加熱處理，去除雜質來使氧化物半導體層高純度化的 方法，從而製造頂閘型電晶體。 圖3 A和圖3 B示出在本實施例中製造的頂閘型電晶 體650的結構。圖3A示出電晶體65 0的俯視圖，而圖3B 示出電晶體65 0的截面圖。另外，圖3B相當於沿著圖3A 所示的切斷線Q 1 - Q2的截面圖。 電晶體650在具有絕緣表面的基板600上具有用作源 極電極或汲極電極的第一電極615a及第二電極615b。另 外，還具有覆蓋第一電極615a及第二電極615b的端部的 被高純度化的氧化物半導體層613c以及覆蓋氧化物半導 體層613c的閘極絕緣層602。另外，還具有接觸於閘極 絕緣層6 02且與第一電極615a及第二電極615b的端部重 疊的閘極電極611以及接觸於閘極電極611且覆蓋電晶體 650的保護絕緣層608。 接著，使用圖4A至圖4E對在基板600上製造電晶 體650的方法進行說明。 首先，在具有絕緣表面的基板600上形成成爲源極電 極及汲極電極（包括使用與此相同的層形成的佈線）的導 -35- 201205683 電膜。作爲用於源極電極及汲極電極的導電膜，例如可以 使用包含選自 A1、Cr、Cu、Ta、Ti、Mo、W中的元素的 金屬膜或以上述元素爲成分的金屬氮化物膜（氮化鈦膜、 氮化鉬膜、氮化鎢膜）等。此外，還可以採用在Al、Cu 等的金屬膜上或下的一方或兩者層疊以、1^〇、\^、（：1·、 Ta、Nd、Sc、Y等的高熔點金屬膜或它們的金屬氮化物膜 (氮化鈦膜、氮化鉬膜、氮化鎢膜）的結構。尤其是，最 好在與氧化物半導體層接觸的一側設置有包含鈦的導電膜 〇 藉由第一光石印製程在導電膜上形成抗蝕劑掩模，選 擇性地進行蝕刻來形成用作源極電極或汲極電極的第一電 極615a及第二電極615b，去除抗触劑掩模》 在本實施例中，作爲具有絕緣表面的基板600使用玻 璃基板。 也可以在第一電極615a及第二電極615b與基板600 之間設置成爲基底膜的絕緣膜。基底膜具有防止來自基板 60 0的雜質元素的擴散的功能，並且可以使用氮化矽膜、 氧化矽膜、氮氧化矽膜、氧氮化矽膜等的單層或疊層形成 基底膜。 接著’在用作源極電極或汲極電極的第一電極615a 及第二電極615b上形成厚度爲2nm或以上且200nm或以 下’最好爲5nm或以上且30 nm或以下的氧化物半導體膜 〇 另外’最好的是’在藉由濺射法形成氧化物半導體膜
S -36- 201205683 之前，進行引入氬氣體產生電漿的反濺射，來去除附著於 第一電極615a及第二電極615b的表面以及基板6 00的露 出的絕緣表面上的粉狀物質（也稱爲微粒、塵屑）》 本實施例所例示的氧化物半導體膜可以使用與實施例 1所示的氧化物半導體膜相同的材料、方法及條件形成。 明確而言，作爲用來形成氧化物半導體膜的條件，使用與 實施例1相同的氧化物半導體、成膜方法、靶材組成、靶 材塡充率、濺射氣體的純度、成膜時的基板溫度、濺射裝 置的排氣單元以及濺射氣體的組成等，即可。因此，詳細 內容可以參照實施例1。 接著，藉由第二光石印製程將氧化物半導體膜加工爲 島狀的氧化物半導體層613a。 注意’作爲在此進行的氧化物半導體膜的蝕刻，可以 採用乾蝕刻和濕蝕刻中的一方或者兩者。例如，作爲用於 氧化物半導體膜的濕蝕刻的蝕刻劑，可以使用混合有磷酸 、醋酸、硝酸的溶液等。此外，還可以使用ITO0 7N (由 曰本關東化學有限公司製造）。注意，圖4A示出此時的 截面圖。 接著，對氧化物半導體層613a添加氟。氟的添加可 以使用與實施例1同樣的材料、方法及條件。因此，詳細 說明可以參考實施例1所記載的內容。藉由對氧化物半導 體層613a添加氟’例如可以切斷構成氧化物半導體的金 屬與氫之間的鍵、與金屬結合的羥基中的氧與氫之間的鍵 或金屬與羥基之間的鍵。另外，氧化物半導體層613a成 -37- 201205683 爲包含從金屬脫離了的雜質的氧化物半導體層613b (圖 4B )。 與實施例1同樣地，也可以在對氧化物半導體層 613a添加氟之前進行預熱處理。 接著’對包含從金屬脫離了的雜質的氧化物半導體層 613b進行第一加熱處理（圖4C)。第一加熱處理可以使 用與實施例1同樣的方法及條件。因此，詳細說明可以參 考實施例1所記載的內容。藉由該第一加熱處理，可以從 氧化物半導體層613b去除從金屬脫離了的雜質。例如， 可以去除藉由所添加的氟與從金屬脫離了的氫或羥基起反 應而產生的氟化氫等。與不添加鹵素元素而直接去除強烈 地結合到金屬的氫或羥基的方法相比，藉由加熱去除所產 生的氟化氫等的方法更容易。 另外，也可以在將氧化物半導體膜加工爲島狀之前進 行氟添加。在此情況下，第一加熱處理既可以在進行第二 光石印製程之前進行，又可以在進行第二光石印製程之後 進行。 注意，第一加熱處理最好在添加氟之後且在氧化物半 導體層上形成其他層之前進行’但是除了上述情況以外， 只要在添加氟之後’就可以在氧化物半導體層上層疊閘極 絕緣層之後或在閘極絕緣層上形成閘極電極之後進行。 此外，也可以藉由分兩次形成氧化物半導體層，並分 兩次進行加熱處理’無論首先形成的氧化i物半導體層所接 觸的基底構件的材料是氧化物、氮化物還是金屬等的材料
S -38- 201205683 ，形成具有較厚的結晶區（非單晶區）即與膜表面垂直地 進行C軸對準的結晶區的氧化物半導體層。注意，作爲具 有結晶區的氧化物半導體層，可以使用實施例1所示的成 膜條件。因此，詳細內容可以參照實施例1的記載。 接著，也可以進行使用N20、N2、Ar等的氣體的電 漿處理，來去除附著到露出的氧化物半導體層的表面的吸 附水等。在進行電漿處理之後，不接觸於大氣地形成與氧 化物半導體層接觸的閘極絕緣層602。 作爲本實施例的氧化物半導體，使用藉由去除雜質而 實現I型化或實際上I型化的氧化物半導體。因爲這種被 高純度化的氧化物半導體對介面能級密度、介面電荷極敏 感，所以氧化物半導體層和閘極絕緣層之間的介面是重要 的。因此，與被高純度化的氧化物半導體層接觸的閘極絕 緣層被要求高品質化。 閘極絕緣層602至少具有lnm以上的厚度，並且可 以適當地採用濺射法等的不使水、氫等的雜質混入到閘極 絕緣層602中的方法形成閘極絕緣層602。當閘極絕緣層 602包含氫時，有如下憂慮：因該氫侵入到氧化物半導體 層中或該氫抽出氧化物半導體層中的氧而使氧化物半導體 層的通道低電阻化（N型化），因此形成寄生通道。因此 ，重要的是，在成膜方法中不使用氫，以使閘極絕緣層 602成爲儘量不包含氫的膜》 在本實施例中，藉由濺射法形成用作閘極絕緣層602 的氧化矽膜。將成膜時的基板溫度設定爲室溫或以上且 -39- 201205683 300 °C或以下，即可。在本實施例中將成膜時的基板溫度 設定爲100°C。可以在稀有氣體（典型的是氬）氣圍下、 氧氣圍下或稀有氣體和氧的混合氣圍下，藉由濺射法形成 氧化矽膜。此外，作爲靶材，可以使用氧化矽靶材或矽靶 材。例如，可以在包含氧的氣圍下藉由濺射法並使用矽靶 材形成氧化矽膜。作爲與氧化物半導體層接觸地形成的閘 極絕緣層602，使用不包含水分、氫等的雜質並阻擋這些 雜質從外部侵入的無機絕緣膜，典型地使用氧化矽膜、氧 氮化矽膜、氧化鋁膜或氧氮化鋁膜等。 爲了與形成氧化物半導體膜時相同地去除閘極絕緣層 602的沉積室中的殘留水分，最好使用吸附型的真空泵（ 低溫泵等）。可以降低在使用低溫泵排氣的沉積室中形成 的閘極絕緣層602所包含的雜質的濃度。此外，作爲用來 去除閘極絕緣層602的沉積室中的殘留水分的排氣單元， 也可以採用配備有冷阱的渦輪泵。 作爲當形成閘極絕緣層602時使用的濺射氣體，最好 使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體 。注意，圖4D示出此時的截面圖》 接著，當在閘極絕緣層602中形成接觸孔時，藉由第 三光石印製程在閘極絕緣層602中形成接觸孔。注意’圖 4E不圖示出接觸孔。 接著，在閘極絕緣層602上形成導電膜之後，藉由第 四光石印製程形成包括閘極電極611的佈線層。 另外，作爲閘極電極61 1，可以使用鉬、鈦、鉬、鎢
S -40- 201205683 、鋁、銅、銨、銃等金屬材料或以該金屬材料爲主要成分 的合金材料的單層或疊層形成。藉由上述製程形成電晶體 650 〇 本實施例的電晶體有時在氧化物半導體層中包含鹵素 元素。由於氧化物半導體層中的鹵素元素與金屬原子的未 結合端容易結合來終結未結合端，所以可以抑制載子的產 生。 也可以在閘極電極61 1上形成保護絕緣層608 »例如 ，藉由RF濺射法形成保護絕緣層608。因爲RF濺射法具 有高批量生產性，所以作爲保護絕緣層的成膜方法，最好 使用RF濺射法。作爲保護絕緣層，使用不包含水分等的 雜質並阻擋這些雜質從外部侵入的無機絕緣膜，使用氮化 矽膜、氮化鋁膜等。在本實施例中，使用氮化矽膜來形成 保護絕緣層608。注意，圖4E示出此時的截面圖。 在本實施例中，作爲保護絕緣層608，將形成到閘極 電極611的基板600加熱到1〇〇 °C或以上且400 °C或以下 ，引入包含氫及水分被去除了的高純度氮的濺射氣體並使 用矽半導體的靶材來形成氮化矽膜。在此情況下，也最好 與閘極絕緣層602相同地一邊去除處理室內的殘留水分— 邊形成保護絕緣層608。 也可以在形成保護絕緣層之後，在大氣氣圍中以100 °C或以上且200°C或以下進行一個小時或以上且三十個小 時或以下的加熱處理。在該加熱處理中，既可以保持一定 的加熱溫度地進行加熱，又可以反復從室溫到1 〇〇。(：或以 -41 - 201205683 上且200°C或以下的加熱溫度的升溫和從加熱溫度到室溫 的降溫多次》 像這樣，至於使用本實施例製造的包括被高純度化的 氧化物半導體層的電晶體，臨界値電壓的偏差小。因此， 藉由使用本實施例所例示的半導體裝置的製造方法，可以 提供可靠性高的半導體裝置。另外，可以提供批量生產性 高的半導體裝置。 另外，因爲可以降低截止電流，所以可以提供耗電量 低的半導體裝置。 注意，本實施例可以與本說明書所示的其他實施例適 當地組合。 實施例3 在本實施例中，使用圖10A至圖12C對如下方法進 行說明，在該方法中，採用在對氧化物半導體層添加氟之 後進行加熱處理，去除雜質來使氧化物半導體層高純度化 的與實施例1不同的方法，從而製造底閘型電晶體。 圖10A和圖10B示出在本實施例中製造的頂閘型電 晶體1 050的結構。圖10A示出電晶體1 050的俯視圖， 而圖10B示出電晶體1050的截面圖。另外，圖10B相當 於沿著圖10A所示的切斷線R1-R2的截面圖。 電晶體1 050在具有絕緣表面的基板1〇〇〇上具有閘極 電極1011以及覆蓋閘極電極1011的閘極絕緣層1 002 ° 另外，在閘極絕緣層iOO〗上具有與閘極電極1011重疊的
S -42- 201205683 被高純度化的氧化物半導體層1013d以及與氧化物半導體 層1013d接觸且端部與閘極電極1〇11重疊的用作源極電 極或汲極電極的第一電極及第二電極1015b。另外 ，具有與氧化物半導體層1013d接觸並與其通道形成區重 疊的絕緣層1007以及覆蓋電晶體1〇50的保護絕緣層 1 008 ° 接著，參照圖11A至圖11C以及圖12A至圖12C說 明在基板1000上製造電晶體1 050的方法。 首先，在具有絕緣表面的基板1 000上形成導電膜之 後，藉由進行第一光石印製程形成包含閘極電極1011的 佈線層，並在閘極電極101 1上形成閘極絕緣層1 002。閘 極電極1 0 1 1及閘極絕緣層1 0 〇 2分別可以使用與實施例1 的閘極電極5 1 1及閘極絕緣層5 0 2同樣的方法及條件。因 此，詳細內容可以參照實施例1。 接著’在閘極絕緣層1 002上形成厚度爲2nm或以上 且200nm或以下，最好爲3nm或以上且50nm或以下的氧 化物半導體膜，並將該氧化物半導體膜藉由第二光石印製 程加工爲島狀氧化物半導體層l〇13a (圖11A)。本實施 例所示的氧化物半導體層1013a可以使用與實施例丨所示 的氧化物半導體層513a相同的材料、方法及條件形成。 因此’詳細內容可以參照實施例1。 接著，對氧化物半導體層i 〇丨3 a添加氟。氟添加可以 使用與實施例1同樣的材料、方法及條件。因此，詳細說 明可以參考實施例1所記載的內容。藉由對氧化物半導體 -43- 201205683 層1013a添加氟，例如可以切斷構成氧化物半導體的金屬 與氫之間的鍵、與金屬結合的羥基中的氧與氫之間的鍵或 金屬與羥基之間的鍵。另外，氧化物半導體層1013a成爲 包含從金屬脫離了的雜質的氧化物半導體層1013b (圖 1 1 B )。 與實施例1同樣地，也可以在對氧化物半導體層 1013a添加氟之前進行預熱處理。 接著，對包含從金屬脫離了的雜質的氧化物半導體層 1013b進行第一加熱處理，並獲得氧化物半導體層i〇13c (圖11C)。第一加熱處理可以使用與實施例丨同樣的方 法及條件。因此，詳細說明可以參考實施例1所記載的內 容。藉由該第一加熱處理，可以從氧化物半導體層l〇13b 去除從金屬脫離了的雜質。 接著，對氧化物半導體層1013c添加氧，並獲得氧化 物半導體層l〇13d (圖12A)。作爲氧的添加方法，使用 離子植入法或離子摻雜法等添加高能量的氧，即可。 在使用氧氣體並利用離子植入法來添加氧的情況下， 將加速電壓設定爲5keV或以上且l〇〇keV或以下，並且 將氧離子的注入量設定爲lxl014[atoms/cm2]或以上且 5xl017[atoms/cm2]或以下即可。 藉由使用離子植入法或離子摻雜法等將高能量的氧添 加到氧化物半導體中，可以供應構成氧化物半導體的主要 成分材料的氧。 另外’也可以在添加氧之後，對氧化物半導體層進行
S -44 - 201205683 第二加熱處理。藉由該第二加熱處理，可以從氧化物半導 體層去除從金屬脫離了的雜質。例如’可以去除藉由所添 加的氧與從金屬脫離了的氫或羥基起反應而產生的水》與 直接去除強烈地結合到金屬的氫或羥基的方法相比，藉由 加熱去除所產生的水的方法更容易。藉由進行氟的添加及 第一加熱處理不被去除的雜質由氧的添加及第二加熱處理 去除，從‘而可以使氧化物半導體層進一步高純度化及電I 型（本質）化或實質上I型化。 此外，也可以藉由分兩次形成氧化物半導體層，並分 兩次進行加熱處理，無論首先形成的氧化物半導體層所接 觸的基底構件的材料是氧化物、氮化物還是金屬等的材料 ，形成具有較厚的結晶區（非單晶區）即與膜表面垂直地 進行c軸對準的結晶區的氧化物半導體層。例如，形成 3 nm或以上且15nm或以下的第一氧化物半導體膜，並進 行第一氟添加，在氮、.氧、稀有氣體或乾燥空氣的氣圍下 進行450°C或以上且850°C或以下，最好爲5 50°C或以上 且750°C或以下的第一加熱處理，且在包括表面的區域形 成具有結晶區（包括板狀結晶）的第一氧化物半導體膜。 而且’以如下方法進行氧添加，即也可以形成比第一氧化 物半導體膜厚的第二氧化物半導體膜，進行第二氟添加， 以450°C或以上且85 0。(：或以下，最好爲600 t或以上且 °C或以下進行第二加熱處理，以第一氧化物半導體膜 爲結晶生長的種使它向上方進行結晶生長，來使第二氧化 物半導體膜的整體晶化，從而形成具有厚度厚的結晶區的 -45- 201205683 氧化物半導體層。另外，也可以在形成第二氧化物半導體 膜之前進行氧添加。此外，若由第二氟添加對第一氧化物 半導體膜添加氟，則有減少或失去第一氧化物半導體膜的 結晶區的憂慮。從而，在進行第二氟添加中需要適當地選 擇條件（加速電壓等），以不將氟添加到第一氧化物半導 體膜。 接著，在閘極絕緣層1 002和氧化物半導體層1013d 上形成成爲源極電極及汲極電極（包括由與它們相同的層 形成的佈線）的導電膜。藉由第三光石印製程在導電膜上 形成抗蝕劑掩模，選擇性地進行蝕刻來形成用作源極電極 或汲極電極的第一電極1015a及第二電極1015b，然後去 除抗蝕劑掩模（圖12B)。第一電極1015a、第二電極 l〇15b可以使用與實施例1所示的第一電極515a、第二電 極5 1 5b同樣的方法及條件。因此，詳細內容可以參照實 施例1。 接著，使用與實施例1所示的絕緣層5 07同樣的方法 、材料形成絕緣層1007。 接著，也可以在惰性氣體氣圍或氧氣體氣圍下進行第 二加熱處理（當分兩次形成氧化物半導體層並分兩次進行 加熱處理時，第三加熱處理）。該加熱處理最好爲200°C 或以上且400°C或以下，例如爲250°C或以上且3 50°C或 以下。例如，在氮氣圍下以250°C進行1小時的第二加熱 處理。藉由第二加熱處理，氧化物半導體層的一部分保持 與氧化物絕緣層1 007接觸的狀態被加熱。
S -46- 201205683 如上所述，藉由在對氧化物半導體膜添加氟，在添加 氟之後進行第一加熱處理，可以從氧化物半導體層意圖性 地去除氫、水分、羥基或氫化物（也稱爲氫化合物）等的 雜質。再者，藉由對氧化物半導體膜添加氧，可以供應構 成氧化物半導體層的主要成分材料之一的氧。因此，氧化 物半導體層被高純度化及電I型（本質）化或者實質上I 型化。以上述製程形成電晶體1 05 0。 本實施例的電晶體有時在氧化物半導體層中包含鹵素 元素。由於氧化物半導體層中的鹵素元素與金屬原子的未 結合端容易結合來終結該未結合端，所以可以抑制載子的 產生。 此外，當作爲絕緣層1 007使用包含多個缺陷的氧化 矽層時，藉由在形成氧化矽層之後進行加熱處理，可以使 氧化物半導體層所包含的氫、水或氫化物等的雜質擴散到 氧化矽層中，從而進一步降低氧化物半導體層所包含的該 雜質。 也可以在絕緣層1 007上還形成保護絕緣層1 008。保 護絕緣層1 00 8可以應用與實施例1所示的保護絕緣層 508同樣的材料、方法。因此，詳細內容可以參照實施例 1。在本實施例中，使用氮化矽膜形成保護絕緣層1〇〇8( 圖 12C )。 像這樣’至於使用本實施例製造的包括被高純度化的 氧化物半導體層的電晶體，臨界値電壓的偏差小。因此， 藉由使用本實施例所例示的半導體裝置的製造方法，可以 -47- 201205683 提供可靠性高的半導體裝置。另外，可以提供批量生產性 高的半導體裝置。 另外，因爲可以降低截止電流，所以可以提供耗電量 低的半導體裝置。 注意，本實施例可以與本說明書所示的其他實施例適 當地組合。 實施例4 在本實施例中，使用圖5A至圖9C對本發明的一個 實施例的半導體裝置的結構以及其製造方法進行說明。另 外，可以將本實施例所例示的半導體裝置用作記億裝置。 圖5A和圖5B示出本實施例所例示的半導體裝置的 結構。圖5A示出半導體裝置的截面圖，而圖5B示出半 導體裝置的俯視圖。另外，圖5A相當於沿著圖5B的切 斷線A1-A2及B1-B2的截面圖。 所例示的半導體裝置在下部具有使用第一半導體材料 的電晶體260,在上部具有使用第二半導體材料的電晶體 262以及電容器264。電晶體260的閘極電極210與電晶 體262的第一電極242a直接連接。 藉由與電晶體260重疊地設置電晶體262及電容器 2 64 ’可以實現高集成化。例如，藉由探討與佈線或電極 的連接關係，以最小加工尺寸爲F，也可以使記憶單元所 占的面積爲1 5F2至25F2。 作爲電晶體260所具有的第一半導體材料和電晶體
S -48 - 201205683 262所具有的第二半導體材料，可以使用不 如，可以藉由將單晶半導體用於第一半導體 體260具有容易進行高速工作的結構，將氧 於第二半導體材料來使電晶體262具有截止 降低而能夠長時間保持電荷的結構。 作爲第一半導體材料或第二半導體材料 化物半導體或氧化物半導體以外的半導體材 爲氧化物半導體以外的半導體材料，例如可 、矽鍺、碳化矽或砷化鎵等。另外，可以使 材料等。 在本實施例中，對如下情況進行說明， 於第一半導體材料來構成能夠進行高速工作 ，並且將氧化物半導體用於第二半導體材料 流被降低的電晶體262。 另外，具有電晶體260的閘極電極210 的第一電極242a連接的結構的半導體裝置 置。藉由使電晶體262處於截止狀態，可以 電晶體260的閘極電極210的電位。另外， 器264’容易保持施加到電晶體260的閘極 荷，且容易讀出所儲存的資訊。另外，藉由 進行高速工作的半導體材料的電晶體260, 出資訊。 另外，雖然假設本實施例所例示的半導 的電晶體都是η通道型電晶體而進行說明， 同的材料。例 材料來使電晶 化物半導體用 電流被充分地 ，例如使用氧 料，即可。作 以使用矽、鍺 用有機半導體 即將單晶矽用 的電晶體260 來構成截止電 與電晶體262 適用於記億裝 極長時間保持 藉由具備電容 電極2 1 0的電 使用利用能夠 可以高速地讀 體裝置所具備 但是當然也可 -49- 201205683 以使用P通道型電晶體。另外，因爲所公開的發明的技術 本質是一體地具備截止電流被充分地降低的使用氧化物半 導體的電晶體和能夠進行充分的高速工作的使用氧化物半 導體以外的材料的電晶體，所以用於半導體裝置的材料或 半導體裝置的結構等的半導體裝置的具體結構不需要侷限 於在此所示的條件。 電晶體260具有設置在包含第一半導體材料的基板 200中的通道形成區216和夾著通道形成區216的雜質區 220。另外，還具有與雜質區220接觸的金屬化合物區 224、設置在通道形成區216上的閘極絕緣層208和設置 在閘極絕緣層208上的閘極電極2 1 0。注意，雖然有時在 附圖中不具有源極電極或汲極電極，但是爲了方便起見有 時將這種狀態也稱爲電晶體。此外，在此情況下，爲了說 明電晶體的連接關係，有時源極區和源極電極共稱爲源極 電極，而汲極區和汲極電極共稱爲汲極電極。就是說，在 本說明書中，有可能在源極電極的記載中包括源極區，而 在汲極電極的記載中包括汲極區。 另外，在基板200上圍繞電晶體260地設置有元件分 離絕緣層206,並且在電晶體260上設置有絕緣層228及 絕緣層230。另外，雖然未圖示，但是電晶體260的金屬 化合物區224的一部分藉由用作源極電極或汲極電極的電 極連接到佈線256或其他佈線。注意，雖然有時在圖中不 具有源極電極或汲極電極，但是爲了方便起見有時將這種 結構也稱爲電晶體。
S -50- 201205683 爲了實現高集成化，如圖5 A和圖5 B所示最好電晶 體2 60不具有側壁絕緣層。另一方面，當重視電晶體260 的特性時，也可以在閘極電極2 1 0的側面設置側壁絕緣層 ，並且設置如下雜質區220，該雜質區220包括形成在與 該側壁絕緣層重疊的區域中的雜質濃度與雜質區220不同 的區域。 另外，在本實施例中，作爲包含第一半導體材料的基 板2 00，使用矽單晶基板。當使用矽等的單晶半導體基板 時，可以使半導體裝置的讀出工作高速化。 電晶體262具備作爲第二半導體材料被高純度化的氧 化物半導體層。電晶體262在絕緣層23 0上具有用作源極 電極或汲極電極的第一電極242a及第二電極242b以及與 第一電極及第二電極電連接的氧化物半導體層244。另外 ，還具有覆蓋氧化物半導體層244的閘極絕緣層246以及 設置在閘極絕緣層246上的與氧化物半導體層244重疊的 閘極電極248a。另外，在第一電極242a和氧化物半導體 層244之間具有與閘極電極248a重疊的絕緣層243a，並 且在第二電極242b和氧化物半導體層244之間具有與閘 極電極248a重疊的絕緣層243b。 絕緣層243 a及絕緣層243b降低產生在源極電極或汲 極電極與閘極電極之間的電容。但是，也可以不設置絕緣 層243a及絕緣層243b。 在此，最好充分去除氧化物半導體層2 44中的氫等雜 質而使其高純度化。明確地說，例如將氧化物半導體層 -51 - 201205683 244的氣濃度設定爲 5xl019atoms/cm3或以下，較佳爲 5xl〇18atoms/cm3 或以下，更佳爲 5xlOl7atoms/cm3 或以下 。另外，使用二次離子質譜（SIMS )測量上述氧化物半 導體層2 44中的氫濃度。如此，在氫濃度被充分降低而被 高純度化，並藉由供應足夠的氧來降低起因於氧缺乏的能 隙中的缺陷能級的氧化物半導體層244中，起因於氫或氧 缺陷等的載子濃度爲低於 lxl〇12/cm3，較佳爲低於 lxlO^/cm3，更佳爲低於 1.45xl01()/cm3。 在具有氧化物半導體層244的電晶體中可以使截止電 流足夠小。例如，在室溫（25 °C )下氧化物半導體層244 的厚度爲30nm，通道長度爲2μιη的電晶體的通道長度的 每Ιμηι的截止電流（閘極偏壓-3V)爲100zA(lzA (仄 普托安培）是lxl(T21A)或以下，最好爲ΙΟζΑ或以下。 在本實施例中，使用在對氧化物半導體層添加氟之後 進行加熱處理來去除雜質而使氧化物半導體高純度化的方 法，從而形成被高純度化的氧化物半導體層。如此，藉由 使用被高純度化的氧化物半導體，可以得到具有極爲優異 的截止電流特性的電晶體262。另外，作爲氧化物半導體 層244的詳細條件，可以參照實施例2。 注意，雖然在圖5A和圖5B的電晶體262中，爲了 抑制因微型化而在元件之間產生洩漏，使用被加工爲島狀 的氧化物半導體層244，但是也可以採用不加工爲島狀的 結構。當不將氧化物半導體層加工爲島狀時，可以防止因 加工時的蝕刻而導致的氧化物半導體層244的污染。
S -52- 201205683 在圖5A和圖5B所示的半導體裝置中，電晶體260 的閘極電極210的上面從絕緣層228露出而與電晶體262 的用作源極電極或汲極電極的第一電極242a直接連接。 也可以使用另行設置的用來接觸的開口及電極連接閘極電 極210與第一電極242a，但是藉由採用直接連接的結構 來可以縮小接觸面積而實現半導體裝置的高集成化。 例如，當將本實施例的半導體裝置用作記憶裝置時， 爲了增加單位面積的儲存容量，高集成化是重要的。另外 ，因爲也可以省略爲了實現接觸另行形成的開口及電極所 需的製程，所以可以簡化半導體裝置的製造製程。 圖5A和圖5B中的電容器264包括用作源極電極或 汲極電極的第一電極242a、氧化物半導體層244、閘極絕 緣層246以及電極248b»也就是說，第一電極242a用作 電容器264的一方的電極，而電極248b用作電容器264 的另一方的電極。 注意，雖然在圖5A和圖5B所示的電容器264中在 第一電極242a和電極248b之間夾有氧化物半導體層244 和閘極絕緣層246，但是也可以只夾有閘極絕緣層246來 確保大電容。另外，也可以具有與絕緣層243 a同樣地形 成的絕緣層。再者，如果不需要電容，則可以不設置電容 器 264。 另外，在電晶體262及電容器264上設置有絕緣層 250，並且在絕緣層250上設置有絕緣層252。另外，在 形成於閘極絕緣層246、絕緣層250、絕緣層25 2等中的 -53- 201205683 開口中設置有電極254。另外，在絕緣層25 2.上設置有佈 線256，並且佈線256藉由電極254與第二電極242b電 連接。另外，也可以使佈線256直接接觸於第二電極 242b ° 也可以使連接到金屬化合物區224的電極（未圖示） 與第二電極242b連接。在此情況下，藉由彼此重疊地設 置連接到金屬化合物區224的電極和電極254，可以實現 半導體裝置的高集成化。 <半導體裝置的製造方法> 接著，對上述半導體裝置的製造方法的一個例子進行 說明。以下，首先，參照圖6A至圖7C對下部電晶體260 的製造方法進行說明，然後，參照圖8A至圖9C對上部 電晶體262以及電容器264的製造方法進行說明》 <下部電晶體的製造方法> 首先，準備包含半導體材料的基板200 (圖6A)。 作爲包含半導體材料的基板200，可以使用矽或碳化矽等 的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半 導體基板、SOI基板等。這裏，示出作爲包含半導體材料 的基板200使用單晶矽基板時的一個例子》 —般來說，“ S 01基板”是指在絕緣表面上設置有矽 半導體層的基板，但是在本說明書等中，“SOI基板”還 包括在絕緣表面上設置有由矽以外的材料構成的半導體層 -54- 201205683 的基板。換言之’ “SOI基板”所具有的半導體層不侷限 於矽半導體層。另外，SOI基板還包括在玻璃基板等的絕 緣基板上隔著絕緣層而設置有半導體層的基板。 特別最好的是，作爲包含半導體材料的基板200使用 矽等的單晶半導體基板，因爲這樣可以使電晶體260的工 作高速化。 在基板2 00上形成用作用來形成元件分離絕緣層的掩 模的保護層202 (圖6A)。作爲保護層202，例如可以使 用以氧化矽、氮化矽、氧氮化矽等爲其材料的絕緣層。另 外，在該製程的前後，也可以將賦予η型導電性的雜質元 素或賦予Ρ型導電性的雜質元素添加到基板2 00中，以控 制電晶體的臨界値電壓。在半導體材料爲矽時.，作爲賦予 η型導電性的雜質，例如可以使用磷、砷等。另外，作爲 賦予Ρ型導電性的雜質，例如可以使用硼、鋁、鎵等。 接著’將上述保護層2 0 2用作掩模進行蝕刻來去除不 由保護層2 02覆蓋的區域（露出的區域）的基板200的一 部分。由此，形成與其他半導體區分離的半導體區204 ( 圖6 Β )。該蝕刻最好使用乾蝕刻，但是也可以使用濕蝕 刻。可以根據被蝕刻材料適當地選擇蝕刻氣體、蝕刻液。 接著’覆蓋半導體區204地形成絕緣層，並藉由選擇 性地去除重疊於半導體區204的區域的絕緣層，來形成元 件分離絕緣層206 (圖6C )。該絕緣層使用氧化矽、氮化 矽、氧氮化矽等形成。作爲絕緣層的去除方法，有化學機 械拋光（Chemical Mechanical Polishing : CMP )處理等 -55- 201205683 拋光處理或蝕刻處理等，可以使用其中的任何方法’並也 可以將上述處理組合而使用。另外，在形成半導體區204 之後，或者，在形成元件分離絕緣層206之後，去除保護 層 202。 另外，作爲元件分離絕緣層206的形成方法，除了選 擇性地去除絕緣層的方法以外，還可以使用藉由引進氧來 形成絕緣區的方法等。 接著，在半導體區204的表面上形成絕緣層，並且在 該絕緣層上形成包含導電材料的層。 絕緣層是後面成爲閘極絕緣層的層，該絕緣層例如可 以對半導體區2 04表面進行熱處理（熱氧化處理或熱氮化 處理等）形成。也可以使用高密度電漿處理代替熱處理。 高密度電漿處理例如可以使用選自He、Ar、Kr、Xe等稀 有氣體、氧、氧化氮、氨、氮、氫等中的混合氣體來進行 。當然，也可以使用CVD法（化學氣相沈積法）或濺射 法等形成絕緣層。最好該絕緣層具有包含氧化矽、氧氮化 矽、氮化矽、氧化給、氧化鋁、氧化鉬、氧化釔、矽酸給 (HfSixOy(x>〇、y>〇))、添加有氮的矽酸給（HfSix〇y (x>0、y>0 ))、添加有氮的鋁酸鈴（HfAlx〇y ( x>〇、 y>〇))等的單層結構或多層結構。另外，絕緣層的厚度 例如可以爲lnm或以上且l〇〇nm或以下，最好設定爲 10nm或以上且50nm或以下。 包含導電材料的層可以使用鋁、銅、鈦、钽、鎢等的 金屬材料而形成。另外，也可以藉由使用多晶砂等的半導
S -56- 201205683 體材料形成包含導電材料的層。對形成方法 限制，可以使用蒸鍍法、CVD法、濺射法 各種成膜方法。此外，在本實施例中，對使 成包含導電材料的層時的一個例子進行說明 然後，藉由選擇性地蝕刻絕緣層和包含 ，形成閘極絕緣層2 0 8和閘極電極2 1 0。（丨 接著，將磷（P )或砷（As )等添加到 中來形成通道形成區216以及雜質區220 ( 裏，雖然添加磷或砷以形成η型電晶體，但 電晶體時添加硼（Β)或鋁（Α1)等的雜質 此，雖然可以適當地設定所添加的雜質的濃 行半導體元件的高微型化時最好提高其濃度 另外，也可以在閘極電極210的周圍形 ’而形成以不同濃度包括雜質元素的雜質區 接著，覆蓋閘極電極210、雜質區220 層222 (圖7Α )。該金屬層222可以使用 濺射法或旋塗法等的各種成膜方法形成。最 半導體區204的半導體材料起反應而成爲低 合物的金屬材料形成金屬層222。作爲上述 如有鈦、鉅、鎢、鎳、鈷、鉑等。 接著’進行熱處理，使上述金屬層222 起反應。由此，形成接觸於雜質區220的 224 (圖7Α )。另外，在作爲閘極電極210 的情況下，還在閘極電極210與金屬層222 也沒有特別的 、旋塗法等的 用金屬材料形 〇 導電材料的層 圖 6 C )。 半導體區204 :圖6D)。這 是在形成ρ型 元素即可。在 度，但是在進 〇 成側壁絕緣層 〇 等地形成金屬 真空蒸鍍法、 好使用與構成 電阻的金屬化 金屬材料，例 與半導體材料 金屬化合物區 使用多晶矽等 接觸的部分中 -57- 201205683 形成金屬化合物區。 作爲上述熱處理，例如可以使用照射閃光燈的熱處理 。當然，也可以使用其他熱處理方法，但是最好使用可以 在極短的時間內進行熱處理的方法，以提高關於金屬化合 物形成的化學反應的控制性。另外，上述金屬化合物區由 金屬材料與半導體材料的反應而形成，該金屬化合物區的 導電性充分得到提高。藉由形成該金屬化合物區，可以充 分地降低電阻並提高元件特性。另外，在形成金屬化合物 區224之後，去除金屬層222。 接著，覆蓋藉由上述製程形成的各結構地形成絕緣層 228和絕緣層23 0 (圖7B )。絕緣層228或絕緣層230可 以使用包含氧化矽、氧氮化矽、氧化鋁等的無機絕緣材料 的材料形成。尤其是最好將低介電常數（low-k )材料用 於絕緣層228或絕緣層230，因爲這樣可以充分地降低起 因於各種電極或佈線的重疊的電容。另外，也可以將使用 上述材料的多孔絕緣層用於絕緣層228或絕緣層230。因 爲多孔絕緣層的介電常數比密度高的絕緣層低，所以可以 進一步降低起因於電極或佈線的電容。 另外，也可以在絕緣層228或絕緣層230中包括由氮 氧化矽、氮化矽等的含有多量的氮的無機絕緣材料構成的 層。由此，可以防止構成下部電晶體260的材料所包含的 水或氫等的雜質侵入到後面形成的上部電晶體262的氧化 物半導體層2 44中。但是，在此情況下，難以只使用後面 的製程中進行的CMP處理去除由含有多量的氮的無機絕
S -58- 201205683 緣材料構成的層，因此最好並用蝕刻處理等。 另外，也可以形成氧氮化矽作爲絕緣層22 8，並形成 氧化矽作爲絕緣層230。如此，藉由只使用氧氮化矽或氧 化矽等的含有多量的氧的無機絕緣材料形成絕緣層22 8及 絕緣層2 3 0，可以在後面的製程中容易對絕緣層228和絕 緣層23 0進行CMP處理。 注意，雖然在此採用絕緣層22 8和絕緣層23 0的疊層 結構，但是所公開的發明的一個實施例不侷限於此。既可 以採用單層結構，又可以採用三層以上的層的疊層結構》 例如，在上述形成氧氮化矽作爲絕緣層22 8並形成氧化矽 作爲絕緣層2 3 0的結構中，還可以在絕緣層2 2 8和絕緣層 23 0之間形成氮氧化矽。 然後’作爲形成電晶體262之間的處理，對絕緣層 228或絕緣層2 3 0進行CMP處理來使絕緣層228及絕緣 層230的表面平坦化，並使閘極電極210的上面露出（圖 7C )。 可以進行一次的CMP處理或多次的CMP處理。當分 多次進行CMP處理時’最好在進行高拋光率的第一拋光 之後’進行低拋光率的精拋光。藉由如此將拋光率彼此不 同的拋光組合’可以進一步提高絕緣層228及絕緣層230 的表面的平坦性。 另外’當絕緣層228和絕緣層230的疊層結構包括包 含多量的氮的無機絕緣材料時，難以只進行CMP處理去 除’所以最好並用蝕刻處理等。作爲包含多量的氮的無機 -59- 201205683 絕緣材料的蝕刻處理，可以使用乾蝕刻或濕蝕刻的任一種 ，但是從元件的微型化的觀點而言，最好使用乾蝕刻。另 外，最好適當地設定蝕刻條件（蝕刻氣體、蝕刻液、蝕刻 時間、溫度等），以便使各絕緣層的蝕刻率均勻且得到與 閘極電極2 1 0之間的蝕刻選擇比。另外，作爲用於乾蝕刻 的蝕刻氣體，例如可以使用含有氟的氣體（三氟甲烷（ CHF3 )等）、添加有氦（He)或氬（Ar)等的稀有氣體 的含有氟的氣體等。 另外，當使閘極電極210的上面從絕緣層228露出時 ，最好使閘極電極210的上面與絕緣層228爲同一面。 注意，上述各製程的前後還可以包括形成電極、佈線 、半導體層、絕緣層等的製程。例如，也可以形成與金屬 化合物區224的一部分連接的用作電晶體260的源極電極 或汲極電極的電極。另外，作爲佈線的結構，也可以採用 由絕緣層及導電層的疊層結構構成的多層佈線結構來實現 高度集成化了的半導體裝置。 <上部電晶體的製造方法> 接著，在閘極電極210、絕緣層228、絕緣層230等 上形成導電層，對該導電層選擇性地進行蝕刻，從而形成 用作源極電極或汲極電極的第一電極242a及第二電極 242b (圖8A)。第一電極242a及第二電極242b可以使 用與實施例2所示的用作源極電極或汲極電極的電極相同 的材料、方法來形成。因此，作爲詳細內容，可以參照實
S -60- 201205683 施例2的記載。 在此，將第一電極242a及第二電極242b的端部蝕刻 爲錐形形狀。藉由將第一電極242a、第二電極242b的端 部形成爲錐形形狀，後面形成的氧化物半導體層容易覆蓋 該端部，從而可以防止斷開。另外，可以提高後面形成的 閘極絕緣層的覆蓋性，而可以防止斷開。 在此，將錐形角例如設定爲30°或以上且60°或以下 。注意，錐形角是指當從垂直於截面（與基板的表面正交 的面）的方向觀察具有錐形形狀的層（例如，第一電極 2 42a )時，該層的側面和底面所形成的傾斜角。 另外，上部電晶體的通道長度（L)由第一電極242a 及第二電極242b的下端部的間隔決定。另外，當進行形 成用於形成通道長度（L)短於2 5 nm的電晶體的掩模的 曝光時，最好使用波長爲幾nm至幾十nm的極短的超紫 外線（Extreme Ultraviolet )。利用超紫外線的曝光的解 析度高且聚焦深度大。由此，也可以將後面形成的電晶體 的通道長度（L)形成爲10nm或以上且ΙΟΟΟηηι(Ιμηι) 或以下，而可以提高電路的工作速度。再者，藉由微型化 也可以降低半導體裝置的耗電量。 在此，電晶體262的第一電極242a與電晶體260的 閘極電極210直接連接（圖8A)。 接著，在第一電極242a上形成絕緣層243a，並且在 第二電極242b上形成絕緣層243b (圖8B)。在形成覆蓋 第一電極242a、第二電極242b的絕緣層之後對該絕緣層 -61 - 201205683 選擇性地進行蝕刻來形成絕緣層243a及絕緣層243b。另 外，絕緣層243a及絕緣層243b重疊於後面形成的閘極電 極的一部分地形成。藉由設置這種絕緣層，可以降低產生 在閘極電極與源極電極或汲極電極之間的電容。 可以使用包含氧化矽、氧氮化矽、氮化矽、氧化鋁等 的無機絕緣材料的材料形成絕緣層243a及絕緣層243 b。 尤其是藉由將低介電常數（l〇w-k)材料用於絕緣層243 a 及絕緣層243b，可以充分地降低閘極電極與源極電極或 汲極電極之間的電容，所以是最好的。另外，也可以將使 用上述材料的多孔絕緣層用於絕緣層243 a及絕緣層243b 。因爲多孔絕緣層的介電常數比密度高的絕緣層低，所以 可以進一步降低閘極電極與源極電極或汲極電極之間的電 容。 注意，雖然從降低閘極電極與源極電極或汲極電極之 間的電容的觀點而言，最好形成絕緣層243 a及絕緣層 243b，但是也可以不設置該絕緣層。 接著，在覆蓋第一電極242a及第二電極242b地形成 氧化物半導體層之後，對該氧化物半導體層選擇性地進行 蝕刻來形成氧化物半導體層244 (圖8C )。氧化物半導體 層2 44可以使用與實施例2所示的氧化物半導體層相同的 材料、方法形成。因此，作爲詳細內容，可以參照實施例 2的記載。 另外’如實施例2所示，最好在藉由濺射法形成氧化 物/半導體層之前進行引入氬氣體來產生等離子的反濺射，
S •62- 201205683 從而去除附著在形成表面（例如絕緣層230的表面）上的 物質。 對形成的氧化物半導體層添加氟，接著進行熱處理（ 第一熱處理）。作爲進行氟添加處理及熱處理（第一熱處 理）的方法，可以使用實施例2所示的裝置、方法。因此 ，作爲詳細內容，可以參照實施例2的記載。 藉由對形成的氧化物半導體層添加氟，並進行熱處理 (第一熱處理），可以降低殘留的雜質來形成I型（本質 半導體）或無限趨近於I型的氧化物半導體層。在使用殘 留的雜質被降低且實現I型（本質半導體）或無限趨近於 I型的氧化物半導體層的電晶體中，抑制臨界値電壓的變 動，因此可以實現截止電流低的極爲優異的特性。 本實施例的上部電晶體有時在氧化物半導體層中包括 氟。由於氧化物半導體層中的鹵素元素與具有不成對電子 的金屬原子容易結合來終結未結合端，所以可以抑制金屬 原子與起因於雜質的氫或羥基等結合來形成雜質能級。 另外，氧化物半導體層的蝕刻可以進行在熱處理（第 一熱處理）之前或在上述熱處理（第一熱處理）之後。另 外，從元件的微型化的觀點而言，最好使用乾蝕刻，但是 也可以使用濕飩刻。可以根據被蝕刻的材料適當地選擇蝕 刻氣體或蝕刻液。另外，當元件中的洩漏等不成爲問題時 ，也可以不將氧化物半導體層加工爲島狀而使用。 接著，形成接觸於氧化物半導體層244的閘極絕緣層 246，然後在閘極絕緣層246上的與氧化物半導體層244 -63- 201205683 重疊的區域中形成閘極電極 24 8 a，並且在與第一 242a重疊的區域中形成電極248b (圖8D )。閘極絕 2 4 6可以使用與實施例2所示的閘極絕緣層相同的材 方法形成。 最好在形成閘極絕緣層246之後在惰性氣體氣圍 在氧氣圍下進行第二熱處理。第二熱處理可以使用與 例2所示的方法相同的方法進行。藉由進行第二熱處 可以減輕電晶體的電特性的偏差。另外，當閘極絕 246包含氧時，也可以向氧化物半導體層244供應氧 補該氧化物半導體層244的氧缺損，從而形成I型（ 半導體）或無線趨近於I型的氧化物半導體層。 注意，雖然在本實施例中在形成閘極絕緣層246 進行第二熱處理，但是不侷限於此。例如，也可以在 閘極電極之後進行第二熱處理。 如上所述，藉由在添加氟之後進行第一熱處理， 使氧化物半導體層244高純度化，以使其儘量不包含 要成分以外的雜質。 閘極電極248a可以使用與實施例2所示的閘極 611相同的材料、方法形成。另外，當形成閘極電極 時’藉由對導電層選擇性地進行蝕刻來可以形成 248b。作爲以上說明的詳細內容，可以參照實施例2 載。 接著，在閘極絕緣層246、閘極電極 248a及 248b上形成絕緣層250及絕緣層252 (圖9A)。絕 電極 緣層 料、 下或 實施 理， 緣層 且塡 本質 之後 形成 可以 其主 電極 248a 電極 的記 電極 緣層
S -64- 201205683 250及絕緣層252可以使用與實施例1所示的絕緣層507 及保護絕緣層508相同的材料、方法形成。因此，作爲詳 細內容’可以參照實施例丨的記載。 接著，在閘極絕緣層246、絕緣層25 0、絕緣層252 中形成到達第二電極242b的開口（圖9B )。藉由使用掩 模等選擇性地進行蝕刻來進行該開口的形成。 然後’在上述開口中形成電極254，並且在絕緣層 252上形成與電極2 54接觸的佈線256。 例如’可以藉由在使用PVD法（物理氣相沈積法） 或CVD法等在包括開口的區域中形成導電層之後，使用 蝕刻處理或CMP等的方法去除上述導電層的一部分，從 而形成電極254。 更明確而言，例如，可以在包括開口的區域中藉由 PVD法形成薄的鈦膜，並藉由CVD法形成薄的氮化鈦膜 ，然後埋入開口地形成鎢膜。在此，藉由PVD法形成的 鈦膜具有還原被形成面的氧化膜（自然氧化膜等）並降低 與下部電極等（在此第二電極242b )的接觸電阻的功能 。另外，其後形成的氮化鈦膜具有抑制導電材料的擴散的 阻擋功能。另外，也可以在形成使用鈦或氮化鈦等的障壁 膜之後藉由鍍敷法形成銅膜。 另外，當去除上述導電層的一部分形成電極2 54時， 最好進行加工來使其表面平坦。例如，當在包括開口的區 域中形成薄的鈦膜或氮化鈦膜，然後埋入開口地形成鎢膜 時，可以藉由後面的CMP處理來去除不需要的鎢、鈦、 •65- 201205683 氮化鈦等並提高其表面的平坦性。如此，藉由使包括電極 254的表面平坦化，可以在後面的製程中形成良好的電極 、佈線、絕緣層、半導體層等》 佈線256可以使用與包括實施例2所示的閘極電極 611的佈線相同的材料 '方法形成。因此，作爲詳細內容 ，可以參照實施例2的記載。 如上所述，完成使用被高純度化的氧化物半導體層 244的電晶體262及電容器264(圖9C)。 藉由使用如此被高純度化且本質化的氧化物半導體層 244，可以充分地降低電晶體的截止電流。另外，藉由使 用這種電晶體，可以得到能夠極長期間保持儲存內容的半 導體裝置。 根據上述所例示的本實施例的方法，可以製造在下部 具有使用氧化物半導體以外的半導體材料的電晶體並在上 部具有使用氧化物半導體的電晶體的半導體裝置。 另外，藉由使閘極電極210與第一電極242a直接連 接，可以縮小接觸面積，從而可以實現半導體裝置的高集 成化。因此，可以增大能夠用作記憶裝置的半導體裝置的 單位面積的儲存容量。 本實施例所示的結構、方法等可以適當地與其他實施 例所示的結構、方法等組合而使用。 實施例5 在本實施例中，參照圖13A-1、13A-2和圖13B對根
S -66- 201205683 據所公開的發明的一個實施例的半導體裝置的應用例子進 行說明。在此，對記憶裝置的一個例子進行說明。另外， 在電路圖中’爲了表示使用氧化物半導體的電晶體，有時 附上“ OS”的符號。 在圖13A-1所示的半導體裝置中，第一佈線（lst Line )與電晶體700的源極電極電連接，第二佈線（2nd Line)與電晶體700的汲極電極電連接。另外，第三佈線 (3rd Line)與電晶體710的源極電極和汲極電極中的另 —方電連接，第四佈線（4th Line )與電晶體710的閘極 電極電連接。並且，電晶體700的閘極電極、電晶體710 的源極電極和汲極電極中的一方與電容器720的電極中的 —方電連接，第五佈線（5th Line)與電容器720的電極 中的另一方電連接。 在此，將使用氧化物半導體的電晶體用於電晶體7 1 0 。在此，作爲使用氧化物半導體的電晶體，例如可以使用 上述實施例所示的電晶體262。使用氧化物半導體的電晶 體具有截止電流極爲小的特徵。因此，藉由使電晶體710 成爲截止狀態，可以在極長時間內保持電晶體700的閘極 電極的電位。再者，藉由具有電容器720，容易保持施加 到電晶體700的閘極電極的電荷，另外，也容易讀出所保 持的資訊。在此，作爲電容器720，可以使用上述實施例 所示的電容器264。 另外，將使用氧化物半導體以外的半導體材料的電晶 體用於電晶體700。作爲氧化物半導體以外的半導體材料 -67- 201205683 ，例如可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等 使用單晶半導體。另外，也可以使用有機半導體材 使用這種半導體材料的電晶體容易進行高速工作。 作爲使用氧化物半導體以外的半導體材料的電晶體 可以使用上述實施例所示的電晶體260。 另外，如圖13B所示那樣，也可以採用不設置 720的結構。 在圖13A-1所示的半導體裝置中，藉由有效地 夠保持電晶體700的閘極電極的電位的特徵，可以 示那樣進行資訊的寫入、保持以及讀出。 首先，對資訊的寫入和保持進行說明。首先， 佈線的電位設定爲使電晶體710成爲導通狀態的電 電晶體7 1 0成爲導通狀態。由此，對電晶體700的 極和電容器720施加第三佈線的電位。也就是說， 體700的閘極電極施加所定的電荷（寫入）。在此 加兩個不同的電位的電荷（以下將施加低電位的電 電荷Ql，將施加高電位的電荷稱爲電荷Qh)的任 加到電晶體700的閘極電極。另外，也可以使用施 或三個以上的不同的電位的電荷，提高儲存容量。 藉由將第四佈線的電位設定爲使電晶體710成爲截 的電位，使電晶體710成爲截止狀態，而保持對 700的閘極電極施加的電荷（保持）。 因爲電晶體7 1 0的截止電流極爲小，所以在長 保持電晶體700的閘極電極的電荷。 ，最好 料等。 在此， ，例如 電容器 利用能 如下所 將第四 位，使 閘極電 對電晶 ，將施 荷稱爲 一方施 加三個 然後， 止狀態 電晶體 時間內
S -68- 201205683 接著，對資訊的讀出進行說明。當在對第一佈線施加 所定的電位（定電位）的狀態下，對第五佈線施加適當的 電位（讀出電位）時，根據保持在電晶體700的閘極電極 中的電荷量，第二佈線具有不同的電位。這是因爲一般而 言，在電晶體700爲η通道型的情況下，對電晶體700的 閘極電極施加Qh時的表觀（apparent)臨界値Vth_H低於 對電晶體700的閘極電極施加QL時的表觀臨界値V,h_L的 緣故。在此，表觀臨界値電壓是指爲了使電晶體700成爲 “導通狀態”所需要的第五佈線的電位》從而，藉由將第 五佈線的電位設定爲Vth_H和VthL的中間電位VG，可以 辨別對電晶體700的閘極電極施加的電荷。例如，在寫入 中，在對電晶體700的閘極電極施加QH的情況下，當第 五佈線的電位成爲V〇 ( >Vth_H)時，電晶體7 00成爲“導 通狀態”。在對電晶體700的閘極電極施加Ql的情況下 ，即使第五佈線的電位成爲V〇 ( <Vth_L)，電晶體700也 一直處於“截止狀態”。因此，藉由確認第二佈線的電位 可以讀出所保持的資訊。 另外，當將記憶單元配置爲陣列狀而使用時，需要只 可以讀出所希望的記憶單元的資訊。像這樣，當需要讀出 所定的記憶單元的資訊，且不讀出除此以外的記憶單元的 資訊時’在各記憶單元之間分別並聯連接有電晶體700的 情況下，對讀出的物件之外的記憶單元的第五佈線施加不 管閘極電極的狀態如何都使電晶體700成爲“截止狀態” 的電位’也就是小於Vlh_H的電位，即可。另外，在各記 -69- 201205683 憶單元之間分別串聯連接有電晶體700的情況下，對讀出 的物件之外的記憶單元的第五佈線施加不管閘極電極的狀 態如何都使電晶體700成爲“導通狀態”的電位，也就是 對第五佈線施加大於Vth_L的電位，即可。 接著，對資訊的改寫進行說明。資訊的改寫與上述資 訊的寫入和保持同樣進行。也就是說，將第四佈線的電位 設定爲使電晶體7 1 〇成爲導通狀態的電位，而使電晶體 710成爲導通狀態。由此，對電晶體700的閘極電極和電 容器720施加第三佈線的電位（有關新的資訊的電位）。 然後，藉由將第四佈線的電位設定爲使電晶體710成爲截 止狀態的電位，使電晶體7 1 〇成爲截止狀態，而使電晶體 700的閘極電極成爲施加有有關新的資訊的電荷的狀態。 像這樣，根據所公開的發明的半導體裝置藉由再次進 行資訊的寫入，可以直接改寫資訊。因此，不需要快閃記 憶體等所需要的使用高電壓的從浮閘抽出電荷，可以抑制 起因於擦除工作的工作速度的降低。換言之，實現了半導 體裝置的高速工作。 另外，藉由將電晶體710的源極電極或汲極電極與電 晶體700的閘極電極電連接，該源極電極或汲極電極具有 與用作非易失性記憶元件的浮閘型電晶體的浮閘相同的作 用。由此，有時將附圖中的電晶體710的源極電極或汲極 電極與電晶體700的閘極電極電連接的部分稱爲浮閘部 FG。當電晶體7 1 0處於截止狀態時，可以認爲該浮閘部 FG被嵌入在絕緣體中，在浮閘部FG中保持有電荷。因
S -70- 201205683 爲使用氧化物半導體的電晶體71〇的截止電流爲使用矽半 導體等而形成的電晶體的截止電流的十萬分之一以下，所 以可以不考慮由於電晶體710的漏泄的儲存在浮閘部FG 中的電荷的消失。也就是說’藉由使用氧化物半導體的電 晶體7 1 0，可以實現即使沒有電力供給也能夠保持資訊的 非易失性記憶裝置。 例如，當室溫下的電晶體的截止電流爲ΙΟζΑ ( IzA (仄普托安培）等於lxl〇_21A)或以下，並且電容器 720的電容値爲10fF左右時，至少可以保持資料1〇4秒以 上。另外，當然該保持時間根據電晶體特性或電容値而變 動。 另外，在此情況下不存在在現有的浮閘型電晶體中被 指出的閘極絕緣膜（隧道絕緣膜）的劣化的問題。也就是 說，可以解決以往被視爲問題的將電子注入到浮閘時的閘 極絕緣膜的劣化問題。這意味著在原理上不存在寫入次數 的限制。另外，也不需要在現有的浮閘型電晶體中當寫入 或擦除數據時所需要的高電壓。 構成圖13A-1所示的半導體裝置的電晶體等的要素包 括電阻和電容器，並且可以將圖13A-1所示的半導體裝置 如圖1 3 A-2所示那樣來考慮。換言之，可以認爲在圖 1 3 A-2中，電晶體700和電容器720分別包括電阻和電容 器而構成。R1和C1分別是電容器720的電阻値和電容値 ，電阻値R1相當於構成電容器720的絕緣層的電阻値。 另外，R2和C2分別是電晶體700的電阻値和電容値，電 -71 - 201205683 阻値R2相當於電晶體700處於導通狀態時的閘極絕緣層 的電阻値，電容値C2相當於所謂的閘極電容（形成在閘 極電極和源極電極或汲極電極之間的電容、以及形成在閘 極電極和通道形成區之間的電容）的電容値。 在使電晶體710處於截止狀態時的源極電極和汲極電 極之間的電阻値（也稱爲有效電阻）爲ROS的情況下， 在電晶體710的閘極洩漏充分小的條件下，當R1及R2 滿足R12R0S、R2 2R0S時，主要根據電晶體710的截 止電流來決定電荷的保持期間（也可以說成資訊的保持期 間）。 反之，當不滿足該條件時，即使電晶體710的截止電 流足夠小也難以充分確保保持期間。這是因爲電晶體7 1 0 的截止電流之外的漏泄電流（例如，在源極電極和汲極電 極之間產生的漏泄電流等）大的緣故。由此，可以說本實 施例所公開的半導體裝置最好滿足上述關係。 另一方面，C1和C2最好滿足C1之C2的關係。這是 因爲藉由增大C1，當由第五佈線控制浮閘部FG的電位時 ，可以向浮閘部FG高效地供應第五佈線的電位，可以使 向第五佈線供應的電位之間（例如，讀出的電位和非讀出 的電位）的電位差低的緣故。 藉由滿足上述關係，可以實現更佳的半導體裝置。另 外，R1和R2由電晶體700的閘極絕緣層和電容器720的 絕緣層來控制。C 1和C2也是同樣的。因此，最好適當地 設定閘極絕緣層的材料或厚度等，而滿足上述關係。
S -72- 201205683 在本實施例所示的半導體裝置中，浮閘部FG起到與 快閃記憶體等的浮閘型電晶體的浮閘相等的作用，但是， 本實施例的浮閘部FG具有與快閃記億體等的浮閘根本不 同的特徵。因爲在快閃記憶體中施加到控制閘極的電壓高 ，所以爲了防止其電位影響到相鄰的單元的浮閘，需要保 持各單元之間的一定程度的間隔。這是阻礙半導體裝置的 高集成化的主要原因之一。該原因起因於施加高電場而發 生隧道電流的快閃記憶體的根本原理。 另外，由快閃記億體的上述原理導致絕緣膜的劣化的 發展，而還導致重寫次數的界限（1〇4至1〇5次左右）的 其他問題。 根據所公開的發明的半導體裝置根據使用氧化物半導 體的電晶體的開關工作，而不使用如上所述的由隧道電流 而起的電荷注入的原理。就是說，不像快閃記憶體，不需 要用來注入電荷的高電場。由此，因爲不需要考慮到控制 閘極帶給相鄰的單元的高電場的影響，所以容易實現高集 成化。 另外，因爲不利用由隧道電流而起的電荷注入的原理 ，所以不存在記憶單元的劣化的原因。就是說，與快閃記 憶體相比，具有高耐久性和高可靠性。 另外，不需要高電場、不需要大型週邊電路（升壓電 路等）這一點也優越於快閃記憶體。 另外，在使構成電容器7 20的絕緣層的相對介電常數 erl與構成電晶體700的絕緣層的相對介電常數sr2不同 -73- 201205683 的情況下，容易在構成電容器720的絕緣層的面積S1和 在電晶體700中構成閘極電容的絕緣層的面積S2滿足 2.S22S1 (最好爲S2之S1)的同時，實現C1之C2。換言 之，容易在使構成電容器720的絕緣層的面積小的同時實 現C 1 > C2。明確地說，例如，在構成電容器720的絕緣 層中，可以採用由氧化鈴等的hi gh-k材料構成的膜或由 氧化給等的high-k材料構成的膜與由氧化物半導體構成 的膜的疊層結構’並將ει·1設定爲10或以上，最好設定爲 15或以上，並且在構成閘極電容的絕緣層中，可以採用 氧化矽，並將ει:2設定爲3至4。 藉由並用這種結構，可以進一步使根據所公開的發明 的半導體裝置高集成化。 另外’上述說明關於使用以電子爲多數載子的η型電 晶體（η通道型電晶體）的情況，但是，當然也可以使用 以電洞爲多數載子的ρ型電晶體代替η型電晶體。 如上所述，所公開的發明的一個實施例的半導體裝置 具有非易失性記憶單元，並且該非易失性記憶單元包括： 截止狀態下的源極電極和汲極電極之間的洩漏電流（截止 電流）少的寫入用電晶體；使用與該寫入用電晶體不同的 半導體材料的讀出用電晶體；以及電容器。 在使用時的溫度（例如25 t )下，寫入用電晶體的 截止電流爲1 〇〇ZA ( 1 X 1 〇-19A )或以下，較佳爲1 OzA ( 1x10_2<>A)或以下，更佳爲IzA ( 1x10_21A)或以下。在 的矽半導體時，難以獲得上述那樣低的截止電流
S -74- 201205683 ，但是在將氧化物半導體在適合的條件下加工而得到的電 晶體中，可以獲得上述那樣低的截止電流。因此，作爲寫 入用電晶體最好利用使用氧化物半導體的電晶體。 再者，因爲使用氧化物半導體的電晶體的亞臨界値擺 幅値（s値）小，所以即使遷移率比較低，也可以充分增 大開關速度。因此，藉由將該電晶體用於寫入用電晶體， 可以使施加到浮閘部FG的寫入脈衝的上升極爲陡峭。另 外，因爲截止電流小，所以可以減少使浮閘部FG保持的 電荷量。就是說，藉由將使用氧化物半導體的電晶體用於 寫入用電晶體，可以高速地進行資訊的重寫。 雖然讀出用電晶體沒有對截止電流的限制，但是最好 使用進行高速工作的電晶體，以提高讀出速度。例如’作 爲讀出用電晶體，，最好使用開關速度爲1納秒以下的電晶 體。 如此，藉由將使用氧化物半導體的電晶體用於寫入用 電晶體並將使用氧化物半導體以外的半導體材料的電晶體 用於讀出用電晶體’可以實現能夠長時間保持資訊且能夠 高速地讀出資訊的可以用於記憶裝置的半導體裝置。 本實施例所示的結構、方法等可以與其他實施例所示 的結構、方法等適當地組合而使用。 實施例6 在本實施例中，使用圖14A至圖15C對根據所公開 的發明的一個實施例的半導體裝置的應用例子進行說明。 -75- 201205683 圖μα及圖14B是使用多個圖13A-1所示的半導體 裝置（以下也表示爲記億單元750 )來形成的半導體裝置 的電路圖。圖14Α是記憶單元75 0串聯連接的所謂NAND 型半導體裝置的電路圖，圖14B是記憶單元75 0並聯連接 的所謂NOR型半導體裝置的電路圖。 圖14A所示的半導體裝置具有源極電極線SL、位元 線BL、第一信號線S 1、多個第二信號線S2、多個字線 WL、以及多個記億單元750。圖14A示出半導體裝置具 有一個源極電極線SL和一個位線BL的結構，但是所公 開的發明的一個實施例不侷限於此，可以採用具有多個源 極電極線SL及多個位線BL的結構。 在每個記憶單元75 0中，電晶體700的閘極電極、電 晶體710的源極電極和汲極電極中的一方與電容器720的 電極的一方電連接。另外，第一信號線S1與電晶體710 的源極電極和汲極電極中的另一方電連接，第二信號線 S2與電晶體710的閘極電極電連接。再者，字線WL與 電容器720的電極的另一方電連接。 另外，記憶單元75 0所具有的電晶體700的源極電極 與相鄰的記憶單元750的電晶體700的汲極電極電連接， 記憶單元750所具有的電晶體700的汲極電極與相鄰的記 憶單元75 0的電晶體700的源極電極電連接。但是，串聯 連接的多個記憶單元中的設置在一方端部的記億單元750 所具有的電晶體700的汲極電極與位線電連接。另外，串 聯連接的多個記憶單元中的設置在另一方端部的記憶單元
S -76- 201205683 750所具有的電晶體700的源極電極與源極電極線電連接 〇 在圖14A所示的半導體裝置中，按行進行寫入工作 和讀出工作。以如下步驟進行寫入工作··對進行寫入的行 的第二信號線S2施加使電晶體710成爲導通狀態的電位 ，而使進行寫入的行的電晶體710成爲導通狀態。由此， 對所指定的行的電晶體700的閘極電極施加第一信號線 S 1的電位，而對該閘極電極施加所定的電荷。像這樣， 可以對所指定的行的記憶單元寫入資料。 另外，以如下步驟進行讀出工作：首先，對進行讀出 的行之外的字線WL施加不管施加到電晶體700的閘極電 極的電荷如何都使電晶體700成爲導通狀態的電位，而使 進行讀出的行之外的電晶體700成爲導通狀態。然後，對 進行讀出的行的字線WL施加根據電晶體700的閘極電極 所具有的電荷選擇電晶體700的導通狀態或截止狀態的電 位（讀出電位）。然後，對源極電極線SL施加定電位， 使與位線BL連接的讀出電路（未圖示）成爲工作狀態》 在此，源極電極線SL-位線BL之間的多個電晶體700除 了進行讀出的行之外處於導通狀態，所以源極電極線SL-位線BL之間的導電率根據進行讀出的行的電晶體700的 狀態（導通狀態或截止狀態）決定。因爲電晶體的導電率 根據進行讀出的行的電晶體700的閘極電極所具有的電荷 不同，所以根據該導電率，位元線BL的電位取不同的値 。藉由使用讀出電路讀出位元線的電位，可以從所指定的 -77- 201205683 行的記憶單元讀出資訊。 圖14B所示的半導體裝置具有多個源極電極線SL、 多個位線BL、多個第一信號線S1、多個第二信號線S2 以及多個字線WL，還具有多個記憶單元750。每個電晶 體700的閘極電極、電晶體710的源極電極和汲極電極中 的一方與電容器720的電極的一方電連接。另外，源極電 極線SL與電晶體700的源極電極電連接，位線BL與電 晶體700的汲極電極電連接。另外，第一信號線S1與電 晶體710的源極電極和汲極電極中的另一方電連接，第二 信號線S2與電晶體7 1 0的閘極電極電連接。再者，字線 WL與電容器72 0的電極的另一方電連接。 在圖14B所示的半導體裝置中，按行進行寫入工作和 讀出工作。寫入工作以與上述圖14A所示的半導體裝置 相同的方法進行。讀出工作以如下步驟進行：首先，對進 行讀出的行之外的字線WL施加不管施加到電晶體700的 閘極電極的電荷如何都使電晶體700成爲截止狀態的電位 ，而使進行讀出的行之外的電晶體700成爲截止狀態。然 後，對進行讀出的行的字線WL施加根據電晶體700的閘 極電極所具有的電荷選擇電晶體700的導通狀態或截止狀 態的電位（讀出電位）。然後，對源極電極線SL施加定 電位，使與位線BL連接的讀出電路（未圖示）成爲工作 狀態。這裏，源極電極線SL-位線BL之間的導電率根據 進行讀出的行的電晶體7〇〇的狀態（導通狀態或截止狀態 )決定。就是說，根據進行讀出的行的電晶體700的閘極
S -78- 201205683 電極所具有的電荷，位線B L的電位取不同的値。藉由使 用讀出電路讀出位元線的電位，可以從所指定的行的記憶 單元讀出資訊。 注意，在上述說明中，使各記憶單元750保持的信息 量爲1位，但是本實施例所示的記憶裝置的結構不侷限於 此。也可以準備三種以上的施加到電晶體700的閘極電極 的電位，來增加各記億單元750保持的信息量。例如，當 施加到電晶體700的閘極電極的電位爲四種時，可以使各 記憶單元保持2位元的資訊。 接著，參照圖15A至圖15C對可以應用於圖14A和 圖14B所示的半導體裝置等的讀出電路的一個例子進行說 明。 圖15A示出讀出電路的槪略。該讀出電路具有電晶 體和讀出放大器電路。 在讀出資料時，將端子A連接於連接有進行資料讀 出的記憶單元的位元線。另外，將偏置電位Vbi as施加到 電晶體的閘極電極，而控制端子A的電位。 記憶單元750根據儲存的資料表示不同的電阻値。明 確地說’在選擇的記憶單元750的電晶體700處於導通狀 態時’該記憶單元處於低電阻狀態，而在選擇的記憶單元 75〇的電晶體7〇〇處於截止狀態時，該記憶單元處於高電 阻狀態。
在記憶單元處於高電阻狀態的情況下，端子A的電 位高於參考電位Vref，讀出放大器電路輸出對應於端子A -79- 201205683 的電位的電位。另一方面，在記憶單元處於低電阻狀態的 情況下，端子A的電位低於參考電位Vref，讀出放大器 電路輸出對應於端子A的電位的電位。 像這樣，藉由使用讀出電路，可以從記憶單元讀出資 料。另外，本實施例的讀出電路是一個例子。也可以使用 其他電路。另外，讀出電路也可以具有預充電電路。也可 以採用連接有參考用位線代替參考電位Vref的結構。 圖15B示出讀出放大器電路的一個例子的差分型讀出 放大器。差分型讀出放大器具有輸入端子Vin(+) 、Vin (-)和輸出端子Vout，放大Vin ( + )和Vin (-)之間 的差異。在Vin(+) >Vin(-)時，Vout大槪爲High輸 出，而在Vin(+) <Vin(-)時，Vout大槪爲Low輸出 。在將該差分型讀出放大器用於讀出電路的情況下，Vin (+)和Vin (-)中的一方連接於輸入端子A，並且對 Vin (+)和Vin (-)中的另一方施加參考電位Vref。 圖15C示出讀出放大器電路的一個例子的鎖存型讀出 放大器。鎖存型讀出放大器具有輸入輸出端子VI及V2、 控制用信號Sp、Sn的輸入端子。首先，將信號Sp設定爲 High，將信號Sn設定爲Low，遮斷電源電位（Vdd)。 並且，將進行比較的電位施加到V1和V2。然後，當將信 號Sp設定爲Low，將信號Sn設定爲High，並提供電源 電位（Vdd)時，如果進行比較的電位Vlin和V2in的關 係爲Vlin>V2in，貝IJ VI的輸出爲High，V2的輸出爲Low 。如果進行比較的電位Vlin和V2in的關係爲Vlin<V2in
S -80- 201205683 ，貝U VI的輸出爲Low，V2的輸出爲High。藉由利用這種 關係’可以放大Vlin和V2in之間的差異。在將該鎖存型 讀出放大器用於讀出電路的情況下，VI和V2中的一方藉 由開關連接於端子A和輸出端子，並且對VI和V2中的 另一方施加參考電位Vref。 本實施例所示的結構、方法等可以與其他實施例所示 的結構、方法等適當地組合而使用。 實施例7 在本實施例中參照圖18至圖22對應用本發明的一個 實施例的電晶體的液晶顯示裝置及其驅動方法的一個實施 例進行說明。 圖1 8的方塊圖示出本實施例所例示的液晶顯示裝置 1〇〇的各結構。液晶顯示裝置100具有圖像處理電路110 、電源116、顯示控制電路113、顯示面板120。當採用 透過型液晶顯示裝置或半透過型液晶顯示裝置時，還設置 背光燈部130作爲光源。
與液晶顯示裝置100連接的外部設備向液晶顯示裝置 1 〇〇供應視頻信號（視頻信號Data )。藉由電源1 1 6處於 導通狀態而向顯示控制電路1 1 3開始供應電源電位（高電 源電位Vdd、低電源電位Vss及公共電位Vcom)。顯示 控制電路1 13供應控制信號（.起始脈衝SP及時鐘信號CK 注意，高電源電位Vdd是指高於參考電位的電位， 201205683 並且低電源電位Vss是指參考電位以下的電位。另外，最 好高電源電位Vdd及低電源電位Vss都是能夠使電晶體 工作的程度的電位。另外，有時將高電源電位Vdd和低 電源電位Vss總稱爲電源電壓。 公共電位Vcom只要是相對於供應到像素電極的視頻 信號的電位成爲基準的固定電位即可。作爲一個例子，公 共電位Vcom也可以是接地電位。 只要根據點反轉驅動、源極電極線反轉驅動、閘極線 反轉驅動、幀反轉驅動等適當地使視頻信號Data反轉而 將其輸入到液晶顯示裝置1 〇 〇，即可。當視頻信號是數位 信號時，可以容易計算（例如，檢測視頻信號的差異等） ，因此是最好的。因此，當視頻信號是模擬信號時，例如 最好應用藉由A/D轉換器等將模擬信號轉換爲數位信號 並將其供應到液晶顯示裝置1 00的結構。 在本實施例中，從電源116藉由顯示控制電路113將 作爲固定電位的公共電位Vcom供應到公共電極128和電 容器211中的一方的電極。 顯示控制電路1 13是向顯示面板120供應在圖像處理 電路1 1 〇中處理了的視頻信號、控制信號（明確而言，用 來控制切換起始脈衝SP及時鐘信號CK等的控制信號的 供應或停止的信號）、電源電位（高電源電位Vdd、低電 源電位Vss及公共電位Vcom )，並向背光燈部130供應 背光控制信號（明確而言，用來背光燈控制電路1 3 1控制 背光燈132的點亮及非點亮的信號）的電路。
S -82- 201205683 圖像處理電路11 〇對輸入的視頻信號（視頻信號 D at a )進行分析、計算及加工，並將處理了的視頻信號與 控制信號一起輸出到顯示控制電路Π 3。 例如，圖像處理電路 Π 0可以對輸入的視頻信號 Data進行分析來判斷其是動態圖像還是靜態圖像’並將 包括判斷結果的控制信號輸出到顯示控制電路1 1 3。另外 ，圖像處理電路1 1 〇可以從包括靜態圖像的視頻信號 Data中切出一個幀的靜態圖像，並將該靜態圖像與表示 靜態圖像的控制信號一起輸出到顯示控制電路1 1 3。此外 ，圖像處理電路1 1 〇可以從包括動態圖像的視頻信號 D ata中檢測出動態圖像，並將表示動態圖像的控制信號 與連續的幀一起輸出到顯示控制電路1 1 3。 圖像處理電路110根據所輸入的視頻信號Data使本 實施例的液晶顯示裝置進行不同的工作。在本實施例中， 圖像處理電路1 1 0將圖像判斷爲靜態圖像而進行的工作是 靜態圖像顯示模式，而圖像處理電路將圖像判斷爲動 態圖像而進行的工作是動態圖像顯示模式。 另外，本實施例所示的圖像處理電路110還可以具有 顯示模式的轉換功能。顯示模式的轉換功能是指不根據圖 像處理電路110的判斷而該液晶顯示裝置的利用者藉由手 動或者藉由使用外部連接設備來對該液晶顯示裝置的工作 模式進行選擇，來將其轉換爲動態圖像顯示模式或靜態圖 像顯示模式的功能。 上述功能僅是圖像處理電路1 1 〇的功能的—個例子， -83- 201205683 可以根據顯不裝置的用途選擇各種圖像處理功能。 顯示面板120具有一對基板（第一基板和第二基板） 。另外，在一對基板之間夾持液晶層來形成液晶元件2 1 5 。在第一基板上設置有驅動電路部121、像素部122、端 子部126以及切換元件127。在第二基板上設置有公共電 極128(也稱爲共同電極或對置電極）。另外，在本實施 例中，公共連接部（也稱爲共同連接）設置在第一基板或 第二基板，並且第一基板上的連接部與第二基板上的公共 電極128連接。 在像素部1 22中設置有多個閘極線1 24 (掃描線）及 源極電極線1 25 (信號線），並且多個像素1 23由閘極線 124及源極電極線125圍繞並以矩陣狀設置。另外，在本 實施例例示的顯示面板中，閘極線1 24從閘極線側驅動電 路121A延伸地設置，而源極電極線125從源極電極線側 驅動電路121B延伸地設置。 另外，像素123包括作爲切換元件的電晶體214、連 接於該電晶體214的電容器211及液晶元件215(圖19) 〇 至於電晶體214，閘極電極連接到設置在像素部122 中的多個閘極線124中的一個，源極電極和汲極電極中的 —方連接到多個源極電極線1 2 5中的一個，源極電極和汲 極電極中的另一方連接到電容器211中的一方的電極以及 液晶元件215中的一方的電極（像素電極）。 另外，電晶體2 1 4最好使用降低了截止電流的電晶體
S -84- 201205683 ，最好使用實施例1至3所說明的電晶體。當降低了截止 電流時，截止狀態的電晶體214在液晶元件215及電容器 211中穩定地保持電荷。此外，藉由使用充分降低了截止 電流的電晶體214，也可以沒有設置電容器211而構成像 素 123。 藉由採用這種結構，像素1 23可以在長時間保持電晶 體214成爲截止狀態之前寫入的狀態，從而可以降低耗電 量。 液晶元件2 1 5是藉由液晶的光學調變作用控制光的透 過或非透過的元件。施加到液晶的電場控制液晶的光學調 變作用。施加到液晶的電場方向根據液晶材料、驅動方法 及電極結構不同，因此可以適當地選擇上述條件。例如， 當使用在液晶的厚度方向（所謂縱方向）上施加電場的驅 動方法時，以夾持液晶的方式在第一基板上設置像素電極 且在第二基板上設置公共電極即可。另外，當使用在基板 面內方向（所謂橫電場）上對液晶施加電場的驅動方法時 ，在相對於液晶同一個面上設置像素電極和公共電極即可 。另外，像素電極及公共電極也可以具有多樣的開口圖案 〇 作爲用於液晶元件的液晶的一個例子，可以舉出向列 液晶、膽固醇相（cholesteric)液晶、近晶相液晶、盤狀 液晶、熱致液晶、溶致液晶、低分子液晶、高分子分散型 液晶（PDLC )、鐵電液晶、反鐵電液晶、主鏈型液晶、 側鏈型高分子液晶、香蕉型液晶等。 -85- 201205683 此外，作爲液晶的驅動模式，可以使用ΤΝ ( Twisted Nematic;扭轉向歹！J )模式、STN ( Super Twisted Nematic ;超扭曲向列）模式、OCB ( Optically Compensated Birefringence ;光學補償雙折射）模式、ECB ( Electrically Controlled Birefringence ;電控雙折射）模式 、FLC ( Ferroelectric Liquid Crystal ;鐵電液晶）模式、 AFLC ( AntiFerroelectric Liquid Crystal ;反鐵電液晶） 模式、PDLC ( Polymer Dispersed Liquid Crystal :聚合物 分散型液晶）模式、PNLC ( Polymer Network Liquid Crystal :聚合物網路型液晶）模式、賓主模式等。此外， 可以適當地使用IPS(In-Plane-Switching;面內切換）模式 、FFS(Fringe Field Switching ;邊緣場切換）模式、 MVA(Multi-domain Vertical Alignment;多象限垂直對齊） 模式、PVA(Patterned Vertical Alignment:圖像垂直對齊） 模式、ASM(Axially Symmetric aligned Micro-cell :軸對 稱排列微單元）模式等。當然，在本實施例中，只要是根 據光學調變作用控制光的透過或非透過的元件，對液晶材 料、驅動方法及電極結構沒有特別的限制。 另外，本實施例所例示的液晶元件中的液晶的對準被 由設置在第一基板上的像素電極和設置在第二基板上的與 像素電極相對的公共電極之間產生的縱方向的電場控制。 端子部1 26是將顯示控制電路1 1 3所輸出的指定的信 號（高電源電位V d d、低電源電位V s s、起始脈衝S P、·時 鐘信號CK、視頻信號Data、公共電位Vcom等）等供應
S -86- 201205683 到驅動電路部121的輸入端子。 驅動電路部1 2 1具有閘極線側驅動電路1 2 1 A、源極 電極線側驅動電路1 2 1 B。閘極線側驅動電路1 2 1 A、源極 電極線側驅動電路1 2 1 B是用來驅動具有多個像素的像素 部122的驅動電路，並具有移位暫存器電路（也稱爲移位 暫存器）。 另外，閘極線側驅動電路1 2 1 A及源極電極線側驅動 電路121B可以形成在與像素部122同一基板上或不同基 板上。 另外，向驅動電路部121供應由顯示控制電路113控 制的高電源電位Vdd、低電源電位Vss、起始脈衝SP、時 鐘信號CK、視頻信號Data。 切換元件1 27可以使用電晶體。切換元件1 27的閘極 電極連接到端子1 26A，並根據顯示控制電路11 3輸出的 控制信號將公共電位Vcom供應到公共電極128。將切換 元件127的源極電極和汲極電極中的一方連接到端子 126B，並將另一方連接到公共電極128，從顯示控制電路 113向公共電極128供應公共電位Vcom，即可。另外， 切換元件1 2 7既可以形成在與驅動電路部1 2 1或像素部 122同一基板上，也可以形成在不同基板上。 藉由使用實施例1至3所說明的截止電流被降低了的 電晶體作爲切換元件1 27，可以抑制施加到液晶元件2 1 5 的兩端子的電壓的隨時間降低》 公共電極128在公共連接部中電連接到供應由顯示控 -87- 201205683 制電路1 1 3控制的公共電位Vcom的公共電位線。 作爲公共連接部的具體的一個例子，藉由在公共電極 1 28和公共電位線之間夾有利用金屬薄膜覆蓋絕緣球體而 成的導電粒子，可以實現公共電極128與公共電位線的電 連接。另外，也可以在顯示面板120內設置多個公共連接 部。 另外，也可以在液晶顯示裝置中設置測光電路。設置 有測光電路的液晶顯示裝置可以檢測出放置有該液晶顯示 裝置的環境的亮度\當測光電路判斷出液晶顯示裝置被使 用於昏暗的環境時，顯示控制電路113以使背光燈132的 光的強度提高的方式對其進行控制，由此確保顯示幕幕的 良好的可視性：與此相反，當測光電路判斷出液晶顯示裝 置被使用於極爲明亮的外光下（例如戶外直射日光下）時 ，顯示控制電路1 1 3以抑制背光燈1 3 2的光的強度的方式 對其進行控制，由此降低背光燈1 3 2的耗電量。像這樣， 顯示控制電路1 1 3可以根據從測光電路輸入的信號控制背 光燈、側光燈等光源的驅動方法。 背光燈部1 3 0包括背光燈控制電路1 3 1以及背光燈 132。背光燈132根據液晶顯示裝置1〇〇的用途進行選擇 組合即可，可以使用發光二極體（LED)等。背光燈132 例如可以配置白色的發光元件（例如L E D )。顯示控制電 路1 1 3向背光燈控制電路1 3 1供應控制背光燈的背光燈信 號及電源電位》 另外，也可以根據需要適當地組合光學薄膜（偏振薄
S -88- 201205683 膜、相位差薄膜、反射防止薄膜等）而使用 示裝置100的用途選擇在半透過型液晶顯示 背光燈等光源而組合即可，例如可以使用冷 二極體（LED )等。另外，也可以使用多個 個電致發光（EL)光源等構成面光源。作 以使用三種顏色以上的LED或白色發光的 在採用配置RGB的發光二極體等作爲背光 實現彩色顯示的繼時加法混色法（場序制法 設置濾色片。 接著，使用圖1 9至圖2 2對圖1 8例示 置1 00的驅動方法進行說明。本實施例所說 裝置的驅動方法是根據所顯示的圖像的特性 的重寫頻度（或頻率）的顯示方法。明確而 續幀的視頻信號不同的圖像（動態圖像）時 幀寫入視頻信號的顯示模式。另一方面，當 視頻信號相同的圖像（靜態圖像）時，採用 :在連續顯示同一圖像的期間中，不寫入新 者將寫入頻度降至極低，並且將對液晶元件 素電極及公共電極的電位設定爲浮動狀態以 晶元件的電壓，由此在不提供新的電位的情 圖像的顯示。 另外，液晶顯示裝置將動態圖像和靜態 其顯示於螢幕。動態圖像是指藉由將按時間 的多個不同圖像高速地轉換來使人眼認別爲 。根據液晶顯 裝置中使用的 陰極管或發光 led光源或多 爲面光源，可 LED 〇注意， 燈且藉由分時 )時，有時不 的液晶顯示裝 明的液晶顯示 改變顯示面板 言，當顯示連 ，採用對每個 顯示連續幀的 以下顯示模式 的視頻信號或 施加電壓的像 維持施加到液 況下進行靜態 圖像組合並將 分割爲多個幀 動態圖像的圖 -89- 201205683 像。明確而言，藉由在一秒內將圖像轉換六十次（六十幀 )以上，可以實現被人眼識別爲閃爍少的動態圖像。另一 方面，與動態圖像及部分動態圖像不同，靜態圖像是指雖 然將按時間分割爲多個幀期間的多個圖像高速地轉換來工 作，在連續的幀期間，例如第η幀和第（n+1 )幀也沒有 變化的圖像。 首先，在液晶顯示裝置的電源1 1 6處於導通狀態下供 應電力。顯示控制電路113向顯示面板120供應電源電位 (高電源電位Vdd、低電源電位Vss及公共電位Vcom) 以及控制信號（起始脈衝SP、時鐘信號CK)。 另外，從連接到液晶顯示裝置100的外部設備向液晶 顯示裝置100供應視頻信號（視頻信號Data)。液晶顯 示裝置1 00的圖像處理電路1 1 0分析所輸入的視頻信號》 在此，對判斷動態圖像還是靜態圖像，並輸出動態圖像與 靜態圖像不同的信號的處理的情況進行說明。 例如，當被輸入的視頻信號（視頻信號Data )從動 態圖像轉換爲靜態圖像時，圖像處理電路1 1 0從被輸入的 視頻信號抽出靜態圖像，並將其與意味著靜態圖像的控制 信號一起輸出到顯示控制電路113。另外，被輸入的視頻 信號（視頻信號Data)從靜態圖像轉換爲動態圖像時， 圖像處理電路1 1 0將包括動態圖像的視頻信號與意味著動 態圖像的控制信號一起輸出到顯示控制電路1 1 3。 接著，使用圖19所示的液晶顯示裝置的等效電路圖 及圖20所示的時序圖對向像素供應信號的樣子進行說明
S -90- 201205683 圖2 0示出顯示控制電路1丨3向閘極線側驅動電路 121A供應的時鐘信號GCK及起始脈衝GSP。另外，還示 出顯示控制電路1 1 3向源極電極線驅動電路1 2 1 B供應的 時鐘信號SCK及起始脈衝SSP。另外，爲了說明時鐘信 號的輸出時序，在圖20中使用簡單的矩形波表示時鐘信 號的波形。 此外，圖20中還示出源極電極線125的電位（Data line的電位）、像素電極的電位、端子126A的電位、端 子126B的電位及公共電極的電位。 在圖20中，期間1401相當於寫入用來顯示動態圖像 的視頻信號的期間。在期間1 4 0 1中進行如下工作：將視 頻信號、公共電位供應到像素部122的各像素及公共電極 〇 另外，期間1 402相當於顯示靜態圖像的期間。在期 間1 402中，停止對像素部122的各像素供應視頻信號並 停止對公共電極供應公共電位。另外，在圖20中，示出 在期間1 402中供應各信號以停止驅動電路部的工作的結 構，但是最好採用根據期間1 402的長度及刷新率定期地 進行視頻信號的寫入以防止靜態圖像的圖像劣化的結構》 首先，對寫入用來顯示動態圖像的視頻信號的期間 1401的時序圖進行說明。在期間1401中，作爲時鐘信號 GCK —直供應時鐘信號，作爲起始脈衝GSP供應對應於 垂直同步頻率的脈衝。另外，在期間1401中，作爲時鐘 -91 - 201205683 信號SCK —直供應時鐘信號，作爲起始脈衝SSP供應對 應於一個閘選擇期間的脈衝。 另外，藉由源極電極線125向各行的像素供應視頻信 號Data，並且根據閘極線124的電位將源極電極線125 的電位供應到像素電極。 另外，顯示控制電路113向切換元件127的端子 12 6A供應使切換元件127成爲導通狀態的電位，並藉由 端子126B向公共電極供應公共電位。 接下來，對顯示靜態圖像的期間1 402的時序圖進行 說明。在期間1 402中，時鐘信號GCK、起始脈衝GSP、 時鐘信號SCK及起始脈衝SSP全部停止。另外，在期間 1402中，供應給源極電極線125的視頻信號Data停止。 在時鐘信號GCK與起始脈衝GSP全都停止的期間1402 中，電晶體214成爲非導通狀態而像素電極的電位變爲浮 動狀態。 另外，顯示控制電路113向切換元件127的端子 126A供應使切換元件127成爲非導通狀態的電位，以使 公共電極的電位成爲浮動狀態。 在期間1 402中，藉由使液晶元件215的兩端的電極 ，即像素電極及公共電極的電位變爲浮動狀態，可以在不 重新提供電位的情況下顯示靜態圖像。 另外’藉由停止向閘極線側驅動電路1 2 1 A及源極電 極線側驅動電路1 2 1 B供應的時鐘信號及起始脈衝，可以 實現低耗電量化。
S -92- 201205683 尤其是藉由使用截止電流被降低了的電晶體作爲電晶 體2 1 4及切換元件1 27，可以抑制施加到液晶元件2 1 5的 兩端的電壓的隨時間的降低的現象。 接著，使用圖21A和圖21B對從動態圖像轉換爲靜 態圖像的期間（圖20中的期間1 403 )及從靜態圖像轉換 爲動態圖像的期間（圖20中的期間1404 )中的顯示控制 電路的工作進行說明。圖21A和圖21B示出顯示控制電 路輸出的高電源電位Vdd、時鐘信號（這裏GCK)、起始 脈衝信號（這裏GSP)及端子126A的電位。 圖21A示出從動態圖像轉換爲靜態圖像的期間1403 的顯示控制電路的工作。顯示控制電路使起始脈衝GSP 停止（圖21A的E1，第一步驟）。接著，在停止起始脈 衝信號GSP後，在脈衝輸出到達移位暫存器的最後一段 之後，停止多個時鐘信號GCK (圖21A的E2，第二步驟 )。接著，將電源電壓由高電源電位Vdd變爲低電源電 位Vss (圖21A的E3，第三步驟）。接著，將端子126A 的電位設定爲使切換元件1 27成爲非導通狀態的電位（圖 21A的E4，第四步驟）。 按照上述步驟，可以在不引起驅動電路部121的錯誤 工作的情況下，停止向驅動電路部121供應的信號。由於 從動態圖像轉換爲靜態圖像時的錯誤工作會產生雜訊，而 雜訊被作爲靜態圖像保持，所以安裝有錯誤工作少的顯示 控制電路的液晶顯示裝置可以顯示圖像劣化少的靜態圖像 -93- 201205683 接著，使用圖2 1 B示出從靜態圖像轉換爲動態圖像的 期間1404的顯示控制電路的工作。顯示控制電路將端子 126 A的電位設定爲使切換元件127成爲導通狀態的電位 (圖21B的S1，第一步驟）。接著，將電源電壓由低電 源電位Vss變爲高電源電位Vdd (圖21B的S2，第二步 驟）。接著，作爲時鐘信號GCK，先利用比後面供應的 通常的時鐘信號GCK長的脈衝信號供應高電位，然後供 應多個時鐘信號GCK (圖21B的S3，第三步驟）。接著 ，供應起始脈衝信號GSP (圖21B的S4，第四步驟）。 按照上述步驟，可以在不引起驅動電路部121的錯誤 工作的情況下，重新開始對驅動電路部1 2 1供應驅動信號 。藉由按適當的順序使各佈線的電位恢復到動態圖像顯示 時的電位，可以不發生錯誤工作地進行驅動電路部的驅動 〇 另外，圖22示意性地示出顯示動態圖像的期間69 1 或顯示靜態圖像的期間692中的每幀期間的視頻信號的寫 入頻度。在圖22中，“ W”表示視頻信號的寫入期間， “H”表示保持視頻信號的期間。另外，在圖22中，期 間693表示一個幀期間，但也可以表示其他的期間。 如上所述，在本實施例的液晶顯示裝置的結構中，由 期間692表示的靜態圖像的視頻信號在期間694被寫入， 並且在期間694寫入的視頻信號被保持在期間692的其他 的期間。 本實施例所例示的液晶顯示裝置中，可以降低顯示靜
S -94- 201205683 態圖像的期間中的視頻信號的寫入頻度。其結果是，可以 實現顯示靜態圖像時的低耗電量化。 另外，當多次重寫同一圖像來進行靜態圖像的顯示時 ，當圖像的轉換能夠被觀察得到時，人的眼睛有可能感到 疲勞。由於本實施例的液晶顯示裝置降低了視頻信號的寫 入頻度，所以具有減少眼睛疲勞的效果。 尤其是，本實施例的液晶顯示裝置藉由將實施例1至 3所示的截止電流被降低了的電晶體用於各像素及公共電 極的切換元件，可以延長儲存電容器能夠保持電壓的期間 (時間）。其結果是，可以大幅度地降低視頻信號的寫入 頻度，並且可以有效地實現顯示靜態圖像時的低耗電量化 並減少眼睛疲勞。 本實施例可以與本說明書所示的其他實施例適當地組 合。 實施例8 在本實施例中’參照圖16A至圖16F說明將上述實 施例所示的半導體裝置用於電子設備的情況。在本實施例 中’對將上述半導體裝置用於如下電子設備的情況進行說 明’即：電腦；行動電話機（也稱爲行動電話、行動電話 裝置）：可攜式資訊終端（包括可攜式遊戲機、音頻再現 裝置等）：數位相機 '數位攝像機等的影像拍攝裝置；電 子紙；以及電視裝置（也稱爲電視機或電視接收機）等。 圖16A示出筆記本電腦，包括框體6〇1、框體605、 -95- 201205683 顯示部603以及鍵盤604等。在框體601和框體605內設 置有一體地具備上述實施例所示的使用氧化物半導體的電 晶體和使用氧化物半導體以外的半導體材料的電晶體的半 導體裝置。因此，實現能夠長時間保持資訊並高速地讀出 資訊的筆記本電腦。 圖16B示出可攜式資訊終端（PDA)，在主體6 10中 設置有顯示部616、外部介面617以及操作按鈕614等。 另外，還具備操作可攜式資訊終端的觸屏筆612等。在主 體610內設置有一體地具備上述實施例所示的使用氧化物 半導體的電晶體和使用氧化物半導體以外的半導體材料的 電晶體的半導體裝置。因此，實現能夠長時間保持資訊並 高速地讀出資訊的可攜式資訊終端。 圖16C示出安裝有電子紙的電子書閱讀器620，該電 子書閱讀器由兩個框體，即框體62 1及框體623構成。在 框體621及框體623中分別設置有顯示部625及顯示部 62 7。框體621與框體623由軸部637連接，且能夠以該 軸部63 7爲軸進行開閉動作。另外，框體621具備電源 631、操作鍵633以及揚聲器635等。在框體621和框體 623中的至少一個設置有一體地具備上述實施例所示的使 用氧化物半導體的電晶體和使用氧化物半導體以外的半導 體材料的電晶體的半導體裝置。因此，實現能夠長時間保 持資訊並高速地讀出資訊的電子書閱讀器。 圖16D示出行動電話機，該行動電話機由兩個框體 ，即框體640和框體641構成》再者，框體640和框體
S -96- 201205683 64 1能夠滑動而處於如圖1 6D那樣的展開狀態和重疊狀態 ，可以進行適於攜帶的小型化。另外，框體641具備顯示 面板642、揚聲器643、麥克風644、定位裝置646、照相 用透鏡647以及外部連接端子648等。此外，框體640具 備對行動電話機進行充電的太陽電池649和外部記憶槽 651等。另外，顯示面板642具備觸摸屏功能，圖16D使 用虛線示出被顯示出來的多個操作鍵645。另外，天線內 置在框體641中。在框體640和框體641中的至少一個設 置有一體地具備上述實施例所示的使用氧化物半導體的電 晶體和使用氧化物半導體以外的半導體材料的電晶體的半 導體裝置。因此，實現能夠長時間保持資訊並高速地讀出 資訊的行動電話機。 圖16E示出數位相機，該數位相機由主體661、顯示 部667、取景器663、操作開關664、顯示部665以及電 池666等構成。在主體661內設置有一體地具備上述實施 例所示的使用氧化物半導體的電晶體和使用氧化物半導體 以外的半導體材料的電晶體的半導體裝置。因此，實現能 夠長時間保持資訊並高速地讀出資訊的數位相機。 圖16F示出電視裝置670，該電視裝置由框體671、 顯示部673以及支架675等構成。藉由利用框體671所具 備的開關、遙控操作機680可以進行電視裝置670的操作 。在框體671和遙控操作機680中設置有一體地具備上述 實施例所示的使用氧化物半導體的電晶體和使用氧化物半 導體以外的半導體材料的電晶體的半導體裝置。因此，實 -97- 201205683 現能夠長時間保持資訊並高速地讀出資訊的電視裝置。 如上所述，在本實施例所示的電子設備中安裝有根據 上述實施例的半導體裝置。因此，實現具備小型、高速工 作、低耗電量等的特性的電子設備。 實施例9 在本實施例中，對使用離子植入裝置等添加的離子的 運動能與In-Ga-Ζη-Ο類氧化物半導體（非晶IGZO、a-IGZO)層內的金屬-氫之間、金屬-羥基之間或與金屬結合 的羥基中的氧-氫之間的鍵能進行比較。據該比較確認到 藉由對氧化物半導體層添加具有高動能的鹵素元素，例如 可以切斷構成氧化物半導體的金屬與氫之間的鍵、金屬與 羥基之間的鍵或與金屬結合的羥基中的氧與氫之間的鍵。 另外，對氧化物半導體（a-IGZO )層內的金屬·氫之間、 金屬-羥基之間或與金屬結合的羥基中的氧-氫之間的鍵利 用第一原理計算進行計算。 在a-IGZO層的表面slab模型中，使層表面的金屬原 子與要計算鍵能的元素等結合來計算鍵能。在此，表面 slab模型具有在週期邊界條件下的計算單元中藉由在一個 方向（例如z軸方向）上層疊存在有原子的層和不存在原 子的真空層，在兩個層的介面出現存在有原子的層的表面 的結構。例如，在圖17中，在a-IGZO層與真空層之間的 介面出現a-IGZO層的表面。在圖17中示出a-IGZO層的 表面的金屬原子與羥基（OH基）結合的情況。此外，在
S -98- 201205683 圖17的a-IGZO層的下半部中固定原子。 明確而言’對以下結構的能量進行計算。對a_lGz〇 的表面slab模型（結構1)、結構1的表面的金屬（In、 Ga或Zn)與氫（Η)原子結合的結構（結構2)、結構1 的表面的金屬（In、Ga或Ζη)與氧（0)原子結合的結 構（結構3 )以及結構1的表面的金屬（In、Ga或ζη ) 與羥（OH )基結合的結構（結構4 )的能量進行計算。再 者’爲了獲得氫原子和羥基的能量，對孤立狀態的氫原子 (結構5 )的能量和孤立狀態的羥基（結構6)的能量進 行計算。 (模型的製造過程） 藉由經典分子動力學計算、第一原理分子動力學計算 及第一原理結構最適化來製造a-IGZO的塊體模型（bulk model)。使用其製造表面slab模型再利用第一原理計算 來實施結構最適化。 (計算條件） 作爲經典分子動力學計算，使用Materials Explorer (富士通有限公司製造）。在計算單元中，將In : Ga : Ζη ： 0 = 1 ： 1 : 1 : 4 ( 84個原子的全部）隨機配置，將密 度設定爲5.9g/cm3。藉由NVT系綜在將溫度從5500Κ逐 漸降低到1 500K之後，在1 500K進行退火》將時間步長 設定爲〇.2fs，並且將總計算時間設定爲12.44ns。作爲電 -99- 201205683 勢，將Born-Mayer-Huggins型電勢應用於金屬-氧間及氧· 氧間，將Lennard-Jones型電勢應用於金屬-金屬間。將電 荷設定爲 In: +3、Ga: +3、Zn: +2、0: -2。 作爲第一原理計算程式使用CASTEP(AcCelryS公司 製造）《CASTEP是根據密度泛函論的計算程式，使用贗 勢和平面波來計算。作爲泛函使用LDA，作爲贗勢使用 Ultrasoft，將截止能量設定爲3 80eV，將k點的網格數量 設定爲2χ2χ 1。 (鍵能的定義） 鍵能使用算式1所示的定義式來獲得。 [算式1] EM-h = {E(a - IGZO _M) + E{H)} - E{a - IGZO _M-H) EM〇-H = {E{a -IGZO_M-0) + E(H)} -E(a-IGZO_M-Ο-H) EM-〇h = {E{a - IGZO _M) + E(0-H)}- E(a - IGZO _M-0~H) 在算式1中，EM-h示出a-IGZO內的金屬-氫間的鍵 能。Em0-H示出a-IGZO內的與金屬結合的羥基中的氧-氫 間的鍵能。Em.oh示出a-IGZO內的金屬·羥基間的鍵能》 E ( a-IGZO_M )示出非晶IGZO、84個原子的slab結構（ 結構1 )的能量。E ( a-IGZO_M-H )示出非晶IGZO、對 84個原子表面上的金屬M (In、Ga或Zn)添加氫原子（ Η)的結構（結構2)的能量。E( a-IGZ0_M-0 )示出非 -100- 201205683 晶IGZO、對84個原子表面上的金屬M(In、Ga或Zn) 添加氧原子（〇)的結構（結構3)的能量。E(a-IGZ0_M-0-H )示出非晶IGZO、對84個原子表面上的金 屬M ( In、Ga或Zn)添加羥（OH )基的結構（結構4 ) 的能量。E(H)示出氫原子（結構5)的能量。Ε(0-Η )示出羥基（結構6)的能量。 表1示出藉由計算獲得的使金屬Μ變化時的鍵能的 値。
金屬 Μ 鍵能（eV) Em-h Emo-h Em-oh In 2.74 4.83 4.75 Ga 2.35 3.79 4.6 1 Ζ η 1.2 1 4.95 3.84 從上述結果來看，金屬-氫間、金屬-羥基間以及與金 屬結合的羥基中的氧-氫間的鍵能都是幾eV。另一方面， 由於本說明書的實施例中所添加的鹵素元素的離子動能例 如利用離子摻雜裝置可以設定爲5keV至lOOkeV，所以比 上述鍵能十分大。因此，示出藉由對氧化物半導體層添加 具有高動能的鹵素元素，例如可以切斷構成氧化物半導體 的金屬與氫間的鍵、金屬與羥基間的鍵或與金屬結合的羥 基中的氧和氫的鍵。 -101 - 201205683 【圖式簡單說明】 在附圖中· 圖1A和圖1B是說明根據實施例的半導體裝置的結 構的圖： 圖2A至圖2E是說明根據實施例的半導體裝置的製 造方法的圖： 圖3A和圖3B是說明根據實施例的半導體裝置的結 構的圖； 圖4A至圖4E是說明根據實施例的半導體裝置的製 造方法的圖； 圖5A和圖5B是說明根據實施例的半導體裝置的結 構的圖； 圖6A至圖6D是說明根據實施例的半導體裝置的製 造方法的圖； 圖7A至圖7C是說明根據實施例的半導體裝置的製 造方法的圖； 圖8A至圖8D是說明根據實施例的半導體裝置的製 造方法的圖； 圖9A至圖9C是說明根據實施例的半導體裝置的製 造方法的圖； 圖10A和圖10B是說明根據實施例的半導體裝置的 結構的圖； 圖11A至圖UC是說明根據實施例的半導體裝置的 製造方法的圖； •102- 201205683 圖12A至圖12C是說明根據實施例的半導體裝置的 製造方法的圖； 圖13A-1、圖13A-2和圖13B是根據實施例的半導體 裝置的電路圖； 圖14A和圖14B是根據實施例的半導體裝置的電路 圖， 圖15A至圖15C是根據實施例的半導體裝置的電路 圖； 圖16A至圖16F是用來說明使用根據實施例的半導 體裝置的電子設備的圖； 圖17是說明計算模型的一個例子的示意圖； 圖18是說明根據實施例的液晶顯示裝置的結構的方 塊圖； 圖1 9是說明根據實施例的液晶顯示裝置的結構的圖 圖 20是說明根據實施例的液晶顯市裝置的工作的時 序圖， 圖21A和圖21B是說明根據實施例的液晶顯示裝置 的顯示控制電路的工作的時序圖， 『據實施例的顯示動態圖像的期間和顯 圖22是示出根撅興
的每幀週期的視頻信號的寫入頻度的 示靜態圖像的期間中W 示意圖。 -103- 201205683 【主要元件符號說明】 100:液晶顯不裝置 11 0 :圖像處理電路 11 3 :顯示控制電路 1 1 6 :電源 1 2 0 :顯示面板 1 2 1 :驅動電路部 1 2 1 A :間極線側驅動電路 1 2 1 B :源極電極線側驅動電路 1 2 2 :像素部 1 2 3 :像素 1 2 4 :閘極線 1 2 5 :源極電極線 126 :端子部 1 2 6 A :端子 126B :端子 127 :切換元件 128 :公共電極 1 3 0 :背光燈部 1 3 1 :背光燈控制電路 1 3 2 :背光燈 200 :基板 202 :保護層 204 :半導體區 -104- 201205683 206 :元件分離絕緣層 2 0 8 :閘極絕緣層 2 1 0 :閘極電極 21 1 :電容器 2 1 4 :電晶體 2 1 5 :液晶元件 2 1 6 :通道形成區 220 :雜質區 222 :金屬層 224:金屬化合物區 2 2 8 :絕緣層 2 3 0 :絕緣層 242a :電極 2 4 2b:電極 2 4 3 a :絕緣層 2 4 3 b:絕緣層 244 :氧化物半導體層 2 4 6 :閘極絕緣層 2 4 8 a :閘極電極 248b ：電極 2 5 0 :絕緣層 2 5 2 :絕緣層 2 54 :電極 2 5 6 :佈線 201205683 2 6 0 :電晶體 2 62 :電晶體 264 :電容器 500 :基板 5 0 2 :閘極絕緣層 5 0 7 :絕緣層 508 :保護絕緣層 5 1 1 :閘極電極 513a:氧化物半導體層 513b:氧化物半導體層 513c:氧化物半導體層 5 15a:電極 5 15b:電極 5 5 0 :電晶體 6 0 0 :基板 601 :框體 6 0 2 :閘極絕緣層 603 :顯示部 604 :鍵盤 605 :框體 608 :保護絕緣層 610 :主體 6 1 1 :閘極電極 612 :觸屏筆
S -106- 201205683 6 1 3 a :氧化物半導體層 613b:氧化物半導體層 613c :氧化物半導體層 6 1 4 :操作按鈕 6 1 5 a :電極 6 15b：電極 6 1 6 :顯不部 617 :外部介面 620 :電子書閱讀器 621 :框體 623 :框體 6 2 5 :顯示部 627 :顯示部 6 3 1 :電源 6 3 3 :操作鍵 63 5 :揚聲器 63 7 :軸部 640 :框體 641 :框體 642 :顯示面板 643 :揚聲器 644 :麥克風 645 :操作鍵 646 :定位裝置 201205683 647 :照相用透鏡 648 :外部連接端子 649 :太陽電池 6 5 0 :電晶體 651 :外部記憶槽 661 :主體 663 :取景器 6 64 :操作開關 665 :顯示部 6 6 6 :電池 667 :顯示部 6 7 0 :電視裝置 671 :框體 673 :顯示部 675 :支架 680 :遙控操作機 691 :期間 692 :期間 693 :期間 694 :期間 7 〇 〇 :電晶體 7 1 0 :電晶體 720 :電容器 750 :記憶單元 201205683 1 000 ：基板 1 0 0 2 :閘極絕緣層 1 0 0 7 :絕緣層 1 00 8 :保護絕緣層 1 0 1 1 :閘極電極 1 0 1 3 a :氧化物半導體層 1013b:氧化物半導體層 1 0 1 3 c :氧化物半導體層 1013d:氧化物半導體層 1015a ：電極 10 15b ：電極 1 0 5 0 :電晶體 1401 :期間 1 402 ：期間 1 4 0 3 :期間 1 4 0 4 :期間

Claims (1)

  1. 201205683 七、申請專利範圍： 1. 一種半導體裝置的製造方法，包括如下步驟： 在具有絕緣表面的基板上形成閘極電極； 在該閘極電極上形成閘極絕緣層； 形成與該閘極電極重疊且與該閘極絕緣層接觸的氧化 物半導體層； 對該氧化物半導體層添加鹵素元素； 在添加該鹵素元素之後對該氧化物半導體層進行第一 加熱處理； 在進行該第一加熱處理之後形成其端部與該閘極電極 重疊且與該氧化物半導體層接觸的源極電極及汲極電極； 以及 形成與該氧化物半導體層的通道形成區重疊且與該氧 化物半導體層接觸的絕緣層。 2. —種半導體裝置的製造方法，包括如下步驟： 在具有絕緣表面的基板上形成源極電極及汲極電極； 形成覆蓋該源極電極的端部及該汲極電極的端部的氧 化物半導體層； 對該氧化物半導體層添加鹵素元素： 在添加該鹵素元素之後對該氧化物半導體層進行第一 加熱處理； 在進行該第一加熱處理之後形成與該源極電極的該端 部及該汲極電極的該端部重疊且與該氧化物半導體層接觸 的閘極絕緣層；以及
    -110- 201205683 形成與該源極電極的該端部及該汲極電極的該端部重 疊且與該閘極絕緣層接觸的閘極電極。 3. 根據申請專利範圍第1項之半導體裝置的製造方法 ，其中在該第一加熱處理之後對該氧化物半導體層添加氧 〇 4. 根據申請專利範圍第2項之半導體裝置的製造方法 ，其中在該第一加熱處理之後對該氧化物半導體層添加氧 〇 5. 根據申請專利範圍第3項之半導體裝置的製造方法 ，其中在對該氧化物半導體層添加氧之後進行第二加熱處 理。 6. 根據申請專利範圍第4項之半導體裝置的製造方法 ，其中在對該氧化物半導體層添加氧之後進行第二加熱處 理。 7. 根據申請專利範圍第1項之半導體裝置的製造方法 ’其中在250°C或以上且600t或以下的溫度下進行該第 一加熱處理》 8. 根據申請專利範圍第2項之半導體裝置的製造方法 ’其中在25 0°C或以上且600°C或以下的溫度下進行該第 一加熱處理。 9·根據申請專利範圍第1項之半導體裝置的製造方法 ，其中在形成該氧化物半導體層之後進行第三加熱處理。 1〇·根據申請專利範圍第2項之半導體裝置的製造方 法’其中在形成該氧化物半導體層之後進行第三加熱處理 -111 - 201205683 11 · 一種半導體裝置的製造方法，包括如下步驟： 在形成在第一電晶體上的絕緣膜上使用根據申請專利 範圍第1項之半導體裝置的製造方法形成第二電晶體。 12. —種半導體裝置的製造方法，包括如下步驟： 在形成在第一電晶體上的絕緣膜上使用根據申請專利 範圍第2項之半導體裝置的製造方法形成第二電晶體. 13. —種半導體裝置，包括： 絕緣表面上的閘極電極； 該絕緣表面及該閘極電極上的閘極絕緣層； 該閘極絕緣層上的包含鹵素元素的氧化物半導體層； 該閘極絕緣層及該氧化物半導體層上的源極電極及汲 極電極；以及 該閘極絕緣層、該氧化物半導體層、該源極電極及該 汲極電極上的與該氧化物半導體層的一部分接觸的絕緣層 其中’該鹵素元素的濃度爲1015原子/cm3或以上且 1〇18原子/cm3或以下。 14. —種半導體裝置，包括： 絕緣表面上的源極電極及汲極電極； 該絕緣表面、該源極電極及該汲極電極上的包含鹵素 元素的氧化物半導體層； 該絕緣表面、該源極電極、該汲極電極及該氧化物半 導體層上的閘極絕緣層；以及 -112- 201205683 該閘極絕緣層上的閘極電極， 其中，該鹵素元素的濃度爲1〇15原子/cm3或以上且 1〇18原子/cm3或以下。 15. 根據申請專利範圍第13項之半導體裝置，其中包 含氟作爲該鹵素元素。 16. 根據申請專利範圍第14項之半導體裝置，其中包 含氟作爲該鹵素元素。 -113-
TW100107165A 2010-03-05 2011-03-03 半導體裝置及半導體裝置的製造方法 TWI557805B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010049263 2010-03-05

Publications (2)

Publication Number Publication Date
TW201205683A true TW201205683A (en) 2012-02-01
TWI557805B TWI557805B (zh) 2016-11-11

Family

ID=44530525

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100107165A TWI557805B (zh) 2010-03-05 2011-03-03 半導體裝置及半導體裝置的製造方法

Country Status (5)

Country Link
US (2) US9496404B2 (zh)
JP (8) JP5792481B2 (zh)
KR (5) KR101929190B1 (zh)
TW (1) TWI557805B (zh)
WO (1) WO2011108381A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282767A (zh) * 2013-07-05 2015-01-14 业鑫科技顾问股份有限公司 薄膜晶体管及其制造方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101900653B1 (ko) 2009-07-10 2018-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011101918A1 (ja) * 2010-02-22 2011-08-25 パナソニック株式会社 発光装置とその製造方法
CN105789321B (zh) * 2010-03-26 2019-08-20 株式会社半导体能源研究所 半导体装置的制造方法
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101689378B1 (ko) 2010-04-23 2016-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012002040A1 (en) 2010-07-01 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR102128369B1 (ko) 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
US9117916B2 (en) 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) * 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6045285B2 (ja) 2011-10-24 2016-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5933895B2 (ja) * 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
TWI621183B (zh) * 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2013089115A1 (en) * 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6224931B2 (ja) * 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US20140117511A1 (en) * 2012-10-30 2014-05-01 Infineon Technologies Ag Passivation Layer and Method of Making a Passivation Layer
US9012261B2 (en) 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
TWI513004B (zh) * 2013-07-04 2015-12-11 Ye Xin Technology Consulting Co Ltd 薄膜電晶體及其製造方法
TWI573226B (zh) * 2013-07-26 2017-03-01 鴻海精密工業股份有限公司 薄膜電晶體基板及其製作方法
US9202690B2 (en) 2013-12-20 2015-12-01 Intermolecular, Inc. Methods for forming crystalline IGZO through annealing
TWI672804B (zh) 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6331052B2 (ja) * 2014-06-20 2018-05-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
WO2015194176A1 (ja) * 2014-06-20 2015-12-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
JP6311901B2 (ja) * 2014-06-26 2018-04-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び有機ｅｌ表示装置
US10147747B2 (en) * 2014-08-21 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP6325953B2 (ja) * 2014-09-16 2018-05-16 株式会社東芝 半導体装置の製造方法
WO2017013691A1 (ja) * 2015-07-17 2017-01-26 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN104992689B (zh) * 2015-08-07 2017-12-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其驱动方法
US10489525B2 (en) * 2016-02-17 2019-11-26 Toyota Motor Engineering & Manufacturing North America, Inc. Systems and methods for composite thermal interface material microstructure property prediction
JP7064309B2 (ja) * 2017-10-20 2022-05-10 株式会社ジャパンディスプレイ ダイオード、トランジスタ、およびこれらを有する表示装置
KR102145387B1 (ko) * 2019-01-07 2020-08-18 한양대학교 산학협력단 박막 트랜지스터 및 그 제조방법
JP2022038209A (ja) 2020-08-26 2022-03-10 キオクシア株式会社 半導体装置

Family Cites Families (168)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62274773A (ja) * 1986-05-23 1987-11-28 Hitachi Ltd 半導体記憶装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63268184A (ja) * 1987-04-24 1988-11-04 Sony Corp 半導体メモリ装置
JPH01268060A (ja) 1988-04-20 1989-10-25 Fujitsu Ltd 薄膜トランジスタ
JPH0254572A (ja) * 1988-08-18 1990-02-23 Matsushita Electric Ind Co Ltd 半導体記憶装置
DE69125886T2 (de) 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
JP2652267B2 (ja) 1990-10-29 1997-09-10 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5897346A (en) 1994-02-28 1999-04-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing a thin film transistor
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JP3338182B2 (ja) 1994-02-28 2002-10-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3479375B2 (ja) * 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100219519B1 (ko) * 1997-01-10 1999-09-01 윤종용 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법
JP3753827B2 (ja) 1997-01-20 2006-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4566295B2 (ja) 1997-06-10 2010-10-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JPH1140772A (ja) * 1997-07-22 1999-02-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3942699B2 (ja) 1997-08-29 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JPH11168213A (ja) 1997-12-03 1999-06-22 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法及び製造装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4654471B2 (ja) * 1999-07-29 2011-03-23 ソニー株式会社 半導体装置
JP2001053164A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3479010B2 (ja) * 1999-11-04 2003-12-15 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置の製造方法
JP3241708B2 (ja) 2000-08-07 2001-12-25 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002093924A (ja) * 2000-09-20 2002-03-29 Sony Corp 半導体記憶装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368226A (ja) 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3864413B2 (ja) 2002-04-22 2006-12-27 セイコーエプソン株式会社 トランジスタの製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP4906029B2 (ja) 2004-08-20 2012-03-28 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2708335A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
WO2007063966A1 (ja) * 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
KR101014473B1 (ko) * 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008060313A (ja) 2006-08-31 2008-03-13 Sharp Corp 半導体装置およびその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101509663B1 (ko) * 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
CN101632179B (zh) 2007-04-06 2012-05-30 夏普株式会社 半导体元件及其制造方法、以及包括该半导体元件的电子器件
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
DE102007018431A1 (de) 2007-04-19 2008-10-30 Evonik Degussa Gmbh Pyrogenes Zinkoxid enthaltender Verbund von Schichten und diesen Verbund aufweisender Feldeffekttransistor
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR101345378B1 (ko) 2007-05-17 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8786793B2 (en) 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7982250B2 (en) * 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101516034B1 (ko) * 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI626744B (zh) 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5552260B2 (ja) * 2009-05-07 2014-07-16 株式会社河合楽器製作所 電子鍵盤楽器の鍵盤装置
KR101872229B1 (ko) 2009-10-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101291488B1 (ko) 2009-10-21 2013-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101803254B1 (ko) 2009-11-27 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011080998A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120130763A (ko) 2010-02-05 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282767A (zh) * 2013-07-05 2015-01-14 业鑫科技顾问股份有限公司 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
JP6595657B2 (ja) 2019-10-23
KR20130007595A (ko) 2013-01-18
KR20180067704A (ko) 2018-06-20
WO2011108381A1 (en) 2011-09-09
JP7152539B2 (ja) 2022-10-12
KR101929190B1 (ko) 2018-12-17
KR102114012B1 (ko) 2020-05-22
JP2021101466A (ja) 2021-07-08
KR20210076175A (ko) 2021-06-23
JP6840206B2 (ja) 2021-03-10
JP2018142722A (ja) 2018-09-13
JP2022185034A (ja) 2022-12-13
US20110215331A1 (en) 2011-09-08
JP2017135409A (ja) 2017-08-03
KR102341927B1 (ko) 2021-12-23
JP7364760B2 (ja) 2023-10-18
US9496404B2 (en) 2016-11-15
KR20180128518A (ko) 2018-12-03
KR20200056476A (ko) 2020-05-22
JP5792481B2 (ja) 2015-10-14
JP2019216283A (ja) 2019-12-19
US20170040181A1 (en) 2017-02-09
KR101867272B1 (ko) 2018-06-15
TWI557805B (zh) 2016-11-11
JP2011205081A (ja) 2011-10-13
JP2023171489A (ja) 2023-12-01
JP6129913B2 (ja) 2017-05-17
JP6336176B2 (ja) 2018-06-06
JP2015233159A (ja) 2015-12-24
US10388538B2 (en) 2019-08-20
KR102268217B1 (ko) 2021-06-24

Similar Documents

Publication Publication Date Title
JP7364760B2 (ja) 半導体装置
TWI545659B (zh) 半導體裝置
JP2022153612A (ja) 半導体装置
US8558233B2 (en) Semiconductor device and manufacturing method thereof
TWI555056B (zh) 半導體裝置及其製造方法
JP5730337B2 (ja) 半導体装置の作製方法
TWI570923B (zh) 半導體裝置