JP6336176B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6336176B2
JP6336176B2 JP2017078844A JP2017078844A JP6336176B2 JP 6336176 B2 JP6336176 B2 JP 6336176B2 JP 2017078844 A JP2017078844 A JP 2017078844A JP 2017078844 A JP2017078844 A JP 2017078844A JP 6336176 B2 JP6336176 B2 JP 6336176B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
transistor
insulating layer
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017078844A
Other languages
English (en)
Other versions
JP2017135409A (ja
Inventor
山崎　舜平
舜平 山崎
英幸 岸田
英幸 岸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017135409A publication Critical patent/JP2017135409A/ja
Application granted granted Critical
Publication of JP6336176B2 publication Critical patent/JP6336176B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Dram (AREA)

Description

酸化物半導体を用いる半導体装置に関する。該半導体装置の作製方法に関する。ここで、
半導体装置とは、半導体特性を利用することで機能する素子及び装置全般を指すものであ
る。
絶縁表面を有する基板上に形成した半導体層を用いてトランジスタを構成する技術が知ら
れている。例えば、シリコン系半導体材料を含む薄膜を用いてガラス基板上にトランジス
タを形成し、液晶表示装置等に応用する技術が知られている。
液晶表示装置に用いるトランジスタは、主にアモルファスシリコン、または多結晶シリコ
ンなどの半導体材料を用いて作製される。アモルファスシリコンを用いたトランジスタは
、電界効果移動度が低いもののガラス基板の大面積化に対応することができる。一方、多
結晶シリコンを用いたトランジスタは、電界効果移動度が高いもののレーザアニールなど
の結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しないといった特性
を有している。
その他の材料として酸化物半導体が注目されている。酸化物半導体の材料としては、酸化
亜鉛又は酸化亜鉛を成分とするものが知られている。そして、電子キャリア濃度が１０１
８／ｃｍ３未満である非晶質酸化物（酸化物半導体）なるもので形成された薄膜トランジ
スタが開示されている（特許文献１乃至３）。
特開２００６−１６５５２７号公報 特開２００６−１６５５２８号公報 特開２００６−１６５５２９号公報
半導体特性を利用するトランジスタは経時劣化による閾値電圧のバラツキが小さいこと、
また、オフ電流が小さいことなどが望まれる。例えば、経時劣化による閾値電圧のバラツ
キが大きいトランジスタは、それを用いた半導体装置の信頼性を損ねてしまう。また、オ
フ電流が大きいトランジスタは、それを用いた半導体装置の消費電力を高めてしまう。
本発明は、信頼性の高い半導体装置を提供することを課題の一とする。また、信頼性の高
い半導体装置の作製方法を提供することを課題の一とする。
また、消費電力が低い半導体装置を提供することを課題の一とする。また、消費電力が低
い半導体装置の作製方法を提供することを課題の一とする。
また、量産性の高い半導体装置を提供することを課題の一とする。また、量産性の高い半
導体装置の作製方法を提供することを課題の一とする。
上記課題を解決するために本発明者等は、酸化物半導体を半導体層に用いる半導体装置に
おいて、酸化物半導体層に含まれる不純物の濃度が、閾値電圧の変動、並びにオフ電流の
増大に影響を与えることに着目した。なお、不純物としては、例えば水素や、水などの水
素を含む物質をその例にあげることができる。水素を含む不純物は、酸化物半導体層の金
属に水素を与え、不純物準位を生じる。
酸化物半導体層に含まれる不純物は、当該酸化物半導体層を成膜したあとに高温（例えば
６００℃）で加熱処理を行うことによりおよそ除去できる。しかし、酸化物半導体を構成
する金属と強く結合する不純物（例えば水素や水酸基）は、その強い結合力によって酸化
物半導体層に残留してしまう。不純物が残留する酸化物半導体を半導体層に用いると、オ
フ電流が増大する等の不具合が生じる。
上記課題を解決するためには、酸化物半導体層に残留する不純物を除去し、酸化物半導体
層を極めて高い純度にまで精製して使用すれば良い。具体的には、酸化物半導体層に、不
純物と強く結合する物質を添加した後に加熱処理を施し、水素を含む安定な物質を酸化物
半導体層から除去すれば良い。不純物と強く結合する物質としては、例えば、ハロゲン元
素を含む物質が好ましい。高い運動エネルギーを有するハロゲン元素を酸化物半導体層に
添加することで、例えば、酸化物半導体を構成する金属と水素の間の結合、金属と水酸基
の間の結合、又は金属と結合している水酸基における酸素と水素の結合を切断できる。
一方、酸化物半導体層に不純物と強く結合する物質を添加することによって、金属と不純
物との結合が切断されると、金属原子に未結合手（ダングリングボンド）が生じることが
ある。未結合手が存在すると、キャリアが生成され、キャリア密度が高くなる。キャリア
密度が高い酸化物半導体層を有する半導体装置は、閾値電圧が下降し、ノーマリーオンの
傾向を示すため、好ましくない。
上記課題も、酸化物半導体層にハロゲン元素を添加することで解決することができる。ハ
ロゲン元素が金属原子の未結合手に結合して該未結合手を終端させるため、キャリアの生
成を抑制することができる。
すなわち、本発明の一態様は、絶縁表面を有する基板上にゲート電極を形成し、ゲート電
極上にゲート絶縁層を形成し、ゲート絶縁層に接して前記ゲート電極に重畳する酸化物半
導体層を形成し、酸化物半導体層にハロゲン元素を添加し、ハロゲン元素が添加された酸
化物半導体層に第１の加熱処理を施し、加熱処理された酸化物半導体層に接して、端部が
ゲート電極に重畳するソース電極、及びドレイン電極を形成し、酸化物半導体層のチャネ
ル形成領域に重畳し、酸化物半導体層の表面に接して、絶縁層を形成する半導体装置の作
製方法である。
また、本発明の一態様は、絶縁表面を有する基板上にソース電極、及びドレイン電極を形
成し、ソース電極、及びドレイン電極の端部を覆う酸化物半導体層を形成し、酸化物半導
体層にハロゲン元素を添加し、ハロゲン元素が添加された酸化物半導体層に第１の加熱処
理を施し、加熱処理された酸化物半導体層に接して、ソース電極、及びドレイン電極の端
部に重畳するゲート絶縁層を形成し、ゲート絶縁層に接し、ソース電極、及びドレイン電
極の端部に重畳するゲート電極を形成する半導体装置の作製方法である。
上記半導体装置の作製方法において、第１の加熱処理を施した後に、酸化物半導体層に酸
素を添加しても良い。酸化物半導体層に酸素を添加すると、酸化物半導体を構成する主成
分材料である酸素を供給することができるため、好ましい。さらに、酸化物半導体層に酸
素を添加した後、第２の加熱処理を施しても良い。ハロゲン元素の添加及び第１の加熱処
理によって除去できなかった不純物を、酸素の添加及び第２の加熱処理によって除去する
ことで、酸化物半導体層を、さらに高純度化及び電気的にＩ型（真性）化または実質的に
Ｉ型化することができる。
上記半導体装置の作製方法において、第１の加熱処理は２５０℃以上６００℃以下の温度
で行うことが好ましい。
上記半導体装置の作製方法において、酸化物半導体層を形成した後に、加熱処理を施して
も良い。酸化物半導体層を形成した後に、加熱処理を行うことで酸化物半導体層中の水素
、水分などの不純物を脱離し、排気しても良い。加熱処理を行ってからハロゲン元素を添
加すると、酸化物半導体層に含まれる不純物の濃度をより低減することができる。
また、本発明の別の一態様は、第１のトランジスタ上に形成された絶縁膜上に、上記半導
体装置の作製方法を用いて第２のトランジスタを作製する半導体装置の作製方法である。
また、本発明の別の一態様は、絶縁表面上にゲート電極と、絶縁表面、及びゲート電極上
に、ゲート絶縁層と、ゲート絶縁層上に、ハロゲン元素を１０１５ａｔｏｍｓ／ｃｍ３以
上１０１８ａｔｏｍｓ／ｃｍ３以下の濃度で含む酸化物半導体層と、ゲート絶縁層、及び
酸化物半導体層上に、ソース電極及びドレイン電極と、ゲート絶縁層、酸化物半導体層、
ソース電極及びドレイン電極上に、酸化物半導体層の一部と接する絶縁層を有する半導体
装置である。
また、本発明の別の一態様は、絶縁表面上にソース電極及びドレイン電極と、絶縁表面、
ソース電極、及びドレイン電極上に、ハロゲン元素を１０１５ａｔｏｍｓ／ｃｍ３以上１
０１８ａｔｏｍｓ／ｃｍ３以下の濃度で含む酸化物半導体層と、絶縁表面、ソース電極、
ドレイン電極、及び酸化物半導体層上に、ゲート絶縁層と、ゲート絶縁層上に、ゲート電
極を有する半導体装置である。
上記半導体装置において、ハロゲン元素としては、フッ素が好ましい。フッ素と水素の結
合エネルギーは他のハロゲン元素と水素の結合エネルギーより高く、フッ素と水素の結合
は、他のハロゲン元素と水素の結合より安定だからである。
本発明の一態様は信頼性の高い半導体装置を提供できる。また、信頼性の高い半導体装置
の作製方法を提供できる。
本発明の一態様は消費電力が低い半導体装置を提供できる。また、消費電力が低い半導体
装置の作製方法を提供できる。
本発明の一態様は量産性の高い半導体装置を提供できる。また、量産性の高い半導体装置
の作製方法を提供できる。
実施の形態に係る半導体装置の構成を説明する図。 実施の形態に係る半導体装置の作製方法を説明する図。 実施の形態に係る半導体装置の構成を説明する図。 実施の形態に係る半導体装置の作製方法を説明する図。 実施の形態に係る半導体装置の構成を説明する図。 実施の形態に係る半導体装置の作製方法を説明する図。 実施の形態に係る半導体装置の作製方法を説明する図。 実施の形態に係る半導体装置の作製方法を説明する図。 実施の形態に係る半導体装置の作製方法を説明する図。 実施の形態に係る半導体装置の構成を説明する図。 実施の形態に係る半導体装置の作製方法を説明する図。 実施の形態に係る半導体装置の作製方法を説明する図。 実施の形態に係る半導体装置の回路図。 実施の形態に係る半導体装置の回路図。 実施の形態に係る半導体装置の回路図。 実施の形態に係る半導体装置を用いた電子機器を説明するための図。 計算モデルの一例を説明する模式図。 実施の形態に係る液晶表示装置の構成を説明するブロック図。 実施の形態に係る液晶表示装置の構成を説明する図。 実施の形態に係る液晶表示装置の動作を説明するタイミングチャート。 実施の形態に係る液晶表示装置の表示制御回路の動作を説明するタイミングチャート。 実施の形態に係る動画を表示する期間と静止画を表示する期間におけるフレーム期間毎の画像信号の書き込み頻度を模式的に示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、酸化物半導体層にフッ素を添加した後に加熱処理を施し、不純物を除
去して酸化物半導体層を高純度化する方法を適用して、ボトムゲート型のトランジスタを
作製する方法について図１及び図２を用いて説明する。
本実施の形態で作製するボトムゲート型のトランジスタ５５０の構成を図１に示す。図１
（Ａ）にトランジスタ５５０の上面図を、図１（Ｂ）にトランジスタ５５０の断面図を示
す。なお、図１（Ｂ）は図１（Ａ）に示す切断線Ｐ１−Ｐ２における断面図に相当する。
トランジスタ５５０は、絶縁表面を有する基板５００上に、ゲート電極５１１、及びゲー
ト電極５１１を覆うゲート絶縁層５０２を有する。また、ゲート絶縁層５０２上にゲート
電極５１１と重畳する高純度化された酸化物半導体層５１３ｃ、及び酸化物半導体層５１
３ｃに接し、端部をゲート電極５１１と重畳するソース電極またはドレイン電極として機
能する第１の電極５１５ａ及び第２の電極５１５ｂを有する。また、酸化物半導体層に接
してそのチャネル形成領域と重なる絶縁層５０７、及びトランジスタ５５０を覆う保護絶
縁層５０８を有する。
本実施の形態で用いる酸化物半導体は、ｎ型不純物として働く水素が除去され、酸化物半
導体の主成分以外の不純物を極力含まないように高純度化することによりＩ型（真性）の
酸化物半導体、又はＩ型（真性）に限りなく近い酸化物半導体としたものである。
なお、高純度化された酸化物半導体中ではキャリアが極めて少なく、キャリア濃度は１×
１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１
０１１／ｃｍ３未満となる。また、このようにキャリアが少ないことで、オフ状態におけ
る電流（オフ電流）は十分に小さくなる。
具体的には、上述の酸化物半導体層を具備するトランジスタでは、オフ状態でのソースと
ドレイン間のチャネル幅１μｍあたりのリーク電流密度（オフ電流密度）は、ソースとド
レイン間の電圧が３．５Ｖ、使用時の温度条件下（例えば、２５℃）において、１００ｚ
Ａ／μｍ（１×１０−１９Ａ／μｍ）以下、もしくは１０ｚＡ／μｍ（１×１０−２０Ａ
／μｍ）以下、さらには１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下とすることができ
る。
また、高純度化された酸化物半導体層を具備するトランジスタは、オフ電流の温度依存性
がほとんど見られず、高温状態においてもオフ電流は非常に小さいままである。
次に、トランジスタ５５０を基板５００上に作製する方法について、図２（Ａ）乃至（Ｅ
）を用いて説明する。
まず、絶縁表面を有する基板５００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極５１１を含む配線層を形成する。なお、本明細書中で例示するトラ
ンジスタの作製工程のいずれのフォトリソグラフィ工程においても、レジストマスクをイ
ンクジェット法で形成しても良い。レジストマスクをインクジェット法で形成するとフォ
トマスクを使用しないため、製造コストを低減できる。
本実施の形態では絶縁表面を有する基板５００としてガラス基板を用いる。
下地膜となる絶縁膜を基板５００とゲート電極５１１との間に設けても良い。下地膜は、
基板５００からの不純物元素（例えば、リチウム、ナトリウムなどのアルカリ金属、及び
カルシウムなどのアルカリ土類金属など）の拡散を防止する機能があり、窒化シリコン膜
、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜を単層で又は積層して
形成することができる。
また、ゲート電極５１１は、モリブデン、チタン、タンタル、タングステン、アルミニウ
ム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用い
て、単層で又は積層して形成することができる。
なお、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材
料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム
、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
また、銅を用いる場合は、下地となる層に銅−マグネシウム−アルミニウム（Ｃｕ−Ｍｇ
−Ａｌ）合金を設け、その上に銅を形成する構成が好ましい。Ｃｕ−Ｍｇ−Ａｌ合金を設
けることで、酸化膜などの下地と銅の密着性が高まる効果を奏する。
次いで、ゲート電極５１１上にゲート絶縁層５０２を形成する。ゲート絶縁層５０２は、
プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、
酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、
酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は
積層して形成することができる。
本実施の形態の酸化物半導体としては、不純物が除去され、Ｉ型化又は実質的にＩ型化さ
れた酸化物半導体を用いる。このような高純度化された酸化物半導体は界面準位密度、界
面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要で
ある。そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求さ
れる。
例えば、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で
絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体
と高品質ゲート絶縁層とが密接することにより、界面準位密度を低減して界面特性を良好
なものとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても
良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化
物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
なお、ゲート絶縁層５０２は後に形成される酸化物半導体層５１３ｃと接する。酸化物半
導体層５１３ｃに、水素が拡散すると半導体特性が損なわれるので、ゲート絶縁層５０２
は水素、水酸基および水分が含まれないことが望ましい。また、ゲート絶縁層５０２、酸
化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半
導体膜の成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極５１１が形
成された基板５００、又はゲート絶縁層５０２までが形成された基板５００を予備加熱し
、基板５００に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお
、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理
は省略することもできる。またこの予備加熱は、絶縁層５０７の成膜前に、第１の電極５
１５ａ及び第２の電極５１５ｂまでを形成した基板５００にも同様に行っても良い。
次いで、ゲート絶縁層５０２上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以
上３０ｎｍ以下の酸化物半導体膜を形成する。
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁層５０２の表面に付着している粉状
物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、ター
ゲット側に電圧を印加せずに、アルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加し
て基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代
えて窒素、ヘリウム、酸素などを用いても良い。
酸化物半導体膜は、金属酸化物をターゲットとして用い、スパッタ法により成膜する。ま
た、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス
（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができ
る。
酸化物半導体膜に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物
半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、
Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａ
ｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体
、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸
化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇ
ａ−Ｏ系酸化物半導体や、単元系金属酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系
酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半
導体はＳｉＯ２を含んでも良い。酸化物半導体膜に結晶化を阻害する酸化シリコン（Ｓｉ
Ｏｘ（Ｘ＞０））を含ませることで、製造プロセス中において酸化物半導体膜の形成後に
加熱処理した場合に、結晶化してしまうのを抑制することができる。ここで、例えば、Ｉ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛
（Ｚｎ）を有する酸化物膜、という意味であり、その組成比はとくに問わない。また、Ｉ
ｎとＧａとＺｎ以外の元素を含ませても良い。
また、酸化物半導体膜には、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然数で
ない）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎおよび
Ｃｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ
、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に
換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１
５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）と
する。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比が
Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
本実施の形態で用いる酸化物半導体としては、Ｉｎを含有する酸化物半導体が好ましく、
Ｉｎ、及びＧａを含有する酸化物半導体がさらに好ましい。酸化物半導体層をＩ型（真性
）とするため、脱水化または脱水素化は有効である。本実施の形態では、酸化物半導体膜
を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法により成膜する
。
酸化物半導体膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成
比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲ
ットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及び組成
に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］、
又はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有する酸化
物ターゲットを用いても良い。
また、酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９
．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸
化物半導体膜は緻密な膜とすることができる。また、ターゲットの純度は９９．９９％以
上が好ましく、特にＮａ、Ｌｉ等のアルカリ金属及びＣａなどのアルカリ土類金属などの
不純物は低減されているものが好ましい。
酸化物半導体膜を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物な
どの不純物が除去された高純度ガスを用いることが好ましい。具体的には、露点−６０℃
以下の高純度ガスが好ましい。
減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好
ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が
除去されたスパッタガスを導入し、上記ターゲットを用いて基板５００上に酸化物半導体
膜を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、
クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい
。また、排気手段としては、ターボポンプにコールドトラップを加えたものであっても良
い。クライオポンプを用いて排気した成膜室は、例えば、水素や、水などの水素を含む化
合物（より好ましくは炭素を含む化合物も）等が排気されるため、当該成膜室で成膜した
酸化物半導体膜に含まれる不純物の濃度を低減できる。
スパッタリング法を行う雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、
または希ガスと酸素の混合雰囲気とすれば良い。
成膜条件の一例としては、基板とターゲットとの間の距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ご
みともいう）が軽減でき、膜厚分布も均一となるために好ましい。
また、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下
とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ
金属、水素化物等の不純物の混入を低減することができる。
また、排気系として吸着型の真空ポンプを用いることで、排気系からアルカリ金属、水素
、水、水酸基、または水素化物等の不純物の逆流を低減することができる。
なお、酸化物半導体層中に含まれる、Ｌｉ、Ｎａなどのアルカリ金属、及びＣａなどのア
ルカリ土類金属などの不純物は低減されていることが好ましい。具体的には、酸化物半導
体層中に含まれるこれらの不純物濃度は、ＳＩＭＳを用いてＬｉが５×１０１５ｃｍ−３
以下、好ましくは１×１０１５ｃｍ−３以下、Ｎａが５×１０１５ｃｍ−３以下、好まし
くは１×１０１５ｃｍ−３以下、Ｋは５×１０１５ｃｍ−３以下、好ましくは１×１０１
５ｃｍ−３以下であることが好ましい。
アルカリ金属、及びアルカリ土類金属は酸化物半導体にとっては悪性の不純物であり、少
ないほうがよい。特にアルカリ金属のうち、Ｎａは酸化物半導体に接する絶縁膜が酸化物
であった場合、その中に拡散し、Ｎａ＋となる。また、酸化物半導体内において、金属と
酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化（
例えば、ノーマリーオン化（しきい値の負へのシフト）、移動度の低下等）をもたらす。
加えて、特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体中の水素
の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体中の水素の濃度
が５×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、アルカリ
金属の濃度を上記の値にすることが強く求められる。
次いで、酸化物半導体膜を第２のフォトリソグラフィ工程により島状の酸化物半導体層５
１３ａに加工する。
また、ゲート絶縁層５０２にコンタクトホールを形成する場合、その工程は酸化物半導体
膜の加工時に同時に行うことができる。
なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチン
グでもよく、両方を用いても良い。例えば、酸化物半導体膜のウェットエッチングに用い
るエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。ま
た、ＩＴＯ０７Ｎ（関東化学社製）を用いても良い。なお、この段階の断面図を図２（Ａ
）に示す。
また、ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（例えば塩素
（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ
４）など）が好ましい。また、フッ素を含むガス（例えば四弗化炭素（ＣＦ４）、六弗化
硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化
水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）な
どの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
次に酸化物半導体層５１３ａにフッ素を添加する。フッ素は、フッ素を含むガスをプラズ
マ化し、このプラズマに含まれるイオン種を引き出し、引き出したイオン種を加速して、
イオンビームとして酸化物半導体層に添加すれば良い。例えば、フッ素イオンの注入量は
１０−１３ｉｏｎ／ｃｍ２以上１０−１５ｉｏｎ／ｃｍ２以下とすれば良い。
フッ素を含むガスとしては、例えば、四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三
弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）や、これらのガスにヘリウムやア
ルゴンなどの希ガスを添加したガス、などを用いることができる。
また、本実施の形態では、フッ素を添加する例を示したが、本発明の一態様は、これに限
られず、他のハロゲン元素を添加しても良い。例えば、塩素を含むガス（例えば塩素（Ｃ
ｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）
など）を用いて塩素を添加しても良い。
フッ素を添加する時の圧力は、１０−４Ｐａ以上１０２Ｐａ以下であることが好ましい。
プラズマドーピング装置を用いると、フッ素添加時の圧力を１０−２Ｐａ以上１０２Ｐａ
以下とすることができる。プラズマの発生手段としては、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌ
ｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）などの励起手法を用いること
ができる。例えば、プラズマドーピング装置を用いＩＣＰを励起手法とする場合、アンテ
ナと基板側の電極の両方に高周波電圧を印加する。そして、アンテナ側で高周波プラズマ
を発生させ、このプラズマに含まれるイオン種を基板側の電極に印加した高周波電圧によ
り生じたバイアス電圧により加速して、イオンビームとして、基板上の酸化物半導体層に
注入することができる。また、ドライエッチング装置を用いても、同様にフッ素添加を行
うことができる。
例えば、ガスに三弗化窒素（ＮＦ３）を用い、アンテナに印加される電力量を６００Ｗ、
基板側の電極に印加される電力量を１００Ｗ、圧力を１．３５Ｐａ、ガスの流量を７０ｓ
ｃｃｍとして、６０秒間、プラズマ処理を行い、フッ素を添加すれば良い。
また、イオンドーピング装置を用いると、フッ素添加時の圧力を１０−３Ｐａ以上１０−
２Ｐａ以下とすることができる。加速電圧は、１０ｋｅＶ以上１００ｋｅＶ以下とするこ
とができる。イオンドーピング装置を用いてフッ素を添加する場合、フッ素を含むガスを
プラズマ化し、所定の電界の作用によりプラズマからイオン種を引き出し、引き出したイ
オン種を質量分離せずに加速して、イオンビームとして酸化物半導体層に注入する。イオ
ンドーピング装置は後述するイオン注入装置に比べてイオンビームの照射される面積を大
きくすることができるので、イオンドーピング装置を用いてフッ素の添加を行うことで、
タクトタイムを短縮することができる。
また、イオン注入装置を用いると、フッ素添加時の圧力を１０−４Ｐａ以上１０−３Ｐａ
以下とすることができる。加速電圧は、１００ｋｅＶ以上３００ｋｅＶ以下とすることが
できる。イオン注入装置を用いてフッ素を添加する場合、フッ素を含むガスをプラズマ化
し、このプラズマに含まれるイオン種を引き出し、質量分離して、所定の質量を有するイ
オン種を加速して、イオンビームとして、酸化物半導体層に注入する。質量分離を伴うイ
オン注入装置を用いてフッ素の添加を行うことで、金属元素等の不純物がフッ素と共に酸
化物半導体層に添加されてしまうのを防ぐことができる。
フッ素を酸化物半導体層５１３ａに添加することで、例えば酸化物半導体を構成する金属
と水素の間の結合、金属と水酸基の間の結合、または金属と結合した水酸基における酸素
と水素の間の結合を切断できる。なお、酸化物半導体層５１３ａは、金属から脱離した不
純物を含む酸化物半導体層５１３ｂになる（図２（Ｂ））。
酸化物半導体層５１３ａにフッ素を添加する前に、予備加熱処理を行い、酸化物半導体層
５１３ａ中の水素、水分などの不純物を脱離し排気しても良い。なお、予備加熱室に設け
る排気手段はクライオポンプが好ましい。予備加熱処理の温度は、２５０℃以上５００℃
以下とする。予備加熱処理を行ってからフッ素を添加すると、酸化物半導体層に含まれる
不純物の濃度をより低減することができる。
次いで、金属から脱離した不純物を含む酸化物半導体層５１３ｂに第１の加熱処理を施す
。この第１の加熱処理によって、金属から脱離した不純物を酸化物半導体層から除去でき
る。例えば、金属から脱離した水素や水酸基が添加したフッ素と反応して生成するフッ化
水素などを除去できる。ハロゲン元素を添加することなく、金属に強固に結合する水素ま
たは水酸基を直接取り除く方法（高温の加熱処理など）に比べ、生成するフッ化水素など
を加熱によって除去する方法は容易である。
第１の加熱処理の温度は、２５０℃以上７５０℃以下とする。本実施の形態では、酸化物
半導体層にフッ素を添加することで、不純物が酸化物半導体層から脱離しやすくしている
ため、第１の加熱処理を低温で行うことができる。また、第１の加熱処理を高温で行うこ
とで、短時間で処理することができる。
ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒
素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化
物半導体層への水や水素の再混入を防ぎ、酸化物半導体層５１３ｃを得る（図２（Ｃ））
。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。加熱処理にＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
）法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪み点を超
える温度でも処理することができる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましく
は０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純
度のＮ２Ｏガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）
方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、
好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）を導入しても良い。酸素ガ
スまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい。または、加熱処理装
置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、
酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下
）とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、脱水化または脱水素化
処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主
成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にＩ
型（真性）化する。
また、フッ素の添加は、酸化物半導体膜を島状に加工する前に行っても良い。その場合、
第１の加熱処理は第２のフォトリソグラフィ工程の前に行っても良いし、後に行っても良
い。
なお、第１の加熱処理は、フッ素を添加した後、酸化物半導体層上に別の層を形成する前
に行うことが好ましいが、上記以外にも、フッ素を添加した後であれば、酸化物半導体層
上にゲート絶縁層を積層させた後、あるいは、ゲート絶縁層にゲート電極を形成した後、
のいずれで行っても良い。
また、ゲート絶縁層５０２にコンタクトホールを形成する場合、その工程は酸化物半導体
膜に第１の加熱処理を行う前に行っても良いし、第１の加熱処理を行った後に行っても良
い。
以上の工程により、酸化物半導体層中の水素の濃度を低減し、高純度化することができる
。それにより酸化物半導体層の安定化を図ることができる。また、加熱処理で、キャリア
密度が極端に少なく、バンドギャップの広い酸化物半導体膜を形成することができる。こ
のため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることが
できる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、
耐圧性が高く、オフ電流の著しく低いトランジスタを作製することができる。上記加熱処
理は、酸化物半導体層の成膜以降であれば、いつでも行うことができる。
なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、そ
の表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して
略垂直にｃ軸配向した板状結晶体であることが好ましい。
また、酸化物半導体層を２回に分けて成膜し、２回に分けて加熱処理を行うことで、はじ
めに成膜した酸化物半導体層が接する下地部材の材料が、酸化物、窒化物、金属など材料
を問わず、膜厚の厚い結晶領域（単結晶領域）、即ち、膜表面に垂直にｃ軸配向した結晶
領域を有する酸化物半導体層を形成しても良い。例えば、３ｎｍ以上１５ｎｍ以下の第１
の酸化物半導体膜を成膜し、第１のフッ素添加を行い、窒素、酸素、希ガス、または乾燥
空気の雰囲気下で４５０℃以上８５０℃以下の第１の加熱処理を行い、表面を含む領域に
結晶領域（板状結晶を含む）を有する第１の酸化物半導体膜を形成する。そして、第１の
酸化物半導体膜よりも厚い第２の酸化物半導体膜を形成し、第２のフッ素添加を行い、４
５０℃以上８５０℃以下の第２の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種
として、上方に結晶成長させ、第２の酸化物半導体膜の全体を結晶化させ、結果として膜
厚の厚い結晶領域を有する酸化物半導体層を形成しても良い。このとき、第２のフッ素添
加で第１の酸化物半導体膜にフッ素が添加されると、第１の酸化物半導体膜の結晶領域が
減少する又は失われる恐れがある。したがって、第２のフッ素添加において、第１の酸化
物半導体膜までフッ素が添加されないよう、適宜条件（加速電圧など）を選ぶ必要がある
。
また、酸化物半導体層を成膜する際に、酸化物半導体がｃ軸に配向する温度に基板を加熱
しながら成膜を行うことにより、膜表面に垂直にｃ軸配向した結晶領域を有する酸化物半
導体層を形成してもよい。このような成膜方法を用いることにより、プロセスを短縮する
ことができる。基板を加熱する温度は、成膜装置によって他の成膜条件が異なるためこれ
に合わせて適宜設定すればよいが、例えば、スパッタリング装置で成膜する際の基板温度
を２５０℃以上として成膜すればよい。
次いで、ゲート絶縁層５０２、及び酸化物半導体層５１３ｃ上に、ソース電極及びドレイ
ン電極（これと同じ層で形成される配線を含む）となる導電膜を形成する。ソース電極、
及びドレイン電極に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍ
ｏ、Ｗからから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物
膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。
また、Ａｌ、Ｃｕなどの金属膜は、耐熱性や腐食性の問題を回避するために下側又は上側
の一方または双方にＴｉ、Ｍｏ、Ｗ、Ｃｒ、Ｔａ、Ｎｄ、Ｓｃ、Ｙなどの高融点金属膜ま
たはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を
積層させた構成としても良い。特に、酸化物半導体層と接する側にチタンを含む導電膜を
設けることが好ましい。
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを
含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタ
ン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成
膜する３層構造などが挙げられる。
また、導電膜は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸
化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、酸化インジウム酸化
亜鉛合金または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用
いることができる。
なお、導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に
持たせることが好ましい。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極またはドレイン電極として機能する第１の電極５１５ａ、及び
第２の電極５１５ｂを形成した後、レジストマスクを除去する（図２（Ｄ））。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いると良い。酸化物半導体層５１３ｃ上で隣り合う第１の電
極の下端部と第２の電極の下端部との間隔幅によって後に形成されるトランジスタのチャ
ネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎ
ｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ
）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うと良い
。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトラ
ンジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路
の動作速度を高速化できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行っても良い。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体層５１３ｃがエッチングされ、分断する
ことのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみ
をエッチングし、酸化物半導体層５１３ｃを全くエッチングしないという条件を得ること
は難しく、導電膜のエッチングの際に酸化物半導体層５１３ｃは一部のみがエッチングさ
れ、溝部（凹部）を有する酸化物半導体層５１３ｃとなることもある。
本実施の形態では、導電膜としてＴｉ膜を用い、酸化物半導体層５１３ｃにはＩｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体膜を用いたので、このような組み合わせにおいては、エッチャ
ントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いることによ
り選択的に導電膜をエッチングすることができる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層の表面に付着した吸着水などを除去しても良い。また、酸素とアルゴン
の混合ガスを用いてプラズマ処理を行ってもよい。プラズマ処理を行った場合、大気に触
れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層５０７を形成する
。
絶縁層５０７は、水分や、水素、酸素などの不純物を極力含まないことが望ましく、単層
の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。
絶縁層５０７は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、絶縁層５０７に水
、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層５０７
に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体
層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）し
てしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層５０７はできるだけ
水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
また、絶縁層５０７には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性
の高い絶縁膜として、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化
酸化アルミニウム膜、酸化アルミニウム膜、または酸化ガリウム膜などを用いることがで
きる。バリア性の高い絶縁膜を用いることで、島状の酸化物半導体層５１３ｂ内、ゲート
絶縁層５０２内、或いは、島状の酸化物半導体層５１３ｂと他の絶縁層との界面及びその
近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。
また、絶縁層５０７には、酸化シリコン膜、酸化窒化シリコン膜、または酸化窒化アルミ
ニウム膜などを用いることも良い。
たとえば、スパッタ法で形成された膜厚２００ｎｍの酸化ガリウム膜上に、スパッタ法で
形成された膜厚１００ｎｍの酸化アルミニウム膜を積層させた構造を有する、絶縁膜を形
成してもよい。成膜時の基板温度は、室温以上３００℃以下とすればよい。また、絶縁膜
は酸素を多く含有していることが好ましく、化学量論比を超える程度、好ましくは、化学
量論比の１倍を超えて２倍まで（１倍より大きく２倍未満）酸素を含有していることが好
ましい。このように絶縁膜が過剰な酸素を有することにより、酸化物半導体層５１３ｂの
界面に酸素を供給し、酸素の欠損を低減することができる。
本実施の形態では、絶縁層５０７として膜厚２００ｎｍの酸化シリコン膜を、スパッタリ
ング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本
実施の形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代
表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下におい
て行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンタ
ーゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲
気下でスパッタ法により酸化シリコン膜を形成することができる。
酸化物半導体膜の成膜時と同様に、絶縁層５０７の成膜室内の残留水分を除去するために
は、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポン
プを用いて排気した成膜室で成膜した絶縁層５０７に含まれる不純物の濃度を低減できる
。また、絶縁層５０７の成膜室内の残留水分を除去するための排気手段としては、ターボ
ポンプにコールドトラップを加えたものであっても良い。
絶縁層５０７を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物など
の不純物が除去された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（酸化物半導体
層を２回に分けて成膜し、２回に分けて加熱処理を行う場合は、第３の加熱処理）を行っ
ても良い。当該加熱処理は窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）
の雰囲気下において、好ましくは２００℃以上４００℃以下で行う。上記ガスは、水の含
有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下であること
が望ましい。第１の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。酸素を
含む絶縁層５０７が設けられた後に加熱処理が施されることによって、第１の加熱処理に
より、酸化物半導体層５１３ｃに酸素欠損が発生していたとしても、絶縁層５０７から酸
化物半導体層５１３ｃに酸素が供与される。そして、酸化物半導体層５１３ｃに酸素が供
与されることで、酸化物半導体層５１３ｃにおいて、ドナーとなる酸素欠損を低減し、化
学量論比を満たすことが可能である。その結果、酸化物半導体層５１３ｃをｉ型に近づけ
ることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の
向上を実現することができる。この第２の加熱処理を行うタイミングは、絶縁層５０７の
形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透光性を
有する導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく
、酸化物半導体層５１３ｃをｉ型に近づけることができる。
また、酸素雰囲気下で酸化物半導体層５１３ｃに加熱処理を施すことで、酸化物半導体に
酸素を添加し、酸化物半導体層５１３ｃ中においてドナーとなる酸素欠損を低減させても
良い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２
５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素な
どが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６
Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素
中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
本実施の形態では、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好
ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば
、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。
第２の加熱処理は以下の効果を奏する。前述の第１の加熱処理により、酸化物半導体層か
ら水素、水分、水酸基又は水素化物（水素化合物ともいう）等の不純物が意図的に排除さ
れる一方で、酸化物半導体を構成する主成分材料の一つである酸素が減少してしまう場合
がある。第２の加熱処理は、第１加熱処理が施された酸化物半導体層に酸素を供給するた
め、酸化物半導体層は高純度化及び電気的にＩ型（真性）化する。
以上のように、酸化物半導体膜にフッ素を添加し、フッ素を添加した後に第１の加熱処理
を施す工程を経ることによって、水素、水分、水酸基又は水素化物（水素化合物ともいう
）などの不純物を酸化物半導体層より意図的に排除することができる。よって、酸化物半
導体層は高純度化及び電気的にＩ型（真性）化または実質的にＩ型化する。以上の工程で
トランジスタ５５０が形成される。
本実施の形態のトランジスタは、酸化物半導体層にハロゲン元素を含むことがある。酸化
物半導体層中のハロゲン元素は、金属原子の未結合手と容易に結合して該未結合手を終端
させるため、キャリアを形成することを抑制することができる。例えば、酸化物半導体層
は、フッ素を１０１５ａｔｏｍｓ／ｃｍ３以上１０１８ａｔｏｍｓ／ｃｍ３以下の濃度で
含んでいても良い。
また、絶縁層５０７に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後
、第２の加熱処理によって酸化物半導体層中に含まれる水素や水などの不純物を酸化シリ
コン層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する
。
また、絶縁層５０７に酸素を過剰に含む酸化シリコン層を用いると、絶縁層５０７形成後
の加熱処理によって絶縁層５０７中の酸素が酸化物半導体層５１３ｂに移動し、酸化物半
導体層５１３ｂの酸素濃度を向上させ、高純度化する効果を奏する。
絶縁層５０７上にさらに保護絶縁層５０８を形成しても良い。例えば、ＲＦスパッタ法を
用いて形成する。ＲＦスパッタ法は、量産性が良いため、保護絶縁層の成膜方法として好
ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵入することをブ
ロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜などを用いる。本実
施の形態では、保護絶縁層５０８を、窒化シリコン膜を用いて形成する（図２（Ｅ））。
本実施の形態では、保護絶縁層５０８として、絶縁層５０７まで形成された基板５００を
１００℃以上４００℃以下の温度に加熱し、水素及び水分が除去された高純度窒素を含む
スパッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。
この場合においても、絶縁層５０７と同様に、処理室内の残留水分を除去しつつ保護絶縁
層５０８を成膜することが好ましい。
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以
下での加熱処理を行っても良い。この加熱処理は一定の加熱温度を保持して加熱しても良
いし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温ま
での降温を複数回くりかえして行っても良い。
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトラ
ンジスタは、閾値電圧のバラツキが小さい。従って、本実施の形態で例示した半導体装置
の作製方法を適用することで、信頼性の高い半導体装置を提供できる。また、量産性の高
い半導体装置を提供できる。
また、オフ電流が低減できるため、消費電力が低い半導体装置を提供できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態２）
本実施の形態では、酸化物半導体層にフッ素を添加した後に加熱処理を施し、不純物を除
去して酸化物半導体層を高純度化する方法を適用して、トップゲート型のトランジスタを
作製する方法について図３、及び図４を用いて説明する。
本実施の形態で作製するトップゲート型のトランジスタ６５０の構成を図３に示す。図３
（Ａ）にトランジスタ６５０の上面図を、図３（Ｂ）にトランジスタ６５０の断面図を示
す。なお、図３（Ｂ）は図３（Ａ）に示す切断線Ｑ１−Ｑ２における断面図に相当する。
トランジスタ６５０は、絶縁表面を有する基板６００上に、ソース電極またはドレイン電
極として機能する第１の電極６１５ａ及び第２の電極６１５ｂを有する。また、第１の電
極６１５ａ及び第２の電極６１５ｂの端部を覆う高純度化された酸化物半導体層６１３ｃ
、及び酸化物半導体層６１３ｃを覆うゲート絶縁層６０２を有する。また、ゲート絶縁層
６０２に接して第１の電極６１５ａ及び第２の電極６１５ｂの端部と重畳するゲート電極
６１１と、ゲート電極に接してトランジスタ６５０を覆う保護絶縁層６０８を有する。
次に、トランジスタ６５０を基板６００上に作製する方法について、図４（Ａ）乃至（Ｅ
）を用いて説明する。
まず、絶縁表面を有する基板６００上に、ソース電極及びドレイン電極（これと同じ層で
形成される配線を含む）となる導電膜を形成する。ソース電極、及びドレイン電極に用い
る導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた
元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化
モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの
金属膜の上下の一方または双方にＴｉ、Ｍｏ、Ｗ、Ｃｒ、Ｔａ、Ｎｄ、Ｓｃ、Ｙなどの高
融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タング
ステン膜）を積層させた構成としても良い。特に、酸化物半導体層と接する側にチタンを
含む導電膜を設けることが好ましい。
第１のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極またはドレイン電極として機能する第１の電極６１５ａ、及び
第２の電極６１５ｂを形成し、レジストマスクを除去する。
本実施の形態では絶縁表面を有する基板６００としてガラス基板を用いる。
下地膜となる絶縁膜を第１の電極６１５ａ、及び第２の電極６１５ｂと基板６００の間に
設けても良い。下地膜は、基板６００からの不純物元素の拡散を防止する機能があり、窒
化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜を単層で
又は積層して形成することができる。
次いで、ソース電極またはドレイン電極として機能する第１の電極６１５ａ、及び第２の
電極６１５ｂ上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下
の酸化物半導体膜を形成する。
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、第１の電極６１５ａ、第２の電極６１５ｂの表
面、及び基板６００の露出した絶縁表面に付着している粉状物質（パーティクル、ごみと
もいう）を除去することが好ましい。
本実施の形態で例示する酸化物半導体膜は、実施の形態１で示した酸化物半導体膜と同様
の材料、方法、及び条件を用いて形成することができる。具体的には、酸化物半導体膜に
用いる酸化物半導体、成膜方法、ターゲット組成、ターゲット充填率、スパッタガスの純
度、成膜時の基板温度、スパッタリング装置の排気手段、並びにスパッタガスの組成等を
同様にすれば良い。よって、詳細については、実施の形態１の記載を参酌することができ
る。
次いで、酸化物半導体膜を第２のフォトリソグラフィ工程により島状の酸化物半導体層６
１３ａに加工する。
なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチン
グでもよく、両方を用いても良い。例えば、酸化物半導体膜のウェットエッチングに用い
るエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。ま
た、ＩＴＯ０７Ｎ（関東化学社製）を用いても良い。なお、この段階の断面図を図４（Ａ
）に示す。
次に酸化物半導体層６１３ａにフッ素を添加する。フッ素の添加は、実施の形態１と同様
の材料、方法、及び条件を用いることができる。よって、詳細については、実施の形態１
の記載を参酌することができる。フッ素を酸化物半導体層６１３ａに添加することで、例
えば酸化物半導体を構成する金属と水素の間の結合、または金属と結合する水酸基の酸素
と水素の間の結合、または金属と水酸基の間の結合を切断できる。なお、酸化物半導体層
６１３ａは、金属から脱離した不純物を含む酸化物半導体層６１３ｂになる（図４（Ｂ）
）。
実施の形態１と同様、酸化物半導体層６１３ａにフッ素を添加する前に、予備加熱処理を
行っても良い。
次いで、金属から脱離した不純物を含む酸化物半導体層６１３ｂに第１の加熱処理を施す
（図４（Ｃ））。第１の加熱処理は、実施の形態１と同様の方法、及び条件を用いること
ができる。よって、詳細については、実施の形態１の記載を参酌することができる。この
第１の加熱処理によって、金属から脱離した不純物を酸化物半導体層６１３ｂから除去で
きる。例えば、添加したフッ素と金属から脱離した水素や水酸基が反応して生成したフッ
化水素などを除去できる。ハロゲン元素を添加することなく、金属に強固に結合する水素
または水酸基を直接取り除く方法に比べ、生成したフッ化水素などを加熱によって除去す
る方法は容易である。
また、フッ素の添加は、酸化物半導体膜を島状に加工する前に行っても良い。その場合、
第１の加熱処理は第２のフォトリソグラフィ工程の前に行っても良いし、後に行っても良
い。
なお、第１の加熱処理は、フッ素を添加した後、酸化物半導体層上に別の層を形成する前
に行うことが好ましいが、上記以外にも、フッ素を添加した後であれば、酸化物半導体層
上にゲート絶縁層を積層させた後、あるいは、ゲート絶縁層にゲート電極を形成した後、
のいずれで行っても良い。
また、酸化物半導体層を２回に分けて成膜し、２回に分けて加熱処理を行うことで、はじ
めに成膜した酸化物半導体層が接する下地部材の材料が、酸化物、窒化物、金属など材料
を問わず、膜厚の厚い結晶領域（非単結晶領域）、即ち、膜表面に垂直にｃ軸配向した結
晶領域を有する酸化物半導体層を形成しても良い。なお、結晶領域を有する酸化物半導体
層は実施の形態１で示した成膜条件を用いることができる。よって、詳細については、実
施の形態１の記載を参酌することができる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層の表面に付着した吸着水などを除去しても良い。プラズマ処理を行った
後、大気に触れることなく、酸化物半導体層に接するゲート絶縁層６０２を形成する。
本実施の形態の酸化物半導体としては、不純物を除去され、Ｉ型化又は実質的にＩ型化さ
れた酸化物半導体を用いる。このような高純度化された酸化物半導体は界面準位密度、界
面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要で
ある。そのため高純度化された酸化物半導体層に接するゲート絶縁層は、高品質化が要求
される。
ゲート絶縁層６０２は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、ゲート絶縁
層６０２に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
ゲート絶縁層６０２に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素
による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のチャネルが低抵抗化
（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、ゲート絶縁層
６０２はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重
要である。
本実施の形態では、ゲート絶縁層６０２として酸化シリコン膜を、スパッタリング法を用
いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態
では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うこと
ができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを
用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパ
ッタ法により酸化シリコン膜を形成することができる。酸化物半導体層に接して形成する
ゲート絶縁層６０２としては、水分や、水素などの不純物を含まず、これらが外部から侵
入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリ
コン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
酸化物半導体膜の成膜時と同様に、ゲート絶縁層６０２の成膜室内の残留水分を除去する
ためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライ
オポンプを用いて排気した成膜室で成膜したゲート絶縁層６０２に含まれる不純物の濃度
を低減できる。また、ゲート絶縁層６０２の成膜室内の残留水分を除去するための排気手
段としては、ターボポンプにコールドトラップを加えたものであっても良い。
ゲート絶縁層６０２を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化
物などの不純物が除去された高純度ガスを用いることが好ましい。なお、この段階の断面
図を図４（Ｄ）に示す。
次に、ゲート絶縁層６０２にコンタクトホールを形成する場合、第３のフォトリソグラフ
ィ工程によりゲート絶縁層６０２にコンタクトホールを形成する。なお、図４にはコンタ
クトホールは図示されていない。
次に、ゲート絶縁層６０２上に導電膜を形成した後、第４のフォトリソグラフィ工程によ
りゲート電極６１１を含む配線層を形成する。
また、ゲート電極６１１は、モリブデン、チタン、タンタル、タングステン、アルミニウ
ム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用い
て、単層で又は積層して形成することができる。以上の工程でトランジスタ６５０が形成
される。
本実施の形態のトランジスタは、酸化物半導体層にハロゲン元素を含むことがある。酸化
物半導体層中のハロゲン元素は、金属原子の未結合手と容易に結合して該未結合手を終端
させるため、キャリアを形成することを抑制することができる。
ゲート電極６１１上に保護絶縁層６０８を形成しても良い。例えば、ＲＦスパッタ法を用
いて形成する。ＲＦスパッタ法は、量産性が良いため、保護絶縁層の成膜方法として好ま
しい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵入することをブロ
ックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜などを用いる。本実施
の形態では、保護絶縁層６０８を、窒化シリコン膜を用いて形成する。なお、この段階の
断面図を図４（Ｅ）に示す。
本実施の形態では、保護絶縁層６０８として、ゲート電極６１１まで形成した基板６００
を１００℃以上４００℃以下の温度に加熱し、水素及び水分が除去された高純度窒素を含
むスパッタガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を成膜す
る。この場合においても、ゲート絶縁層６０２と同様に処理室内の残留水分を除去しつつ
保護絶縁層６０８を成膜することが好ましい。
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以
下での加熱処理を行っても良い。この加熱処理は一定の加熱温度を保持して加熱しても良
いし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温ま
での降温を複数回くりかえして行っても良い。
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトラ
ンジスタは、閾値電圧のバラツキが小さい。従って、本実施の形態で例示した半導体装置
の作製方法を適用することで、信頼性の高い半導体装置を提供できる。また、量産性の高
い半導体装置を提供できる。
また、オフ電流が低減できるため、消費電力が低い半導体装置を提供できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態３）
本実施の形態では、酸化物半導体層にフッ素を添加した後に加熱処理を施し、不純物を除
去して酸化物半導体層を高純度化する、実施の形態１とは異なる方法を適用して、ボトム
ゲート型のトランジスタを作製する方法について図１０乃至図１２を用いて説明する。
本実施の形態で作製するボトムゲート型のトランジスタ１０５０の構成を図１０に示す。
図１０（Ａ）にトランジスタ１０５０の上面図を、図１０（Ｂ）にトランジスタ１０５０
の断面図を示す。なお、図１０（Ｂ）は図１０（Ａ）に示す切断線Ｒ１−Ｒ２における断
面図に相当する。
トランジスタ１０５０は、絶縁表面を有する基板１０００上に、ゲート電極１０１１、及
びゲート電極１０１１を覆うゲート絶縁層１００２を有する。また、ゲート絶縁層１００
２上にゲート電極１０１１と重畳する高純度化された酸化物半導体層１０１３ｄ、及び酸
化物半導体層１０１３ｄに接し、端部をゲート電極１０１１と重畳するソース電極または
ドレイン電極として機能する第１の電極１０１５ａ及び第２の電極１０１５ｂを有する。
また、酸化物半導体層に接してそのチャネル形成領域と重なる絶縁層１００７、及びトラ
ンジスタ１０５０を覆う保護絶縁層１００８を有する。
次に、トランジスタ１０５０を基板１０００上に作製する方法について、図１１（Ａ）乃
至（Ｃ）及び図１２（Ａ）乃至（Ｃ）を用いて説明する。
まず、絶縁表面を有する基板１０００上に導電膜を形成した後、第１のフォトリソグラフ
ィ工程によりゲート電極１０１１を含む配線層を形成し、ゲート電極１０１１上にゲート
絶縁層１００２を形成する。ゲート電極１０１１、及びゲート絶縁層１００２は、それぞ
れ、実施の形態１のゲート電極５１１、及びゲート絶縁層５０２と同様の方法、及び条件
を用いることができる。よって、詳細については、実施の形態１の記載を参酌することが
できる。
次いで、ゲート絶縁層１００２上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ
以上５０ｎｍ以下の酸化物半導体膜を形成し、該酸化物半導体膜を第２のフォトリソグラ
フィ工程により島状の酸化物半導体層１０１３ａに加工する（図１１（Ａ））。本実施の
形態で例示する酸化物半導体層１０１３ａは、実施の形態１で示した酸化物半導体層５１
３ａと同様の材料、方法、及び条件を用いて形成することができる。よって、詳細につい
ては、実施の形態１の記載を参酌することができる。
次に、酸化物半導体層１０１３ａにフッ素を添加する。フッ素の添加は、実施の形態１と
同様の材料、方法、及び条件を用いることができる。よって、詳細については、実施の形
態１の記載を参酌することができる。フッ素を酸化物半導体層１０１３ａに添加すること
で、例えば酸化物半導体を構成する金属と水素の間の結合、または金属と結合する水酸基
の酸素と水素の間の結合、または金属と水酸基の間の結合を切断できる。ここで、酸化物
半導体層１０１３ａは、金属から脱離した不純物を含む酸化物半導体層１０１３ｂになる
（図１１（Ｂ））。
実施の形態１と同様、酸化物半導体層１０１３ａにフッ素を添加する前に、予備加熱処理
を行っても良い。
次いで、金属から脱離した不純物を含む酸化物半導体層１０１３ｂに第１の加熱処理を施
し、酸化物半導体層１０１３ｃを得る（図１１（Ｃ））。第１の加熱処理は、実施の形態
１と同様の方法、及び条件を用いることができる。よって、詳細については、実施の形態
１の記載を参酌することができる。この第１の加熱処理によって、金属から脱離した不純
物を酸化物半導体層１０１３ｂから除去できる。
次に、酸化物半導体層１０１３ｃに酸素を添加し、酸化物半導体層１０１３ｄを得る（図
１２（Ａ））。酸素の添加方法としては、高エネルギーの酸素をイオン注入法またはイオ
ンドーピング法などを用いて添加すれば良い。
酸素ガスを用いて、イオン注入法で酸素の添加を行う場合、加速電圧を５ｋｅＶ以上１０
０ｋｅＶ以下、酸素イオンの注入量を１×１０１４［ａｔｏｍｓ／ｃｍ２］以上５×１０
１７［ａｔｏｍｓ／ｃｍ２］以下とすれば良い。
イオン注入法またはイオンドーピング法などを用いて高エネルギーの酸素を酸化物半導体
に添加することで、酸化物半導体を構成する主成分材料である酸素を供給することができ
る。
また、酸素を添加した後に、酸化物半導体層に第２の加熱処理を行っても良い。この第２
の加熱処理によって、金属から脱離した不純物を酸化物半導体層から除去できる。例えば
、添加した酸素と金属から脱離した水素や水酸基が反応して生成する水を除去できる。金
属に強固に結合する水素または水酸基を直接取り除く方法に比べ、生成する水を加熱によ
って除去する方法は容易である。フッ素の添加及び第１の加熱処理によって除去できなか
った不純物を、酸素の添加及び第２の加熱処理によって除去することで、酸化物半導体層
を、さらに高純度化及び電気的にＩ型（真性）化または実質的にＩ型化することができる
。
また、酸化物半導体層を２回に分けて成膜し、２回に分けて加熱処理を行うことで、はじ
めに成膜した酸化物半導体層が接する下地部材の材料が、酸化物、窒化物、金属など材料
を問わず、膜厚の厚い結晶領域（非単結晶領域）、即ち、膜表面に垂直にｃ軸配向した結
晶領域を有する酸化物半導体層を形成しても良い。例えば、３ｎｍ以上１５ｎｍ以下の第
１の酸化物半導体膜を成膜し、第１のフッ素添加を行い、窒素、酸素、希ガス、または乾
燥空気の雰囲気下で４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の
第１の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）を有する第１の酸
化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第２の酸化物半導体
膜を形成し、第２のフッ素添加を行い、４５０℃以上８５０℃以下、好ましくは６００℃
以上７００℃以下の第２の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として
、上方に結晶成長させ、第２の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚
い結晶領域を有する酸化物半導体層を形成し、酸素添加を行えば良い。また、第２の酸化
物半導体膜を形成する前にも、酸素添加を行っても良い。なお、第２のフッ素添加で第１
の酸化物半導体膜にフッ素が添加されると、第１の酸化物半導体膜の結晶領域が減少する
又は失われる恐れがある。したがって、第２のフッ素添加において、第１の酸化物半導体
膜までフッ素が添加されないよう、適宜条件（加速電圧など）を選ぶ必要がある。
次いで、ゲート絶縁層１００２、及び酸化物半導体層１０１３ｄ上に、ソース電極及びド
レイン電極（これと同じ層で形成される配線を含む）となる導電膜を形成する。そして、
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極またはドレイン電極として機能する第１の電極１０１５ａ、及
び第２の電極１０１５ｂを形成した後、レジストマスクを除去する（図１２（Ｂ））。第
１の電極１０１５ａ、第２の電極１０１５ｂは、それぞれ実施の形態１で示した第１の電
極５１５ａ、第２の電極５１５ｂと同様の方法、及び条件を用いることができる。よって
、詳細については、実施の形態１の記載を参酌することができる。
次いで、実施の形態１に示した絶縁層５０７と同様の方法、材料を用いて、絶縁層１００
７を形成する。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（酸化物半導体
層を２回に分けて成膜し、２回に分けて加熱処理を行う場合は、第３の加熱処理）を行っ
ても良い。当該加熱処理は２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下
が好ましい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の
加熱処理を行うと、酸化物半導体層の一部が絶縁層１００７と接した状態で加熱される。
以上のように、酸化物半導体膜にフッ素を添加し、フッ素を添加した後に第１の加熱処理
を施す工程を経ることによって、水素、水分、水酸基又は水素化物（水素化合物ともいう
）などの不純物を酸化物半導体層より意図的に排除することができる。さらに、酸化物半
導体膜に酸素を添加することによって、酸化物半導体層を構成する主成分材料の一つであ
る酸素を供給することができる。よって、酸化物半導体層は高純度化及び電気的にＩ型（
真性）化または実質的にＩ型化する。以上の工程でトランジスタ１０５０が形成される。
本実施の形態のトランジスタは、酸化物半導体層にハロゲン元素を含むことがある。酸化
物半導体層中のハロゲン元素は、金属原子の未結合手と容易に結合して該未結合手を終端
させるため、キャリアを形成することを抑制することができる。
また、絶縁層１００７に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成
後の加熱処理によって酸化物半導体層中に含まれる水素、水又は水素化物などの不純物を
酸化シリコン層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させる効果
を奏する。
絶縁層１００７上にさらに保護絶縁層１００８を形成しても良い。保護絶縁層１００８は
、実施の形態１に示した保護絶縁層５０８と同じ材料、方法を適用することができる。よ
って、詳細については、実施の形態１の記載を参酌することができる。本実施の形態では
、保護絶縁層１００８を、窒化シリコン膜を用いて形成する（図１２（Ｃ））。
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトラ
ンジスタは、閾値電圧のバラツキが小さい。従って、本実施の形態で例示した半導体装置
の作製方法を適用することで、信頼性の高い半導体装置を提供できる。また、量産性の高
い半導体装置を提供できる。
また、オフ電流が低減できるため、消費電力が低い半導体装置を提供できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置の構成及びその作製方法について、図５
乃至図９を参照して説明する。なお、本実施の形態で例示する半導体装置は、記憶装置と
して用いることができる。
本実施の形態で例示する半導体装置の構成を図５に示す。半導体装置の断面図を図５（Ａ
）に示し、半導体装置の上面図を図５（Ｂ）に示す。なお、図５（Ａ）は、図５（Ｂ）の
切断線Ａ１−Ａ２及びＢ１−Ｂ２における断面図に相当する。
例示する半導体装置は、下部に第１の半導体材料を用いたトランジスタ２６０を有し、上
部に第２の半導体材料を用いたトランジスタ２６２、及び容量素子２６４を有する。トラ
ンジスタ２６０のゲート電極２１０は、トランジスタ２６２の第１の電極２４２ａと直接
接続されている。
トランジスタ２６２、及び容量素子２６４をトランジスタ２６０に重畳して設けることに
より高集積化が可能である。例えば、配線や電極との接続関係を工夫することにより、最
小加工寸法をＦとして、メモリセルの占める面積を１５Ｆ２〜２５Ｆ２とすることも可能
である。
トランジスタ２６０が有する第１の半導体材料とトランジスタ２６２が有する第２の半導
体材料に異なる材料を適用できる。例えば、第１の半導体材料に単結晶半導体を適用して
トランジスタ２６０を高速動作が容易な構成とし、第２の半導体材料に酸化物半導体を適
用してトランジスタ２６２をオフ電流が十分に低減され、長時間の電荷保持が可能な構成
とすることができる。
第１の半導体材料、または第２の半導体材料としては、例えば、酸化物半導体や、酸化物
半導体以外の半導体材料を用いれば良い。酸化物半導体以外の半導体材料としては、例え
ばシリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素
等を用いることができる。また、有機半導体材料などを用いることができる。
本実施の形態では、第１の半導体材料として単結晶シリコンを用いて高速動作が可能なト
ランジスタ２６０を構成し、第２の半導体材料として酸化物半導体を用いてオフ電流が低
減されたトランジスタ２６２を構成する場合について説明する。
なお、トランジスタ２６０のゲート電極２１０と、トランジスタ２６２の第１の電極２４
２ａが接続される構成の半導体装置は記憶装置として好適である。トランジスタ２６２を
オフ状態とすることで、トランジスタ２６０のゲート電極２１０の電位を極めて長時間に
わたって保持することが可能である。また、容量素子２６４を備えることにより、トラン
ジスタ２６０のゲート電極２１０に与えた電荷の保持が容易になり、また、保持された情
報の読み出しが容易になる。また、高速動作が可能な半導体材料を用いたトランジスタ２
６０を用いることで、高速に情報を読み出すことができる。
なお、本実施の形態で例示する半導体装置が備えるトランジスタは、いずれもｎチャネル
型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることが
できるのはいうまでもない。また、開示する発明の技術的な本質は、オフ電流が十分に低
減された、酸化物半導体を用いたトランジスタと、十分な高速動作が可能な、酸化物半導
体以外の材料を用いたトランジスタとを一体に備える点であるから、半導体装置に用いら
れる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定す
る必要はない。
トランジスタ２６０は、第１の半導体材料を含む基板２００に設けられたチャネル形成領
域２１６と、チャネル形成領域２１６を挟む不純物領域２２０を有する。また、不純物領
域２２０に接する金属化合物領域２２４と、チャネル形成領域２１６上に設けられたゲー
ト絶縁層２０８と、ゲート絶縁層２０８上に設けられたゲート電極２１０を有する。なお
、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、
このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタ
の接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン
電極と表現することがある。つまり、本明細書において、ソース電極の記載には、ソース
領域が含まれ、ドレイン電極の記載には、ドレイン領域が含まれうる。
また、基板２００上には、素子分離絶縁層２０６がトランジスタ２６０を囲むように設け
られ、トランジスタ２６０上に絶縁層２２８及び絶縁層２３０が設けられている。また、
図示しないがトランジスタ２６０の金属化合物領域２２４の一部は、ソース電極やドレイ
ン電極として機能する電極を介して配線２５６または他の配線に接続されている。なお、
図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、こ
のような構成を含めてトランジスタと呼ぶ場合がある。
高集積化を実現するためには、図５に示すようにトランジスタ２６０がサイドウォール絶
縁層を有しない構成とすることが望ましい。一方で、トランジスタ２６０の特性を重視す
る場合には、ゲート電極２１０の側面にサイドウォール絶縁層を設け、そのサイドウォー
ル絶縁層と重畳する領域に形成された不純物濃度が不純物領域２２０と異なる領域を含め
て不純物領域２２０を設けても良い。
なお、本実施の形態では第１の半導体材料を含む基板２００として、シリコン単結晶基板
を用いる。シリコンなどの単結晶半導体基板を用いる場合には、半導体装置の読み出し動
作を高速化することができる。
トランジスタ２６２は、第２の半導体材料として高純度化された酸化物半導体層を備える
。トランジスタ２６２は、絶縁層２３０上にソース電極またはドレイン電極として機能す
る第１の電極２４２ａ、及び第２の電極２４２ｂと、第１の電極と第２の電極に電気的に
接続する酸化物半導体層２４４を有する。また、酸化物半導体層２４４を覆うゲート絶縁
層２４６と、ゲート絶縁層２４６上に酸化物半導体層２４４と重畳してゲート電極２４８
ａを有する。また、第１の電極２４２ａと酸化物半導体層２４４の間にゲート電極２４８
ａと重畳して絶縁層２４３ａと、第２の電極２４２ｂと酸化物半導体層２４４の間にゲー
ト電極２４８ａと重畳して絶縁層２４３ｂを有する。
絶縁層２４３ａ及び絶縁層２４３ｂは、ソース電極またはドレイン電極と、ゲート電極と
の間に生じる容量を低減する。しかし、絶縁層２４３ａ及び絶縁層２４３ｂを設けない構
成とすることも可能である。
ここで、酸化物半導体層２４４は水素などの不純物が十分に除去されることにより、高純
度化されたものであることが望ましい。具体的には、例えば、酸化物半導体層２４４の水
素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃ
ｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸
化物半導体層２４４中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａ
ｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定されるものである。このよ
うに、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起
因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層２４４では、水素や
酸素欠陥等に由来するキャリア濃度が１×１０１２／ｃｍ３未満、望ましくは、１×１０
１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満となる。
酸化物半導体層２４４を有するトランジスタでは、オフ電流を十分に小さくすることが可
能である。例えば、酸化物半導体層２４４の膜厚が３０ｎｍで、チャネル長が２μｍのト
ランジスタの、室温（２５℃）でのチャネル長１μｍあたりのオフ電流（ゲートバイアス
−３Ｖ）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましく
は１０ｚＡ以下となる。
本実施の形態では、酸化物半導体層にフッ素を添加した後に加熱処理を施し、不純物を除
去して酸化物半導体を高純度化する方法を適用して高純度化された酸化物半導体層を形成
する。このように、高純度化された酸化物半導体を用いることで、極めて優れたオフ電流
特性のトランジスタ２６２を得ることができる。なお、酸化物半導体層２４４の詳細につ
いては、実施の形態２を参酌することができる。
なお、図５のトランジスタ２６２では、微細化に起因して素子間に生じるリークを抑制す
るために、島状に加工された酸化物半導体層２４４を用いているが、島状に加工されてい
ない構成を採用しても良い。酸化物半導体層を島状に加工しない場合には、加工の際のエ
ッチングによる酸化物半導体層２４４の汚染を防止できる。
図５に例示する半導体装置は、トランジスタ２６０のゲート電極２１０の上面が絶縁層２
２８から露出し、トランジスタ２６２のソース電極またはドレイン電極として機能する第
１の電極２４２ａと直接接続する。ゲート電極２１０と第１の電極２４２ａを、別途設け
るコンタクトのための開口及び電極を用いて接続することもできるが、直接接続する構成
とすることで、コンタクト面積を縮小でき、半導体装置の高集積化を図ることができる。
例えば、本実施の形態の半導体装置を記憶装置として用いる場合、単位面積あたりの記憶
容量を増加するために高集積化は重要である。また、コンタクトのために、別途形成する
開口及び電極に必要な工程を省くことができるので、半導体装置作製の工程を簡略化する
ことができる。
図５における容量素子２６４は、ソース電極またはドレイン電極として機能する第１の電
極２４２ａ、酸化物半導体層２４４、ゲート絶縁層２４６、及び電極２４８ｂで構成され
る。すなわち、第１の電極２４２ａは、容量素子２６４の一方の電極として機能し、電極
２４８ｂは、容量素子２６４の他方の電極として機能する。
なお、図５で例示する容量素子２６４は、第１の電極２４２ａと電極２４８ｂの間に酸化
物半導体層２４４とゲート絶縁層２４６を挟んで設ける構成としたが、ゲート絶縁層２４
６のみを挟んで設け、容量の大きい構成としても良い。また、絶縁層２４３ａと同様に形
成される絶縁層を有する構成としても良い。さらに、容量が不要であれば、容量素子２６
４を設けない構成とすることも可能である。
また、トランジスタ２６２及び容量素子２６４上に絶縁層２５０が設けられ、絶縁層２５
０上に絶縁層２５２が設けられている。また、ゲート絶縁層２４６、絶縁層２５０、絶縁
層２５２などに形成された開口には、電極２５４が設けられている。また、絶縁層２５２
上に配線２５６が設けられ、電極２５４を介して第２の電極２４２ｂと電気的に接続され
ている。なお、配線２５６を直接、第２の電極２４２ｂに接触させても良い。
金属化合物領域２２４と接続される電極（図示せず）と、第２の電極２４２ｂを接続して
も良い。この場合、金属化合物領域２２４と接続される電極と、電極２５４を重畳して配
置すると、半導体装置の高集積化を図ることができる。
〈半導体装置の作製方法〉
次に、上記半導体装置の作製方法の一例について説明する。以下では、はじめに下部のト
ランジスタ２６０の作製方法について図６及び図７を参照して説明し、その後、上部のト
ランジスタ２６２及び容量素子２６４の作製方法について図８及び図９を参照して説明す
る。
〈下部のトランジスタの作製方法〉
まず、半導体材料を含む基板２００を用意する（図６（Ａ））。半導体材料を含む基板２
００としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シ
リコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用できる。ここでは、
半導体材料を含む基板２００として、単結晶シリコン基板を用いる場合の一例について示
す。
なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板
をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が
設けられた構成の基板も含むものとする。つまり、「ＳＯＩ基板」が有する半導体層は、
シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上
に絶縁層を介して半導体層が設けられた構成のものも含まれるものとする。
半導体材料を含む基板２００として、特に、シリコンなどの単結晶半導体基板を用いる場
合には、トランジスタ２６０の動作を高速化することができるため好適である。
基板２００上には、素子分離絶縁層を形成するためのマスクとなる保護層２０２を形成す
る（図６（Ａ））。保護層２０２としては、例えば、酸化シリコンや窒化シリコン、酸窒
化シリコンなどを材料とする絶縁層を用いることができる。なお、この工程の前後におい
て、トランジスタのしきい値電圧を制御するために、ｎ型の導電性を付与する不純物元素
やｐ型の導電性を付与する不純物元素を基板２００に添加しても良い。半導体がシリコン
の場合、ｎ型の導電性を付与する不純物としては、例えば、リンや砒素などを用いること
ができる。また、ｐ型の導電性を付与する不純物としては、例えば、硼素、アルミニウム
、ガリウムなどを用いることができる。
次に、上記の保護層２０２をマスクとしてエッチングを行い、保護層２０２に覆われてい
ない領域（露出している領域）の、基板２００の一部を除去する。これにより他の半導体
領域と分離された半導体領域２０４が形成される（図６（Ｂ））。当該エッチングには、
ドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い。エッ
チングガスやエッチング液については被エッチング材料に応じて適宜選択することができ
る。
次に、半導体領域２０４を覆うように絶縁層を形成し、半導体領域２０４に重畳する領域
の絶縁層を選択的に除去することで、素子分離絶縁層２０６を形成する（図６（Ｃ））。
当該絶縁層は、酸化シリコンや窒化シリコン、酸窒化シリコンなどを用いて形成される。
絶縁層の除去方法としては、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａ
ｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理などの研磨処理やエッチング処理などがあるが、
そのいずれを用いても良いし、それらを組み合わせて使用しても良い。なお、半導体領域
２０４の形成後、または、素子分離絶縁層２０６の形成後には、保護層２０２を除去する
。
なお、素子分離絶縁層２０６の形成方法として、絶縁層を選択的に除去する方法の他、酸
素を打ち込むことにより絶縁性の領域を形成する方法などを用いることもできる。
次に、半導体領域２０４の表面に絶縁層を形成し、当該絶縁層上に導電材料を含む層を形
成する。
絶縁層は後のゲート絶縁層となるものであり、例えば、半導体領域２０４表面に熱処理（
熱酸化処理や熱窒化処理など）を行うことによって形成することができる。熱処理に代え
て、高密度プラズマ処理を適用しても良い。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ
、Ｋｒ、Ｘｅなどの希ガス、酸素、酸化窒素、アンモニア、窒素、水素などのうちいずれ
かの混合ガスを用いて行うことができる。もちろん、ＣＶＤ法（化学気相成長法）やスパ
ッタリング法等を用いて絶縁層を形成しても良い。当該絶縁層は、酸化シリコン、酸窒化
シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル、酸化イッ
トリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加さ
れたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハ
フニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））等を含む単層構造または積
層構造とすることが望ましい。また、絶縁層の厚さは、例えば、１ｎｍ以上１００ｎｍ以
下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料
を用いて形成することができる。また、多結晶シリコンなどの半導体材料を用いて、導電
材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッ
タリング法、スピンコート法などの各種成膜方法を用いることができる。なお、本実施の
形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例について示すもの
とする。
その後、絶縁層及び導電材料を含む層を選択的にエッチングして、ゲート絶縁層２０８、
ゲート電極２１０を形成する（図６（Ｃ））。
次に、半導体領域２０４にリン（Ｐ）やヒ素（Ａｓ）などを添加して、チャネル形成領域
２１６及び不純物領域２２０を形成する（図６（Ｄ））。なお、ここではｎ型トランジス
タを形成するためにリンやヒ素を添加しているが、ｐ型トランジスタを形成する場合には
、硼素（Ｂ）やアルミニウム（Ａｌ）などの不純物元素を添加すれば良い。ここで、添加
する不純物の濃度は適宜設定することができるが、半導体素子が高度に微細化される場合
には、その濃度を高くすることが望ましい。
なお、ゲート電極２１０の周囲にサイドウォール絶縁層を形成して、不純物元素が異なる
濃度で添加された不純物領域を形成しても良い。
次に、ゲート電極２１０、不純物領域２２０等を覆うように金属層２２２を形成する（図
７（Ａ））。当該金属層２２２は、真空蒸着法やスパッタリング法、スピンコート法など
の各種成膜方法を用いて形成することができる。金属層２２２は、半導体領域２０４を構
成する半導体材料と反応することによって低抵抗な金属化合物となる金属材料を用いて形
成することが望ましい。このような金属材料としては、例えば、チタン、タンタル、タン
グステン、ニッケル、コバルト、白金等がある。
次に、熱処理を施して、金属層２２２と半導体材料とを反応させる。これにより、不純物
領域２２０に接する金属化合物領域２２４が形成される（図７（Ａ））。なお、ゲート電
極２１０として多結晶シリコンなどを用いる場合には、ゲート電極２１０の金属層２２２
と接触する部分にも、金属化合物領域が形成されることになる。
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることができ
る。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応
の制御性を向上させるためには、ごく短時間の熱処理を実現できる方法を用いることが望
ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成され
るものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成するこ
とで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合物
領域２２４を形成した後には、金属層２２２は除去する。
次に、上述の工程により形成された各構成を覆うように、絶縁層２２８、絶縁層２３０を
形成する（図７（Ｂ））。絶縁層２２８や絶縁層２３０は、酸化シリコン、酸化窒化シリ
コン、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。特
に、絶縁層２２８や絶縁層２３０に誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、各
種電極や配線の重なりに起因する容量を十分に低減することが可能になるため好ましい。
なお、絶縁層２２８や絶縁層２３０には、これらの材料を用いた多孔性の絶縁層を適用し
ても良い。多孔性の絶縁層では、密度の高い絶縁層と比較して誘電率が低下するため、電
極や配線に起因する容量をさらに低減することが可能である。
また、絶縁層２２８や絶縁層２３０中に、窒化酸化シリコン、窒化シリコン、等の窒素を
多く含む無機絶縁材料からなる層を含んでも良い。これにより、下部のトランジスタ２６
０を構成する材料が含む水や水素などの不純物が後に形成する上部のトランジスタ２６２
の酸化物半導体層２４４に侵入するのを防ぐことができる。ただし、この場合、後の工程
で行うＣＭＰ処理だけでは窒素を多く含む無機絶縁材料からなる層の除去が困難なので、
エッチング処理などを併用するのが好ましい。
また、絶縁層２２８として酸化窒化シリコンを、絶縁層２３０として酸化シリコンを形成
することができる。このように、絶縁層２２８及び絶縁層２３０を酸化窒化シリコンや酸
化シリコンのような、酸素を多く含む無機絶縁材料だけを用いて形成することにより、後
の工程で絶縁層２２８及び絶縁層２３０に容易にＣＭＰ処理を施すことができる。
なお、ここでは、絶縁層２２８と絶縁層２３０の積層構造としているが、開示する発明の
一態様はこれに限定されない。１層としても良いし、３層以上の積層構造としても良い。
例えば、上記の絶縁層２２８として酸化窒化シリコンを、絶縁層２３０として酸化シリコ
ンを形成する構成において、さらに絶縁層２２８と絶縁層２３０の間に窒化酸化シリコン
を形成するような構成としても良い。
その後、トランジスタ２６２の形成前の処理として、絶縁層２２８や絶縁層２３０にＣＭ
Ｐ処理を施して、絶縁層２２８及び絶縁層２３０の表面を平坦化すると同時にゲート電極
２１０の上面を露出させる（図７（Ｃ））。
ＣＭＰ処理は、１回行っても良いし、複数回行っても良い。複数回に分けてＣＭＰ処理を
行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行う
のが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、絶縁層
２２８及び絶縁層２３０の表面の平坦性をさらに向上できる。
また、絶縁層２２８及び絶縁層２３０の積層構造に、窒素を多く含む無機絶縁材料が含ま
れる場合、ＣＭＰ処理だけでは除去が困難なため、エッチング処理などを併用するのが好
ましい。窒素を多く含む無機絶縁材料のエッチング処理には、ドライエッチング、ウェッ
トエッチングのいずれを用いても良いが、素子の微細化という観点からはドライエッチン
グが好適である。また、各絶縁層のエッチングレートが均一になり、且つゲート電極２１
０とはエッチングの選択比が取れるように、エッチング条件（エッチングガスやエッチン
グ液、エッチング時間、温度等）を適宜設定するのが好ましい。また、ドライエッチング
に用いるエッチングガスには、例えば、フッ素を含むガス（トリフルオロメタン（ＣＨＦ
３）など）や、ヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したフッ素を含
むガス、などを用いることができる。
また、ゲート電極２１０の上面を絶縁層２２８から露出させる場合、好ましくはゲート電
極２１０の上面と絶縁層２２８を同一の面にする。
なお、上記の各工程の前後には、さらに電極や配線、半導体層、絶縁層などを形成する工
程を含んでいても良い。例えば、金属化合物領域２２４の一部と接続される、トランジス
タ２６０のソース電極またはドレイン電極として機能する電極を形成しても良い。また、
配線の構造として、絶縁層及び導電層の積層構造でなる多層配線構造を採用して、高度に
集積化した半導体装置を実現することも可能である。
〈上部のトランジスタの作製方法〉
次に、ゲート電極２１０、絶縁層２２８、絶縁層２３０などの上に導電層を形成し、該導
電層を選択的にエッチングして、ソース電極またはドレイン電極として機能する第１の電
極２４２ａ、及び第２の電極２４２ｂを形成する（図８（Ａ））。第１の電極２４２ａ、
及び第２の電極２４２ｂは、実施の形態２で示したソース電極またはドレイン電極として
機能する電極と同様の材料、方法を用いて形成することができる。よって、詳細について
は、実施の形態２の記載を参酌することができる。
ここで、第１の電極２４２ａ、及び第２の電極２４２ｂの端部は、テーパー形状となるよ
うにエッチングする。第１の電極２４２ａ、第２の電極２４２ｂの端部をテーパー形状と
することにより、後に形成する酸化物半導体層が当該端部を被覆し易くなり、段切れを防
止することができる。また、後に形成するゲート絶縁層の被覆性を向上し、段切れを防止
することができる。
ここで、テーパー角は、例えば、３０°以上６０°以下とする。なお、テーパー角とは、
テーパー形状を有する層（例えば、第１の電極２４２ａ）を、その断面（基板の表面と直
交する面）に垂直な方向から観察した際に、当該層の側面と底面がなす傾斜角を指す。
また、上部のトランジスタのチャネル長（Ｌ）は、第１の電極２４２ａ、及び第２の電極
２４２ｂの下端部の間隔によって決定される。なお、チャネル長（Ｌ）が２５ｎｍ未満の
トランジスタを形成する場合に用いるマスク形成の露光を行う際には、数ｎｍ〜数１０ｎ
ｍと波長の短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いるのが望ま
しい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される
トランジスタのチャネル長（Ｌ）を、１０ｎｍ以上１０００ｎｍ（１μｍ）以下とするこ
とも可能であり、回路の動作速度を高めることが可能である。また、微細化によって、半
導体装置の消費電力を低減することも可能である。
ここで、トランジスタ２６２の第１の電極２４２ａと、トランジスタ２６０のゲート電極
２１０が直接接続される（図８（Ａ））。
次に、第１の電極２４２ａの上に絶縁層２４３ａを、第２の電極２４２ｂの上に絶縁層２
４３ｂを、それぞれ形成する（図８（Ｂ））。絶縁層２４３ａ及び絶縁層２４３ｂは、第
１の電極２４２ａや、第２の電極２４２ｂを覆う絶縁層を形成した後、当該絶縁層を選択
的にエッチングして形成する。また、絶縁層２４３ａ及び絶縁層２４３ｂは、後に形成さ
れるゲート電極の一部と重畳するように形成する。このような絶縁層を設けることにより
、ゲート電極とソース電極またはドレイン電極との間に生じる容量を低減することが可能
である。
絶縁層２４３ａや絶縁層２４３ｂは、酸化シリコン、酸窒化シリコン、窒化シリコン、酸
化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。特に、絶縁
層２４３ａや絶縁層２４３ｂに誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、ゲート
電極と、ソース電極またはドレイン電極との間の容量を十分に低減することが可能になる
ため好ましい。なお、絶縁層２４３ａや絶縁層２４３ｂには、これらの材料を用いた多孔
性の絶縁層を適用しても良い。多孔性の絶縁層では、密度の高い絶縁層と比較して誘電率
が低下するため、ゲート電極と、ソース電極またはドレイン電極との間の容量をさらに低
減することが可能である。
なお、ゲート電極と、ソース電極またはドレイン電極との間の容量を低減させるという点
では、絶縁層２４３ａ及び絶縁層２４３ｂを形成するのが好適であるが、当該絶縁層を設
けない構成とすることも可能である。
次に、第１の電極２４２ａ、及び第２の電極２４２ｂを覆うように酸化物半導体層を形成
した後、当該酸化物半導体層を選択的にエッチングして酸化物半導体層２４４を形成する
（図８（Ｃ））。酸化物半導体層２４４は、実施の形態２で示した酸化物半導体層と同様
の材料、方法を用いて形成することができる。よって、詳細については、実施の形態２の
記載を参酌することができる。
なお、実施の形態２で示したように、酸化物半導体層をスパッタ法により形成する前には
、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、形成表面（例えば絶
縁層２３０の表面）の付着物を除去するのが好適である。
形成した酸化物半導体層に対して、フッ素を添加し、次いで熱処理（第１の熱処理）を行
う。フッ素添加処理、及び熱処理（第１の熱処理）を行う方法については、実施の形態２
で示した装置、方法を適用することができる。よって、詳細については、実施の形態２の
記載を参酌することができる。
形成した酸化物半導体層にフッ素を添加し、熱処理（第１の熱処理）を施すことにより、
残留する不純物を低減し、Ｉ型（真性半導体）またはＩ型に限りなく近い酸化物半導体層
を形成することができる。残留する不純物が低減され、Ｉ型（真性半導体）またはＩ型に
限りなく近い酸化物半導体層を用いたトランジスタは閾値電圧の変動が抑制され、オフ電
流が低減された極めて優れた特性を実現することができる。
本実施の形態の上部のトランジスタは、酸化物半導体層にフッ素を含むことがある。酸化
物半導体層中のハロゲン元素は、不対電子を有する金属原子と容易に結合して未結合手を
終端させるため、金属原子が、不純物由来の水素や水酸基などと結合し、不純物準位を形
成することを抑制することができる。
なお、酸化物半導体層のエッチングは、熱処理（第１の熱処理）の前、または上記熱処理
（第１の熱処理）の後のいずれにおいて行っても良い。また、素子の微細化という観点か
らはドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い。
エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することが
できる。なお、素子におけるリークなどが問題とならない場合には、酸化物半導体層を島
状に加工しないで用いても良い。
次に、酸化物半導体層２４４に接するゲート絶縁層２４６を形成し、その後、ゲート絶縁
層２４６上において酸化物半導体層２４４と重畳する領域にゲート電極２４８ａを形成し
、第１の電極２４２ａと重畳する領域に電極２４８ｂを形成する（図８（Ｄ））。ゲート
絶縁層２４６は、実施の形態２で示したゲート絶縁層と同様の材料、方法を用いて形成す
ることができる。
ゲート絶縁層２４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱
処理を行うのが望ましい。第２の熱処理については、実施の形態２で示したのと同様の方
法で行うことができる。第２の熱処理を行うことによって、トランジスタの電気的特性の
ばらつきを軽減することができる。また、ゲート絶縁層２４６が酸素を含む場合、酸化物
半導体層２４４に酸素を供給し、該酸化物半導体層２４４の酸素欠損を補填して、Ｉ型（
真性半導体）またはＩ型に限りなく近い酸化物半導体層を形成することもできる。
なお、本実施の形態では、ゲート絶縁層２４６の形成後に第２の熱処理を行っているが、
第２の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に第２の
熱処理を行っても良い。
上述のように、フッ素を添加した後に第１の熱処理を行うことで、酸化物半導体層２４４
を、その主成分以外の不純物が極力含まれないように高純度化することができる。
ゲート電極２４８ａは、実施の形態２で示したゲート電極６１１と同様の材料、方法を用
いて形成することができる。また、ゲート電極２４８ａを形成する際、導電層を選択的に
エッチングすることによって、電極２４８ｂを形成することができる。以上の詳細につい
ては、実施の形態２の記載を参酌することができる。
次に、ゲート絶縁層２４６、ゲート電極２４８ａ、及び電極２４８ｂ上に、絶縁層２５０
及び絶縁層２５２を形成する（図９（Ａ））。絶縁層２５０及び絶縁層２５２は、実施の
形態１で示した絶縁層５０７及び保護絶縁層５０８と同様の材料、方法を用いて形成する
ことができる。よって、詳細については、実施の形態１の記載を参酌することができる。
次に、ゲート絶縁層２４６、絶縁層２５０、及び絶縁層２５２に、第２の電極２４２ｂに
まで達する開口を形成する（図９（Ｂ））。当該開口の形成は、マスクなどを用いた選択
的なエッチングにより行われる。
その後、上記開口に電極２５４を形成し、絶縁層２５２上に電極２５４に接する配線２５
６を形成する。
電極２５４は、例えば、開口を含む領域にＰＶＤ法（物理気相成長法）やＣＶＤ法などを
用いて導電層を形成した後、エッチング処理やＣＭＰといった方法を用いて、上記導電層
の一部を除去することにより形成することができる。
より具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＣＶ
Ｄ法により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形
成する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、被
形成面の酸化膜（自然酸化膜など）を還元し、下部電極など（ここでは第２の電極２４２
ｂ）との接触抵抗を低減させる機能を有する。また、その後に形成される窒化チタン膜は
、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどによ
るバリア膜を形成した後に、メッキ法により銅膜を形成しても良い。
なお、上記導電層の一部を除去して電極２５４を形成する際には、その表面が平坦になる
ように加工することが望ましい。例えば、開口を含む領域にチタン膜や窒化チタン膜を薄
く形成した後に、開口に埋め込むようにタングステン膜を形成する場合には、その後のＣ
ＭＰ処理によって、不要なタングステン、チタン、窒化チタンなどを除去すると共に、そ
の表面の平坦性を向上させることができる。このように、電極２５４を含む表面を平坦化
することにより、後の工程において、良好な電極、配線、絶縁層、半導体層などを形成す
ることが可能となる。
配線２５６は、実施の形態２で示したゲート電極６１１を含む配線と同様の材料、方法を
用いて形成することができる。よって、詳細については、実施の形態２の記載を参酌する
ことができる。
以上により、高純度化された酸化物半導体層２４４を用いたトランジスタ２６２、及び容
量素子２６４が完成する（図９（Ｃ））。
このように高純度化され、真性化された酸化物半導体層２４４を用いることで、トランジ
スタのオフ電流を十分に低減することができる。なお、このようなトランジスタを用いる
ことで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
上記に例示する本実施の形態の方法によれば、下部に酸化物半導体以外の半導体材料を用
いたトランジスタを有し、上部に酸化物半導体を用いたトランジスタを有する半導体装置
を作製できる。
また、ゲート電極２１０と、第１の電極２４２ａとを直接接続することで、コンタクト面
積を縮小することができるので、半導体装置の高集積化を図ることができる。よって、記
憶装置として用いることができる半導体装置の単位面積あたりの記憶容量を増加させるこ
とができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図１３を
参照して説明する。ここでは、記憶装置の一例について説明する。なお、回路図において
は、酸化物半導体を用いたトランジスタであることを示すために、ＯＳの符号を併せて付
す場合がある。
図１３（Ａ−１）に示す半導体装置において、第１の配線（１ｓｔ Ｌｉｎｅ）とトラン
ジスタ７００のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）と
トランジスタ７００のドレイン電極とは、電気的に接続されている。また、第３の配線（
３ｒｄ Ｌｉｎｅ）とトランジスタ７１０のソース電極またはドレイン電極の他方とは、
電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ７１０のゲート電
極とは、電気的に接続されている。そして、トランジスタ７００のゲート電極と、トラン
ジスタ７１０のソース電極またはドレイン電極の一方は、容量素子７２０の電極の一方と
電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子７２０の電極の他方は
電気的に接続されている。
ここで、トランジスタ７１０には、酸化物半導体を用いたトランジスタが適用される。こ
こで、酸化物半導体を用いたトランジスタとしては、例えば、先の実施の形態で示した、
トランジスタ２６２を用いることができる。酸化物半導体を用いたトランジスタは、オフ
電流が極めて小さいという特徴を有している。このため、トランジスタ７１０をオフ状態
とすることで、トランジスタ７００のゲート電極の電位を極めて長時間にわたって保持す
ることが可能である。そして、容量素子７２０を有することにより、トランジスタ７００
のゲート電極に与えられた電荷の保持が容易になり、また、保持された情報の読み出しが
容易になる。ここで、容量素子７２０としては、例えば、先の実施の形態で示した容量素
子２６４を用いることができる。
また、トランジスタ７００には、酸化物半導体以外の半導体材料を用いたトランジスタが
適用される。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム
、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単
結晶半導体を用いるのが好ましい。他に、有機半導体材料などを用いても良い。このよう
な半導体材料を用いたトランジスタは、高速動作が容易である。ここで、酸化物半導体以
外の半導体材料を用いたトランジスタとしては、例えば、先の実施の形態で示した、トラ
ンジスタ２６０を用いることができる。
また、図１３（Ｂ）に示すように、容量素子７２０を設けない構成とすることも可能であ
る。
図１３（Ａ−１）に示す半導体装置では、トランジスタ７００のゲート電極の電位が保持
可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能で
ある。
はじめに、情報の書き込み及び保持について説明する。まず、第４の配線の電位を、トラ
ンジスタ７１０がオン状態となる電位にして、トランジスタ７１０をオン状態とする。こ
れにより、第３の配線の電位が、トランジスタ７００のゲート電極、及び容量素子７２０
に与えられる。すなわち、トランジスタ７００のゲート電極には、所定の電荷が与えられ
る（書き込み）。ここでは、異なる二つの電位を与える電荷（以下、低電位を与える電荷
を電荷ＱＬ、高電位を与える電荷を電荷ＱＨという）のいずれかが与えられるものとする
。なお、異なる三つまたはそれ以上の電位を与える電荷を適用して、記憶容量を向上させ
ても良い。その後、第４の配線の電位を、トランジスタ７１０がオフ状態となる電位にし
て、トランジスタ７１０をオフ状態とすることにより、トランジスタ７００のゲート電極
に与えられた電荷が保持される（保持）。
トランジスタ７１０のオフ電流は極めて小さいから、トランジスタ７００のゲート電極の
電荷は長時間にわたって保持される。
次に、情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状
態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ７００のゲー
ト電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジ
スタ７００をｎチャネル型とすると、トランジスタ７００のゲート電極にＱＨが与えられ
ている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ７００のゲート電極にＱＬが
与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見
かけのしきい値電圧とは、トランジスタ７００を「オン状態」とするために必要な第５の
配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌ
の中間の電位Ｖ０とすることにより、トランジスタ７００のゲート電極に与えられた電荷
を判別できる。例えば、書き込みにおいて、ＱＨが与えられていた場合には、第５の配線
の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ７００は「オン状態」となる。Ｑ
Ｌが与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、ト
ランジスタ７００は「オフ状態」のままである。このため、第２の配線の電位を見ること
で、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合には、所望のメモリセルの情報のみを
読み出せることが必要になる。このように、所定のメモリセルの情報を読み出し、それ以
外のメモリセルの情報を読み出さないようにするには、各メモリセル間でトランジスタ７
００がそれぞれ並列に接続されている場合には、読み出しの対象ではないメモリセルの第
５の配線に対して、ゲート電極の状態にかかわらずトランジスタ７００が「オフ状態」と
なるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を与えれば良い。また、各メモリセ
ル間でトランジスタ７００がそれぞれ直列に接続されている場合には、読み出しの対象で
はないメモリセルの第５の配線に対して、ゲート電極の状態にかかわらずトランジスタ７
００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線
に与えれば良い。
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込み及び保
持と同様に行われる。つまり、第４の配線の電位を、トランジスタ７１０がオン状態とな
る電位にして、トランジスタ７１０をオン状態とする。これにより、第３の配線の電位（
新たな情報に係る電位）が、トランジスタ７００のゲート電極及び容量素子７２０に与え
られる。その後、第４の配線の電位を、トランジスタ７１０がオフ状態となる電位にして
、トランジスタ７１０をオフ状態とすることにより、トランジスタ７００のゲート電極は
、新たな情報に係る電荷が与えられた状態となる。
このように、開示する発明に係る半導体装置は、再度の情報の書き込みによって直接的に
情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とされ
る高電圧を用いてのフローティングゲートからの電荷の引き抜きが不要であり、消去動作
に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速動作が実
現される。
なお、トランジスタ７１０のソース電極またはドレイン電極は、トランジスタ７００のゲ
ート電極と電気的に接続されることにより、不揮発性メモリ素子として用いられるフロー
ティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。このため
、図中、トランジスタ７１０のソース電極またはドレイン電極とトランジスタ７００のゲ
ート電極が電気的に接続される部位をフローティングゲート部ＦＧと呼ぶ場合がある。ト
ランジスタ７１０がオフの場合、当該フローティングゲート部ＦＧは絶縁体中に埋設され
たと見ることができ、フローティングゲート部ＦＧには電荷が保持される。酸化物半導体
を用いたトランジスタ７１０のオフ電流は、シリコン半導体などで形成されるトランジス
タの１０万分の１以下であるため、トランジスタ７１０のリークによる、フローティング
ゲート部ＦＧに蓄積される電荷の消失を無視することが可能である。つまり、酸化物半導
体を用いたトランジスタ７１０により、電力の供給が無くても情報の保持が可能な不揮発
性の記憶装置を実現することが可能である。
例えば、トランジスタ７１０の室温でのオフ電流が１０ｚＡ（１ｚＡ（ゼプトアンペア）
は１×１０−２１Ａ）以下であり、容量素子７２０の容量値が１０ｆＦ程度である場合に
は、少なくとも１０４秒以上のデータ保持が可能である。なお、当該保持時間が、トラン
ジスタ特性や容量値によって変動することはいうまでもない。
また、この場合、従来のフローティングゲート型トランジスタにおいて指摘されているゲ
ート絶縁膜（トンネル絶縁膜）の劣化という問題が存在しない。つまり、従来問題とされ
ていた、電子をフローティングゲートに注入する際のゲート絶縁膜の劣化という問題を解
消することができる。これは、原理的な書き込み回数の制限が存在しないことを意味する
ものである。また、従来のフローティングゲート型トランジスタにおいて書き込みや消去
の際に必要であった高電圧も不要である。
図１３（Ａ−１）に示す半導体装置は、当該半導体装置を構成するトランジスタなどの要
素が抵抗及び容量を含むものとして、図１３（Ａ−２）のように考えることが可能である
。つまり、図１３（Ａ−２）では、トランジスタ７００及び容量素子７２０が、それぞれ
、抵抗及び容量を含んで構成されると考えていることになる。Ｒ１及びＣ１は、それぞれ
、容量素子７２０の抵抗値及び容量値であり、抵抗値Ｒ１は、容量素子７２０を構成する
絶縁層による抵抗値に相当する。また、Ｒ２及びＣ２は、それぞれ、トランジスタ７００
の抵抗値及び容量値であり、抵抗値Ｒ２はトランジスタ７００がオン状態の時のゲート絶
縁層による抵抗値に相当し、容量値Ｃ２はいわゆるゲート容量（ゲート電極と、ソース電
極またはドレイン電極との間に形成される容量、及び、ゲート電極とチャネル形成領域と
の間に形成される容量）の容量値に相当する。
トランジスタ７１０がオフ状態にある場合のソース電極とドレイン電極の間の抵抗値（実
効抵抗とも呼ぶ）をＲＯＳとすると、トランジスタ７１０のゲートリークが十分に小さい
条件において、Ｒ１及びＲ２が、Ｒ１≧ＲＯＳ、Ｒ２≧ＲＯＳを満たす場合には、電荷の
保持期間（情報の保持期間ということもできる）は、主としてトランジスタ７１０のオフ
電流によって決定されることになる。
逆に、当該条件を満たさない場合には、トランジスタ７１０のオフ電流が十分に小さくと
も、保持期間を十分に確保することが困難になる。トランジスタ７１０のオフ電流以外の
リーク電流（例えば、ソース電極とゲート電極の間において生じるリーク電流等）が大き
いためである。このことから、本実施の形態において開示する半導体装置は、上述の関係
を満たすものであることが望ましいといえる。
一方で、Ｃ１とＣ２は、Ｃ１≧Ｃ２の関係を満たすことが望ましい。Ｃ１を大きくするこ
とで、第５の配線によってフローティングゲート部ＦＧの電位を制御する際に、第５の配
線の電位を効率よくフローティングゲート部ＦＧに与えることができるようになり、第５
の配線に与える電位間（例えば、読み出しの電位と、非読み出しの電位）の電位差を低く
抑えることができるためである。
上述の関係を満たすことで、より好適な半導体装置を実現することが可能である。なお、
Ｒ１及びＲ２は、トランジスタ７００のゲート絶縁層や容量素子７２０の絶縁層によって
制御される。Ｃ１及びＣ２についても同様である。よって、ゲート絶縁層の材料や厚さな
どを適宜設定し、上述の関係を満たすようにすることが望ましい。
本実施の形態で示す半導体装置においては、フローティングゲート部ＦＧが、フラッシュ
メモリ等のフローティングゲート型のトランジスタのフローティングゲートと同等の作用
をするが、本実施の形態のフローティングゲート部ＦＧは、フラッシュメモリ等のフロー
ティングゲートと本質的に異なる特徴を有する。フラッシュメモリでは、コントロールゲ
ートに印加される電圧が高いため、その電位の影響が、隣接するセルのフローティングゲ
ートにおよぶことを防ぐために、セルとセルとの間隔をある程度保つ必要が生じる。この
ことは、半導体装置の高集積化を阻害する要因の一つである。そして、当該要因は、高電
界をかけてトンネル電流を発生させるというフラッシュメモリの根本的な原理に起因する
ものである。
また、フラッシュメモリの上記原理によって、絶縁膜の劣化が進行し、書き換え回数の限
界（１０４〜１０５回程度）という別の問題も生じる。
開示する発明に係る半導体装置は、酸化物半導体を用いたトランジスタのスイッチングに
よって動作し、上述のようなトンネル電流による電荷注入の原理を用いない。すなわち、
フラッシュメモリのような、電荷を注入するための高電界が不要である。これにより、隣
接セルに対する、コントロールゲートによる高電界の影響を考慮する必要がないため、高
集積化が容易になる。
また、トンネル電流による電荷の注入を用いないため、メモリセルの劣化の原因が存在し
ない。つまり、フラッシュメモリと比較して高い耐久性及び信頼性を有することになる。
また、高電界が不要であり、大型の周辺回路（昇圧回路など）が不要である点も、フラッ
シュメモリに対するアドバンテージである。
なお、容量素子７２０を構成する絶縁層の比誘電率εｒ１と、トランジスタ７００を構成
する絶縁層の比誘電率εｒ２とを異ならせる場合には、容量素子７２０を構成する絶縁層
の面積Ｓ１と、トランジスタ７００においてゲート容量を構成する絶縁層の面積Ｓ２とが
、２・Ｓ２≧Ｓ１（望ましくはＳ２≧Ｓ１）を満たしつつ、Ｃ１≧Ｃ２を実現することが
容易である。すなわち、容量素子７２０を構成する絶縁層の面積を小さくしつつ、Ｃ１≧
Ｃ２を実現することが容易である。具体的には、例えば、容量素子７２０を構成する絶縁
層においては、酸化ハフニウムなどのｈｉｇｈ−ｋ材料でなる膜、または酸化ハフニウム
などのｈｉｇｈ−ｋ材料でなる膜と酸化物半導体でなる膜との積層構造を採用してεｒ１
を１０以上、好ましくは１５以上とし、ゲート容量を構成する絶縁層においては、酸化シ
リコンを採用して、εｒ２＝３〜４とすることができる。
このような構成を併せて用いることで、開示する発明に係る半導体装置の、より一層の高
集積化が可能である。
なお、上記説明は、電子を多数キャリアとするｎ型トランジスタ（ｎチャネル型トランジ
スタ）を用いる場合についてのものであるが、ｎ型トランジスタに代えて、正孔を多数キ
ャリアとするｐ型トランジスタを用いることができるのはいうまでもない。
以上示したように、開示する発明の一態様の半導体装置は、オフ状態でのソースとドレイ
ン間のリーク電流（オフ電流）が少ない書き込み用トランジスタ、該書き込み用トランジ
スタと異なる半導体材料を用いた読み出し用トランジスタ及び容量素子を含む不揮発性の
メモリセルを有している。
書き込み用トランジスタのオフ電流は、使用時の温度（例えば、２５℃）で１００ｚＡ（
１×１０−１９Ａ）以下、好ましくは１０ｚＡ（１×１０−２０Ａ）以下、さらに好まし
くは、１ｚＡ（１×１０−２１Ａ）以下である。通常のシリコン半導体では、上述のよう
に低いオフ電流を得ることは困難であるが、酸化物半導体を適切な条件で加工して得られ
たトランジスタにおいては達成しうる。このため、書き込み用トランジスタとして、酸化
物半導体を含むトランジスタを用いることが好ましい。
さらに酸化物半導体を用いたトランジスタはサブスレッショルドスイング値（Ｓ値）が小
さいため、比較的移動度が低くてもスイッチング速度を十分大きくすることが可能である
。よって、該トランジスタを書き込み用トランジスタとして用いることで、フローティン
グゲート部ＦＧに与えられる書き込みパルスの立ち上がりを極めて急峻にすることができ
る。また、オフ電流が小さいため、フローティングゲート部ＦＧに保持させる電荷量を少
なくすることが可能である。つまり、酸化物半導体を用いたトランジスタを書き込み用ト
ランジスタとして用いることで、情報の書き換えを高速に行うことができる。
読み出し用トランジスタとしては、オフ電流についての制限はないが、読み出しの速度を
高くするために、高速で動作するトランジスタを用いるのが望ましい。例えば、読み出し
用トランジスタとしてスイッチング速度が１ナノ秒以下のトランジスタを用いるのが好ま
しい。
このように、酸化物半導体を用いたトランジスタを書き込み用トランジスタとして用い、
酸化物半導体以外の半導体材料を用いたトランジスタを読み出し用トランジスタとして用
いることにより、長時間に渡っての情報の保持が可能で、且つ情報の読み出しを高速で行
うことが可能な、記憶装置として用いることができる半導体装置を実現することができる
。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図１４及
び図１５を用いて説明する。
図１４（Ａ）及び図１４（Ｂ）は、図１３（Ａ−１）に示す半導体装置（以下、メモリセ
ル７５０とも記載する）を複数用いて形成される半導体装置の回路図である。図１４（Ａ
）は、メモリセル７５０が直列に接続された、いわゆるＮＡＮＤ型の半導体装置の回路図
であり、図１４（Ｂ）は、メモリセル７５０が並列に接続された、いわゆるＮＯＲ型の半
導体装置の回路図である。
図１４（Ａ）に示す半導体装置は、ソース線ＳＬ、ビット線ＢＬ、第１信号線Ｓ１、複数
本の第２信号線Ｓ２、複数本のワード線ＷＬ、複数のメモリセル７５０を有する。図１４
（Ａ）では、ソース線ＳＬ及びビット線ＢＬを１本ずつ有する構成となっているが、これ
に限られることなく、ソース線ＳＬ及びビット線ＢＬを複数本有する構成としても良い。
各メモリセル７５０において、トランジスタ７００のゲート電極と、トランジスタ７１０
のソース電極またはドレイン電極の一方と、容量素子７２０の電極の一方とは、電気的に
接続されている。また、第１信号線Ｓ１とトランジスタ７１０のソース電極またはドレイ
ン電極の他方とは、電気的に接続され、第２信号線Ｓ２と、トランジスタ７１０のゲート
電極とは、電気的に接続されている。そして、ワード線ＷＬと、容量素子７２０の電極の
他方は電気的に接続されている。
また、メモリセル７５０が有するトランジスタ７００のソース電極は、隣接するメモリセ
ル７５０のトランジスタ７００のドレイン電極と電気的に接続され、メモリセル７５０が
有するトランジスタ７００のドレイン電極は、隣接するメモリセル７５０のトランジスタ
７００のソース電極と電気的に接続される。ただし、直列に接続された複数のメモリセル
のうち、一方の端に設けられたメモリセル７５０が有するトランジスタ７００のドレイン
電極は、ビット線と電気的に接続される。また、直列に接続された複数のメモリセルのう
ち、他方の端に設けられたメモリセル７５０が有するトランジスタ７００のソース電極は
、ソース線と電気的に接続される。
図１４（Ａ）に示す半導体装置では、行ごとの書き込み動作及び読み出し動作を行う。書
き込み動作は次のように行われる。書き込みを行う行の第２の信号線Ｓ２にトランジスタ
７１０がオン状態となる電位を与え、書き込みを行う行のトランジスタ７１０をオン状態
にする。これにより、指定した行のトランジスタ７００のゲート電極に第１の信号線Ｓ１
の電位が与えられ、該ゲート電極に所定の電荷が与えられる。このようにして、指定した
行のメモリセルにデータを書き込むことができる。
また、読み出し動作は次のように行われる。まず、読み出しを行う行以外のワード線ＷＬ
に、トランジスタ７００のゲート電極に与えられた電荷によらず、トランジスタ７００が
オン状態となるような電位を与え、読み出しを行う行以外のトランジスタ７００をオン状
態とする。それから、読み出しを行う行のワード線ＷＬに、トランジスタ７００のゲート
電極が有する電荷によって、トランジスタ７００のオン状態またはオフ状態が選択される
ような電位（読み出し電位）を与える。そして、ソース線ＳＬに定電位を与え、ビット線
ＢＬに接続されている読み出し回路（図示しない）を動作状態とする。ここで、ソース線
ＳＬ−ビット線ＢＬ間の複数のトランジスタ７００は、読み出しを行う行を除いてオン状
態となっているため、ソース線ＳＬ−ビット線ＢＬ間のコンダクタンスは、読み出しを行
う行のトランジスタ７００の状態（オン状態またはオフ状態）によって決定される。読み
出しを行う行のトランジスタ７００のゲート電極が有する電荷によって、トランジスタの
コンダクタンスは異なるから、それに応じて、ビット線ＢＬの電位は異なる値をとること
になる。ビット線の電位を読み出し回路によって読み出すことで、指定した行のメモリセ
ルから情報を読み出すことができる。
図１４（Ｂ）に示す半導体装置は、ソース線ＳＬ、ビット線ＢＬ、第１信号線Ｓ１、第２
信号線Ｓ２、及びワード線ＷＬをそれぞれ複数本有し、複数のメモリセル７５０を有する
。各トランジスタ７００のゲート電極と、トランジスタ７１０のソース電極またはドレイ
ン電極の一方と、容量素子７２０の電極の一方とは、電気的に接続されている。また、ソ
ース線ＳＬとトランジスタ７００のソース電極とは、電気的に接続され、ビット線ＢＬと
トランジスタ７００のドレイン電極とは、電気的に接続されている。また、第１信号線Ｓ
１とトランジスタ７１０のソース電極またはドレイン電極の他方とは、電気的に接続され
、第２信号線Ｓ２と、トランジスタ７１０のゲート電極とは、電気的に接続されている。
そして、ワード線ＷＬと、容量素子７２０の電極の他方は電気的に接続されている。
図１４（Ｂ）に示す半導体装置では、行ごとの書き込み動作及び読み出し動作を行う。書
き込み動作は、上述の図１４（Ａ）に示す半導体装置と同様の方法で行われる。読み出し
動作は次のように行われる。まず、読み出しを行う行以外のワード線ＷＬに、トランジス
タ７００のゲート電極に与えられた電荷によらず、トランジスタ７００がオフ状態となる
ような電位を与え、読み出しを行う行以外のトランジスタ７００をオフ状態とする。それ
から、読み出しを行う行のワード線ＷＬに、トランジスタ７００のゲート電極が有する電
荷によって、トランジスタ７００のオン状態またはオフ状態が選択されるような電位（読
み出し電位）を与える。そして、ソース線ＳＬに定電位を与え、ビット線ＢＬに接続され
ている読み出し回路（図示しない）を動作状態とする。ここで、ソース線ＳＬ−ビット線
ＢＬ間のコンダクタンスは、読み出しを行う行のトランジスタ７００の状態（オン状態ま
たはオフ状態）によって決定される。つまり、読み出しを行う行のトランジスタ７００の
ゲート電極が有する電荷によって、ビット線ＢＬの電位は異なる値をとることになる。ビ
ット線の電位を読み出し回路によって読み出すことで、指定した行のメモリセルから情報
を読み出すことができる。
なお、上記においては、各メモリセル７５０に保持させる情報量を１ビットとしたが、本
実施の形態に示す記憶装置の構成はこれに限られない。トランジスタ７００のゲート電極
に与える電位を３種類以上用意して、各メモリセル７５０が保持する情報量を増加させて
も良い。例えば、トランジスタ７００のゲート電極にあたえる電位を４種類とする場合に
は、各メモリセルに２ビットの情報を保持させることができる。
次に、図１４に示す半導体装置などに用いることができる読み出し回路の一例について図
１５を用いて説明する。
図１５（Ａ）には、読み出し回路の概略を示す。当該読み出し回路は、トランジスタとセ
ンスアンプ回路を有する。
読み出し時には、端子Ａは読み出しを行うメモリセルが接続されたビット線に接続される
。また、トランジスタのゲート電極にはバイアス電位Ｖｂｉａｓが印加され、端子Ａの電
位が制御される。
メモリセル７５０は、格納されるデータに応じて、異なる抵抗値を示す。具体的には、選
択したメモリセル７５０のトランジスタ７００がオン状態の場合には低抵抗状態となり、
選択したメモリセル７５０のトランジスタ７００がオフ状態の場合には高抵抗状態となる
。
メモリセルが高抵抗状態の場合、端子Ａの電位が参照電位Ｖｒｅｆより高くなり、センス
アンプ回路は端子Ａの電位に対応する電位を出力する。一方、メモリセルが低抵抗状態の
場合、端子Ａの電位が参照電位Ｖｒｅｆより低くなり、センスアンプ回路は端子Ａの電位
に対応する電位を出力する。
このように、読み出し回路を用いることで、メモリセルからデータを読み出すことができ
る。なお、本実施の形態の読み出し回路は一例である。他の回路を用いても良い。また、
読み出し回路は、プリチャージ回路を有しても良い。参照電位Ｖｒｅｆの代わりに参照用
のビット線が接続される構成としても良い。
図１５（Ｂ）に、センスアンプ回路の一例である差動型センスアンプを示す。差動型セン
スアンプは、入力端子Ｖｉｎ（＋）とＶｉｎ（−）と出力端子Ｖｏｕｔを有し、Ｖｉｎ（
＋）とＶｉｎ（−）の差を増幅する。Ｖｉｎ（＋）＞Ｖｉｎ（−）であればＶｏｕｔは、
概ねＨｉｇｈ出力、Ｖｉｎ（＋）＜Ｖｉｎ（−）であればＶｏｕｔは、概ねＬｏｗ出力と
なる。当該差動型センスアンプを読み出し回路に用いる場合、Ｖｉｎ（＋）とＶｉｎ（−
）の一方は入力端子Ａと接続し、Ｖｉｎ（＋）とＶｉｎ（−）の他方には参照電位Ｖｒｅ
ｆを与える。
図１５（Ｃ）に、センスアンプ回路の一例であるラッチ型センスアンプを示す。ラッチ型
センスアンプは、入出力端子Ｖ１及びＶ２と、制御用信号Ｓｐ、Ｓｎの入力端子を有する
。まず、信号ＳｐをＨｉｇｈ、信号ＳｎをＬｏｗとして、電源電位（Ｖｄｄ）を遮断する
。そして、比較を行う電位をＶ１とＶ２に与える。その後、信号ＳｐをＬｏｗ、信号Ｓｎ
をＨｉｇｈとして、電源電位（Ｖｄｄ）を供給すると、比較を行う電位Ｖ１ｉｎとＶ２ｉ
ｎがＶ１ｉｎ＞Ｖ２ｉｎの関係にあれば、Ｖ１の出力はＨｉｇｈ、Ｖ２の出力はＬｏｗと
なり、Ｖ１ｉｎ＜Ｖ２ｉｎの関係にあれば、Ｖ１の出力はＬｏｗ、Ｖ２の出力はＨｉｇｈ
となる。このような関係を利用して、Ｖ１ｉｎとＶ２ｉｎの差を増幅することができる。
当該ラッチ型センスアンプを読み出し回路に用いる場合、Ｖ１とＶ２の一方は、スイッチ
を介して端子Ａ及び出力端子と接続し、Ｖ１とＶ２の他方には参照電位Ｖｒｅｆを与える
。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様のトランジスタを適用した液晶表示装置、及びその駆
動方法の一形態を、図１８乃至図２２を用いて説明する。
本実施の形態で例示する液晶表示装置１００の各構成を、図１８のブロック図に示す。液
晶表示装置１００は、画像処理回路１１０、電源１１６、表示制御回路１１３、表示パネ
ル１２０を有する。透過型液晶表示装置、又は半透過型液晶表示装置の場合、さらに光源
としてバックライト部１３０を設ける。
液晶表示装置１００は、接続された外部機器から画像信号（画像信号Ｄａｔａ）が供給さ
れている。電源電位（高電源電位Ｖｄｄ、低電源電位Ｖｓｓ、及び共通電位Ｖｃｏｍ）は
電源１１６をオン状態とすることで、表示制御回路１１３に供給が開始される。制御信号
（スタートパルスＳＰ、及びクロック信号ＣＫ）は表示制御回路１１３によって供給され
る。
なお高電源電位Ｖｄｄとは、基準電位より高い電位のことであり、低電源電位Ｖｓｓとは
基準電位以下の電位のことをいう。なお高電源電位Ｖｄｄ及び低電源電位Ｖｓｓともに、
トランジスタが動作できる程度の電位であることが望ましい。なお高電源電位Ｖｄｄ及び
低電源電位Ｖｓｓを併せて、電源電圧と呼ぶこともある。
共通電位Ｖｃｏｍは、画素電極に供給される画像信号の電位に対して基準となる固定電位
であればよく、一例としてはグラウンド電位であってもよい。
画像信号Ｄａｔａは、ドット反転駆動、ソースライン反転駆動、ゲートライン反転駆動、
フレーム反転駆動等に応じて適宜反転させて液晶表示装置１００に入力される構成とすれ
ばよい。画像信号がデジタル信号であると、演算（例えば画像信号の差分を検出する等）
が容易であるため、好ましい。よって、画像信号がアナログの信号の場合には、例えば、
Ａ／Ｄコンバータ等を介してデジタルの信号に変換して、液晶表示装置１００に供給する
構成を適用することが好ましい。
本実施の形態では、共通電極１２８及び容量素子２１１の一方の電極に、固定電位である
共通電位Ｖｃｏｍが電源１１６から表示制御回路１１３を介して与えられている。
表示制御回路１１３は、表示パネル１２０に画像処理回路１１０で処理された画像信号、
制御信号（具体的にはスタートパルスＳＰ、及びクロック信号ＣＫ等の制御信号の供給ま
たは停止の切り替えを制御するための信号）、並びに電源電位（高電源電位Ｖｄｄ、低電
源電位Ｖｓｓ、及び共通電位Ｖｃｏｍ）を供給し、バックライト部１３０にバックライト
制御信号（具体的にはバックライト制御回路１３１がバックライトの点灯、及び消灯を制
御するための信号）を供給する回路である。
画像処理回路１１０は、入力される画像信号（画像信号Ｄａｔａ）を解析、演算、乃至加
工し、処理した画像信号を制御信号と共に表示制御回路１１３に出力する。
例えば画像処理回路１１０は、入力される画像信号Ｄａｔａを解析し動画であるか静止画
であるかを判断し、判断結果を含む制御信号を表示制御回路１１３に出力する処理ができ
る。また、画像処理回路１１０は、静止画を含む画像信号Ｄａｔａから１フレームの静止
画を切り出し、静止画であることを意味する制御信号と共に表示制御回路１１３に出力す
ることができる。また、画像処理回路１１０は、動画を含む画像信号Ｄａｔａから動画を
検知し、動画であることを意味する制御信号と共に連続するフレームを表示制御回路１１
３に出力することができる。
画像処理回路１１０は入力される画像信号Ｄａｔａに応じて本実施の形態の液晶表示装置
に異なる動作をさせる。本実施の形態において、画像処理回路１１０が画像を静止画と判
断しておこなう動作を静止画表示モード、画像処理回路１１０が画像を動画と判断してお
こなう動作を動画表示モードとよぶ。
また、本実施の形態で例示される画像処理回路１１０は、表示モード切り替え機能を有し
ていてもよい。表示モード切り替え機能は、画像処理回路１１０の判断によらず、当該液
晶表示装置の利用者が手動または外部接続機器を用いて当該液晶表示装置の動作モードを
選択し、動画表示モードまたは静止画表示モードを切り替える機能である。
上述した機能は画像処理回路１１０が有する機能の一例であり、表示装置の用途に応じて
種々の画像処理機能を選択して適用すればよい。
表示パネル１２０は一対の基板（第１の基板と第２の基板）を有する。また、液晶層を一
対の基板の間に挟持して液晶素子２１５を形成している。第１の基板上には、駆動回路部
１２１、画素部１２２、端子部１２６、及びスイッチング素子１２７が設けられている。
第２の基板上には、共通電極１２８（コモン電極、または対向電極ともいう）が設けられ
ている。なお、本実施の形態においては、共通接続部（コモンコンタクトともいう）が第
１の基板、または第２の基板に設けられ、第１の基板上の接続部と第２の基板上の共通電
極１２８が接続されている。
画素部１２２には、複数のゲート線１２４（走査線）、及びソース線１２５（信号線）が
設けられており、複数の画素１２３がゲート線１２４及びソース線１２５に環囲されてマ
トリクス状に設けられている。なお、本実施の形態で例示する表示パネルにおいては、ゲ
ート線１２４はゲート線側駆動回路１２１Ａから延在し、ソース線１２５はソース線側駆
動回路１２１Ｂから延在している。
画素１２３はスイッチング素子としてトランジスタ２１４、該トランジスタ２１４と接続
する容量素子２１１、及び液晶素子２１５を有する（図１９）。
トランジスタ２１４は、ゲート電極が画素部１２２に設けられた複数のゲート線１２４の
うちの一つと接続され、ソース電極またはドレイン電極の一方が複数のソース線１２５の
うちの一つと接続され、ソース電極またはドレイン電極の他方が容量素子２１１の一方の
電極、及び液晶素子２１５の一方の電極（画素電極）と接続される。
また、トランジスタ２１４はオフ電流が低減されたトランジスタを用いることが好ましく
、実施の形態１〜３で説明したトランジスタが好適である。オフ電流が低減されていると
、オフ状態のトランジスタ２１４は、液晶素子２１５、及び容量素子２１１に安定して電
荷を保持できる。また、オフ電流が充分低減されたトランジスタ２１４を用いることによ
って、容量素子２１１を設けることなく画素１２３を構成することもできる。
このような構成とすることで画素１２３は、トランジスタ２１４がオフ状態になる前に書
き込まれた状態を長時間に渡って保持でき、消費電力を低減できる。
液晶素子２１５は、液晶の光学的変調作用によって光の透過又は非透過を制御する素子で
ある。液晶の光学的変調作用は、液晶にかかる電界によって制御される。液晶にかかる電
界方向は液晶材料、駆動方法、及び電極構造によって異なり、適宜選択することができる
。例えば、液晶の厚さ方向（いわゆる縦方向）に電界をかける駆動方法を用いる場合は液
晶を挟持するように第１の基板に画素電極を、第２の基板に共通電極をそれぞれ設ける構
造とすればよい。また、液晶に基板面内方向（いわゆる横電界）に電界をかける駆動方法
を用いる場合は、液晶に対して同一面に、画素電極と共通電極を設ける構造とすればよい
。また画素電極及び共通電極は、多様な開口パターンを有する形状としてもよい。
液晶素子に適用する液晶の一例としては、ネマチック液晶、コレステリック液晶、スメク
チック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子
液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型
高分子液晶、バナナ型液晶などを挙げることができる。
また、液晶の駆動モードとしては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、Ｓ
ＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ
ｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅ
ｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、Ｆ
ＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ
（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤ
ＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、
ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、
ゲストホストモードなどを用いることができる。また、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗ
ｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モ
ード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モ
ード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、
ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ
）モードなどを適宜用いることができる。もちろん、本実施の形態においては光学的変調
作用によって光の透過又は非透過を制御する素子であれば、液晶材料、駆動方法、及び電
極構造は特に限定されない。
なお、本実施の形態で例示する液晶素子は第１の基板に設けられた画素電極と、第２の基
板に設けられた画素電極に対向する共通電極の間に生じる縦方向の電界により、液晶の配
向を制御する。
端子部１２６は、表示制御回路１１３が出力する所定の信号（高電源電位Ｖｄｄ、低電源
電位Ｖｓｓ、スタートパルスＳＰ、クロック信号ＣＫ、画像信号Ｄａｔａ、共通電位Ｖｃ
ｏｍ等）等を駆動回路部１２１に供給する入力端子である。
駆動回路部１２１は、ゲート線側駆動回路１２１Ａ、ソース線側駆動回路１２１Ｂを有す
る。ゲート線側駆動回路１２１Ａ、ソース線側駆動回路１２１Ｂは、複数の画素を有する
画素部１２２を駆動するための駆動回路であり、シフトレジスタ回路（シフトレジスタと
もいう）を有する。
なお、ゲート線側駆動回路１２１Ａ、及びソース線側駆動回路１２１Ｂは、画素部１２２
と同じ基板に形成されるものでもよいし、別の基板に形成されるものであってもよい。
また駆動回路部１２１には、表示制御回路１１３によって制御された高電源電位Ｖｄｄ、
低電源電位Ｖｓｓ、スタートパルスＳＰ、クロック信号ＣＫ、画像信号Ｄａｔａが供給さ
れる。
スイッチング素子１２７としては、トランジスタを用いることができる。スイッチング素
子１２７のゲート電極は端子１２６Ａに接続され、表示制御回路１１３が出力する制御信
号に応じて、共通電位Ｖｃｏｍを共通電極１２８に供給する。スイッチング素子１２７の
ソース電極またはドレイン電極の一方を端子部１２６Ｂに接続し、他方を共通電極１２８
に接続して、表示制御回路１１３から共通電極１２８に共通電位Ｖｃｏｍが供給されるよ
うにすればよい。なお、スイッチング素子１２７は駆動回路部１２１、または画素部１２
２と同じ基板に形成されるものでもよいし、別の基板に形成されるものであってもよい。
また、スイッチング素子１２７として実施の形態１〜３で説明したオフ電流が低減された
トランジスタを用いることにより、液晶素子２１５の両端子に加わる電圧の経時的な低下
を抑制できる。
共通電極１２８は、表示制御回路１１３に制御された共通電位Ｖｃｏｍを与える共通電位
線と、共通接続部において電気的に接続する。
共通接続部の具体的な一例としては、絶縁性球体に金属薄膜が被覆された導電粒子を間に
介することにより共通電極１２８と共通電位線との電気的な接続を図ることができる。な
お、共通接続部は、表示パネル１２０内に複数箇所設けられる構成としてもよい。
また、測光回路を液晶表示装置に設けてもよい。測光回路を設けた液晶表示装置は当該液
晶表示装置がおかれている環境の明るさを検知できる。液晶表示装置が薄暗い環境で使用
されていることが判明すると表示制御回路１１３はバックライト１３２の光の強度を高め
るように制御して表示画面の良好な視認性を確保し、反対に液晶表示装置が極めて明るい
外光下（例えば屋外の直射日光下）で利用されていることが判明すると、表示制御回路１
１３はバックライト１３２の光の強度を抑えるように制御しバックライト１３２が消費す
る電力を低下させる。このように、測光回路から入力される信号に応じて、表示制御回路
１１３がバックライト、サイドライト等の光源の駆動方法を制御することができる。
バックライト部１３０はバックライト制御回路１３１、及びバックライト１３２を有する
。バックライト１３２は、液晶表示装置１００の用途に応じて選択して組み合わせればよ
く、発光ダイオード（ＬＥＤ）などを用いることができる。バックライト１３２には例え
ば白色の発光素子（例えばＬＥＤ）を配置することができる。バックライト制御回路１３
１には、表示制御回路１１３からバックライトを制御するバックライト信号、及び電源電
位が供給される。
なお、必要に応じて光学フィルム（偏光フィルム、位相差フィルム、反射防止フィルムな
ど）も適宜組み合わせて用いることができる。半透過型液晶表示装置に用いられるバック
ライト等の光源は、液晶表示装置１００の用途に応じて選択して組み合わせればよく、冷
陰極管や発光ダイオード（ＬＥＤ）などを用いることができる。また複数のＬＥＤ光源、
または複数のエレクトロルミネセンス（ＥＬ）光源などを用いて面光源を構成してもよい
。面光源として、３色以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい
。なお、バックライトにＲＧＢの発光ダイオード等を配置し、時分割によりカラー表示す
る継時加法混色法（フィールドシーケンシャル法）を採用するときには、カラーフィルタ
を設けない場合もある。
次に、図１８に例示した液晶表示装置１００の駆動方法について、図１９〜図２２を用い
て説明する。本実施の形態で説明する液晶表示装置の駆動方法は、表示する画像の特性に
応じて、表示パネルの書き換え頻度（または周波数）を変える表示方法である。具体的に
は、連続するフレームの画像信号が異なる画像（動画）を表示する場合は、フレーム毎に
画像信号が書き込まれる表示モードを用いる。一方、連続するフレームの画像信号が同一
な画像（静止画）を表示する場合は、同一な画像を表示し続ける期間に新たに画像信号は
書き込まれないか、書き込む頻度を極めて少なくし、さらに液晶素子に電圧を印加する画
素電極及び共通電極の電位を浮遊状態（フローティング）にして液晶素子にかかる電圧を
保持し、新たに電位を供給することなく静止画の表示を行う表示モードを用いる。
なお、液晶表示装置は動画と静止画を組み合わせて画面に表示する。動画は、複数のフレ
ームに時分割した複数の異なる画像を高速に切り替えることで人間の目に動く画像として
認識される画像をいう。具体的には、１秒間に６０回（６０フレーム）以上画像を切り替
えることで、人間の目にはちらつきが少なく動画と認識されるものとなる。一方、静止画
は、動画及び部分動画と異なり、複数のフレーム期間に時分割した複数の画像を高速に切
り替えて動作させていても、連続するフレーム期間、例えばｎフレーム目と、（ｎ＋１）
フレーム目とで変化しない画像のことをいう。
はじめに、液晶表示装置の電源１１６をオン状態として電力を供給する。表示制御回路１
１３は電源電位（高電源電位Ｖｄｄ、低電源電位Ｖｓｓ、及び共通電位Ｖｃｏｍ）、並び
に制御信号（スタートパルスＳＰ、及びクロック信号ＣＫ）を表示パネル１２０に供給す
る。
なお、画像信号（画像信号Ｄａｔａ）は液晶表示装置１００に接続された外部機器から液
晶表示装置１００に供給される。液晶表示装置１００の画像処理回路１１０は、入力され
る画像信号を解析する。ここでは動画と静止画を判別し、動画と静止画で異なる信号を出
力する処理を行う場合について説明する。
例えば画像処理回路１１０は、入力される画像信号（画像信号Ｄａｔａ）が動画から静止
画に移行する際、入力される画像信号から静止画を切り出し、静止画であることを意味す
る制御信号と共に表示制御回路１１３に出力する。また、入力される画像信号（画像信号
Ｄａｔａ）が静止画から動画に移行する際に、動画を含む画像信号を、動画であることを
意味する制御信号と共に表示制御回路１１３に出力する。
次に、画素に供給する信号の様子を、図１９に示す液晶表示装置の等価回路図、及び図２
０に示すタイミングチャートを用いて説明する。
図２０に、表示制御回路１１３がゲート線側駆動回路１２１Ａに供給するクロック信号Ｇ
ＣＫ、及びスタートパルスＧＳＰを示す。また、表示制御回路１１３がソース線側駆動回
路１２１Ｂに供給するクロック信号ＳＣＫ、及びスタートパルスＳＳＰを示す。なお、ク
ロック信号の出力のタイミングを説明するために、図２０ではクロック信号の波形を単純
な矩形波で示す。
また図２０に、ソース線１２５の電位（Ｄａｔａ ｌｉｎｅ）、画素電極の電位、端子１
２６Ａの電位、端子１２６Ｂの電位、並びに共通電極の電位を示す。
図２０において期間１４０１は、動画を表示するための画像信号を書き込む期間に相当す
る。期間１４０１では画像信号、共通電位が画素部１２２の各画素、共通電極に供給され
るように動作する。
また、期間１４０２は、静止画を表示する期間に相当する。期間１４０２では、画素部１
２２の各画素への画像信号、共通電極への共通電位を停止することとなる。なお図２０に
示す期間１４０２では、駆動回路部の動作を停止するよう各信号を供給する構成について
示したが、期間１４０２の長さ及びリフレッシュレートによって、定期的に画像信号を書
き込むことで静止画の画像の劣化を防ぐ構成とすることが好ましい。
まず、動画を表示するための画像信号を書き込む期間１４０１におけるタイミングチャー
トを説明する。期間１４０１では、クロック信号ＧＣＫとして、常時クロック信号が供給
され、スタートパルスＧＳＰとして、垂直同期周波数に応じたパルスが供給される。また
、期間１４０１では、クロック信号ＳＣＫとして、常時クロック信号が供給され、スター
トパルスＳＳＰとして、１ゲート選択期間に応じたパルスが供給される。
また、各行の画素に画像信号ｄａｔａがソース線１２５を介して供給され、ゲート線１２
４の電位に応じて画素電極にソース線１２５の電位が供給される。
また、表示制御回路１１３がスイッチング素子１２７の端子１２６Ａにスイッチング素子
１２７を導通状態とする電位を供給し、端子１２６Ｂを介して共通電極に共通電位を供給
する。
次に、静止画を表示する期間１４０２におけるタイミングチャートを説明する。期間１４
０２では、クロック信号ＧＣＫ、スタートパルスＧＳＰ、クロック信号ＳＣＫ、及びスタ
ートパルスＳＳＰは共に停止する。また、期間１４０２において、ソース線１２５に供給
していた画像信号Ｄａｔａは停止する。クロック信号ＧＣＫ及びスタートパルスＧＳＰが
共に停止する期間１４０２では、トランジスタ２１４が非導通状態となり画素電極の電位
が浮遊状態となる。
また、表示制御回路１１３がスイッチング素子１２７の端子１２６Ａにスイッチング素子
１２７を非導通状態とする電位を供給し、共通電極の電位を浮遊状態にする。
期間１４０２では、液晶素子２１５の両端の電極、即ち画素電極及び共通電極の電位を浮
遊状態にして、新たに電位を供給することなく、静止画の表示を行うことができる。
また、ゲート線側駆動回路１２１Ａ、及びソース線側駆動回路１２１Ｂに供給するクロッ
ク信号、及びスタートパルスを停止することにより低消費電力化を図ることができる。
特に、トランジスタ２１４及びスイッチング素子１２７をオフ電流が低減されたトランジ
スタを用いることにより、液晶素子２１５の両端子に加わる電圧が経時的に低下する現象
を抑制できる。
次に、動画から静止画に切り替わる期間（図２０中の期間１４０３）、及び静止画から動
画に切り替わる期間（図２０中の期間１４０４）における表示制御回路の動作を、図２１
（Ａ）、（Ｂ）を用いて説明する。図２１（Ａ）、（Ｂ）は表示制御回路が出力する、高
電源電位Ｖｄｄ、クロック信号（ここではＧＣＫ）、スタートパルス信号（ここではＧＳ
Ｐ）、及び端子１２６Ａの電位を示す。
動画から静止画に切り替わる期間１４０３の表示制御回路の動作を図２１（Ａ）に示す。
表示制御回路は、スタートパルスＧＳＰを停止する（図２１（Ａ）のＥ１、第１のステッ
プ）。次いで、スタートパルス信号ＧＳＰの停止後、パルス出力がシフトレジスタの最終
段まで達した後に、複数のクロック信号ＧＣＫを停止する（図２１（Ａ）のＥ２、第２の
ステップ）。次いで、電源電圧の高電源電位Ｖｄｄを低電源電位Ｖｓｓにする（図２１（
Ａ）のＥ３、第３のステップ）。次いで、端子１２６Ａの電位を、スイッチング素子１２
７が非導通状態となる電位にする（図２１（Ａ）のＥ４、第４のステップ）。
以上の手順をもって、駆動回路部１２１の誤動作を引き起こすことなく、駆動回路部１２
１に供給する信号を停止できる。動画から静止画に切り替わる際の誤動作はノイズを生じ
、ノイズは静止画として保持されるため、誤動作が少ない表示制御回路を搭載した液晶表
示装置は画像の劣化が少ない静止画を表示できる。
次に静止画から動画に切り替わる期間１４０４の表示制御回路の動作を図２１（Ｂ）に示
す。表示制御回路は、端子１２６Ａの電位をスイッチング素子１２７が導通状態となる電
位にする（図２１（Ｂ）のＳ１、第１のステップ）。次いで、電源電圧を低電源電位Ｖｓ
ｓから高電源電位Ｖｄｄにする（図２１（Ｂ）のＳ２、第２のステップ）。次いで、クロ
ック信号ＧＣＫとして後に与える通常のクロック信号ＧＣＫより長いパルス信号でハイの
電位を与えた後、複数のクロック信号ＧＣＫを供給する（図２１（Ｂ）のＳ３、第３のス
テップ）。次いでスタートパルス信号ＧＳＰを供給する（図２１（Ｂ）のＳ４、第４のス
テップ）。
以上の手順をもって、駆動回路部１２１の誤動作を引き起こすことなく駆動回路部１２１
に駆動信号の供給を再開できる。各配線の電位を適宜順番に動画表示時に戻すことで、誤
動作なく駆動回路部の駆動を行うことができる。
また、図２２に、動画を表示する期間６９１、または静止画を表示する期間６９２におけ
る、フレーム期間毎の画像信号の書き込み頻度を模式的に示す。図２２中、「Ｗ」は画像
信号の書き込み期間であることをあらわし、「Ｈ」は画像信号を保持する期間であること
を示している。また、図２２中、期間６９３は１フレーム期間を表したものであるが、別
の期間であってもよい。
このように、本実施の形態の液晶表示装置の構成において、期間６９２で表示される静止
画の画像信号は期間６９４に書き込まれ、期間６９４で書き込まれた画像信号は、期間６
９２の他の期間で保持される。
本実施の形態に例示した液晶表示装置は、静止画を表示する期間において画像信号の書き
込み頻度を低減できる。その結果、静止画を表示する際の低消費電力化を図ることができ
る。
また、同一の画像を複数回書き換えて静止画を表示する場合、画像の切り替わりが視認で
きると、人間は目に疲労を感じることもあり得る。本実施の形態の液晶表示装置は、画像
信号の書き込み頻度が削減されているため、目の疲労を減らすといった効果もある。
特に、本実施の形態の液晶表示装置は、実施の形態１〜３に示したオフ電流が低減された
トランジスタを各画素、並びに共通電極のスイッチング素子に適用することにより、保持
容量で電圧を保持できる期間（時間）を長く取ることができる。その結果、画像信号の書
き込み頻度を画期的に低減することが可能になり、静止画を表示する際の低消費電力化、
及び目の疲労の低減に、顕著な効果を有する。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態８）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合に
ついて、図１６を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携帯
電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含
む）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テレ
ビ、またはテレビジョン受信機ともいう）などの電子機器に、上述の半導体装置を適用す
る場合について説明する。
図１６（Ａ）は、ノート型のパーソナルコンピュータであり、筐体６０１、筐体６０５、
表示部６０３、キーボード６０４などによって構成されている。筐体６０１と筐体６０５
内には、先の実施の形態に示す酸化物半導体を用いたトランジスタと、酸化物半導体以外
の半導体材料を用いたトランジスタと、を一体に備えた半導体装置が設けられている。そ
のため、長時間に渡っての情報の保持及び情報の高速読み出しが可能、といった特徴を備
えたノート型のパーソナルコンピュータが実現される。
図１６（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体６１０には、表示部６１６と、外
部インターフェイス６１７と、操作ボタン６１４等が設けられている。また、携帯情報端
末を操作するスタイラス６１２などを備えている。本体６１０内には、先の実施の形態に
示す酸化物半導体を用いたトランジスタと、酸化物半導体以外の半導体材料を用いたトラ
ンジスタと、を一体に備えた半導体装置が設けられている。そのため、長時間に渡っての
情報の保持及び情報の高速読み出しが可能、といった特徴を備えた携帯情報端末が実現さ
れる。
図１６（Ｃ）は、電子ペーパーを実装した電子書籍６２０であり、筐体６２１と筐体６２
３の２つの筐体で構成されている。筐体６２１及び筐体６２３には、それぞれ表示部６２
５及び表示部６２７が設けられている。筐体６２１と筐体６２３は、軸部６３７により接
続されており、該軸部６３７を軸として開閉動作を行うことができる。また、筐体６２１
は、電源６３１、操作キー６３３、スピーカー６３５などを備えている。筐体６２１、筐
体６２３の少なくとも一には、先の実施の形態に示す酸化物半導体を用いたトランジスタ
と、酸化物半導体以外の半導体材料を用いたトランジスタと、を一体に備えた半導体装置
が設けられている。そのため、長時間に渡っての情報の保持及び情報の高速読み出しが可
能、といった特徴を備えた電子書籍が実現される。
図１６（Ｄ）は、携帯電話機であり、筐体６４０と筐体６４１の２つの筐体で構成されて
いる。さらに、筐体６４０と筐体６４１は、スライドし、図１６（Ｄ）のように展開して
いる状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。ま
た、筐体６４１は、表示パネル６４２、スピーカー６４３、マイクロフォン６４４、ポイ
ンティングデバイス６４６、カメラ用レンズ６４７、外部接続端子６４８などを備えてい
る。また、筐体６４０は、携帯電話機の充電を行う太陽電池セル６４９、外部メモリスロ
ット６５１などを備えている。また、表示パネル６４２はタッチパネル機能を備えており
、図１６（Ｄ）には映像表示されている複数の操作キー６４５を点線で示している。また
、アンテナは、筐体６４１に内蔵されている。筐体６４０と筐体６４１の少なくとも一に
は、先の実施の形態に示す酸化物半導体を用いたトランジスタと、酸化物半導体以外の半
導体材料を用いたトランジスタと、を一体に備えた半導体装置が設けられている。そのた
め、長時間に渡っての情報の保持及び情報の高速読み出しが可能、といった特徴を備えた
携帯電話機が実現される。
図１６（Ｅ）は、デジタルカメラであり、本体６６１、表示部６６７、接眼部６６３、操
作スイッチ６６４、表示部６６５、バッテリー６６６などによって構成されている。本体
６６１内には、先の実施の形態に示す酸化物半導体を用いたトランジスタと、酸化物半導
体以外の半導体材料を用いたトランジスタと、を一体に備えた半導体装置が設けられてい
る。そのため、長時間に渡っての情報の保持及び情報の高速読み出しが可能、といった特
徴を備えたデジタルカメラが実現される。
図１６（Ｆ）は、テレビジョン装置６７０であり、筐体６７１、表示部６７３、スタンド
６７５などで構成されている。テレビジョン装置６７０の操作は、筐体６７１が備えるス
イッチや、リモコン操作機６８０により行うことができる。筐体６７１及びリモコン操作
機６８０には、先の実施の形態に示す酸化物半導体を用いたトランジスタと、酸化物半導
体以外の半導体材料を用いたトランジスタと、を一体に備えた半導体装置が設けられてい
る。そのため、長時間に渡っての情報の保持及び情報の高速読み出しが可能、といった特
徴を備えたテレビジョン装置が実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭
載されている。このため、小型、高速動作、低消費電力、といった特徴を備えた電子機器
が実現される。
（実施の形態９）
本実施の形態では、イオン注入装置などを用いて添加するイオンの運動エネルギーと、Ｉ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体（アモルファスＩＧＺＯ、ａ−ＩＧＺＯ）層内の金属
−水素間、金属−水酸基間、又は金属と結合した水酸基における酸素−水素間の結合エネ
ルギーを比較した。この比較によって、高い運動エネルギーを有するハロゲン元素を酸化
物半導体層に添加することで、例えば、酸化物半導体を構成する金属と水素の間の結合、
金属と水酸基の結合、又は金属と結合している水酸基における酸素と水素の結合を切断で
きることを確認した。なお、酸化物半導体（ａ−ＩＧＺＯ）層内の金属−水素間、金属−
水酸基間、又は金属と結合した水酸基における酸素−水素間の結合エネルギーは、第一原
理計算により結合エネルギーの計算を行った。
ａ−ＩＧＺＯ層の表面スラブモデルにおいて、層表面の金属原子に結合エネルギーを計算
したい元素等を結合させ、結合エネルギーを計算した。ここで、表面スラブモデルとは、
周期境界条件を課した計算セルにおいて、原子の存在する層と原子の存在しない真空層を
ある１つの方向（例えばｚ軸方向）に積層させることで、２つの層の界面に、原子の存在
する層の表面が出現する構造である。例えば、図１７では、ａ−ＩＧＺＯ層と真空層の界
面に、ａ−ＩＧＺＯ層の表面が出現している。図１７では、ａ−ＩＧＺＯ層の表面の金属
原子に、水酸基（ＯＨ基、ヒドロキシ基）を結合させた場合を示した。また、図１７のａ
−ＩＧＺＯ層の下半分において、原子が固定されている。
具体的には以下の構造のエネルギーを計算した。ａ−ＩＧＺＯの表面スラブモデル（構造
１）、構造１の表面の金属（Ｉｎ、Ｇａ、又はＺｎ）に水素（Ｈ）原子を結合させた構造
（構造２）、構造１の表面の金属（Ｉｎ、Ｇａ、又はＺｎ）に酸素（Ｏ）原子を結合させ
た構造（構造３）及び、構造１の表面の金属（Ｉｎ、Ｇａ、又はＺｎ）に水酸（ＯＨ）基
を結合させた構造（構造４）のエネルギーを計算した。さらに、水素原子と水酸基のエネ
ルギーを求めるために、孤立状態の水素原子（構造５）のエネルギーと、孤立状態の水酸
基（構造６）のエネルギーを計算した。
（モデルの作成手順）
古典分子動力学計算と第一原理分子動力学計算と第一原理構造最適化により、ａ−ＩＧＺ
Ｏのバルクモデルを作成した。それを用いて表面スラブモデルを作り再び第一原理計算に
より構造最適化を行った。
（計算条件）
古典分子動力学計算にはＭａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ（富士通株式会社製）を
用いた。計算セルにＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４（全８４原子）をランダムに
配置し密度を５．９ｇ／ｃｍ３に設定した。ＮＶＴアンサンブルで温度を５５００Ｋから
１５００Ｋに徐々に下げ、１５００Ｋでアニールした。時間刻み幅は０．２ｆｓ、総計算
時間は１２．４４ｎｓとした。ポテンシャルは、金属−酸素間、及び酸素−酸素間にはＢ
ｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓ型を適用し、金属−金属間にはＬｅｎａａｒｄ−Ｊ
ｏｎｅｓ型を適用した。電荷は、Ｉｎ：＋３、Ｇａ：＋３、Ｚｎ：＋２、Ｏ：−２とした
。
第一原理計算プログラムにはＣＡＳＴＥＰ（Ａｃｃｅｌｒｙｓ社製）を用いた。ＣＡＳＴ
ＥＰは密度汎関数理論に基づく計算プログラムで、擬ポテンシャルと平面波を用いて計算
する。汎関数にはＬＤＡ、擬ポテンシャルはＵｌｔｒａｓｏｆｔ、カットオフエネルギー
は３８０ｅＶ、ｋ点のグリッド数は２×２×１とした。
（結合エネルギーの定義）
結合エネルギーは数１に示す定義式を用いて求めた。
数１において、ＥＭ−Ｈは、ａ−ＩＧＺＯ内の金属−水素間の結合エネルギーを示す。Ｅ
ＭＯ−Ｈは、ａ−ＩＧＺＯ内の金属と結合した水酸基の酸素−水素間の結合エネルギーを
示す。ＥＭ−ＯＨは、ａ−ＩＧＺＯ内の金属−水酸基間の結合エネルギーを示す。Ｅ（ａ
−ＩＧＺＯ＿Ｍ）は、アモルファスＩＧＺＯ、８４原子のスラブ構造（構造１）のエネル
ギーを示す。Ｅ（ａ−ＩＧＺＯ＿Ｍ−Ｈ）は、アモルファスＩＧＺＯ、８４原子表面上の
金属Ｍ（Ｉｎ、Ｇａ、又はＺｎ）に水素原子（Ｈ）を付加した構造（構造２）のエネルギ
ーを示す。Ｅ（ａ−ＩＧＺＯ＿Ｍ−Ｏ）は、アモルファスＩＧＺＯ、８４原子表面上の金
属Ｍ（Ｉｎ、Ｇａ、又はＺｎ）に酸素原子（Ｏ）を付加した構造（構造３）のエネルギー
を示す。Ｅ（ａ−ＩＧＺＯ＿Ｍ−Ｏ−Ｈ）は、アモルファスＩＧＺＯ、８４原子表面上の
金属Ｍ（Ｉｎ、Ｇａ、又はＺｎ）にヒドロキシ（ＯＨ）基を付加した構造（構造４）のエ
ネルギーを示す。Ｅ（Ｈ）は、水素原子（構造５）のエネルギーを示す。Ｅ（Ｏ−Ｈ）は
、水酸基（構造６）のエネルギーを示す。
計算から求められた、金属Ｍを変化させた時の結合エネルギーの値を表１に示す。
上記の結果より、金属−水素間、金属−水酸基間、及び金属と結合する水酸基における酸
素−水素間の結合エネルギーはいずれも数ｅＶであった。一方、本明細書の実施の形態中
で添加するハロゲン元素のイオンの運動エネルギーは、例えば、イオンドーピング装置を
用いると、５ｋｅＶ〜１００ｋｅＶとすることができるため、上記結合エネルギーよりも
十分大きい。よって、高い運動エネルギーを有するハロゲン元素を酸化物半導体層に添加
することで、例えば、酸化物半導体を構成する金属と水素の間の結合、金属と水酸基の間
の結合、又は金属と結合している水酸基における酸素と水素の結合を切断できることが示
唆された。
１００ 液晶表示装置
１１０ 画像処理回路
１１３ 表示制御回路
１１６ 電源
１２０ 表示パネル
１２１ 駆動回路部
１２１Ａ ゲート線側駆動回路
１２１Ｂ ソース線側駆動回路
１２２ 画素部
１２３ 画素
１２４ ゲート線
１２５ ソース線
１２６ 端子部
１２６Ａ 端子
１２６Ｂ 端子
１２７ スイッチング素子
１２８ 共通電極
１３０ バックライト部
１３１ バックライト制御回路
１３２ バックライト
２００ 基板
２０２ 保護層
２０４ 半導体領域
２０６ 素子分離絶縁層
２０８ ゲート絶縁層
２１０ ゲート電極
２１１ 容量素子
２１４ トランジスタ
２１５ 液晶素子
２１６ チャネル形成領域
２２０ 不純物領域
２２２ 金属層
２２４ 金属化合物領域
２２８ 絶縁層
２３０ 絶縁層
２４２ａ 電極
２４２ｂ 電極
２４３ａ 絶縁層
２４３ｂ 絶縁層
２４４ 酸化物半導体層
２４６ ゲート絶縁層
２４８ａ ゲート電極
２４８ｂ 電極
２５０ 絶縁層
２５２ 絶縁層
２５４ 電極
２５６ 配線
２６０ トランジスタ
２６２ トランジスタ
２６４ 容量素子
５００ 基板
５０２ ゲート絶縁層
５０７ 絶縁層
５０８ 保護絶縁層
５１１ ゲート電極
５１３ａ 酸化物半導体層
５１３ｂ 酸化物半導体層
５１３ｃ 酸化物半導体層
５１５ａ 電極
５１５ｂ 電極
５５０ トランジスタ
６００ 基板
６０１ 筐体
６０２ ゲート絶縁層
６０３ 表示部
６０４ キーボード
６０５ 筐体
６０８ 保護絶縁層
６１０ 本体
６１１ ゲート電極
６１２ スタイラス
６１３ａ 酸化物半導体層
６１３ｂ 酸化物半導体層
６１３ｃ 酸化物半導体層
６１４ 操作ボタン
６１５ａ 電極
６１５ｂ 電極
６１６ 表示部
６１７ 外部インターフェイス
６２０ 電子書籍
６２１ 筐体
６２３ 筐体
６２５ 表示部
６２７ 表示部
６３１ 電源
６３３ 操作キー
６３５ スピーカー
６３７ 軸部
６４０ 筐体
６４１ 筐体
６４２ 表示パネル
６４３ スピーカー
６４４ マイクロフォン
６４５ 操作キー
６４６ ポインティングデバイス
６４７ カメラ用レンズ
６４８ 外部接続端子
６４９ 太陽電池セル
６５０ トランジスタ
６５１ 外部メモリスロット
６６１ 本体
６６３ 接眼部
６６４ 操作スイッチ
６６５ 表示部
６６６ バッテリー
６６７ 表示部
６７０ テレビジョン装置
６７１ 筐体
６７３ 表示部
６７５ スタンド
６８０ リモコン操作機
６９１ 期間
６９２ 期間
６９３ 期間
６９４ 期間
７００ トランジスタ
７１０ トランジスタ
７２０ 容量素子
７５０ メモリセル
１０００ 基板
１００２ ゲート絶縁層
１００７ 絶縁層
１００８ 保護絶縁層
１０１１ ゲート電極
１０１３ａ 酸化物半導体層
１０１３ｂ 酸化物半導体層
１０１３ｃ 酸化物半導体層
１０１３ｄ 酸化物半導体層
１０１５ａ 電極
１０１５ｂ 電極
１０５０ トランジスタ
１４０１ 期間
１４０２ 期間
１４０３ 期間
１４０４ 期間

Claims (2)

  1. ゲート電極と、
    前記ゲート電極上のゲート絶縁層と、
    前記ゲート絶縁層上の、ＩｎとＧａとＺｎとを有する酸化物半導体層と、を有し、
    前記酸化物半導体層は、１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下の濃度でハロゲン元素を含み、
    前記酸化物半導体層は、５×１０ １９ ａｔｏｍｓ／ｃｍ ３ 以下の濃度で水素を含む半導体装置。
  2. ゲート電極と、
    前記ゲート電極上のゲート絶縁層と、
    前記ゲート絶縁層上の、ＩｎとＧａとＺｎとを有する酸化物半導体層と、を有し、
    前記酸化物半導体層は、１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下の濃度でフッ素を含み、
    前記酸化物半導体層は、５×１０ １８ ａｔｏｍｓ／ｃｍ ３ 以下の濃度で水素を含む半導体装置。
JP2017078844A 2010-03-05 2017-04-12 半導体装置 Active JP6336176B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010049263 2010-03-05
JP2010049263 2010-03-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015155805A Division JP6129913B2 (ja) 2010-03-05 2015-08-06 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018088062A Division JP6595657B2 (ja) 2010-03-05 2018-05-01 表示装置

Publications (2)

Publication Number Publication Date
JP2017135409A JP2017135409A (ja) 2017-08-03
JP6336176B2 true JP6336176B2 (ja) 2018-06-06

Family

ID=44530525

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2011043641A Active JP5792481B2 (ja) 2010-03-05 2011-03-01 半導体装置の作製方法
JP2015155805A Active JP6129913B2 (ja) 2010-03-05 2015-08-06 半導体装置
JP2017078844A Active JP6336176B2 (ja) 2010-03-05 2017-04-12 半導体装置
JP2018088062A Active JP6595657B2 (ja) 2010-03-05 2018-05-01 表示装置
JP2019174907A Active JP6840206B2 (ja) 2010-03-05 2019-09-26 表示装置、液晶表示装置
JP2021022520A Active JP7152539B2 (ja) 2010-03-05 2021-02-16 トランジスタ
JP2022155729A Active JP7364760B2 (ja) 2010-03-05 2022-09-29 半導体装置
JP2023173350A Pending JP2023171489A (ja) 2010-03-05 2023-10-05 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011043641A Active JP5792481B2 (ja) 2010-03-05 2011-03-01 半導体装置の作製方法
JP2015155805A Active JP6129913B2 (ja) 2010-03-05 2015-08-06 半導体装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2018088062A Active JP6595657B2 (ja) 2010-03-05 2018-05-01 表示装置
JP2019174907A Active JP6840206B2 (ja) 2010-03-05 2019-09-26 表示装置、液晶表示装置
JP2021022520A Active JP7152539B2 (ja) 2010-03-05 2021-02-16 トランジスタ
JP2022155729A Active JP7364760B2 (ja) 2010-03-05 2022-09-29 半導体装置
JP2023173350A Pending JP2023171489A (ja) 2010-03-05 2023-10-05 半導体装置

Country Status (5)

Country Link
US (2) US9496404B2 (ja)
JP (8) JP5792481B2 (ja)
KR (5) KR101929190B1 (ja)
TW (1) TWI557805B (ja)
WO (1) WO2011108381A1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101900653B1 (ko) 2009-07-10 2018-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011101918A1 (ja) * 2010-02-22 2011-08-25 パナソニック株式会社 発光装置とその製造方法
CN105789321B (zh) * 2010-03-26 2019-08-20 株式会社半导体能源研究所 半导体装置的制造方法
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101689378B1 (ko) 2010-04-23 2016-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012002040A1 (en) 2010-07-01 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR102128369B1 (ko) 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
US9117916B2 (en) 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) * 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6045285B2 (ja) 2011-10-24 2016-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5933895B2 (ja) * 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
TWI621183B (zh) * 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2013089115A1 (en) * 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6224931B2 (ja) * 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US20140117511A1 (en) * 2012-10-30 2014-05-01 Infineon Technologies Ag Passivation Layer and Method of Making a Passivation Layer
US9012261B2 (en) 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
TWI513004B (zh) * 2013-07-04 2015-12-11 Ye Xin Technology Consulting Co Ltd 薄膜電晶體及其製造方法
CN104282767B (zh) * 2013-07-05 2017-12-12 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及其制造方法
TWI573226B (zh) * 2013-07-26 2017-03-01 鴻海精密工業股份有限公司 薄膜電晶體基板及其製作方法
US9202690B2 (en) 2013-12-20 2015-12-01 Intermolecular, Inc. Methods for forming crystalline IGZO through annealing
TWI672804B (zh) 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6331052B2 (ja) * 2014-06-20 2018-05-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
WO2015194176A1 (ja) * 2014-06-20 2015-12-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
JP6311901B2 (ja) * 2014-06-26 2018-04-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び有機ｅｌ表示装置
US10147747B2 (en) * 2014-08-21 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP6325953B2 (ja) * 2014-09-16 2018-05-16 株式会社東芝 半導体装置の製造方法
WO2017013691A1 (ja) * 2015-07-17 2017-01-26 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN104992689B (zh) * 2015-08-07 2017-12-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其驱动方法
US10489525B2 (en) * 2016-02-17 2019-11-26 Toyota Motor Engineering & Manufacturing North America, Inc. Systems and methods for composite thermal interface material microstructure property prediction
JP7064309B2 (ja) * 2017-10-20 2022-05-10 株式会社ジャパンディスプレイ ダイオード、トランジスタ、およびこれらを有する表示装置
KR102145387B1 (ko) * 2019-01-07 2020-08-18 한양대학교 산학협력단 박막 트랜지스터 및 그 제조방법
JP2022038209A (ja) 2020-08-26 2022-03-10 キオクシア株式会社 半導体装置

Family Cites Families (168)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62274773A (ja) * 1986-05-23 1987-11-28 Hitachi Ltd 半導体記憶装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63268184A (ja) * 1987-04-24 1988-11-04 Sony Corp 半導体メモリ装置
JPH01268060A (ja) 1988-04-20 1989-10-25 Fujitsu Ltd 薄膜トランジスタ
JPH0254572A (ja) * 1988-08-18 1990-02-23 Matsushita Electric Ind Co Ltd 半導体記憶装置
DE69125886T2 (de) 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
JP2652267B2 (ja) 1990-10-29 1997-09-10 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5897346A (en) 1994-02-28 1999-04-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing a thin film transistor
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JP3338182B2 (ja) 1994-02-28 2002-10-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3479375B2 (ja) * 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100219519B1 (ko) * 1997-01-10 1999-09-01 윤종용 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법
JP3753827B2 (ja) 1997-01-20 2006-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4566295B2 (ja) 1997-06-10 2010-10-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JPH1140772A (ja) * 1997-07-22 1999-02-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3942699B2 (ja) 1997-08-29 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JPH11168213A (ja) 1997-12-03 1999-06-22 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法及び製造装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4654471B2 (ja) * 1999-07-29 2011-03-23 ソニー株式会社 半導体装置
JP2001053164A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3479010B2 (ja) * 1999-11-04 2003-12-15 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置の製造方法
JP3241708B2 (ja) 2000-08-07 2001-12-25 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002093924A (ja) * 2000-09-20 2002-03-29 Sony Corp 半導体記憶装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368226A (ja) 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3864413B2 (ja) 2002-04-22 2006-12-27 セイコーエプソン株式会社 トランジスタの製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP4906029B2 (ja) 2004-08-20 2012-03-28 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2708335A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
WO2007063966A1 (ja) * 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
KR101014473B1 (ko) * 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008060313A (ja) 2006-08-31 2008-03-13 Sharp Corp 半導体装置およびその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101509663B1 (ko) * 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
CN101632179B (zh) 2007-04-06 2012-05-30 夏普株式会社 半导体元件及其制造方法、以及包括该半导体元件的电子器件
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
DE102007018431A1 (de) 2007-04-19 2008-10-30 Evonik Degussa Gmbh Pyrogenes Zinkoxid enthaltender Verbund von Schichten und diesen Verbund aufweisender Feldeffekttransistor
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR101345378B1 (ko) 2007-05-17 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8786793B2 (en) 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7982250B2 (en) * 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101516034B1 (ko) * 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI626744B (zh) 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5552260B2 (ja) * 2009-05-07 2014-07-16 株式会社河合楽器製作所 電子鍵盤楽器の鍵盤装置
KR101872229B1 (ko) 2009-10-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101291488B1 (ko) 2009-10-21 2013-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101803254B1 (ko) 2009-11-27 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011080998A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120130763A (ko) 2010-02-05 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JP6595657B2 (ja) 2019-10-23
KR20130007595A (ko) 2013-01-18
KR20180067704A (ko) 2018-06-20
TW201205683A (en) 2012-02-01
WO2011108381A1 (en) 2011-09-09
JP7152539B2 (ja) 2022-10-12
KR101929190B1 (ko) 2018-12-17
KR102114012B1 (ko) 2020-05-22
JP2021101466A (ja) 2021-07-08
KR20210076175A (ko) 2021-06-23
JP6840206B2 (ja) 2021-03-10
JP2018142722A (ja) 2018-09-13
JP2022185034A (ja) 2022-12-13
US20110215331A1 (en) 2011-09-08
JP2017135409A (ja) 2017-08-03
KR102341927B1 (ko) 2021-12-23
JP7364760B2 (ja) 2023-10-18
US9496404B2 (en) 2016-11-15
KR20180128518A (ko) 2018-12-03
KR20200056476A (ko) 2020-05-22
JP5792481B2 (ja) 2015-10-14
JP2019216283A (ja) 2019-12-19
US20170040181A1 (en) 2017-02-09
KR101867272B1 (ko) 2018-06-15
TWI557805B (zh) 2016-11-11
JP2011205081A (ja) 2011-10-13
JP2023171489A (ja) 2023-12-01
JP6129913B2 (ja) 2017-05-17
JP2015233159A (ja) 2015-12-24
US10388538B2 (en) 2019-08-20
KR102268217B1 (ko) 2021-06-24

Similar Documents

Publication Publication Date Title
JP6595657B2 (ja) 表示装置
JP6007278B2 (ja) 半導体装置の作製方法
JP6001697B2 (ja) 半導体装置の作製方法
TWI612675B (zh) 半導體裝置
JP2017126787A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180501

R150 Certificate of patent or registration of utility model

Ref document number: 6336176

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250