TW200805510A - High-voltage bipolar-CMOS-DMOS integrated circuit devices and modular methods of forming the same - Google Patents

High-voltage bipolar-CMOS-DMOS integrated circuit devices and modular methods of forming the same Download PDF

Info

Publication number
TW200805510A
TW200805510A TW096119624A TW96119624A TW200805510A TW 200805510 A TW200805510 A TW 200805510A TW 096119624 A TW096119624 A TW 096119624A TW 96119624 A TW96119624 A TW 96119624A TW 200805510 A TW200805510 A TW 200805510A
Authority
TW
Taiwan
Prior art keywords
region
substrate
well
layer
conductivity type
Prior art date
Application number
TW096119624A
Other languages
English (en)
Other versions
TWI374508B (en
Inventor
Richard K Williams
Donald Ray Disney
Jun-Wei Chen
Wai Tien Chan
Hyung-Sik Ryu
Original Assignee
Anvanced Analogic Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anvanced Analogic Technologies Inc filed Critical Anvanced Analogic Technologies Inc
Publication of TW200805510A publication Critical patent/TW200805510A/zh
Application granted granted Critical
Publication of TWI374508B publication Critical patent/TWI374508B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66106—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

200805510 九、發明說明： 【發明所屬之技術領域】 、，本毛明係關於半導體晶片製造，且詳言之，係關於在一 半‘體曰曰片中單片地製造、整合且電隔離高電壓及低電壓 又極、互補金氧半電晶體與擴散金氧半電晶體及被動組件 而無需鬲溫製造處理步驟之方法。 【先前技術】 在半導體積體電路（IC)晶片之製造中，常常必要地電隔 離形成於晶片之表面上的裝4，尤其是當此等組件在不同 電塵下操作時。此完全電隔離對整合特定類型之電晶體 (包括雙極接面電晶體）及各種I氧半_s)電晶體（包括功 :雙擴散金氧半電晶體)為必要的。㈣要完全隔離以在 知作期間允許互補金氧半導體控制電路浮動至充分高於基 板電位之電位。 完全隔離在類比、功率及混合信號積體電路之製造中尤 為重要。在許多電路及應用巾，將相同晶片上之隔離高電 壓裝置與非隔離高電壓裝置整合為其他隔離組件可能係必 m合t的’同時m電壓裝置製造不應使隔離之 電特性降級，且隔離之製造步驟不應不利地改變高電壓裝 置特徵。存在完成此之各種方式。 在p型基板材料中製造之習知互補金氧半導體不有助於 其裝置之完全隔離，因為形成NMOS電晶體之本 極）的每一 p型井係短接至基板電位（通常為最負的晶片上 電位）。磊晶接面隔離或邛卜^使用一生長在一 P型矽基板 121388.doc 200805510 頂上且藉由一深P it- μ 1隔離擴散（需要高溫製程來實施之一 者）而分離成電隔離描 ^ i猫晶層。局溫處理導致基板及 之摻雜物原子的-再分布，從而導致在使用一普 …所製造的不相似裝置之製造中的非吾人所樂見之折 衷及妥協。此外，eDi㈣名口 士 吓卞見之折 ㈣製程中所使用的高溫擴散及磊晶 通常不與在次微半么 A人H級互補金氧半導體製造中普通之大晶圓 直徑及先進的低溫處理設備相容。 隔離源極-本體短路之益處 在局電壓或功率裝番击 ^ 敕人 、 ，存在對於將一源極_本體短路 r „ r ......本-本體短路之M〇s電晶體的獨特效 >=* h '炎點。與習知邏輯及小信號裝置相比較，一且 有:整體源極-本體短路之功率或高電壓裝置具有優於具 ^分離且實體上遠端的源極與本體接觸之裝置的獨特優 二 =r對"極-本雜短路…係其應 率裝置的電氣要求之-方=❹=用中快速達到-功 Η之彳式係考慮其與負载及與 源極的拓撲關係。吾人在本 手之 拓撲"。 在本文中將此關係稱為"開關-負載 在圖1Α及圖⑺中，一連接至地或—負 M〇SFET與一連接至一正電 功率 ^外VCC芝負載串聯遠接。 由於M〇SFE丁”開關”連接至地，故吾人在本文中將且接 地稱為-低端開關或LSS(即使將其 拓撲 1A中，蚀田 羽a & 逼，瓜源）。在圖 尹使用-習知非隔離互補金氧半導體製程，電路!包 121388.doc 200805510 括負載3、一包含一NMOS 2之LSS，及一電流感測電阻器 4。在此一製程中，M0SFET 2之本體接觸必要地短接至基 板，亦即，將其接地。 為了量測感測電阻器上的電壓，電流感測要2 之源極不應短接至本體及基板，亦即，v#Vs。源極與本 體之間的電壓差導致許多問題。具體言之，在感測電阻器 4上所產生的任何電壓增大源極至本體電位，該電位又增 大MOSFET的臨限電壓（歸因於一已知為，，本體效應，，之現 象）。一高臨限值又增大導通電阻同時降低飽和電流，從 而不利地影響開關效能。斷開源極與本體之另一不良效應 係汲極至本體二極體5中的任何突崩或位移電流不通過感 測電阻器且因此未被偵測到。最終，在無一低電阻本體接 觸之情況下，突返崩潰可容易發生。 使用具有一整體源極·本體短路之Lss裝置（諸如圖⑶之 電路10中的NMOS 12)，汲極至本體二極體15反平行於 MOSFET之汲極及源極端子（亦即，反向偏壓但平行），以 使得在感測電阻器14中偵測到流經負載13之任何電流，而 不管此電流是否流經NMOS 12之通道或流經經反向偏壓之 二極體15。因為VSB = 0(不管源極電位），所以無本體效應 為明顯的，且電晶體之導電特徵大體上不隨電流改變。 特定言之，若源極-本體短路可在一大面積裝置上均一 刀布而非在單位置中一起短路，則源極-本體短路亦 險來改良突崩耐用 但將一源極本體短 藉由減小突返效應（下文所論述）之風 性。雖然在分散功率裝置中為普通的， 121388.doc 200805510 路整合至一大面積NMOS中需要以整合形式將p型本體與p 型基板隔離（其為習知互補金氧半導體不能提供之事）。提 供此隔離之製程製造複雜，其常常需要高溫製造步驟。 在圖1C及圖1D中，一連接至一正電位或電源v“之功率 MOSFET與一連接至地或一負電位之負載串聯連接。由於 MOSFET"開關”連接至正電源，故吾人在本文中將其拓撲 地稱為一高端開關或HSS(即使將其用作一電流源）。 使用一習知非隔離互補金氧半導體製程，圖1(：中之電路 20包括負載23及一包含NMOS 22之HSS。在此一製程中， MOSFET 22之本體接觸必要地短接至基板，亦即，將其接 地。當NM0S接通且Vs增大至一接近Vec之電位時，一大的 反向偏壓電位-VSB在二極體25上產生。所得本體效應導致 NM0S 22之臨限值實質上增大，使得難以提供足夠的閘極 駆動以達成低導通電阻而不損壞NM0S 22之薄閘極氧化 物。 使用具有一整體源極-本體短路之裝置（諸如圖m之電路 3〇中的NMOS 32)，可容易地控制負載33中之電流而無需 抵抗歸因於本體效應之臨限值改變。在此一拓撲中，沒極 至本體二極體35保持反平行於M0SFET之汲極及源極端子 (亦即，反向偏壓但平行），且在所有正常的操作條件下保 持反向偏壓。因為VSB=〇(不管源極電位），所以無本體效 應為明顯的，且電晶體之導電特徵大體上不隨電流改變。 特定言之，若源極-本體短路可在一大面積裝置上均一分 布而非在一單一位置中一起短路，則源極_本體短路亦藉 121388.doc 200805510 由減小突返效應（下文所論述）之風險來改良突崩财用性。 雖然在分散功率裝置中為普通的，但將一源極本體短路整 合至一大面積NMOS中需要以整合形式將p型本體與p型基 板隔離（其為習知互補金氧半導體不能提供之事）。提供此 隔離之製程製造複雜，其常常需要高溫製造步驟。 在圖1E、圖1F及圖1G中，使用一功率M〇SFET^作一無 永久連接至一正或負電源執之源極或汲極的雙向開關。由 於MOSFET”開關”未連接至任何電源而改為可在任一方向 上阻擋或引導電流，故吾人在本文中將其拓撲地稱為一 AC開關，或一 ’’傳輸電晶體，，。 使用習知互補金氧半導體製造’圖1£中之傳輸電晶體4〇 包含具有-接地本體連接之麵os 41，及分別經反向偏壓 之源極至本體二極體42及汲極至本體二極體43。術語"源 極”及，，没極"在傳輸電晶體或AC開關應帛中係猶微任意 的’因為其常常不可能確定哪—端子（在Vs處偏壓之端子 或在VD處偏壓之端子）將在任何給定情況下較正。因為二 極體42及43上之電壓較大，所以本體效應可導致NM〇s二 之臨限值、導通電阻及飽和電流的顯著改變，使得其為一 不良的AC開關。 ^ _之電路45中展示實施需要具有一源極-本體短路之 至少兩個NMOS裝置的AC開關之—替代方法，其中顧⑽ 電晶體46及47與一共同源極％串聯連接，以使得汲極至本 體二極體48及49背對背地連接。在其斷開狀態中，閑極端 子偏壓至源極端子Vs，藉此防止通道導電。亦防止經由反 121388.doc -10 - 200805510 平行本體二極體之導電，因為兩個二極體之一者保持反向 偏壓而不管在串聯連接開關上所施加之極性。 在其接通狀態中，只要共同閘極在源極端子上經偏壓， 由於兩個電晶體皆開啟，故AC開關45可在任一方向上引 導電流。所得AC開關能夠雙向地阻擋且雙向地引導。不 官電壓Vs在VD1與VD2之間的一電位處浮動之事實，無本體 效應為明顯的，因為VSB=0，亦即，每一電晶體具有一整 體源極本體短路。可容易地將此一裝置整合至具有全隔離 或能夠整合雙擴散金氧半導體裝置之任何製程中。在無隔 離之情況下，此一裝置不可與其他組件或電路單片整合。 亦應注意，可將裝置與一共同汲極而非共同源極連接，但 仍需要一隔離源極-本體短路。 AC開關45之一缺點係其高特定導通電阻（亦即，一較大 RdsA)因為兩個串聯連接之電晶體展示添加的電阻。若開 關以某種方式並聯連接，則相同面積開關將展示開關45之 背對背方法之電阻之四分之一的電阻。 圖1G之組合一對稱NM〇s裝置51與一本體偏壓產生 (BBG)電路52的電路5〇中展示此一開關。bbg電路兄之目 的係將NMOS 51之本體偏壓至裝置上所施加的最負電位， 將汲極至本體一極體55或源極至本體二極體％反向偏壓， 此取決於VS或VD端子是否較負。以該方式，未曾發生二極 體V電且若將電a曰體之閘極偏壓至本體電位，則裝置斷 開且將雙向地阻播。相反地’由於裝置係對稱的，故若閘 極在裝置上偏壓，則裝置將雙向地導電。請注意，術語 121388.doc -11 · 200805510 、及極"及’’源極π係任意的且僅用以識別電路元件。 作為一實例展示的BBG電路利用交又耦合1^]^〇8電晶體 53及54來確定且偏壓NM0S 51上之本體電位Vb，但在如此 進行時，其本身必須包括一與基板隔離之源極-本體短 路。因此當開關50不利用一 DM0S電晶體時（諸如Ac開關 45之較佳實施例進行的），其仍需要將隔離整合至一具有 其他電路之1C中。 抑制突返崩溃效應 除了整合NMOS裝置與隔離源極本體短路之需要以外， 白知互補金氧半導體之另一限制係其不能夠在m〇sfe丁操 作申防止不良突返崩潰（特定言之在NM〇s電晶體中）。 突返崩潰指在-裝置中導致負電阻之現象，纟中對於操
局部加熱、熱逸及甚至裝置毀壞。
N+汲極64、N-漂移區65、 包含P型基板61、P+基板接觸62、 65、M〇S絕緣閘極69及N+源極63之 121388.doc -12 - 200805510 輕微摻雜汲極NMQS 6G在將某些正電壓〜〜施加至其汲極 :其接通狀態中偏壓。示意上覆於裝置上的是表示由突 崩、由衝擊離子化或由接面漏泄所引起之汲極至基板二級 體電流的汲極二極體59。在？型基板61中流動之多數載流 子基板電流或”電洞”展示—電阻電壓降其分別由串聯 連接之RDB及汉沾基板電阻67及68示意表示。由於基板電 阻故位於源極63下方之塊體基板中的所得電壓vB將上升 至一高於連接至P+接觸62之接地端子的電壓。若此電壓接 近一伏特的十分之幾，則N+區63可開始將電子（亦即，少 數載流子）注入基板61中，該等電子將藉由裝置中之二維 電場而被自然地吸引至最正電位（在此情況下為^^+汲極 64)。此電子導電機制係藉由包含N+集極以、p型基板基極 64及N+射極63之寄雙極電晶體66來表示。由於保持 一雙極電晶體之容量的電壓低於一簡單的p_N接面二極體 (由於電流增益），故NPN 66之持續電壓低kNM〇s本身， 且電壓將突返至一較低值BVCER- —描述雙極之集極至射極 電壓且具有一電阻的、非短接的基極接觸之標記。 導致說明於圖2B之橫截面圖中之突返的另一機制係 MOSFET之汲極中的衝擊離子化。在此情況下，將nm〇s 偏壓至一高電壓Vcc，藉此將包含N+沒極64及P型基板61 之、/及極至基板接面反向偏壓。電壓跨越一由電壓〇 V(基 板）、V!、V2、V3、V4及V5處之等位曲線71所說明的空之 區而降落，每一曲線在電壓電位的增大之量值中。在此一 偏壓條件下之N-漂移區空乏，從而允許等位線越過]^_漂移 121388.doc •13- 200805510 區與基板之間的接面邊界。 和^態中’由箭頭72指示之主電流路徑在閘極之下流動， 接耆當其接近空乏漂移區65之邊緣時遠離表面。高電流密 度及高電場之產物導致衝擊離子化，亦即，局部載流子形 f，其係由快速電子與晶體之原子結構的碰撞而引起。碰 撞自將原子鍵結在-起來位移價電子，且將其轉換成更自 由的導電電子’導電電子又亦藉由局部高電場來加速。 理想地’此等等位線應沿著位於閉極69與犯沒極料之 間的漂移區之中心處的具有所施加之電壓之—半的漂移區 線性地間隔。然而，由於表面電荷及其他不可避免的表面 ，效應’等位線未均一地展開其本身’而改為靠近閉極邊緣 聚成-束"，從而導致一在漂移區之末端處的局部較高之 電場。更糟的為，_係在實體上靠近一高電流密度之 區而定位。在裝置具有一高沒極電位同時引導電流時的飽 本文中藉由同心輪廓線73來表示所得衝擊離子化，該等 同心輪廓線73表示增大之產生速率。由於衝擊離子化形成 電子-電洞對，故兩個不良效應產生。首先，電子可經加 速至相對於晶體之高能（亦即，其在能量上變”熱"），且可 能湧入閘極氧化物，從而損害介電質。第二現象係所產生 之電洞電流有助於基板電阻Rsb上之額外電壓降落，從而 加劇NPN突返效應。 在甚至更高的衝擊離子化速率及高電流下，另一現象發 生。在此等情況下，所產生之載流子藉由引入足夠的額外 電荷以使得其開始改變局部空間電荷中性來開始改變漂移 121388.doc -14- 200805510 區之：部導電性。額外電子吸引額外電洞，其如同漂移摻 雜之S大而起作用。較鬲的有效摻雜減小展開至N-層中的 空乏且迫使等電位更聚成—束，從而本質上增大漂移區之 邊緣處的局部電場且進—步增大衝擊離子彳卜結果係負電 阻之另一原因，因為較多衝擊離子化導致一高的局部電場 且有助於更多電流。此外，兩個負電阻效應可同時發生， 從而以一複雜且甚至不可預測之方式相互作用。不管機 制，結果係NMOS可保持於一給定電流處之汲極電壓之一 減小。 電學上，圖2C中的汲極電流Id對汲極電壓Vds之曲線圖 75中展不突返之現象。由曲線76展示之理想的裝置崩潰 BVDSS可大體上大於由曲線刃展示之突返電壓BVcer，甚 至在電壓上大一倍或更多。若將汲極在高電流下驅動至崩 >貝中，同時保持電壓BVdss，則其可能突然崩潰返回至 bvcer，從而導致電流增大且毀壞裝置。若nmos正作為 一電流源操作或自接通切換至斷開，則突返之開始可藉由 歸因於衝擊離子化的增大之基板漏泄而加劇。曲線78、 79、80及81說明裝置可能甚至對於在高於BVcer之任何電 壓下操作並非有用。 突返之開始的一原因為，在N+源極63與本體接觸62之 間及下方的RSB基板電阻68過大，尤其是當基板經輕微摻 雜時。其他效應為，寄生NPN增益過大，因為在輕度摻雜 基板中不存在足夠的基極電荷。減小NpN電晶體之不利影 響的一明顯方式係增大基板摻雜，但不幸地，如此進行亦 121388.doc -15- 200805510 增大〉及極處之電場，從而導致更多衝擊離子化及基板電 流。 有時藉由說明與一 MOSFET相關聯之寄生雙極來示意表 不突返效應。舉例而言，圖2D中的電路85說明具有寄生 NPN 87之NMOS 86，及非線性射極至基極短路電阻器88。 類似地，一 PM0S包括一寄生PNp，但因為pNp增益比NpN 增益低得多，且由於熱電洞誘發之衝擊離子化速率比電子 離子化速率低得多，故相比於在一 NM〇s中，突返現象在 一 PMOS中較不為一問題。 習知雙擴散金氧半導體製造 一經由額外通道摻雜及較低基板電阻來抑制突返而不增 大汲極電場之方式係藉由形成一雙擴散金氧半導體場效電 晶體。建構一雙擴散金氧半導體（字母，，D”代表雙（且最初 代表雙擴散）之一名稱），其中在閘極之下的通道或本體摻 雜係非均的，但在靠近閘極之源極側集中或局部化以避 免在汲極區附近不利地增大電場。以此方式，可調整通道 濃度而不影響衝擊離子化或汲極電壓崩潰電壓。 、雙擴散金氧半導體場效電晶體可呈隔離或非隔離之型 式。在習知技術中，隔離之型式需要使用系晶沈積，通常 需要使用生長於一 P型基板頂上之N型磊晶。 如圖3A中所展示，N型磊晶層”生長於p型基板μ頂上 二形成一隔離雙擴散金氧半導體裝置9〇，該隔離雙擴散金 乳半導體裝置90進一步包含閘極多晶矽％ 99、^汲極接觸94七源極96_本體接觸97，^ 121388.doc -16- 200805510 於又擴放至氧半電晶體唯一之P型”本體”或PB區93。若磊 曰曰摻雜足以達成低導通電阻，則N-漂移區95為可選的且可 月b不而要。可添加額外的N_漂移物摻雜以最優化崩潰與電 阻之間的折衷，但保持受衝擊離子化效應(其中閘極相鄰 漂移區）限制。 在替代形式中，^^型磊晶層可由一 P型類型層或基板 取代，但接著，N_漂移區95對於裝置操作係強制性的。然 而在# N型屋晶層之情況下，雙擴散金氧半導體未經 隔離且具有電短接至地（亦即，至基板）的p型本體。 〆圖33及圖3C中之橫截面⑽及⑼中展示習知雙擴散金 氧半導體製造。如所展示，纟晶層92係由圖案化光阻ι〇ι 覆蓋且以一低能由硼植入以形成淺層1〇2。用間極％之下 的有限橫向穿透，以-低能（通常在5〇㈣與⑽Μ之間） 且幾乎垂直於晶圓之表面（例如，僅離軸3度）來執行植入。 接著驅進（亦即，在-長時間内以高溫擴散）植入物，以 在閘極98之下橫向延伸摻雜物以形成接面％(如圖3c中所 展不）。自7小時至24小時在任何處進行之擴散需要高於 l〇50°C及通常llOOt：或更高之高温，其為—不與許多現代 低溢製造設施及大晶圓直徑相容之製程。如展示於圖％中 且由時間t〗、h及ts處之擴散1〇6所說明的擴散之進行橫向 與垂直地發生’其t橫向程度粗略地為垂直接面深度之 80%。在所展示之型式中’本體擴散自對準至閘極，因為 其係在形成閘極之後植入。 若需要-低溫製程，則在圖扣中展示形成一雙擴散金氧 121388.doc •17- 200805510 裝置之另一自對準製造方法。在此技術中，以—較 兩能量(通常以數十萬電子伏特），但更重要地以一陡峭角 度（例如’以45。）來執行本體植入，以保證本體摻雜物在問 極98之下‘、向牙透至一足以完全封閉N+源極％的程度。橫 向植入方法對於製造係複雜且不合意的，因為必須執行四 次植入以覆蓋一晶圓上之所有四個閘極方位。在植入期間 旋轉晶圓使得均一植入困難。 另一雙擴散金氧半導體製造方法係形成一諸如展示於圖 3E至圖3G中的非自對準雙擴散金氧半導體12〇。在圖3e 中，一淺硼植入物129係形成於由圖案化光阻128遮罩的磊 晶層122中。接著以高溫擴散植入物（如圖抒中所展示）歷 日守較長時間週期。如由曲線123所說明，p型區垂直地與 橫向地擴散，曲線123表示增大之時間“、“、^及。處的p_ N接面。最終，在圖3〇中，具有下伏閘極氧化物i26之閘 電極125安置於接面124之邊緣上，以使得表面處之接面位 於閘極邊緣127A與127B之間。由於其未經自對準，故閘 極125與接面124之相對位置在製造期間經受遮罩欠對準。 在所描述之每一情況中，高溫擴散之製程導致單調減小 雙擴散金氧半導體本體區之摻雜濃度分布，其中最高濃度 在晶圓之表面處。不幸地，此一分布意謂表面電場高於遠 離表面之塊體中的電場，此對於製造穩固的耐突崩裝置係 不理想的。 習知接面隔離製造 雙擴散金氧半導體本體製造中所涉及之高溫擴散由使用 121388.doc -18 - 200805510 蟲晶接面隔離來達成電路之完全電隔離所需要之步驟而進 一步複雜化。 在如圖4A至圖41中所展示之此等習知先前技術製程中， 一 P型基板131係由光阻132遮罩且用砷或銻133植入，接著 由光阻134再次遮罩且用展示於圖化中之硼135植入。植入 物接著以極高溫（有時高達12〇〇 ^ )擴散且歷時長達Μ小 時，以在蠢晶生長之前將、緩慢移動之錄擴散至基板中且遠 離基板。在此等擴散期間，生長氧化物138以保護表面免 文來自内埋層之逸氣的橫向摻雜。氧化亦用以有助於在一 晶圓中界定一圖案以用於隨後的遮罩對準，因為銻nbl層 136A上的氧化物生長速率將比硼pBL層U7A上的氧化物生 長速率快。 在内埋層擴散之後，在蟲晶生長開始時，剝落氧化物 (如圖4E中所展示）且原位執行一 Ηα酸蝕刻，藉此移除頂 部矽層以改良黏著且減小磊晶層中的晶體缺陷。圖讣中展 不π日日生長之結果，其中磊晶層覆蓋現延展之nbl區Η紐 及PBL㈣，兩者皆在其高溫生長期間向上擴散至蟲晶層 中。 接下來’如圖4G及圖4H中所展示，經由一遮罩141而引 入一高劑量磷植入物140，接著經由一光阻遮罩143而引入 一冋劑置硼植入物142。在一長時間高溫隔離擴散之後，p 型隔離區145與p型内埋層PBL 137C之一部分連接。類似 地，N型沈降擴散144與内埋層NBL n6C連接。擴散之深 度及所需時間取決於磊晶層139之厚度及製程中之其他隨 121388.doc -19- 200805510 後的高溫擴散。高溫擴散亦導致内埋層進一步橫向延展且 向上擴散以形成大於其在先前處理步驟中之大小（亦艮
如 137B及 136B)的 137C及 136C。 、P 任何雙擴散金氧半導體本體擴散亦將改變所有接面深产 及冋於内埋層之淨蠢晶厚度，所有皆使得製造處理複雜且 對於-特定蠢晶厚度為特殊的。由於蠢晶厚度確定裳置電 壓定額，故整個t程及對應設計規料*電壓特殊 將低溫模組式製造應用於高電壓裝置 如先前所描述，關㈣以製造、隔離及整合高電壓裝置 的習知磊晶及高溫製程及製造方法的問題為，每一高溫製 程導致影響每-高電壓及低電壓裝置的摻雜物再分布。高 温製造亦排除使用大直徑晶圓及現代次微米級晶圓製造· 能夠以低製造成本之高密度電晶體整合、大晶粒及高良率 之製造。 需要-用於將高電壓及雙擴散金氧半電晶體與低電壓互 補金氧半導體之完全隔離浮動袋穴、雙極電晶體、二極體 及被動電路组件整合之製程，該製㈣除了對高溫處理及 站曰曰之而要。理想地，此一製造過程應使用"植入式”摻雜 分布-最終摻雜分布藉由任何隨後的晶圓處理步驟而保持 大體上不自其最初植入分布改變的推雜分布。理想地，製 程應以-模組式架構來建構，其中可添加或省略裝置，^ 可對整合流程添加或移除對應的製程步驟而不改變在製程 之#置集成中可用的其他裝置。 【發明内容】 121388.doc -20- 200805510 根據本發明，一系列製程用以將高電壓及雙擴散金氧半 電，低電壓互補金氧半導體之全隔離漂浮袋穴、雙極 電晶體、二極體及被動電路組件整合。製程消除了對高溫 處理及磊曰曰曰之需要且使用”植入式”摻雜分布_最終摻雜分布 藉由任何隨後的晶圓處理步驟而保持大體上不自其最初植 入分布改變的摻雜分布。製程一起形成一模組式架構，其 允許對ic添加或省略裝置，且將對應的製程步驟添加至整 合流耘或自整合流程移除而不必改變用以產生…上之其他 裝置的製程。 a 有利地，製程係在一無一磊晶層之基板上執行，且不包 括 日日層之形成。 使用此4低溫製程，許多唯一高電壓及功率裝置可以一 杈組式方式製造且整合至一 1(：中。包括一非隔離橫向雙擴 散金氧半導體、非隔離延伸汲極或漂移M〇s裝置、一橫向 渠溝雙擴散金氧半導體、一隔離橫向雙擴散金氧半導體、 JFET及空乏模式裝置，連同用於在相對於基板之高電壓處 浮動之低電壓組件的p_N二極體箝位及整流器及接面端 子。 一製造非隔離雙擴散金氧半導體之製程包括：經由一場 氧化物層而植入一等形漂移區；在場氧化物層之一第一末 端處之漂移區内植入一汲極區；在場氧化物層之一第二末 端處形成一閘極；及靠近場化層之第二末端植入一本體 區；及在本體區内植入一源極區。漂移區及本體區可用鏈 植入物形成以產生一非高斯垂直摻雜分布。可以一没極中 121388.doc -21 - 200805510 〜形式製造非隔離雙 省畋俨 > 儿 /文虱+導體。在一實施例中，可 以產物層’且可鏈植人物製造漂移區及本體區 橫向勢=垂直摻雜分布。在另一系列之實施例中， ° s放&|半導體係用—齊納二極體箝位形成以產生 一較穩固的耐突崩裝置。裝置亦可用-延伸沒極形成，且 閘極可或不可圍繞汲極。 一製造一非隔離延伸汲極或漂移Μ 0 S裝置之製程可形成 具有延伸汲極的汲極中心裝置，該延伸汲極自對準至 閘極4閘極可圍繞汲極。該裝置可形成於—非高斯井 中。在一替代實施例中，裝置係不對稱的，且閘極不圍繞 汲極。，可使用此不對稱結構來製造一互補金氧半導體對。 一製造一橫向渠溝雙擴散金氧半導體（LTDMOS)之製程 了匕括·形成一渠溝閘極，植入一可延伸至一靠近渠溝之 底部之層級的漂移層，形成植入式本體（較佳使用一改變 植入物能量及劑量之鏈植入物），及形成源極及汲極區。 可以一渠溝閘極中心形式製造此裝置。LTDMOS可包括一 可由一等形漂移區圍繞的深汲極區。可以一汲極中心形式 製造該裝置。藉由在半導體材料之表面處適當置放場氧化 物段’裝置可包括一在渠溝及汲極附近具有較深部分的等 形漂移區。 一製造一隔離橫向雙擴散金氧半導體之製程通常包括植 入一具有與基板相反之導電性的深層。藉由經由一場氧化 物層中之一開口而植入深層，深層可呈一碟（具有向上延 伸至場氧化物層之邊緣以形成一隔離袋穴的邊緣）之形 121388.doc -22- 200805510 式。可使用一鏈植入物來將一本體區植入於隔離袋穴中。 亦可將一漂移區植入至袋穴中。或者，可省略場氧化物 層’在該情況下，深層係大體上平坦的。可使用一自半導 體表面向下延伸且上覆深層之植入井來形成隔離袋穴。橫 向雙擴散金氧半導體可關於本體區對稱。 一製造一接面場效電晶體（JFET)之製程可包括植入一具 有與基板相反之導電類型的漂移區，且在漂移區内植入源 極區、汲極區及本體（閘極）區。源極區及汲極區具有與漂 移區相同的導電類型；本體（閘極）具有與基板相同的導電 類型。〉及極區可包括一深鍵植入物。 一製造一空乏模式MOS裝置之製程可包括在一半導體表 面上形成一閘極，植入一自對準至閘極之漂移區，及植入 源極區及汲極區。該製程亦可包括使用一鏈植入物來形成 一深汲極區。在一替代實施例中，漂移區係在閘極之形成 之前植入且因此未自對準至閘極。在另一實施例中，一深 等形漂移區係在閘極之形成之前植入。前述實施例之每一 者可經修改以包括一次表面屏蔽以減小NpN寄生雙極導電 上之開始且抑制突返效應。空乏模式裝置亦可以一由一環 狀側壁隔離井上覆之深隔離層以一完全隔離形式製造，環 狀側壁隔離井亦可充當一深沒極。 一用於製造一二極體之製程可包括使用多個或鏈植入物 來形成陽極或陰極，藉此形成較深部分比表面部分更高度 集中之-區…隔離二極體可藉由植人—深層及環狀井來 形成，環狀井鄰接深層且圍繞陽極區及陰極區。 121388.doc -23- 200805510 本么月之製私亦可用以形成一用於將隔離p型袋穴浮 動至高於基板之高電壓的端子邊緣。本製程之變化包括在 一層間介電質或場氧化物層頂上形成金屬或多晶矽電場 板。形成隔離結構之侧壁的N井可在場氧化物層之下橫Z 延伸。另一實施例包括一上覆N井之邊緣且具有一在場氧 化物層上延伸之部分的多晶矽場板。在另一實施例中，端 子包括一連接至N井且在層間介電質或場氧化物層之下延 伸的深N漂移區。在某些實施例中，形成隔離結構之底面 的深N層橫向延伸超出隔離袋穴。 【實施方式】 美國專利第6,855,985號描述一種使用禮八式接面隔離結 構之全低溫製造方法。此方法使用具有經由波狀氧化物而 植入之摻雜物的高能及鏈植入物以達成全隔離雙極互補金 氧半導體及雙擴散金氧半導體裝置，而無需隔離擴散、磊 晶或面温製程。 本申請案中之主題係關於上文所參考之專利且集中於各 種類型之新的或改良的高電壓及雙擴散金氧半導體裝置、 突返防止、隔離箝位二極體及整流器之設計及整合，及將 隔離袋穴中之低電壓裝置浮動至高於基板電位之高電壓的 方法。 本文中所描述之高電壓裝置的低溫製造與前述專利及專 利申請案中所描述之模組式低溫製造方法相容，但不必限 於模組式製程架構。 晶圓製造 121388.doc -24- 200805510 除非特別指出，本文中所描述之高電壓及功率裝置的製 造利用上文所參考之專利中所描述的相同製程順序。基本 製程流程之一簡短概述包括 •場氧化物形成 •渠溝及渠漠閘極形成（包括平坦化） •高能植入深漂移層（ND)形成 •鏈植入物渠溝雙擴散金氧半導體本體（P-本體）形成 •磷高能植入底面隔離（DN)形成 •第一鏈植入非高斯N井（NW1/NW1B)形成 •第一鏈植入非高斯P井（PW1/PW1B)形成 •第二鏈植入非高斯N井（NW2/NW2B)形成 •第二鏈植入非高斯P井（PW2/PW2B)形成 •雙閘極氧化物及閘電極形成 • N基底植入物 • P基底植入物 •第一 N-LDD植入物（NLDD1) •第一P-LDD 植入物（PLDD1) •第二 N-LDD植入物（NLDD2) •第二 P-LDD植入物（PLDD2) •側壁間隔物形成 • ESD植入物 • N+植入物 • P +植入物 •快速高熱退火（RTA植入物活化） 121388.doc -25- 200805510 •多層金屬互連製程 •鈍化 由於如所描述之製程利用具有很少或無摻雜物再分布之 植入式摻雜分布，故摻雜物可以實際上任何次序來執行， 除了 P井及N井植入較佳在閘極形成之前，渠溝閘極形成在 雙擴散金氧半導體本體植入之前，N-LDD及P_LDD植入物 在閘極形成之後但在側壁間隔物形成之前，且N+及P+植 入物在側壁間隔物形成之後。此製程流程經設計為模組 式，故可能消除用於一給定1C製造之一或多個製程步驟， 其取決於該1C設計需要哪組裝置。 作為實例，表1概括本申請案中所描述之植入物的一較 佳實施例及條件之一較佳範圍： 植入物 (種類） 較佳實施例 (能量，劑量） 較佳範圍 (能量，劑量） DN (Ρ〇 E=2.0 MeV，Q=2E13 cm-2 E=1.0MeV至3.0keV， cm·2 至 1E14 cm-2 ND深漂移物 (P+) E=800KeV，Q=2E12cm·2 E=600KeV，Q=2E12cm-2 E=400keV至 1.2MeV，Q=5ElP cm'2 至 5E12 cnf2 E=300keV至900keV，Q=5E11 cm-2 至 5E12 cm-2 P本體(B+) E=120 KeV，Q=2E12 cm-2 E=80 KeV，Q=4E12 cm.2 E=60keV至 180keV，Q=5E11 〜 cm_2 至 5E12 cnT2 E=40keV至 120keV，Q=1E12 cm-2 至 1E13 cm·2 第一P 井+(B+) E=240 KeV , Q=1E13 cm·2 E=120 KeV，Q=6E12 cm·2 E=120keV至360keV，Q=5Elf cm_2 至 5E13 cnf2 E=60keV至 180keV，Q=1E12 cm-2至 IE 13 cm·2 第 IN 井+(P+) E=460KeV，Q=5E12cm·2 E=160 KeV，Q=1E12 cm-2 E=230keV至690keV，Q=1E12~ cm-2 至 1E13 cm’2 E=80keV至240keV，Q=5E11 cm_2 至 5E12 cm_2 — -26- 121388.doc 200805510 植入物 (種類） 較佳實施例 (能量，劑量） 較佳範圍 (能量，劑量） 第 2P 井+(B+) E=460 KeV，Q=1E13 cnf2 E=160 KeV，Q=1E12 cm-2 E=230keV至690keV，Q=5E12 cm_2 至 5E13 cm·2 E=80keV至240keV，Q=5E11 cnT2 至 5E12 cm_2 第 2N 井+(P+) E=950 KeV，Q=1E13 cm-2 E=260KeV，Q=lE12cnf2 E=500keV至 1.5MeV，Q=5E12 crrf2至 5E13 cm·2 E=130keV至390keV，Q=5E11 cm·2至 5E12 cm·2 N基底(P+) E=300 KeV，Q=2E12 cm_2 E=120KeV，Q=9E12cm.2 E=150keV至450keV，Q=5E11 cm-2 至 5E12 cm-2 E=60keV至 180keV，Q=5E12 cm-2 至 5E13 cm-2 P基底(B+) E=240 KeV，Q=6E12 cm·2 E=100 KeV，Q=6E12 cm·2 E=120keV至360keV，Q=1E12 cm·2至 1E13 cm·2 E=50keV至 150keV，Q=1E12 cm·2至IE 13 cm—2 NLDD1(P+) E=80 KeV，Q=2E13 cm·2 E=40keV 至 160keV，Q=5E12 cm'2 至 5E13 crrf2 PLDD1(BF2+) E=80 KeV，Q=2E12 cm·2 E=40keV 至 160keV，Q=5E11 cm·2 至 5E12 cm-2 NLDD2(P+) E=80 KeV，Q=6E12 cnT2 E=40keV 至 160keV，Q=1E12 cm-2 至 1E13 cm-2 PLDD2(BF2+) E=100 KeV，Q=3E12 cm·2 E=50keV至 150keV，Q=1E12 cm-2 至 1E13 crrT2 N+(As+) E=30 KeV，Q=5E15 cm·2 E=20keV 至 60keV，Q=1E15 cm-2 至 1E16 cm·2 p+(bf2+) E=30 KeV，Q=3E15 cnT2 E=20keV 至 60keV，Q=1E15 cm-2 至 1E16 cm-2 表1 上文之植入物之若干者可能可用以形成高電壓裝置之漂 移區，因為總植入物劑量充分低以支援雙側空乏展開，且 在某些情況下允許在突崩潰開始之前完成層之空乏。一裝 置中的表面電場為何藉由完全空乏一有限植入物劑量（或 電荷）之區而在高電壓處減小的現象亦被稱為”RESURF”（減 小之表面場的縮寫字）。歷史上，術語”RESURFn用於有限 電荷之磊晶層，而LDD、漂移區或汲極延伸指植入層。除 -27- 121388.doc 200805510 了淺LDD區通常自對準至一M0S閘極，而深高能植入漂移 區（諸如ND植入物）通常在閘極形成之前，本文中未在淺 LDD對深漂移區的優點之間作出區分。 在本發明之一實施例中，上文之表中的第一及第二井指 用於製造5 V及12 V互補金氧半導體之5 V及12 V的P井及N 井。術語”5 V”及”12 V”並非用以限制，而是僅描述兩個不 同的P型井濃度及兩個不同的N型井濃度，例如，3 V&15 V，或12 V及30 v，h5 v及3 v等。一般而言，較低電壓 井傾向於比較高電壓井更重地摻雜（尤其靠近矽表面），但 其中非高斯摻雜分布包含在劑量及能量上不同的各種植入 物之一組合（亦即，一鏈植入物），較低電壓井不必在峰值 ”在平均/辰度上或在總植入電荷（劑量）上較高。較 咼電壓井亦傾向於比為低電壓裝置而最優化之n井深。舉 例而言，在—實施例中，用於5 V互補金氧半導體之N井: P井以一 〇·4微米至〇·5微米之平均突出範圍利用植入物，而 互補金氧半導體所需要之井具有一在作用區域中的深 度在〇·7微米至以微米之間的平均突出範圍。場氧化物之 粗略地減小了植入期間之層的厚度，漂移 物了/、有一類似於12 ν井或稍微較深的作用區域中之深 " 為一漂移區或延伸汲極之可應用性取決於突崩η 始時之二維雷揚八f . 、 朋開 维電％刀布。在非尚斯及逆行摻雜分布中，去而 電％及崩潰雷厭I沾甘 表面 井中卩揭^ 〃/、在匕含純高斯摻雜分布的習知擴散 井中冋樣簡單地追蹤濃度。 夂月文 121388.doc -28· 200805510 與此觀察一致，在隨後的圖中，— 元件來描述··一頂部部分，例如母一井：藉由兩個圖形 PW1 ·万 ^ 、 ，對於第一 P井標記為 PW1，及一内埋或較深部分， PW1R 盔7七 對於弟一内埋P井標記為 PW1B。為了内埋於井的 古鈐旦姑> ^ 1刀之下，内埋部分係以較 间此里植入以達到較大深度。 用奈★古始 - ，井之内埋部分亦將使 :W里且展不比表面部分高的峰值濃度，亦即， ⑷刀布將為逆行的(塊體甲比表面處更集中)，儘管為了 製造其並非為必需的。在盔需 ”、、 η 一、w 隹…而先别所描述之昂貴磊晶沈積 及而 >皿内埋層擴散之情況 逆行分布。 吏用白知擴放接面無法產生 事實上，井可包含不同能量及植人物劑量的任何數目之 植入物’以形成在低電壓互補金氧半導體中與在高電壓裝 置製造中皆有用的任意摻雜分布。為了明確性，吾人清楚 地指出頂部及底部井部分，但共同地，吾人將其組合描述 為一個井。舉例而言，PW1及PW1B—起包含一第一P井 (例如，用於5 V的裝置），而PW2及PW2B—起包含一用於 在車乂同電壓處操作的第二井。一般而言，較輕摻雜之第二 井很可能係作為一高電壓漂移區操作之較佳候選者，但若 其表面濃度較高，則其事實上可較差。原則上，將一高電 壓裝置内之峰值濃度及電場設計為在半導體中遠離表面處 較珠地出現應產生一在較高電壓處有用的較穩固裝置。 使用如述製程架構，可將許多唯一高電壓及功率裝置以 一模組式方式予以製造且整合成一 1C。此等新的高電壓裝 置包括一非隔離橫向雙擴散金氧半導體、非隔離延伸汲極 121388.doc -29- 200805510 .或漂移式MOS裝置、一橫向渠溝雙擴散金氧半導體、一隔 離橫向雙擴散金氧半導體、JFET與空乏式裝置，連同用於 在相對於基板之高電壓處浮動之低電壓組件的P-N二極體 箝位與整流器與接面端子。 非隔離橫向雙擴散金氧半導體 使用本文中所描述之低溫製造方法所製造之一類型的高 電壓電晶體係一非隔離橫向雙擴散金氧半電晶體。 一非隔離橫向雙擴散金氧半電晶體200之製造以橫截面 «兑明於圖5 A至圖5 C中。製程包括一經由一波狀氧化物的 一輕微摻雜N型漂移區之高能離子植入。如圖$ A中所展 示，一使用LOCOS(例如）在基板201中形成的植入波狀場 氧化物層204係用光阻202選擇性地遮罩且用一高能磷漂移 植入物植入以形成一非均一、等形漂移區203，其中一在 氧化物204之下的較淺部分203A及在作用區域之下的較深 部分203B及203C未由場氧化物層2〇4覆蓋。（注意：如本文 中所使用，術語"等形"指摻雜物之一區或層，其（a)係藉由 經由半導體材料之表面處之一層（經常為一氧化物層）的植 入來形成，且（b)在半導體材料中之其垂直厚度及/或深度 根據表面層之厚度及/或其他特徵（包括形成於表面層中的 任何開口）而改變）。無植入物穿透遮罩2〇2。較深作用區域 2〇3B及加(：之總積累電荷q大於較淺漂移區2咖。存在於 石夕中的總電荷由下式給出
XJ Q= |N(x)dx 121388.doc -30- 200805510 其中在作用區域^〇的情況下，亦即，石夕表面。對於在場 氧化物之下的植入物而言’域在場氧化物與下伏石夕之間 的界面。由於植入物在兩個區中相同，故在場氧化物之下 的矽中之摻雜物比作用區域中少。在自無氧化物至全厚度 的過渡區域之下(亦即，鳥喙區域)，將總漂移電荷分級， 其為所揭示之製造過程之一固有人為產物。 如圖5B中所展示，藉由經由光阻遮罩2〇5之離子植入來 將一P型井206引入至一鄰近漂移區2〇3的區域中。在最終 衣置中，此P井將充當橫向雙擴散金氧半導體之本體，但 因為其係在閘極形成之前，故其未自對準至電晶體之閘 極。不同於一在靠近表面處具有其峰值濃度且具有一隨著 增大之深度而單調減小之濃度的習知擴散井，p型井2〇6係 藉由硼之高能離子植入而形成，且較佳由一硼鏈植入物形 成，該硼鏈植入物包含在劑量及能量上改變的一系列硼植 入物。鏈植入物（雖然其可包含任何數目之植入物）係藉由 兩個區（一表面層PW1及一次表面層PW1B)而圖示於圖式 中，該兩個區係藉由經由一單一遮罩之離子植入且不使用 磊晶而形成。在一較佳實施例中，較深層比表面井更高度 地集中。 在圖5C中’將N井207引入至N型漂移區203C内的雙擴散 金氧半導體之汲極區中，以減小電晶體之汲極電阻且進一 步使汲極中的電場成形以減小預突崩衝擊離子化。為了避 免由於高溫擴散之摻雜物再分布，N井207係使用磷之高能 離子植入而形成，且較佳由一磷鏈植入物形成，該磷鏈植 121388.doc -31- 200805510 入物包含在劑量及能量上改變的一系列磷植入物。鏈植入 物（雖然其可包含任何數目之植入物）係藉由兩個區（一表面 層NW1及一次表面層NW1B)而圖示於圖式中，該兩個區係 藉由經由一單一遮罩之離子植入且不使用磊晶而形成。在 一較佳實施例中，較深層比表面井更高度地集中。 雖然橫截面說明可（例如）表示用於5V的互補金氧半導體 之P井PW1及N井NW1的一第一 p井206及一第一 N井 207， 但亦可能利用一第二P井及一第二]^井，諸如對於其他電壓 的互補金氧半導體（例如，12V或20V的裝置）而最優化之 PW2及 NW2。 在井形成之後’生長閘極氧化物209，沈積並圖案化一 多晶矽層以形成閘極208。較佳地，將此閘極安置於p型井 206之一部分及漂移層203之一部分上以保證適當的電晶體 動作。 除了其全低溫製造及成為一全摸組式製程架構的整合之 外，N通道橫向雙擴散金氧半導體裝置2〇〇提供優於習知所 製造之橫向雙擴散金氧半導體的其他優點，該等優點包 括·對應於由其較低的井表面濃度而引起之較不熱的載流 子產生的閘極下之減小的表面電場；由於迫使突崩潰進入 塊體中且遠離半導體之表面的p井2〇6之重摻雜較深部分的 增強之次表面電場；及由位於作用區域頂上之閘極208之 一較短長度而引起的改良之增益及較低導通電阻，使較短 閘極藉由鏈植入p井206之幾乎垂直的側壁接面而成為可 能。相反地’擴散井雙擴散金氧半導體需要較長閘極以覆 121388.doc -32- 200805510 蓋一高溫擴散井之較大橫向尺寸。 一使用一非咼斯p型井及等形N型漂移物的汲極中心橫 向雙擴散金氧半導體220之實例係以橫截面展示於圖6中。 裝置包含符合具有N井汲極235之場氧化物層222的漂移物 223、N+汲極236、具有輕微摻雜延伸23〇之n+源極228、 P+本體接觸229、具有形成於閘極氧化物225頂上之上覆矽 化物227的多晶矽閘極226、層間介電質（ild)233，具有接 觸障壁金屬232之金屬互連231。可調整如自有效閘極之邊 緣至有效N井NW1之邊緣所量測的漂移長度L〇i以選擇裝置 之崩潰電壓而不會實質上改變製造過程。在此裝置中，雙 擴散金氧半導體本體係由p井224八及2248形成，卩井以斗八 及224B可包含一條帶幾何形狀或一環狀幾何形狀，從而在 所有或幾個側上封閉汲極。（注意：如本文中所使用，術 語"環狀"指一摻雜區或橫向圍繞一IC晶片中之一特徵的其 他結構。環狀區或結構可為圓形、正方形、矩形、多邊形 或任何其他形狀，且環狀區或其他結構可或可不與其橫向 圍繞之特徵接觸）。如所展示之P井包含一由一頂部部分 pwi及一次表面部分PW1B所表示之非高斯或非單調分 布，其中在一較佳實施例中，PW1B&PW1更重地摻雜， 且在一替代實施例中，P井224A&224B包含在劑量及能量 上不同的一系列鏈植入物。 圖7以橫截面說明一具有非高斯p型井及包含一等形n型 鏈植入井之漂移物的非隔離橫向雙擴散金氧半導體24〇。 裝置包含符合具有N+汲極256之場氧化物層242的的漂移物 121388.doc -33- 200805510 243、具有輕微摻雜延伸250之N+源極248、P+本體接觸 249、具有形成於閘極氧化物245頂上之上覆矽化物247的 多晶矽閘極246、ILD 253、具有接觸障壁金屬252之金屬 互連25 1。在此裝置中，雙擴散金氧半導體本體係由P井 244A及244B形成，P井244A及244B可包含一條帶幾何形狀 或環狀，從而在所有或幾個側上封閉汲極。P井244A及 244B之每一者經展示包含一由一頂部部分PW1及一次表面 部分PW1B所表示之非高斯或非單調分布，其中在一較佳 實施例中，PW1B比PW1更重地摻雜，且在一替代實施例 中，P井244A及244B包含在劑量及能量上不同的一系列鏈 植入物。 由一鏈植入N井所建構的漂移物243包含一深部分NW1B 及一較淺部分NW1。較淺部分NW1位於諸如243B之作用區 域中。諸如243A之非作用區域僅包括深部分NW1B，從而 減小串聯汲極電阻而不會增大閘極氧化物245之下的電 場。可調整自有效閘極之邊緣至有效N井NW1之邊緣所量 測的漂移長度LD1以選擇裝置的崩潰電壓而不會實質上改 變製造過程。一般而言，在低電壓漂移式汲極裝置中，漂 移物中之一較高總積累電荷係較佳的。取決於摻雜分布及 裝置之預期電壓範圍，一第一N井及P井可在改變組合中由 一第二N井及P井所替代。 圖8以橫截面說明一包含一非高斯P型井及一僅形成於作 用區域（不在場氧化物之下）中之N型漂移物的非隔離橫向 雙擴散金氧半導體260。裝置包含漂移物263、N井汲極 121388.doc -34- 200805510 265、N+汲極276、具有一輕微摻雜延伸270之N+源極 268、P +本體接觸269、具有形成於閘極氧化物265頂上之 上覆矽化物267的多晶矽閘極266、ILD 273、具有接觸障 壁金屬272之金屬互連271。在此裝置中，雙擴散金氧半導 體本體係由P井264A及264B形成，P井264A及264B可包含 一條帶幾何形狀或一環狀幾何形狀，從而在所有或幾個側 上封閉汲極。P井經展示包含一由一頂部部分PW1及一次 表面部分PW1B所表示之非高斯或非單調分布，其中在一 較佳實施例中，PW1B係比PW1更重地摻雜，且在一替代 實施例中，P井264A及264B包含在劑量及能量上不同的一 系列鏈植入物。 由一高能植入漂移層ND所建構之漂移物263係對於突崩 及崩潰特徵來最優化。可組合具有各種劑量及能量的多個 植入物以形成漂移層ND。可調整自閘極之邊緣至N井NW1 之邊緣所量測的漂移長度LD1以選擇裝置的崩潰電壓而不 會實質上改變製造過程。一般而言，在低電壓漂移式汲極 裝置中，漂移物中之一較高總積累電荷係較佳的。取決於 摻雜分布及裝置之預期電壓範圍，一第一N井及P井可在改 變組合中由一第二N井及P井所替代。 源極金屬互連271A及271C經展示在閘極266上且超出閘 極266而延伸以上覆漂移物263之一部分。此可選布局允許 源極金屬充當一場板以減小靠近閘極之末端的電場擁擠， 藉此增大雙擴散金氧半導體260之崩潰電壓。應注意，此 布局係可選的且亦可應用於此描述中之所有其他的雙擴散 121388.doc -35- 200805510 金氧半導體裝置。 圖9以橫截面說明一具有一非高斯p型井及一包含均一 n 型鏈植入井之漂移區的非隔離橫向雙擴散金氧半導體 280。裝置利用一包含一僅形成於作用區域（不在場氧化物 之下）中之鏈植入N井283的漂移物、n +汲極296、具有一 輕微摻雜延伸290之N+源極288、P+本體接觸289、具有形 成於閘極氧化物285頂上之上覆矽化物287的多晶矽閘極 2 86、ILD 282、具有接觸障壁金屬292之金屬互連291。在 此裝置中’雙擴散金氧半導體本體係由p井284A及284B形 成，P井284A及284B可包含一條帶幾何形狀或一環狀幾何 形狀，從而在所有或幾個側上封閉汲極.。p井284A及284B 之每一者經展示包含一由一頂部部分PW1及一次表面部分 PW1B所表示之非高斯或非單調分布，其中在一較佳實施 例中，PW1B比PW1更重地摻雜，且在一替代實施例中，p 井284A及284B包含在劑量及能量上不同的一系列鏈植入 物。 由一鏈植入N井283所建構的漂移物包含一由一頂部部分 NW1及一次表面部分NW1B所表示的非高斯或非單調分 布’其中在一較佳實施例中，NW1B比NW1更重地換雜， 且在一替代實施例中，N井283包含一使用在劑量及能量上 不同之一系列植入物所建構的鏈植入物。 可調整自閘極286之邊緣至N+汲極296之邊緣所量測的 漂移長度LD1以選擇裝置的崩潰電壓而不會實質上改變製 造過程。一般而言，在低電壓漂移式沒極裝置中，漂移物 121388.doc -36- 200805510 t之較南總積累電荷係較佳的。取決於摻雜分布及裝置之 預期電壓範圍，一第一N井及P井可在改變組合中由一第二 N井及P井所替代。 在圖9中，N+源極288經展示與p+本體接觸289分離，且 源極金屬互連291B經展示與本體金屬互連分離。此 可選布局允許源極電壓在源極至本體崩潰電壓之限制内 (通常若干伏特）在本體電壓之上向上浮動，且可用以允許 感測流經雙擴散金氧半導體280之電流。應注意，此布局 係可選的且亦可應用於此描述中之所有其他的雙擴散金氧 半導體裝置。
應注意，展示於圖6至圖9中的許多特徵僅係為了說明之 目的，且對此等結構之修改係在本發明之範疇内。圖6之 輕微摻雜的源極延伸23〇(例如）不必用於ldm〇s裝置之操 作且此區由更重摻雜之源極延伸所替代的替代實施例 可實際上提供更佳的導通狀態特徵。雖然此等實例中展示 僅一單一層級之金屬互連，但較佳實施例當然將包含用來 降低雙擴散金氧半導體裝置之導通電阻且亦可形成源極及 /或及極％板、閘極之内部高壓線與匯流排間的連揍等的 金屬化之額外層級。金屬化層經展示延伸至ILD層中，但 其他較佳實施例將使用—金屬检塞（例如，鶴）來填充ILD θ 層之頂部上之一平坦金屬化層中的接觸孔。場氧 化物層經展示以包含LQCGS，但亦可使錢如經沈積或經 生長且經餘刻之背面氧化物、凹入氧化物，及非氧化物介 電材料的替代結構。 121388.doc -37- 200805510 圖10A至圖10D說明具有一齊納二極體箝位之前述橫向 雙擴散金氧半導體的修改。此產生一更穩固的耐突崩裝 置，即使崩潰電壓藉由箝位之存在而減小。增強之耐用性 係由迫使突崩進入汲極下方之塊體矽中，遠離M〇s閘極而 產生。 在圖10A之橫向雙擴散金氧半導體3〇〇中，例如，齊納箝 位包含位於N+汲極3 11下方之p井3 19。相同的P井植入步 驟可用以形成P井319及P井302(橫向雙擴散金氧半導體3〇〇 之非高斯本體）。或者，不同的p井植入步驟可用以形成p 井3 19及302。如所展示之P井3 19及302包含一由一頂部部 分pwi及一次表面部分PW1B所表示之非高斯或非單調分 布。在一較佳實施例中，pwiB比pW1更重地摻雜，且在 替代實轭例中，其包含一在劑量及能量上不同之多個植 物的鏈植入物。此裝置中之汲極延伸包含一亦可用於12 V之NMOS裝置的淺义漂移物31〇。裝置之剩餘元件類似於 刖述秩向雙擴散金氧半導體，包括N+源極304、P +本體接 觸303、閘極氧化物3〇7、多晶矽閘極、矽化物3⑽、侧 土門隔物306、N源極延伸305、ILD 315、障壁金屬312， 及金屬互連313。 ^似於圖8之雙擴散金氧半導體260的電壓箝位型式，圖 10B中展示一且古 一 山— ，、有一鬲能植入漂移物330及P井箝位334的突 崩籍位橫向雙擴散金氧半導體320。 貝似於圖6之雙擴散金氧半導體220的電壓箝位型式，圖 10C中展示_里古 ^ -、有一#形咼能植入漂移物35〇及p井箝位 121388.doc -38- 200805510 342B的突崩箝位橫向雙擴散金氧半導體34〇。 類似於圖7之雙擴散金氧半導體240的電壓箝位型式，圖 中展示使用鏈植入1^井37〇A作為一具有p井箝位362b之 漂移物的另一突崩箝位橫向雙擴散金氧半導體34()。 應注意，圖10A至圖10D之裝置經展示為對稱的，其中 破置之中心線在圖式之右側處。然而，此並非為必需的。 與一 P井相比，亦可使用一較淺的p型區來完成汲極電壓 籍位。在圖11A之橫向雙擴散金氧半導體38〇中，例如，齊 納箝位包含位於N+汲極393下方之P基底或p本體394。p井 382形成橫向雙擴散金氧半導體38〇之本體，其包含一由一 頂部部分PW1及一次表面部分PW1B所表示之非高斯或非 單調分布。在一較佳實施例中，PW1B比pwi更重地摻 雜，且在一替代實施例中，其包含一在劑量及能量上不同 之多個植入物的鏈植入物。此裝置中之汲極延伸包含一亦 可用於12 V之NMOS裝置的淺N-漂移區392。裝置之剩餘元 件類似於前述橫向雙擴散金氧半導體裝置中之彼等元件， 包括N+源極384、P +本體接觸383、閘極氧化物387、閘極 388、矽化物389、側壁間隔物386 ; n源極延伸385、ild 391、障壁金屬396，及金屬互連395。 圖11B之子電路示意圖400示意說明積體橫向雙擴散金氧 半導體電壓箝位之概念，其中NMOS 401說明N通道雙擴散 金氧半導體，二極體402表示非箝位電晶體之BVdss，且齊 納二極體4 0 3說明積體沒極電壓箝位。 圖11C說明電壓箝位橫向雙擴散金氧半導體之Id_Vds特 121388.doc -39- 200805510 徵410。該系列之曲線412、413、414及415表示對應於增 大之閘極驅動的增大之汲極電流。在較高電流處，最大持 續電壓BVCER由曲線416來展示，其實際上與閘極驅動無 關。此電壓大體上在由曲線411所展示之斷開狀態崩潰 BVDSS之下。自BVdss崩潰411至較低BVcer值416之突返可 導致過剩電流及裝置損壞。為了絕對地避免突返，必須將 展示為曲線418之齊納崩潰電壓BVz2設定在BVcer 416之 下。此電壓箝位之程度可能過度限制一電壓箝位橫向雙擴 散金氧半導體之操作電壓範圍。請注意，曲線413展示一 大體上負電阻，但需要一特定電流位準Idi以引起突返，一 低於BVDSS但大於BVCER^由曲線417展示之箝位電壓bvz1 可足以達成穩固操作而不會實質上限制操作電壓範圍。 圖11D係一簡化橫截面圖43〇，其說明汲極電壓箝位之箝 位動作及其對等位線438的影響。在此裝置中，N+汲極439 上的所施加之電壓導致冰漂移物44〇空乏，從而允許等位 線438以電壓增量〇、％、％及％在漂移區435上展開，藉 此維持靠近閘極氧化物432及閘極433之低電場。p型層437 之動作將增大汲極439下方的電場，從而將等位線438擠壓 在起，且迫使此區域中之崩潰，該崩潰係遠離閘極 433 ° 總之，本文中所描述之汲極電壓箝位方法藉由將崩潰位 置移動遠離閘極來改良橫向雙擴散金氧半導體突崩能力， 攸而減小裝置崩潰以改良經受EOS的裝置之生存率。
非隔離延伸汲極MOS 121388.doc 200805510 亦可將汲極突崩箝位概 導體之外的裝置，包括…M 、向雙擴散金氧半 電晶體。在此㈣置T:極(LDDm極延伸m〇s 常長於閘極之側壁間隔物的伸或"漂移物"之長度^通 微米通常長度為自二分之-…直至數十微米。不同於一較重摻雜 ㈣下方延伸之源極的—橫向雙擴散金氧半導 散金氧半導體裝置❹-至少在有效區内橫向均—=3 j本文中所描述之褒置中的p井及N井接雜分布係禮人 且不經由需要長期高溫擴散之習知方法來產生。裝置 中的垂直摻雜分布(亦即’垂直於晶圓之表面)可因此包含 用以最優化導通狀態導電與斷開狀態阻隔特徵的非高斯及 非單調分布。 在此部分中，標題，，非隔離”指裝置中缺乏一高能植入DN ^用於在或多個裝置下方形成底面隔離的專用植入 物。在，DN植入物之情況下M壬何p井對p型基板電短 路，其意謂所有非隔離NM〇s電晶體之本體或通道必要地 接地另方面，P通道裝置係形成於N井中且在無需C)N 層之情況下自然地自隔離。但因為一 N井之次表面部分通 苇不與DN層同樣尚度地集中，所以防止由寄生導電（p 型汲極應變為正向偏壓至1^井）而引起之基板電流的N井之 能力不與DN層圍繞pm〇s N井時同樣良好。 圖12展示一非隔離延伸汲極PMOS 450的橫截面圖。如 所說明之裝置係對稱的且以汲極為中心-意謂p+汲極463係 由閘極45 8(包括石夕化物459)、源極454及如所展示之兩側上 121388.doc •41- 200805510 的N+井接觸453圍繞。裝置可使用條帶幾何形狀來建構或 其可構成一全封閉之矩形或多邊形形狀。閘極氧化物457 可包含用於較高電壓裝置的一第一薄閘極氧化物或一較厚 閘極氧化物。自對準之P-漂移層462之漂移長度LD1係藉由 自閘極458至P+汲極463之距離而非藉由側壁間隔物460來 確定。由於側壁間隔物4 6 0之存在，形成一輕微摻雜源極 區455。此區可使用一與低電壓PMOS裝置相容之現存Ldd 植入物來植入，或其可使用一對於PMOS 450最優化的專 用植入物。使用金屬互連465與一下伏障壁金屬464來進行 經由ILD 461之接觸。 如所展示，N井452A、452B包含一由一頂部部分NW1及 一次表面部分NW1B所表示之非高斯或非單調分布。在一 較佳實施例中，NW1B比NW1更重地摻雜，且在一替代實 施例中，N井452A、452B包含在劑量及能量上不同之一系 列鏈植入物。由於N井452A、452B係在場氧化物層456之 後形成，故其在場氧化物之下的接面深度較淺（如由區 452B所展示），且區452B可大體上僅包含N井之内埋部分 NW1B。一具有内埋部分NW2B之第二井NW2可用以取代 第一 N井。 汲極延伸或漂移區462包含一較佳在閘極45 8及場氧化物 層456之後形成的淺植入物，且因此完全自對準至此等 層。如所展示，漂移區462係由閘極458圍繞且從未接觸或 鄰接場氧化物層456。 一包含一 P本體植入物、一 P基底植入物或另一專用植入 121388.doc -42- 200805510 物之可選PB層466經引入圍繞P+汲極463，以藉由將濃度 分級來減小圍繞沒極之表面電場。除了減小表面電場之 外，其亦可藉由降低經由次表面突崩之沒極崩潰來改良電 晶體之突崩耐用性。在PMOS 450中，將此塊體突崩示意 表示為二極體469、一包含P+汲極463之電壓箝位、PB層 466，及 N井 452A。 圖13說明一類似於PMOS 450之非隔離延伸汲極NMOS 470的橫截面圖。如所說明之NMOS 470係對稱的且以汲極 為中心；意謂N+汲極 483在兩側上皆由閘極478(包括矽化 物479)、源極474，及N+井接觸473圍繞。裝置可使用條帶 幾何形狀來建構或其可構成一全封閉之矩形或多邊形形 狀。閘極氧化物477可包含用於較高電壓裝置的一第一薄 閘極氧化物或一較厚閘極氧化物。自對準之N-漂移區482 之長度LD1係藉由閘極478至N+汲極483之距離而非藉由側 壁間隔物480來確定。由於側壁間隔物480之存在，形成一 輕微摻雜源極區475。輕微摻雜之源極區475可使用一與低 電壓NMOS裝置相容之現存Ldd植入物來植入，或其可使 用一對於NMOS 470最優化的專用植入物。使用金屬互連 485與一下伏障壁金屬484來進行經由ILD 481之接觸。 如所展示，P井472A、472B包含一由一頂部部分PW1及 一次表面部分PW1B所表示之非高斯或非單調分布。在一 較佳實施例中，PW1B比PW1更重地摻雜，且在一替代實 施例中，P井472A、472B包含在劑量及能量上不同之一系 列鏈植入物。由於P井472A、472B係在場氧化物層476之 121388.doc -43- 200805510 後形成，故其在場氧化物層476之下的接面深度（如在區 472B中）較淺，且可大體上僅包含P井之内埋部分PW1B° 一具有内埋部分PW2B之第二井PW2可用以取代第一 1?井° 汲極延伸或漂移區482包含一較佳在閘極478及場氧化物 層476之後形成的淺植入物，且因此完全自對準至此等 層。在所展示之裝置中，漂移區482係由閘極478圍繞且從 未接觸或鄰接場氧化物層476。 一包含一 N本體植入物、一 N基底植入物或另一專用植 入物之可選NB層486經引入圍繞N+汲極483，以藉由將濃 度分級來減小圍繞汲極之表面電場。除了減小表面t場& 外，其亦可藉由降低經由次表面突崩之汲極崩潰來？文& 1 晶體之突崩耐用性。 可將非隔離汲極延伸PMOS 450及NMOS 470修改成〉及極 未在所有側上皆由閘極圍繞之裝置。圖14展示包括PM0S 500A及NMOS 500B之不對稱延伸汲極互補金氧半導體裝 置的示意性橫截面，其中汲極延伸在一側上鄰接一閉極且 在一或多個其他侧上鄰接場氧化物。
不對稱漂移PMOS 500A係形成於N井502中且包括具有 一在P+沒極與一側上之閘極5 11A之間的長度Ldp 1之介入P-漂移區507A的P+汲極505B。一長度LDP2之第二P-漂移區 507B係插入於汲極505B與場氧化物層516之間。可使用相 同的植入步驟（諸如上文所描述之製程流程的PLDD2)來形 成漂移區507A、漂移區507B，及源極延伸506，或其可為 對於其特定功能而個別最優化之分離植入物。漂移區507A 121388.doc -44- 200805510 及507B之LDP2及LDP^^可對於其功能而個別最優化。舉例 而言，507B之長度及電阻率對於確定PMOS 500A之BV為 重要的，但不影響裝置之導通狀態效能或熱載流子可靠性 (HCI)，而漂移區507A之摻雜及長度具有對於BV、導通電 阻及HCI之含意。
類似地，不對稱漂移NMOS 500B係形成於P井503中且包 括具有一在N+汲極與一側上之其閘極511B之間的長度LDN1 之介入N-漂移區509A的N+汲極504B。一長度L DN2之第二 N-漂移區509B係插入於汲極504B與場氧化物層516之間。 可使用一共同植入步驟（諸如上文所描述之流程的NLDD2) 來形成漂移區509A、漂移區509B，及源極延伸508，或其 可藉由對於每一特定功能而個別最優化之分離的植入步驟 來形成。漂移區509A及509B之LDN2及LDN1亦可對於其功能 而個別最優化。舉例而言，漂移區509B之長度及電阻率對 於確定NMOS之BV為重要的，但不影響裝置之導通狀態效 能或熱載流子可靠性（HCI)，而509A之摻雜及長度具有對 於BV、導通電阻及HCI之含意。在一實施例中，有意地使 漂移區 509B之BV低於漂移區 509A之BV以使得崩潰始終遠 離閘極511B而發生。 在一較佳實施例中，源極延伸508經重摻雜以將低電阻 自源極提供至NMOS之通道，而漂移區509A具有一經最優 化以支援汲極崩潰電壓且提供良好HCI的不同之摻雜分 布。在另一實施例中，漂移區509A亦包括一靠近N+汲極 區的較高摻雜之第二區域，以為導通電阻與HCI之間的較 121388.doc -45- 200805510 佳折衷提供分級之漂移區摻雜。亦可以較高能量植入漂移 區5 09A以提供一逆行分布，該逆行分布藉由允許大部分電 流較遠離敏感的閘極氧化物-矽界面流動來改良HCI。 PMOS 500A及NMOS 500B之建構及製造另外類似於圖12 及圖13之PMOS及NMOS裝置。P +植入物在PMOS 500A中 形成源極505八及汲極505B，而其在NMOS 500B中形成P井 接觸505C。相反地，N+植入物在NMOS 500B中形成源極 504C及汲極504B，而其在PMOS 500A中形成N井接觸 504A。PMOS 500A 及 NMOS 500B 之閘極氧化物 510A 及 51 0B可相同或可經個別最優化。 亦可在PMOS 500A及NMOS 500B中使用圖12及圖13中所 說明之PB層466及NB層486。或者，可使用一較深植入物 來迫使汲極之下的崩潰且使其進入塊體矽中。在PMOS 500A中，一可選N型區498可經遮罩且植入至N井502中， 以局部地增大濃度且降低形成於P+汲極505B與N井502之 間的接面之崩潰。類似地，在NMOS 500B中，P型區499可 經遮罩且植入至P井503中，以局部地增大濃度且降低形成 於N+汲極5(MB與P井503之間的接面之崩潰。 橫向渠溝雙擴散金氧半導艘 與具有一位於矽表面頂上且沿著矽表面在閘極之下形成 一MOS通道之閘極的前述”平坦"M〇s及雙擴散金氧半電晶 體相比較，橫向渠溝閘控雙擴散金氧半電晶體（LTDMOS) 利用一渠溝閘極來控制沿一蝕刻渠溝之側垂羞向下的通道 電流垂直於（並非平行於）晶圓表面。不同於通道電流垂直 121388.doc -46- 200805510 流經整個基板且流出其背面之—垂直渠溝雙擴散金氧半導 體，-LTDMOS在電流流回i晶圓之頂邊表面上的一汲極 接觸之前將其垂直通道電流橫向地重定向至其汲極中。 LTDMOS比習知平坦M0S電晶體2維得乡。雖，然比平坦閉 極裝置難以製造，但渠溝閘極結構將某些優點賦予裝置之 電屬性。 使用- 0.4微米或更小之渠溝開σ，閘極；肖耗比習知 MOS電晶體小的表面面積，尤其是需要〇5微米至〇6微求 之閘極長度的五伏特裝置；i常需要G8微米或更大閑極 長度的十二伏特裝置；及，需要直至4微米之甚至更長閘 極長度的電壓二十伏特及更高伏特裝置。故空間節省係一 渠溝閘極之一簡單益處。 LTDMOS之另一盈處係其在無需高溫處理或長期擴散之 情況下，使用不同能量及劑量之一系列鏈植入物來形成一 完全自對準之閘極以形成盒形及其他非高斯及/或非單調 摻雜分布的能力。此等唯一摻雜分布可經修整以有助於減 小展開至通道中之空乏，抑制短通道效應，制止衝穿通道 漏泄及崩潰，且限制臨限值可變性。 與習知建構之橫向雙擴散金氧半導體相比較，本文中所 描述的LTDMOS之垂直植入物係簡單且合適的，其僅花費 數秒來植入整個雙擴散金氧半導體本體而無需高溫擴散。' 此方法與由圖3C中之雙擴散金氧半導體裝置1〇5或由圖3D 中之橫向雙擴散金氧半導體110之外來傾斜植入物所需要 的12小時至24小時高溫擴散形成鮮明對比，其需要植入期 121388.doc -47- 200805510 間之精確的晶圓旋轉以避免裝置與閘極方位的方向失配。 且不同於圖3G中之習知雙擴散金氧半導體裝置12〇，本發 明之LTDMOS完全自對準至閘極，從而使崩潰及衝擊離子 化較一致且可重現。 LTDMOS之三維結構的另一益處係將高電流密度之區與 咼電場之區分離的能力，藉此抑制圖2B中之裝置70的衝擊 離子化及非吾人所樂見之漂移物電導調變效應。裝置亦可 經設計以使閘極氧化物經受非常低的電場，例如，其中即 使當裝置在突崩潰中時，閘極亦必須支援僅幾個伏特。閘 極上之低電場允許在裝置之建構中利用較薄的閘極氧化 物，從而減小閘極電壓驅動要求且甚至對於高電壓裝置維 持低的導通電阻。 因為LTDMOS在其汲極内含有其本體區，且在其本體内 含有其源極，所以便於利用均一遍及裝置之源極本體短路 且不必將本體短接至接地基板。提供”局部"本體接觸之能 力減小源極-本體分流電阻rsb，藉此有效地抑制或甚至消 除圖2A中的突返現象遭受裝置6〇。 另一優點係藉由使用全低溫處理，LTDMOS製造不影響 或否則影響整合製程中之其他雙極及互補金氧半導體裝置 的整合，且以一模組式方式支援裝置及對應製程步驟之包 括及排除。就全低溫處理而言，製造不限於小直徑晶圓。 圖15A至圖15C說明根據本發明之LTDMOS裝置之全低溫 製造中的某些關鍵步驟。參看圖15A，LTDMOS 550之製 造以钱刻、氧化、多晶矽沈積及平坦化步驟開始，以在基 121388.doc -48- 200805510 板551中形成具有客曰 Θθ Α _石夕閘極554及閘極氧化物553之渠溝 閘極5 5 2。接著，鞋 ^ ^ g由高能或鏈植入來將深漂移（ND)區555 I系接近於渠溝552之底部之深度的深度，儘管 較淺或較深之深声介达 又亦為可能的。形成比渠溝552深的ND區 (例如）可用以進一舟 夕減小用於咼端開關應用中之橫向渠溝 雙擴散金氧半導體裝置中的閘極電場。 在圖15B中所展+ + 吓展不中，製程進一步包括藉由圖案化光阻 556來&擇性遮罩之較佳使用—改變彌植人物能量及劑量 之鏈植人物的植人式ρ型本體別之形成。本體植入可在一 可kN井557的形成之前或之後，該^^井“了理想地包含一 包a至少一較低部*NW1B及一較高部分nwi的鏈植入非 间斯N井，其中在一較佳實施例中，較低部分肩a比較 咼邛刀更重地摻雜，尤其是當相同N井待作為一結構及電 氣兀件而包括於與渠溝橫向雙擴散金氧半導體550—起製 造的其他裝置中時。舉例而言，若一第二N井具有比第一 N井劑量高的平均摻雜，則可視需要使該第二N井取代第 一財〇 P型本體559之存在將漂移區555劃分成兩個區，一在本 體559之下狹縮的區555A，及一未由P型本體層狹縮的區 5 5 5B °如圖15C中所展示，植入用以形成源極區560A與 560B及汲極接觸560C。另一植入用以形成p+本體接觸 561A及561B。電流I沿著一沿渠溝552之側向下之垂直路徑 及一首先經由狹縮漂移區555A且接著延展出至非狹縮漂移 區555B中的橫向導電路徑，以便藉由N+汲極接觸560C來 121388.doc -49- 200805510 最終收集。可選N井557可有助於減小導通電阻。 圖16A及圖16B說明—包含一非等形之深_漂移區如 的k向木溝雙擴散金氧半導體5 8〇之一可能結構。圖1以 橫截面說明—閘極中心設計，其包含由n+源極$㈣所圍 繞之渠溝閘極多晶矽585及閘極氧化物584、p+本體接觸 586B、鏈植入p型本體583、NDg 582、n+汲極接觸 587A、基板接觸586A、ILD 59〇、障壁金屬588，及互連 金屬589。 除了渠溝閘極的底部之外，整個閘極及汲極結構垂直地 含於植入漂移區582中且藉由植入漂移區582來橫向地封 閉，该植入漂移區582包含一未由p本體狹縮的部分582八， 及由P型本體583狹縮的部分582B。自閘極多晶矽585之邊 緣延伸至P本體區583之邊緣的狹縮部分582B具有長度 Lj(4曰示一 JFET狀區）’而將p本體583之邊緣至可選N井沒 極591之邊緣界定為漂移長度Ldi。延長此等漂移區長度Lj 及LD1之任一者或兩者增大LTDMOS 580之BV，但亦增大 其導通電阻。 在N井汲極591與P基板581之間的LTDMOS 580之外部端 子包含對於長度Lm的ND區5 82A之一延伸及一以P+基板接 觸586A為界線的長度lD3之基板區。外部端子長度不以Ldi 摻雜及長度進行之方式影響裝置導電特性。整個裝置係形 成於P基板581中而無需磊晶。 圖16B說明LTDMOS 580之俯視圖，LTDMOS 580包括P+ 基板環 602A、封閉ND區601、可選N井區 604A及 604B、 121388.doc -50- 200805510 N+汲極接觸 605A及 605B、具有鄰接p+本體接觸區 602B之 N+源極區605C及605D的P本體區603，同時渠溝609與渠溝 多晶矽608藉由接觸窗607而接觸，其中多晶矽在渠溝609 之外部位於矽表面頂上。源極接觸606經展示為一跨騎N+ 源極區605C與P+本體接觸區602B之鄰接接觸。或者，源 極及汲極接觸可分離。 相對於界定摻雜區來識別漂移長度LD1、LD2& LD3。一 經界定為一 ’’單位晶胞’’之部分描述一可經重複以形成較大 裝置的部分，只要亦延展ND區601及P+基板環602A以容納 較大裝置。N井沒極亦可完全封閉本體區603。 圖17A及圖17B說明除了汲極由渠溝圍繞（而非相反）之外 在結構上類似於圖16A之LTDMOS裝置的LTDMOS裝置之 若干汲極中心變體。 圖17A說明一汲極中心LTDMOS 620，其包含由P+本體 接觸區627B及627C所圍繞之N井深汲極區623及N+汲極接 觸區628E ’鍵植入P型本體626A、626B、626C及626D， 渠溝閘極多晶矽625及閘極氧化物624，N+源極區628A、 628B、628C及628D，ILD 631，障壁金屬629及互連金屬 630。整個裝置係形成於非等形ND區622及P型基板621内 而無需蠢晶。 電學上，N井623形成裝置之漂移區，其中自P本體626C 之邊緣至N+汲極接觸區628E之邊緣界定漂移長度LD1。延 長此漂移區可稍微增大崩潰，但以N井623之較高摻雜，可 能不管電晶體汲極電阻之一幾乎線性的增大而導致崩潰之 121388.doc -51 - 200805510 僅最小的增大。基板接觸植入物及接觸環及裝置之外部端 子並未圖示，但可使用一類似於展示於圖16A及圖16B中 之LTDMOS 580之設計的設計而藉由將漂移區622延伸超出 外部本體區來達成。 圖17B說明一具有一等形漂移區之LTDMOS 640。此裝 置包括可選深汲極區643，由場氧化物層652所圍繞之N+汲 極接觸區648E，P+本體接觸區647A及647B，鏈植入P型本 體646A、646B、646C及646D，渠溝閘極多晶矽645及閘極 氧化物 644，N+源極區 648A、648B、648C 及 648D，ILD 651、障壁金屬649及互連金屬650。整個裝置係形成於等 形ND區642A與642B及P型基板641内而無需磊晶。 電學上，區642A及642B形成裝置之漂移區，其中自P本 體646C之邊緣至深汲極區643之邊緣界定漂移長度LD1。此 可為近似與場氧化物層652的長度相同（如所展示），但此並 非為必需的。自閘極邊緣延伸至P本體區646B之邊緣的狹 縮漂移區642A具有長度L;(指示一 JFET狀區）。延長此等漂 移區長度L;及LD1i任一者或兩者可增大LTDMOS之BV， 但亦將增大其導通電阻。基板接觸植入物及接觸環及裝置 之裝置外部端子並未圖示，但可使用一類似於圖16之裝置 的設計而藉由將ND區642延伸超出外部本體區來達成。
圖17C說明一 LTDMOS 660，該LTDMOS 660包括一由漂 移區662A所圍繞之深汲極區663及N+汲極接觸668C、P +本 體接觸667、鏈植入P型本體666A及666B、渠溝閘極多晶 矽665及閘極氧化物664、N+源極區668A及668B、ILD 121388.doc *52- 200805510 671、障壁金屬669及互連金屬670。整個裝置係形成於高 能植入漂移區662及P型基板661中而無需蠢晶。如所展 示，N+汲極668C之中心係對稱裝置之中心線。 電學上，ND區662形成裝置之漂移區，其中自可選N井 663之邊緣至P本體666B之邊緣界定漂移長度LD1而無需存 在場氧化物。不同於圖17B之LTDMOS 640，未經由一^易 氧化物層而植入LTDMOS 660中的漂移區662，因此漂移區 662之所得深度沿著其整個長度大體上恆定。增大LD1可增 大LTDMOS 660之BV，但其亦將增大導通電阻。基板接觸 植入物及接觸環及裝置之外部端子並未圖示，但可使用一 類似於展示於圖16A及圖16B中之LTDMOS 580之設計的設 計而藉由將漂移區662延伸超出外部本體區來達成。 圖17D說明一 LTDMOS 680，該LTDMOS 680包括一由等 形漂移區682所圍繞之可選深汲極區683及N+汲極接觸 68 8C，該等形漂移區682包含一狹縮部分682B、在場氧化 物層691之下的非狹縮部分682A，及不在場氧化物層691之 下的下方非狹縮部分682C。LTDMOS 680亦包括P+本體接 觸687、鏈植入P型本體686A及686B、渠溝閘極多晶矽685 及閘極氧化物 684、N+源極區 688A及 688B、ILD 692、障 壁金屬689及互連金屬690。整個裝置係形成於等形植入漂 移區682A、682B與682C及P型基板681内而無需磊晶。如 所展示，N+沒極688C之中心係對稱裝置之中心線。 電學上，漂移區682A形成裝置之漂移區，其中自N+汲 極接觸688C或可選深汲極683之邊緣至P本體686B之邊緣 121388.doc -53- 200805510 界定漂移長度LD1。如所展示’場氧化物層691之長度可與 LD1相同，或此等長度可大體上不同。增大LD1可增大崩 潰，但亦將增大導通電阻。基板接觸植入物及接觸環及裝 置之裝置外部端子並未圖示，但可使用一類似於展示於圖 16八及圖163中之1^^1^〇8 580之設計的設計而藉由將漂移 區682A延伸超出外部本體區來達成。 展示於圖17E中之LTDMOS 700包括一由N井703所圍繞 之N+汲極接觸708E，P+本體接觸707A及707B，鏈植入P 型本體區706A、706B、706C及706D，渠溝閘極多晶石夕705 及閘極氧化物704，N+源極區708A、708B、708C及 708D，ILD 711，障壁金屬709及互連金屬710。整個裝置 係形成於高能植入漂移區702及P型基板701内而無需蠢 晶。如所展示，N+汲極接觸708E之中心係對稱裝置之中 心線。 電學上，N井703及ND區702之狹縮部分形成裝置之漂移 區，其中自N+汲極接觸708E之邊緣至P本體706B之邊緣界 定漂移長度LD1。自閘極多晶石夕705之邊緣延伸至N井703之 邊緣的ND區702之狹縮部分具有長度L〗。延長此等漂移長 度L;及LD1之任一者或兩者可增大LTDMOS 700之BV，但亦 將增大其導通電阻。減小LD1及/或L;可導致N井703干擾通 道區。 基板接觸植入物及接觸環及裝置之外部端子並未圖示， 但可使用一類似於展示於圖16A及圖16B中之LTDMOS 580 之設計的設計而藉由將漂移區702延伸超出外部本體區來 121388.doc -54- 200805510 達成。 圖17F展示一具有一由漂移區722圍繞之N+汲極接觸 7 2 8 E的LT DMOS 720’該漂移區722包含一未由P本體726B 狹縮之部分722A及一由P型本體726B狹縮之部分722B。裝 置亦包括P+本體接觸727B及727C，鏈植入p型本體區 726A、726B、726C及726D，渠溝閘極多晶矽725及閘極氧 化物 724，N+源極區 728A、728B、728C 及 728D,，ILD 731，障壁金屬729及互連金屬730。不同於展示於圖17E中 之LTDMOS 700，LTDMOS 720包括無N井深汲極。整個裝 置係形成於P型基板721内而無需磊晶。如所展示，N+汲 極接觸728E之中心係對稱裝置之中心線。 電學上，裝置之漂移區包含一具有自N+汲極接觸728E 之邊緣至P本體726B之邊緣所界定之長度乙^的第一區，及 一自閘極邊緣至P本體726B之邊緣所界定的第二區L;。延 長此等漂移區長度L;及LD12任一者或兩者可增大LTDMOS 之BV，但亦將增大其導通電阻。基板接觸植入物及接觸環 及裝置之外部端子並未圖示，但可使用一類似於圖16之裝 置的設計而藉由將ND區722延伸超出外部本體區來達成。 圖18A至圖18C說明一包括一對於場氧化物層771等形形 成之ND區762的LTDMOS 760之結構，該場氧化物層771較 佳係藉由一 LOCOS製程來形成。如圖18A之橫截面圖中所 展示，LTDMOS 760具有一閘極中心設計，其包括渠溝閘 極多晶矽765、閘極氧化物764、N+源極768B、P+本體接 觸767A、鏈植入P型本體766、可選N井深汲極區763、N+ 121388.doc -55- 200805510 沒極接觸768A、基板接觸767B、ILD 772、障壁金屬769及 互連金屬770。 除了渠溝閘極的底部之外，整個閘極及没極結構係垂直 地含於植入區ND區762内且藉由植入區ND區762來橫向地 封閉’該植入區ND區762包含未由p本體766狹縮之部分 762八、762(：及7620，及由？型本體766狹縮之部分7623。 自閘極邊緣延伸至P型本體766之邊緣的狹縮部分具有長度 1^(指示一吓丑丁狀區），而將？本體766之邊緣至犯汲極768八 或可選深N井汲極763之邊緣界定為漂移長度ld1。ND區 762符合場氧化物層771，因此係以場氧化物層771之下的 區762C中之較淺深度及較低電荷，及汲極區762A中及本 體與閘極區762B中之較大深度而形成。延長Lj及LD1增大 LTDMOS 760之BV，但亦增大其導通電阻。 在汲極與P基板76 1之間的外部端子包含對於長度lD2之 漂移區762D之一延伸及一以P+基板接觸767B為界線的長 度Lw之基板區。外部端子長度及摻雜影響LTDMOS 760之 B V，但不影響其導電特性。整個裝置係形成於基板761中 而無需蠢晶。 圖18B說明LTDMOS 780之俯視圖，LTDMOS 780包括呈 一環狀封閉ND區762之形式的P+基板接觸767B、N井區 763、N+汲極接觸768A、具有鄰接P+本體接觸767A之N+ 源極區768B的P本體區766，同時渠溝791與渠溝多晶矽765 藉由接觸窗789而接觸，其中多晶矽在渠溝791之外部位於 矽表面頂上。源極接觸787經展示接觸N+源極區768B，因 121388.doc •56- 200805510 為P+本體接觸767A沿著側面過窄而不可接觸。此設計減 小P本體區766之寬度及漂移區之狹縮部分762B的對應長度 Lj。P+本體接觸767A係藉由一分離接觸788而在每一指狀 物之末端處接觸。或者，可沿著閘極指狀物週期性地中斷 源極以有助於額外的P +接觸區。 相對於界定換雜區來識別漂移長度Ldi、Ld2及Ld3。一 經界定為一 ”單位晶胞”之部分描述一可經重複以形成較大 裝置的部分，只要亦延展ND區762及P +基板接觸767B以容 納較大裝置。ND區762亦可完全封閉P本體766。 在一替代實施例中，可交替沿著閘極之P+區及N+區的 寬度以支援交替的接觸。此方法說明於圖1 8C中，其中源 極接觸808接觸N+源極區768B之較寬部分，且在交替週期 中，本體接觸807接觸P +本體接觸767A之較寬部分。整個 結構係含於P本體766之橫向佔據面積内。此設計減小P本 體766之寬度及漂移區之狹縮部分的對應長度Lj。 此替代實施例之剩餘物包括再次呈一環狀封閉ND區762 之形式的P+基板接觸767B、N井763、N+汲極接觸768A、 渠溝811及藉由接觸窗809來接觸之渠溝多晶矽765，其中 多晶矽在渠溝8 11之外部位於矽表面頂上。 隔離橫向雙擴散金氧半導體 無需磊晶而隔離一 N通道橫向雙擴散金氧半導體需要使 用一高能植入深N型（DN)層。可將DN層視為對一習知磊晶 内埋層的替代，其通常橫跨一磊晶層與一下伏基板之間的 界面，儘管DN層具有將其與其高溫原有物區分之唯一特 121388.doc -57- 200805510 性（尤其是其形成不需要高溫處理）。 圖19A至圖19C說明一隔離橫向雙擴散金氧半導體840之 製造中的植入DN層之使用，其以較佳使用一 LOCOS製程 順序來形成一植入波狀場氧化物層844開始。接著用光阻 845或其他適當遮罩選擇性地遮罩DN植入物，且藉由p型 基板841中之一N型摻雜物（較佳為磷）之一或多個高能植入 來形成DN隔離層842以形成隔離袋穴843。DN層842在場氧 化物層844之下具有一較淺的界面深度，從而形成一自其 在有效電晶體區域之下的全深度至其在L〇C〇S氧化物之下 的深度之逐步過渡。在一較佳實施例中，隔離袋穴之側壁 在LOCOS鳥嗓過渡區下方自形成。 如圖19B中所展示，藉由經由光阻遮罩846之離子植入來 將P型井847引入至一所界定之作用區域中。在最終裝置 中，此P井將充當橫向雙擴散金氧半導體之本體，但因為 其在閘極形成之前，所以其未自對準至電晶體之閘極。不 同於一在罪近表面處具有其峰值濃度且具有一隨著增大之 深度而單調減小之濃度的習知擴散井，p型井247係藉由p 型摻雜物之高能離子植入而形成，且較佳係藉由一包含在 劑量及能量上改變的-系列硼植入物鍵之植入物而形成。 鏈植入物(雖然其可包含任何數目之植入物)係藉由兩個區 (一表面層PW1及-次表面層PW1B)而圖示於圖式中，該兩 個區係藉由經由一單一遮罩之離子植入且不使用蟲晶而形 成。在-較佳實施例中，較深層之摻雜濃度大於表面井之 摻雜濃度。P井847可包含用於整合其他NM〇s電晶體之? 121388.doc -58- 200805510 井，或其可包含一專用植入物。一具有與第一p井不同之 摻雜的第二P井（例如，PW2及PW2B)可取代第一 P井。 在圖19C中，一深N型漂移（ND)區849係藉由光阻848予 以選擇性地遮罩且以一高能植入至隔離袋穴843内之區 中。若經由LOCOS氧化物844而植入，則此ND區849符合 場氧化物分布，從而形成一 π等形’’漂移物。或者，ND區 849可僅形成於作用區域中。在本發明之另一實施例中， 如上文關於非隔離延伸汲極M0S裝置所描述，漂移物可包 含一在多晶矽閘極之後形成的淺Ν-植入物。接著添加一閘 極氧化物、多晶矽閘極、Ν+源極、Ν+汲極、用於Ρ井接觸 之Ρ +植入物及互連（未圖示）以完成裝置製造。視需要，一 額外Ν井亦可用作一深汲極或用以完成Ρ型袋穴之側壁隔 離。 圖20說明一具有一等形深ND區864之隔離對稱橫向雙擴 散金氧半導體860，可使用上文所描述之製程流程來形成 該等形深ND區域864。如所展示之裝置利用Ν井878來作為 一深汲極接觸且作為上覆作用區域中的DN底面隔離層862 之一較深部分862Β(並非在場氧化物層873之下）的側壁隔 離。隔離雙擴散金氧半導體860之本體包含如上文所描述 之鏈植入Ρ井865，該鏈植入Ρ井865位於DN底面隔離層862 之一較深部分862Α頂上，而非在場氧化物層873之下的形 成於隔離Ρ型袋穴863中。等形ND區864上覆DN底面隔離 層862之一較淺部分862C，其在場氧化物層873下方之部分 中具有一較淺接面深度。 121388.doc -59- 200805510 圖20之雙擴散金氧半導體860進一步包含閘極氧化物 870、多晶矽閘極871、閘極矽化物872、接觸P井之P+區 868A及接觸基板之P+區 868B、N+源極區 867A及 867B、N+ 汲極區867C，及在側壁間隔物氧化物869下方之輕微摻雜 區800 〇具有障壁金屬874之金屬875經由ILD 879而接觸裝 置。 如所展示之裝置860係對稱的，其中一對稱線在Ρ+區 868Α之中心處。漂移長度LD1(LOCOS氧化物873之長度）影 響隔離接面之崩潰（亦即，雙擴散金氧半導體汲極至本體 崩潰），且亦影響裝置導通電阻。然而，增大漂移長度以 增大突崩潰限制於一由P井865與DN層862之部分862A之間 的崩潰所設定的最大電壓。經界定為自N+沒極區867C至 P+基板接觸868B之間隔的漂移長度LD3確定隔離裝置至周 圍基板8 61之崩潰。 圖21說明一在漂移區上無一場氧化物層之隔離橫向雙擴 散金氧半導體880。鏈植入N井883形成漂移區且充當側壁 隔離，其上覆至DN隔離層882上。因為整個裝置係在不存 在場氧化物的情況下製造於作用區域中，所以裝置不利用 如先前實例中之任何等形接面。 隔離雙擴散金氧半導體880之本體包含如上文所描述而 形成於隔離P型袋穴8 85中的鏈植入P井884。裝置進一步包 含閘極氧化物890、多晶矽閘極891、閘極矽化物892、接 觸P井 884之P+區 888A及接觸基板881之P+區 888B、N+源 極區887A及887B、N+汲極區887C，及在側壁間隔物氧化 121388.doc •60- 200805510 物889下方之輕微摻雜Ng 886。具有障壁金屬894之金屬 895經由ILD 893而接觸裝置。 如所展示之雙擴散金氧半導體880係對稱的，其中一對 稱線在P+區888A之中心處。漂移長度Ldi(n+汲極區887c 與閘極891之間的間隔）影響隔離接面之崩潰（亦即，雙擴散 金氧半導體汲極至本體崩潰），且亦影響裝置導通電阻。 然而，增大漂移長度以增大突崩潰限制於一由p井884與 DN層882之間的崩潰所設定的最大電壓。經界定為自^井 883至P +基板接觸888B之間隔的漂移長度Ld3確定隔離裝置 至周圍基板881之崩潰。 圖22說明一使用一淺冰型區9〇9八及9〇9B以形成漂移區 的隔離橫向雙擴散金氧半導體900。使用上覆sDN層9〇2 上之N井903 A及903B來形成侧壁隔離。因為整個裝置係在 不存在場氧化物的情況下製造於作用區域中，所以裝置不 利用藉由半導體表面處之一不連續場氧化物層之存在所產 生的任何等形接面。 隔離雙擴散金氧半導體之本體包含如上文所描述而形成 於隔離P型袋穴905中的鏈植入p井9〇4。裝置進一步包含閘 極氧化物911、多晶矽閘極912、閘極矽化物913、接觸p井 904之P+區908A、接觸基板9〇1之p+區9〇8b、n+源極區 907A、N+汲極區907C，及在侧壁間隔物氧化物910下方之 輕微摻雜N區9〇6。具有障壁金屬91s之金屬 914而接觸裝置。 如所展示之裝置900不對稱，但改為包括一長度Ldi之閘 121388.doc -61 - 200805510 極至汲極漂移區及一等於：^與^4之總和的p井9〇4至^井 903A間隔。漂移長度[⑴…井川⑶與閘極9ιι之間的間隔） 影響隔離接面之崩潰（亦即，雙擴散金氧半導體汲極至本 體崩潰），且亦影響裝£導通電阻。然而，增大漂移長度 以增大突崩潰限制於一由P井9〇4與1)1^層9〇2之間的崩潰所 設定的最大電壓。漂移長度LD2(N_漂移區909B之長度）及 L〇4(P井904與N·漂移區909B之間的間隔）僅影響崩潰但不 影響電晶體導電特性。漂移長度Ld3(經界定為…漂移區 909C之長度）及Lds(自N_漂移區9〇9C至基板接觸9〇8B的間 隔）石崔定隔離裝置至周圍基板901之崩潰。 及空乏旗式jifOS袭置 可藉由本發明之製程來製造的另一種類之電晶體係常開 型或空乏模式場效電晶體。不同於不以偏壓至源極之其閘 極（亦即’當VGS=〇時）導電的增強模式或常關型電晶體， 常開型電晶體甚至對於零閘極驅動（亦即，Idss>>〇)引導大 體上大於漏電流之汲極電流。空乏模式裝置在起動電路中 為有益的或有益於實施恆定電流源（尤其是對於供應偏壓 電流以切換電源控制電路的高電壓輸入而言）。一旦達成 起動且一切換調節器自供電，一常開型電晶體即可斷開以 節省功率且改良效率。 在此製程架構中製造之常開型電晶體包括N通道空乏模 式MOS場效電晶體（或m〇SFET)及N通道接面場效電晶體 (或JFET)。N通道常開型裝置展示一負臨限值（vTN<0)且需 要一甚至更大的負閘極至源極偏壓以斷開或減小汲極電流 121388.doc -62- 200805510 之量值。施加一正的閘極電位可在限制内增大汲極電流。 -空乏模式MOS電晶體之閘極藉由使用靜電控制以形成 工乏區來空乏自由載流子之通道材料來減小通道電流。 其限制條件為，閑極可完全空乏通道區，可完全抑制或" 夾斷"裝置之通道電流。然而’乡空乏區並非足夠深以完 王二乏通道，則裝置將始終引導一些電流，其為功率電路 應用中之一通常不合意的特徵。在穩定狀態巾，空乏區之 最大深度受-表面反轉層之形成限制。增大閘極偏壓超出 此電壓不增大空乏區之深度。 因為一MOS電晶體具有一絕緣閘極，所以其閘極可經偏 壓以增強或抑制汲極電流。對於正或負閘極偏壓而言，一 OS工乏模式電晶體之最大安全閘極電壓限制於閘極氧化 物斷裂電壓（為了可靠性之目的，減低至約4 MV/em)。雖 然閘極可經偏壓至任_極性而不引導電流，但藉由偏壓間 極以累積而非空乏通道載流子來增強通道導電展示導電性 之-漸進改良’且因此具有有限的益處。 與玉乏模式M〇s電晶體之絕緣閘極對比，一 JFET利用 一經反向偏壓之P-N接面作為一閘極以靜電地誘發一空乏 區如同MOS閘控裝置，經反向偏壓之問極至本體（通道） 空乏載流子之通道以抑制汲極電流。若空乏區可完全空乏 通道區，則可完全抑制或，，炎斷”裝置之通道電流。然而， 右二乏區並非足夠深以完全空乏通道，則裝置將始終引導 一些電流’其為功率電路應用中之-通常不合意的特徵。 抑制；及極電流或斷開一 JFET之最大問極電壓受其沒極至 121388.doc -63- 200805510 閘極接面崩潰BVDG或閘極至源極接面崩潰電壓或BVGS限 制。相反，增強導電之最大電壓限制於JFET閘極之正向偏 壓，即對於一矽P_N接面閘極為0.6 V。藉由偏壓閘極以累 積而非空乏通道載流子來增強導電係漸進的，且具有有限 益處，尤其考慮增強可能之閘極偏壓中的有限範圍。 空乏模式或JFET裝置之整合在習知積體電路製程中通常 係不可能的（尤其對於高電壓下之操作而言）。其製造經常 涉及高溫製程及擴散，從而提供MOS臨限值或JFET夾斷電 壓之不良控制。然而，本發明之裝置不依高溫製程而定， 且藉此提供具有低斷開狀態漏泄能力之優良的夾斷控制。 圖23說明一具有使用所揭示之低溫製程來製造且較佳使 用一或多個高能植入步驟所形成之ND區922的高電壓JFET 920。在此裝置中，N+區924A形成JFET源極，N+區924B 及可選N井923形成JFET汲極，且P+區925B經由與ND區 922—起形成之PN接面而形成JFET閘極。在P+區925B之下 狹縮之ND區922的部分充當JFET之通道，且自P+區925B延 伸至N+區924B或可選N井923之ND區922的部分形成一長 度LD1之高電壓漂移區。某些通道狹縮由於形成於ND區 922與P型基板921之間的P-N接面而發生，但此背閘極效應 大體上小於P+閘極區925B上之偏壓的影響。可藉由包括一 可選P本體或P基層926作為JFET閘極之部分來進一步調整 夾斷。閘極、源極及汲極與互連金屬928及延伸穿過ILD 929之障壁金屬927接觸。 藉由適當地間隔P + 基板接觸區 925A與N+源極區 924A， 121388.doc -64- 200805510 可將JFET 920之源極電壓浮動至一高於基板之電位（例 如，作為一高端裝置）。此距離包括長度LD2的ND區922之 一部分及一自ND區922至P+基板接觸區925A的距離LD3。 如所展示，裝置係對稱的，其中對稱之線的中心在汲極N+ 924B 上。 圖24說明一具有一輕微摻雜汲極（LDD)漂移區942A的空 乏模式NMOS 940。不同於一習知增強模式NMOS或橫向雙 擴散金氧半導體，NMOS 940不具有圍繞源極或否則封閉 裝置的P井。低臨限值係藉由輕微摻雜基板941之摻雜、閘 極氧化物947之厚度及閘極材料948來設定。就此等參數之 適當調整而言，0 V至-1 V之裝置臨限電壓係可能的。 空乏模式NMOS 940亦包括N+源極944A、N+汲極 944B、可選N井深汲極943、可包含一第一或第二閘極氧 化物之閘極氧化物947、具有可選矽化物949之閘極948、 側壁間隔物946、源極延伸954、P+基板接觸區945、場氧 化物層955、ILD M2、金屬互連Ml及障壁金屬95 0。 在閘極948及場氧化物層955之後引入且自對準至閘極 948及場氧化物層955的漂移區942圍繞且封閉汲極944丑， 該漂移區942作為具有LD1之長度的N_漂移區942A橫向延伸 至閘極948，且作為長度LD2之N-漂移區942B橫向延伸至場 氧化物層9 5 5。為了減小鄰接閘極9 4 8之漂移區9 4 2 A之邊緣 處的電場，金屬場板953視情況可在閘極948上延伸且超出 閘極948並進入漂移區942A上之區中。 就一低濃度P型基板941而言，防止漂移汲極942 A與N+ 121388.doc -65- 200805510 源極944A之間的衝穿崩潰需要一超出最小尺寸的多晶矽閘 極948之一閘極長度。可選高能植入深P型（DP)層956亦可 用以防止衝穿。取決於摻雜程度及裝置構造，此層可上覆 閘極948之一部分（如所展示）或可延伸更多（上覆942A之一 部分）或更少（不延伸超出954)。取決於摻雜條件，DP摻雜 之一尾部可延伸直至閘極948之下的通道區域，且影響空 乏模式裝置之VT。 圖25說明一具有在閘極形成之前植入之ND區962的空乏 模式NMOS 960。不同於一習知增強模式NMOS或橫向雙擴 散金氧半導體，NMOS 960不具有圍繞源極或否則封閉裝 置之P井。低臨限值係藉由輕微摻雜基板961之摻雜、閘極 氧化物968之厚度及閘極材料969來設定。就此等參數之適 當調整而言，0 V至-1 V之裝置臨限電壓係可能的。 空乏模式NMOS 960亦包括N+源極區964A、N+汲極區 964B、可選深汲極>1井963、可包含一第一或第二閘極氧 化物之閘極氧化物968、閘極969、可選閘極矽化物970、 側壁間隔物967、N源極延伸966、P+基板接觸965、場氧 化物層970、ILD 971、金屬互連973及障壁金屬972。 深植入ND區962係在閘極969之前引入且因此未自對準 至閘極969。場氧化物層970圍繞且封閉汲極964B。ND區 962以LD1之長度橫向延伸至閘極969，且以長度LD2橫向延 伸至場氧化物層970。為了減小鄰接閘極969之漂移區962 之邊緣處的電場，金屬場板974可在閘極964上延伸且超出 閘極964並進入ND區962上之區中。就低濃度P型基板961 121388.doc -66· 200805510 而言，防止ND區962A與N+源極區964A之間的衝穿崩潰需 要等於或超出一最小尺寸的多晶矽閘極969之一閘極長 度。亦可將一類似於上文所描述之DP層956的深P層包括 於 NMOS 960 中。 圖26說明一具有一在閘極形成之前植入之深等形N型漂 移區982的空乏模式NMOS 980。低臨限值係藉由輕微摻雜 基板98 1及薄閘極989來設定。如上文所描述，DMOS 980 不具有圍繞源極或否則封閉裝置之P井，因此0 V至-1 V之 裝置臨限值係可能的。 NMOS 980亦包括N+源極區984A、N+汲極區984B、可 選深汲極N井983、可包含一第一或第二閘極氧化物之閘極 氧化物988、閘極989、可選閘極矽化物990、側壁間隔物 98 7、N源極延伸986、P+基板接觸985、場氧化物層991、 ILD 994、金屬互連993及障壁金屬992。 在閘極989及場氧化物層991之前引入且因此未自對準至 閘極989及場氧化物層991的深植入等形ND區982圍繞且封 閉汲極984B，該深植入等形ND區982作為具有LD1之長度 (對應於場氧化物層991之長度）的漂移區982A橫向延伸至 有效閑極989。ND區982之一部分982D以長度Ld2在不面向 閘極之側上在場氧化物之下橫向延伸。如由ND區982之部 分9 82A及982D所展示的場氧化物層991之下的等形ND區 982之深度係比位於汲極984B及閘極989之下的ND區982之 部分982B及982C淺。就低濃度P型基板981而言，防止ND 區982之深部分982C與N+源極區984A之間的衝穿崩潰需要 121388.doc -67 - 200805510 等於或超出一最小尺寸的多晶矽閘極989之一閘極長度。 亦可將一類似於上文所描述之DP層956的DP層包括於 NMOS 980 中。 圖27A至圖27C說明展示於圖24至圖26中之三個空乏模 式NMOS裝置，該三個空乏模式NMOS裝置經修改以包括 一 P型次表面屏蔽。包括此屏蔽以減小NPN寄生雙極導電 上之開始且抑制突返效應。 作為一類似於圖24之NMOS 940的實例，圖27A說明一具 有一淺N-輕微摻雜汲極（LDD)及一次表面屏蔽1002的空乏 模式NMOS 1000。低臨限值係藉由輕微摻雜基板1001及薄 閘極氧化物1007來設定。不同於一習知增強模式NMOS或 橫向雙擴散金氧半導體，NMOS 940不具有延伸超出源極 或進入閘極之下的通道中之P井，但其確實包括自LOCOS 場氧化物層1010之下延伸至N+源極區1015A下方的鏈植入 P井1002A及1002B。取決於P基板1001之摻雜濃度及閘極 氧化物1007之厚度，0 V至-1 V之裝置臨限值將產生。 NMOS 940亦包括N+汲極1015B、可選N井深汲極1003、 可包含一第一或第二閘極氧化物之閘極氧化物1007、閘極 多晶矽1008、閘極矽化物1009、側壁氧化物1006、一短的 輕微摻雜N源極延伸1004(侧壁間隔物製造過程之一人為產 物）、淺1^00漂移區1005、11^0 1011、金屬互連1014及障壁 金屬1013。 圖27B說明一具有一在閘極形成之前植入之深N型漂移 物1025的類似於展示於圖25中之NMOS 960的空乏模式 121388.doc -68- 200805510 NMOS 1020。低臨限值係藉由輕微摻雜基板1021及薄閘極 氧化物1028但外加一次表面屏蔽1022來設定。不同於一習 知增強模式NMOS或橫向雙擴散金氧半導體，空乏模式 NMOS 1020不具有延伸超出源極或進入閘極之下的通道中 之P井，但其確實包括自場氧化物層1034之下延伸至N+源 極區1023人下方的鏈植入？井1022八及10228。取決於？基板 1021之摻雜濃度及閘極氧化物1028之厚度，0 V至-1 V之 裝置臨限值將產生。 NMOS 1020亦包括N+汲極1023B、鏈植入深汲極N井 1024、閘極氧化物層1028、閘極1029、閘極矽化物1030、 側壁間隔物1027、N源極延伸1026(侧壁間隔物製造過程之 一人為產物）、深植入均一 ND區1025、場氧化物層1034、 ILD 1033、金屬互連1032及障壁金屬1031。 在類似於圖26之NMOS 980的另一變體中，圖27C中的 NMOS 1040說明一具有一在閘極形成之前植入之深等形 ND區1044A至1044C的空乏模式NMOS 1040。一次表面屏 蔽1042包含一在LOCOS場氧化物層1049之下的P井 1042A，及一在N+源極區 1045A下方橫向延伸之較深部分 1042B。低臨限值係藉由輕微摻雜P基板1041及薄閘極氧化 物1046來設定。取決於P基板1041之摻雜濃度及閘極氧化 物1046之厚度，0 V至-1 V之裝置臨限值將產生。 NMOS 1040亦包括N+汲極區i〇45B、鏈植入深汲極！^井 1043、閘極1047、可選閘極矽化物1048、側壁間隔物 1053、N源極延伸1054、深植入等形ND區1044A至 121388.doc -69- 200805510 1044C、場氧化物層1044、ILD 1050、金屬互連1052及障 壁金屬1051。 作為本發明之另一實施例，圖28說明一具有一無需高溫 處理或擴散而形成之淺LDD的完全隔離空乏模式NMOS 1060。在此裝置中，DN底面隔離層1062由一環狀側壁隔 離及深汲極上覆重疊，環狀側壁隔離及深汲極包含具有自 對準至閘極1071之淺ND區1068A及自對準至LOCOS場氧化 物層 1076之ND區1068B的N井 1063A及 1063B。汲極經由N+ 區1066B、金屬1074及障壁金屬1073而接觸。 N+源極區1066A鄰接側壁間隔物1069，而N源極延伸 1067自對準至位於閘極氧化物1070頂上且藉由矽化物1072 而分流之閘極1071。包含一鏈植入P型區之P井1064在N+ 源極區1066A下方橫向延伸以抑制NPN寄生導電及突返， 但並未充分地橫向延伸以在閘極1071下方上覆，因為其在 隔離增強模式橫向雙擴散金氧半導體中進行。隔離裝置之 臨限值係藉由隔離袋穴1065之摻雜濃度來設定，該摻雜濃 度較佳與P基板1061之摻雜濃度相同。 P-N二極體及接面端子 功率電路中的另一重要功能係需要箝位敏感MOS電路上 之電壓以避免由於雜訊尖及有限持續時間電壓瞬變而意外 損壞薄閘極氧化物之風險。此可以使用二極體來進行，二 極體可經參考以接地或可在一隔離槽中”浮動M，且具有一 低於受保護之任何電路或組件的崩潰電壓。通常將此等電 壓箝位稱為齊納二極體（即使實際崩潰導電機制係一突崩 121388.doc -70- 200805510 製程），且並非量子機械穿隧。吾人在本文中可交換地使 用術語"齊納"及"電壓箝位"而不必考慮接面崩潰之實體機 制。 因為使用咼温擴散來形成在習知積體電路製程中可用的 二極體，所以所得高表面濃度迫使崩潰靠近表面，其中突 朋載流子倍增可能損害敏感氧化物且不利地影響裝置可主 性或電壓穩定性。相反，本發明之二極體使用在無需高溫 擴散之情況下使用高能及鏈植入物所形成的植入式摻雜分 布，且展示在損害不太可能之塊體矽中内埋於表面之下的 突崩潰。 圖29A至圖29C說明可用一根據本發明之製程來製造的 多種齊納二極體。舉例而言，圖29A說明具有接地之陽極 連接的N+内埋箝位二極體^及〖2。二極體以使用一 p井 作為一陽極·，二極體K2使用一 P基底或p本體區作為陽 極。一極體K1之陰極包含一自對準至一乙〇(：：〇8場氧化物 層1087之N+區1083。二極體K1之陽極包含一！>井1〇84，該 P井1084具有一小κΝ+陰極1083之橫向尺寸且被橫向封閉 於Ν+陰極1〇83内。ρ井1〇84經由ILD 1〇88中之一開口而藉 由P+接觸1082連接至由金屬互連1090及障壁金屬1〇89所形 成之電極”AM。 不同於一在靠近表面處具有其峰值濃度且具有一隨著增 大之深度而單調減小之濃度的習知擴散井，？井1〇84係藉 由硼之高能離子植入而形成，且較佳藉由一包含在劑量及 能量上改變之一系列硼植入物的硼鏈植入物而形成。鏈植 121388.doc -71- 200805510 入物（雖然其可包含任何數目之植入物）係藉由兩個區（一表 面層PW1及一次表面層PWIB)而圖示於圖式中，該兩個區 係藉由經由一單一遮罩之離子植入且不使用磊晶來形成。 舉例而言，P井1084可包含表1中所描述之第一p井或第二p 井。 在二極體K2中，一植入p型陽極1〇87係形成κΝ+陰極 1085下方且橫向地含於Ν+陰極1〇85内，該^^十陰極1〇87具 有陰極連接1090及陽極連接a。ρ本體型植入物可包含一單 一高能硼植入物或一鏈植入物。舉例而言，卩井1〇87可包 含表1中所描述之P本體或ρ基底區。通常，ρ本體或ρ基底 區與P井區之間的主要差異係特殊摻雜分布，其中後者具 有一比前者更重摻雜之次表面層。 圖29B中說明一使用一ρ基底或ρ本體區作為陽極之内埋 齊納二極體的一隔離型式。二極體11〇〇包含隔離ρ型區 1103，該隔離P型區1103含有二極體1100且將其與ρ基板 1101隔離。浮動P型區1103係藉由高能植入Nd底面隔離層 1102及侧壁隔離N井1105A與1105B來隔離，側壁隔離n井 1105A與1105B具有一環狀形狀且垂直地上覆至dn層1102 上。N+陰極1106延伸越過LOCSO場氧化物區11〇8之間的 表面，且經由其與N井1105A及1105B之接觸而形成一與 DN層1102與N井1105A及1105B之隔離結構的電接觸。N+ 陰極區1106經由ILD 1109而與障壁金屬111〇接觸且藉由金 屬1111(標記為K)而與障壁金屬1110電連接。ρ本體或ρ基 底陽極1104係含於隔離P型區1103内且藉由隔離ρ型區11〇3 121388.doc -72- 200805510 内之一 P+區而接觸。此P +接觸區通常位於延伸至頁面中之 第三維中，因此其未圖示。藉由P+區1107A及1107B來促 進與非隔離P型基板1101之接觸，其在一較佳實施例中形 成一環形外接二極體1100。 圖29C之橫截面1120中說明一使用一 p井區作為陽極之内 埋齊納二極體的一隔離型式。齊納二極體112〇係形成於一 含有齊納二極體1120且將其與P型基板1121隔離之隔離p型 區1131中。浮動P型區1131係藉由高能植入ND底面隔離層 1122及側壁隔離N井1123A與1124B來隔離，側壁隔離!^井 1123 A與1124B具有一環狀形狀且垂直地上覆至dn層1122 上。N+陰極區1125延伸越過LOCSO場氧化物區1129之間 的表面，且經由其與N井1123A及1123B之接觸而形成與 DN層112與N井1123A及1123B之隔離結構的電接觸。N+陰 極區經由ILD 1Π0而與障壁金屬lm接觸且藉由金屬1128 而與P早壁金屬1127電連接。p井陽極η 24係含於隔離p型區 1131内且藉由隔離p型區1131内之一p+區而接觸，該p+區 通常在第三維中（未圖示藉由p+區1126八及1126B來促進 與P基板1121之非隔離部分的接觸，其在一較佳實施例中 形成一環形外接二極體112〇。 不同於一在靠近表面處具有其峰值濃度且具有一隨著增 大之洙度而單調減小之濃度的習知擴散井，卩井1124係藉 由硼之高能離子植入而形成，且較佳藉由一包含在劑量及 月b里上改變之一系列硼植入物的硼鏈植入物而形成。鏈植 入物（雖然其可包含任何數目之植入物）係藉由兩個區（一表 121388.doc -73- 200805510 面層PW1及一次表面層PW1B)而圖示於圖式中，該兩個區 係藉由經由一單一遮罩之離子植入且不使用磊晶而形成。 在一較佳實施例中’較深層比表面井更高度地集中。或 者，P井1124可具有一不同的摻雜分布以達成一不同的崩 潰電壓。 如圖29D之橫截面1140中所展示的在所揭示之製程中可 用的另一隔離内埋齊納二極體包含全部含於一與基板隔離 之浮島中的N井至P井接面之條帶的平行組合。二極體包含 藉由P+區1146D及1446C而接觸之多個隔離p井114从及 1144B，及藉由N+區1145A、1145B及1145C而接觸之多個 N井1143A、1143B及1143C，所有P井及N井皆位於高能植 入DN底面隔離層1142頂上。N井1143A及ll43c形成一將 整個齊納二極體與基板1141隔離之環狀結構。裝置係由 LOCOS 1149及P+基板環1146八與114沾外接。經由具有障 壁金屬1147之金屬1148來促進齊納二極體之各種條帶的互 連。 不同於在罪近表面處具有其峰值濃度且具有一隨著增 大之深度而單調減小之濃度的習知擴散井，第一 p型^ 1144A及1144B與第-时1143A、114把及1143(：一起係藉 由高能離子植入而形成’且較佳藉由一包含在劑量及心 上改變的U植人物之鏈植人物㈣成。雖錢植入物 可包含任何數目之植入步驟’但其可藉由兩個區(表面層 PW1及NW1，及次表面層pwiB&NwiB)而圖示於圖式 中。在一較佳實施例中，較深層驗⑺及請⑶比表面井更 121388.doc -74· 200805510 南度地集中’從而導致齊納二極體之崩潰發生於-適當在 表面之下的位置處。或者，具有一不同摻雜分布之一第二 p井及一第二N井可取代第-P井或第-N井或其兩者以達 成一不同的崩潰。 圖29E之橫截面116〇說明一包含隔離p型區1163之隔離p+ 至N基底内埋齊納二極體，該隔離p型區ιΐ63含有該至n 基底内埋齊納二極體且將其與p型基板1161隔離。浮動p型 區1163係藉由高能植aDN底面隔離層1162及側壁隔離n井 1165A與1165B來隔離，該等側壁隔離N井1165A與11656具 有一環狀形狀且垂直地上覆至DN層丨162上並藉由n+區 1168A及1168B來接觸。p+陽極1167A延伸越過表面且形成 與隔離P型區1163且與含有N基底1166之鏈植入p井1164的 電接觸。藉由？+1167八與1^基底1166之間的内埋界面之濃 度來確疋崩潰。P+陽極（標記為A)經由ILD 1172而與障壁 金屬1169接觸且藉由金屬117〇而與障壁金屬1169電連接。 N基底陰極1166係藉由第三維中之N+(未圖示）來接觸。藉 由P+區1167C及1167B來促進與非隔離p型基板U61之接 觸’其在一較佳實施例中形成一外接該二極體之環。 不同於一在罪近表面處具有其峰值濃度且具有一隨著增 大之深度而單調減小之濃度的習知擴散井，第一 p型井 1164係藉由棚之高能離子植入而形成，且較佳藉由一包含 在劑ϊ及能量上改變的一系列硼植入物之硼鏈植入物而形 成。鏈植入物（雖然其可包含任何數目之植入物）係藉由兩 個區（一表面層PW1及一次表面層PW1B)而圖示於圖式中， 121388.doc -75- 200805510 该兩個區係藉由經由_單—遮罩之離子植人且不使用蠢晶 而形成。在一較佳實施例中，較深層比表面井更高度地集 中，從而導致齊納二極體之崩潰發生於一適當在表面之下 的位置處。或者，一具有一不同摻雜分布之第二p井可取 代一第一 P井以達成一不同的崩潰。 製程中的另一發明之P-N二極體係用以將隔離P型袋穴浮 動至高於基板之高電壓的端子。端子邊緣之目的係在N型 側壁隔離之邊緣處使電場成形，其中通常地，側壁包含一 上覆至一高能植入DN底面隔離層上之n井。 在展示於圖30A中之實施例中，隔離p型袋穴12〇4係藉 由DN底面隔離層1202及N井1203來隔離且由P型基板1201 及P+基板環1205 A圍繞。在此實例中，端子包含在ILd 1210上橫向延伸之金屬場板1211及1212。端子具有一經界 定為自P +基板環1205A至N井1203之距離的長度LD3。 在展示於圖30B中之實施例中，隔離p型袋穴1224係藉由 DN底面隔離層1222及N井1223來隔離且由P型基板1221及 P+基板環1225A圍繞。在此實例中，端子包含在LOCOS場 氧化物層1230頂上之多晶矽場板1231及1232，及在ILD 1233上橫向延伸之金屬場板1234及1235。·在其他實施例 中’僅多晶砍或金屬場板可用於端子之P +或N井侧上。較 佳地，調整場板及其間隔之長度以增大端子之BV。端子 具有一經界定為自P+基板環1225 A至N井1223之距離的長 度LD3。在此實施例中，N井1223在LOCOS場氧化物層1230 之下橫向延伸，從而使得底部部分NW1B接近表面且形成 121388.doc -76- 200805510 一比組合之NW1與NW1B淺且更輕微摻雜的接面延伸區， 其可用來減小靠近DN層1222之邊緣的電場擁擠且因此改 良此端子之BV。 在展示於圖30C中之實施例中，隔離P型袋穴1244係藉由 DN底面隔離層1242及N井1243來隔離且由P型基板1241及 P+基板環1245A圍繞。在此實施例中，端子包含在ILD 1253及LOCOS場氧化物層1250上橫向延伸之金屬場板1251 及1252。端子具有一經界定為自P+基板環1245A至N井 1243之距離的長度LD3。在此實施例中，N井1243不在 LOCOS場氧化物層1250之下延伸。亦展示一可選多晶矽場 板1254，其上覆N井1243之邊緣且具有一位於薄氧化物 1255上的部分及一在LOCOS場氧化物層1250上延伸的部 分。與金屬場板1152結合，多晶矽場板1254允許形成在場 板與下伏矽之間具有介電質之多達三個不同厚度的場板。 在展示於圖30D中之實施例中，隔離P型袋穴1264係藉 由DN底面隔離層1262及N井1263來隔離且由P型基板1261 及P +基板環1265A圍繞。在此實施例中，端子包含連接至 N井1263且在場氧化物層1270之下延伸了 一長度LD3並與P+ 基板環1256A間隔開距離LD4的深ND區1266。端子亦可包 括在ILD 1270上延伸之金屬場板1271及1272。 在展示於圖30E中之實施例中，隔離P型袋穴1284係藉由 DN底面隔離層1282及N井1283來隔離且由P型基板1281及 P+基板環1285A圍繞。N井1283可在LOCOS場氧化物層 1290之下延伸（如所展示）以提供一由NW1B所形成之第一 121388.doc -77- 200805510 接面延伸區。在一替代實施例中，N井1283可圍繞N+區 1287(如所展示），但不在LOCOS場氧化物層1290之下横向 延伸。在此實施例中，端子亦包含連接至N井1283且在 LOCOS場氧化物層1290之下延伸了 一長度LD3並與P+基板 環1285A間隔開距離LD4的等形深ND區1286。端子亦可包 括上覆至ILD 1293上之金屬場板1291及1292。 在圖30F之實施例中，隔離P型袋穴1304係藉由DN底面 隔離層1302及N井1303來隔離且由P型基板1301及P+基板 13 0 5 A圍繞。在此實施例中，端子包含等形深ND區 1306，其包括一具有長度lD3A之在作用區域中的部分 1306八及一具有長度1^^之在1^0(：08場氧化物層1310之下 的部分1306B，且與P +基板環1305A間隔開距離LD4。 在圖30G之實施例中，隔離P型袋穴1324係藉由DN底面 隔離層13 22及N井13 23來隔離且由P型基板1321及P+基板 環1325A圍繞。在此實施例中，端子包含連接至n井1232 且在場ILD 1330之下延伸了 一長度LD3的淺N-漂移區 1326。P+基板環1325A及N_漂移區1326自對準至LOCOS場 氧化物層1331且間隔開一距離1^4。 在圖30H之實施例中，隔離p型袋穴1344係藉由DN底面 隔離層1342及N井1343來隔離且由P型基板1341A及P+基板 環1345A圍繞。在此實施例中，基板1341A包含一在 LOCOS場氧化物層1350及ILD 1351之下的區1341B，該區 1341B具有一經界定為自p+基板環1345A至N井1343之距離 的長度Lw。DN底面隔離層1342之一部分朝向p+基板環 121388.doc -78· 200805510 1345A延伸超出N井1343以有助於減小表面電場。在此實 例中，超出N井1343之DN層1342的延伸不在LOCOS 1350 之下延伸，因此DN層1342之深度在端子區域中大體上恆 定。 在圖301之實施例中，隔離P型袋穴1364係藉由DN底面 隔離層1362及N井1363來隔離且由P型基板1361A及P +基板 環1365A圍繞。在此實施例中，基板1361A包含一在ILD 1372及LOCOS場氧化物層1370之下的區1361B，該區 1361B具有一經界定為自p+基板環l365A至N井 13 63之距離 的長度Lw。DN層1362之一部分朝向P +基板環1365A延伸 超出N井1363以有助於減小表面電場。在此實例中，DN層 1362之延伸在LOCOS場氧化物層1370的一部分之下延伸， 因此DN層1362之深度在端子區域中對於LOCOS場氧化物 層1370等形。 在圖30J之實施例中，隔離p型袋穴1384係藉由dn底面 隔離層1382及N井1383來隔離且由P型基板1381A&p+基板 環1285A圍繞。在此實施例中，基板1381A包含一在 LOCOS場氧化物層1390及ILD 1391之下的區138 1B，該區 1381B具有一在P+基板環1385八與漂移區1386之間的長 度Lw，及在LOCOS場氧化物層1390與N井1383之間的 LD3。P+基板環1385A及ND區1386自對準至L0C0S場氧化 物層1390。DN層13 82之一部分朝向？+基板環1385人延伸超 出N井1383以有助於減小表面電場。可自乙〇(：〇8場氧化物 層1390阻止DN層1382以使得DN層1382之深度大體上恆定 121388.doc -79- 200805510 (如所展示），或其可替代地在LOCOS場氧化物層1390之下 延伸以使得其具有一對於LOCOS場氧化物層1390等形的深 度（如圖301之實施例中）。可包括淺ND區1386作為一自N井 1383延伸至LOCOS 1390之表面端子。 在圖30K之實施例中，隔離P型袋穴1404係藉由DN底面 隔離層1402及>1井1403來隔離且由？型基板14〇1八及？+基板 環1405A圍繞。在此實施例中，基板1401人包含一在ILd 1411之下的區1401B。DN層1402之一部分朝向p+基板環 1405A延伸超出N井1403以有助於減小表面電場。亦可包 括淺P·漂移區1406作為一自P+1405A朝向N井1403延伸之 表面端子。該端子具有一在P+基板環^…八與^漂移區 1406之邊緣之間的長度lD4，及一在漂移區14〇6之邊緣 與N井1403之間的長度lD3。 展示於圖30A至圖30K之端子實例中的各種特徵說明與 本發明之製程相容且能夠最優化隔離區之的端子。組 合來自不同圖之特徵以對於一給定實施例獲得最佳端子結 構良好地在本發明之範疇内。舉例而言，可將圖3〇b及圖 30C之多層多晶矽及金屬場板、圖3〇1之等形DN層，及圖 301之N漂移區全部組合，且所揭示之元件的許多其他組合 亦為可能的。修改根據已知處理技術所展示的結構亦在本 發明之靶驁内。舉例而言，可能在所展示之單一金屬層上 添加金屬互連層，且將此等層用作場板之額外層級。另外 可能由替代的場介電機制（諸如沈積及/或凹人的場氧化物） 來取代LOCOS場氧化物。 121388.doc 200805510 雖然已描述了本發明之特定實施例，但應瞭解此等實施 例僅為說明性的，且並非限制。熟習此項技術者將易瞭解 根據本發明之廣泛原理的許多額外或替代實施例。 【圖式簡單說明】 圖1A至圖1G為用於高電壓及功率應用中之各種nm〇S開 關-負載拓撲的示意圖：圖1A展示一具有接地本體之低端 開關（LSS);圖1B展示一具有一整體源極-本體短路之隔離 或刀政低端開關（LSS);圖1C展示一具有一接地本體之高 端開關（HSS);圖1D展示一具有一整體源極-本體短路之隔 離或分散高端開關（HSS);圖1E展示一具有一接地本體之 傳輸電晶體；圖1F展示一具有整體源極-本體短路之隔離 或分散AC開關；圖1G展示一具有本體偏壓產生器之隔離 AC開關。 圖2A至圖2D說明橫向MOS裝置中之突返的各種態樣。 圖2A為一具有一寄生NPN之一示意上覆之裝置的橫截面 圖，圖2B說明展示於圖2A中之裝置中之衝擊離子化的現 象；圖2C為裝置之電氣特徵的id_Vds圖；圖2]3為裝置之示 意表示。 圖3A至圖3G說明一用於製造橫向雙擴散金氧半導體裝 置的習知製程。圖3A展示完整裝置之橫截面圖；圖36說 明一自對準本體植入物；圖3C說明一本體擴散；圖3D說 明使用一傾斜植入物的自對準本體之形成；圖犯說明一非 自對準本體植入物；圖3F說明一本體擴散之階段；圖3(3說 明一非自對準閘極之形成。 121388.doc -81- 200805510 圖4A至圖41為坑明一用於一 ^ 猫日日層之一高溫接面隔離之 習知製程的一糸列橫截面圖。 圖5A至圖5C為說明一非隔 开N離杈向雙擴散金氧半導體 -低溫製造的-系列橫截面圖。 &牛導體之 圖ό說明一具有一非高斯 丄开及一專形Ν型漂移區之非 隔離橫向雙擴散金氧半導體的橫戴面圖。 之非 圖7為一具有一非高斯ρ型 、 生开及一包含一等形Ν型鏈植入 井之漂移區之非隔離措命镂掖 、 ―枳向雙擴散金氧半導體的橫截面圖。 圖8為一具有一非高斯ρ型 一 生开及一均一 Ν型漂移區之非 離橫向雙擴散金氧何體的橫截面圖。 ^ 圖9為一具有一非高斯ρ 一 主开及包含一均一Ν型鏈植入 井之漂移區之非隔離橫向雙擴散金氧半導體的橫截面圖。 圖心至圖刚為_具有—作為雙擴散金氧半導體本體 之非而斯P型井及一突崩益k , 大朋柑位及極之非隔離橫向雙擴散金 氧半導體的橫截面圖。在円1(^由 ^ 八、 ^在圖10八中，雙擴散金氧半導體具 有一淺N-漂移汲極區。名闰 在圖10B中，雙擴散金氧半導體具 有-作為-沒極延伸之均__深漂移^在圖i〇c中， 雙擴散金氧半導體且右—从& 、t 有作為一 >及極延伸之等形n型漂移 區0在圖1 0D中，簪雜私人#、上、苦儿 擴政金虱半導體具有一作為汲極延伸 之等形N型井。 圖11A至圖11D說明一使用一ρ本體（或ρ基底）之非隔離橫 :雙擴散金氧半導體之突崩箝位的態樣。圖11A為裝置之 知、截面圖’圖11B為裝置之示意表示。圖叫展示裝置之 lD-VDS電氣特徵。圖11D展示高電壓下之裝置中的等位分 121388.doc -82 - 200805510 布。 圖12為一具有一分級汲極之非隔離延伸汲極pM〇s的橫 截面圖。 圖13為一具有一分級汲極之非隔離延伸汲極]^以[〇8的橫 截面圖。 圖14為一非隔離延伸汲極CMOS的橫截面圖。 圖15A至圖15C為說明一橫向渠溝雙擴散金氧半導體之 製造的一系列橫截面圖。 圖16A及圖16B分別為展示一具有一均一深N型漂移汲極 之木溝k向雙擴散金氧半導體之構造的橫截面圖及俯視 圖0 圖17A至圖17F說明一渠溝橫向雙擴散金氧半導體之變 體。圖17A展示相鄰N井汲極之p本體。圖17B展示p本體與 N井汲極之最小場氧化物間隔。圖nc展示一延伸的均一 漂移區。圖17D展示一延伸的等形漂移區。圖nE展示一 上覆一 P本體的N井汲極。圖17F展示一不具有^^井汲極之 裝置。 圖18A至圖18C說明一由一汲極圍繞之渠溝橫向雙擴散 金氧半導體的構造。圖17人為_橫截面圖。圖17β為一具 有一減小之本體寬度之裝置的平面圖。圖1?c為—具有交 錯源極-本體接觸之装置的平面圖。 圖19A至圖19C為說明—隔離橫向雙擴散金氧半導體之 製造的一系列橫截面圖。 圖2 0為一具有一等形深漂移汲極區之隔離橫向雙擴散金 121388.doc •83- 200805510 氧半導體的橫截面圖。 圖21為一具有一作為一漂移没極區之鏈植入N井之隔離 橫向雙擴散金氧半導體的橫截面圖。 圖22為一具有一淺N漂移汲極區之隔離橫向雙擴散金氧 半導體的橫截面圖。 圖23為一具有一均一深漂移汲極區之高電壓JFET的橫截 面圖。 圖24為一具有一淺LDD之空乏模式NMOS的橫截面圖。 圖25為一具有一均一深漂移汲極區之空乏模式NMOS的 橫截面圖。 圖26為一具有一等形深漂移汲極區之空乏模式NMOS的 橫截面圖。 圖27A至圖27C為一具有一次表面源極屏蔽之空乏模式 NMOS之變體的橫截面圖。圖27A展示一具有一淺LDD汲 極之裝置。圖27B展示一具有一均一深漂移汲極之裝置。 圖27C展示一具有一等形深漂移汲極之裝置。 圖28為一具有一淺LDD之隔離空乏模式NMOS的橫截面 圖。 圖29A至圖29E為各種齊納箝位二極體之橫截面圖。圖 29A展示一具有一非隔離N+至P井及一 N+至P基底或P本體 之裝置。圖29B展示一具有一隔離N+至P基底或P本體之裝 置。圖29C展示一具有一隔離N+至P井之裝置。圖29D展示 一具有一多條帶隔離N井至P井内埋齊納二極體之裝置。圖 29E展示一具有一隔離P +至N基底之裝置。 121388.doc •84- 200805510 圖30A至圖3 OK為一隔離P型袋穴之高電壓端子的橫截面 圖。 【主要元件符號說明】 1 電路 2 NMOS 3 負載 4 電流感測電阻器 5 汲極至本體二極體 10 電路 12 NMOS 13 負載 14 感測電阻器 15 汲極至本體二極體 20 電路 22 NMOS 23 負載 25 二極體 30 電路 32 NMOS 33 負載 35 汲極至本體二極體 40 傳輸電晶體 41 NMOS 42 源極至本體二極體 121388.doc -85- 200805510 43 汲極至本體二極體 45 電路 46 NMOS電晶體 47 NMOS電晶體 48 二極體 49 二極體 50 電路 51 對稱NMOS裝置 52 BBG電路 53 NMOS電晶體 54 NMOS電晶體 55 汲極至本體二極體 56 源極至本體二極體 59 汲極二極體 60 輕微摻雜汲極NMOS 61 P型基板 62 P+基板接觸 63 N+源極 64 N+汲極 65 N-漂移區 66 寄生NPN雙極電晶體 67 基板電阻 68 基板電阻 69 閘極 121388.doc ·86· 200805510 121388.doc 71 專位曲線 72 箭頭 73 同心輪廓線 75 曲線圖 76 曲線 77 曲線 78 曲線 79 曲線 80 曲線 81 曲線 85 電路 86 NMOS 87 寄生NPN 88 基極短路電阻器 90 隔離雙擴散金氧半導體裝置 91 P型基板 92 蠢晶層 93 PB區 94 N+汲極接觸 95 N-漂移區 96 N+源極 97 P+本體接觸 98 閘極多晶砍 99 閘極氧化物 ioc -87- 200805510 100 橫截面 101 圖案化光阻 102 淺層 105 橫截面 106 擴散 120 非自對準雙擴散金氧半導體 122 蠢晶層 123 曲線 124 接面 125 閘電極 126 閘極氧化物 127A 閘極邊緣 127B 閘極邊緣 128 圖案化光阻 129 淺硼植入物 131 P型基板 132 光阻 133 砷或銻 134 光阻 135 硼 136A 銻NBL層 136B NBL區 136C 内埋層NBL 137A 删PBL層 -88 - 121388.doc 200805510 137B PBL 137C P型内埋層PBL 138 氧化物 139 蠢晶層 140 填植入物 141 遮罩 142 硼植入物 143 光阻遮罩 144 N型沈降擴散 145 P型隔離區 200 非隔離橫向雙擴散金氧半電晶體 201 基板 202 光阻 203 等形漂移區 203A 較淺部分 203B 較深部分 203C 較深部分 204 場氧化物層 205 光阻遮罩 206 第一 N井 207 第一 N井 208 閘極 209 閘極氧化物 220 汲極中心橫向雙擴散金氧半導體 121388.doc -89- 200805510 222 場氧化物層 223 漂移物 224B p井 224A p井 225 閘極氧化物 226 多晶石夕閘極 227 矽化物 228 N +源極 229 P+本體接觸 230 輕微掺雜延伸 231 金屬互連 232 接觸障壁金屬 233 層間介電質 235 N井汲極 236 N + >及極 240 非隔離橫向雙擴散金氧半導體 242 場氧化物層 243A 非作用區域 243B 作用區域 244A p井 244B p井 245 閘極氧化物 246 多晶矽閘極 247 矽化物 121388.doc -90- 200805510
248 N +源極 249 P+本體接觸 250 輕微摻雜延伸 251 金屬互連 252 接觸障壁金屬 253 ILD 256 N +没極 260 非隔離橫向雙擴散金氧半導體 263 漂移物 264A p井 264B p井 265 N井沒極 266 多晶矽閘極 267 矽化物 268 N+源極 269 P+本體接觸 270 輕微摻雜延伸 271 金屬互連 271A 源極金屬互連 271C 源極金屬互連 272 接觸障壁金屬 276 N+汲極 280 非隔離橫向雙擴散金氧半導體 282 ILD 121388.doc •91- 200805510 283 鏈植入N井 284A p井 284B p井 285 閘極氧化物 286 多晶矽閘極 287 矽化物 288 N+源極 289 P+本體接觸 290 輕微摻雜延伸 291 金屬互連 291A 本體金屬互連 291B 源極金屬互連 292 接觸障壁金屬 296 N+汲極 300 橫向雙擴散金氧半導體 302 p井 303 P+本體接觸 304 N+源極 305 N源極延伸 306 側壁間隔物 307 閘極氧化物 308 多晶矽閘極 309 矽化物 310 淺N-漂移物 121388.doc -92- 200805510 311 N+汲極 312 障壁金屬 313 金屬互連 315 ILD 319 p井 320 突崩箝位橫向雙擴散金氧半導體 330 高能植入漂移物 334 P井箝位 340 突崩箝位橫向雙擴散金氧半導體 342B P井箝位 350 等形高能植入漂移物 362B P井箝位 370A 鏈植入N井 380 橫向雙擴散金氧半導體 382 p井 383 P+本體接觸 384 N +源極 385 N源極延伸 386 側壁間隔物 387 閘極氧化物 388 閘極 389 矽化物 391 ILD 392 N-漂移區域 121388.doc -93- 200805510 393 N+汲極 394 P基底或P本體 395 金屬互連 396 障壁金屬 400 子電路示意圖 401 NMOS 402 二極體 403 齊納二極體 410 ID - V D s特徵 411 曲線 412 曲線 413 曲線 414 曲線 415 曲線 416 曲線 417 曲線 418 曲線 430 橫截面圖 432 閘極氧化物 433 閘極 435 漂移區 437 P型層 438 等位線 439 汲極 121388.doc -94- 200805510 440 N-漂移物 450 非隔離延伸汲極PMOS 452A N井 452B N井 453 N+井接觸 454 源極 455 輕微摻雜源極區域 456 場氧化物層 457 閘極氧化物 458 閘極 459 石夕化物 460 側壁間隔物 461 ILD 462 汲極延伸或漂移區 463 P+汲極 464 障壁金屬 465 金屬互連 466 可選PB層 469 二極體 470 非隔離延伸汲極NMOS 472A p井 472B p井 473 N+井接觸 474 源極 -95- 121388.doc 200805510 475 輕微摻雜源極區 476 場氧化物層 477 閘極氧化物 478 閘極 479 矽化物 480 側壁間隔物 481 ILD 482 汲極延伸或漂移區 483 N+汲極 484 障壁金屬 485 金屬互連 486 可選NB層 498 可選N型區 499 P型區 500A PMOS 500B NMOS 502 N井 503 p井 504A N井接觸 504B N+沒極 505A 源極 505B 汲極 505C P井接觸 506 源極延伸 121388.doc -96- 200805510 507A 漂移區 507B 漂移區 508 源極延伸 509A 漂移區 509B 漂移區 510A 閘極氧化物 510B 閘極氧化物 511A 閘極 511B 閘極 516 場氧化物層 550 LTDMOS 551 基板 552 渠溝閘極 553 閘極氧化物 554 多晶矽閘極 555 深漂移（ND)區 555A 區 555B 區 556 圖案化光阻 557 可選N井 559 P型本體 560A N +源極區 560B N +源極區 560C 汲極接觸 121388.doc -97- 200805510 561A P+本體接觸 561B P+本體接觸 580 橫向渠溝雙擴散金氧半導體 581 P基板 582 深N型漂移區 582A 部分 582B 部分 583 P本體 584 閘極氧化物 585 閘極多晶矽 586A P+基板接觸 586B P+本體接觸 587A N+汲極接觸 587B N +源極 588 障壁金屬 589 互連金屬 590 ILD 591 可選N井汲極 601 封閉ND區 602A P+基板環 602B P+本體接觸區 603 P本體區 604A 可選N井區 604B 可選N井區 -98- 121388.doc 200805510 605A N+汲極接觸 605B N+汲極接觸 605C N +源極區 605D N +源極區 606 源極接觸 607 接觸窗 608 渠溝多晶矽 609 渠溝 620 汲極中心LTDMOS 621 P型基板 622 漂移區 623 N井深汲極區 624 閘極氧化物 625 渠溝閘極多晶矽 626A 鏈植入P型本體 626B 鏈植入P型本體 626C 鏈植入P型本體 626D 鏈植入P型本體 627B P+本體接觸區 627C P+本體接觸區 628A N+源極區 628B N +源極區 628C N +源極區 628D N+源極區 121388.doc -99- 200805510
628E N+汲極接觸區 629 障壁金屬 630 互連金屬 631 ILD 641 P型基板 642A 等形ND區 642B 等形ND區 643 深汲極區 644 閘極氧化物 645 渠溝閘極多晶矽 646A 鏈植入P型本體 646B 鏈植入P型本體 646C 鏈植入P型本體 646D 鏈植入P型本體 647A P+本體接觸區 647B P+本體接觸區 648A N +源極區 648B N +源極區 648C N +源極區 648D N +源極區 648E N+汲極接觸區 649 障壁金屬 650 互連金屬 651 ILD 121388.doc -100- 200805510 652 場氧化物層 660 LTDMOS 661 P型基板 662 ND區 662A 漂移區 663 可選N井 664 閘極氧化物 665 渠溝閘極多晶砍 666A P型本體 666B P型本體 667 P+本體接觸 668A N+源極區 668B N +源極區 668C N+汲極接觸 669 障壁金屬 670 互連金屬 671 ILD 680 LTDMOS 681 P型基板 682A 等形植入漂移區 682B 等形植入漂移區 682C 等形植入漂移區 683 可選深汲極 684 閘極氧化物 121388.doc -101 - 200805510 685 渠溝閘極多晶矽 686A P型本體 686B P型本體 687 P+本體接觸 688A N +源極區 688B N +源極區 688C N+汲極 689 障壁金屬 690 互連金屬 691 場氧化物層 700 LTDMOS 701 P型基板 702 高能植入漂移區 703 N井 704 閘極氧化物 705 渠溝閘極多晶矽 706A 鏈植入P型本體區 706B 鍵植入P型本體區 706C 鍵植入P型本體區 706D 鏈植入P型本體區 707A P+本體接觸 707B P+本體接觸 708A N +源極區 708B N +源極區 121388.doc -102- 200805510 708C N+源極區 708D N +源極區 708E N+汲極接觸 709 障壁金屬 710 互連金屬 711 ILD 720 LTDMOS 721 P型基板 722 漂移區 722A 狹縮之部分 722B 狹縮之部分 724 閘極氧化物 725 渠溝閘極多晶矽 726A 鏈植入P型本體區/P型本體區 726B P本體/P型本體區 726C P型本體區 726D P型本體區 727B P +本體接觸 728A N +源極區 728B N+源極區 728C N+源極區 728D N +源極區 728E N+汲極接觸 729 障壁金屬 121388.doc -103 - 200805510 730 互連金屬 731 ILD 760 LTDMOS 762A 狹縮之部分 762B 狹縮之部分 762C 狹縮之部分 762D 狹縮之部分 763 可選深N井汲極 764 閘極氧化物 765 渠溝閘極多晶矽 766 鏈植入P型本體 767A P+本體接觸 767B 基板接觸 768A N+汲極接觸 768B N+源極 769 障壁金屬 770 互連金屬 771 場氧化物層 772 ILD 780 LTDMOS 787 源極接觸 788 分離接觸 789 接觸窗 791 渠溝 121388.doc -104- 200805510 807 本體接觸 808 源極接觸 809 接觸窗 811 渠溝 840 隔離橫向雙擴散金氧半導體 841 P型基板 842 DN隔離層 843 隔離袋穴 844 場氧化物層 845 光阻 846 光阻遮罩 847 P型井 848 光阻 849 ND區 860 隔離對稱橫向雙擴散金氧半導體 861 周圍基板 862A 較深部分 862B 較深部分 862C 較淺部分 863 隔離P型袋穴 864 等形ND區 865 鏈植入P井 866 輕微摻雜區 867A N +源極區 121388.doc -105- 200805510 867B N+源極區 867C N+>及極區 868A P +區 868B P+區 869 側壁間隔氧化物 870 閘極氧化物 871 多晶秒閘極 872 閘極石夕化物 873 LOCOS氧化物 874 障壁金屬 875 金屬 878 N井 880 隔離橫向雙擴散金氧半導體 881 基板 882 DN隔離層 883 N井 884 鏈植入P井 885 P型袋穴 886 輕微摻雜N區 887A N +源極區 887B N +源極區 887C N +沒極區 888A P+區 888B P+區 121388.doc -106- 200805510 889 侧壁間隔氧化物 890 閘極氧化物 891 多晶矽閘極 892 閘極矽化物 893 ILD 894 障壁金屬 895 金屬 900 隔離橫向雙擴散金氧半導體 901 接觸基板 902 DM 903A N井 903B N井 904 鏈植入P井 905 P型袋穴 906 輕微摻雜N區 907A N +源極區 907C N+>及極區 908A P+區 908B P+區 909A 淺N-型區 909B 淺N-型區 909C N-漂移區 910 側壁間隔氧化物 911 閘極 -107- 121388.doc 200805510 912 多晶碎閘極 913 閘極石夕化物 914 ILD 915 障壁金屬 916 金屬 920 JFET 921 P型基板 922 ND區 923 可選N井 924A N+區 924B N+區 925A P+基板接觸區 925B P+區 926 P本體或P基層 927 障壁金屬 928 互連金屬 929 ILD 940 空乏模式NMOS 941 輕微摻雜基板 942A N-漂移區 942B N_漂移區 943 可選N井深汲極 944A N+源極 944B N+汲極 121388.doc -108- 200805510 945 P+基板接觸區 946 側壁間隔物 947 閘極氧化物 948 閘極 949 可選矽化物 950 障壁金屬 951 金屬互連 952 ILD 953 金屬場板 954 源極延伸 955 閘氧化物層 956 P型層 960 空乏模式NMOS 961 輕微摻雜基板 962 深植入ND區 963 可選深汲極N井 964A N+源極區 964B N +〉及極區 965 P+基板接觸 966 N源極延伸 967 側壁間隔物 968 閘極氧化物 969 閘極 970 場氧化物層 121388.doc -109- 200805510
971 ILD 972 障壁金屬 973 金屬互連 974 金屬場板 980 空乏模式NMOS 981 輕微摻雜基板 982 深植入等形ND區 982A 漂移區 982B 部分 982C 部分 982D 部分 983 可選深汲極N井 984A N+源極區 984B N + >及極區 985 P+基板接觸 986 N源極延伸 987 側壁間隔物 988 閘極氧化物 989 閘極 990 可選閘極矽化物 991 場氧化物層 992 障壁金屬 993 金屬互連 994 ILD 121388.doc -110- 200805510 1000 空乏模式NMOS 1001 輕微摻雜基板 1002A 鏈植入P井 1002B 鏈植入P井 1003 N井深沒極 1004 輕微摻雜N源極延伸 1005 淺LDD漂移區 1006 側壁氧化物 1007 閘極氧化物 1008 閘極多晶矽 1009 閘極矽化物 1010 LOCOS場氧化物層 1011 ILD 1013 障壁金屬 1014 金屬互連 1015A N +源極區 1015B N+汲極 1020 空乏模式NMOS 1021 輕微掺雜基板 1022 次表面屏蔽 1022A 鏈植入P井 1022B 鏈植入P井 1023A N +源極區 1023B N+汲極 -Ill- 121388.doc 200805510 1024 鏈植入深汲極N井 1025 深植入均一 ND區 1026 N源極延伸 1027 側壁間隔物 1028 閘極氧化物層 1029 閘極 1030 閘極碎化物 1031 障壁金屬 1032 金屬互連 1033 ILD 1034 場氧化物層 1036 等形深ND區 1040 空乏模式NMOS 1041 輕微摻雜P基板 1042A P井 1042B 較深部分 1043 鏈植入深汲極N井 1044C 深植入等形ND區 1044A 深植入等形ND區 1045A N+源極區 1045B N+〉及極區 1046 薄閘極氧化物 1047 閘極 1048 可選閘極矽化物 -112- 121388.doc 200805510 1049 LOCOS場氧化物層 1050 ILD 1051 障壁金屬 1052 金屬互連 1053 側壁間隔物 1054 N源極延伸 1060 完全隔離空乏模式NMOS 1061 P基板 1062 DN底面隔離層 1063A N井 1063B N井 1064 p井 1065 隔離袋穴 1066A N +源極區 1066B N+區 1067 N源極延伸 1068A 淺ND區 1068B ND區 1069 側壁間隔物 1070 閘極氧化物 1071 閘極 1072 矽化物 1073 障壁金屬 1074 金屬 121388.doc -113- 200805510 1076 LOCOS場氧4匕物層 1082 P+接觸 1083 N+區 1084 p井 1087 LOCOS場氧>ί匕物層 1088 ILD 1089 障壁金屬 1090 金屬互連 1100 二極體 1101 Ρ基板 1102 DM 1103 P型區 1104 P本體或P基底陽極 1105A 側壁隔離N井 1105B 側壁隔離N井 1106 N+陰極 1107A P+區 1107B P +區 1108 LOCOS場氧4匕物區 1109 ILD 1110 障壁金屬 1111 金屬 1120 橫截面 1121 P型基板 121388.doc -114- 200805510 1122 高能植入DN底面隔離層 1123A 側壁隔離N井 1123B 側壁隔離N井 1124 P井陽極 1125 N+陰極區 1126A P+區 1126B P+區 1127 障壁金屬 1128 金屬 1129 LOCOS場氧 匕物區 1130 ILD 1131 隔離Ρ型區 1140 橫截面 1141 基板 1142 高能植入DN底面隔離層 1143A Ν井 1143B Ν井 1143C Ν井 1144A Ρ井 1144B Ρ井 1145A Ν+區 1145B Ν+區 1145C Ν+區 1146A Ρ+基板環 121388.doc -115- 200805510 1146B P+基板環 1146D P+區 1147 障壁金屬 1148 金屬 1149 LOCOS 1160 橫截面 1161 P型基板 1162 高能植入DN底面隔離層 1163 浮動P型區 1164 鏈植入P井 1165A 側壁隔離N井 1165B 側壁隔離N井 1166 N基底 1167A P+陽極 1167B P+區 1167C P+區 1168A N+區 1168B N+區 1169 障壁金屬 1170 金屬 1172 ILD 1201 P型基板 1202 DN底面隔離層 1203 N井 -116- 121388.doc 200805510 1204 P型袋穴 1205A P +基板環 1210 ILD 1211 金屬場板 1212 金屬場板 1221 P型基板 1222 DN底面隔離層 1223 N井 1224 P型袋穴 1225A P+基板環 1230 LOCOS場氧4匕物層 1231 多晶碎場板 1232 多晶碎場板 1233 ILD 1234 金屬場板 1235 金屬場板 1241 P型基板 1242 DN底面隔離層 1243 N井 1244 隔離P型袋穴 1245A P+基板環 1250 LOCOS場氧4匕物層 1251 金屬場板 1252 金屬場板 121388.doc - 117- 200805510 1254 可選多晶碎場板 1255 薄氧化物 1261 P型基板 1262 DN底面隔離層 1263 N井 1264 P型袋穴 1265A P+基板環 1266 深ND區 1270 ILD 1271 金屬場板 1272 金屬場板 1281 P型基板 1282 DN底面隔離層 1283 N井 1284 P型袋穴 1285A P+基板環 1286 深ND區 1287 N+區 1290 LOCOS場氧化物層 1291 金屬場板 1292 金屬場板 1293 ILD 1301 P型基板 1302 DN底面隔離層 121388.doc -118- 200805510 1303 N井 1304 P型袋穴 1305A P+基板環 1306A 部分 1306B 部分 1310 LOCOS場氧4匕物層 1321 P型基板 1322 DN底面隔離層 1323 N井 1324 P型袋穴 1325 A P+基板環 1326 N -漂移區 1331 LOCOS場氧化*物層 1341A P型基板 1341B 區 1342 DN底面隔離層 1343 N井 1344 P型袋穴 1345A P+基板環 1350 LOCOS場氧化物層 1351 ILD 1361A P型基板 1361B 區 1362 DN層 -119- 121388.doc 200805510 1363 Ν井 1364 Ρ型袋穴 1365A Ρ +基板環 1370 LOCOS場氧化物層 1372 ILD 1381A P型基板 1382 DN層 1383 N井 1384 Ρ型袋穴 1385A Ρ+基板環 1386 Ν-漂移區 1390 LOCOS場氧 匕物層 1391 ILD 1401A P型基板 1401B 區 1402 DN層 1403 N井 1404 Ρ型袋穴 1405A Ρ+基板環 1406 淺Ρ -漂移區 1411 ILD ΚΙ N+内埋箝位二極體 Κ2 N+内埋箝位二極體 NW1 表面層 121388.doc -120- 200805510
NW1B PW1 PW1B 次表面層 頂部部分 次表面部分 121388.doc -121 -

Claims (1)

  1. 200805510 十、申請專利範圍： 1. -種在-半導體基板中製造—橫向雙擴散金氧半電晶體 之製程’該基板具有一第一導電類型且不包含一蟲晶 層，該製程包含： 在省基板之一表面處形成一場氧化物層； 在與該場氧化物層橫向間隔開的該基板之該表面上形 成一第一遮罩層； 將-第—導電類型《一摻雜物植入至該基板中以形成 該第二導電類型之-等形漂移區，該漂移區具有：一第 車乂冰邛分，其在靠近該場氧化物層之一第一邊緣之一 :域中；-第二較深部分，其在靠近該場氧化物層之— 第-邊緣之-區域中；‘及_較淺部分，其在該場氧化物 層之下； 在該漂移區之該第-較深部分及該第二較深部分與鄰 近》亥你移區之该第—較深部分的該基板之一區域上形成 一第二遮罩層； 植入"亥第一導電類型之摻雜物以形成一本體區； ^忒冰移區之該第一較深部分上且在該本體區與該潭 移區之㈣-較深部分之間的該基板之—區域上形成一 閘極介電層；及 在該閘極介電層上形成一閘極。 月求項1之製程，其進一步包含植入該第二導電類型 之=雜物以在該等形漂移區中形成一第二井。 如明求項1之製程，其包含在該閘極介電層及該場氧化 121388.doc 200805510 物層之一部分上形成一閘極。 4. 一種形成於一第一導電類型之一半導體基板中的橫向雙 擴散金氧半導體裝置，該基板不包含一磊晶層，該裝置 包含： 一場氧化物層，其在該基板之一表面處，該場氧化物 層具有第一及第二邊緣； 一第二導電類型之一等形漂移區，其下伏該場氧化物 區且延伸超出該場氧化物區之該等邊緣，該漂移區包 含·一淺部分’其在該場氧化物區之下；一第一深部 夂，其鄰近该場氧化物區之一第一邊緣；及一第二深部 分，其鄰近該場氧化物區之一第二邊緣，該等深部分比 該淺部分更深地延伸至該基板中； 該第一導電類型之一本體區，其鄰近於鄰近該漂移區 之該第一深部分的該基板之該表面而定位； 該第二導電類型之一源極區，其鄰近於該本體區内之 該基板的該表面而形成，該源極區係藉由一通道區而與 該漂移區之該第一深部分分離； 一閘極介電層及一上覆該通道區之閘極；及 該第二導電類型之一汲極區，其鄰近該基板之該表 面’該汲極區之至少一部分位於該漂移區之該第二深部 分中。 5·如請求項4之橫向雙擴散金氧半導體裝置，其中該漂移 區包含以不同能量植入之一垂直系列之摻雜區。 6.如請求項5之橫向雙擴散金氧半導體裝置，其中在該基 121388.doc -2- 200805510 板中奴深之一摻雜區的一摻雜濃度大於在該基板中較淺 之摻雜區的一摻雜濃度。 7·如请求項4之橫向雙擴散金氧半導體裝置，其中該本體 區包合以不同能量植入之一垂直系列之摻雜區。 8·如凊求項7之橫向雙擴散金氧半導體裝置，其中在該基 板中較深之一摻雜區的一摻雜濃度大於在該基板中較淺 之一摻雜區的一摻雜濃度。 9·如凊求項4之橫向雙擴散金氧半導體裝置，其中該汲極 區包含以不同能量植入之一垂直系列之摻雜區。 1〇·如睛求項9之橫向雙擴散金氧半導體裝置，其中在該基 板中幸乂深之一摻雜區的一摻雜濃度大於在該基板中較淺 之一摻雜區的一摻雜濃度。 11·如請求項4之橫向雙擴散金氧半導體裝置，其中該汲極 區係形成於该％氧化物層之一中心開口中，且該源極區 及該本體區橫向圍繞該場氧化物層。 12. —種形成於一第一導電類型之一半導體基板中之橫向雙 擴散金氧半導體裝置，該基板不包含一磊晶層，該裝置 包含： 一第二導電類型之一漂移區，該漂移區包含以不同能 量植入之一垂直系列之摻雜區； 該第一導電類型之一本體區，其鄰近於該基板之表面 且鄰近於該漂移區而定位； 該第二導電類型之一源極區，其鄰近於該本體區内之 該基板的該表面而形成，該源極區係藉由一通道區而與 121388.doc 200805510 該漂移區分離； 一閘極介電層及一上覆該通道區之閘極；及 該第二導電類型之一汲極區，其鄰近於該基板之該表 面而定位且藉由該漂移區之一部分而與該通道區分離。 13.如請求項12之橫向雙擴散金氧半導體裝置，其中在該基 板中杈深之一摻雜區的一摻雜濃度大於在該基板中較淺 之一摻雜區的一摻雜濃度。 14·如凊求項12之橫向雙擴散金氧半導體裝置，其中該漂移 區之一底部接面係平坦的。 15.如請求項12之橫向雙擴散金氧半導體裝置，其中該本體 區包含以不同能量植入之一垂直系列之摻雜區。 16_如請求項15之橫向雙擴散金氧半導體裝置，其中在該本 體區内，在該基板中較深之一摻雜區的一摻雜濃度大於 在遠基板中較淺之一摻雜區的一摻雜濃度。 17. —種形成於一第一導電類型之一半導體基板中的橫向雙 擴散金氧半導體裝置，該基板不包含一磊晶層，該裝置 包含： 一第二導電類型之一漂移區； 该第一導電類型之一本體區，其鄰近於該基板之表面 且鄰近於該漂移區而定位； 該第二導電類型之一源極區，其鄰近於該本體區中之 該基板的該表面而形成，該源極區係藉由一通道區而與 該漂移區分離； 一闊極介電層及一上覆該通道區之閘極； 121388.doc -4- 200805510 »亥第—導電類型之一汲極區，其鄰近於該漂移區及該 基板之該表面而定位；及 °亥第導電性之一深區，其位於該汲極區之下，該深 區之一摻雜濃度一大於該基板之一摻雜濃度。 18·如請求項17之橫向雙擴散金氧半導體裝置，其中該第一 導電類型之該深區包含以不同能量植入之一垂直系列之 推雜區。 19·如請求項18之橫向雙擴散金氧半導體裝置，其中在該深 區内，在該基板中較深之一摻雜區的一摻雜濃度大於在 該基板中較淺之一摻雜區的一摻雜濃度。 2〇_如請求項17之橫向雙擴散金氧半導體裝置，其中該本體 區包含以不同能量植入之一垂直系列之摻雜區。 21·如請求項20之橫向雙擴散金氧半導體裝置，其中在該本 體區内，在該基板中較深之一摻雜區的一摻雜濃度大於 在該基板中較淺之一摻雜區的一摻雜濃度。 22·如請求項17之橫向雙擴散金氧半導體裝置，其進一步包 含： 一場氧化物層’其在該基板之一表面處，該場氧化物 層具有第一及第二邊緣；且 其中該漂移區係等形的且下伏該場氧化物區，該漂移 區延伸超出該場氧化物區之該等邊緣，該漂移區包含一 淺部分，其在該場氧化物區之下；一第一深部分，其鄰 近該場氧化物區之一第一邊緣；及一第二深部分，其鄰 近該場氧化物區之一第二邊緣的，該等深部分比該淺部 121388.doc 200805510 分更深地延伸至該基板中。 23. 24. 25. 如請求項22之橫向雙擴散金氧半導體裝置，其中該漂移 區包含以不同能量植入之一垂直系列之摻雜區。 如請求項23之橫向雙擴散金氧半導體裝置，其中在該基 板中較深之一摻雜區的一摻雜濃度大於在該基板中較淺 之一摻雜區的一摻雜濃度。 一種延伸汲極MOSFET，其包含·· 一場氧化物層，其係形成於一半導體基板之一表面 處，開口係形成於該場氧化物層中，該開口係以該氧 化物層之邊緣為界線； 一第一導電類型之一井，其係形成於該基板中，該 井包含至少兩個植入摻雜區，該等掺雜區之至少一者 為杯形且在该場氧化物層中心該開口下方延伸； 下文之區係形成於該井中： 一第二導電類型之一汲極區，其鄰近於該基板之該 表面而定位； 該第二導電類型之一漂移區，其鄰近於該基板之該 表面及該汲極區而定位，該漂移區之一摻雜濃度低於 該汲極區之一摻雜濃度； 該第二導電性之一源極區，其鄰近於該基板之該表 面而定位，該源極區係藉由一通道區而與該漂移區分 離； 一閘極介電層，其在該通道區上；及 一閘極，其在該閘極介電層上。 121388.doc -6 - 200805510 26. 如請求項25之延伸汲極M0SFET，其中該杯形摻雜區之 一摻雜濃度大於位於該杯形摻雜區上之至少一摻雜區之 一摻雜濃度。 27. 如請求項25之延伸汲極MOSFET，其中該汲極區由該通 道區橫向地圍繞。 28. 如請求項25之延伸汲極MOSFET，其進一步包含位於該 放極區之下的該第二導電類型之一區，第二導電性之該 區比該漂移區更深地延伸至該基板中。 29·如請求項25之延伸汲極MOSFET，其中該基板具有該第 二導電類型。 30.如請求項25之延伸汲極M0SFET，其中該基板具有該第 一導電類型。 31· —種形成於一半導體基板中之延伸汲極MQSFET，該基 板不包含一磊晶層，該MOSFET包含： 一場氧化物層，其係形成於該基板之一表面處，一開 口係形成於該場氧化物層中； 一專开> 井’其係形成於該基板中，該井包含在該場氧 化物區之下的一淺部分及在該場氧化物層中之該開口之 下的一深部分，該深部分比該淺部分更深地延伸至該基 板中； 一第一導電類型之一本體區，其鄰近該井中之該基板 的該表面； 一第二導電類型之一源極區，其鄰近該本體區内之該 基板的該表面； 121388.doc 200805510 ,亥第一導電類型之一没極區，其鄰近該井中之該基板 的該表面； -閉極及-閘極介電層，其上覆該井中之該基板之該 表面’該閘極上覆一通道區； 該第二導電類型之一第一沒極延伸，其自該沒極橫向 延伸至該通道區；及 σ亥第一 ‘電類型之一第二汲極延伸，其自該沒極橫向 延伸至該場氧化物層中之該開口之一邊緣； 其中該第一汲極延伸之一長度不同於該第二汲極延伸 之一長度。 32·如請求項31之延伸汲極^1〇81^丁，其進一步包含該第二 導電類型之一源極延伸，該第二導電類型之該源極延伸 自該源極區橫向延伸至該通道區。 33·如請求項31之延伸汲極MOSFET，其中該基板具有該第 二導電類型，且該井具有該第一導電類型。 34. 如請求項33之延伸汲極MOSFET，其中該井包含以不同 能量植入之一垂直系列之摻雜區。 35. 如清求項34之延伸沒極MOSFET，其進一步包含在該沒 極區之下的該井内之該第一導電類型之一重摻雜區，該 重摻雜區之一摻雜濃度大於圍繞該重摻雜區之該井之部 分的摻雜濃度。 3 6.如請求項31之延伸汲極MOSFET，其中該基板及該井具 有該第一導電類型。 37.如請求項36之延伸汲極MOSFET，其中該井包含以不同 121388.doc 200805510 能量植入之一垂直系列之摻雜區。 38.如請求項37之延伸汲極MOSFET，其進一步包含在該汲 極區之下的該井内之該第二導電類型之一重摻雜區，該 重摻雜區之一摻雜濃度大於圍繞該重摻雜區之該井之部 分的摻雜濃度。 39· —種形成於一第一導電類型之一半導體基板中的橫向渠 溝雙擴散金氧半導體裝置，該基板不包含一磊晶層，該 裝置包含： 一場氧化物層，其形成於該基板之一表面處，該場氧 化物層具有第一及第二開口； 一渠溝，其係形成於該基板中，該渠溝自該場氧化物 層中之該第一開口中之該基板的該表面向下延伸，該渠 溝含有一閘極及一閘極介電層； 該第一導電類型之一本體區，其鄰近於該場氧化物層 中之該第一開口中的該渠溝而形成； 一第二導電性之一源極區，其係形成於鄰近該基板之 該表面及該場氧化物層中的該第一開口中之該渠溝的該 本體區内； 該第二導電類型之一汲極區，其鄰近於該場氧化物層 中之§亥第二開口中的該基板之該表面而形成；及 該第二導電類型之一等形漂移區，其鄰接該渠溝、該 本體區及該汲極區，該漂移區包含分別在該場氧化物層 中之該第一開口及該第二開口之下的第一深部分及第二 深部分，及-在該場氧化物層之下的淺部分，該等深部 121388.doc 200805510 分比該淺部分更深地延伸至該基板中。 40.如請求項39之橫向渠溝雙擴散金氧半導體裝置，其中該 汲極區包含以不同能量植入之一垂直系列之摻雜區。 41·如請求項40之橫向渠溝雙擴散金氧半導體裝置，其中該 汲極區係等形的且在鄰近該場氧化物層中之該第二開口 的該場氧化物層之一區之下橫向延伸，該汲極區包含在 該場氧化物層中之該第二開口之下的一深部分，及在該 場氧化物層之該區之下的一淺部分，該深部分比該淺部 分更深地延伸至該基板中。 42·如請求項39之橫向渠溝雙擴散金氧半導體裝置，其中該 本體區包含以不同能量植入之一垂直系列之摻雜區。 43. 如請求項39之橫向渠溝雙擴散金氧半導體裝置，其中該 漂移區包含一端子部分，該端子部分係在相對於該本體 &的该》及極區之·相反側上。 44. 如請求項39之橫向渠溝雙擴散金氧半導體裝置，其中該 源極區及該本體區之每一者包含沿著該渠溝之複數個較 寬部分，談源極區之該等較寬部分與該本體區之該等較 寬部分交替。 45. —種形成於一第一導電類型之一半導體基板中的橫向雙 擴散金氧半導體裝置，該基板不包含一磊晶層，該裝置 包含： 該第一導電類型之一本體區，其鄰近於該基板之一表 面而形成； 一第二導電類型之一源極區，其鄰近於該本體區内之 121388.doc •10- 200805510 該基板的該表面而形成； 一閘極及一閘極介電層，其上覆該基板之一通道區； 該第二導電類型之一汲極區，其鄰近於該基板之該表 面而形成且與該本體區橫向間隔開，該通道區位於該汲 極區與該源極區之間；及 該第二導電類型之一隔離層，其在該本體區、該通道 區及該汲極區之下橫向延伸，該隔離層具有一在該基板 之一表面之下的上部邊界； 其中該本體區包含以不同能量植入之一垂直系列之摻 雜區。 46·如請求項45之橫向雙擴散金氧半導體裝置，其中該汲極 區包含以不同能量植入之一垂直系列之摻雜區。 47·如請求項45之橫向雙擴散金氧半導體裝置，其進一步包 含一場氧化物層，該場氧化物層在該汲極區與該本體區 之間的一區域中之該基板之該表面處。 48.如請求項47之橫向雙擴散金氧半導體裝置，其中該汲極 區係等形的且在該場氧化物層之一區之下橫向延伸，該 /及極區包含在該場氧化物層之該區之下的一淺部分及不 在該％氧化物層之下的一深部分，該深部分比該淺部分 更深地延伸至該基板中。 49·如請求項47之橫向雙擴散金氧半導體裝置，其進一步包 含位於該沒極區與該通道區之間的該第二導電類型之一 等形漂移區，該漂移區包含在該場氧化物層之一區之下 的一淺部分及不在該場氧化物層之下的一深部分，該深 121388.doc -11 · 200805510 口P刀比4淺部分更深地延伸至該基板中。 :，項47之杈向雙擴散金氧半導體裝置，其中該隔離 ^ 等元的，该隔離層包含—第-深部分，其在該汲 ,:之下’ -第二深部分，其在該本體區之下；及一淺 ^ ，、在该％氧化物層之下，該第一深部分及該第二 洙部分比該淺部分更深地延伸至該基板中。 51·如凊求項5G之橫向雙擴散金氧半導體裝置，其中該問極 在該場氧化物層之一邊緣上逐步上升。 52.種形成於一第一導電類型之一半導體基板中的橫向雙 擴散金氧半導體裝置，該基板不包含一磊晶層，該裝置 包含： 忒第一導電類型之一本體區，其鄰近於該基板之一表 面而形成，該本體區包含以不同能量植入之一垂直系列 之摻雜區； 一第二導電類型之一源極區，其鄰近該本體區内之該 基板的該表面； 該第二導電類型之一汲極區，其鄰近該基板之該表 面； 一閘極及一閘極介電層，其在該基板之該表面上，該 閘極上覆該基板之一通道區，該通道區位於該沒極區與 該源極區之間； 一弟一》示移區’其在^一朝向該通道區之方向上自該沒 極區延伸， 一第二漂移區，其在一遠離該通道區之方向上自該沒 121388.doc -12- 200805510 極區延伸；及 該第二導電類型之一植入隔離區，其浸沒於該本體區 及該汲極區之下的該基板中。 53. 如請求項52之橫向雙擴散金氧半導體裝置，其中該汲極 區包含以不同能量植入之一垂直系列之摻雜區。 54. —種形成於一第一導電類型之一半導體基板中的JFET裝 置，該基板不包含一磊晶層，該裝置包含： 一第二導電類型之一井； 該第二導電類型之一汲極區，其鄰近該井中的該基板 之一表面； 該第二導電類型之一源極區，其鄰近該井中之該基板 的該表面，該源極區係與該汲極區橫向間隔開； 該第一導電類型之一閘極區，其鄰近該井中之該基板 的該表面，該源極區位於該源極區與該汲極區之間；及 一通道區，其位於該閘極區之一底部與該井之一底部 之間； 其中該井包含以不同能量植入之一垂直系列之摻雜 區〇 55. 如請求項54之JFET裝置，其中該汲極區包含以不同能量 植入之一垂直系列之摻雜區。 56. 如請求項54之JFET裝置，其中該閘極區包含以不同能量 植入之一垂直系列之換雜區。 57. —種形成於一具有一背景摻雜濃度之一第一導電類型之 半導體基板中的空乏模式MOSFET，該基板不包含一磊 121388.doc -13- 200805510 晶層，該MOSFET包含： 一第二導電類型之一源極區，其鄰近該基板之一表 面； 該第二導電類型之一汲極區，其鄰近該基板之該表面 且與該源極區橫向間隔開；及 一閘極及一閘極介電層，其上覆該基板之一通道區， 該通道區位於該源極區與該汲極區之間； 其中該通道區之摻雜濃度係該背景摻雜濃度。 58. 如請求項57之空乏模式MOSFET，其進一步包含該第二 導電類型之一漂移區，該漂移區橫向延伸以連接該沒極 區與該通道區。 59. 如請求項58之空乏模式MOSFET，其進一步包含在該基 板之該表面處之一場氧化物層，該漂移區與該場氧化物 層等形，以使得在該場氧化物層之下的該漂移物之一第 一部分比不在該場氧化物層之下的該漂移區之一第二部 分淺。 60·如請求項59之空乏模式MOSFET，其中該漂移區之該第 二部分鄰接該通道區。 61·如請求項60之空乏模式MOSFET，其中該場氧化物層鄰 接該汲極區。 62. 如請求項61之空乏模式MOSFET，其中該汲極區包含以 不同能量植入之一垂直系列之摻雜區。 63. 如請求項57之空乏模式MOSFET，其進一步包含該第一 導電類型之一植入衝穿防止區，該衝穿防止區具有一大 121388.doc -14- 200805510 於該背景摻雜濃度之摻雜濃度且被埋入於該源極區之下 的該基板中。 64·如請求項63之空乏模sM〇SFET，其中該衝穿防止區延 伸至該通道區之下的一位置。 65·如請求項64之空乏模式M〇SFET，其中該衝穿防止區延 伸至該漂移區之下的一位置。 66.如請求項63之空乏模式]^〇81^丁，其中該衝穿防止區不 延伸至該通道區之下的一位置。 67·如請求項57之空乏模式]^〇仆^丁，其進一步包含該第二 導電類型之一植入隔離層，該隔離層被埋入於該源極 區、该通道區及該汲極區之下的該基板中，該隔離層具 有一在該基板之一表面之下的上部邊界。 68. —種形成於一 p型半導體基板中之二極體，該基板不包 含一磊晶層，該二極體包含： 一N型陰極層，其鄰近該基板之一表面； 一p型陽極區，其在該陰極層之下且鄰近該陰極 層；及 ’ 一N型植入隔離區，其埋入於該陽極區之下的該基板 中 0 69. 如請求項68之二極體，其中該陽極區包含以不同能量植 入之—垂直系列之摻雜區’該陽極區之一垂直摻雜分布 為逆行的。 70. 如請求項68之二極體，其進一步包含一 N型側壁，該n型 側壁自該基板之該表面向下延伸且與該隔離區合併1 121388.doc -15- 200805510 71·如請求項70之二極體，其中該^^型側壁包含以不同能量 植入之一垂直系列之摻雜區。 72. —種在一第一導電類型之一半導體基板中的邊緣端子 區，该基板不包含一磊晶層，該邊緣端子區包含： 弟一V電類型之一植入隔離層，其埋入於該基板 中，該隔離層具有一在該基板之一表面之下的上部邊 界；及 該第二導電類型之一側壁井，其自該基板之該表面向 下延伸且與該植入隔離層合併，該隔離層與該側壁井一 起形成該基板之一隔離袋穴。 73·如請求項72之邊緣端子區，其進一步包含： 省第一 V電類型之一基板環，其鄰近位於該隔離袋穴 之外部且與該侧壁井橫向間隔開的該基板之該表面； 一層間介電質，其上覆該基板之該表面； 一第一金屬接觸，其經由該層間介電質中之一第一開 口而與該側壁井電接觸，該第一金屬接觸包含一第一場 板，該第一場板朝向該層間介電質之一表面上之該基板 環橫向延伸；及 第一金屬接觸，其與該基板環電接觸，該第二金屬 接觸包含一第二場板，該第二場板朝向該層間介電質之 一表面上之該側壁井橫向延伸。 74·如叫求項73之端子區，其進一步包含該第二導電類型之 一區，該第二導電類型之該區鄰近該基板之該表面及該 側壁井且在一朝向該基板環之方向上延伸。 121388.doc -16- 200805510 75. 76. 77. 78. 79. 80. 81. 82. 如睛求項73之端子區，其進一步包含在該層間介電質之 下的該基板之該表面處的一場氧化物層，該場氧化物層 位於该側壁井與該基板環之間的一區域中之該隔離袋穴 之外部。 明求項75之端子區，其中該側壁井包含以不同能量植 入之垂直系列之摻雜區，該N井侧壁之一垂直摻雜分 布為逆行的。 女:求項76之端子區，其中該側壁井在該場氧化物層之 一部分之下橫向延伸。 如請求項77之端子區，其進一步包含一第三導電場板， 言亥第 ： 一 ¥電場板在該場氧化物層與該層間介電質之間。 誃二求項78之端子區，其進一步包含一第四導電場板， ^第四導電場板在該場氧化物層與該層間介電質之間， ，第，場板下伏該第-金屬接觸之該第—場板部分，該 弟2場板下伏該第二金屬接觸之該第二場板部分。 —求員79之端子區，其中該第三場板及該第四場板之 母一者包含多晶矽。 一（I长項77之端子區，其進一步包含該第二導電類型之 側壁并:亥弟二導電類型之該區鄰近該基板之該表面及該 二且在一朝向該基板環之方向上延伸。 如凊求項75之端子區，其進一步包含： 上；：二氧化物層，其在該側壁井上的該基板之該表面 第二導電場板，其在該第 一氧化物層上且在該場氧 121388.doc -17- 200805510 化物層之一邊緣上逐步上升。 83·如睛求項73之端子區，其進一步包含在該層間介電質之 下的該基板之該表面處的一場氧化物層，該場氧化物層 鄰近於該基板環而定位且朝向該側壁井延伸距離之一部 分0 84·如請求項83之端子區，其進一步包含鄰近該基板之該表 面及》亥側壁井且在一朝向該基板環之方向上延伸的該第 一‘電類型之一區，該區對於該場氧化物層為等形的且 包含在該場氧化物層t下的一淺部分及不在該場氧化物 層之下的一深部分。 85·如叫求項83之端子區，其進一步包含該第二導電類型之 一區，該第二導電類型之該區鄰近該基板之該表面且自 該場氧化物層延伸至該側壁井。 86.如請求項73之端子區，其中該隔離層在該基板環之一方 向上自該側壁井橫向延伸。 87·如請求項86之端子區，其進—步包含在該層間介電質之 下的該基板之該表面處的一場氧化物層，該場氧化物層 鄰近於該基板環而定位且朝向該侧壁井延伸該距離之一 部分。 下延伸且對於該場氧化物層 氧化物層之下的一淺部分及 其中該隔離層之-邊緣下伏該場 其中該隔離層㈣場氧化物層之 88.如請求項87之端子區 氧化物層之一邊緣。 89·如請求項87之端子區 等形，該隔離層包含在該場 不在該場氧化物層之下的一 121388.doc -18- 200805510 珠部分。 90. 91. 长員87之端子區’其進一步包含該第二導電類型之 區’该第二導電類型之該區鄰近該基板之該表面且自 該場氧化物層延伸至該側壁井。 如請求項86之端子區，其進一步包含該第一導電類型之 一漂移區，該漂移區鄰近該基板環及在該側壁井之一方 向上延伸的該基板之該表面。 121388.doc 19-
TW096119624A 2006-05-31 2007-05-31 Semiconductor isolation structure and edge termination region TWI374508B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/443,745 US7719054B2 (en) 2006-05-31 2006-05-31 High-voltage lateral DMOS device

Publications (2)

Publication Number Publication Date
TW200805510A true TW200805510A (en) 2008-01-16
TWI374508B TWI374508B (en) 2012-10-11

Family

ID=38789105

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096119624A TWI374508B (en) 2006-05-31 2007-05-31 Semiconductor isolation structure and edge termination region

Country Status (7)

Country Link
US (7) US7719054B2 (zh)
EP (1) EP2044622A4 (zh)
JP (1) JP5321840B2 (zh)
KR (10) KR101340188B1 (zh)
CN (1) CN101542697B (zh)
TW (1) TWI374508B (zh)
WO (1) WO2007142937A2 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI408810B (zh) * 2010-11-29 2013-09-11 Macronix Int Co Ltd 低導通電阻降低表面電場橫向擴散金屬氧化半導體電晶體
US8928116B2 (en) 2012-07-31 2015-01-06 Silanna Semiconductor U.S.A., Inc. Power device integration on a common substrate
US8994115B2 (en) 2012-07-31 2015-03-31 Silanna Semiconductor U.S.A., Inc. Power device integration on a common substrate
US9923059B1 (en) 2017-02-20 2018-03-20 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors
US10083897B2 (en) 2017-02-20 2018-09-25 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
US10290702B2 (en) 2012-07-31 2019-05-14 Silanna Asia Pte Ltd Power device on bulk substrate
TWI821798B (zh) * 2021-11-23 2023-11-11 世界先進積體電路股份有限公司 半導體裝置及其製作方法
US11942542B2 (en) 2021-09-29 2024-03-26 Vanguard International Semiconductor Corporation Semiconductor device and fabrication method thereof

Families Citing this family (254)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9019670B2 (en) * 1999-11-10 2015-04-28 Texas Instruments Incorporated Bi-directional ESD protection circuit
US7834421B2 (en) * 2002-08-14 2010-11-16 Advanced Analogic Technologies, Inc. Isolated diode
US7956391B2 (en) 2002-08-14 2011-06-07 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
US7812403B2 (en) * 2002-08-14 2010-10-12 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuit devices
US20080197408A1 (en) * 2002-08-14 2008-08-21 Advanced Analogic Technologies, Inc. Isolated quasi-vertical DMOS transistor
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US8089129B2 (en) * 2002-08-14 2012-01-03 Advanced Analogic Technologies, Inc. Isolated CMOS transistors
US8513087B2 (en) 2002-08-14 2013-08-20 Advanced Analogic Technologies, Incorporated Processes for forming isolation structures for integrated circuit devices
US7902630B2 (en) * 2002-08-14 2011-03-08 Advanced Analogic Technologies, Inc. Isolated bipolar transistor
US7667268B2 (en) 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US7939420B2 (en) 2002-08-14 2011-05-10 Advanced Analogic Technologies, Inc. Processes for forming isolation structures for integrated circuit devices
US7719054B2 (en) * 2006-05-31 2010-05-18 Advanced Analogic Technologies, Inc. High-voltage lateral DMOS device
US7511932B1 (en) * 2002-11-14 2009-03-31 Altera Corporation ESD protection structure
US8253196B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212316B2 (en) * 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212315B2 (en) * 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8253195B2 (en) * 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7230302B2 (en) 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
US8253197B2 (en) * 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212317B2 (en) * 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7498652B2 (en) * 2004-04-26 2009-03-03 Texas Instruments Incorporated Non-uniformly doped high voltage drain-extended transistor and method of manufacture thereof
CN101300679B (zh) * 2005-11-02 2010-09-01 Nxp股份有限公司 制造半导体器件的方法
US7626243B2 (en) * 2006-08-04 2009-12-01 Advanced Analogic Technologies, Inc. ESD protection for bipolar-CMOS-DMOS integrated circuit devices
JP4337852B2 (ja) * 2006-08-30 2009-09-30 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置とその製造方法及び電子機器
JP4611270B2 (ja) * 2006-09-27 2011-01-12 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR100867977B1 (ko) 2006-10-11 2008-11-10 한국과학기술원 인도시아닌 그린 혈중 농도 역학을 이용한 조직 관류 분석장치 및 그를 이용한 조직 관류 분석방법
US7476591B2 (en) * 2006-10-13 2009-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral power MOSFET with high breakdown voltage and low on-resistance
US7989890B2 (en) 2006-10-13 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral power MOSFET with high breakdown voltage and low on-resistance
US7667242B1 (en) * 2006-10-23 2010-02-23 Northrop Grumman Systems Corporation Systems and methods for maximizing breakdown voltage in semiconductor devices
US7601990B2 (en) * 2006-10-25 2009-10-13 Delphi Technologies, Inc. Method and apparatus for electrostatic discharge protection having a stable breakdown voltage and low snapback voltage
US8497167B1 (en) * 2007-01-17 2013-07-30 National Semiconductor Corporation EDS protection diode with pwell-nwell resurf
US7709329B2 (en) * 2007-02-20 2010-05-04 Texas Instruments Incorporated High-voltage variable breakdown voltage (BV) diode for electrostatic discharge (ESD) applications
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
US7868414B2 (en) * 2007-03-28 2011-01-11 Advanced Analogic Technologies, Inc. Isolated bipolar transistor
US7781834B2 (en) * 2007-07-03 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Robust ESD LDMOS device
US7652329B2 (en) * 2007-07-13 2010-01-26 Semiconductor Components Industries, Llc Vertical MOS transistor and method therefor
US7719076B2 (en) * 2007-08-10 2010-05-18 United Microelectronics Corp. High-voltage MOS transistor device
CN100592533C (zh) * 2007-10-15 2010-02-24 天钰科技股份有限公司 横向扩散金属氧化物晶体管
US20090115018A1 (en) * 2007-11-01 2009-05-07 Alpha & Omega Semiconductor, Ltd Transient voltage suppressor manufactured in silicon on oxide (SOI) layer
JP4700043B2 (ja) * 2007-11-07 2011-06-15 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法
US7649224B2 (en) * 2007-12-13 2010-01-19 Sanyo Electric Co., Ltd. DMOS with high source-drain breakdown voltage, small on- resistance, and high current driving capacity
KR100935269B1 (ko) * 2007-12-27 2010-01-06 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP5448100B2 (ja) 2008-01-14 2014-03-19 ヴォルテラ セミコンダクター コーポレイション 保護されたチャネルを有するパワートランジスタ
JP5439725B2 (ja) * 2008-02-20 2014-03-12 サンケン電気株式会社 半導体スイッチング装置
SE533026C2 (sv) * 2008-04-04 2010-06-08 Klas-Haakan Eklund Fälteffekttransistor med isolerad gate seriekopplad med en JFET
WO2009134812A1 (en) * 2008-04-28 2009-11-05 Lakota Technologies, Inc. Mosfet with integrated field effect rectifier
US8174071B2 (en) * 2008-05-02 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage LDMOS transistor
US20090283843A1 (en) * 2008-05-13 2009-11-19 Micrel, Inc. NMOS Transistor Including Extended NLDD-Drain For Improved Ruggedness
US8389366B2 (en) * 2008-05-30 2013-03-05 Freescale Semiconductor, Inc. Resurf semiconductor device charge balancing
JP2010010408A (ja) * 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4587003B2 (ja) * 2008-07-03 2010-11-24 セイコーエプソン株式会社 半導体装置
US7768071B2 (en) * 2008-07-09 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Stabilizing breakdown voltages by forming tunnels for ultra-high voltage devices
US7960786B2 (en) 2008-07-09 2011-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Breakdown voltages of ultra-high voltage devices by forming tunnels
JP5183336B2 (ja) * 2008-07-15 2013-04-17 富士フイルム株式会社 表示装置
JP5353093B2 (ja) * 2008-07-15 2013-11-27 株式会社デンソー 半導体装置の製造方法
US7906810B2 (en) * 2008-08-06 2011-03-15 United Microelectronics Corp. LDMOS device for ESD protection circuit
US7777282B2 (en) * 2008-08-13 2010-08-17 Intel Corporation Self-aligned tunneling pocket in field-effect transistors and processes to form same
JP2010066331A (ja) * 2008-09-09 2010-03-25 Fujifilm Corp 表示装置
US8089095B2 (en) * 2008-10-15 2012-01-03 Semiconductor Components Industries, Llc Two terminal multi-channel ESD device and method therefor
AT507187B1 (de) 2008-10-23 2010-03-15 Helmut Dr Buchberger Inhalator
US20100102379A1 (en) * 2008-10-29 2010-04-29 United Microelectronics Corp. Lateral diffused metal oxide semiconductor device
JP2010118556A (ja) * 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
JP5172654B2 (ja) * 2008-12-27 2013-03-27 株式会社東芝 半導体装置
US8193559B2 (en) * 2009-01-27 2012-06-05 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
DE102009006885B4 (de) * 2009-01-30 2011-09-22 Advanced Micro Devices, Inc. Verfahren zum Erzeugen einer abgestuften Wannenimplantation für asymmetrische Transistoren mit kleinen Gateelektrodenabständen und Halbleiterbauelemente
US8378422B2 (en) * 2009-02-06 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection device comprising a plurality of highly doped areas within a well
US8674454B2 (en) * 2009-02-20 2014-03-18 Mediatek Inc. Lateral bipolar junction transistor
US20100213507A1 (en) * 2009-02-20 2010-08-26 Ching-Chung Ko Lateral bipolar junction transistor
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
US8232603B2 (en) * 2009-03-19 2012-07-31 International Business Machines Corporation Gated diode structure and method including relaxed liner
EP2234144B1 (en) * 2009-03-25 2018-08-22 ABB Schweiz AG Method for manufacturing a power semiconductor device
US20100244152A1 (en) * 2009-03-27 2010-09-30 Bahl Sandeep R Configuration and fabrication of semiconductor structure having extended-drain field-effect transistor
CN101521203B (zh) * 2009-04-07 2010-08-04 电子科技大学 一种半导体横向器件和高压器件
US7897995B2 (en) * 2009-04-07 2011-03-01 Mediatek Inc. Lateral bipolar junction transistor with reduced base resistance
WO2010120704A2 (en) * 2009-04-13 2010-10-21 Maxpower Semiconductor Inc. Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
US8847307B2 (en) 2010-04-13 2014-09-30 Maxpower Semiconductor, Inc. Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
US8410489B2 (en) 2009-04-30 2013-04-02 Panasonic Corporation Semiconductor element, semiconductor device, and power converter
TWI471977B (zh) * 2009-05-15 2015-02-01 Xintec Inc 功率金氧半場效電晶體封裝體
US8207580B2 (en) * 2009-05-29 2012-06-26 Power Integrations, Inc. Power integrated circuit device with incorporated sense FET
US8283973B2 (en) * 2009-08-19 2012-10-09 Panasonic Corporation Semiconductor element, semiconductor device, and electric power converter
DE102009039247B9 (de) * 2009-08-28 2012-01-26 Austriamicrosystems Ag Halbleiterkörper mit einer Anschlusszelle
US8507988B2 (en) * 2009-10-02 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage devices, systems, and methods for forming the high voltage devices
JP5784269B2 (ja) * 2009-11-11 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US8575702B2 (en) * 2009-11-27 2013-11-05 Magnachip Semiconductor, Ltd. Semiconductor device and method for fabricating semiconductor device
JPWO2011064955A1 (ja) * 2009-11-30 2013-04-11 パナソニック株式会社 双方向スイッチ
US8390071B2 (en) * 2010-01-19 2013-03-05 Freescale Semiconductor, Inc. ESD protection with increased current capability
US8242566B2 (en) * 2010-01-19 2012-08-14 Freescale Semiconductors, Inc. Stacked ESD protection
JP5432750B2 (ja) 2010-02-01 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8304831B2 (en) * 2010-02-08 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of forming a gate
CN102194860B (zh) * 2010-03-05 2012-08-22 中芯国际集成电路制造(上海)有限公司 绿色晶体管
DE102010014370B4 (de) * 2010-04-09 2021-12-02 X-Fab Semiconductor Foundries Ag LDMOS-Transistor und LDMOS - Bauteil
TWI395315B (zh) * 2010-04-26 2013-05-01 Richtek Technology Corp 在超高壓元件的高壓路徑上提供ｅｓｄ保護的結構
JP2011238771A (ja) * 2010-05-11 2011-11-24 Hitachi Ltd 半導体装置
US8576029B2 (en) 2010-06-17 2013-11-05 General Electric Company MEMS switching array having a substrate arranged to conduct switching current
US8399924B2 (en) * 2010-06-17 2013-03-19 Texas Instruments Incorporated High voltage transistor using diluted drain
US7977742B1 (en) 2010-08-20 2011-07-12 Monolithic Power Systems, Inc. Trench-gate MOSFET with capacitively depleted drift region
US8664720B2 (en) 2010-08-25 2014-03-04 Infineon Technologies Ag High voltage semiconductor devices
US8476684B2 (en) * 2010-09-29 2013-07-02 Analog Devices, Inc. Field effect transistors having improved breakdown voltages and methods of forming the same
US8669613B2 (en) * 2010-09-29 2014-03-11 Alpha & Omega Semiconductor, Inc. Semiconductor device die with integrated MOSFET and low forward voltage diode-connected enhancement mode JFET and method
US8896064B2 (en) 2010-10-18 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection circuit
CN102054785B (zh) * 2010-11-04 2012-11-07 电子科技大学 一种高压bcd半导体器件的制造方法
CN102487082A (zh) * 2010-12-02 2012-06-06 上海华虹Nec电子有限公司 横向沟槽金属氧化物半导体器件
US8518782B2 (en) 2010-12-08 2013-08-27 International Business Machines Corporation Semiconductor device including asymmetric lightly doped drain (LDD) region, related method and design structure
US8513106B2 (en) * 2010-12-09 2013-08-20 International Business Machines Corporation Pseudo butted junction structure for back plane connection
CN102130060B (zh) * 2010-12-24 2013-02-20 日银Imp微电子有限公司 一种用于直接驱动功率器件的高压栅驱动芯片的制备方法
US20120175679A1 (en) * 2011-01-10 2012-07-12 Fabio Alessio Marino Single structure cascode device
US8536648B2 (en) * 2011-02-03 2013-09-17 Infineon Technologies Ag Drain extended field effect transistors and methods of formation thereof
AT510837B1 (de) 2011-07-27 2012-07-15 Helmut Dr Buchberger Inhalatorkomponente
JP5734725B2 (ja) * 2011-04-27 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8436418B2 (en) * 2011-06-20 2013-05-07 United Microelectronics Corp. High-voltage semiconductor device with electrostatic discharge protection
US8754476B2 (en) * 2011-07-19 2014-06-17 Richtek Technology Corporation, R.O.C. High voltage device and manufacturing method thereof
US8759912B2 (en) * 2011-08-01 2014-06-24 Monolithic Power Systems, Inc. High-voltage transistor device
US8546879B2 (en) * 2011-08-18 2013-10-01 Monolithic Power Systems, Inc. High density lateral DMOS with recessed source contact
KR102433286B1 (ko) 2011-09-06 2022-08-16 니코벤처스 트레이딩 리미티드 가열식 끽연 가능 물질
US8507981B2 (en) * 2011-10-12 2013-08-13 United Microelectronics Corp. Method of manufacturing NMOS transistor with low trigger voltage
US9117687B2 (en) * 2011-10-28 2015-08-25 Texas Instruments Incorporated High voltage CMOS with triple gate oxide
US8530298B2 (en) * 2011-11-01 2013-09-10 Texas Instruments Incorporated Radiation hardened integrated circuit
US9287253B2 (en) 2011-11-04 2016-03-15 Synopsys, Inc. Method and apparatus for floating or applying voltage to a well of an integrated circuit
US8723178B2 (en) 2012-01-20 2014-05-13 Monolithic Power Systems, Inc. Integrated field effect transistors with high voltage drain sensing
KR101899556B1 (ko) * 2012-02-03 2018-10-04 에스케이하이닉스 시스템아이씨 주식회사 Ｂｃｄｍｏｓ 소자 및 그 제조방법
US9478456B2 (en) * 2012-03-06 2016-10-25 Freescale Semiconductor, Inc. Semiconductor device with composite drift region
US8592274B2 (en) * 2012-03-27 2013-11-26 Alpha And Omega Semiconductor Incorporated LDMOS with accumulation enhancement implant
KR101986090B1 (ko) * 2012-04-06 2019-06-05 삼성전자 주식회사 가드링을 포함하는 반도체 장치 및 이를 포함하는 반도체 시스템
US9236472B2 (en) * 2012-04-17 2016-01-12 Freescale Semiconductor, Inc. Semiconductor device with integrated breakdown protection
US20130285136A1 (en) * 2012-04-25 2013-10-31 Macronix International Co., Ltd. Schottky diode with enhanced breakdown voltage
US8853780B2 (en) * 2012-05-07 2014-10-07 Freescale Semiconductor, Inc. Semiconductor device with drain-end drift diminution
US9190535B2 (en) 2012-05-25 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bootstrap MOS for high voltage applications
US8704279B2 (en) 2012-05-25 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded JFETs for high voltage applications
CN103456732B (zh) * 2012-05-30 2016-06-15 旺宏电子股份有限公司 具有增强击穿电压的肖特基二极管
CN102723304B (zh) * 2012-05-31 2014-07-16 日银Imp微电子有限公司 用于直接驱动功率器件的n阱高压栅驱动芯片的制备方法
US9653459B2 (en) * 2012-07-03 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFET having source region formed in a double wells region
US8921934B2 (en) * 2012-07-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with trench field plate
US9142613B2 (en) * 2012-08-23 2015-09-22 Kabushiki Kaisha Toshiba Semiconductor device
US9054149B2 (en) * 2012-09-06 2015-06-09 Freescale Semiconductor, Inc. Semiconductor device with diagonal conduction path
US9059008B2 (en) * 2012-10-19 2015-06-16 Freescale Semiconductor, Inc. Resurf high voltage diode
CN103839891A (zh) * 2012-11-26 2014-06-04 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103855208A (zh) * 2012-11-28 2014-06-11 北大方正集团有限公司 一种高压ldmos集成器件
US9443839B2 (en) 2012-11-30 2016-09-13 Enpirion, Inc. Semiconductor device including gate drivers around a periphery thereof
CN103855210A (zh) * 2012-12-03 2014-06-11 上海华虹宏力半导体制造有限公司 射频横向双扩散场效应晶体管及其制造方法
US9006820B2 (en) 2012-12-19 2015-04-14 Alpha And Omega Semiconductor Incorporated Vertical DMOS transistor
TWI470791B (zh) * 2012-12-28 2015-01-21 Macronix Int Co Ltd 高電壓接面場效電晶體結構
US9231121B2 (en) * 2013-01-17 2016-01-05 Monolithic Power Systems, Inc. High voltage circuit layout structure
JP2014138091A (ja) * 2013-01-17 2014-07-28 Fuji Electric Co Ltd 半導体装置およびその製造方法
US9490322B2 (en) 2013-01-23 2016-11-08 Freescale Semiconductor, Inc. Semiconductor device with enhanced 3D resurf
US9799766B2 (en) 2013-02-20 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage transistor structure and method
JP6115243B2 (ja) * 2013-03-28 2017-04-19 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP2014212156A (ja) * 2013-04-17 2014-11-13 セイコーエプソン株式会社 半導体装置及びその製造方法
US9882012B2 (en) 2013-05-13 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Junction gate field-effect transistor (JFET) having source/drain and gate isolation regions
US9041127B2 (en) 2013-05-14 2015-05-26 International Business Machines Corporation FinFET device technology with LDMOS structures for high voltage operations
CN104167360B (zh) * 2013-05-16 2017-05-31 无锡华润上华半导体有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN103280460B (zh) * 2013-05-22 2016-09-07 矽力杰半导体技术(杭州)有限公司 注入形成具有叠加漂移区的高压pmos晶体管及其制造方法
US10861938B2 (en) * 2013-07-19 2020-12-08 Nissan Motor Co., Ltd. Semiconductor device and method of manufacturing the same
TWI511294B (zh) * 2013-07-25 2015-12-01 Vanguard Int Semiconduct Corp 半導體裝置及其製造方法
KR101941295B1 (ko) * 2013-08-09 2019-01-23 매그나칩 반도체 유한회사 반도체 소자
CN104425595B (zh) * 2013-08-21 2017-06-06 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN103606562B (zh) * 2013-09-03 2017-01-04 北京大学深圳研究院 一种具有n型硅埋层的部分绝缘层上硅ldmos晶体管
JP6221648B2 (ja) * 2013-11-06 2017-11-01 セイコーエプソン株式会社 半導体装置
JP6244177B2 (ja) * 2013-11-12 2017-12-06 日立オートモティブシステムズ株式会社 半導体装置
JP6252122B2 (ja) * 2013-11-13 2017-12-27 富士通株式会社 半導体装置及び半導体装置の製造方法
CN104637935B (zh) * 2013-11-14 2017-08-08 上海华虹宏力半导体制造有限公司 集成有静电保护电路的功率晶体管阵列结构
US9818868B2 (en) * 2013-11-25 2017-11-14 Texas Instruments Incorporated Metal oxide semiconductor and method of making
US9773902B2 (en) * 2013-11-25 2017-09-26 Vanguard International Semiconductor Corporation Trench-gate semiconductor device and method for forming the same
US9536938B1 (en) 2013-11-27 2017-01-03 Altera Corporation Semiconductor device including a resistor metallic layer and method of forming the same
US9673192B1 (en) 2013-11-27 2017-06-06 Altera Corporation Semiconductor device including a resistor metallic layer and method of forming the same
US10020739B2 (en) 2014-03-27 2018-07-10 Altera Corporation Integrated current replicator and method of operating the same
US9245996B2 (en) 2014-01-02 2016-01-26 United Microelectronics Corp. Lateral double-diffused metal-oxide-semiconudctor transistor device and layout pattern for LDMOS transistor device
US9070766B1 (en) * 2014-01-27 2015-06-30 Macronix International Co., Ltd. Semiconductor device and method of forming the same
US9543379B2 (en) 2014-03-18 2017-01-10 Nxp Usa, Inc. Semiconductor device with peripheral breakdown protection
US9978635B2 (en) * 2014-04-01 2018-05-22 Vanguard International Semiconductor Corporation Method and apparatus for semiconductor device with reduced device footprint
CN104979389B (zh) * 2014-04-01 2018-04-17 世界先进积体电路股份有限公司 半导体装置及其制造方法
KR102177257B1 (ko) 2014-04-15 2020-11-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
GB201407426D0 (en) 2014-04-28 2014-06-11 Batmark Ltd Aerosol forming component
US9263436B2 (en) * 2014-04-30 2016-02-16 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
US9337310B2 (en) 2014-05-05 2016-05-10 Globalfoundries Inc. Low leakage, high frequency devices
CN106463532B (zh) * 2014-06-18 2020-12-15 英特尔公司 用于高电压场效应晶体管的扩展漏极结构
US20150372134A1 (en) * 2014-06-23 2015-12-24 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same
US10199465B2 (en) 2014-06-24 2019-02-05 General Electric Company Cellular layout for semiconductor devices
KR101716957B1 (ko) * 2014-07-02 2017-03-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 정션 게이트 전계효과 트랜지스터, 반도체 디바이스 및 제조 방법
US20160079233A1 (en) * 2014-09-15 2016-03-17 Infineon Technologies Austria Ag Iii-v semiconductor material based ac switch
TWI548029B (zh) 2014-10-27 2016-09-01 漢磊科技股份有限公司 半導體元件及其操作方法以及抑制漏電的結構
KR101885942B1 (ko) 2014-11-19 2018-08-07 매그나칩 반도체 유한회사 반도체 소자 및 제조 방법
US11088031B2 (en) 2014-11-19 2021-08-10 Key Foundry Co., Ltd. Semiconductor and method of fabricating the same
US11164970B2 (en) 2014-11-25 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact field plate
US9590053B2 (en) * 2014-11-25 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design
US10756208B2 (en) 2014-11-25 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated chip and method of forming the same
GB2533135B (en) 2014-12-11 2020-11-11 Nicoventures Holdings Ltd Aerosol provision systems
US11171215B2 (en) 2014-12-18 2021-11-09 Silanna Asia Pte Ltd Threshold voltage adjustment using adaptively biased shield plate
US9559199B2 (en) 2014-12-18 2017-01-31 Silanna Asia Pte Ltd LDMOS with adaptively biased gate-shield
US10008593B2 (en) * 2014-12-19 2018-06-26 Mediatek Inc. Radio frequency semiconductor device
US10050115B2 (en) * 2014-12-30 2018-08-14 Globalfoundries Inc. Tapered gate oxide in LDMOS devices
US9553143B2 (en) * 2015-02-12 2017-01-24 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
US10103627B2 (en) 2015-02-26 2018-10-16 Altera Corporation Packaged integrated circuit including a switch-mode regulator and method of forming the same
US10784372B2 (en) * 2015-04-03 2020-09-22 Magnachip Semiconductor, Ltd. Semiconductor device with high voltage field effect transistor and junction field effect transistor
KR101975630B1 (ko) * 2015-04-03 2019-08-29 매그나칩 반도체 유한회사 접합 트랜지스터와 고전압 트랜지스터 구조를 포함한 반도체 소자 및 그 제조 방법
CN106158921B (zh) * 2015-04-10 2019-07-23 无锡华润上华科技有限公司 具resurf结构的横向扩散金属氧化物半导体场效应管
CN104966734A (zh) * 2015-05-06 2015-10-07 深圳市海泰康微电子有限公司 用于高频电路设计的ldmos晶体管及其制备方法
KR102389294B1 (ko) * 2015-06-16 2022-04-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
GB201511349D0 (en) 2015-06-29 2015-08-12 Nicoventures Holdings Ltd Electronic aerosol provision systems
GB201511358D0 (en) 2015-06-29 2015-08-12 Nicoventures Holdings Ltd Electronic aerosol provision systems
GB201511359D0 (en) 2015-06-29 2015-08-12 Nicoventures Holdings Ltd Electronic vapour provision system
DE102015110490A1 (de) * 2015-06-30 2017-01-05 Infineon Technologies Austria Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
KR102032221B1 (ko) * 2015-11-10 2019-10-16 서강대학교산학협력단 터널링 전계효과 트랜지스터를 이용한 1t 디램 셀 소자와 그 제조방법 및 이를 이용한 메모리 어레이
US9583586B1 (en) * 2015-12-22 2017-02-28 Alpha And Omega Semiconductor Incorporated Transient voltage suppressor (TVS) with reduced breakdown voltage
US9583612B1 (en) * 2016-01-21 2017-02-28 Texas Instruments Incorporated Drift region implant self-aligned to field relief oxide with sidewall dielectric
US10468869B2 (en) * 2016-03-22 2019-11-05 Microchip Technology Incorporated High voltage transmit / receive switch and voltage detection circuit
MY192211A (en) 2016-04-27 2022-08-08 Nicoventures Trading Ltd Electronic aerosol provision system and vaporizer therefor
US9871135B2 (en) 2016-06-02 2018-01-16 Nxp Usa, Inc. Semiconductor device and method of making
CN107564901B (zh) * 2016-06-30 2020-03-13 中芯国际集成电路制造（天津）有限公司 具有esd保护功能的ldmos器件及其版图
TWI614811B (zh) * 2016-08-18 2018-02-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
CN106206677B (zh) * 2016-08-25 2019-09-27 电子科技大学 横向高压功率器件的结终端结构
CN107785305A (zh) * 2016-08-31 2018-03-09 无锡华润上华科技有限公司 集成耗尽型结型场效应晶体管的器件
US9899515B1 (en) 2016-10-31 2018-02-20 International Business Machines Corporation Fabrication of a pair of vertical fin field effect transistors having a merged top source/drain
US20180138307A1 (en) * 2016-11-17 2018-05-17 Globalfoundries Inc. Tunnel finfet with self-aligned gate
US10861843B2 (en) * 2016-12-21 2020-12-08 Texas Instruments Incorporated Electrostatic discharge protection device
CN106876464A (zh) * 2016-12-29 2017-06-20 西安电子科技大学 一种横向双扩散金属氧化物半导体场效应管
US10056260B2 (en) 2017-01-05 2018-08-21 Vanguard International Semiconductor Corporation Schottky diode with dielectrically isolated diffusions, and method of manufacturing the same
US9905687B1 (en) 2017-02-17 2018-02-27 Nxp Usa, Inc. Semiconductor device and method of making
TWI711159B (zh) * 2017-03-28 2020-11-21 聯華電子股份有限公司 半導體記憶元件
US9954098B1 (en) 2017-04-26 2018-04-24 Macronix International Co., Ltd. Semiconductor structure and method of manufacturing the same
US10468485B2 (en) * 2017-05-26 2019-11-05 Allegro Microsystems, Llc Metal-oxide semiconductor (MOS) device structure based on a poly-filled trench isolation region
US10262903B2 (en) 2017-06-22 2019-04-16 Globalfoundries Inc. Boundary spacer structure and integration
US20190131404A1 (en) * 2017-10-30 2019-05-02 Analog Devices Global Unlimited Company Low gate current junction field effect transistor device architecture
US10636873B2 (en) * 2017-11-22 2020-04-28 Vanguard International Semiconductor Corporation Method of fabricating semiconductor device
US10580890B2 (en) 2017-12-04 2020-03-03 Texas Instruments Incorporated Drain extended NMOS transistor
US10559681B2 (en) 2017-12-21 2020-02-11 Texas Instruments Incorporated High voltage lateral junction diode device
US10424661B1 (en) 2018-04-04 2019-09-24 Silanna Asia Pte Ltd Avalanche robust LDMOS
US10608108B2 (en) * 2018-06-20 2020-03-31 Globalfoundries Singapore Pte. Ltd. Extended drain MOSFETs (EDMOS)
CN109037337A (zh) * 2018-06-28 2018-12-18 华为技术有限公司 一种功率半导体器件及制造方法
CN108962890B (zh) * 2018-07-27 2021-07-30 深圳市南硕明泰科技有限公司 集成半导体器件
CN108817764A (zh) * 2018-08-15 2018-11-16 广州文冲船厂有限责任公司 一种箱型梁焊接设备及焊接方法
CN111326578B (zh) * 2018-12-13 2022-08-02 中芯集成电路（宁波）有限公司 栅驱动集成电路
CN109671706B (zh) * 2018-12-25 2021-03-16 电子科技大学 一种基于p型外延的jcd集成器件及其制备方法
CN109686736B (zh) * 2018-12-25 2021-02-26 电子科技大学 一种基于n型外延的jcd集成器件及其制备方法
US11211484B2 (en) * 2019-02-13 2021-12-28 Monolithic Power Systems, Inc. Vertical transistor structure with buried channel and resurf regions and method of manufacturing the same
JP7157691B2 (ja) * 2019-03-20 2022-10-20 株式会社東芝 半導体装置
US11011528B2 (en) 2019-05-08 2021-05-18 International Business Machines Corporation Asymmetric gate edge spacing for SRAM structures
CN110212900A (zh) * 2019-06-10 2019-09-06 桂林电子科技大学 一种消除体效应与衬底泄露的双阱cmos互补开关
KR102265031B1 (ko) 2019-07-25 2021-06-14 주식회사 키 파운드리 채널 길이 조정이 용이한 반도체 소자 및 그 제조방법
TWI698017B (zh) * 2019-09-17 2020-07-01 瑞昱半導體股份有限公司 高壓半導體裝置以及其製作方法
US11227921B2 (en) 2019-11-22 2022-01-18 Nxp Usa, Inc. Laterally-diffused metal-oxide semiconductor transistor and method therefor
US10910478B1 (en) 2020-03-04 2021-02-02 Shuming Xu Metal-oxide-semiconductor field-effect transistor having enhanced high-frequency performance
CN111354798B (zh) * 2020-03-16 2022-07-01 上海晶丰明源半导体股份有限公司 双向非对称双通道开关器件及其制造方法
US11411086B2 (en) * 2020-03-17 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Field plate and isolation structure for high voltage device
CN111430346B (zh) * 2020-03-30 2023-07-07 电子科技大学 一种功率集成半导体器件
CN111354799B (zh) * 2020-04-10 2022-07-01 上海晶丰明源半导体股份有限公司 双向非对称双通道开关器件及其制造方法
CN111785774B (zh) * 2020-06-15 2023-08-22 上海华虹宏力半导体制造有限公司 Bcd工艺中cmos器件及其制造方法
US11393921B2 (en) * 2020-08-26 2022-07-19 Vanguard International Semiconductor Corporation High-voltage semiconductor device
US11133797B1 (en) * 2020-11-24 2021-09-28 Diodes Incorporated Bootstrap circuit for gate driver
CN112821366B (zh) * 2020-12-30 2022-08-12 思瑞浦微电子科技（苏州）股份有限公司 双向静电防护电路
TWI776413B (zh) * 2021-03-05 2022-09-01 全宇昕科技股份有限公司 複合型功率元件
US20230045468A1 (en) * 2021-08-05 2023-02-09 Taiwan Semiconductor Manufacturing Company Limited Metal field plates and methods of making the same
US20230197846A1 (en) * 2021-12-17 2023-06-22 Infineon Technologies Austria Ag Power semiconductor device and methods of producing a power semiconductor device
US11855139B2 (en) 2022-01-10 2023-12-26 Globalfoundries U.S. Inc. Extended drain field effect transistor with trench gate(s) and method
CN117096153B (zh) * 2023-10-18 2024-01-19 荣湃半导体（上海）有限公司 集成esd的mosfet器件及其制备方法

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US552105A (en) * 1895-12-31 Harry e
US4345265A (en) * 1980-04-14 1982-08-17 Supertex, Inc. MOS Power transistor with improved high-voltage capability
US4411058A (en) * 1981-08-31 1983-10-25 Hughes Aircraft Company Process for fabricating CMOS devices with self-aligned channel stops
US5055417A (en) * 1987-06-11 1991-10-08 National Semiconductor Corporation Process for fabricating self-aligned high performance lateral action silicon-controlled rectifier and static random access memory cells
US5218228A (en) * 1987-08-07 1993-06-08 Siliconix Inc. High voltage MOS transistors with reduced parasitic current gain
JPH02102575A (ja) 1988-10-11 1990-04-16 Nec Corp 半導体装置
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US5204545A (en) * 1989-11-22 1993-04-20 Mitsubishi Denki Kabushiki Kaisha Structure for preventing field concentration in semiconductor device and method of forming the same
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
JP2965783B2 (ja) * 1991-07-17 1999-10-18 三菱電機株式会社 半導体装置およびその製造方法
EP0537684B1 (en) * 1991-10-15 1998-05-20 Texas Instruments Incorporated Improved performance lateral double-diffused MOS transistor and method of fabrication thereof
US5376816A (en) * 1992-06-24 1994-12-27 Nec Corporation Bi-cmos integrated circuit device having buried region use in common for bipolar and mos transistors
US5539238A (en) * 1992-09-02 1996-07-23 Texas Instruments Incorporated Area efficient high voltage Mosfets with vertical resurf drift regions
US5422508A (en) * 1992-09-21 1995-06-06 Siliconix Incorporated BiCDMOS structure
JP2978345B2 (ja) * 1992-11-26 1999-11-15 三菱電機株式会社 半導体装置の製造方法
US5349225A (en) * 1993-04-12 1994-09-20 Texas Instruments Incorporated Field effect transistor with a lightly doped drain
US6278162B1 (en) * 1993-06-30 2001-08-21 Integrated Device Technology, Inc. ESD protection for LDD devices
US5426325A (en) * 1993-08-04 1995-06-20 Siliconix Incorporated Metal crossover in high voltage IC with graduated doping control
JP3383377B2 (ja) * 1993-10-28 2003-03-04 株式会社東芝 トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法
US5817546A (en) * 1994-06-23 1998-10-06 Stmicroelectronics S.R.L. Process of making a MOS-technology power device
US5486718A (en) * 1994-07-05 1996-01-23 Motorola, Inc. High voltage planar edge termination structure and method of making same
US5521105A (en) * 1994-08-12 1996-05-28 United Microelectronics Corporation Method of forming counter-doped island in power MOSFET
US5698458A (en) * 1994-09-30 1997-12-16 United Microelectronics Corporation Multiple well device and process of manufacture
US5585294A (en) * 1994-10-14 1996-12-17 Texas Instruments Incorporated Method of fabricating lateral double diffused MOS (LDMOS) transistors
US5541439A (en) * 1994-11-17 1996-07-30 Xerox Corporation Layout for a high voltage darlington pair
US5640497A (en) * 1995-01-23 1997-06-17 Woolbright; Phillip Alexander Layout redesign using polygon manipulation
US5998837A (en) * 1995-06-02 1999-12-07 Siliconix Incorporated Trench-gated power MOSFET with protective diode having adjustable breakdown voltage
US5777362A (en) * 1995-06-07 1998-07-07 Harris Corporation High efficiency quasi-vertical DMOS in CMOS or BICMOS process
EP0789401A3 (en) * 1995-08-25 1998-09-16 Matsushita Electric Industrial Co., Ltd. LD MOSFET or MOSFET with an integrated circuit containing thereof and manufacturing method
JPH0992728A (ja) * 1995-09-21 1997-04-04 Mitsubishi Electric Corp 相補型ｍｏｓ電界効果トランジスタおよびその製造方法
US5973367A (en) * 1995-10-13 1999-10-26 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
US6720615B2 (en) * 1996-01-22 2004-04-13 Fuji Electric Co., Ltd. Vertical-type MIS semiconductor device
US6097063A (en) * 1996-01-22 2000-08-01 Fuji Electric Co., Ltd. Semiconductor device having a plurality of parallel drift regions
US5966599A (en) * 1996-05-21 1999-10-12 Lsi Logic Corporation Method for fabricating a low trigger voltage silicon controlled rectifier and thick field device
AU3628297A (en) * 1996-09-30 1998-04-24 Symbios, Inc. Semiconductor fabrication
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
JP3393544B2 (ja) * 1997-02-26 2003-04-07 シャープ株式会社 半導体装置の製造方法
US5909103A (en) * 1997-07-24 1999-06-01 Siliconix Incorporated Safety switch for lithium ion battery
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
JP3641547B2 (ja) * 1998-03-25 2005-04-20 株式会社豊田中央研究所 横型ｍｏｓ素子を含む半導体装置
US6072216A (en) * 1998-05-01 2000-06-06 Siliconix Incorporated Vertical DMOS field effect transistor with conformal buried layer for reduced on-resistance
US6063678A (en) * 1998-05-04 2000-05-16 Xemod, Inc. Fabrication of lateral RF MOS devices with enhanced RF properties
KR100272176B1 (ko) * 1998-09-30 2000-12-01 김덕중 Bicdmos 소자의 제조방법
FR2785090B1 (fr) * 1998-10-23 2001-01-19 St Microelectronics Sa Composant de puissance portant des interconnexions
DE69806484D1 (de) * 1998-11-17 2002-08-14 St Microelectronics Srl Methode zur Herstellung von einem MOSFET mit einem vertikalen Kanal
KR100281908B1 (ko) * 1998-11-20 2001-02-15 김덕중 반도체소자 및 그 제조방법
JP4860821B2 (ja) * 1999-03-01 2012-01-25 ゼネラル セミコンダクター，インク． 半導体デバイス製造方法
JP3443355B2 (ja) * 1999-03-12 2003-09-02 三洋電機株式会社 半導体装置の製造方法
US6225181B1 (en) 1999-04-19 2001-05-01 National Semiconductor Corp. Trench isolated bipolar transistor structure integrated with CMOS technology
KR100300069B1 (ko) * 1999-05-10 2001-09-26 김영환 반도체 소자 및 그 제조방법
US6274898B1 (en) * 1999-05-21 2001-08-14 Vantis Corporation Triple-well EEPROM cell using P-well for tunneling across a channel
US6271552B1 (en) * 1999-10-04 2001-08-07 Xemod, Inc Lateral RF MOS device with improved breakdown voltage
US6489653B2 (en) * 1999-12-27 2002-12-03 Kabushiki Kaisha Toshiba Lateral high-breakdown-voltage transistor
US6835627B1 (en) 2000-01-10 2004-12-28 Analog Devices, Inc. Method for forming a DMOS device and a DMOS device
US6417554B1 (en) * 2000-04-27 2002-07-09 International Rectifier Corporation Latch free IGBT with schottky gate
US6468847B1 (en) * 2000-11-27 2002-10-22 Power Integrations, Inc. Method of fabricating a high-voltage transistor
TW511269B (en) * 2001-03-05 2002-11-21 Taiwan Semiconductor Mfg Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit
JP4665141B2 (ja) * 2001-06-29 2011-04-06 富士通セミコンダクター株式会社 半導体装置とその製造方法
US6552597B1 (en) * 2001-11-02 2003-04-22 Power Integrations, Inc. Integrated circuit with closely coupled high voltage output and offline transistor pair
US6686627B2 (en) 2001-12-26 2004-02-03 Sirenza Microdevices, Inc. Multiple conductive plug structure for lateral RF MOS devices
US6900091B2 (en) * 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate
US7719054B2 (en) * 2006-05-31 2010-05-18 Advanced Analogic Technologies, Inc. High-voltage lateral DMOS device
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
DE10309400B4 (de) * 2003-03-04 2009-07-30 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
US7126166B2 (en) * 2004-03-11 2006-10-24 Semiconductor Components Industries, L.L.C. High voltage lateral FET structure with improved on resistance performance
US7061057B2 (en) * 2004-06-16 2006-06-13 Cree Microwave, Llc Laterally diffused MOS transistor having N+ source contact to N-doped substrate

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI408810B (zh) * 2010-11-29 2013-09-11 Macronix Int Co Ltd 低導通電阻降低表面電場橫向擴散金屬氧化半導體電晶體
US10290703B2 (en) 2012-07-31 2019-05-14 Silanna Asia Pte Ltd Power device integration on a common substrate
US8928116B2 (en) 2012-07-31 2015-01-06 Silanna Semiconductor U.S.A., Inc. Power device integration on a common substrate
US8994115B2 (en) 2012-07-31 2015-03-31 Silanna Semiconductor U.S.A., Inc. Power device integration on a common substrate
US9412881B2 (en) 2012-07-31 2016-08-09 Silanna Asia Pte Ltd Power device integration on a common substrate
US9825124B2 (en) 2012-07-31 2017-11-21 Silanna Asia Pte Ltd Power device integration on a common substrate
US11791377B2 (en) 2012-07-31 2023-10-17 Silanna Asia Pte Ltd Power device integration on a common substrate
US11302775B2 (en) 2012-07-31 2022-04-12 Silanna Asia Pte Ltd Power device integration on a common substrate
US10290702B2 (en) 2012-07-31 2019-05-14 Silanna Asia Pte Ltd Power device on bulk substrate
US10249759B2 (en) 2017-02-20 2019-04-02 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors
US10192989B2 (en) 2017-02-20 2019-01-29 Silanna Asia Pte Ltd Integrated circuit connection arrangement for minimizing crosstalk
US10424666B2 (en) 2017-02-20 2019-09-24 Silanna Asia Pte Ltd Leadframe and integrated circuit connection arrangement
US10446687B2 (en) 2017-02-20 2019-10-15 Silanna Asia Pte Ltd Integrated circuit connection arrangement for minimizing crosstalk
US10546804B2 (en) 2017-02-20 2020-01-28 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
US10083897B2 (en) 2017-02-20 2018-09-25 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
US11335627B2 (en) 2017-02-20 2022-05-17 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
US9923059B1 (en) 2017-02-20 2018-03-20 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors
US11942542B2 (en) 2021-09-29 2024-03-26 Vanguard International Semiconductor Corporation Semiconductor device and fabrication method thereof
TWI821798B (zh) * 2021-11-23 2023-11-11 世界先進積體電路股份有限公司 半導體裝置及其製作方法

Also Published As

Publication number Publication date
KR20130056920A (ko) 2013-05-30
KR101260639B1 (ko) 2013-05-03
WO2007142937A2 (en) 2007-12-13
JP2009539259A (ja) 2009-11-12
KR20130056919A (ko) 2013-05-30
KR101267695B1 (ko) 2013-05-27
US20080061367A1 (en) 2008-03-13
WO2007142937A3 (en) 2008-03-06
KR101298339B1 (ko) 2013-08-20
EP2044622A2 (en) 2009-04-08
KR20130006715A (ko) 2013-01-17
KR101268804B1 (ko) 2013-05-28
US20080061368A1 (en) 2008-03-13
KR20130004603A (ko) 2013-01-11
KR101267770B1 (ko) 2013-05-27
US7489007B2 (en) 2009-02-10
US20080067586A1 (en) 2008-03-20
KR101245932B1 (ko) 2013-03-20
US20080067585A1 (en) 2008-03-20
CN101542697A (zh) 2009-09-23
KR101340188B1 (ko) 2013-12-10
KR101415490B1 (ko) 2014-07-04
JP5321840B2 (ja) 2013-10-23
EP2044622A4 (en) 2011-09-28
US7605428B2 (en) 2009-10-20
US20080061400A1 (en) 2008-03-13
CN101542697B (zh) 2012-01-25
US7683426B2 (en) 2010-03-23
TWI374508B (en) 2012-10-11
US7683453B2 (en) 2010-03-23
US20070278568A1 (en) 2007-12-06
KR20130006544A (ko) 2013-01-16
KR20130054440A (ko) 2013-05-24
US7719054B2 (en) 2010-05-18
KR20130006714A (ko) 2013-01-17
US7576391B2 (en) 2009-08-18
KR20090057945A (ko) 2009-06-08
KR101415419B1 (ko) 2014-07-04
KR20130006543A (ko) 2013-01-16
US20080067588A1 (en) 2008-03-20
KR20130006545A (ko) 2013-01-16
US7812393B2 (en) 2010-10-12

Similar Documents

Publication Publication Date Title
TW200805510A (en) High-voltage bipolar-CMOS-DMOS integrated circuit devices and modular methods of forming the same
US9754930B2 (en) ESD protection device with improved bipolar gain using cutout in the body well
US9673188B2 (en) Integrated electrostatic discharge (ESD) clamping for an LDMOS transistor device having a bipolar transistor
US9698246B1 (en) LDMOS device with graded body doping
US20080029820A1 (en) ESD protection for bipolar-CMOS-DMOS integrated circuit devices and modular method of forming the same
US20090159968A1 (en) BVDII Enhancement with a Cascode DMOS
KR20160029602A (ko) 전력 반도체 장치
TW202114215A (zh) 用於提高功率半導體裝置的崩潰電壓的耦合式多晶矽保護環
CN114188317A (zh) 具有保护区和二极管电路的集成电路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees