KR970008646A - 반도체 장치 및 그의 제조방법 - Google Patents
반도체 장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR970008646A KR970008646A KR1019960027952A KR19960027952A KR970008646A KR 970008646 A KR970008646 A KR 970008646A KR 1019960027952 A KR1019960027952 A KR 1019960027952A KR 19960027952 A KR19960027952 A KR 19960027952A KR 970008646 A KR970008646 A KR 970008646A
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- region
- semiconductor substrate
- main surface
- grooves
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000012535 impurity Substances 0.000 claims 122
- 239000000758 substrate Substances 0.000 claims 77
- 238000000034 method Methods 0.000 claims 5
- 150000002500 ions Chemical class 0.000 claims 2
- 238000002955 isolation Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 230000000149 penetrating effect Effects 0.000 claims 2
- 238000000926 separation method Methods 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
- H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
- H01L29/66378—Thyristors structurally associated with another device, e.g. built-in diode the other device being a controlling field-effect device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
Abstract
p+컬렉터영역(1)과 n형 버퍼영역(3)과 n+영역(5)과 n+캐소드 영역(7)에 의해 Pim다이오드가 구성되어 있다. n+캐소드 영역(7)의 표면에서 n+캐소드 영역(7)을 관통하고 n+영역(5)에 달하도록 홈(9)이 형성되어 있다. 절연막(11)을 개재하고 n+캐소드 영역(7)의 측벽에 대향하도록 게이트 전극층(13)이 형성되어 있다. n+캐소드 영역(7)에 영역(1)에 전기적으로 접속하도록 애노드 전극(19)이 형성되어 있다. n+캐소드 영역(7)은 나란히 가는 홈(9)에 끼이게 되는 표면 전면에 형성되어 있다.이것에 의해 게이트 제어회로를 간략화 가능함과 함께 양호한 온 특성을 가지는 전력용 반도체 장치를 얻을 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예 1에서 반도체 장치의 구성을 개략적으로 표시하는 평면도.
Claims (25)
- 진성 혹은 제1도전형의 반도체 기판(5)을 끼우고 제1 및 제 2주면의 사이에서 주전류가 흐르는 다이오드구조를 포함하는 반도체 장치에 있어서, 상기 반도체 기판의 상기 제1주면에 형성되어 있어 상기 반도체 기판의 농도보다더 높은 불순물 농도를 가지는 제1도전형의 제1불순물 영역(7)과, 상기 반도체 기판의 상기 제2주면에 형성되어, 상기 제1불순물 영역의 사이에서 상기 반도체 기판의 저불순물농도영역을 끼우는 제2도전형의 제2불순물 영역(1)를 구비하고, 상기 반도체 기판은 나란히 가는 복수의 홈(9)을 상기 제1주면에 가지고, 상기 홈의 각각은 상기 제1주면에서 상기 제1불순물 영역을 관통하고, 상기 반도체 기판의 상기 저불순물농도영역(5)에 달하도록 형성되어 있어 상기 제1불순물 영역은 나란히 가는 상기 홈에 끼우게 되는 상기 반도체 기판의 상기 제1주면 전면에 형성되어 있고, 또 상기홈내에서 절연막(11)을 개재하고 상기 제1불순물 영역 및 상기 반도체 기판의 상기 저불순물농도영역과 대향하도록 형성된 제어전극층(13)과,상기 반도체 기판의 상기 제1주면상에 형성되어, 상기 제2불순물 영역에 전기적으로 접속된 제1전극층(17)과, 상기 반도체 기판의 상기 제2주면상에 형성되어, 상기 제2불순물 영역에 전기적으로 접속된 제2전극층(19)를 구비한 반도체 장치.
- 제1항에 있어서, 복수의 상기 홈(9)은 서로 나란히 가는 제1, 제2 및 제3의 홈을 가지고, 상기 제1 및 제2의 홈에 끼이게 되는 상기 반도체 기판(5)의 상기 제1주면 전면에는 상기 제1불순물 영역(7)이 형성되어 있고, 상기 제2및 제3의 홈에 끼이게 되는 상기 반도체 기판의 상기 제1주면에는, 제2도전형의 제3불순물영역(31)이 형성되어 있고, 상기 제3불순물 영역은 상기 홈보다 얕게 형성되어 있어 상기 제1전극층(17)과 전기적으로 접속되어 있는 반도체 장치.
- 제1항에 있어서, 상기 반도체 기판(5)의 상기 제1주면에 형성된 제2도전형의 분리불순물영역(23)을 더 구비하고, 서로 나란히 가도록 배치된 복수의 상기 홈(9)중 최외열에 배치된 상기 홈의 한편측에는 다른 상기 홈이 위치하고 있어, 다른편 측에는 상기 분리불순물 영역이 최외열에 배치된 상기 홈에 접하고, 또한 상기홈보다 깊게 형성되어 있는 반도체 장치.
- 제1항에 있어서, 상기 홈(1)의 상기 제1주면에서의 깊이는 5㎛ 이상 15㎛이하인 반도체 장치.
- 진성 혹은 제1도전형의 반도체 기판(5)을 끼우고 제1 및 제2주면의 사이를 주전류가 흐르는 PnPn구조를 포함하는 반도체 장치에 있어서, 상기 반도체 기판의 상기 제1주면에 형성된 제1도전형의 제1불순물 영역(9)과, 상기 반도체 기판의 상기 제2주면에 형성된 제2도전형의 제2불순물 영역(1)과, 상기 제1불순물 영역의 하부에 형성되어 상기 제2불순물 영역의 사이에서 상기 반도체 기판의 영역(5)을 끼우는 제2도전형의 제3불순물 영역(1)을 구비하고, 상기 반도체 기판은 나란히 가는 복수의 홈(9)을 상기 제1주면에 가지고, 상기 홈의 각각은 상기 제1주면에서 상기 제1 및 제3불순물 영역을 관통하여 상기 반도체 기판의 상기 영역내에 달하도록 형성되어 있고, 상기 제1불순물 영역은 나란히 가는 상기 홈에 끼우게 되는 상기 반도체 기판의 상기 제1주면 전면에 형성되어 있고, 또, 상기 홈내에서 절연막(11)을 개재하고, 상기 제1 및 제3불순물 영역 및 상기 반도체 기판의 상기 영역과 대향하도록 형성된 제어전극층(13)과 상기 반도체 기판의상기 제1주면상에 형성되어 상기 제1불순물 영역에 전기적으로 접속된 제1전극층(17)과, 상기 반도체 기판의 상기 제2주면상에 형성되어, 상기 제2불순물 영역에 전기적으로 접속된 제2전극층(19)을 구비한 반도체 장치.
- 제5항에 있어서, 복수의 상기 홈(9)은 서로 나란히 가는 제1, 제2 및 제3의 홈을 가지고, 상기 제1 및 제2의 홈에 끼이게 되는 상기 반도체 기판의 상기 제1주면 전면에는 상기 제1불순물 영역(7)이 형성되어 있고, 상기 제2 및제3의 홈에 끼이게 되는 상기 반도체 기판의 상기 제1주면에는 제2도전형의 제4불순물 영역(31)이 형성되어 있고, 상기제4불순물 영역은 상기홈보다 얕게 형성되어 있어, 상기 제1전극층(17)고 전기적으로 접속되어 있는 반도체 장치.
- 제5항에 있어서, 상기 반도체 기판의 상기 제1주면에 형성된 제2도전형의 분리불순물영역(23)을 더 구비하고, 서로 나란히 가도록 배치된 복수의 상기 홈(9)중 최외열에 배치된 상기 홈의 한편측에는 다른 상기 홈이 위치하고 있어 다른편측에는 상기 분리불순물 영역이 최외열로 배치된 상기 홈에 접하고 또한 상기 홈보다 깊게 형성되어 있는 반도체 장치.
- 제5항에 있어서, 상기 홈(9)의 상기 제1주면에서의 깊이는 5㎛ 이상 15㎛이하인 반도체 장치.
- 진성 혹은 제1도전형의 반도체 기판(5)을 끼우고 제1 및 제2주면사이에서 주전류가 흐르는 다이오드 구조를 포함하는 반도체 장치에 있어서, 상기 반도체 기판의 상기 제1주면에 형성되어 상기 반도체 기판의 불순물 농도보다높은 불순물 농도를 가지는데 제1도전형의 제1불순물 영역(7)과, 상기 반도체 기판의 상기 제2주면에 형성된 제2도전형의제2불순물 영역(1)을 구비하고, 상기 반도체 기판은 상기 제1불순물 영역을 끼우도록 상기 제1주면에 형성된 나란히 가는홈(9)을 가지고, 또, 홈의 측벽에 있어서 상기 제1주면에 상기 제1불순물 영역과 서로 이웃이 되도록 형성된 제2도전형의제3불순물 영역(62)과, 상기 제3불순물 영역의 바로 아래에 상기 홈의 측벽과 상기 반도체 기판의 영역에 접하도록 또한상기 제1불순물 영역과 서로 이웃이 되도록 설치된 상기 제1불순물영역보다 저농도의 제1도전형의 제4불순물 영역(61)과, 상기 홈내에서 절연막(11)을 개재하고, 상기 제3 및 제4불순물 영역 및 상기 반도체 기판의 상기 영역과 대향하도록 형성된 제어전극층(13)과, 상기 반도체 기판의 상기 제1주면상에 형성되어, 상기 제1 및 제3불순물 영역에 전기적으로 접속된 제1전극층(17)과, 상기 반도체 기판의 상기 제2주면상에 형성되어, 상기 제1 및 제3불순물 영역에 전기적으로 접속된제2전극층(19)을 구비한 반도체 장치.
- 제9항에 있어서, 상기 반도체 기판(5)의 상기 제1주면에 형성된 제2도전형의 분리불순물 영역(23)을 더구비하고, 서로 나란히 가도록 배치된 복수의 상기 홈(9)중 최외열에 배치된 상기 홈의 한편측에는 다른 상기 홈이 위치하고 있어 다른편측에는 상기 분리불순물 영역이 최외열에 배치된 상기 홈에 접하고, 또한 상기홈보다 깊게 형성되어 있는 반도체 장치.
- 제9항에 있어서, 상기 홈(9)의 상기 제1주면에서의 깊이는 5㎛ 이상 15㎛이하인 반도체 장치.
- 진성 혹은 제1도전형의 반도체 기판(105)의 제1 및 제2면의 사이에서 전류가 흐르는 반도체 장치에 있어서, 상기 반도체 기판의 상기 제1주면측에 형성된 제2도전형의 제1불순물 영역(107)과,상기 반도체 기판의 제2주면에 형성되고, 상기 제1불순물 영역의 사이에서 상기 반도체 기판의 저농도영역을 끼우는 제2도전형의 제2불순물 영역(101)을 구비하고, 상기 반도체 기판은 상기 제1주면에서 상기 제1불순물 영역을 관통하고, 상기 반도체 기판의 상기 저농도 영역에 달하는 홈(113)을 가지고, 또, 상기 제1불순물 영역상에 있어서 상기 반도체 기판의 상기 제1주면에 상기 홈의 측벽에 접하도록 형성된 제1도전형의 제3불순물영역(109)과, 상기 제1불순물 영역상에 있어서 상기 반도체 기판의 상기 제1주면에 상기 제3불순물 영역과 서로 이웃이 되도록 형서된 상기 제1불순물 영역보다 고농도의 제2도전형의 제4불순물 영역(111)과, 상기 홈내에서 절연막(115)을 개재하고, 상기 제1 및 제3불순물 영역과, 상기 반도체 기판의 상기 저농도영역에 대향하도록 형성되어 제공되는 제어전압에 의해 상기 제1 및 제2주면간을 흐르는 전류를 제어하기 위한 제어전극층(117)과, 상기 반도체 기판의 상기 제1주면상에 형성되어 상기 제3 및 제4불순물 영역에 전기적으로 접속된 제1전극층과, 상기 반도체 기판의 상기 제2주면상에 형성되어 상기 제2불순물 영역에 전기적으로 접속된 제2전극층(123)을 구비하고, 상기 반도체 기판의 상기 제1 및 제2주면간이 도통상태로 있을 때 상기 제3불순물 영역과 접하고, 또한 상기 홈의 주위에 따른 제1도전형의 축적 영역이 형성되고, 상기 제3불순물 영역 및 상기 축적영역을 포함하는 유효캐소드영역이 상기 제1불순물 영역 및 상기 반도체 기판의 상기 저농도영역과 접하는 면적 n과, 상기 제1불순물 영역이 상기 반도체 기판의 상기 저농도영역과 접하는 면적 P의 비율 RN=n/(n+p)가 상기 도통상태에 있어서 0.4 이상 1.0 이하로 되는 것을 특징으로 하는 반도체 장치.
- 제12항에 있어서, 상기 홈(113)의 상기 제1주면에서의 깊이는 5㎛ 이상 15㎛ 이하인 반도체장치.
- 제12항에 있어서, 상기 홈은 제1, 제2 및 제3의 홈(113a,113b,113c)을 가지도록 복수개 형성되어 있어,상기 제1 및 제2의 홈에 끼이게 되는 상기 반도체 기판(105)에는 상기 제1, 제3 및 제4불순물 영역(107, 109, 111)이 형성되어 있고, 상기 제2 및 제3의 홈에 끼이게 되는 상기 반도체 기판의 상기 제1주면에는 상기 반도체 기판의 상기 저농도 영역(105)만이 위치하고 있어, 상기 제2 및 제3의 홈에 끼이게 되는 상기 반도체 기판상에는 제2의 절연막(129)을 개재하고, 도전층(117a)이 형성되어 있어, 상기 도전층은 상기 제2 및 제3의 홈내를 매립하는 상기 제어전극층(117)의 각각과 전기적으로 접속되어 있는 반도체 장치.
- 제12항에 있어서, 상기 홈은 제1, 제2 및 제3의 홈(113a, 113b, 113c)을 가지도록 복수개 형성되어 있어,상기 제1 및 제2의 홈에 끼이게 되는 상기 반도체 기판(105)에는 상기 제1, 제3 및 제4불순물 영역(107, 109, 111)이 형성되어 있고, 상기 제2 및 제3의 홈에 끼이게 되는 상기 반도체 기판하여금 상기 제1주면에는 제2도전형의 제5불순물 영역(131)이 형성되어 있고, 상기 제2 및 제3의 홈에 끼이게 되는 상기 반도체 기판상에는 제2의 절연막(129)을 개재하여도전층(117a)이 형성되어 있고, 상기 도전층은 상기 제2 및 제3의 홈내를 매림하는 상기 제어전극층(117)의 각각과 전기적으로 접속되어 있는 반도체 장치.
- 제12항에 있어서, 상기 제1불순물 영역(107)의 하부에 있어서 상기 홈의 측벽에 접하도록 또한 상기 제2불순물 영역(101)의 사이에서 상기 반도체 기판의 상기 저농도 영역(105)을 끼이도록 형성되어 상기 제1불순물 영역보다저농도를 가지는 제2도전형의 제5불순물 영역(133)을 더 구비한 반도체 장치.
- 제12항에 있어서, 상기 홈은 제1, 제2, 제3 및 제4의 홈(113a, 113b, 113c)을 가지도록 복수개 형성되어있고, 상기 제1, 제2의 홈은 서로 이웃이 되도록 배치되어 있고, 상기 제1, 제2의 홈에 끼이게 되는 상기 반도체 기판(105)의 영역은 상기 제1, 제3 및 제4 불순물 영역(107, 109, 111)이 형성된 제1의 영역으로 되어 있고, 상기 제3 및 제4의 홈은 서로 이웃이 되도록 배치되어 있고, 상기 제3 및 제4의 홈에 끼이게 되는 상기 반도체 기판의 영역은 상기 제1주면에 상기 반도체 기판의 상기 저농도 영역(105)만이 위치하는 제2의 영역으로 되어 있어 2개의 상기 제1의 영역의 사이에는 복수개의 상기제2의 영역이 배치되어 있고, 상기 제1의 영역의 사이에 끼이게 되는 복수개의 상기 제2의 영역에는상기 제1주면상에 제2의 절연막(129)을 개재하고 도전층(117a)이 형성되어 있고, 상기 도전층은 상기 제2의 영역의 각각을 끼우는 상기 제3 및 제4의 홈내를 매립하는 상기 제어전극층(117)의 각각과 전기적으로 접속되어 있는 반도체 장치.
- 제12항에 있어서, 상기 홈은 제1, 제2, 제3, 제4, 제5 및 6의 홈(113a, 113b, 113c, 113d, 113e)을 가지도록 복수개 형성되어 있고, 상기 제1, 제2의 홈은 서로 이웃이 되도록 배치되어 있고, 상기 제1 및 제2의홈에 끼이게 되는 상기 반도체 기판의 영역은 상기 제1, 제3 및 제4 불순물영역(107, 109, 111)이 형성된 제1의 영역으로 되어 있고, 상기 제3 및 제4의 홈은 서로 이웃이 되도록 배치되어 있고,상기 제3 및 제4의 홈에 끼이게 되는 상기 반도체 기판의 영역은 상기 제1주면에 상기 반도체 기판의 상기 저농도영역(105)만이 위치하는 제2의 영역으로 되어 있고, 상기 제5 및 제6의 홈은 서로 이웃이 되도록 배치되어 있어, 상기 제5 및제6의 홈에 끼이게 되는 상기 반도체 기판의 영역은 상기 제1주면에 제2도전형의 제5불순물 영역(141)이 형성된 제3의 영역으로 되어 있고, 상기 제1의 영역과 상기 제3의 영역의 사이에는 복수개의 상기 제2의 영역이 배치되어 있고, 상기 제5불순물 영역에는 상기 제1의 전극층(121)이 전기적으로 접속되어 있고, 상기 제1의 영역과 상기 제3의 영역의 사이에 끼이게 되는 복수개의 상기 제2의 영역에는 상기 제1주면상에 제2의 절연막(129)을 개재하고 도전층(117a)이 형성되어 있고, 상기 도전층은 상기 제2의 영역의 각각을 끼우는 상기 제3 및 제4의 홈내를 매립하는 상기 제어전극층(117)의 각각과전기적으로 접속되어 있는 반도체 장치.
- 제12항에 있어서, 상기 홈은 제1, 제2, 제3 및 제4의 홈(113a, 113b, 113c)을 가지도록 복수개 형성되어있고, 상기 제1, 제2의 홈은 서로 이웃이 되도록 배치되어 있고, 상기 제1 및 제2의 홈에 끼이게 되는 상기 반도체 기판의 영역은 상기 제1, 제3 및 제4의 불순물 영역(107, 109, 111)이 형성된 제1의 영역으로 되어 있고, 상기 제3 및 제4의 홈은 서로 이웃이 되도록 배치되어 있고, 상기 제3 및 4의 홈은 서로 이웃이 되도록 배치되어 있고, 상기 제3및 제4의 홈에 끼이게 되는 상기 반도체 기판의 영역은 상기 제1주면에상기 반도체 기판의 상기 저농도 영역(105)만이 위치하는 제2의 영역으로 되어 있고, 2개의 상기 제1의 영역의 사이에는 복수개의 상기 제2의 영역이 배치되어 있고, 상기 제1의 영역의 사이에 끼이게 되는 복수개의 상기 제2의 영역에는, 상기제1주면상에 제2의 절연막(129, 119)만을 개재하고, 상기 제1의 전극층(121)이 형성되어 있고, 상기 제어전극층(117)은상기 제1주면에서 상방에 돌출하고 있는 반도체장치.
- 제12항에 있어서, 상기 홈은 제1, 제2, 제3, 제4, 제5 및 제6의 홈(113a, 113b, 113c, 113d, 113e)을 가지도록 복수개 형성되어 있고, 상기 제1 및 제2의 홈은 서로 이웃이 되도록 배치되어 있고,상기 제1 및 제2의 홈에 끼이게 되는 상기 반도체 기판의 영역은 상기 제1, 제3 및 제4 불순물 영역(107, 109, 111)이 형성된 제1의 영역으로 되어 있고, 상기 제3 및 제4의 홈은 서로 이웃이 되도록 배치되어 있고, 상기 제3 및 제4의 홈에 끼이게 되는 상기 반도체 기판의 영역은 상기 제1주면에 상기 반도체 기판의 상기 저농도 영역(105)만이 위치하는 제2의 영역으로 되어 있어, 상기 제5및 제6의 홈은 서로 이웃이 되도록 배치되어 있어, 상기 제5 및 제6의 홈에 끼이게 되는 상기 반도체 기판의 영역은 상기제1주면에 제2도전형의 제5불순물 영역(111)이 형성된 제3의 영역으로 되어 있고, 상기 제1의 영역과 상기 제3의 영역의사이에는 복수개의 상기 제2의 영역이 배치되어 있고, 상기 제5불순물 영역에는 상기 제1의 전극층(121)이 전기적으로 접속되어 있고, 상기 제1의 영역과 상기 제3의 영역의 사이에 끼이게 되는 복수개의 상기 제2의 영역에는 상기 제1주면상에제2의 절연막(129, 119)만을 개재하고, 상기 제1의 전극층이 형성되어 있고, 상기 제어전극층(117)은 상기 제1주면에서상방에 돌출하고 있는 반도체 장치.
- 진성 혹은 제1도전형의 반도체 기판(1050의 제1 및 제2주면의 사이에서 전류가 흐르는 반도체장치에 있어서, 상기 반도체 기판의 상기 제1주면측에 형성된 제2도전형의 제1 불순물 영역(107)과, 상기 반도체 기판의 상기 제2주면에 형성되고, 상기 제1불순물 영역의 사이에서 상기 반도체 기판의 저농도 영역(105)을 끼우는 제2도전형의 제2불순물영역(101)을 구비하고, 상기 반도체 기판은 상기 제1주면에서 상기 제1불순물 영역을 관통하고, 상기 반도체 기판의 상기저농도 영역에 달하는 홈(113)을 가지고, 상기 제1불순물 영역상에 있어서 상기 반도체 기판의 상기 제1주면에 상기 홈의측벽에 접하도록 형성된 제1도전형의 제3불순물 영역(109)과, 상기 제1불순물 영역상에 있어서 상기 반도체 기판의 상기제1주면에 상기 제3불순물 영역과 서로 이웃이 되도록 형성된 상기 제1불순물 영역보다 고농도의 제2도전형의 제4불순물영역(111)과, 상기 홈내에서 절연막(115)을 개재하고, 상기 제1 및 제3불순물 영역과 상기 반도체 기판의 상기 저농도 영역에 대향하도록 형성되어 제공되는 제어전압에 의해 상기 제1 및 제2주면간을 흐르는 전류를 제어하기 위한 제어전극층(117)과, 상기 반도체 기판의 상기 제1주면상에 형성되어 상기 제3 및 제4불순물 영역에 전기적으로 접속된 제1전극층(121)과, 상기 반도체 기판의 상기 제2주면상에 형성되어 상기 제2불순물 영역에 전기적으로 접속된 제2전극층을 구비하고, 상기 홈의 상기 제1주면에서의 깊이를 Dt, 상기 홈의 폭을 Wt, 상기 제3 불순물 영역의 상기 제1주면에서의 깊이를De, 상기 제3불순물 영역의 한편의 상기 홈에서 다른편의 상기 홈에 향하는 방향의 폭을 We, 서로 이웃이 되는 상기 홈간의 피치를 Pt로 하였을 때,를 충족시키는 것을 특징으로 하는 반도체장치.
- 진성 혹은 제1도전형의 반도체기판(105)의 제1 및 제2주면의 사이에서 전류가 흐르는 반도체 장치에 있어서, 제1도전형의 반도체 기판의 상기 제1주면에 선택적으로 이온주입하는 것에 의해 제2도전형의 제1불순물 영역(107)을형성하는 공정과, 상기 반도체 기판의 상기 제2주면에 제2도전형의 제2불순물 영역(101)을 형성하는 공정과, 선택적으로이온주입하는 것에 의해 상기 제1불순물 영역내의 상기 제1주면에 제1도전형의 제3불순물 영역(109)을 형성하는 공정과,상기 제1주면에 이방성 식각을 행하는 것에 의해 상기 반도체 기판에 제1, 제2 및 제3의 홈(113a, 113b, 113c)을 가지는복수의 홈을 형성하는 공정을 구비하고, 상기 제1 및 제2의 홈에 끼이게 되는 상기 제1주면에는 제1 및 제3의 불순물 영역이 위치하고, 상기 제2 및 제3의 홈에 끼이게되는 상기 제1주면에는 상기 반도체 기판의 상기 저농도 영역(105)만이 위치하고 있고, 또, 절연막(115)을 개재하고 상기 제1 및 제2불순물 영역에 끼이게 되는 상기 반도체 기판의 저농도영역과 상기 제1 및 제3 불순물 영역에 대향하도록 상기 홈의 내부에 게이트전극제어전극층(117)을 형성하는 공정과, 선택적으로 이온주입하는 것에 의해 상기 제3불순물 영역과 서로 이웃이 되도록상기 제1불순물 영역내의 상기 제1주면에 상기 제1불순물영역보다도 불순물 농도의 높은 제2도전형의 제4불순물 영역(111)을 형성하는 공정과, 상기 제3 및 제4불순물 영역과 전기적으로 접속하도록 상기 제1주면상에 제1전극층(121)을 형성하는 공정과, 상기 제2불순물 영역과 전기적으로 접속하도록 상기 제2주면상에 제2전극층(123)을 형성하는 공정을 구비한 반도체 장치의 제조방법.
- 제22항에 있어서, 상기 홈(113a, 113b, 113c)을 형성한 후, 상기 홈의 내벽을 산화하고, 산화막을 형성하여, 상기 산화막을 제거하는 공정을 더 구비한 반도체 장치의 제보방법.
- 제22항에 있어서, 상기 제어전극층(117)을 형성하는 공정은, 상기 홈(113a, 113b, 113c)내를 매립하도록상기 제1주면상에 도전성막을 형성하는 공정과, 상기 도전성막을 패터닝하는 것에 의해 상기 홈내의 도전성막을 잔존시키는 것과 함께 상기 제1 및 제2의 홈에 끼이게 되는 상기 제1주면상의 상기 도전성막을 제거하고, 또한 상기 제2 및 제3의홈에 끼이게 되는 상기 제1주면상에는 제2절연막(129)을 개재하고 상기 도전성막(117a)을 잔존시키는 공정을 가지는 반도체 장치의 제조방법.
- 제22항에 있어서, 상기 제어전극층(117)을 형성하는 공정은, 상기 홈(113a, 113b, 113c)내를 매립하도록상기 제1주면상에 도전성막을 형성하는 공정과, 상기 도나아가써성막을 패터닝하는 것에 의해 상기 제1 및 제2의 홈에 끼이게 되는 상기 제1주면상과 상기 제2 및 제3의 홈에 끼이게 되는 상기 제1주면상의 상기 도전성막을 제거하는 것으로 상기 홈내를 매립하고, 또한 상기 제1주면보다 상방에 돌출하는 제어전극층을 형성하는 공정을 가지는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18310295 | 1995-07-19 | ||
JP95-183102 | 1995-07-19 | ||
JP23700295 | 1995-09-14 | ||
JP95-237002 | 1995-09-14 | ||
JP28096195A JP3850054B2 (ja) | 1995-07-19 | 1995-10-27 | 半導体装置 |
JP95-280961 | 1995-10-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970008646A true KR970008646A (ko) | 1997-02-24 |
KR100214207B1 KR100214207B1 (ko) | 1999-08-02 |
Family
ID=27325253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960027952A KR100214207B1 (ko) | 1995-07-19 | 1996-07-11 | 반도체장치 및 그의 제조방법 |
Country Status (7)
Country | Link |
---|---|
US (4) | US5977570A (ko) |
EP (5) | EP1158582B1 (ko) |
JP (1) | JP3850054B2 (ko) |
KR (1) | KR100214207B1 (ko) |
CN (2) | CN1236499C (ko) |
DE (4) | DE69633310T2 (ko) |
TW (1) | TW289156B (ko) |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3850054B2 (ja) * | 1995-07-19 | 2006-11-29 | 三菱電機株式会社 | 半導体装置 |
DE19705276A1 (de) * | 1996-12-06 | 1998-08-20 | Semikron Elektronik Gmbh | IGBT mit Trench-Gate-Struktur |
DE19727676A1 (de) * | 1997-06-30 | 1999-01-07 | Asea Brown Boveri | MOS gesteuertes Leistungshalbleiterbauelement |
US6259145B1 (en) * | 1998-06-17 | 2001-07-10 | Intel Corporation | Reduced leakage trench isolation |
DE19848596C2 (de) | 1998-10-21 | 2002-01-24 | Roland Sittig | Halbleiterschalter mit gleichmäßig verteilten feinen Steuerstrukturen |
JP3924975B2 (ja) * | 1999-02-05 | 2007-06-06 | 富士電機デバイステクノロジー株式会社 | トレンチ型絶縁ゲートバイポーラトランジスタ |
JP4829003B2 (ja) * | 1999-02-17 | 2011-11-30 | 株式会社日立製作所 | 半導体装置及び電力変換装置 |
US6703707B1 (en) * | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
GB0120595D0 (en) * | 2001-08-24 | 2001-10-17 | Koninkl Philips Electronics Nv | A semiconductor rectifier |
US6750104B2 (en) * | 2001-12-31 | 2004-06-15 | General Semiconductor, Inc. | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source |
SG124265A1 (en) * | 2002-12-02 | 2006-08-30 | Tadahiro Ohmi | Semiconductor device and method of manufacturing the same |
GB0229217D0 (en) * | 2002-12-14 | 2003-01-22 | Koninkl Philips Electronics Nv | Vertical insulated gate transistor and manufacturing method |
US6965131B2 (en) * | 2003-03-07 | 2005-11-15 | Rockwell Scientific Licensing, Llc | Thyristor switch with turn-off current shunt, and operating method |
US7173290B2 (en) * | 2003-03-07 | 2007-02-06 | Teledyne Licensing, Llc | Thyristor switch with turn-off current shunt, and operating method |
US7279743B2 (en) | 2003-12-02 | 2007-10-09 | Vishay-Siliconix | Closed cell trench metal-oxide-semiconductor field effect transistor |
KR100604527B1 (ko) * | 2003-12-31 | 2006-07-24 | 동부일렉트로닉스 주식회사 | 바이폴라 트랜지스터 제조방법 |
US7183610B2 (en) * | 2004-04-30 | 2007-02-27 | Siliconix Incorporated | Super trench MOSFET including buried source electrode and method of fabricating the same |
US6906380B1 (en) | 2004-05-13 | 2005-06-14 | Vishay-Siliconix | Drain side gate trench metal-oxide-semiconductor field effect transistor |
US8183629B2 (en) * | 2004-05-13 | 2012-05-22 | Vishay-Siliconix | Stacked trench metal-oxide-semiconductor field effect transistor device |
JP2005340626A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置 |
US6906356B1 (en) * | 2004-09-27 | 2005-06-14 | Rockwell Scientific Licensing, Llc | High voltage switch |
US7341116B2 (en) * | 2005-01-20 | 2008-03-11 | Baker Hughes Incorporated | Drilling efficiency through beneficial management of rock stress levels via controlled oscillations of subterranean cutting elements |
JP2007043123A (ja) * | 2005-07-01 | 2007-02-15 | Toshiba Corp | 半導体装置 |
JP4609656B2 (ja) * | 2005-12-14 | 2011-01-12 | サンケン電気株式会社 | トレンチ構造半導体装置 |
US8471390B2 (en) * | 2006-05-12 | 2013-06-25 | Vishay-Siliconix | Power MOSFET contact metallization |
US7748474B2 (en) * | 2006-06-20 | 2010-07-06 | Baker Hughes Incorporated | Active vibration control for subterranean drilling operations |
JP2008124309A (ja) * | 2006-11-14 | 2008-05-29 | Toyota Motor Corp | 半導体装置とその製造方法 |
DE102007018367B4 (de) * | 2007-04-18 | 2013-09-05 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zu dessen Herstellung |
US8368126B2 (en) | 2007-04-19 | 2013-02-05 | Vishay-Siliconix | Trench metal oxide semiconductor with recessed trench material and remote contacts |
JP5596278B2 (ja) * | 2007-07-10 | 2014-09-24 | 富士電機株式会社 | トレンチ型絶縁ゲートmos半導体装置 |
DE102009005914B4 (de) * | 2008-01-28 | 2014-02-13 | Denso Corporation | Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate |
ES2374774B1 (es) * | 2008-03-18 | 2013-01-30 | Consejo Superior De Investigaciones Científicas (Csic) | Método de fabricación de dispositivos rb-igbt. |
CN101983431B (zh) * | 2008-03-31 | 2014-02-19 | 三菱电机株式会社 | 半导体装置 |
CN101826551B (zh) * | 2009-03-03 | 2012-12-05 | M-Mos半导体香港有限公司 | 具有低栅电阻的沟槽型半导体功率器件及其制备方法 |
US8629509B2 (en) * | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
JP2010283132A (ja) | 2009-06-04 | 2010-12-16 | Mitsubishi Electric Corp | 半導体装置 |
US9492063B2 (en) | 2009-06-18 | 2016-11-15 | Endochoice Innovation Center Ltd. | Multi-viewing element endoscope |
US9306056B2 (en) * | 2009-10-30 | 2016-04-05 | Vishay-Siliconix | Semiconductor device with trench-like feed-throughs |
US8604525B2 (en) | 2009-11-02 | 2013-12-10 | Vishay-Siliconix | Transistor structure with feed-through source-to-substrate contact |
US9099522B2 (en) * | 2010-03-09 | 2015-08-04 | Fuji Electric Co., Ltd. | Semiconductor device |
JP5361808B2 (ja) * | 2010-06-23 | 2013-12-04 | 三菱電機株式会社 | 電力用半導体装置 |
JP5865618B2 (ja) * | 2010-09-21 | 2016-02-17 | 株式会社東芝 | 半導体装置 |
CN102034715A (zh) * | 2010-10-12 | 2011-04-27 | 上海宏力半导体制造有限公司 | 功率金属氧化物半导体场效应晶体管的制作方法 |
JP2013084904A (ja) * | 2011-09-29 | 2013-05-09 | Toshiba Corp | 半導体装置 |
CN103151251B (zh) * | 2011-12-07 | 2016-06-01 | 无锡华润华晶微电子有限公司 | 沟槽型绝缘栅双极型晶体管及其制备方法 |
WO2014054162A1 (ja) * | 2012-10-05 | 2014-04-10 | 株式会社 日立製作所 | 半導体装置およびそれを用いた電力変換装置 |
EP2728621A1 (en) * | 2012-11-05 | 2014-05-07 | ABB Technology AG | Insulated gate power semiconductor device |
US9293558B2 (en) | 2012-11-26 | 2016-03-22 | Infineon Technologies Austria Ag | Semiconductor device |
US20140167103A1 (en) * | 2012-12-13 | 2014-06-19 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor device and method of manufacturing the same |
US8710585B1 (en) * | 2013-02-25 | 2014-04-29 | Alpha And Omega Semiconductor Incorporated | High voltage fast recovery trench diode |
JP2014165317A (ja) * | 2013-02-25 | 2014-09-08 | Toshiba Corp | 半導体装置 |
JP2015056492A (ja) * | 2013-09-11 | 2015-03-23 | 株式会社東芝 | 半導体装置 |
WO2015041025A1 (ja) * | 2013-09-20 | 2015-03-26 | サンケン電気株式会社 | 半導体装置 |
JP6173987B2 (ja) * | 2013-09-20 | 2017-08-02 | サンケン電気株式会社 | 半導体装置 |
JP6154292B2 (ja) | 2013-11-06 | 2017-06-28 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
US9438227B2 (en) * | 2013-12-02 | 2016-09-06 | The Hong Kong University Of Science And Technology | Gate-controlled p-i-n switch with a charge trapping material in the gate dielectric and a self-depleted channel |
DE112014003712T5 (de) * | 2013-12-16 | 2016-04-28 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
CN103928309B (zh) * | 2014-04-21 | 2017-02-08 | 西安电子科技大学 | N沟道碳化硅绝缘栅双极型晶体管的制备方法 |
US9391184B2 (en) * | 2014-05-27 | 2016-07-12 | Pakal Technologies, Llc | Insulated gate turn-off device with turn-off transistor |
US9425304B2 (en) | 2014-08-21 | 2016-08-23 | Vishay-Siliconix | Transistor structure with improved unclamped inductive switching immunity |
KR101550798B1 (ko) | 2014-08-29 | 2015-09-08 | 파워큐브세미 (주) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 |
CN107851666B (zh) * | 2016-02-15 | 2021-11-23 | 富士电机株式会社 | 半导体装置 |
JP6604430B2 (ja) * | 2016-03-10 | 2019-11-13 | 富士電機株式会社 | 半導体装置 |
US9935188B2 (en) * | 2016-07-22 | 2018-04-03 | Pakal Technologies Llc | Insulated gate turn-off device with turn-off Schottky-Barrier MOSFET |
JP6973510B2 (ja) * | 2018-01-17 | 2021-12-01 | 富士電機株式会社 | 半導体装置 |
CN109755130A (zh) * | 2018-11-30 | 2019-05-14 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种降低输入电容的半导体器件制造方法 |
FR3091021B1 (fr) * | 2018-12-20 | 2021-01-08 | St Microelectronics Tours Sas | Thyristor vertical |
CN111816693A (zh) * | 2019-04-10 | 2020-10-23 | 台湾茂矽电子股份有限公司 | 二极管结构及其制造方法 |
JP7319601B2 (ja) * | 2019-11-01 | 2023-08-02 | 株式会社東芝 | 半導体装置 |
WO2021123943A1 (en) * | 2019-12-17 | 2021-06-24 | Soreq Nuclear Research Center | High-voltage fast-avalanche diode |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5775464A (en) * | 1980-10-28 | 1982-05-12 | Semiconductor Res Found | Semiconductor device controlled by tunnel injection |
US4994883A (en) * | 1989-10-02 | 1991-02-19 | General Electric Company | Field controlled diode (FCD) having MOS trench gates |
JPH03196570A (ja) * | 1989-12-25 | 1991-08-28 | Nec Corp | 絶縁ゲート型サイリスタ |
US5381026A (en) * | 1990-09-17 | 1995-01-10 | Kabushiki Kaisha Toshiba | Insulated-gate thyristor |
JP2683302B2 (ja) * | 1991-07-09 | 1997-11-26 | 三菱電機株式会社 | 半導体装置 |
EP1209751A3 (en) * | 1991-08-08 | 2002-07-31 | Kabushiki Kaisha Toshiba | Self turn-off insulated-gate power semiconductor device with injection-enhanced transistor structure |
US5448083A (en) * | 1991-08-08 | 1995-09-05 | Kabushiki Kaisha Toshiba | Insulated-gate semiconductor device |
JPH0612559A (ja) * | 1992-02-10 | 1994-01-21 | Shibaura Eng Works Co Ltd | 自動販売機 |
JP2810821B2 (ja) * | 1992-03-30 | 1998-10-15 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US5324966A (en) * | 1992-04-07 | 1994-06-28 | Toyo Denki Seizo Kabushiki Kaisha | MOS-controlled thyristor |
JP2983110B2 (ja) * | 1992-06-24 | 1999-11-29 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US5410170A (en) * | 1993-04-14 | 1995-04-25 | Siliconix Incorporated | DMOS power transistors with reduced number of contacts using integrated body-source connections |
JPH071347A (ja) * | 1993-06-10 | 1995-01-06 | Nitto Seiko Co Ltd | ねじ締め機 |
US5510287A (en) * | 1994-11-01 | 1996-04-23 | Taiwan Semiconductor Manuf. Company | Method of making vertical channel mask ROM |
JP3196570B2 (ja) | 1995-05-19 | 2001-08-06 | 日立電線株式会社 | 多導体スペーサ |
JP3850054B2 (ja) * | 1995-07-19 | 2006-11-29 | 三菱電機株式会社 | 半導体装置 |
-
1995
- 1995-10-27 JP JP28096195A patent/JP3850054B2/ja not_active Expired - Lifetime
- 1995-12-15 TW TW084113477A patent/TW289156B/zh not_active IP Right Cessation
-
1996
- 1996-06-12 EP EP01117369A patent/EP1158582B1/en not_active Expired - Lifetime
- 1996-06-12 DE DE69633310T patent/DE69633310T2/de not_active Expired - Lifetime
- 1996-06-12 EP EP01117378A patent/EP1154491B1/en not_active Expired - Lifetime
- 1996-06-12 EP EP00107885A patent/EP1030372B1/en not_active Expired - Lifetime
- 1996-06-12 DE DE69634837T patent/DE69634837T2/de not_active Expired - Fee Related
- 1996-06-12 EP EP96109389A patent/EP0756330B1/en not_active Expired - Lifetime
- 1996-06-12 DE DE69627215T patent/DE69627215T2/de not_active Expired - Lifetime
- 1996-06-12 EP EP00107897A patent/EP1030373A1/en not_active Withdrawn
- 1996-06-12 DE DE69614949T patent/DE69614949T2/de not_active Expired - Lifetime
- 1996-07-11 KR KR1019960027952A patent/KR100214207B1/ko not_active IP Right Cessation
- 1996-07-17 CN CNB981253849A patent/CN1236499C/zh not_active Expired - Fee Related
- 1996-07-17 CN CN96102369A patent/CN1052342C/zh not_active Expired - Fee Related
- 1996-07-18 US US08/683,279 patent/US5977570A/en not_active Expired - Lifetime
-
1998
- 1998-12-30 US US09/222,795 patent/US6265735B1/en not_active Expired - Fee Related
-
2001
- 2001-05-23 US US09/862,619 patent/US6445012B2/en not_active Expired - Fee Related
-
2002
- 2002-08-20 US US10/223,661 patent/US6867437B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1052342C (zh) | 2000-05-10 |
EP1030372A2 (en) | 2000-08-23 |
DE69634837T2 (de) | 2005-12-22 |
EP1154491B1 (en) | 2005-06-08 |
CN1142688A (zh) | 1997-02-12 |
EP1154491A1 (en) | 2001-11-14 |
DE69627215T2 (de) | 2003-12-18 |
US6445012B2 (en) | 2002-09-03 |
EP1030372A3 (en) | 2000-09-06 |
EP1030373A1 (en) | 2000-08-23 |
EP1158582B1 (en) | 2004-09-01 |
DE69634837D1 (de) | 2005-07-14 |
KR100214207B1 (ko) | 1999-08-02 |
EP1158582A1 (en) | 2001-11-28 |
US20010045566A1 (en) | 2001-11-29 |
US6265735B1 (en) | 2001-07-24 |
TW289156B (en) | 1996-10-21 |
JPH09139510A (ja) | 1997-05-27 |
EP1030372B1 (en) | 2003-04-02 |
CN1226751A (zh) | 1999-08-25 |
CN1236499C (zh) | 2006-01-11 |
EP0756330B1 (en) | 2001-09-05 |
DE69614949D1 (de) | 2001-10-11 |
EP0756330A2 (en) | 1997-01-29 |
US20030006456A1 (en) | 2003-01-09 |
EP0756330A3 (en) | 1999-03-10 |
JP3850054B2 (ja) | 2006-11-29 |
DE69633310T2 (de) | 2005-09-15 |
DE69627215D1 (de) | 2003-05-08 |
DE69633310D1 (de) | 2004-10-07 |
US6867437B2 (en) | 2005-03-15 |
DE69614949T2 (de) | 2002-04-04 |
US5977570A (en) | 1999-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970008646A (ko) | 반도체 장치 및 그의 제조방법 | |
JP5113961B2 (ja) | バイポーラmosfet素子 | |
JP2002314080A (ja) | 半導体装置およびその製造方法 | |
JPH06291311A (ja) | 高電圧トランジスタ | |
JPH118399A (ja) | 半導体装置およびその製造方法 | |
JP2001274398A (ja) | 半導体装置及びその製造方法 | |
KR970060534A (ko) | 전력반도체장치 및 그의 제조방법 | |
US11522075B2 (en) | Semiconductor device and method of manufacturing same | |
JP2004152979A (ja) | 半導体装置 | |
US20020060339A1 (en) | Semiconductor device having field effect transistor with buried gate electrode surely overlapped with source region and process for fabrication thereof | |
JP2001210823A (ja) | 半導体装置 | |
JP5151175B2 (ja) | 半導体装置 | |
JP4488984B2 (ja) | ショットキーバリアダイオード | |
JP2007142015A (ja) | 半導体装置 | |
JP2003031821A (ja) | 半導体装置 | |
US6451645B1 (en) | Method for manufacturing semiconductor device with power semiconductor element and diode | |
KR960035966A (ko) | 유전체분리 반도체장치 및 그 제조방법 | |
KR920010962A (ko) | 반도체 디바이스 및 그 형성 방법 | |
US8021951B2 (en) | Formation of longitudinal bipolar transistor with base region in trenches having emitter and collector regions disposed along portions of side surfaces of base region | |
US5925899A (en) | Vertical type insulated gate bipolar transistor having a planar gate structure | |
JP3301271B2 (ja) | 横型パワーmosfet | |
JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
EP0996158B1 (en) | High voltage resistive structure integrated on a semiconductor substrate | |
CN113793804B (zh) | 一种横向绝缘栅双极晶体管结构及其制备方法 | |
JP2924348B2 (ja) | トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
J202 | Request for trial for correction [limitation] | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR CORRECTION REQUESTED 19990909 Effective date: 20010228 |
|
FPAY | Annual fee payment |
Payment date: 20120423 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |