KR960035635A - 다이나믹형 메모리장치와 메모리모듈 및 그 리프레시방법 - Google Patents

다이나믹형 메모리장치와 메모리모듈 및 그 리프레시방법 Download PDF

Info

Publication number
KR960035635A
KR960035635A KR1019960005231A KR19960005231A KR960035635A KR 960035635 A KR960035635 A KR 960035635A KR 1019960005231 A KR1019960005231 A KR 1019960005231A KR 19960005231 A KR19960005231 A KR 19960005231A KR 960035635 A KR960035635 A KR 960035635A
Authority
KR
South Korea
Prior art keywords
refresh
circuit
memory
dynamic
word lines
Prior art date
Application number
KR1019960005231A
Other languages
English (en)
Other versions
KR100407024B1 (ko
Inventor
요지 이데이
가쯔히로 시모히가시
마사까즈 아오끼
히로마사 노다
가쯔유끼 사또
히데또시 이와이
마꼬도 사에끼
쥰 무라따
요시따까 다다끼
도시히로 세끼구찌
오사무 쯔찌야
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR960035635A publication Critical patent/KR960035635A/ko
Application granted granted Critical
Publication of KR100407024B1 publication Critical patent/KR100407024B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4016—Memory devices with silicon-on-insulator cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Abstract

1개의 반도체기판상에 형성된 반도체기억장치. 다이나믹형 메모리장치 또는 다이나믹형 RAM과 메모리모듈 및 그 리프레시방법에 관한 것으로써, 메모리셀의 정보유지시간에 맞춰서 합리적이며, 또한 고신뢰성에 의해 리프레시를 실행시킬 수 있게 하기 위해, 다이나믹형 메모리셀중 가장 짧은 정보유지시간보다 짧게 된 리프레시주기에 대응한 주기적인 펄스를 계숙해서 여러개의 워드선에 공통으로 할당되어 이루어지는 리프레시어드레스를 생성하고, 이러한 리프레시어드레스카운터의 캐리신호를 분주회로에 의해 분주하고, 리프레시어드레스에 할당된 여러개의 워드선마다 타이머회로의 출력펄스에 상당한 짧은 주기 또는 분주출력펄스에 상당한 긴 주기중의 어느 한쪽을 기억회로에 기억시켜서 리프레시어드레스에 의해 실시되는 메모리셀의 리프레시동작을 기억회로의 기억정보에 대응해서 각 워드선마다 유료/무효로 하고, 분주회로의 출력펄스에 의해 이러한 리프레시시간설정정보를 무효로한다.
상기에 의해, 메모리셀의 정보유지시간에 대응시켜진 2이상의 리프레시주기에 의해 리프레시를 실행하는 것이 가능하게 되어 대폭적인 저소비전력화를 실현할 수있다.

Description

다이나믹형 메모리장치와 메모리모듈 및 그 리프레시방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 다이나믹형 RAM의 1실시예를 도시한 개략블럭도, 제2도는 제1도의 1개의 어레이블럭에 대응한 1실시예를 도시한 개략회로도, 제3도는 제2도의 1개의 어리에블럭의 동작을 설명하기 위한 타이밍도, 제4도는 제2도의 메모리매트에 마련되는 X디코더의 1실시예를 도시한 회로도, 제5도는 본 발명에 관한 다이나믹형 RAM에 있어서의 적응리프ㄹ시동작을 설명하기 위한 타이밍도.

Claims (15)

  1. 여러개의 메모리블럭, 주기적인 펄스신호를 받아 리프레시어드레스신호를 출력하는 리프레시어드레스카운터, 상기 리프레시어드레스신호를 받는 제어회로 및 상기 리프레시어드레스신호를 받는 워드선 선택회로를 갖는 반도체기판에 형성된 다이나믹형메모리장치로써, 상기 여러개의 메모리블럭은 여러개의 제1의 워드선과 상기 여러개의 제1의 워드선에 결합되어 매트릭스배치된 여러개의 제1의 다이나믹형 메모리셀을 갖는 제1의 메모리블럭 및 여러개의 제2의 워드선과 상기 여러개의 제2의 워드선에 결합되어 매트릭스배치된 여러개의 제2의 다이나믹형 메모리셀을 갖는 제2의메모리블럭을 포함하고, 상기 제어회로는 상기 여러개의 제1의 워드선 및 상기 여러개의 제2의 워드선의 각각에 대한 리프레시주기의 정보를 유지하는 리프레시주기유지회로를 포함하고, 상기 리프레시어드레스신호에 대응하는 상기 여러개의 제1의 워드선중의 1개가 제1의 리프레시주기에서 선택되며, 또한 상기 리프레시어드레스신호에 대응하는 상기 여러개의 제2의 워드선중의 1개가 상기 제1의 리프레시주기보다 긴 주기로 되는 제2의 리프레시주기에서 선택되는 정보를 상기 리프레시주기유지회로가 유지하고 있는 경우, 상기 제어회로는 상기 워드선선택회로가 상기 여러개의 제1의 워드선중에서 상기 리프레시어드레스신호에 대응하는 1개와 상기 여러개의 제2의 워드선중에서 상기 리프레시어드레스신호에 대응하는 1개를 동시에 선택하도록 상기 워드선선택회로를 제어하던가 또는 상기 워드선선택회로가 상기 여러개의 제1의 워드선중에서 상기 리프레시어드레스신호에 대응하는 1개를 선택하며, 또한 상기 여러개의 제2의 워드선중에서 상기 리프레시어드레스신호에 대응하는 1개를 선택하지 않도록 상기 워드선선택회로를 제어하는 다이나믹형 메모리장치.
  2. 다이나믹형 메모리가 매트릭스배치되어 이루어지는 메모리어레이, 상기 메모리셀의 선택동작을 실행하는 어드레스선택회로 및 외부단자에서 공급된 제어신호 또는 타이밍신호를 받아서 동작모드의 판정과 그것에 대응한 타이밍신호를 형성하는 제어회로를 구비한 1개의 반도체기판상에 형성된 다이나믹형 메모리장치로써, 상기 다이나믹형 메모리셀중 가장 짧은 정보유지시간보다 짧게된 리프레시주기에 대응한 주기적인 펄스를 발생시키는 타이머회로. 이러한 타이머회로의 출력펄스를 계수해서 여러개의 워드선에 공통으로 할당되어 이루어지는 리프레시어드레스를 생성하는 리프레시어드레스카운터. 이러한 리프레시어트레스카운터의 캐리신호를 분주하는 분주회로. 상기 리프레시어드레스에 할당된 여러개의 워드선마다 상기 타이머회로의 출력펄스에 상당한 리프레시시간설정정보 또는 상기 분주출력펄스에 상당한 리프레시시간설정정보중 어느 한 쪽을 기억하도록 된 기억회로 및 상기 리프레시어드레스에 의해 실시되는 리프레시동작을 상기 기억회로에 기억된 리프레시시간설정정보에 대응해서 각 워드선마다 유효 또는 무효로 하고, 상기 분주회로의 출럭펄스에 의해 이러한 리프레시시간설정정보를 무효로해서 이루어지는 적응리프레시컨트롤러를 마련해서 이루어지는 다이나믹형 메모리장치.
  3. 제2항에 있어서, 상기 리프레시어드레스에 할당되는 여러개의 워드선은 여러개의 어레이블럭에 대응해서 마련되는 것이고, 이러한 어레이블럭은 워드선의 선택동작을 실행하는 X디코더와 워드드라이버, 매트제어호로 및 센스엠프제어회로가 각각 마련되어 이루어지는 1 내지 여러개의 메모리매트로 이루어지고, 이러한 1 내지 여러개의 메모리매트에 있어서의 상기 X디코더와 워드드라이버, 매트제어회로 및 센스엠프제어회로는 각각에 대응된 매트선택신호에 의해 동작제어가 실행되는 것이고, 상기 매트선택신호를 상기 기억회로의 기억정보와 분주회로의 출력펄스에 따라서 제어해서 이루어지는 다이나믹형 메모리장치.
  4. 제1항에 또는 제3항에 있어서, 적어도 상기 메모리셀은 SOI기판상에 형성되어 이루어지는 다이나믹형 메모리장치.
  5. 제1항, 제2항 또는 제4항에 있어서, 상기 분주회로는 제1의 분주출력과 이러한 제1의 분주출력을 또 분주한 제2의 분주출력을 형성하는 것이고, 상기 리프레시설정정보는 이러한 분주출력에 대응시킨 여러 단계로 분할되어 설정되는 것이고, 이들 여러단계로 분할되어 설정된 리프레시설정정보는 상기 제2의 분주출력에 의해 무효로 되는 다이나믹형 메모리장치.
  6. 제1항, 제2항, 제3항 또는 제5항에 있어서, 상기 기억회로는 소오스와 드레인을 구성하는 확산층이 형성된 제1의 소자형성영역, 제어게이트를 구성하는 확산층이 형성된 제2의 소자형성영역 및 이러한 제1과 제2의 소자형성영역상의 반도체기판상에 양 영역을 걸치도록 형성된 플로팅게이트에서 단층게이트구조의 메모리셀을 사용하고, 상기 플로팅게이트에 전하를 주입하는 것에 의해 기억정보의 라이트를 실행하는 다이나믹형 메모리장치.
  7. 제5항에 있어서, 상기 기억회로는 최상층의 금속배선층을 퓨즈로써 사용하고, 이러한 퓨즈에 직렬형태로 접속된 어드레스선택용 MOSFET를 메모리셀로 하고, 상기 퓨즈를 고에너지광선으로 선택적으로 절단시키는 것에 의해 기억정보의 라이트를 실행하는 다이나믹형 메모리장치.
  8. 제5항에 있어서, 상기 기억회로는 다이나믹형 메모리셀을사용하고, 이러한 메모리셀의 정보기억캐패시터에 고전계를 작용시켜서 절연파괴를 발생시키는 것에 의해 기억정보의 라이트를 실행하는 다이나믹형 메모리장치.
  9. 제5항에 있어서, 상기 타이머회로와 상기 분주회로의 분주비는 그것이 탑재된 다이나믹형 RAM에 형성된 메모리셀의 정보유지시간에 대응해서 프로그래머블하게 설정가능하게 되는 다이나믹형 메모리장치.
  10. 제9항에 있어서, 상기 기억회로는 미라이트상태가 상기 타이머회로의 출력펄스에 동기해서 실시되는 리프레시동작을 유효로 하는 기억정보로 되고, 라이트상태가 상기 타이머회로의 출력펄스에 동기해서 실시되는 리프레시동작을 무효로 하는 기억정보로 되는 다이나믹형 메모리장치.
  11. 다이나믹형 메모리셀이 매트릭스배치되어 이루어지는 메모리어레이, 이러한 다이나믹형 메모리셀의 선택동작을 실행하는 어드레스선택회로 및 외부단자에 공급된 제어신호 또는 타이밍신호를 받아서 동작모드의 판정과 그것에 대응한 타이밍신호를 형성하는 제어회로를 구비해서 이루어지는 반도체기판상에 형성된 여러개의 다이나믹형 메모리장치, 상기 여러개의 다이나믹형 메모리장치에 형성된 다이나믹형 메모리셀중 가장 짧은 정보유지시간보다 짧게 된 리프레시주기에 대응한 주기적인 펄스를 발생시키는 타이머회로, 이러한 타이머회로의 출력펄스를 계수해서 상기 여러개의 다이나믹형 메모리장치의 리프레시어드레스를 생성하는 리프레시어드레스카운터, 이러한 리프레시어드레스카운터의 캐리신호를 분주하는 분주회로, 상기 리프레시어드레스에 의해 리드동작이 실행되고, 여러개의 다이나믹형 메모리장치에 있어서 상기 리프레시어드레스에 의해 선택되는 워드선에 접속되는 다아나믹형 메모리셀의 가장 짧은 정보유지시간에대응되고, 상기 타이머회로의 출력펄스 또는 분주회로의 분주출력에 대응된 리프레시시간설정정보가 기억된 기억회로 및 상기 리프레시어드레스에 의해 실시되는 리프레시동작을 상기 기억회로에 기억된 리프레시시간설정정보에 대응해서 다이나믹형 메모리장치마다 유효 또는 무효로 하고, 상기 분주회로의 출력펄스에 의해 이러한 리프레시시간설정정보를 무효로해서 이루어지는 적응리프레시컨트롤러를 구비해서 이루어지는 메모리모듈.
  12. 제11항에 있어서, 상기 적응리프레시컨트롤러는 1개의 반도체집적회로장치에 의해 형성되는 메모리모듈.
  13. 제10항에 또는 제12항에 있어서, 상기 타이머회로와 상기 분주회로의 분주비는 상기 다이나믹형 RAM에 형성된 메모리셀의 정보유지시간에 대응해서 각각이 프로그래머블하게 설정가능하게 되는 메모리모듈.
  14. 상기 다이나믹형 메모리셀중 가장 짧은 정보유지시간보다 짧게 된 리프레시주기에 대응한 제1의 펄스, 이러한 제1의 펄스를 계수해서 리프레시어드레스와 그 1 사이클의 리프레시동작마다 발생되는 캐리신호를 분주해서 이루어지는 제2의 펄스를 형성하고, 이러한 리프레시어드레스에 대응해서 여러개의 워드선을 할당함과 동시에 동일한 리프레시어드레스가 할당된 각각 1개의 워드선마다 대응해서 상기 제1의 펄스 또는 제2의 펄스에 대응된 리프레시시간설정정보를 기억회로에 기억히키고, 상기 리프레시어드레스에 의해 실시되는 리프레시동작을 상기 기억회로에서 리드된 리프레시시간설정정보에 대응해서 각 워드선마다 유효 또는 무효로 하고, 상기 제2의 펄스에 의해 기억회로에서 리드된 리프레시시간설정정보 그 자체를 무효로 해서 이루어지는 다이나믹형 메모리장치의 리프레시방법.
  15. 제14항에 있어서, 상기 제1의 펄스와 제2의 펄스의 주기는 그것에 의해 리프레시동작이 실행되는 다이나믹형 메모리셀의 정보유지시간에 대응해서 프로그래머블하게 설정하는 다이나믹형 메모리장치의 리프레시방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960005231A 1995-03-03 1996-02-29 다이나믹형메모리장치와메모리모듈및그리프레시방법 KR100407024B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-068976 1995-03-03
JP6897695 1995-03-03
JP24072995A JP3714489B2 (ja) 1995-03-03 1995-08-25 ダイナミック型ｒａｍとメモリモジュール
JP95-240729 1995-08-25

Publications (2)

Publication Number Publication Date
KR960035635A true KR960035635A (ko) 1996-10-24
KR100407024B1 KR100407024B1 (ko) 2004-03-18

Family

ID=26410160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960005231A KR100407024B1 (ko) 1995-03-03 1996-02-29 다이나믹형메모리장치와메모리모듈및그리프레시방법

Country Status (4)

Country Link
US (1) US5629898A (ko)
JP (1) JP3714489B2 (ko)
KR (1) KR100407024B1 (ko)
TW (1) TW441103B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857428B1 (ko) * 2006-12-07 2008-09-09 주식회사 하이닉스반도체 반도체 메모리 장치의 워드 라인 선택회로 및 방법

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787097A (en) * 1996-07-22 1998-07-28 Micron Technology, Inc. Output data compression scheme for use in testing IC memories
JPH1040685A (ja) * 1996-07-23 1998-02-13 Mitsubishi Electric Corp 同期型記憶装置および同期型記憶装置におけるデータ読み出し方法
KR100231602B1 (ko) * 1996-11-08 1999-11-15 김영환 복합 모드형 기판전압 발생회로
US5898637A (en) * 1997-01-06 1999-04-27 Micron Technology, Inc. System and method for selecting shorted wordlines of an array having dual wordline drivers
JPH10283777A (ja) * 1997-04-04 1998-10-23 Mitsubishi Electric Corp Ｓｄｒａｍコアと論理回路を単一チップ上に混載した半導体集積回路装置およびｓｄｒａｍコアのテスト方法
USRE39579E1 (en) * 1997-04-04 2007-04-17 Renesas Technology Corp. Semiconductor integrated circuit device comprising RAM with command decode system and logic circuit integrated into a single chip and testing method of the RAM with command decode system
JP3737276B2 (ja) * 1997-04-25 2006-01-18 富士通株式会社 半導体記憶装置
US6272588B1 (en) * 1997-05-30 2001-08-07 Motorola Inc. Method and apparatus for verifying and characterizing data retention time in a DRAM using built-in test circuitry
JP3189740B2 (ja) * 1997-06-20 2001-07-16 日本電気株式会社 不揮発性半導体メモリのデータ修復方法
KR100276386B1 (ko) * 1997-12-06 2001-01-15 윤종용 반도체메모리장치의리프레시방법및회로
TW462123B (en) * 1998-03-10 2001-11-01 United Microelectronics Corp Layout design of electrostatic discharge protection device
KR100317195B1 (ko) * 1998-10-28 2002-02-28 박종섭 반도체메모리의리프레쉬제어회로
KR100282525B1 (ko) * 1998-11-11 2001-02-15 김영환 메모리 테스트 회로
JP3797810B2 (ja) 1998-11-30 2006-07-19 松下電器産業株式会社 半導体装置
KR100464947B1 (ko) * 1998-12-30 2005-05-20 주식회사 하이닉스반도체 디램의리프레시방법
KR100316713B1 (ko) * 1999-06-26 2001-12-12 윤종용 반도체 메모리 장치 및 이에 적합한 구동신호 발생기
JP2001118999A (ja) * 1999-10-15 2001-04-27 Hitachi Ltd ダイナミック型ｒａｍと半導体装置
KR100317198B1 (ko) * 1999-12-29 2001-12-24 박종섭 리프레쉬 회로
US6665384B2 (en) 2000-06-19 2003-12-16 General Electric Company Methods and apparatus for appliance communication interface
JP2002056671A (ja) * 2000-08-14 2002-02-22 Hitachi Ltd ダイナミック型ｒａｍのデータ保持方法と半導体集積回路装置
AU1142001A (en) * 2000-10-19 2002-04-29 Dsm N.V. Protein hydrolysates
US6570801B2 (en) * 2000-10-27 2003-05-27 Kabushiki Kaisha Toshiba Semiconductor memory having refresh function
KR100402099B1 (ko) * 2000-12-29 2003-10-17 주식회사 하이닉스반도체 메모리소자의 리프레쉬주기 발생회로
US6529433B2 (en) 2001-04-03 2003-03-04 Hynix Semiconductor, Inc. Refresh mechanism in dynamic memories
JP2002352579A (ja) 2001-05-25 2002-12-06 Sony Corp 情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラム
EP1425757B1 (en) * 2001-08-13 2018-09-05 EM Microelectronic-Marin SA Programming an electronic device including a non-volatile memory, in particular for adjusting the features of an oscillator
US6788606B2 (en) * 2001-10-31 2004-09-07 Infineon Technologies Ag Method and apparatus for refreshing memory cells
US7073099B1 (en) * 2002-05-30 2006-07-04 Marvell International Ltd. Method and apparatus for improving memory operation and yield
KR100487918B1 (ko) * 2002-08-30 2005-05-09 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치
US7594114B2 (en) * 2002-09-16 2009-09-22 General Electric Company Authentication apparatus and method for universal appliance communication controller
US6920523B2 (en) * 2002-10-07 2005-07-19 Infineon Technologies Ag Bank address mapping according to bank retention time in dynamic random access memories
DE602004018646D1 (de) * 2003-01-29 2009-02-05 St Microelectronics Sa Verfahren zum Auffrischen eines DRAM und dazugehörige DRAM-Vorrichtung, insbesondere in ein zellulares Mobiltelefon eingebaut
TWI262504B (en) * 2003-04-15 2006-09-21 Ibm Dynamic semiconductor memory device
US6956782B2 (en) * 2003-09-30 2005-10-18 Infineon Technologies Ag Selective bank refresh
US7095669B2 (en) * 2003-11-07 2006-08-22 Infineon Technologies Ag Refresh for dynamic cells with weak retention
US6988237B1 (en) 2004-01-06 2006-01-17 Marvell Semiconductor Israel Ltd. Error-correction memory architecture for testing production errors
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
JP4322694B2 (ja) 2004-02-04 2009-09-02 エルピーダメモリ株式会社 半導体記憶装置および半導体記憶装置のリフレッシュ方法
US7099221B2 (en) * 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US20060010339A1 (en) * 2004-06-24 2006-01-12 Klein Dean A Memory system and method having selective ECC during low power refresh
US7340668B2 (en) * 2004-06-25 2008-03-04 Micron Technology, Inc. Low power cost-effective ECC memory system and method
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
JP4453018B2 (ja) 2005-03-07 2010-04-21 エルピーダメモリ株式会社 半導体記憶装置
JP4609813B2 (ja) 2005-05-18 2011-01-12 エルピーダメモリ株式会社 半導体装置
JP4524645B2 (ja) 2005-06-01 2010-08-18 エルピーダメモリ株式会社 半導体装置
US7734866B2 (en) * 2005-08-04 2010-06-08 Rambus Inc. Memory with address-differentiated refresh rate to accommodate low-retention storage rows
US7565479B2 (en) * 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
US7444577B2 (en) * 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
WO2007051795A1 (en) * 2005-10-31 2007-05-10 Innovative Silicon S.A. Method and apparatus for varying the programming duration and/or voltage of an electrically floating body transistor, and memory cell array implementing same
US8161232B2 (en) * 2006-04-26 2012-04-17 The Invention Science Fund I, Llc Periodically and empirically determined memory refresh intervals
US20080016272A1 (en) * 2006-07-03 2008-01-17 Stmicroelectronics Sa Method of refreshing dynamic random access memory, in particular in standby mode and in active operating mode, and corresponding dynamic random access memory device, for example incorporated into a cellular mobile telephone
FR2903219A1 (fr) * 2006-07-03 2008-01-04 St Microelectronics Sa Procede de rafraichissement d'un memoire vive dynamique et dispositif de memoire vive dynamique correspondant,en particulier incorpore dans un telephone mobile cellulaire
US7894289B2 (en) * 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
US7539050B2 (en) * 2006-11-22 2009-05-26 Qimonda North America Corp. Resistive memory including refresh operation
TWI381379B (zh) * 2007-10-05 2013-01-01 Fujitsu Ltd An information processing apparatus, a memory section control apparatus, and a memory section control method
JP5146457B2 (ja) * 2007-10-05 2013-02-20 富士通株式会社 情報処理装置、記憶部制御装置、記憶部制御方法
US7983108B2 (en) * 2008-08-04 2011-07-19 Micron Technology, Inc. Row mask addressing
US7990795B2 (en) * 2009-02-19 2011-08-02 Freescale Semiconductor, Inc. Dynamic random access memory (DRAM) refresh
JP6091083B2 (ja) 2011-05-20 2017-03-08 株式会社半導体エネルギー研究所 記憶装置
DE102012203610A1 (de) * 2011-05-25 2012-11-29 Samsung Electronics Co., Ltd. Verfahren zum Auffrischen eines Speicherbauelements, Auffrisch-adressengenerator und Speicherbauelement
KR20150006467A (ko) * 2012-06-07 2015-01-16 후지쯔 가부시끼가이샤 선택적으로 메모리의 리프레시를 행하는 제어 장치
KR101974108B1 (ko) * 2012-07-30 2019-08-23 삼성전자주식회사 리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법
KR102089665B1 (ko) 2012-12-28 2020-04-14 삼성전자주식회사 메모리 모듈 및 메모리 시스템
US9385696B1 (en) 2014-09-26 2016-07-05 Applied Micro Circuits Corporation Generating a pulse clock signal based on a first clock signal and a second clock signal
KR20160045461A (ko) * 2014-10-17 2016-04-27 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51127629A (en) * 1975-04-30 1976-11-06 Hitachi Ltd Semiconductor memory compensating defect bit
JPH0766660B2 (ja) * 1985-03-25 1995-07-19 株式会社日立製作所 ダイナミツク型ｒａｍ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857428B1 (ko) * 2006-12-07 2008-09-09 주식회사 하이닉스반도체 반도체 메모리 장치의 워드 라인 선택회로 및 방법

Also Published As

Publication number Publication date
TW441103B (en) 2001-06-16
US5629898A (en) 1997-05-13
JP3714489B2 (ja) 2005-11-09
KR100407024B1 (ko) 2004-03-18
JPH08306184A (ja) 1996-11-22

Similar Documents

Publication Publication Date Title
KR960035635A (ko) 다이나믹형 메모리장치와 메모리모듈 및 그 리프레시방법
KR100615608B1 (ko) 셀프 리프레쉬 모드에서 오토 리프레쉬를 수행하는 반도체메모리 장치
KR100909630B1 (ko) 어드레스 카운터 회로
KR100341381B1 (ko) 워드 라인 제어 회로
KR970051090A (ko) 반도체 메모리장치의 펌핑전압발생기
KR890007296A (ko) 반도체 집적회로 장치
KR940001163A (ko) 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치
JP2000036190A5 (ko)
KR100302617B1 (ko) 번인 테스트 회로
KR100272161B1 (ko) 반도체메모리장치의고립게이트제어방법및회로
KR960030409A (ko) 반도체 기억장치
KR970051291A (ko) 반도체 기억장치
JP3627647B2 (ja) 半導体メモリ装置内のワード線の活性化
JPH0922591A (ja) カウンタ回路、カウントシーケンス生成方法及びアドレスシーケンス生成方法
US6501699B2 (en) Refresh control for semiconductor memory device
KR100295985B1 (ko) 디램을리프레쉬하기위한방법및장치
JP2002042463A (ja) 半導体装置、そのリフレッシュ方法および電子機器
KR0184510B1 (ko) 동기식 반도체 메모리의 리프레쉬 제어회로 및 그 제어방법
JP3624849B2 (ja) 半導体装置、そのリフレッシュ方法、メモリシステムおよび電子機器
KR20200032465A (ko) 메모리 및 메모리의 리프레시 동작 방법
KR100238236B1 (ko) 반도체 메모리장치의 셀프 리프레쉬 방법
JP7012175B1 (ja) 半導体記憶装置
JPH1064260A (ja) 漏洩電流を減少させたディラム
JP4203704B2 (ja) 半導体装置、そのリフレッシュ方法、メモリのリフレッシュ方法、メモリシステムおよび電子機器
JP2007200359A (ja) 記憶装置、アドレス制御方法及びシステム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee