KR20100028605A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20100028605A
KR20100028605A KR1020100006821A KR20100006821A KR20100028605A KR 20100028605 A KR20100028605 A KR 20100028605A KR 1020100006821 A KR1020100006821 A KR 1020100006821A KR 20100006821 A KR20100006821 A KR 20100006821A KR 20100028605 A KR20100028605 A KR 20100028605A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
plate
conductor member
terminal
chip
Prior art date
Application number
KR1020100006821A
Other languages
English (en)
Other versions
KR101168972B1 (ko
Inventor
데츠야 가와시마
아키라 미시마
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20100028605A publication Critical patent/KR20100028605A/ko
Application granted granted Critical
Publication of KR101168972B1 publication Critical patent/KR101168972B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L55/00—Devices or appurtenances for use in, or in connection with, pipes or pipe systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H01L2224/40249—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 복수의 반도체칩이 봉입된 반도체장치의 방열성의 향상을 도모하는 것이다.
입력측 판형상 리드부(5)상에 제어용 파워 MOSFET 칩(2)이 배치되고, 이 칩의 이면에는 드레인단자(DT1)가 형성되어 있고, 한편, 주면에는 소스단자(ST1) 및 게이트단자(GT1)가 형성되고, 이 소스단자(ST1)와 소스용 판형상 리드부(12)가 접속되어 있고, 또 출력측 판형상 리드부(6)상에 동기용 파워 MOSFET 칩(3)이 배치되어 있고, 이 칩의 이면에는 드레인단자(DT2)가 형성되고, 이 드레인단자(DT2)에 출력측 판형상 리드부(6)가 접속되고, 다시 동기용 파워 MOSFET 칩(3)의 주면에는 소스단자(ST2) 및 게이트단자(GT2)가 형성되어 있고, 이 소스단자(ST2)와 소스용 판형상 리드부(13)가 접속되고, 소스용 판형상 리드부(12, 13)가 노출되어 있음으로써, MCM(1)의 방열성을 높일 수 있다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체장치에 관한 것으로, 특히 복수의 반도체칩이 밀봉체에 봉입된 반도체장치에 적용하기 유효한 기술에 관한 것이다.
종래의 반도체장치에서는 각 반도체칩의 표면에는 히트싱크(제 1 도체부재)의 이면이 땜납을 거쳐 접합되어 있고, 각 반도체칩의 이면에는 땜납을 거쳐 제 2 도체부재의 표면이 접합되어 있다. 또 히트싱크의 표면에는 땜납을 거쳐 제 3 도체부재의 이면이 접합되어 있고, 또한 소정의 반도체칩의 랜드와 제어용 단자가 본딩 와이어를 거쳐 전기적으로 접속되어 있다. 각 반도체칩, 히트싱크, 제 2 도체부재의 표면, 제 3 도체부재의 이면, 본딩 와이어 및 제어용 단자의 일부는 수지에 의하여 밀봉되어 있다(예를 들면, 특허문헌 1 참조).
또 상기 반도체장치에서는 제 2 도체부재의 이면에 평판형상의 절연부재를 거쳐 외부 냉각부재를 맞닿게 하여 더욱 방열을 재촉하도록 하고 있다(예를 들면 특허문헌 2 참조).
[특허문헌1] 일본국특개2002-110893호공보(도1) [특허문헌2] 일본국특개2003-46036호공보(도1)
최근, 반도체장치의 고집적화나 소형화가 진행되고 있고, 특히 복수의 반도체칩을 절연재료에 의하여 밀봉한 반도체장치는, MCM (Multi-Chip-Module)이라 불리우고, 개발이 행하여지고 있다.
상기 MCM의 적용예의 하나로, 전원회로 등에 사용되는 스위칭회로가 있다. 그 중에서도 절연형 DC/DC 컨버터는 퍼스널컴퓨터 등의 정보기기에 널리 사용되고 있고, 이들 제품은 CPU(Central Processing Unit) 등의 대전류화나 고주파수화에 따라 고효율화 및 소형화가 요구된다.
DC/DC 컨버터는 제어용과 동기용의 파워 MOSFET(Metal 0xide Semiconductor Field Effect Transistor)와, 이들의 0N/0FF를 행하는 드라이버 IC(Integrated Circuit)와, 그 밖의 초크코일이나 콘덴서 등에 의하여 구성되나, 일반적으로 DC/DC 컨버터용 MCM에서는, 2개의 파워 MOSFET와 하나의 드라이버 IC가 하나의 패키지에 봉입되어 있다.
이와 같이 복수의 반도체칩을 하나의 패키지(봉입체)에 봉입하는 목적은 설치면적의 저감에 더하여 회로상의 기생 인덕턴스나 기생 저항성분을 저감하는 것에 있다.
또한 전원회로의 대전류화나 고주파수화 때문에 이들 기생성분이 원인이 되는 손실은 크고, 그것을 억제하기 위해서는 각 칩사이, 드라이버 IC-MOSFET사이, 출력단자 - 부하 사이의 배선패턴을 짧게 할 필요가 있다. 그 때문에 드라이버 IC와 MOSFET가 가까운 위치에 봉입되고, 전원회로를 구성하는 반도체소자를 1 패키지로 함으로써 부하의 가까이에 설치할 수 있는 전원용 MCM은 앞으로의 전원장치의 주류가 될 것으로 기대되고 있다.
즉, MCM 에 의한 설치에서는 종래의 개별로 패키지한 각 소자를 프린트기판상에 배치하는 설치에 비하여 배선거리가 짧아져 기생 인덕턴스나 기생저항은 대폭으로 감소되어 저손실의 회로를 실현할 수 있다.
그러나 MCM에서는 복수의 반도체칩이 1 패키지화됨으로써, 설치면적은 저감되나, 그와는 반대로 방열성이 감소하는 것이 문제가 된다.
또, 본 발명자가 검토한 도 16의 비교예에 나타내는 바와 같이, MCM에서는 칩 - 프레임 사이의 주요한 전류경로를 와이어로 전기적으로 접속하고 있기 때문에, 전체의 기생성분 중에서 와이어부분은 큰 비율을 차지하고 있어, 이 와이어부분에서의 저항이나 인덕턴스의 기생성분의 증가가 문제가 된다.
본 발명의 목적은 전기적 특성의 향상을 도모하는 반도체장치를 제공하는 것에 있다.
또, 본 발명의 그 밖의 목적은 방열성의 향상을 도모하는 반도체장치를 제공하는 것에 있다.
본 발명의 상기 및 그 밖의 목적과 신규의 특징은 본 명세서의 기술 및 첨부도면으로부터 분명해질 것이다.
본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단하게 설명하면 이하와 같다.
즉, 본 발명은 각각의 주면에 단자가 형성된 복수의 반도체칩과, 상기 복수의 반도체칩 중의 적어도 2개의 반도체칩의 단자와 전기적으로 접속하는 판형상 도체부재와, 상기 복수의 반도체칩을 밀봉하는 밀봉체와, 상기 복수의 반도체칩 각각에 전기적으로 접속하는 복수의 외부 접속단자를 가지고, 상기 판형상 도체부재에 의하여 접속된 상기 적어도 2개의 반도체칩이 각각에 트랜지스터회로를 가지고 있고, 상기 판형상 도체부재가 상기 밀봉체로부터 노출되어 있는 것이다.
또, 본 발명은 각각의 주면에 단자가 형성된 복수의 반도체칩과, 상기 복수의 반도체칩 중의 적어도 2개의 반도체칩의 단자와 전기적으로 접속하는 판형상 도체부재와, 상기 복수의 반도체칩을 수지 밀봉하는 밀봉체와, 상기 복수의 반도체칩 각각에 전기적으로 접속하는 복수의 외부 접속단자를 가지고, 상기 판형상 도체부재가 상기 밀봉체로부터 노출되어 있고, 상기 판형상 도체부재에 있어서의 한쪽의 반도체칩과의 접속부분과, 다른쪽 반도체칩과의 접속부분이 상기 밀봉체의 표리면 중의 어느 한쪽, 또는 상기 밀봉체 내부의 각각의 반도체칩의 바깥쪽에서 연결되어 있는 것이다.
또한 본 발명은 각각의 주면에 단자가 형성된 복수의 반도체칩과, 상기 복수의 반도체칩 중의 적어도 2개의 반도체칩의 단자와 전기적으로 접속하는 판형상 도체부재와, 상기 복수의 반도체칩을 수지 밀봉하는 밀봉체와, 상기 복수의 반도체칩 각각에 전기적으로 접속하고, 상기 밀봉체의 이면의 둘레 가장자리부에 배치된 복수의 외부 접속단자를 가지고, 상기 판형상 도체부재가 상기 밀봉체의 표리면 중의 적어도 어느 한쪽에 노출되어 있는 것이다.
또, 본 발명은 복수의 반도체칩이 봉입된 반도체장치에 있어서, 소자 사이 또는 단자 - 소자 사이의 주요한 전류경로가 판형상의 도체로 전기적으로 접속되고, 전위가 다른 적어도 3개의 도체의 일부가 반도체장치의 표면 또는 이면, 또는 그 양면에 노출되어 있는 것이다.
또 본 발명은 복수의 반도체칩이 판형상의 도체로 직렬로 접속되고, 또한 그 도체의 동일면에 복수의 반도체칩이 접속되어 있는 것으로, 반도체장치를 구성하는 복수의 반도체칩 중 하나, 또는 복수의 반도체칩이 상하가 반대로 봉입되어 있는 것이다.
일례로서 DC/DC 컨버터용 MCM을 들면, 제어용 파워 MOSFET의 드레인단자는 판형상의 도체를 거쳐 외부 접속단자인 입력단자와 전기적으로 접속되어 있거나, 또는 입력단자의 일부인 판형상의 도체에 직접 접속되어 있고, 동기용 파워 MOSFET의 소스부도 마찬가지로 판형상의 도체를 거쳐 외부 접속단자인 접지단자와 전기적으로 접속되어 있거나, 또는 접지단자의 일부인 판형상의 도체에 직접 접속되어 있다.
또, 제어용 파워 MOSFET의 소스단자와 동기용 파워 MOSFET의 드레인단자는 각각 판형상의 도체에 접속되고, 그것들이 어떠한 도체로 접속되어 있거나, 또는 제어용 파워 MOSFET의 소스단자와 동기용 파워 MOSFET 칩의 드레인단자는 공통의 도체의 일부에 각각 접속되어 있는 것이다.
또, 그 도체는 외부 접속단자인 출력단자와 전기적으로 접속되어 있거나, 또는 출력단자의 일부이다.
또한 입력단자, 접지단자, 출력단자와 각각 접속되어 있는, 또는 그 일부인 판형상의 도체는, 반도체장치를 봉입하고 있는 절연재료의 외부에 그 일부, 또는 전체가 노출되어 있는 것이다.
또, 제어용 파워 MOSFET의 소스단자와 동기용 파워 MOSFET 칩의 드레인단자의 접속에, 공통의 판형상의 도체를 사용하고 있고, 동기용 파워 MOSFET의 상하를 역전시켜 도체의 공통의 면에 접속하는 것이다.
본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단하게 설명하면, 이하와 같다.
2개의 반도체칩의 단자를 접속하는 판형상 도체부재를 가짐으로써, 와이어 접속에 비하여 기생저항 및 기생 인덕턴스의 저감화를 도모할 수 있고, 반도체장치에 있어서의 전기적 특성의 향상을 도모할 수 있다. 또한 상기 판형상 도체부재가 밀봉체로부터 노출되어 있음으로써, 반도체장치에 있어서의 방열성의 향상을 도모할 수 있다.
도 1은 본 발명의 실시형태 1의 반도체장치(비절연형 DC/DC 컨버터용 멀티칩 모듈)의 구조의 일례를 밀봉체를 투과하여 나타내는 평면도,
도 2는 도 1에 나타내는 A-A 선을 따라 절단한 단면의 구조를 나타내는 단면도,
도 3은 도 1에 나타내는 반도체장치의 구조를 나타내는 이면도,
도 4는 도 1에 나타내는 반도체장치의 구조를 나타내는 외관사시도,
도 5는 본 발명의 실시형태 1의 변형예의 반도체장치의 구조를 나타내는 단면도,
도 6은 본 발명의 실시형태 1의 변형예의 반도체장치의 구조를 나타내는 단면도,
도 7은 본 발명의 실시형태 1의 변형예의 반도체장치의 구조를 나타내는 단면도,
도 8은 도 1에 나타내는 반도체장치(비절연형 DC/DC 컨버터)에 있어서의 설치시의 등가회로의 일례를 나타내는 회로도,
도 9는 본 발명의 실시형태 2의 반도체장치(비절연형 DC/DC 컨버터용 멀티칩 모듈)의 구조의 일례를 밀봉체를 투과하여 나타내는 평면도,
도 10은 도 9에 나타내는 B-B 선을 따라 절단한 단면의 구조를 나타내는 단면도,
도 11은 도 9에 나타내는 반도체장치의 구조를 나타내는 이면도,
도 12는 도 9에 나타내는 반도체장치의 구조를 나타내는 외관사시도,
도 13은 본 발명의 실시형태 3의 반도체장치(비절연형 DC/DC 컨버터용 멀티칩 모듈)의 구조의 일례를 나타내는 단면도,
도 14는 본 발명의 실시형태 3의 변형예의 반도체장치의 구조를 나타내는 단면도,
도 15는 본 발명의 실시형태 4의 반도체장치(비절연형 DC/DC 컨버터용 멀티칩 모듈)의 구조의 일례를 밀봉체를 투과하여 나타내는 평면도,
도 16은 비교예의 전원용 멀티칩 모듈의 구조를 밀봉체를 투과하여 나타내는 평면도,
도 17은 도 1에 나타내는 반도체장치의 내부를 투과하여 나타내는 사시도이다.
이하의 실시형태에서는 특별히 필요할 때 이외는 동일 또는 동일한 부분의 설명을 원칙으로하여 반복하지 않는다.
또한 이하의 실시형태에서는 편의상 그 필요가 있을 때는 복수의 섹션 또는 실시형태로 분할하여 설명하나, 특별히 명시한 경우를 제외하고, 그것들은 서로 무관한 것은 아니고, 한쪽은 다른쪽의 일부 또는 전부의 변형예, 상세, 보충설명 등의 관계에 있다.
또, 이하의 실시형태에 있어서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함한다)에 언급하는 경우, 특별히 명시한 경우 및 원리적으로 분명하게 특정한 수에 한정되는 경우 등을 제외하고, 그 특정한 수에 한정되는 것은 아니고, 특정한 수 이상이어도 이하이어도 좋은 것으로 한다.
이하, 본 발명의 실시형태를 도면에 의거하여 상세하게 설명한다. 또한 실시형태를 설명하기 위한 전 도면에 있어서, 동일한 기능을 가지는 부재에는 동일한 부호를 붙이고 그 반복의 설명은 생략한다.
(실시형태 1)
도 1은 본 발명의 실시형태 1의 반도체장치(비절연형 DC/DC 컨버터용 멀티칩 모듈)의 구조의 일례를 밀봉체를 투과하여 나타내는 평면도, 도 17은 도 1에 나타내는 반도체장치의 내부를 투과하여 나타내는 사시도, 도 2는 도 1에 나타내는 A-A 선을 따라 절단한 단면의 구조를 나타내는 단면도, 도 3은 도 1에 나타내는 반도체장치의 구조를 나타내는 이면도, 도 4는 도 1에 나타내는 반도체장치의 구조를 나타내는 외관사시도, 도 5 ∼ 도 7은 각각 본 발명의 실시형태 1의 변형예의 반도체장치의 구조를 나타내는 단면도, 도 8은 도 1에 나타내는 반도체장치(비절연형 DC/DC 컨버터)에 있어서의 설치시의 등가회로의 일례를 나타내는 회로도, 도 16은 비교예의 전원용 멀티칩 모듈의 구조를 밀봉체를 투과하여 나타내는 평면도이다.
도 1 ∼ 도 4, 도 17에 나타내는 본 실시형태 1의 반도체장치는, 복수의 반도체칩이 하나의 밀봉체(봉입용 절연수지)(17)에 봉입된 것으로, 본 실시형태 1에서는 상기 반도체장치의 일례로서, 비절연형 DC/DC 컨버터용의 MCM(멀티칩 모듈)(1)을 들어 설명한다.
또한 MCM(1)은, 도 3에 나타내는 바와 같이 밀봉체(17)의 이면(17b)의 둘레 가장자리부에 복수의 외부 접속단자(11)가 배치된 논리드형의 QFN(Quad Flat Non-leaded Package)구조의 것이다.
본 실시형태 1의 MCM(1)의 기본구조는, 복수의 반도체칩과, 이 복수의 반도체칩 중의 적어도 2개의 반도체칩의 단자부와 전기적으로 접속하는 판형상 도체부재와, 상기 복수의 반도체칩을 밀봉하는 밀봉체(17)와, 밀봉체(17)의 이면(17b)의 둘레 가장자리부에 배치된 복수의 외부 접속단자(11)로 이루어지고, 상기 판형상 도체부재에 의하여 접속된 적어도 2개의 반도체칩이 각각 트랜지스터회로를 가지고 있음과 동시에, 상기 판형상 도체부재가 밀봉체(17)로부터 노출되어 있다.
또한 MCM(1)은 제 1 반도체칩인 제어용 파워 MOSFET칩(2)과, 이 제어용 파워 MOSFET칩(2)과 판형상 도체부재에 의하여 전기적으로 직렬로 접속된 제 2 반도체칩 인 동기용 파워 MOSFET칩(3)과, 이들 칩의 동작을 ON/OFF 하는 제 3 반도체칩인 드라이버 IC 칩(4)을 가지고 있고, 이들 3개의 반도체칩이 밀봉체(17)에 밀봉(봉입)되어 있다.
즉, MCM(1)에는 각각에 전원용 트랜지스터회로를 가진 2개의 반도체칩(제 1 및 제 2 반도체칩)과, 이들 2개의 반도체칩을 제어하는 드라이버회로를 가진 1개의 반도체칩(제 3 반도체칩)이 탑재되어 있다.
본 실시형태 1의 MCM(1)의 상세구조에 대하여 설명하면 도 1, 도 2에 나타내는 바와 같이 입력측 판형상 리드부(제 1 판형상 도체부재)(5)상에 제어용 파워 MOSFET 칩(제 1 트랜지스터)(2)이 배치되어 있다. 즉, 제어용 파워 MOSFET 칩(2)의 이면(2b)에는 제어용 파워 MOSFET의 드레인단자(DT1)(제 1 출력전극)가 되는 단자부가 형성되어 있고, 이 드레인단자(DT1)에 제 1 판형상 도체부재인 입력측 판형상 리드부(5)가 접속되어 있다.
한편, 제어용 파워 MOSFET 칩(2)의 주면(2a)에는 제어용 파워 MOSFET의 소스단자(제 2 출력전극)(ST1) 및 게이트단자(입력전극)(GT1)가 되는 단자부가 형성되어 있고, 제어용 파워 MOSFET 칩(2)의 주면(2a)의 소스단자(ST1)와, 제 2 판형상 도체부재인 소스용 판형상 리드부(12)가 접속되어 있다.
또, 출력측 판형상 리드부(6)상에는 동기용 파워 MOSFET 칩(제 2 트랜지스터) (3)이 배치되어 있다. 즉 동기용 파워 MOSFET 칩(3)의 이면(3b)에는 동기용 파워 MOSFET의 드레인단자(제 1 출력단자)(DT2)가 되는 단자부가 형성되어 있고, 이 드레인단자(DT2)에 제 3 판형상 도체부재인 출력측 판형상 리드부(6)가 접속되어 있다. 한편, 동기용 파워 MOSFET 칩(3)의 주면(3a)에는 동기용 파워 MOSFET의 소스단자 (ST2) 및 게이트단자(입력전극)(GT2)가 되는 단자부가 형성되어 있고, 동기용 파워 MOSFET 칩(3)의 주면(3a)의 소스단자(ST2)와, 제 4 판형상 도체부재인 소스용 판형상 리드부(13)가 접속되어 있다.
또, MCM(1)은 접지측 판형상 리드부(7)와 드라이버측 판형상 리드부(8)를 가지고 있고, 드라이버측 판형상 리드부(8)상에는 드라이버 IC 칩(4)이 배치되어 있다. 즉, 드라이버 IC 칩(4)과 드라이버측 판형상 리드부(8)가 접속되어 있다. 드라이버 IC 칩(4)에서는 그 주면(4a)의 복수의 단자(9) 중의 일부의 단자(9)와, 파워 MOSFET 칩의 게이트단자(GT1), 소스단자(ST1), 게이트단자(GT2) 및 소스단자(ST2)가, 각각 금선(金線) 등의 가는 금속선인 와이어(10)에 의하여 전기적으로 접속되어 있고, 각 파워 MOSFET의 ON/OFF의 제어에 사용된다.
드라이버 IC 칩(4)의 주면(4a)의 그 밖의 단자(9)는 각각 전원 전압단자, 부트단자, 전압확인용 단자 및 제어신호 입력단자 등이며, 이들에 대응하는 외부 접속단자(11)와 와이어(10)에 의하여 접속되어 있다.
도 3에 나타내는 바와 같이 각 반도체칩이 탑재된 입력측 판형상 리드부(5),출력측 판형상 리드부(6) 및 드라이버측 판형상 리드부(8)는, MCM(1)의 밀봉체(17)의 이면(17b)에 있어서 각각 일부 또는 전부가 노출되어 있고, 프린트설치 기판과 전기적으로 접속하기 위한 외부 접속용 단자로서 뿐만 아니라, 상기 프린트설치 기판에 열을 방출하는 방열부품으로서의 역할도 하고 있다.
또 도 1, 도 2에 나타내는 바와 같이, 소스용 판형상 리드부(12)는 제어용 파워 MOSFET 칩(2)의 소스단자(ST1)와, 출력측 판형상 리드부(6)를 전기적으로 접속하고 있고, 마찬가지로 소스용 판형상 리드부(13)는 동기용 파워 MOSFET 칩(3)의 소스단자(ST2)와, 접지측 판형상 리드부(7)를 전기적으로 접속하고 있다.
또한 도 4에 나타내는 바와 같이, 소스용 판형상 리드부(12) 및 소스용 판형상 리드부(13)는 각각 그 일부를 MCM(1)의 밀봉체(17)의 표면(17a)에 노출하고 있다.
또, 도 2에 나타내는 바와 같이, 제어용 파워 MOSFET 칩(2) 및 동기용 파워 MOSFET 칩(3)에 있어서의 각각 이면(2b, 3b)의 드레인단자(DT1, DT2)는 예를 들면 은페이스트(14) 등의 다이본딩재를 거쳐 각각 입력측 판형상 리드부(5), 출력측 판형상 리드부(6)에 접합되어 있다.
한편, 제어용 파워 MOSFET 칩(2) 및 동기용 파워 MOSFET 칩(3)에 있어서의 각각 주면(2a, 3a)의 소스단자(ST1, ST2)는 예를 들면 금 범프(15) 등의 복수의 도전성의 돌기전극을 거쳐 소스용 판형상 리드부(12, 13)에 각각 접합되어 있다.
단, 제어용 파워 MOSFET 칩(2) 및 동기용 파워 MOSFET 칩(3)에 있어서의 주면(2a, 3a)의 소스단자(ST1, ST2) 각각과 소스용 판형상 리드부(12, 13)와의 접합은, 땜납로 이루어지는 돌기전극이나, 또는 페이스트형상의 도전성 접착제 등을 사용하여 행하여도 좋다.
여기서 도 2, 도 5, 도 6 및 도 7은 제 2 판형상 도체부재와 제 3 판형상 도체부재 및 제 4 판형상 도체부재와 접지측 판형상 리드부(7)에 있어서의 여러가지의 접속상태를 나타내는 것이다.
도 2에 나타내는 바와 같이 소스용 판형상 리드부(12)와 출력측 판형상 리드부(6) 및 소스용 판형상 리드부(13)와 접지측 판형상 리드부(7)는, 각각 도체(16)를 거쳐 전기적으로 접속되어 있다. 또 도 5의 변형예에 나타내는 바와 같이 소스용 판형상 리드부(12a, 13a)를 각각 출력측 판형상 리드부(6), 접지측 판형상 리드부(7)와 접속하는 부분까지 동일한 도체부재가 되도록 가공하여 땜납(18) 등을 사용하여 접속하여도 좋다. 소스용 판형상 리드부(12), 도체(16), 출력측 판형상 리드부(6)로 구성되는 도체부재(제 2 도체부재 또는 제 3 도체부재)는 2부분의 굴절부를 가지고, 대략 S자형상으로 되어 있다.
또, 도 6이나 도 7의 변형예에 나타내는 바와 같이 소스용 판형상 리드부(제 2 판형상 도체부재)(12)와 출력측 판형상 리드부(제 3 판형상 도체부재)(6)가, 다시 소스용 판형상 리드부(13)와 접지측 판형상 리드부(7)가 일체로 형성되어 있어도 좋다. 도 6에 나타내는 변형예는 프레스가공에 의하여 일체로 형성되어 있는 경우이고, 또 도 7에 나타내는 변형예는 굽힘가공에 의하여 일체로 형성되어 있는 경우이다.
이와 같이 본 실시형태 1의 MCM(1)에서는 밀봉체(17)의 표면(17a)측에 배치된 소스용 판형상 리드부(12)와, 밀봉체(17)의 이면(17b)측에 배치된 출력측 판형상 리드부(6)가 밀봉체(17)의 내부에 있어서의 제어용 파워 MOSFET 칩(2) 및 동기용 파워 MOSFET 칩(3) 각각의 바깥쪽에서 연결하여 전기적으로 접속되어 있다.
다음에 도 8은 MCM(1)의 설치시의 등가회로의 일례를 나타내는 것이다. MCM(1)이 코일(120), 콘덴서(22, 23), 또한 부하(24), 입력전원(21) 등과 배선으로 접속되어 있다. 비절연형 DC/DC 컨버터회로(19)에 있어서 생기는 발열 중 대부분은 제어용 파워 MOSFET 칩(2) 및 동기용 파워 MOSFET 칩(3)에서 발생한다.
본 실시형태 1의 MCM(1)에 의하면, 전류경로인 판형상 도체부재가, 그 한쪽 면에서 반도체칩에 접속되어 있고, 또한 다른쪽 면이 밀봉체(17)의 외부로 노출되어 있기 때문에, 방열성을 높일 수 있다. 밀봉체(17)의 이면(17b)에 노출된 판형상 도체부재는, 외부 접속용 단자부로서 사용되는 것과 동시에, MCM(1)을 설치하는 프린트배선 기판으로 열을 배출할 수 있다. 또한 밀봉체(17)의 표면(17a)에 노출된 판형상 도체부재는, 직접 외기로의 열의 배출, 또는 MCM(1)에 설치하는 방열 핀(27)(도 13, 도 14 참조)이나 히트싱크 등의 방열부재에 대한 전열효과를 높이는 역할을 가지고 있다.
즉, 제어용 파워 MOSFET 칩(2) 및 동기용 파워 MOSFET 칩(3)에서 발생한 열을 밀봉체(17)의 이면(17b)에 노출된 입력측 판형상 리드부(5) 및 출력측 판형상 리드부(6)로부터 프린트실장 기판에 전달하여 방열할 수 있고, 또 밀봉체(17)의 표면(17a)에 노출된 소스용 판형상 리드부(12) 및 소스용 판형상 리드부(13)로부터 외부로 방출할 수 있으므로, 더욱 높은 방열효과를 얻을 수 있다.
따라서, MCM(1)에 있어서의 방열성의 향상을 도모할 수 있다. 또한 MCM(1)의 전압변환효율을 향상시킬 수 있다.
또, 제어용 파워 MOSFET 칩(2)의 소스단자(ST1)와 출력측 판형상 리드부(6)를, 다시 동기용 파워 MOSFET 칩(3)의 소스단자(ST2)와 접지측 판형상 리드부(7)를 소스용 판형상 리드부(12, 13)에 의하여 각각 접속함으로써 도 16에 나타내는 비교예의 멀티칩 모듈과 같은 일반적으로 사용되는 금선 등의 와이어(25)를 사용한 와이어접속에 비하여 본 실시형태 1의 MCM(1)은 전류가 흐르는 경로의 단면적을 크게 할 수 있기 때문에, 저항이나 인덕턴스의 기생성분이 작아져, 변환효율의 향상에 기여하는 것이 가능하게 된다.
즉, 와이어접속에 비하여 기생저항 및 기생 인덕턴스의 저감화를 도모할 수 있고, MCM(1)에 있어서의 전기적 특성의 향상을 도모할 수 있다.
또, 제 1 트랜지스터의 제 1 출력전극과 제 2 출력전극과의 전류경로와 제 2 트랜지스터의 제 1 출력전극과 상기 제 2 출력전극과의 전류경로를 직렬 접속하여, 제 1 도체부재, 제 2 도체부재, 제 3 도체부재, 제 1 트랜지스터, 제 2 트랜지스터를 기계적으로 일체화하여 구성함으로써 신뢰성이 높은 반도체장치를 용이하게 제조하는 것이 가능하게 된다.
(실시형태 2)
도 9는 본 발명의 실시형태 2의 반도체장치(비절연형 DC/DC 컨버터용 멀티칩 모듈)의 구조의 일례를 밀봉체를 투과하여 나타내는 평면도, 도 10은 도 9에 나타내는 B-B 선을 따라 절단한 단면의 구조를 나타내는 단면도, 도 11은 도 9에 나타내는 반도체장치의 구조를 나타내는 이면도, 도 12는 도 9에 나타내는 반도체장치의 구조를 나타내는 외관사시도이다.
본 실시형태 2의 반도체장치는, 실시형태 1과 마찬가지로 비절연형 DC/DC 컨버터용 MCM(멀티칩 모듈)(1)이고, 제어용 파워 MOSFET 칩(2)과, 동기용 파워 MOSFET 칩(3)과, 이들을 ON/OFF 시키는 드라이버 IC 칩(4)이 봉입된 반도체 패키지이다.
본 실시형태 2의 MCM(1)의 구조에 대하여 설명하면 도 9, 도 10에 나타내는 바와 같이, 입력측 판형상 리드부(5)상에 제어용 파워 MOSFET 칩(2)이 배치되어 있다. 또한 제어용 파워 MOSFET 칩(2)의 주면(2a)에는 제어용 파워 MOSFET의 소스단자(ST1) 및 게이트단자(GT1)가 되는 단자부가 형성되어 있고, 또 제어용 파워 MOSFET 칩(2)의 이면(2b)에는 제어용 파워 MOSFET의 드레인단자(DT1)가 되는 단자부가 형성되어 있다.
한편, 실시형태 1과는 달리, 접지측 판형상 리드부(7)상에 동기용 파워 MOSFET 칩(3)이 배치되어 있다. 즉, 도 10에 나타내는 바와 같이 제 2 반도체칩인 동기용 파워 MOSFET 칩(3)이, 제 1 반도체칩인 제어용 파워 MOSFET 칩(2)과 표리면이 반대의 방향으로(상하를 반대로 하여) 배치되어 있다. 또한 동기용 파워 MOSFET 칩(3)의 주면(3a)에는 동기용 파워 MOSFET의 드레인단자(DT2)가 되는 단자부가 형성되어 있고, 또 동기용 파워 MOSFET 칩(3)의 이면(3b)에는 동기용 파워 MOSFET의 소스단자(ST2) 및 게이트단자(GT2)가 되는 단자부가 형성되어 있다.
또한 이 DC/DC 컨버터용 MCM(1)은 도 9에 나타내는 바와 같이 출력측 판형상 리드부(6)를 가지고 있다.
또, 드라이버측 판형상 리드부(8)상에는 드라이버 IC 칩(4)이 배치되어 있고, 이 드라이버 IC 칩(4)의 주면(4a)의 복수의 단자(9)의 일부와, 제어용 파워 MOSFET 칩(2)의 게이트단자(GT1), 소스단자(ST1), 동기용 파워 MOSFET 칩(3)의 소스단자(ST2), 게이트단자(GT2)가, 각각 전기적으로 접속되어 있고, 각 파워 MOSFET의 ON/OFF의 제어에 사용된다. 또한 게이트단자(GT2)가 아래 쪽을 향한 주면(3a)에 형성되어 있기 때문에, 도 9에 나타내는 바와 같이 드라이버 IC 칩(4)의 복수의 단자(9)의 일부와, 동기용 파워 MOSFET 칩(3)의 게이트단자(GT2)가 금속판(26)을 거쳐 와이어(10)에 의하여 접속되어 있다. 게이트단자(GT2)와 금속판(26)은 예를 들면 범프전극 등을 거쳐 전기적으로 접속되어 있다. 그 밖의 단자는 각각 전원 전압단자, 부트단자, 전압확인용 단자 및 제어신호 입력단자 등이며, 대응하는 외부 접속단자(11)와 와이어(10)를 거쳐 접속되어 있다.
또, 입력측 판형상 리드부(5), 출력측 판형상 리드부(6), 접지측 판형상 리드부(7) 및 드라이버측 판형상 리드부(8) 각각은 도 11에 나타내는 바와 같이 밀봉체(17)의 이면(17b)에 각각의 일부 또는 전부를 노출하고 있고, 프린트실장 기판과 전기적으로 접속하기 위한 외부 접속용 단자부로서 뿐만 아니라, 프린트실장 기판에 열을 배출하는 방열부품으로서의 역할도 하고 있다.
단, 반드시 모든 판형상 리드부를 노출시킬 필요는 없고, 예를 들면 출력측 판형상 리드부(6)만이 노출되어 있지 않은 구조 등이어도 좋다.
또, 소스용 판형상 리드부(12)는, 제어용 파워 MOSFET 칩(2)의 소스단자(ST1)와, 동기용 파워 MOSFET 칩(3)의 드레인단자(DT2)를 전기적으로 접속하고 있다. 또한 도 12에 나타내는 바와 같이 이 소스용 판형상 리드부(12)는 그 일부가 밀봉체(17)의 표면(17a)에 노출되어 있다.
따라서 본 실시형태 2의 MCM(1)에서는 도 9에 나타내는 바와 같이 제 2 판형상 도체부재인 소스용 판형상 리드부(12)에 있어서의 제어용 파워 MOSFET 칩(2)(한쪽의 반도체칩)과의 접속부분과, 동기용 파워 MOSFET 칩(3)(다른쪽 반도체칩)과의 접속부분이, 밀봉체(17)의 표면(17a)에서 연결되어 있다.
또한 제어용 파워 MOSFET 칩(2)에서는 그 드레인단자(DT1)가 형성된 면은, 예를 들면 은 페이스트(14) 등의 다이본딩재를 거쳐 입력측 판형상 리드부(5)에 압착되어 있고, 그 반대측 면의 소스단자(ST1)는 예를 들면 금 범프(15) 등의 도전성 재료를 거쳐 소스용 판형상 리드부(12)에 접속되어 있다.
한편, 동기용 파워 MOSFET 칩(3)에서는 그 드레인단자(DT2)가 형성된 면은 예를 들면 은 페이스트(14) 등의 다이본딩재를 거쳐 소스용 판형상 리드부(12)에 압착되고, 그 반대측 면의 소스단자(ST2)는 예를 들면 금 범프(15) 등의 도전성 재료를 거쳐 접지측 판형상 리드부(7)에 접속되어 있다.
본 실시형태 2의 MCM(1)에서는 적어도 하나의 반도체칩을 표리 반대의 방향으로 탑재함으로써 실시형태 1의 MCM(1)과 비교하여 소스용 판형상 리드부(12)의 가공을 용이하게 할 수 있다. 즉, 도 10에 나타내는 바와 같이 평판형상의 1매의 소스용 판형상 리드부(12)만을 사용하여 제어용 파워 MOSFET 칩(2)의 소스단자(ST1)와, 동기용 파워 MOSFET 칩(3)의 드레인단자(DT2)를 소스용 판형상 리드부(12)의 동일면에 접속할 수 있기 때문에, 소스용 판형상 리드부(12)의 다른 면에 복수의 반도체칩이 접속됨에 의한 가공의 번잡함을 피할 수 있고, 따라서 리드부 사이의 접속이나 가공에 요하는 시간을 저감할 수 있다.
이에 의하여 MCM(1)의 구조를 단순화할 수 있다.
또 실시형태의 MCM(1)과 비교하여, 소스용 판형상 리드부(12)를 1매의 평판형상으로 형성하는 것이 가능하기 때문에, 소스용 판형상 리드부(12)의 면적을 더욱 크게 할 수 있어 방열효과를 더욱 향상시킬 수 있음과 동시에, 전압변환 효율을 더욱 향상시킬 수 있다.
(실시형태 3)
도 13은 본 발명의 실시형태 3의 반도체장치(비절연형 DC/DC 컨버터용 멀티칩 모듈)의 구조의 일례를 나타내는 단면도, 도 14는 본 발명의 실시형태 3의 변형예의 반도체장치의 구조를 나타내는 단면도이다.
본 실시형태 3의 반도체장치는, 실시형태 1, 2와 마찬가지로 비절연형 DC/DC 컨버터용 MCM(멀티칩 모듈)(1)이고, 또한 방열성을 향상시키는 구조에 대하여 설명하는 것이다.
도 13 에 나타내는 MCM(1)은, 실시형태 1에서 설명한 MCM(1)에 방열부재인 방열 핀(27)을 설치한 것이다. 즉, 실시형태 1의 MCM(1)은 밀봉체(17)의 표면(17a)에 노출되는 2개의 판형상 리드부[소스용 판형상 리드부(12, 13)]가 다른 전위를 가지고 있기 때문에, 방열 핀(27) 등의 방열부재가 절연시트(28)를 거쳐 설치되어 있다.
이와 같이 MCM(1)의 표면(17a)에 있어서, 이것에 노출된 판형상 리드부에 방열 핀(27)을 설치함으로써 MCM(1)의 방열성을 더욱 높일 수 있다.
또, 도 14에 나타내는 MCM(1)은 실시형태 2의 MCM(1)에 방열부재인 방열 핀(27)을 설치한 것이다. 이 MCM(1)에서는 밀봉체(17)의 표면(17a)에 노출되는 판형상 리드부는 소스용 판형상 리드부(12)의 1개 뿐이다. 따라서 소스용 판형상 리드부(12)와 방열 핀(27)을 절연시트(28) 등을 개재시키지 않고 직접 접속할 수 있고, 도 13에 나타내는 MCM(1)과 비교하여 방열성을 더욱 높일 수 있다.
또, 소스용 판형상 리드부(12)와 방열 핀(27)을 일체화시키는 것도 가능하게 되고, 그 경우 보다 높은 방열효과를 얻을 수 있다.
(실시형태 4)
도 15는 본 발명의 실시형태 4의 반도체장치(비절연형 DC/DC 컨버터용 멀티칩모듈)의 구조의 일례를 밀봉체를 투과하여 나타내는 평면도이다.
본 실시형태 4의 반도체장치는, 실시형태 1, 2와 마찬가지로 비절연형 DC/DC 컨버터용 MCM(멀티칩 모듈)(1)이나, 실시형태 1 및 실시형태 2의 MCM(1)이 제어용 파워 MOSFET 칩(2)의 소스단자(ST1), 게이트단자(GT1)와 드라이버 IC 칩(4)의 단자(9)와의 접속에 있어서, 또는 동기용 파워 MOSFET 칩(3)의 소스단자(ST2), 게이트단자(GT2)와 드라이버 IC 칩(4)의 단자(9)와의 접속에 있어서, 각각 와이어(10)를 사용하고 있는 데 대하여, 본 실시형태 4의 MCM(1)은 이들 게이트 드라이브회로, 또는 그 밖의 접속에 있어서 금속판(다른 판형상 도체부재)(29)을 사용하고 있는 것이다.
즉, 도 15에 나타내는 일례에서는 제어용 파워 MOSFET 칩(2)의 단자부와 이것에 대응하는 드라이버 IC 칩(4)의 단자(9)가, 또한 동기용 파워 MOSFET 칩(3)의 단자부와 이것에 대응하는 드라이버 IC 칩(4)의 단자(9)가 각각 금속판(29)에 의하여 전기적으로 접속되어 있다. 또한 각 단자와 금속판(29)과의 전기적인 접속은 예를 들면 금 범프(15) 등을 사용하여 행한다.
MCM(1)에서는 고속 스위칭시에는 게이트 드라이브회로 등, 주전류 경로 이외의 기생저항, 기생 인덕턴스가 효율저하의 원인이 되는 경우가 있기 때문에, 이와 같이 드라이버 IC 칩(4)과, 제어용 파워 MOSFET 칩(2)이나 동기용 파워 MOSFET 칩(3)의 전극 사이를 금속판(29)으로 접속함으로써 와이어접속과 비교하여 기생저항, 기생 인덕턴스를 저감할 수 있다.
또한 마찬가지로 도 15에 나타내는 그 밖의 와이어(10)에 대해서도 금속판(29)으로 치환이 가능하다.
이상, 본 발명자에 의하여 이루어진 발명을 발명의 실시형태에 의거하여 구체적으로 설명하였으나, 본 발명은 상기 발명의 실시형태에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 여러가지 변경 가능한 것은 물론이다.
예를 들면 상기 실시형태 1 내지 4에서는 MCM(1)의 구조로서, QFN 형의 반도체장치의 경우를 들어 설명하였으나, MCM(1)은 QFN 형에 한정하지 않고, 복수의 반도체칩이 밀봉체에 봉입된 구조이면, QFP(Quad Flat Package)형 등의 다른 구조의 반도체장치이어도 좋다. 또한 봉입되는 반도체칩의 수도 3개로 한정되는 것이 아니라, 4개 이상이어도 좋다.
본 발명은 반도체장치 및 전자장치에 가장 적합하다.
※ 도면의 주요부분에 대한 부호의 설명
1 : MCM(반도체장치)
2 : 제어용 파워 MOSFET칩(제 1 반도체칩)
2a : 주면 2b : 이면
3 : 동기용 파워 MOSFET칩(제 2 반도체칩)
3a : 주면 3b : 이면
4 : 드라이버 IC 칩(제 3 반도체칩)
4a : 주면
5 : 입력측 판형상 리드부(제 1 판형상 도체부재)
6 : 출력측 판형상 리드부(제 3 판형상 도체부재)
7 : 접지측 판형상 리드부 8 : 드라이버측 판형상 리드부
9 : 단자 10 : 와이어
11 : 외부 접속단자
12, 12a : 소스용 판형상 리드부(제 2 판형상 도체부재)
13, 13a : 소스용 판형상 리드부(제 4 판형상 도체부재)
14 : 은 페이스트 15 : 금 범프
16 : 도체 17 : 밀봉체(밀봉용 절연수지)
17a : 표면 17b : 이면
18 : 땜납 19 : 비절연형 DC/DC 컨버터회로
20 : 코일 21 : 입력전원
22, 23 : 콘덴서 24 : 부하
25 : 와이어 26 : 금속판
27 : 방열 핀(방열부재) 28 : 절연시트
29 : 금속판(다른 판형상 도체부재)
ST1 : 제어용 파워 MOSFET의 소스단자
DT1 : 제어용 파워 MOSFET의 드레인단자
GT1 : 제어용 파워 MOSFET의 게이트단자
ST2 : 동기용 파워 MOSFET의 소스단자
DT2 : 동기용 파워 MOSFET의 드레인단자
GT2 : 동기용 파워 MOSFET의 게이트단자

Claims (17)

  1. 하나의 패키지에 형성되는 DC/DC 컨버터용 반도체장치에 있어서,
    입력측의 판형상 도체부재, 접지측의 판형상 도체부재 및 출력측의 판형상 도체부재와,
    상기 입력측의 판형상 도체부재의 상부에 형성되는 제 1 반도체칩과,
    상기 접지측의 판형상 도체부재의 상부에 형성되는 제 2 반도체칩을 가지고,
    상기 제 1 반도체칩의 주면에 소스단자 및 게이트단자가 형성되고,
    상기 제 1 반도체칩의 이면에 드레인단자가 형성되고,
    상기 제 2 반도체칩은, 상기 제 1 반도체칩에 대하여 표리면이 반대의 방향으로 배치되고,
    상기 제 2 반도체칩의 주면에 드레인단자가 형성되고,
    상기 제 2 반도체칩의 이면에 소스단자가 형성되고,
    상기 제 1 반도체칩의 소스단자, 상기 제 2 반도체칩의 드레인단자 및 상기출력측의 판형상 도체부재의 상부에 하나의 도체부재가 형성되고,
    상기 도체부재는, 상기 제 1 반도체칩의 소스단자, 상기 제 2 반도체칩의 드레인단자 및 상기 출력측의 판형상 도체부재에 전기적으로 접속되고,
    상기 제 1 반도체칩의 소스단자에 와이어가 접속되고,
    상기 입력측의 판형상 도체부재, 접지측의 판형상 도체부재 및 출력측의 판형상 도체부재는, 상기 패키지의 이면에 형성되고,
    상기 입력측의 판형상 도체부재는, 상기 제 1 반도체칩의 드레인단자에 전기적으로 접속되고,
    상기 접지측의 판형상 도체부재는, 상기 제 2 반도체칩의 소스단자에 전기적으로 접속되는 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
  2. 제 1항에 있어서,
    상기 도체부재의 판형상 부재의 단면적은, 상기 와이어의 단면적보다 큰 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
  3. 제 1항에 있어서,
    상기 제 1 및 제 2 반도체칩을 제어하는 드라이버 IC 칩을 가지고,
    상기 제 1 반도체칩의 소스단자는, 상기 드라이버 IC 칩에 전기적으로 접속되는 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
  4. 제 1항에 있어서,
    상기 제 1 반도체칩의 소스단자는, 상기 도체부재와 접속되어 있지 않은 영역에 구성되고,
    상기 도체부재와 접속되어 있지 않은 영역에, 상기 와이어가 접속되는 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
  5. 하나의 패키지에 형성되는 DC/DC 컨버터용 반도체장치에 있어서,
    입력측의 판형상 도체부재, 접지측의 판형상 도체부재 및 출력측의 판형상 도체부재와,
    상기 입력측의 판형상 도체부재의 상부에 형성되는 제 1 반도체칩과,
    상기 접지측의 판형상 도체부재의 상부에 형성되는 제 2 반도체칩을 가지고,
    상기 제 1 반도체칩의 주면에 소스단자 및 게이트단자가 형성되고,
    상기 제 1 반도체칩의 이면에 드레인단자가 형성되고,
    상기 제 2 반도체칩은, 상기 제 1 반도체칩에 대하여 표리면이 반대의 방향으로 배치되고,
    상기 제 2 반도체칩의 주면에 드레인단자가 형성되고,
    상기 제 2 반도체칩의 이면에 소스단자가 형성되고,
    상기 제 1 반도체칩의 소스단자, 상기 제 2 반도체칩의 드레인단자 및 상기출력측의 판형상 도체부재의 상부에 하나의 도체부재가 형성되고,
    상기 도체부재는, 상기 제 1 반도체칩의 소스단자, 상기 제 2 반도체칩의 드레인단자 및 상기 출력측의 판형상 도체부재에 전기적으로 접속되고,
    상기 제 1 반도체칩의 게이트단자에 와이어가 접속되고,
    상기 입력측의 판형상 도체부재, 접지측의 판형상 도체부재 및 출력측의 판형상 도체부재는, 상기 패키지의 이면에 형성되고,
    상기 입력측의 판형상 도체부재는, 상기 제 1 반도체칩의 드레인단자에 전기적으로 접속되고,
    상기 접지측의 판형상 도체부재는, 상기 제 2 반도체칩의 소스단자에 전기적으로 접속되는 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
  6. 제 1항에 있어서,
    상기 제 1 및 제 2 반도체칩을 제어하는 드라이버 IC 칩을 가지고,
    상기 제 1 반도체칩의 게이트단자는, 상기 드라이버 IC 칩에 전기적으로 접속되고,
    다른 와이어는, 상기 드라이버 IC 칩에 전기적으로 접속되는 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
  7. 제 1항에 있어서,
    상기 제 1 및 제 2 반도체칩을 제어하는 드라이버 IC 칩을 가지고,
    상기 제 2 반도체칩의 이면에 게이트단자가 형성되고,
    상기 제 2 반도체칩의 게이트단자는, 상기 드라이버 IC 칩에 전기적으로 접속되는 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
  8. 제 1항에 있어서,
    상기 제 1 및 제 2 반도체칩을 제어하는 드라이버 IC 칩을 가지고,
    상기 제 1 반도체칩의 게이트단자는, 상기 드라이버 IC 칩에 전기적으로 접속되는 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
  9. 제 1항에 있어서,
    상기 제 1 및 제 2 반도체칩은, 파워 트랜지스터 칩인 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
  10. 하나의 패키지에 형성되는 DC/DC 컨버터용 반도체장치에 있어서,
    입력측의 판형상 도체부재에 전기적으로 접속되는 제 1 반도체칩과,
    접지측의 판형상 도체부재에 전기적으로 접속되는 제 2 반도체칩을 가지고,
    상기 제 1 반도체칩의 주면에 소스단자 및 게이트단자가 형성되고,
    상기 제 1 반도체칩의 이면에 드레인단자가 형성되고,
    상기 제 2 반도체칩의 주면에 드레인단자가 형성되고,
    상기 제 2 반도체칩의 이면에 소스단자가 형성되고,
    상기 제 1 반도체칩의 소스단자 및 상기 제 2 반도체칩의 드레인단자의 상부에 하나의 도체부재가 형성되고,
    상기 도체부재는, 상기 제 1 반도체칩의 소스단자 및 상기 제 2 반도체칩의 드레인단자에 전기적으로 접속되고,
    상기 제 1 반도체칩의 소스단자 및 게이트단자에 와이어가 접속되는 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
  11. 하나의 패키지에 형성되는 DC/DC 컨버터용 반도체장치에 있어서,
    입력측의 판형상 도체부재에 전기적으로 접속되는 제 1 반도체칩과,
    접지측의 판형상 도체부재에 전기적으로 접속되는 제 2 반도체칩과,
    상기 제 1 및 제 2 반도체칩을 제어하는 드라이버 IC 칩을 가지고,
    상기 제 1 반도체칩의 주면에 소스단자가 형성되고,
    상기 제 1 반도체칩의 이면에 드레인단자가 형성되고,
    상기 제 2 반도체칩의 주면에 드레인단자가 형성되고,
    상기 제 2 반도체칩의 이면에 소스단자가 형성되고,
    상기 제 1 반도체칩의 소스단자 및 상기 제 2 반도체칩의 드레인단자의 상부에 하나의 도체부재가 형성되고,
    상기 도체부재는, 상기 제 1 반도체칩의 소스단자 및 상기 제 2 반도체칩의 드레인단자에 전기적으로 접속되고,
    상기 제 1 반도체칩의 소스단자에 상기 드라이버 IC 칩과 전기적으로 접속하기 위한 와이어가 접속되는 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
  12. 제 11항에 있어서,
    상기 제 1 반도체칩의 상기 도체부재와 접속되어 있지 않은 소스단자의 영역에, 상기 와이어가 접속되는 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
  13. 하나의 패키지에 형성되는 DC/DC 컨버터용 반도체장치에 있어서,
    입력측의 판형상 도체부재에 전기적으로 접속되는 제 1 반도체칩과,
    접지측의 판형상 도체부재에 전기적으로 접속되는 제 2 반도체칩과,
    상기 제 1 및 제 2 반도체칩을 제어하는 드라이버 IC 칩을 가지고,
    상기 제 1 반도체칩의 주면에 소스단자가 형성되고,
    상기 제 1 반도체칩의 이면에 드레인단자가 형성되고,
    상기 제 2 반도체칩은, 상기 제 1 반도체칩에 대하여 표리면이 반대의 방향으로 배치되고,
    상기 제 2 반도체칩의 주면에 드레인단자가 형성되고,
    상기 제 2 반도체칩의 이면에 소스단자가 형성되고,
    상기 제 1 반도체칩의 소스단자 및 상기 제 2 반도체칩의 드레인단자의 상부에 하나의 도체부재가 형성되고,
    상기 도체부재는, 상기 제 1 반도체칩의 소스단자 및 상기 제 2 반도체칩의 드레인단자에 전기적으로 접속되고,
    상기 드라이버 IC 칩은 상기 제 1 반도체칩의 소스단자와 전기적으로 접속하기 위한 단자를 구비하는 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
  14. 제 13항에 있어서,
    상기 제 1 반도체칩의 상기 도체부재와 접속되어 있지 않은 소스단자의 영역에, 상기 드라이버 IC 칩의 단자와 전기적으로 접속하기 위한 와이어가 접속되는 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
  15. 제 11항 또는 제 13항에 있어서,
    상기 제 1 반도체칩의 주면에 게이트단자가 형성되고,
    당해 게이트단자에 상기 드라이버 IC 칩과 전기적으로 접속하기 위한 와이어가 접속되는 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
  16. 제 11항 또는 제 13항에 있어서,
    상기 제 2 반도체칩의 이면에 게이트단자가 형성되고,
    상기 제 2 반도체칩의 게이트단자는, 상기 드라이버 IC 칩의 단자에 전기적으로 접속되는 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
  17. 제 5항, 제 11항, 제 13항 중 어느 한 항에 있어서,
    상기 도체부재의 판형상 부재의 단면적은, 상기 와이어의 단면적보다 큰 것을 특징으로 하는 DC/DC 컨버터용 반도체장치.
KR1020100006821A 2004-01-28 2010-01-26 반도체장치 KR101168972B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004020474A JP2005217072A (ja) 2004-01-28 2004-01-28 半導体装置
JPJP-P-2004-020474 2004-01-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007393A Division KR101100838B1 (ko) 2004-01-28 2005-01-27 반도체장치

Publications (2)

Publication Number Publication Date
KR20100028605A true KR20100028605A (ko) 2010-03-12
KR101168972B1 KR101168972B1 (ko) 2012-07-27

Family

ID=34792612

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020050007393A KR101100838B1 (ko) 2004-01-28 2005-01-27 반도체장치
KR1020100006824A KR101168973B1 (ko) 2004-01-28 2010-01-26 반도체장치
KR1020100006821A KR101168972B1 (ko) 2004-01-28 2010-01-26 반도체장치
KR1020110141519A KR101127195B1 (ko) 2004-01-28 2011-12-23 반도체장치
KR1020110141384A KR101127199B1 (ko) 2004-01-28 2011-12-23 반도체장치

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020050007393A KR101100838B1 (ko) 2004-01-28 2005-01-27 반도체장치
KR1020100006824A KR101168973B1 (ko) 2004-01-28 2010-01-26 반도체장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020110141519A KR101127195B1 (ko) 2004-01-28 2011-12-23 반도체장치
KR1020110141384A KR101127199B1 (ko) 2004-01-28 2011-12-23 반도체장치

Country Status (4)

Country Link
US (3) US7145224B2 (ko)
JP (1) JP2005217072A (ko)
KR (5) KR101100838B1 (ko)
CN (2) CN101567367B (ko)

Families Citing this family (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501702B2 (en) * 2004-06-24 2009-03-10 Fairchild Semiconductor Corporation Integrated transistor module and method of fabricating same
JP2006049341A (ja) * 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
JP2006073655A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
JP2007116012A (ja) * 2005-10-24 2007-05-10 Renesas Technology Corp 半導体装置及びそれを用いた電源装置
JP4899481B2 (ja) * 2006-01-10 2012-03-21 サンケン電気株式会社 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
US7868432B2 (en) * 2006-02-13 2011-01-11 Fairchild Semiconductor Corporation Multi-chip module for battery power control
JP4875380B2 (ja) 2006-02-24 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置
DE102006012781B4 (de) * 2006-03-17 2016-06-16 Infineon Technologies Ag Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
JP4916745B2 (ja) 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US7618896B2 (en) * 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure
DE102006021959B4 (de) * 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US7663211B2 (en) * 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
TWI452662B (zh) * 2006-05-19 2014-09-11 Fairchild Semiconductor 雙邊冷卻整合電源裝置封裝與模組及製造方法
JP5191689B2 (ja) * 2006-05-30 2013-05-08 ルネサスエレクトロニクス株式会社 半導体装置
TW200812066A (en) * 2006-05-30 2008-03-01 Renesas Tech Corp Semiconductor device and power source unit using the same
JP5165214B2 (ja) * 2006-06-26 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP5261636B2 (ja) * 2006-10-27 2013-08-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US20080180921A1 (en) * 2007-01-31 2008-07-31 Cyntec Co., Ltd. Electronic package structure
JP2008218688A (ja) * 2007-03-05 2008-09-18 Denso Corp 半導体装置
US7872350B2 (en) * 2007-04-10 2011-01-18 Qimonda Ag Multi-chip module
JP5272191B2 (ja) * 2007-08-31 2013-08-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
US8067825B2 (en) * 2007-09-28 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with multiple die
US7800219B2 (en) * 2008-01-02 2010-09-21 Fairchild Semiconductor Corporation High-power semiconductor die packages with integrated heat-sink capability and methods of manufacturing the same
US8642394B2 (en) 2008-01-28 2014-02-04 Infineon Technologies Ag Method of manufacturing electronic device on leadframe
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
US8507320B2 (en) * 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
US8138587B2 (en) 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US7898067B2 (en) * 2008-10-31 2011-03-01 Fairchild Semiconductor Corporaton Pre-molded, clip-bonded multi-die semiconductor package
WO2010113120A1 (en) * 2009-04-02 2010-10-07 Koninklijke Philips Electronics N.V. An integrated circuit system with a thermally isolating frame construction and method for producing such integrated circuit system
JP2010258366A (ja) * 2009-04-28 2010-11-11 Renesas Electronics Corp 半導体装置
JP2011023587A (ja) * 2009-07-16 2011-02-03 Shinko Electric Ind Co Ltd 半導体装置
JP5678884B2 (ja) * 2009-08-03 2015-03-04 株式会社安川電機 電力変換装置
US20110075392A1 (en) 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
JP5126278B2 (ja) * 2010-02-04 2013-01-23 株式会社デンソー 半導体装置およびその製造方法
JP2011187809A (ja) 2010-03-10 2011-09-22 Renesas Electronics Corp 半導体装置および多層配線基板
JP5655339B2 (ja) * 2010-03-26 2015-01-21 サンケン電気株式会社 半導体装置
JP5099243B2 (ja) * 2010-04-14 2012-12-19 株式会社デンソー 半導体モジュール
CN103996628A (zh) * 2010-04-16 2014-08-20 万国半导体有限公司 双引线框架多芯片共同封装体的制造方法
JP5253455B2 (ja) 2010-06-01 2013-07-31 三菱電機株式会社 パワー半導体装置
DE102010030838A1 (de) * 2010-07-02 2012-01-05 Robert Bosch Gmbh Halbleiterbauteil mit verbesserter Wärmeabfuhr
JP5709299B2 (ja) * 2010-09-29 2015-04-30 ローム株式会社 半導体パワーモジュールおよびその製造方法
US9620954B2 (en) 2010-12-13 2017-04-11 Infineon Technologies Americas Corp. Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
US9659845B2 (en) 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US9711437B2 (en) 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
US8749034B2 (en) 2011-01-03 2014-06-10 International Rectifier Corporation High power semiconductor package with conductive clip and flip chip driver IC with integrated control transistor
CN102593108B (zh) * 2011-01-18 2014-08-20 台达电子工业股份有限公司 功率半导体封装结构及其制造方法
US20120200281A1 (en) * 2011-02-07 2012-08-09 Texas Instruments Incorporated Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing
JP5936310B2 (ja) * 2011-03-17 2016-06-22 三菱電機株式会社 パワー半導体モジュール及びその取り付け構造
EP2701192B1 (en) * 2011-04-18 2017-11-01 Mitsubishi Electric Corporation Semiconductor device, inverter device provided with semiconductor device, and in-vehicle rotating electrical machine provided with semiconductor device and inverter device
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5431406B2 (ja) * 2011-04-22 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置
JP5254398B2 (ja) * 2011-04-22 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
US8344464B2 (en) 2011-05-19 2013-01-01 International Rectifier Corporation Multi-transistor exposed conductive clip for high power semiconductor packages
US8531016B2 (en) 2011-05-19 2013-09-10 International Rectifier Corporation Thermally enhanced semiconductor package with exposed parallel conductive clip
US8614503B2 (en) * 2011-05-19 2013-12-24 International Rectifier Corporation Common drain exposed conductive clip for high power semiconductor packages
EP2720263A4 (en) * 2011-06-09 2015-04-22 Mitsubishi Electric Corp SEMICONDUCTOR COMPONENT
US8723311B2 (en) * 2011-06-30 2014-05-13 Stmicroelectronics S.R.L. Half-bridge electronic device with common heat sink on mounting surface
ITMI20111213A1 (it) * 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo elettronico a semi-ponte con dissipatore di calore ausiliario comune
ITMI20111214A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo di potenza a spessore ridotto
ITMI20111218A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo di potenza ad elevata velocita? di commutazione
ITMI20111219A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Sistema con dissipatore di calore condiviso
ITMI20111216A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo elettronico di potenza ad elevata dissipazione di calore e stabilita?
ITMI20111217A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Sistema contenitore/dissipatore per componente elettronico
ITMI20111208A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Sistema con dissipatore di calore stabilizzato
US10163877B2 (en) * 2011-11-07 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. System in package process flow
US9881898B2 (en) * 2011-11-07 2018-01-30 Taiwan Semiconductor Manufacturing Co.,Ltd. System in package process flow
DE102011088250A1 (de) * 2011-12-12 2013-06-13 Robert Bosch Gmbh Leistungsmodul für einen elektrischen Antrieb
DE102011089740B4 (de) * 2011-12-23 2017-01-19 Conti Temic Microelectronic Gmbh Leistungsmodul
JP5787784B2 (ja) * 2012-02-15 2015-09-30 ルネサスエレクトロニクス株式会社 半導体装置
US8847385B2 (en) * 2012-03-27 2014-09-30 Infineon Technologies Ag Chip arrangement, a method for forming a chip arrangement, a chip package, a method for forming a chip package
US8916968B2 (en) 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US9589872B2 (en) * 2012-03-28 2017-03-07 Infineon Technologies Americas Corp. Integrated dual power converter package having internal driver IC
JP5924110B2 (ja) * 2012-05-11 2016-05-25 株式会社ソシオネクスト 半導体装置、半導体装置モジュールおよび半導体装置の製造方法
US9437508B2 (en) 2012-05-15 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
JP5924164B2 (ja) * 2012-07-06 2016-05-25 株式会社豊田自動織機 半導体装置
US9018744B2 (en) * 2012-09-25 2015-04-28 Infineon Technologies Ag Semiconductor device having a clip contact
JP5970316B2 (ja) * 2012-09-26 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6165525B2 (ja) * 2012-10-31 2017-07-19 株式会社東芝 半導体電力変換装置およびその製造方法
US9171837B2 (en) 2012-12-17 2015-10-27 Nxp B.V. Cascode circuit
JP5487290B2 (ja) * 2012-12-21 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置
JP5966921B2 (ja) * 2012-12-28 2016-08-10 トヨタ自動車株式会社 半導体モジュールの製造方法
KR101984831B1 (ko) 2013-01-31 2019-05-31 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
JP5493021B2 (ja) * 2013-03-08 2014-05-14 ルネサスエレクトロニクス株式会社 半導体装置
JP5966979B2 (ja) * 2013-03-14 2016-08-10 株式会社デンソー 半導体装置及びその製造方法
US9041170B2 (en) 2013-04-02 2015-05-26 Infineon Technologies Austria Ag Multi-level semiconductor package
WO2014202282A1 (de) * 2013-06-20 2014-12-24 Conti Temic Microelectronic Gmbh Leiterplatte
US8884420B1 (en) * 2013-07-12 2014-11-11 Infineon Technologies Austria Ag Multichip device
DE102013217802B4 (de) * 2013-09-05 2020-01-09 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
JP2015056563A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置およびその製造方法
US10109592B2 (en) * 2013-11-26 2018-10-23 Infineon Technologies Ag Semiconductor chip with electrically conducting layer
CN107680950B (zh) * 2013-11-27 2020-04-07 万国半导体股份有限公司 一种多芯片叠层的封装结构及其封装方法
US9704787B2 (en) * 2014-10-16 2017-07-11 Infineon Technologies Americas Corp. Compact single-die power semiconductor package
US9437516B2 (en) * 2014-01-07 2016-09-06 Infineon Technologies Austria Ag Chip-embedded packages with backside die connection
US9837380B2 (en) * 2014-01-28 2017-12-05 Infineon Technologies Austria Ag Semiconductor device having multiple contact clips
JP6228490B2 (ja) * 2014-03-04 2017-11-08 ローム株式会社 半導体装置および半導体装置の製造方法
KR101555301B1 (ko) * 2014-05-13 2015-09-23 페어차일드코리아반도체 주식회사 반도체 패키지
US9431327B2 (en) * 2014-05-30 2016-08-30 Delta Electronics, Inc. Semiconductor device
DE102014114933B4 (de) * 2014-10-15 2021-08-12 Infineon Technologies Austria Ag Halbleiterbauelement
JP6152842B2 (ja) * 2014-11-04 2017-06-28 トヨタ自動車株式会社 半導体装置とその製造方法
US9780018B2 (en) * 2014-12-16 2017-10-03 Infineon Technologies Americas Corp. Power semiconductor package having reduced form factor and increased current carrying capability
CN105448882A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种框架外露多芯片单搭平铺夹芯封装结构及其工艺方法
CN105633051A (zh) * 2015-12-24 2016-06-01 江苏长电科技股份有限公司 部分框架外露多芯片多搭平铺夹芯封装结构及其工艺方法
CN105405831A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 一种框架外露多芯片正装平铺夹芯封装结构及其工艺方法
CN105405833A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 一种多芯片多搭平铺夹芯封装结构及其工艺方法
CN105448881A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种框架外露多芯片多搭平铺夹芯封装结构及其工艺方法
CN105448880A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种多芯片单搭平铺夹芯封装结构及其工艺方法
CN105551982A (zh) * 2015-12-24 2016-05-04 江苏长电科技股份有限公司 一种多芯片正装平铺夹芯封装结构及其工艺方法
CN105609425A (zh) * 2015-12-24 2016-05-25 江苏长电科技股份有限公司 部分框架外露多芯片单搭平铺夹芯封装结构及其工艺方法
CN105405832A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 部分框架外露多芯片平铺夹芯封装结构及其工艺方法
DE102016107792B4 (de) 2016-04-27 2022-01-27 Infineon Technologies Ag Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
US9773753B1 (en) * 2016-11-18 2017-09-26 Advanced Semiconductor Engineering, Inc. Semiconductor devices and methods of manufacturing the same
CN110050339B (zh) * 2016-12-16 2023-12-22 日立能源有限公司 具有低栅极通路电感的功率半导体模块
DE102017202345A1 (de) 2017-02-14 2018-08-16 Infineon Technologies Ag Leiterrahmen, halbleitergehäuse, das einen leiterrahmen umfasst, und verfahren zum bilden eines halbleitergehäuses
CN110383691B (zh) * 2017-03-15 2023-08-15 Abb瑞士股份有限公司 固态开关设备
US10262928B2 (en) * 2017-03-23 2019-04-16 Rohm Co., Ltd. Semiconductor device
JPWO2018180235A1 (ja) * 2017-03-29 2020-02-06 日本電産株式会社 半導体パッケージ装置、およびその製造方法
DE102017107327B4 (de) 2017-04-05 2024-03-21 Infineon Technologies Austria Ag Feldeffekt-Halbleiterbauelement und Verfahren zu dessen Herstellung
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
KR102153159B1 (ko) * 2017-06-12 2020-09-08 매그나칩 반도체 유한회사 전력 반도체의 멀티칩 패키지
DE102017127089B4 (de) * 2017-11-17 2022-05-25 Infineon Technologies Austria Ag Multi-Die-Gehäuse und Leistungswandler
JP7131903B2 (ja) * 2017-12-08 2022-09-06 ローム株式会社 半導体パッケージ
US10784213B2 (en) 2018-01-26 2020-09-22 Hong Kong Applied Science and Technology Research Institute Company Limited Power device package
WO2020008545A1 (ja) * 2018-07-04 2020-01-09 新電元工業株式会社 電子モジュール
JP7119666B2 (ja) * 2018-07-09 2022-08-17 株式会社アイシン スイッチング素子ユニット及びスイッチング素子モジュール
US11515237B2 (en) 2018-08-08 2022-11-29 Agency For Science, Technology And Research Plurality of heat sinks for a semiconductor package
US20200194347A1 (en) * 2018-12-18 2020-06-18 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor package and method of making the same
CN111415909B (zh) * 2019-01-07 2022-08-05 台达电子企业管理（上海）有限公司 多芯片封装功率模块
CN111415908B (zh) 2019-01-07 2022-02-22 台达电子企业管理（上海）有限公司 电源模块、芯片嵌入式封装模块及制备方法
US11063525B2 (en) 2019-01-07 2021-07-13 Delta Electronics (Shanghai) Co., Ltd. Power supply module and manufacture method for same
US11676756B2 (en) 2019-01-07 2023-06-13 Delta Electronics (Shanghai) Co., Ltd. Coupled inductor and power supply module
CN110349940B (zh) * 2019-06-27 2020-11-17 深圳第三代半导体研究院 一种芯片封装结构及其制作方法
JP7416638B2 (ja) 2020-02-05 2024-01-17 ローム株式会社 半導体装置および半導体装置の製造方法
TWI727861B (zh) * 2020-07-23 2021-05-11 朋程科技股份有限公司 晶片封裝結構及其製造方法
JP7337034B2 (ja) * 2020-09-15 2023-09-01 三菱電機株式会社 半導体パッケージおよび半導体装置
CN113345871B (zh) * 2021-04-25 2022-09-13 华中科技大学 一种低寄生电感串联功率模块
CN116884932A (zh) * 2023-09-06 2023-10-13 深圳智芯微电子科技有限公司 芯片封装结构

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129020B2 (ja) 1992-04-09 2001-01-29 富士電機株式会社 半導体装置
JP2894089B2 (ja) 1992-06-19 1999-05-24 竹内精工株式会社 直線運動用ベアリング
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
KR100335481B1 (ko) * 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
JP3601432B2 (ja) 2000-10-04 2004-12-15 株式会社デンソー 半導体装置
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6693350B2 (en) * 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
JP2001291823A (ja) 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP4292686B2 (ja) 2000-06-08 2009-07-08 株式会社デンソー 冷媒冷却型両面冷却半導体装置
JP3578335B2 (ja) 2000-06-29 2004-10-20 株式会社デンソー 電力用半導体装置
EP1148547B8 (en) 2000-04-19 2016-01-06 Denso Corporation Coolant cooled type semiconductor device
JP4423746B2 (ja) 2000-05-10 2010-03-03 株式会社デンソー 冷媒冷却型両面冷却半導体装置
JP4192396B2 (ja) 2000-04-19 2008-12-10 株式会社デンソー 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP4774581B2 (ja) 2000-06-30 2011-09-14 株式会社デンソー 冷却流体冷却型半導体装置
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
US6707671B2 (en) * 2001-05-31 2004-03-16 Matsushita Electric Industrial Co., Ltd. Power module and method of manufacturing the same
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
JP2003046036A (ja) 2001-08-01 2003-02-14 Denso Corp 半導体装置
JP3627738B2 (ja) * 2001-12-27 2005-03-09 株式会社デンソー 半導体装置
US6946740B2 (en) 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
DE102004047358B3 (de) * 2004-09-29 2005-11-03 Infineon Technologies Ag In zwei Halbleiterkörpern integrierte Schaltungsanordnung mit einem Leistungsbauelement und einer Ansteuerschaltung

Also Published As

Publication number Publication date
KR20120008481A (ko) 2012-01-30
CN101567367B (zh) 2011-07-20
JP2005217072A (ja) 2005-08-11
CN1649146A (zh) 2005-08-03
KR101127195B1 (ko) 2012-03-29
KR20120008480A (ko) 2012-01-30
CN100521196C (zh) 2009-07-29
KR20100028606A (ko) 2010-03-12
KR20050077759A (ko) 2005-08-03
KR101168973B1 (ko) 2012-07-27
KR101168972B1 (ko) 2012-07-27
US7145224B2 (en) 2006-12-05
USRE43663E1 (en) 2012-09-18
KR101127199B1 (ko) 2012-03-29
USRE41869E1 (en) 2010-10-26
CN101567367A (zh) 2009-10-28
KR101100838B1 (ko) 2012-01-02
US20050161785A1 (en) 2005-07-28

Similar Documents

Publication Publication Date Title
KR101168972B1 (ko) 반도체장치
KR100616129B1 (ko) 고 전력 ｍｃｍ 패키지
KR101116197B1 (ko) 반도체 장치 및 전원 시스템
US9281306B2 (en) Multi-transistor exposed conductive clip for semiconductor packages
US7095099B2 (en) Low profile package having multiple die
US7777315B2 (en) Dual side cooling integrated power device module and methods of manufacture
KR20120051902A (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
JP4250191B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
KR101157305B1 (ko) 양면 냉각 집적트랜지스터 모듈 및 제조방법
CN112768414A (zh) 半导体装置
JP2001068498A (ja) 半導体装置
JP4705945B2 (ja) 半導体装置
US20110008933A1 (en) Dual side cooling integrated power device module and methods of manufacture
JP4800290B2 (ja) 半導体装置
JP4250193B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
JP2011181970A (ja) 半導体装置
CN219917172U (zh) 电子器件和功率电子模块

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 8