KR101157305B1 - 양면 냉각 집적트랜지스터 모듈 및 제조방법 - Google Patents

양면 냉각 집적트랜지스터 모듈 및 제조방법

Info

Publication number
KR101157305B1
KR101157305B1 KR1020087028221A KR20087028221A KR101157305B1 KR 101157305 B1 KR101157305 B1 KR 101157305B1 KR 1020087028221 A KR1020087028221 A KR 1020087028221A KR 20087028221 A KR20087028221 A KR 20087028221A KR 101157305 B1 KR101157305 B1 KR 101157305B1
Authority
KR
South Korea
Prior art keywords
drain
transistor
transistors
pad
clip
Prior art date
Application number
KR1020087028221A
Other languages
English (en)
Other versions
KR20090009882A (ko
Inventor
조나단 에이 노퀼
루벤 피 마드리드
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/740,475 external-priority patent/US7777315B2/en
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20090009882A publication Critical patent/KR20090009882A/ko
Application granted granted Critical
Publication of KR101157305B1 publication Critical patent/KR101157305B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/84815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

제 1 및 제 2의 이격된 패드를 가지는 리드프레임, 제 1 및 제 2패드 사이에 위치된 하나 또는 그 이상의 공통 소스-드레인 리드, 제 2패드의 외부 상에 위치된 하나 또는 그 이상의 드레인 리드를 포함하는 집적트랜지스터 모듈이 개시된다. 제 1 및 제 2트랜지스터는 제 1 및 제 2패드레 개별적으로 부착된 플립칩이고, 상기 제 2 트랜지스터의 소스는 하나 또는 그 이상의 공통 소스-드레인 리드에 전기적으로 연결된다. 제1칩은 제1트랜지스터의 드레인에 부착되고 하나 또는 그 이상의 공통 소스-드레인리드에 전기적으로 연결된다. 제 2칩은 제 2트랜지스터의 드레인에 부착되고 제 2패드의 외부 상에 위치된 하나 또는 그 이상의 드레인 리드에 전기적으로 연결된다. 몰딩재료는 리드프레임, 트랜지스터, 및 모듈을 형성하기 위한 클립을 캡슐화한다. 리드프레임 패드 및 클립을 노출되도록 남겨둠으로써 몰딩재료에 상관없이, 모듈의 양면냉각은 효과가 있다.
몰딩재료, 집적트랜지스터 모듈, 리플로우, 풋프린트, 양면냉각

Description

양면 냉각 집적트랜지스터 모듈 및 제조방법{DUAL SIDE COOLING INTEGRATED TRANSISTOR MODULE AND METHODES OF MANUFACTURE}
이 출원은 2006년 5월 19일에 출원된 특허출원 제 60/802,181호의 우선권 이익을 청구하고, 그 출원은 여기 참조로서 병합되며, 또한 2007년 5월 9일에 출원된 특허출원제 60/916,994호의 우선권 이익을 청구하고, 그 출원은 여기에 참조로서 병합된다. 또한 대리인 명세서번호 제3021711(17732.62860.00)호인 "구부러진 히트싱크를 구비한 플립칩 엠엘피"로 명명된 관련 출원서를 참조한다.
본 발명은 일반적으로 반도체 소자 및, 더욱 상세하게는 양면 냉각 집적트랜지스터 모듈 및 동기식 벅 컨버터(buck converter)와 같은 다른 소자들용 빌딩 블럭(building block)으로서 사용되기에 적합한 양면 냉각 집적트랜지스터 모듈의 제조방법에 관한 것이다.
동기식 벅 컨버터(buck converter)는 휴대전화용 전력공급, 휴대용 컴퓨터, 디지털 카메라, 라우터, 및 다른 휴대용 전자소자들로서 사용되었다. 동기식 벅 컨버터는 배터리 출력 안정, 잡음여과, 리플(ripple)제거를 하는 동안, 프로그램가능한 격자배열 집적회로, 마이크로프로세서, 디지털 신호처리 집적회로, 및 다른 회로들에 전력을 공급하기 위한 DC전압레벨을 이동시킨다. 이 소자들은 또한 데이터 통신, 전기통신, 포인트오브로드(point of load) 및 어플리케이션 연산의 광범위에서 고전류 다상 전력을 제공하기 위해 사용된다.
도 1은 전형적인 동기식 벅 컨버터의 블럭도를 나타낸다. 컨버터는 PWM IC상의 제어기에 의해 제어된 하이 측 FET Q1 및 로우 측 FET Q2를 구비한다. Q1 및 Q2소자는 PCB기판 위의 로우 측 FET소스에 연결되는 하이 측 FET드레인에 의해 일어난 기생소자를 제거하기 위한 최적의 레이아웃(layout)을 요구하는 개별 소자로서 구성될 수 있다. 발명자 조시 등의 2005년 12월 29일 공개된 미국특허출원공보 2005/0285238 A1은 로우 측 랜드 및 하이 측 랜드를 정의하는 리드프레임을 포함하는 집적트랜지스터 모듈을 공개한다. 로우 측 트랜지스터는 로우 측 랜드에 전기적으로 연결된 그것의 드레인을 가진 로우 측 랜드 위에 실장된다. 하이 측 트랜지스터는 하이 측 랜드에 전기적으로 연결된 그것의 소스를 가진 하이 측 랜드 위에 실장된다. 리드프레임의 계단형 부분은 로우 측 및 하이 측 랜드를 연결하여 하이 측 트랜지스터의 소스와 로우 측 트랜지스터의 드레인을 역시 연결한다.
비록 후자의 공개된 특허출원의 집적트랜지스터 모듈이 그것이 의도된 용도를 위해 유용했지만, 그들의 확실한 특징은 개선될 수 있다. 핀 배열에 관한 패키지 렬은 2개의 다른 패키지들이 리드프레임 커넥터(connector)에 부착되기 때문에 공개된 설계에서 비판적이다. 왜냐하면 2개의 다른 패키지들은 2개의 패키지들을 위한 다른 조립공정들로 조립될 필요가 있으므로, 더욱 저렴한 투자가 요구되기 때문이다. 더욱이, 복합적 리플로우(reflow) 공정들(열사이클)은 무납 패키지화 솔더(solder) 접합 안정성에 영향을 줄 수 있다. 트랜지스터들 중의 하나가 리드프레 임에 실장된 플립칩이나 다른 트랜지스터는 그렇지 않으므로, 과도한 패키지 두께, 모듈 풋프린트(footprint)의 상업적 승인, 및 패키지 상의 공통 드레인을 연결할 수 없는 점과 같은 다른 결점들을 포함한다.
따라서 이 문제들에 해결책을 제공하는 벅 컨버터회로와 같은 회로에 사용될 수 있는 개선된 집적트랜지스터 모듈에 대한 필요가 있다.
본 발명에 따르면 이 문제점들에 대한 해결책이 제공된다.
본 발명의 특징에 따라 제공되는 집적 트랜지스터 모듈은:
제 1 및 제 2의 이격된 패드 및 상기 제 1 및 제 2 패드 사이에 위치한 하나 또는 그 이상의 공통 소스-드레인 리드를 가지는 리드프레임;
제 1및 제 2패드에 개별적으로 부착되고, 상기 제 2트랜지스터의 소스는 상기 하나 또는 그 이상의 공통 소스-드레인 리드에 전기적으로 연결되는, 제 1 및 제 2트랜지스터 플립칩; 및
상기 제 1트랜지스터의 드레인에 부착되고 상기 하나 또는 그 이상의 공통 소스-드레인 리드에 전기적으로 연결되는 제 1칩을 포함한다.
본 발명의 다른 특징에 따라 제공되는 집적 트랜지스터 모듈은:
제 1 및 제 2 이격된 패드, 상기 제 1 및 제 2 패드 사이에 위치된 하나 또는 그 이상의 소스-드레인 리드, 및 상기 제 2패드의 외부상에 위치된 하나 또는 그 이상의 드레인 리드를 가지는 리드프레임;
상기 제 1 및 제 2패드에 개별적으로 부착되고, 상기 제 2트랜지스터의 소스는 상기 하나 또는 그 이상의 공통 소스-드레인 리드에 전기적으로 연결되는 제 1 및 제 2트랜지스터 플립칩;
상기 제 1트랜지스터의 드레인에 부착되고 상기 하나 또는 그 이상의 공통 소스-드레인 리드에 전기적으로 연결되는 제1 클립;
상기 제 2트랜지스터에 부착되고 상기 제 2패드의 외부상에 위치된 하나 또는 그 이상의 드레인 리드에 전기적으로 연결되는 제 2클립; 및
상기 리드프레임, 상기 트랜지스터, 및 상기 모듈을 형성하기 위한 상기 클립을 캡슐화하는 몰딩(molding)재료를 포함한다.
본 발명의 더 나아간 특징에 따라 제공되는 집적 트랜지스터 모듈을 제조하는 방법은:
제 1 및 제 1이격된 패드, 상기 패드들 사이에 위치된 하나 또는 그 이상의 공통 소스-드레인 리드 및 상기 제 2패드의 외부상에 위치된 하나 또는 그 이상의 드레인 리드를 제공하는 단계;
상기 제 1 및 제 2 패드에 개별적으로 제 1 및 제 2트랜지스터를 부착하고, 상기 제 2트랜지스터의 소스는 상기 하나 또는 그 이상의 공통 소스-드레인 리드에 전기적으로 연결되는 플립 칩 부착단계;
상기 제 1트랜지스터의 드레인에 제 1 클립을 부착하고 상기 하나 또는 그 이상의 공통 소스-드레인 리드에 상기 제 1클립을 전기적으로 연결하는 단계;
상기 제 2트랜지스터의 드레인에 제 2클립을 부착하고 상기 제 2패드의 외부상에 위치된 상기 하나 이상의 드레인 리드에 상기 제 2클립을 전기적으로 연결하는 단계; 및
상기 리드프레임, 상기 트랜지스터, 및 상기 모듈을 형성하기 위한 몰딩재료로 상기 클립을 캡슐화하는 단계를 포함한다.
도 2A는 본 발명의 한 실시예에 따른 양면냉각 집적 전력소자 모듈을 형성하기 위해 사용된 타입의 2개의 리드프레임들의 평면도이다.
도 2B는 본 발명의 한 실시예에 따른 리드프레임들에 결합된 트랜지스터 다이들을 가진 도 2A에 도시된 리드프레임들의 평면도이다.
도 2C는 본 발명의 한 실시예에 따른 도 2A에 도시된 리드프레임들에 부착된 2개의 냉각클립을 가진 도 2A의 리드프레임들과 도 2B에 도시된 트랜지스터 다이들의 평면도이다.
도 3A, 3B 및 3C는 구조가 부분적으로 캡슐화 물질에서 싸여진 후에 도 2C에서 도시된 구조의 각 평면도, 단면도, 및 저면도이다.
도 4A는 본 발명의 다른 실시예에 따른 양면 냉각 집적전력소자 모듈의 저면도이다.
도 4B는 도 4A에 도시된 모듈의 한 실시예의 단면도이다.
도 4C는 도 4A에 도시된 모듈의 다른 실시예의 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 리드된 양면냉각 집적전력소자 모듈의 단면도이다.
도 6A 및 6B는 본 발명의 다른 실시예에 따른 양면냉각 집적전력소자 모듈을 형성하기 위한 도 4C에 도시된 모듈의 변형의 단면도이다.
도 7A, 7B, 및 7C는 2개의 전력소자들을 구동하기 위한 제어IC를 가진 본 발명의 또 다른 실시예에 따른 양면냉각 입적전력소자 모듈의 각 상면도, 부분적 횡단상면도, 및 저면도이다.
도 8A는 본 발명의 한 실시예에서 사용되기 위한 금속프레임으로부터 구멍이 뚫린 4개 클립들의 윤곽을 도시라는 금속판의 상면도이다.
도 8B는 그들이 도 8A에 도시된 금속판의 외부로 구멍을 뚫어 도 3B에 사용된 클립들의 내부로 생성된 2개의 클립들의 측면도이다.
도 9A는 복수의 부분적으로 캡슐화된 모듈의 블럭몰드의 상면도이다.
도 9B는 그들이 단일화된 후 도 9A에 도시된 캡슐화된 모듈의 한 형식의 저면도이다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명은 단일 몰디드 리드리스 패키지(MLP) 내부의 버키(burky) 컨버터의 로우 측 및 하이 측 파워 MOSFETs의 집적과 같은 모듈에서 트랜지스터의 집적과 관련된 것이다. 전력소자의 멀티플리핑(multi flipping)을 이용하고, 하이 측 MOSFET의 소스를 가진 로우 측 MOSFET의 드레인의 전기적 연결용 구부러진 칩을 사용하 며, MLP에서 2개의 MOSFET 클로저(closer)를 연결하여, 소스 저항은 실질적으로 제거되고 기생 인덕턴스가 최소화되었다. 냉각은 특별한 드레인 클립의 사용을 통하여 양 소자의 드레인을 노출시켜 개선된다. 냉각은 2개 소자의 소스가 그들이 부착된 리드프레임을 통하여 노출되었기 때문에 양면으로 더욱 개선되었다.
클립디자인 또한 개선된 솔더 접합의 신뢰성의 향상 결과를 가져왔다. 본 발명의 실시예는 2개 드레인을 연결하기 위한 부착된 히트 싱크(heat sink)를 사용하여 공통 드레인 적용을 가진 패키지로 그것을 변환하기 위한 2개 전력소자의 고립을 제공한다.
본 발명의 다른 실시예에서는, 적용 특정모듈은 드라이버IC와 같은 IC(집적회로)가 양면냉각을 가진 단일 MLP에서 2개 전력 MOSFETs로 집적된다. 양면냉각은 후자가 전적으로 고립되고 전력소자들이 앙면 열분해를 가지는 이유로 IC의 그것을 포함하여, 전체 패키지 열적 성능을 개선한다.
본 발명은 선행 기술들에 대하여 다음의 이점들을 가진다.
(1) 단순화된 집적트랜지스터 모듈은 아주 크지 않은 투자의 결과로서, 전류MLP블럭 몰딩과 동일한 몰딩툴(tool)을 사용할 수 있는 것을 제공한다.
(2) 트랜지스터 모듈 핀 배열은 가변성이 아니다.
(3) 본 발명의 공정은 다수의 리플로우 및 열사이클이 없으므로 단순화 되었다. 2개의 트랜지스터는 함께 플립(flip)될 수 있고 솔더러블페이스트(paste)로 부착될 수 있으며 2개 드레인 클립들은 일단으로 위치하고 동시에 리플로우된다. 드레인과 소스연결은 공정축소의 결과로 조립되는 동안 병합된다.
(4) 본 발명의 공정의 융통성은 기능적 개별 패키지 내부의 개별 트랜지스터를 단일화하기 위한 선택으로 유지된다.
(5) 유명한 산업 풋프린트가, 쉬운 시장침해의 결과로서, 새로운 풋프린트의 상업적 수용획득의 필요없이 사용된다.
(6) 상면 상의 개선된 패키지 냉각은 양면냉각과 마찬가지로 제공된다.
(7) 공통 드레인은 패키지 자신의 위에 연결될 수 있다.
도 2A, 2B, 2C 및 3B를 참조하면 본 발명의 실시예가 도시된다. 도시된 바와 같이, 집적트랜지스터 모듈(10)은 몰딩 재료(20)에 의해 단일 몰드로서 모두 캡슐화된 에칭(etched)된 리드프레임(11)과, 로우 측면의 트랜지스터(12)와 하이 측면의 트랜지스터(14)와, 클립들(16 및 18)을 포함한다. 도 2A에 도시된 바와 같이, 리드프레임(11)은 하프 에칭되었고 이격된 소스패드(22 및 24), 로우 측 게이트 리드(25)와 소스패드(22)의 외부 상에 위치된 로우 측 소스 리드(28), 하이 측 게이트 리드(30)와 패드(22 및 24) 사이에 위치된 공통 소스-드레인 리드(32), 및 소스패드(24)의 외부 상에 위치된 하이 측 드레인 리드(34)를 포함한다. 일 실시예에서의 트랜지스터(12 및 14)는 트랜지스터 다이(die)의 각 반대 측 위의 소스와 드레인을 가지는 파워 MOSFETs이다. 본 발명에 따라서, 트랜지스터(12 및 14)는 솔더볼(solder ball, 36)에 의해 리드프레임(11)에 부착되는 플립칩이다. 그리하여, 트랜지스터(12)의 소스는 소스패드(22)에 부착되고, 트랜지스터(14)의 게이트는 로우 측 게이트 리드(26)에 부착되며, 트랜지스터(14)의 소스는 소스패드(24)에 부착되고 트랜지스터(14)의 게이트는 하이 측 게이트 리드(30)에 부착된다.
도 2A, 2C, 및 3B에 도시된 바와 같이, 클립(16)은 평면부재(40) 및 아래로 확장된 리드(42)를 가진다. 클립(18)은 구조면에서 유사하고 평면부재(44) 및 아래로 확장된 리드(46)를 포함한다. 클립(16 및 18)은 구리, 알루미늄, 또는 전도성 중합체와 같은 전도성 재료로 만든다. 클립(16)은 연결이 하이 측 게이트 리드(30)와 클립(16)에 의해 이루어지지 않았기 때문에 클립(18)보다 하나 적은 리드를 가진다. 클립리드(42)는 공통 소스-드레인 리드(32)에 전기적으로 연결되고 클립리드(46)는 하이 측 드레인 리드(34)에 전기적으로 연결된다.
도 3A는 모듈의 상면 및 노출된 클립(16 및 18)을 도시한다. 도 3C는 모듈(10)의 바닥면 및 노출된 소스패드(22 및 24)를 도시한다. 양면노출은 증가된 냉각 및 모듈(10)의 좋아진 열관리를 제공한다.
도 4A, 4B, 및 4C를 참조하면, 본 발명의 다른 실시예가 도시되어 있다. 디자인은 이전의 실시예와 유사하지만 공통 소스-드레인 리드(32)로 로우 측 클립(16)의 전기적 연결을 넘어 선(60)에서 모듈을 잘라서 2개의 개별적인 트랜지스터 패키지 내부의 모듈을 분리하기 위한 선택을 제공한다. 도 4A에 도시된 바와 같이, 공통 소스-드레인 리드는 로우 측 드레인 리드(62)와 하이 측 소스 리드(64)로 분리된다.
도 5는 본 발명의 다른 실시예에 따른 리디드 양면냉각(dual side cooling) 집적전력소자 모듈의 단면도이다. 도 5는 집적트랜지스터 모듈(10')이 리디드 패키지 풋프린트(leaded package footprint)를 수용하도록 어느 면으로부터 연장하는 리드(70)를 갖는 리디드 프레임(leaded frame; 11')을 갖는 본 발명의 다른 실시예를 도시한다. 도 5의 리디드 패키지는 라인(72, 74)에서 모듈의 리드 부분을 절단하여 리드리스 패키지(leadless package)로 변환될 수 있다.
도 6A 및 6B에 도시된 실시예는 모듈의 2개 트랜지스터에 공통 드레인을 연결할 수 있는 집적트랜지스터 모듈을 나타낸다. 모듈(11')이 다른 트랜지스터의 소스로부터 한 트랜지스터의 드레인을 연결하지 않기 위한 영역(80)에서 부분적으로 절단되었다. 히트싱크(90)는 드레인 클립을 연결하기 위한 모듈의 상면에 부착된다.
도 7A, 7B, 및 7C를 참조하면 IC가 2개의 트랜지스터들과 모듈에 집적된 특정 응용 디자인에 관한 발명의 실시예가 도시된다. 도시된 바와 같이, 모듈(100)은 로우 측 FET(104) 및 하이 측 FET(106)로 집적된 드라이버IC(102)를 포함한다. FET 구성은 동일한 소스-드레인 연결(108) 및 드레인 클립을 통하여 FETs(104 및 106)의 상면 노출과 동일한 리드프레임을 통하여 모두 3개 소자들의 바닥면 노출에 의해 제공된 양면냉각을 가진 도 2A, 2B, 2C 및 3B의 실시예와 동일하다.
도 8A 및 8B는 패키지 클립 디자인을 도시한다. 도시된 바와 같이, 클립(16 및 18)은 함께 클립들을 유지하기 위한 타이바(tie bar)와 함께 정렬된다. 클립은 이어서 모듈의 다른 구성요소를 가진 조립용 집단으로 절단된다. 도 8B에 도시된 바와 같이, 클립(16, 18)은 솔더부착을 개선하기 위한 그루브(groove)를 가진다.
도 2A, 2B, 2C, 및 9A는 본 발명의 방법 실시예를 도시한다. 도 2A는 공정에서 초기단계로서 하프에칭된 리드프레임을 제공하는 단계를 도시한다. 도 2B는 솔더페이스트를 리플로우하여 리드프레임에 트랜지스터(12 및 14)를 부착하는 플립칩의 다음 단계를 보여준다. 도 2C는 개별적으로 트랜지스터(12 및 14)에 집단으로 클립(16 및 18)의 부착 및 리플로우를 도시한다. 도 9A는 모듈이 리드되지 않은 경우의 블럭몰딩 및 모듈들이 리드된 단일화 몰딩을 나타낸다. 도 9B는 개별적인 모듈들(10)의 단일화 및 시험을 도시한다.
도 9B는 개별적 트랜지스터 모듈(200)이 듀얼 트랜지스터 모듈(10)로부터 단일화되는 방법의 변형을 도시한다.
본 발명은 특정 바람직한 실시예들과 관련하여 상세히 설명되었으나, 변경 및 수정이 본 발명의 사상과 기술영역 내에서 실행될 수 있음이 이해되어야 한다.

Claims (21)

  1. 집적 트랜지스터 모듈로서,
    이격된 제1 및 제2 패드 및 상기 제1 패드와 상기 제2 패드 사이에 위치된 하나 이상의 공통 소스-드레인 리드를 갖는 평면 리드 프레임;
    소스, 게이트 및 드레인 전극을 각각 갖고 상기 제1 및 제2 패드의 상부 표면에 각각 부착된 제1 및 제2 트랜지스터로서, 상기 제2 트랜지스터의 상기 소스 전극은 상기 하나 이상의 공통 소스-드레인 리드에 전기적으로 연결되는 상기 제1 및 제2 트랜지스터; 및
    상기 하나 이상의 공통 소스-드레인 리드에 전기적으로 연결되고 상기 제1 트랜지스터의 상기 드레인 전극에 부착된 복수의 아래로 연장하는 리드 및 평면부재를 갖는 제1 클립;을 포함하고,
    상기 모듈의 양면냉각을 제공하도록 상기 제1 클립의 상기 평면부재 및 상기 제1 및 제2 패드의 각각의 하부 표면의 일부가 노출되어 상기 리드 프레임, 상기 제1 및 제2 트랜지스터 및 상기 제1 클립이 몰딩 재료에 부분적으로 캡슐화되는 것을 특징으로 하는 집적 트랜지스터 모듈.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 트랜지스터는 금속 산화물 반도체 전계효과 트랜지스터(MOSFET)인 것을 특징으로 하는 집적 트랜지스터 모듈.
  3. 제 1 항에 있어서,
    상기 제1 및 제2 트랜지스터는 각각 벅 컨버터의 부품인 하이 측 및 로우 측 전력 트랜지스터인 것을 특징으로 하는 집적 트랜지스터 모듈.
  4. 제 1 항에 있어서,
    상기 리드 프레임은 상기 제2 패드의 외측에 위치된 하나 이상의 드레인 리드를 포함하고,
    상기 제2 패드의 외측에 위치된 상기 하나 이상의 드레인 리드에 전기적으로 연결되고 상기 제2 트랜지스터의 드레인에 부착된 제2 클립을 포함하는 것을 특징으로 하는 집적 트랜지스터 모듈.
  5. 제 1 항에 있어서,
    상기 모듈의 양면냉각을 제공하도록 상기 제1 클립 및 상기 리드 프레임의 상기 제1 및 제2 패드가 노출되어 상기 리드 프레임, 상기 제1 및 제2 트랜지스터 및 상기 제1 클립이 몰딩 재료에 부분적으로 캡슐화되는 것을 특징으로 하는 집적 트랜지스터 모듈.
  6. 집적 트랜지스터 모듈로서,
    이격된 제1 및 제2 패드, 상기 제1 패드와 상기 제2 패드 사이에 위치된 하나 이상의 공통 소스-드레인 리드 및 상기 제2 패드의 외측에 위치된 하나 이상의 드레인 리드를 갖는 평면 리드 프레임;
    상기 제1 및 제2 패드의 상부 표면에 각각 부착된 제1 및 제2 트랜지스터로서, 상기 제2 트랜지스터의 소스는 상기 하나 이상의 공통 소스-드레인 리드에 전기적으로 연결되는 상기 제1 및 제2 트랜지스터;
    상기 하나 이상의 공통 소스-드레인 리드에 전기적으로 연결되고 상기 제1 트랜지스터의 드레인에 부착된 복수의 아래로 연장하는 리드 및 평면부재를 갖는 제1 클립;
    상기 제2 트랜지스터의 드레인에 부착되고, 상기 제2 패드의 외측에 위치된 상기 하나 이상의 드레인 리드에 전기적으로 연결된 제2 클립; 및
    상기 모듈의 양면냉각을 제공하도록 상기 제1 클립의 상기 평면부재 및 상기 제1 및 제2 패드의 각각의 하부 표면의 일부가 노출되어 상기 모듈을 형성하도록 상기 리드 프레임, 상기 제1 및 제2 트랜지스터 및 상기 제1 및 제2 클립을 부분적으로 캡슐화하는 몰딩 재료;를 포함하는 것을 특징으로 하는 집적 트랜지스터 모듈.
  7. 제 6 항에 있어서,
    상기 제1 및 제2 트랜지스터는 금속 산화물 반도체 전계효과 트랜지스터(MOSFET)인 것을 특징으로 하는 집적 트랜지스터 모듈.
  8. 제 6 항에 있어서,
    상기 제1 및 제2 트랜지스터는 각각 벅 컨버터의 부품인 하이 측 및 로우 측 전력 트랜지스터인 것을 특징으로 하는 집적 트랜지스터 모듈.
  9. 제 6 항에 있어서,
    상기 하나 이상의 공통 소스-드레인 리드는 두 개의 개별적인 단일 트랜지스터 패키지가 형성될 수 있도록 절단되도록 구성되는 것을 특징으로 하는 집적 트랜지스터 모듈.
  10. 제 6 항에 있어서,
    상기 리드 프레임은 상기 제1 패드와 상기 제2 패드 사이에 게이트 리드를 갖고, 상기 제1 클립은 상기 게이트 리드에 전기적으로 부착되지 않는 것을 특징으로 하는 집적 트랜지스터 모듈.
  11. 제 6 항에 있어서,
    상기 제2 클립은 상기 리드 프레임 중 상기 제2 패드의 외측에 위치된 상기 하나 이상의 드레인 리드에 전기적으로 연결되는 복수의 아래로 연장하는 리드 및 평면부재를 갖는 것을 특징으로 하는 집적 트랜지스터 모듈.
  12. 제 11 항에 있어서,
    상기 리드 프레임은 상기 제1 패드와 상기 제2 패드 사이에 게이트 리드를 갖고, 상기 제1 클립은 상기 게이트 리드에 전기적으로 연결될 아래로 연장하는 리드가 없는 것을 특징으로 하는 집적 트랜지스터 모듈.
  13. 제 6 항에 있어서,
    상기 리드 프레임은 상기 모듈의 리드 부분을 잘라내어 리드리스 모듈로 전환될 수 있는 리디드 풋프린트를 갖도록 구성된 것을 특징으로 하는 집적 트랜지스터 모듈.
  14. 제 6 항에 있어서,
    상기 공통 소스-드레인 리드는 연결을 차단하도록 부분적으로 절단되고, 공통 히트 싱크가 상기 제1 및 제2 클립에 부착되어 상기 제1 및 제2 클립을 연결하는 것을 특징으로 하는 집적 트랜지스터 모듈.
  15. 제 6 항에 있어서,
    상기 리드 프레임에 부착되고 상기 제1 및 제2 트랜지스터에 전기적으로 연결되는 집적회로를 포함하고, 상기 집적회로는 하나의 모듈을 형성하도록 상기 몰딩 재료에 의하여 캡슐화되는 것을 특징으로 하는 집적 트랜지스터 모듈.
  16. 집적 트랜지스터 모듈로서,
    이격된 제1 및 제2 소스 패드, 상기 제1 소스 패드와 상기 제2 소스 패드 사이에 위치된 하나 이상의 공통 소스-드레인 리드 및 상기 제2 소스 패드의 외측에 위치된 하나 이상의 드레인 리드를 갖는 평면 리드 프레임;
    하나의 표면상에 소스 전극과 다른 하나의 표면상에 드레인 전극을 각각 갖는 제1 및 제2 트랜지스터로서, 제1 및 제2 소스 전극은 상기 제1 및 제2 소스 패드의 표면에 각각 부착되고 상기 제2 트랜지스터의 소스는 상기 하나 이상의 공통 소스-드레인 리드에 전기적으로 연결되는 상기 제1 및 제2 트랜지스터;
    상기 하나 이상의 공통 소스-드레인 리드에 전기적으로 연결된 복수의 아래로 연장하는 리드 및 상기 제1 트랜지스터의 상기 드레인 전극에 부착된 평면부재를 갖는 제1 드레인 클립;
    상기 제2 소스 패드의 외측에 위치되고 상기 평면부재로부터 연장하는 하나 이상의 드레인 리드 및 상기 제2 트랜지스터의 상기 드레인 전극에 부착된 평면부재를 갖는 제2 드레인 클립; 및
    상기 모듈의 양면냉각을 제공하도록 상기 드레인 클립의 상기 평면부재 및 상기 제1 및 제2 소스 패드의 각각의 하부 표면의 일부가 노출되어 상기 모듈을 형성하도록 상기 리드 프레임, 상기 제1 및 제2 트랜지스터 및 상기 제1 및 제2 클립을 부분적으로 캡슐화하는 몰딩 재료;를 포함하는 것을 특징으로 하는 집적 트랜지스터 모듈.
  17. 집적 트랜지스터 모듈의 제조방법으로서,
    이격된 제1 및 제2 패드, 상기 제1 패드와 상기 제2 패드 사이에 위치된 하나 이상의 공통 소스-드레인 리드 및 상기 제2 패드의 외측에 위치된 하나 이상의 드레인 리드를 갖는 평면 리드 프레임을 제공하는 단계;
    상기 제1 및 제2 패드에 각각 제1 및 제2 트랜지스터를 플립 칩 부착하는 단계로서, 상기 제1 및 제2 트랜지스터의 각각은 소스, 게이트 및 드레인 전극을 갖고 상기 제2 트랜지스터의 소스는 상기 하나 이상의 공통 소스-드레인 리드에 전기적으로 연결되는 상기 플립 칩 부착하는 단계;
    평면부재를 갖는 제1 클립을 상기 제1 트랜지스터의 드레인에 부착하고 상기 제1 클립을 상기 하나 이상의 공통 소스-드레인 리드에 전기적으로 연결하는 단계;
    평면부재를 갖는 제2 클립을 상기 제2 트랜지스터의 드레인에 부착하고 상기 제2 클립을 상기 제2 패드의 외측에 위치된 상기 하나 이상의 드레인 리드에 전기적으로 연결하는 단계; 및
    상기 집적 트랜지스터 모듈의 양면냉각을 제공하도록 상기 제1 및 제2 클립의 상기 평면부재 및 상기 제1 및 제2 패드의 각각의 하부 표면의 일부가 노출되어 상기 평면 리드 프레임, 상기 제1 및 제2 트랜지스터 및 상기 제1 및 제2 클립을 몰딩 재료에 부분적으로 캡슐화하는 단계;를 포함하는 것을 특징으로 하는 집적 트랜지스터 모듈의 제조방법.
  18. 제 17 항에 있어서,
    상기 제1 및 제2 클립 및 상기 리드 프레임의 상기 제1 및 제2 패드는 상기 모듈의 양면냉각을 제공하도록 노출되고 몰딩 재료가 없는 것을 특징으로 하는 집적 트랜지스터 모듈의 제조방법.
  19. 제 17 항에 있어서,
    상기 제1 및 제2 트랜지스터는 금속 산화물 반도체 전계효과 트랜지스터(MOSFET)인 것을 특징으로 하는 집적 트랜지스터 모듈의 제조방법.
  20. 제 17 항에 있어서,
    상기 제1 및 제2 트랜지스터는 각각 벅 컨버터의 부품인 하이 측 및 로우 측 전력 트랜지스터인 것을 특징으로 하는 집적 트랜지스터 모듈의 제조방법.
  21. 삭제
KR1020087028221A 2006-05-19 2007-05-21 양면 냉각 집적트랜지스터 모듈 및 제조방법 KR101157305B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US80218106P 2006-05-19 2006-05-19
US60/802,181 2006-05-19
US11/740,475 2007-04-26
US11/740,475 US7777315B2 (en) 2006-05-19 2007-04-26 Dual side cooling integrated power device module and methods of manufacture
US91699407P 2007-05-09 2007-05-09
US60/916,994 2007-05-09
PCT/US2007/069362 WO2007137221A2 (en) 2006-05-19 2007-05-21 Dual side cooling integrated transistor module and methods of manufacture

Publications (2)

Publication Number Publication Date
KR20090009882A KR20090009882A (ko) 2009-01-23
KR101157305B1 true KR101157305B1 (ko) 2012-06-15

Family

ID=38724063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087028221A KR101157305B1 (ko) 2006-05-19 2007-05-21 양면 냉각 집적트랜지스터 모듈 및 제조방법

Country Status (6)

Country Link
JP (1) JP2009545862A (ko)
KR (1) KR101157305B1 (ko)
CN (1) CN101473423B (ko)
DE (1) DE112007001240T5 (ko)
TW (1) TWI452662B (ko)
WO (1) WO2007137221A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5822468B2 (ja) * 2011-01-11 2015-11-24 ローム株式会社 半導体装置
CN102832190B (zh) * 2011-06-14 2015-02-04 万国半导体股份有限公司 一种倒装芯片的半导体器件及制造方法
WO2013157172A1 (ja) * 2012-04-20 2013-10-24 パナソニック株式会社 半導体パッケージ及びその製造方法、半導体モジュール、並びに半導体装置
US9355942B2 (en) * 2014-05-15 2016-05-31 Texas Instruments Incorporated Gang clips having distributed-function tie bars
US10438900B1 (en) * 2018-03-29 2019-10-08 Alpha And Omega Semiconductor (Cayman) Ltd. HV converter with reduced EMI
US20210082790A1 (en) * 2019-09-18 2021-03-18 Alpha And Omega Semiconductor (Cayman) Ltd. Power semiconductor package having integrated inductor and method of making the same
CN113410185B (zh) * 2021-06-04 2021-12-14 深圳真茂佳半导体有限公司 功率半导体器件封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044772A1 (en) 2004-08-31 2006-03-02 Kabushiki Kaisha Toshiba Semiconductor module
US20070040254A1 (en) 2005-08-17 2007-02-22 Lopez Osvaldo J Semiconductor die package
US20070132073A1 (en) 2005-12-09 2007-06-14 Tiong Toong T Device and method for assembling a top and bottom exposed packaged semiconductor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877555A (en) * 1996-12-20 1999-03-02 Ericsson, Inc. Direct contact die attach
JP4173751B2 (ja) * 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
TWI265611B (en) * 2003-03-11 2006-11-01 Siliconware Precision Industries Co Ltd Semiconductor package with heatsink
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
WO2005122249A2 (en) * 2004-06-03 2005-12-22 International Rectifier Corporation Semiconductor device module with flip chip devices on a common lead frame
US7476976B2 (en) * 2005-02-23 2009-01-13 Texas Instruments Incorporated Flip chip package with advanced electrical and thermal properties for high current designs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044772A1 (en) 2004-08-31 2006-03-02 Kabushiki Kaisha Toshiba Semiconductor module
US20070040254A1 (en) 2005-08-17 2007-02-22 Lopez Osvaldo J Semiconductor die package
US20070132073A1 (en) 2005-12-09 2007-06-14 Tiong Toong T Device and method for assembling a top and bottom exposed packaged semiconductor

Also Published As

Publication number Publication date
TWI452662B (zh) 2014-09-11
DE112007001240T5 (de) 2009-04-23
CN101473423A (zh) 2009-07-01
TW200810069A (en) 2008-02-16
CN101473423B (zh) 2011-04-13
WO2007137221A2 (en) 2007-11-29
KR20090009882A (ko) 2009-01-23
WO2007137221A3 (en) 2008-10-02
JP2009545862A (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
US7842555B2 (en) Integrated transistor module and method of fabricating same
KR101324905B1 (ko) 양면 냉각 집적전력장치 패키지 및 모듈과 그의 제조 방법
US7777315B2 (en) Dual side cooling integrated power device module and methods of manufacture
KR101100838B1 (ko) 반도체장치
US6806580B2 (en) Multichip module including substrate with an array of interconnect structures
US7364949B2 (en) Semiconductor device package
US8951847B2 (en) Package leadframe for dual side assembly
US7592688B2 (en) Semiconductor package
KR101157305B1 (ko) 양면 냉각 집적트랜지스터 모듈 및 제조방법
US11088055B2 (en) Package with dies mounted on opposing surfaces of a leadframe
JP2006156748A (ja) 半導体装置
JP2009534869A (ja) マルチプルダイおよび共通ノード構造を含む半導体ダイパッケージ
US20210320093A1 (en) Stacked Die Multichip Module Package
KR20220007878A (ko) 양면 냉각을 갖는 전자 디바이스
US8198134B2 (en) Dual side cooling integrated power device module and methods of manufacture

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150611

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180601

Year of fee payment: 7