KR19990067487A - 전자회로부품 탑재용 기판 - Google Patents

전자회로부품 탑재용 기판 Download PDF

Info

Publication number
KR19990067487A
KR19990067487A KR1019980703506A KR19980703506A KR19990067487A KR 19990067487 A KR19990067487 A KR 19990067487A KR 1019980703506 A KR1019980703506 A KR 1019980703506A KR 19980703506 A KR19980703506 A KR 19980703506A KR 19990067487 A KR19990067487 A KR 19990067487A
Authority
KR
South Korea
Prior art keywords
substrate
wiring
resin
layer
connection terminal
Prior art date
Application number
KR1019980703506A
Other languages
English (en)
Other versions
KR100327887B1 (ko
Inventor
모토 아사이
요이치로 가와무라
요지 모리
Original Assignee
엔도 마사루
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔도 마사루, 이비덴 가부시키가이샤 filed Critical 엔도 마사루
Publication of KR19990067487A publication Critical patent/KR19990067487A/ko
Application granted granted Critical
Publication of KR100327887B1 publication Critical patent/KR100327887B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/523—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures by an interconnection through aligned holes in the boards or multilayer board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Abstract

본 발명에 따른 전자부품탑재용 기판은 쓰루홀(6)을 구비한 베이스기판(2)의 표면(S1)측에 밀집 형성된 복수개의 접속단자로 이루어지는 제 1 접속단자군(12A, 12B)과, 적어도 베이스기판(2)의 이면(S2)측의 외주부에 형성된 복수개의 접속단자로 이루어지는 제 2 접속단자군(13)을 구비하고 있다.
제 1 접속단자군(12A, 12B)와 제 2 접속단자군(13)은 쓰루홀(6)을 통해 접속되어 있다. 베이스기판(2)의 표면에는 바이어홀(11)을 가진 빌드업 다층배선층(B1, B2)이 형성되고, 제 1 접속단자군(12A, 12B)은 빌드업 다층배선층(B1, B2) 및 쓰루홀(6)을 통해 제 2 접속단자군(13)에 접속되어 있다. 또 다른 실시예에서는 빌드업 다층배선층 표면의 각 신호선(52)이 선폭이 다른 복수개의 배선패턴(58, 59)과 이러한 선폭이 다른 배선패턴끼리 접속하여 그 폭이 연속적으로 변화하는 테이퍼 형상의 패턴(60)으로 이루어져 있다. 신호선(52)의 선폭은 배선밀도가 상대적으로 높은 영역측이 상대적으로 낮은 영역 보다 작게 되도록 형성되어 있다.

Description

전자회로부품 탑재용 기판
종래에는 플립칩(flip chip) 등의 베어칩(bare chip)이나, BGA(Bump Grid Array) 등의 팩키지(package)를 탑재하기 위한 프린터배선판으로서 도 8에 나타난 것과 같은 전자회로부품 탑재용 배선기판(21)이 알려져 있다.
이러한 종류의 배선기판(21)은 베이스기판(22)을 구비하고, 상기 베이스기판(22)은 주로 서브트렉티브법에 의해 형성된 도체층을 표리양면에 구비하고 있다. 베이스기판(22)의 표면 중앙부에는 부품탑재를 위한 구역이 형성되어 있는 바, 상기 구역 내에는 제1패드(pad)군을 구성하는 다수개의 패드(23)가 밀집된 상태로 형성되어 있다. 각 패드(23)는 베어칩(C1)의 저면에 위치하는 범프(BP)에 대응한다.
한편, 베이스 기판(22) 이면의 외주부에는 제 2의 패드군을 구성하는 다수개의 패드(24)가 형성되어 있다. 이러한 패드(24) 위에는 마더보드와의 접속을 위한 돌기전극으로서 범프(25)가 형성되어 있다. 또한, 베이스 기판(22)의 외주부에는 베이스 기판(22)을 관통하는 다수개의 쓰루홀(through-hole)(26)이 형성되어 있다. 이러한 쓰루홀(26)과 표면측의 패드(23)는 베이스 기판(22)의 표면에 형성된 도체패턴(27)을 통해 접속되어 있다. 그리고, 쓰루홀(26)과 이면측의 패드(24) 역시 베이스 기판(22)의 이면에 형성된 도체패턴(28)을 통해 접속되어 있다. 그 결과, 상기 배선기판(21)에 있어서, 제 1 패드군(23)과 제 2 패드군(24)이 전기적으로 접속되어 있다.
그러나, 종래의 배선기판(21)의 경우, 도 8에 나타난 것과 같이 일단 표면에서 외주부까지 인장된 배선이 이면측에서 다시 중심방향으로 돌아서 인장된다. 그러므로, 각 패드(23, 24)를 접속하는 배선이 필요이상으로 길어지고, 배선효율이 떨어진다. 또한, 이러한 배선기판(21)을 사용한 경우에는 탑재된 전자부품과 마더보드 사이의 신호전달의 고속화가 어렵다는 문제가 있다.
그리고, 각 패드(23, 24) 간을 서로 최단배선으로 연결하기 위해서는 쓰루홀(26)이 기판 외주부가 아닌 기판중앙부에 형성되도록 하는 것이 바람직하다. 그러나, 이 경우에 쓰루홀(26)의 형성부분에 배선이 불가능한 데드 스페이스(dead space)가 형성된다. 따라서, 배선 가능한 스페이스를 확보하기 위해서는 기판전체의 대형화가 필연적이라는 문제점이 발생한다.
한편, 도 9에 나타난 종래의 배선기판(60)에 의하면, 패드(61)에 접속된 신호선(62)은 그 위치에 따라 정해진 폭을 가지고 있다. 이 경우, 신호선(62)의 폭을 줄일 필요가 있고, 배선저항이 증가하거나, 단선현상이 발생하여 신뢰성 저하를 초래할 문제점이 있다.
이러한 문제점이 발생하는 것을 방지하기 위해 도 9에 이점쇄선으로 나타난 것과 같이, 신호선(62)을 소정폭의 제1배선패턴(62b)과 상기 제 1 배선패턴(62b) 보다 넓은 폭을 가진 제 2 배선패턴(62a)으로 형성된 것이 제안되어 있다. 이 경우 배선밀도가 높은 부분에 제 1 배선패턴(62b)이 배치되고, 낮은 부분에는 제 2 배선패턴(62a)이 배치됨에 따라 배선의 용이성이 확보되고, 더욱이 단선현상의 발생정도를 줄일 수 있게 된다.
그러나, 이러한 경우에 제 1 배선패턴(62b)이 제 2 배선패턴(62a)에 직접 접속되기 때문에 접속부분에 예각상태의 2개의 코너가 형성된다. 그리고, 상기 코너에 응력이 쉽게 집중되기 때문에 도 10에 나타난 것처럼, 코너 근방의 영구레지스터(63)에 크랙(64)이 쉽게 형성된다는 새로운 문제점이 발생한다.
본 발명은 표리양면에 각각 접속단자군이 형성된 전자회로부품 탑재용 기판에 관한 것이다.
도 1은 본 발명의 제 1 실시예에 따른 배선기판의 개략단면도.
도 2는 다른 예에 의한 배선기판의 개략단면도..
도 3은 본 발명의 제 2 실시예에 따른 배선기판의 부분평면도.
도 4는 도 3의 배선기판을 사용하는 신호선의 일부를 나타낸 단면사시도.
도 5 (a), (b), (c)는 도 3의 신호선의 베리에이션을 나타낸 부분평면도.
도 6은 도 3의 배선기판에 사용되는 패드의 배열을 나타낸 부분확대평면도.
도 7은 다른 예에 의한 배선기판의 부분평면도.
도 8은 종래의 배선가판을 나타낸 개략단면도
도 9는 도 3의 배선기판에 해당하는 종래의 배선기판을 나타낸 부분평면도
도 10은 도 9의 배선기판에 사용되는 신호선의 일부를 나타낸 단면도..
본 발명은 이러한 문제점을 해결하기 위한 것으로, 기판전체를 대형화하지 않고, 배선효율을 향상시키는데 그 목적이 있다. 또한, 배선저항이 증가하고 단선현상이 발생하는 것을 억제하며, 영구레지스터의 크랙 발생을 방지하면서 배선효율을 향상시키는데 또 다른 목적이 있다.
상기의 목적을 달성하기 위해 본 발명에 따른 전자부품탑재용 기판은
쓰루홀을 구비한 베이스기판의 표면측에 밀집 형성된 복수개의 접속단자로 되는 제 1 접속단자군과,
상기 베이스기판의 이면측의 적어도 외주부에 형성된 복수개의 접속단자로 되는 제 2 접속단자군을 구비하고,
제 1 접속단자군과 제 2 접속단자군이 쓰루홀을 통해 접속된 전자회로부품탑재용 기판에 있어서,
상기 베이스기판의 표면에는 빌드업 다층배선층이 형성되고, 상기 빌드업 배선층은 서로 번갈아 적층된 적어도 1개의 도체층 및 적어도 1개의 절연층을 포함하고.
상기 각 절연층은 각 도체층을 전기적으로 접속하기 위해 복수개의 바이어홀을 구비함과 동시에 상기 도체층은 쓰루홀과 전기적으로 접속되고,
상기 제 1 접속단자군은 상기 빌드업 다층배선층의 최외층에 형성되는 것을 특징으로 한다.
제 1의 접속단자군은 기판에 밀집 형성되고, 제 2의 접속단자군은 흩어져서 배치되어 있다. 이 간격은 쓰루홀 만큼은 아니며, 바이어홀을 통해 접속되어 있다. 그러므로, 데드 스페이스가 발생하지 않도록 배선길이를 줄이는 것이 가능하고, 배선효율을 높일 수 있게 된다. 이에 따라 처리속도가 빠른 전자부품탑재장치를 실현하는 것이 가능해진다.
본 발명의 다른 형태는
절연층의 위에 복수개의 접속단자 및 신호선이 설치되고, 상기 복수개의 접속단자는 밀집된 상태로 형성되며, 이러한 복수개의 접속단자에 각각 신호선이 접속된 전자부품탑재용 기판에 있어서,
각 신호선은 선폭이 다른 복수개의 배선패턴과 이러한 선폭이 다른 배선패턴끼리 접속하여 그 폭이 연속적으로 변화하는 테이퍼 형상의 패턴으로 되고, 동시에 상기 신호선의 선폭은 배선밀도가 상대적으로 높은 영역측이 상대적으로 낮은 영역보다 작게 되도록 형성된 것을 특징으로 하는 전자부품탑재용 기판으로 이루어진다.
신호선의 선폭은 배선밀도가 상대적으로 높은 영역이 상대적으로 낮은 영역보다 작게 되도록 형성됨에 따라 배선밀도가 높은 영역에 선폭이 작은 패턴을 배선하고, 배선밀도가 낮은 영역에 선폭이 큰 패턴을 배선한다. 이에 따라, 저항치를 억제하고 단선현상을 방지하는 것이 가능하다. 더구나, 배선밀도가 높은 영역의 패턴간 절연성을 확보하는 것도 가능해진다.
또한, 테이퍼 형성의 패턴에 의해 선폭이 다른 배선패턴을 접속하는 것도 가능기 때문에 영구레지스터에 크랙이 발생하지 않고, 신호선 간의 절연성을 확보할 수 있으며, 배선저항이 증대되지 않는다.
이하, 본 발명을 구체화한 제1실시예를 도 1 및 도 2를 참조하여 상세히 설명한다.
본 실시예에서 전자회로부품탑재용 배선기판(1)은 표면(S1) 및 이면(S2)을 사용가능한 베이스 기판(2)을 구비한다. 베이스 기판(2)은 서브트랙티브법에 의해 형성된 도체층(3, 4)을 수지재의 기재(5)표면(S1) 및 이면(S2)에 구비하고 있다. 베이스 기판(2)에는 표리 양면의 도체층(3, 4) 간을 관통하는 복수개의 쓰루홀(6)이 형성되어 있다. 이러한 쓰루홀(6) 내에는 내열성수지(7)가 충진되어 있다.
베이스 기판(2)의 표면(S1) 및 이면(S2)에는 층간절연층(8a, 8b)과 도체층(9a, 9b) 서로 엇갈리게 적층되어 구성된 빌드업(build up) 다층배선층(B1, B2)이 각각 형성되어 있다.
표면(S1)에 형성된 빌드업 다층배선층(B1)에 의하면 표면(S1)에 근접한 제 1 층간절연층(8a)의 상면에는 감광성수지로된 영구레지스터(10)가 부분적으로 형성되어 있다. 영구레지스터(10)가 형성되지 않은 부분에는 내측도체층(9a)이 형성되어 있다. 그리고, 상기 내측도체층(9a)과 베이스 기판(2)의 표면(S1) 위의 내측도체층(3)은 제 1층간절연층(8a)에 형성된 바이어홀(11)에 의해 전기적으로 접속되어 있다.
또한, 상기 제 1 층간절연층(8a) 위에 설치된 제 2 층간절연층(8b) 위에도 같은 모양의 영구레지스터(10)가 부분적으로 형성되어 있다. 영구레지스터(10)가 형성되지 않은 부분에는 외측도체층(9b)이 형성되어 있다. 그리고, 외측도체층(9b)와 내측도체층(9a)은 제 2 층간절연층(8b)에 설치된 바이어홀(11)에 의해 전기적으로 접속되어 있다.
표면(S1)측의 제 2 층간절연층(8b)의 표면, 즉 배선기판(1)의 제 1 면 중앙부는 전자회로부품인 LSI의 베어칩(C1)을 탑재하기 위한 영역으로 구성되어 있다. 이 영역 내에는 제 1 접속단자군, 즉 패드군을 구성하는 다수의 패드(12A, 12B)가 밀집된 상태로 형성되어 있다. 이러한 패드(12A, 12B)는 베어칩(C1)의 저면에 형성된 범프(BP)에 대응한다. 여기서, 제 1 패드군에 의해 최외측에 위치된 것을 「익스터널(external) 패드(12B)」라고 한다. 제 1 패드군의 중앙부에 위한 것, 즉 상기 익스터널 패드(12B)보다 내측에 위치된 것을 「인터널(internal) 패드(12A)」라고 한다.
본 실시예에서는 익스터널 패드는 최외측의 1열에 있지만, 최외측에서 1내지 5열까지는 익스터널 패드로서 사용하게 된다. 이 경우 이들이 없는 패드가 인터널 패드(12A)가 된다.
표면(S2)에 형성된 빌드업 다층배선층(B2)에 의해 표면(S2)에 근접한 제 1 층간절연층(8a) 위에는 영구레지스터(10)가 부분적으로 형성되어 있다. 상기 영구레지스터(10)가 형성되지 않은부분에는 내측도체층(9a)이 형성되어 있다. 그리고, 이 내측도체층(9a)과 베이스 기판(2)의 이면(S2) 위의 내측도체층(4)은 제 1 층간절연층(8a)에 설치된 바이어홀(11)에 의해 전기적으로 접속되어 있다.
상기 표면(S2)의 제 1 층간절연층(8a)에 설치된 제 2 층간절연층(8b)에도 같은 모양으로 영구레지스터(10)가 부분적으로 형성되어 있다. 이 영구레지스터(10)가 형성되지 않은 부분에는 외측도체층(9b)이 형성되어 있다. 그리고, 이러한 외측도체층(9b)과 내측도체층(9a)은 이면(S2)측의 제 2 층간절연층(8b)에 설치된 바이어홀(11)에 의해 전기적으로 접속되어 있다. 이면측의 제 2 층간절연층(8b)의 외주부, 즉 배선기판(1)의 제 2 면의 외주부에는 제 2의 접속단자군, 즉 패드군을 구성하는 다수의 패드(13)가 분산되어 배치되어 있다. 이들 패드(13)의 위에는 도시되지 않은 마더보드와의 전기적인 접속을 위한 돌기전극으로서 범프(14)가 형성되어 있다.
제 1 패드군 내측의 익스터널 패드(12B)는 기판외주부 측을 향하고 늘어선 외측도체층(9b)을 통해 바이어홀(11)에 전기적으로 접속되어 있다. 한편, 인터널 패드(12A)는 층간절연층(8b)에 설치된 구멍의 벽면 및 저면에 금속막을 형성하고, 상기 금속막에 의해 도체층(9b, 9a)이 접속되도록한 바이어홀(11)로 구성되어 있다.
바이어홀에는 납땜SL이 채워지고, 표면에서 돌출됨으로써 소위 납땜범프를 구성한다. 상기 납땜SL의 범프는 베어칩(C1)에 접속되어 있다. 때문에 인터널 패드(12A)의 패드군에서는 외측으로 배선을 연장할 필요없이 배선의 길이를 짧게 할 수 있으며, 배선밀도 또한 높일 수 있게 된다.
이러한 제 2 층간절연층(8b)의 바이어홀(11)은 나아가서 내측도체층(9a), 바이어홀(11) 및 내측도체층(3)에 통하는 쓰루홀(6)에 전기적으로 접속되어 있다. 그리고, 같은 쓰루홀(6)에 접속되는 내측도체층(4)은 바이어홀(11), 내측도체층(9a), 바이어홀(11) 및 외측도체층(9b)을 통해 제 2 패드군의 패드(13)에 전기적으로 접속되어 있다. 또한, 제 1 패드군 및 제 2 패드군을 연결하는 내측도체층(3, 4, 9a) 및 외측도체층(9b)은 기판중앙부에서 기판외주부를 향해 순방향으로 배선되고, 방사방향으로 나열되어 있다.
또한, 도 1 및 도 2에 나타난 것처럼, 빌드업 다층배선층의 표면 및 마더보드의 접속면에는 솔드레지스터(19)가 형성되어 있다. 솔드레지스터는 표층의 도체층을 보호함과 동시에, 용융된 납땜이 흘러나와 패턴간의 쇼트가 발생하는 것을 방지하기 위해 설치되어 있다.
여기서, 빌드업층(B1, B2)을 구성하는 층간절연층(8a, 8b)은 (a) 산 또는 산화제에 난용성인 감광성수지와, (b) 산 또는 산화제에 가용성인 경화처리된 내열성수지입로 이루어진 것이 바람직하다. 그 이유는 경화처리된 내열성수지입자가 함유되면, 현상(現像)처리가 쉽고, 현상잔존물이 발생해도 조화(粗化)처리할 때 제거할 수 있기 때문이다. 따라서, 아스팩트 비가 높은 바이어홀(11)에 있어서도 그 형성시기에 현상잔존물이 생기지 않게 된다. 감광성수지만을 사용한 경우에는 직경이 약 80㎛ 이하의 작은 바이어홀(11)을 형성하는 것이 어려워진다.
또한, 상기 층간절연층(8a, 8b)은 (a1)산이나 산화제에 난용성의 열경화성수지를 감광화시킨 수지 및 (a2)열가소성수지로 된 복합수지에, (b)산이나 산화제에 가용성의 경화처리된 내열성수지입자를 첨가한 것으로된 것이 바람직하다. 여기서, 산이나 산화제로는 예를 들어, 표면조화공정에서 사용되는 인산, 크롬산, 크롬산염, 과망간산염, 염산, 인산, 포름산, 유산 및 불화수소산을 일으키는 것이다.
상기 산이나 산화제에 난용성인 열경화성수지을 감광화시킨 수지(a1)는 에폭시아크릴 및 감광성폴리이미도(감광성P1)에서 선택되는 적어도 1개의 수지로 이루어짐이 바람직하다. 그 이유는 이러한 수지가 고내열성 및 고강도를 가지고 있기 때문이다.
상기 열가소성수지(a2)는 폴리에테르 설폰(polyether surphone)(PES), 폴리 설폰(poly surphone)(PSF), 훼녹시수지 및 포리에틸렌(PE) 중에서 선택되는 적어도 1개의 수지로 이루어짐이 바람직하다. 그 이유는 층간절연층(8a, 8b)에 상기 열경화성수지(a1)의 특성을 가진 상태로, 높은 글래스(glass) 전이온도(Tg) , 고탄성율을 부여할 수 있기 때문이다.
상기 내열성수지입자(b)는 적어도 아미노수지입자 및 에폭시수지(EP수지)입자 중의 하나로 되는 것이 바람직하다. 그 이유는 이러한 입자가 층간절연층의 특성을 열화시키지 않기 때문이다. 더욱이, 아미노계 경화제로 경화된 에폭시수지는 히드로엑시에테르구조를 가지고 있기 때문에 이러한 수지로 되는 입자는 특히 수지 (a1) 또는 (a2)에 녹기 쉽다는 유리한 성질을 가지고 있다. 또한, 아미노수지로서는 예를 들면 멜라민수지, 요소수지, 구아나민수지 등이 선택 가능하다. 그렇지만, 멜라민수지를 선택하는 것이 전기특성, PCT(Pressure Cooker Test) 및 HHBT (High Humidity Bias Test)특성이 좋아지는 점에 있어서 바람직하다.
상기 내열성수지입자(b)의 입자경은 10㎛ 이하로 되는 것이 좋다. 그 이유는 층간막 두께를 얇게하는 것이 가능하고, 파인(fine)패턴을 형성할 수 있기 때문이다. 또한, 내열성수지입자의 형상에 있어서, 진구(眞球)형상, 파쇄판형상, 응집입자형상 등 여러 가지 것을 선택할 수 있다.
이러한 구성의 배선기판(1)은 그 일례로서 다음과 같은 순서에 의해 제작하는 것이 가능하다. 우선, 층간절연층을 어디티브(additive)법에 의해 형성하기 위한 접착제는 아래와 같은 방법에 의해 조제된다.
1. 크레졸 노보락(cresol novolak)형 에폭시수지의 에폭시기25%을 아크릴화한 감광성이 부여된 오리고마 (CNA25, 분자량 4000),
PES (분자량 17000),
이미다졸(imidazole) 경화제( 四國化成 제품, 상품명: 2B4MZ-CN),
감광성모노머로 된 쓰리메칠 쓰리아크릴(TMPTA), 및 광개시제(시바가이기 제품, 상품명: I - 907)을 소정의 비율로 N- 메칠피로린돈을 이용해 혼합한다. 각 성분의 혼합비율은 다음과 같다.
오리고마 70 중량부(重量部)
PES 30 중량부
이미다졸 4 중량부
TMPTA 10 중량부
광개시제 5 중량부
N - 메칠피로리돈 80 중량부
2. 더욱이, 이러한 혼합물에 비해 평균직경이 5.5㎛인 에폭시 수지분말(東レ제품 도레빠루/トレパ-ルEP-B)을 20 중량부, 평균직경이 0.5㎛인 것을 10중량부 혼합한다.
3. 그 다음, 호모데스파(ホモディスパ) 교반기로 상기 혼합물을 점도 120cps로 조정하고, 계속해서 3개의 롤을 이용하여 혼련(混練)함으로써 접착제를 얻게된다.
4. 다음으로, 이 접착제를 반도체(3, 4) 쓰루홀(6) 및 내열성수지(7)가 구비된 베이스기판(2)의 양면전체에 도포한다. 그리고, 25℃에서 진공건조시키거나, 공기중에서 80℃로 건조시키고, 자외선경화, 현상처리에 의해 바이어홀용 구멍형성 및 열경화를 진행한다. 그 결과 제 1 층간절연층(8a)이 형성된다.
5. 계속해서, 제 1 층간절연층의 표면을 크롬산 등의 조화제로 처리함으로써 다수개의 앵커(anker)용 요부(凹部)를 구비한 조화면을 형성한다.
6. 그리고, 일반적인 방법에 따른 촉매핵부여 영구레지스터(10) 형성, 활성화처리 및 무전해 동도금을 통해 내측도체(9a)층 및 바이어홀(11)을 형성한다. 바이어홀은 층간절연층에 형성된 구멍의 벽면 및 저면이 도금막으로 덮어씌워져 형성되고, 하층과 상층의 도체층을 전기적으로 접속한다. 구멍의 벽면은 조화처리(미도시)되고, 도금막이 밀착되어 박리하기 어렵게 되어 있다.
7. 그 다음, 같은 접착제을 도포하여 경화시킴으로써 제 2 층간절연층(8b)을 형성한다.
8. 또한, 얻어진 제2층간절연층(8b)의 표면을 조화제로 처리함으로써 조화면을 형성한다. 다음에, 촉매핵부여, 영구레지스터(10) 형성, 활성화처리 및 무전해 동도금을 실시하고, 소정부분에 외측도체층(9b), 패드(12A, 12B, 13) 및 바이어홀(11)을 형성한다. 기판의 양면에 감광성수지를 도포하고, 이것을 노광(露光), 현상처리함으로써, 패드(12A, 12B, 13)를 노출시키고 솔드레지스터(19)을 형성한다.
9. 패드(12A, 12B, 13)에 납땜층(SL)을 형성한다. 우선, 패드(12A, 12B, 13)에 니켈-금도금(미도시)을 실시하고, 인쇄법으로 납땜베이스를 인쇄하고, 이것을 리플로우(reflow)하여 납땜범프를 형성하지만, 납땜패턴이 형성된 필름을 적층하고, 이것을 가열하여 납땜을 전사(轉寫)함으로써 납땜층(납땜범프)을 형성한다.
이상과 같은 공정을 통해 바라는 배선기판(1)이 완성된다. 그리고, 완성된 배선기판(1) 위헤 베어칩(C1)을 탑재하면, 도 1의 전자부품탑재장치(M1)을 얻을 수 있게 된다.
그런데, 본 실시예에 따른 배선기판(1)에 의하면, 제 1 패드군의 중앙부에 위치된 인터널 패드는 어느것도 외측도체층에 접속되지 않고, 바이어홀(11)이 인터널패드(12A)를 겸해서 내측도체층(9a)에 직접 전기적으로 접속되어 있다. 결국, 각 인터널패드(12A)는 바이어홀(11)을 통해 내측도체층(9a)에 전기적으로 접속되어 있다.
이에따라, 제 1 패드군이 형성된 제 2 층간절연층(8b) 위에서, 기판외주부로 외측도체층(9a)이 연장될 필요가 없다. 따라서, 인터널패드(12A)의 외측에 익스터널패드(12B)가 배치되었다고 해도, 배선하는 동안 특별히 방해가 되지 않는다. 그리고, 상기 인터널패드(12A)에서 연장된 외측도체층(9b)이 존재하지 않기 때문에 익스터널 패드(12B) 에서 연장된 외측도체층(9b)을 조밀하게 배선하는 것이 가능해진다. 즉, 종래의 구성과 비교하여 전체적으로 배선밀도를 높일 수 있게 된다.
그 외에도, 본 실시예에서는 빌드업 다층배선충(B1, B2)을 구성하는 층간절연층(8a, 8b)을 형성하는 동안, 산이나 산화제에 난용성인 감광성수지 및 산이나 산화제에 가용성인 내열성수지입자로 된 접착제가 사용된다. 이에 따라, 자외선에 의해 노광되는 동안 바이어홀 형성위치에 현상잔존물이 잘 생기지 않는다.
이러한 현상은 이유는 분명하지 않치만, 내열성수지입자가 존재하고 있는 편이 감광성수지만 용해하는 경우에 비해 수지전체의 용해량이 적어지고, 현상잔존물이 발생한 경우에도 조화처리에 의해 내열성입자가 용해되는 동안 내열성입자와 감광성수지가 함께 용해되기 때문인 것으로 생각된다.
따라서, 종래보다 직경이 작은 바이어홀(11)을 용이하고 확실하게 형성할 수 있다. 물론 어디티브법에 의해 형성되는 도체층(9a, 9b)은 종래의 서브트렉티브법에 의해 형성되는 것에 비해 파인한 것이 된다. 그러므로, 종래구조에 비해 배선밀도를 높이는 것이 가능해진다.
본 실시예에 의하면, 패드(12, 13) 사이를 연결하는 내측도체층(3, 4, 9b) 및 외측도체층(9b)이 바이어홀(11)에 의해 접속되고, 동시에 기판중심부에서 외주부를 향해 순방향 및 방사방향으로 배선된다. 따라서, 일단 외주부까지 연장된 배선을 다시 중심방향으로 회선 연장시키는 도 8에 나타난 종래구조와 다르게 된다. 이러한 배선의 회선되지 않는 부분만큼 패드(12, 13) 사이를 접속하는 배선의 길이를 줄이게 되고, 배선효율도 확실하게 향상된다. 이에 따라, 처리속도가 빠른 전자부품탑재장치(M1)를 실현하는 것이 가능해진다.
더욱이, 본 실시예에 따른 배선기판(1)에서는 베이스기판(2)의 도체층(3, 4)만으로 되고, 빌드업층(B1, B2)의 도체층(9a, 9b)에도 배선이 형성된다는 특징이 있다. 따라서, 베이스기판(2)에 쓰루홀(6)을 형성해도, 상기 쓰루홀이 배선에 악영향을 미치지도 않고, 베이스기판 위의 스페이스을 효과적으로 활용할 수 있게 된다. 이것은 전자부품탑재용기판(1)의 대형화를 확실히 피할 수 있다는 것을 의미한다.
본 실시예에 따른 배선기판(1)에서는, 표면(S1) 및 이면(S2)에 거의 같은 두께의 빌드업층(B1, B2)이 구성되어 있다. 이에 따라, 베이스기판(2)의 양측에 가해지는 응력이 거의 같아지고, 서로 쉽게 상쇄 된다. 때문에 잘 구부러지지 않는 배선기판(1)을 실현하는 것이 가능해진다. 더구나, 본 실시예에서는 빌드업 다층배선층(B1, B2)이 양면에 형성되어있기 때문에 예를 들어 표면(S1)에만 형성된 경우에도 고밀도화 및 소형화를 이룰 수 있게 된다.
또한, 본 실시예에서는 다음과 같이 변경하는 것이 가능하다.
도 2는 또 다른 배선기판(18) 위에 베어칩(C1)을 탑재하게 되는 전자회로부품탑재장치(M2)를 나타낸다. 상기 배선기판(18)은 표면(S1)에만 3층구조의 빌드업 다층배선층(B3)이 구성되어 있다. 한편, 제2패드군을 구성하는 패드(13)는 이면(S2)에 형성된 도체층(4)에 접속되어 있다. 그리고, 이면(S2)의 도체층(4)은 전체적으로 솔드레지스터(19)에 의해 덮어씌워져 있다. 이러한 구성 역시 앞에서의 실시예와 같은 작용과 효과를 나타낸다.
빌드업 다층배선층(B1∼B3)의 적층수, 즉 층간절연층(8a, 8b)의 수는 2내지 3개로 한정되지 않고, 그 이외의 갯수로도 가능하다. 또한, 표면(S1)에서의 적층수 및 이면(S2)에서의 적층수는 반드시 동일하지 않아도 된다.
베이스기판으로서는 4내지 8층판 등의 다층판을 사용할 수도 있으며, 제조비용의 절감을 고려할 경우에는 단층베이스기판(2)을 선택하는 것이 바람직하고, 고밀도화 및 소형화를 위해서는 다층을 선택하는 것이 바람직하다.
제 2 접속단자군을 구성하는 패드(13) 위로는 실시예의 범프(14)를 대신해서 핀을 구비한 것을 사용하는 것도 가능하다. 또한, 범프(14) 및 핀이 없는 구성도 물론 가능하다. 그리고, 부품탑재영역은 실시예와 달리 복수개로 될 수도 있다.
제 2 패드군을 구성하는 패드(13)는 이면(S2)의 빌드업 다층배선층(B2) 전체에 걸쳐 구비될 수 도 있다. 이러한 구성으로 이루어지면 더욱 많은 패드(13)를 배치하는 것도 가능해진다.
빌드업 다층배선층(B1∼B3)을 구성하는 도체층(9a, 9b)은 무전해 동도금 이외의 금속도금(예를 들면, 무전해 니켈도금이나 무전해 금도금 등)으로 이루어질 수도 있다. 또한, 도금에 의한 화학적 성막(成膜)방법으로 형성된 금속층 대신에 스퍼터링(sputtering) 등의 물리적 박막법에 의해 형성된 금속층을 선택하는 것도 가능하다.
배선기판(1) 위에 탑재되는 전자회로부품은 실시예의 베어칩(2) 외에 예를 들어 BGA(Bump Grid Array), QFN(Quatro Flat Non-Leaded Array), 쇼트핀을 가진 PGA(Pin Grid Array) 등의 반도체 팩키지로 될 수 도 있다.
인터널패드(12A)는 반드시 바이어홀(11)의 상면에 직접접속되지 않아도 되고, 기판외주부까지 연장되지 않은 짧은 외측도체층(9b)을 통해 바이어홀(11)에 접속될 수도 있다.
열경화성수지를 감광화시킨 수지, 열가소성수지 및 내열성수지의 조합은 실시예에 따른 조합 외에도 아래의 예와 같이 이루어질 수도 있다. 즉, a1 + a2 + b =
에폭시아크릴 + PES + 아미드수지,
에폭시아크릴 + PSF + EP,
에폭시아크릴 + 페녹시수지 + EP,
에폭시아크릴 + PE + EP,
에폭시아크릴 + PSF + 아미드수지,
에폭시아크릴 + 페녹시수지 + 아미드수지,
에폭시아크릴 + PE + 아미드수지,
에폭시아크릴 + PES + 아미드수지 및 EP
에폭시아크릴 + PSF + 아미드수지 및 EP
에폭시아크릴 + PE + 아미드수지 및 EP,
감광성PI + PES + EP,
감광성PI + PES + 아미드수지,
감광성PI + PSF + EP,
감광성PI + 페녹시수지 + EP,
감광성PI + PE + EP,
감광성PI + PSF + 아미드수지,
감광성PI + 페녹시수지 + 아미드수지,
감광성PI + PE + 아미드수지,
감광성PI + PES + 아미드수지 및 EP,
감광성PI + PSF + 아미드수지 및 EP,
감광성PI + 페녹시수지 + 아미드수지 및 EP,
감광성PI + PE + 아미드수지 및 EP,
에폭시아크릴 및 감광성PI + PES + 아미드수지,
에폭시아크릴 및 감광성PI + PSF + EP,
에폭시아크릴 및 감광성PI +페녹시수지 + EP,
에폭시아크릴 및 감광성PI + PE + EP,
에폭시아크릴 및 감광성PI + PSF + 아미드수지,
에폭시아크릴 및 감광성PI + 페녹시수지 + 아미드수지,
에폭시아크릴 및 감광성PI + PE + 아미드수지,
에폭시아크릴 및 감광성PI + PES + 아미드수지 및 EP,
에폭시아크릴 및 감광성PI + PSF + 아미드수지 및 EP,
에폭시아크릴 및 감광성PI + 페녹시수지 + 아미드수지 및 EP,
에폭시아크릴 및 감광성PI + PE + 아미드수지 및 EP. 물론, 여기서 예로 든 것 외의 조합도 가능하다.
다음으로, 본 발명을 구체화한 제2실시예를 도 3 내지 도 7을 참조로하여 상세히 설명한다. 도 3은 전자부품탑재용 배선기판(51)의 약 1/4을 파단하여 나타낸 것이다. 배선기판(51)은 코어재로서 글래스에폭시 기판(54)을 구비하고 있다.
또한, 글래스에폭시기판(54)의 외부에도 예를 들어 폴리미드기판이나 BT(ピスマレイミドトリアジン)수지기판을 사용하는 것도 가능하다. 기판(54)의 양면에는 어디티브법 특유의 접착제에 의해 접착제층(절연층)(55)이 형성되어 있다. 이 접착제층(55)의 표면에는 다수개의 앵커용 요부(凹部)가 구비되도록 조화되어 있다. 여기서, 접착제로서는 경화처리에 의해 산 또는 산화제에 난용성이 된 감광성수지와, 산 또는 산화제에 가용성으로 경화처리된 내열성수지입자로 된 것이 사용된다. 이러한 조성의 접착제는 세밀한 화상을 정밀하게 형성하기에 적합하기 때문이다. 접착제의 상세한 조성은 앞에서 설명한 실시예와 같다.
조화된 상기 접착제층(55)의 표면에는 감광성수지로 이루어지는 영구레지스터(56)가 형성되어 있다. 영구레지스터(56)가 형성되지 않은 부분에는 무전해 동도금에 의한 패드(53) 등의 도체층이 형성되어 있다. 배선기판(51)의 이면, 즉 마더보드에 대향하는 면에도 도체층(미도시)이 형성되어 있다.
한편, 칩이 탑재된 배선기판(51)의 표면에서 그 중앙에는 부품탑재 영역(A1)이 구획되어 있다. 또한, 배선기판(51)의 표면에 있어서 부품탑재영역(A1)의 외주부에는 복수개의 신호선(52) 및 복수개의 원형상 패드(53)가 형성되어 있다. 복수개의 패드(53)는 부품탑재영역(A1)의 외주부에 있어서 4 개의 패드열(L1∼L4)을 구성하고, 동시에 지그제그형상으로 밀집배치되어 있다. 각 패드(53)에는 1개의 신호선(52)이 접속되어 있다. 신호선(52)의 대부분은 기판외주부를 향해 방사상으로 배열되어 있다. 이러한 신호선(52)의 끝은 기판외주부에 분산형성된 쓰루홀(미도시)을 통해 기판(51)의 이면에 분산 배치된 다수개의 패드(미도시)에 각각 접속되어 있다. 또한, 상기 신호선(52)의 일부는 아주 짧고, 인접한 인터스티샬(interstitial) 바이어홀(57)에 접속되어 있다.
본 실시예에 있어서, 각 신호선(52)은 소정폭으로 이루어진 제 1 배선패턴(58), 상기 제 1 배선패턴(58)보다도 폭이 넓은 제 2 배선패턴(59) 및 양배선패턴을 접속하는 태형상(台形狀)의 패턴(60)을 구비하고 있다. 제 1 배선패턴(58)은 배선밀도가 상대적으로 높은 영역에 있는 기판의 대략 중앙부에 배치되고, 상기 각 패턴(53)에 접속되어 있다. 한편, 제 2 배선패턴(59)은 배선밀도가 상대적으로 낮은 영역에 있는 기판 외주부에 배치되어 있다. 따라서, 각 신호선(52)은 배선밀도의 변화에 대응하여 그 폭이 변화하고 있다. 제 1 배선패턴(58) 및 제2 배선패턴(59)은 테이퍼 형상의 패턴(60)에 의해 이들의 공통 중심선(CL)을 따라 접속되어 있다. 테이퍼 형상의 패턴(60) 양측연(兩側緣)(T1)은 중심선(CL) 및 각 배선패턴(59)의 양측에 대해 소정의 각도(θ)로 경사되게 구성된다.(도 5참조). 다시말하면, 테이퍼 형상 패턴(60)의 폭은 제 1 배선패턴(58)의 폭에서 제 2 배선패턴(59)의 폭을 향해 증가하도록 설정되어 있다.
여기서, 도 5 (a)에 나타난 것과 같이 각도(θ)는 10°∼ 45°로 이루어지거나, 15°∼ 40°로 이루어지거나, 특히 20°∼ 35°로 되는 경우가 바람직하다. 또한 상기 각도(θ)를 10°∼ 40°로 설정하면 CAD(Computer Aided Design System)에 의해 자동배선을 할 경우에도 좋은 조건이 된다. 한편, 도 5(c)에 나타난 것처럼 각도(θ)가 10°미만이 되면, 테이퍼 형상의 패턴(60)이 길어져서 배선을 하기 어렵다는 문제점이 발생한다. 또한, 도 5(b)에 나타난 것과 같이 각도(θ)가 45°을 초과하면, 영구레지스터(86)에 발생하는 크랙을 확실히 방지할 수 없다는 문제점이 생긴다.
더구나, 도 4에 나타난 것처럼 테이퍼 형상 패턴(60)의 측연이 제 1 및 제 2 배선 패턴(58, 59)에 연결되는 부분(C1, C2)에는 라운딩(rounding)이 구성되고 코너가 제거된다.
본 실시예에 따른 배선기판에서의 각부분의 치수 W1 ∼ W9는 다음과 같은 범위내에서 설정되어 있다. 도 6에 W1으로 나타난 패드(53) 사이의 피치는 11mil∼ 17mil 이고, W2로 나타난 패드(53) 사이의 피치는 5.5mil∼8.5mil 이다. W3으로 나타난 패드(53) 사이의 피치는 8mil∼12mil 이다. W4로 나타난 인터스도(イタスド)(53)의 직경도 이 치수와 같다. W5로 나타난 인터스티샬 바이어홀(7)의 최소내경은 3mil∼4mil 이다. W6로 나타난 제 1 배선패턴(58)의 폭은 1.3mil∼2mil 이고, W7으로 나타난 제 1 배선패턴(58) 사이의 스페이스는 1.3mil∼2mil 이다. 또한, 도 3에 W8로 나타난 제 2 배선패턴(59)의 폭은 2.8mil∼5.8mil 이며, W9로 나타난 제 2 배선패선(59) 사이의 스페이스는 1.8mil∼3.8mil 이다. 여기서, 1mil 은 1000분의 1인치로서, 약 25.4μ에 해당한다.
본 실시예에 의하면, 기판중앙부에 형성된 선폭이 작은 제 1 배선패턴(58)과, 기판외주부에 형성된 선폭이 큰 제 2 배선패턴(59)이 테이퍼 형상의 패턴(60)에 의해 접속된다. 그리고, 배선밀도가 상대적으로 높은 기판의 대략 중앙부에는 신호선(52)의 폭(W6) 이 좁게 설정되어 있다. 따라서, 제 1 배선패턴(58) 사이의 스페이스(W7)를 충분히 확보하여 알맞은 절연간격을 비교적 용이하게 확보할 수 있게 된다. 이로 인해 배선밀도가 상대적으로 높은 영역에서 배선의 곤란성을 해소하게 된다. 보다 구체적으로는 패드(53) 끼리 서로 근접하여 있더라도 그 사이로 다수개의 신호선(52)이 통과할 수 있게 된다.
또한, 본 실시예에서는 도 3에 나타난 것처럼 배선밀도가 낮은 기판외주부에서 신호선의 폭(W8)이 넓게 되어 있다. 따라서, 좁고 균일한 폭을 가진 신호선(62)만을 사용한 종래구조(도 9참조)에 비해, 배선저항이 작아지고 회로에 오동작이 발생하지 않는다. 그리고, 본 실시예에서는 선폭이 다른 제 1 배선패턴(58)과 제 2 배선패턴(59)이 선폭이 연속해서 변화하는 테이퍼 형상 패턴(60)에 의해 접속되어 있다. 이에 따라, 제 1 배선패턴(62b)에 제 2 배선패턴(62a)을 직접 접속시킨 종래예(도 9참조)에 비해 영구레지스터(56)의 특정부분에 응력이 집중되기 어렵다. 따라서, 도 10의 종래예에 나타난 것과 같이 영구레지스터(63)에 크랙(64)이 발생하는 것을 확실히 방지할 수 있게 된다. 그러므로, 본 실시예의 전자부품탑재용 배선기판(51)은 신뢰성이 우수한 제품이 된다.
더욱이, 본 발명의 제 2 실시예는 다음과 같이 변경 가능하다.
도 7에 나타난 배선기판(65)에서 테이퍼 형상의 패턴(66)에 의해 제 1 및 제 2배선패턴(58, 59)이 접속되어 있다. 이러한 예에 따라 접속부(66)는 양배선패턴(58, 59)의 중심선(CL1, CL2)과 평행하게 배열되는 제1측연(66a)과, 양중심선(CL1, CL2)에 대해 경사진 제2측연(66b)을 구비하게 된다. 이러한 구성도 실시예와 같은 작용효과를 얻게된다. 또한, 이 경우 응력이 집중되기 쉬운 교차부의 수가 감소하게 됨으로써 도 3에 나타난 제 2 실시예 보다도 크랙이 적게 발생한다는 이점이 있다.
각 신호선(52)을 구성하는 배선패턴(58), 59)은 제 2 실시예와 같이 2 종류가 아니어도 되고, 기판표면 위의 배선밀도에 맞게 2 단계이상으로 배선의 폭을 증가시킬 수도 있다.
이상과 같은 본 발명에 의하면, 배선기판의 고밀도화 및 소형화를 이룰 수 있게 됨으로써 배선설계가 용이해진다는 우수한 효과를 얻을 수 있다.

Claims (18)

  1. 쓰루홀을 구비한 베이스기판의 표면측에 밀집 형성된 복수개의 접속단자로 이루어지는 제 1 접속단자군과,
    상기 베이스기판의 이면측의 적어도 외주부에 형성된 복수개의 접속단자로 되는 제 2 접속단자군을 구비하고,
    제 1 접속단자군과 제 2 접속단자군이 쓰루홀을 통해 접속된 전자회로부품탑재용 기판에 있어서,
    상기 베이스기판의 표면에는 빌드업 다층배선층이 형성되고, 상기 빌드업 배선층은 서로 번갈아 적층된 적어도 1 개의 도체층 및 적어도 1 개의 절연층을 포함하고,
    상기 각 절연층은 각 도체층을 전기적으로 접속하기 위해 복수개의 바이어홀을 구비함과 동시에 상기 도체층은 쓰루홀과 전기적으로 접속되고,
    상기 제 1 접속단자군은 상기 빌드업 다층배선층의 최외층에 형성되는 것을 특징으로 하는 전자회로탑재용 기판.
  2. 상기 제 1 항의 접속단자군은 빌드업 다층배선층의 최외층에 형성됨과 동시에 이러한 접속단자군의 중앙부의 접속단자군은 바이어홀을 통해 상기 빌드업 다층배선층의 도체층과 전기적으로 접속된 청구항 1에 기재된 전자회로탑재용 기판.
  3. 상기 베이스기판의 표면 및 이면에는 빌드업 다층배선층이 형성되고, 상기 빌드업 배선층은 서로 엇갈려서 적층된 적어도 1 개의 도체층 및 적어도 1 개의 절연층을 포함하고,
    상기 각 절연층은 각 도체층을 전기적으로 접속하기 위한 복수개의 바이어홀을 구비함과 동시에 도체층은 쓰루홀과 전기적으로 접속되고,
    상기 제 1 접속단자군 및 제 2 접속단자군은 각각 해당되는 빌드업 다층배선층의 최외층에 형성됨과 동시에,
    상기 제 1 접속단자군의 중앙부에 위치되는 접속단자 및 제 2 접속단자를 구성하는 각 접속단자는 바이어홀을 통해 상기 빌드업 다층배선층의 도체층과 전기적으로 접속된 청구항 1에 기재된 전자회로탑재용 기판.
  4. 상기 빌드업 배선층은 서로 엇갈려 적층된 적어도 1 개의 도체층 및 적어도 1 개의 절연층을 포함하고,
    상기 각 절연층은 각 도체층을 전기적으로 접속하기 위한 복수개의 바이어홀을 구비함과 동시에,
    상기 도체층은 바이어홀에 의해 접속되면서 기판외주부를 향해 순방향 및 방사방향으로 배선되어 있는 청구항 1에 기재된 전자회로탑재용 기판.
  5. 상기 절연층은 감광성수지로 형성된 청구항 1에 기재된 전자부품탑재용 기판.
  6. 상기 절연층은 산이나 산화제에 난용성인 감광성수지와, 산이나 산화제에 가용성인 경화처리된 내열성수지입자로 형성된 청구항 1에 기재된 전자부품탑재용 기판.
  7. 상기 절연층은 산이나 산화제에 난용성으로 된 열경화성수지를 감광화시킨 수지 및 가소성수지로 이루어진 복합수지와, 산이나 산화제에 가용성인 내열성수지입자로 되는 청구항 1에 기재된 전자부품탑재용 기판.
  8. 상기 열경화성수지를 감광화시킨 수지는 에폭시아크릴 및 감광성 폴리이미드로 되는 그룹에서 선택된 적어도 1 개의 수지로 이루어지고, 상기 열가소성수지는 폴리에테르쓰루혼, 폴리스루혼, 페녹시수지 및 폴리에틸렌으로 되는 그룹에서 선택된 적어도 1 개의 수지로 되는 청구항 7에 기재된 전자부품탑재용 기판.
  9. 내열성수지입자는 적어도 아미드수지 및 에폭시수지입자로 되는 그룹에서 선택된 1 개로 이루어지는 청구항 6에 기재된 전자부품탑재용 기판.
  10. 상기 절연층은 에폭시아크릴, 폴리에테르쓰루혼, 에폭시수지입자 및 감광성 모노머을 함유하는 청구항 1에 기재된 전자부품탑재용 기판.
  11. 상기 에폭시수지입자를 대신하여 멜라민수지입자를 포함하는 청구항 10에 기재된 전자부품탑재용 기판.
  12. 상기 산이나 산화제는 크롬산, 크롬산염, 과망간산염, 염산, 린산, 기산, 유산 및 휜산을 포함하는 청구항 6에 기재된 전자부품탑재용 기판.
  13. 절연층의 위에 복수개의 접속단자 및 신호선이 설치되고, 상기 복수개의 접속단자는 밀집된 상태로 형성되며, 이러한 복수개의 접속단자에 각각 신호선이 접속된 전자부품탑재용 기판에 있어서,
    각 신호선은 선폭이 다른 복수개의 배선패턴과 이러한 선폭이 다른 배선패턴끼리 접속하여 그 폭이 연속적으로 변화하는 테이퍼 형상의 패턴으로 되고, 동시에 상기 신호선의 선폭은 배선밀도가 상대적으로 높은 영역측이 상대적으로 낮은 영역보다 작게 되도록 형성된 것을 특징으로 하는 전자부품탑재용 기판.
  14. 상기 신호선의 선폭은 기판외주부 정도의 크기가 되도록 형성된 청구항 13에 기재된 전자부품탑재용 기판.
  15. 상기 테이퍼 형상의 패턴의 각 측연은 배선패턴의 각 측연에 접속되고, 그 접속부분에는 라운딩이 구성되는 청구항 13에 기재된 전자부품탑재용 기판.
  16. 상기 선폭이 다른 배선패턴은 제 1 배선패턴과 그 제 1 배선패턴 보다도 선폭이 넓은 제 2 배선패턴으로 되고, 또한 제 1 배선패턴와 제 2 배선패턴을 접속하는 테이퍼 형상의 패턴은 측연을 구비하고, 더욱이 상기 제 1 배선패턴 및 제 2 배선패턴은 공통의 중심선을 구비하고, 상기 테이퍼형상 패턴의 측연은 상기 중심선에 대해 10°∼ 45°의 각도로 경사진 청구항 13에 기재된 전자부품탑재용 기판.
  17. 상기 절연층의 표면은 조화(粗化)된 청구항 13에 기재된 전자부품탑재용 기판.
  18. 상기 절연층은 산이나 산화제에 난용성으로 되는 내열성수지와, 산이나 산화제에 가용성인 경화처리된 내열성수지입자로 되는 청구항 13에 기재된 전자부품탑재용 기판.
KR1019980703506A 1996-09-12 1996-09-12 전자회로부품탑재용기판 KR100327887B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/002608 WO1998011605A1 (fr) 1995-06-19 1996-09-12 Carte de circuit permettant le montage de pieces electroniques

Publications (2)

Publication Number Publication Date
KR19990067487A true KR19990067487A (ko) 1999-08-25
KR100327887B1 KR100327887B1 (ko) 2002-10-19

Family

ID=14153810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980703506A KR100327887B1 (ko) 1996-09-12 1996-09-12 전자회로부품탑재용기판

Country Status (5)

Country Link
US (1) USRE44251E1 (ko)
EP (2) EP1397031A3 (ko)
KR (1) KR100327887B1 (ko)
DE (1) DE69637246T2 (ko)
WO (1) WO1998011605A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141870A (en) 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
DE19861009B4 (de) * 1997-08-28 2004-08-19 Mitsubishi Denki K.K. Halbleitereinrichtung
US6317333B1 (en) 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
JP4190602B2 (ja) * 1997-08-28 2008-12-03 株式会社ルネサステクノロジ 半導体装置
DE69934981T2 (de) 1998-05-19 2007-11-15 Ibiden Co., Ltd., Ogaki Gedruckte leiterplatte und verfahren zur herstellung
US6534872B1 (en) 1998-10-13 2003-03-18 Sun Microsystems, Inc. Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging
AU2855400A (en) * 1999-01-22 2000-08-07 Interworks Computer Products, Inc. System and method for interconnecting layers in a printed circuit board
JP2000315843A (ja) * 1999-04-30 2000-11-14 Fujitsu Ltd プリント基板及び半導体装置
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
US6518663B1 (en) * 1999-08-30 2003-02-11 Texas Instruments Incorporated Constant impedance routing for high performance integrated circuit packaging
CN101232776B (zh) 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
US6430058B1 (en) 1999-12-02 2002-08-06 Intel Corporation Integrated circuit package
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
US9508635B2 (en) * 2013-06-27 2016-11-29 STATS ChipPAC Pte. Ltd. Methods of forming conductive jumper traces
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
JP2019125674A (ja) * 2018-01-16 2019-07-25 東芝デバイス＆ストレージ株式会社 中間基板及び積層プリント基板
KR20220064117A (ko) 2020-11-11 2022-05-18 삼성전기주식회사 플렉서블 인쇄회로기판 및 이를 포함하는 전자장치

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3589000A (en) 1969-01-13 1971-06-29 Du Pont Method for attaching integrated circuit chips to thick film circuitry
US3716761A (en) 1972-05-03 1973-02-13 Microsystems Int Ltd Universal interconnection structure for microelectronic devices
JPS6041859B2 (ja) * 1980-02-13 1985-09-19 三菱電機株式会社 半導体容器
JPS582054A (ja) 1981-06-26 1983-01-07 Fujitsu Ltd 半導体装置
US4649417A (en) 1983-09-22 1987-03-10 International Business Machines Corporation Multiple voltage integrated circuit packaging substrate
US4739448A (en) 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
US4615763A (en) 1985-01-02 1986-10-07 International Business Machines Corporation Roughening surface of a substrate
JPS61177762A (ja) 1985-02-01 1986-08-09 Toshiba Corp 半導体装置
JPS6234469A (ja) 1985-08-07 1987-02-14 Hitachi Ltd ビデオカメラの電子ビユ−フアインダ−内表示方式
JPS63152159A (ja) 1986-12-17 1988-06-24 Kyocera Corp 半導体パツケ−ジの製法
JPS63172490A (ja) 1987-01-12 1988-07-16 日本電気株式会社 多層配線基板
JPS63257306A (ja) * 1987-04-15 1988-10-25 Toshiba Corp 半導体集積回路パツケ−ジ
JPS6432662A (en) 1987-07-29 1989-02-02 Hitachi Ltd Structure of semiconductor package
JPH01164086A (ja) * 1987-12-21 1989-06-28 Toshiba Corp 印刷配線板
WO1989007338A1 (en) * 1988-02-05 1989-08-10 Raychem Limited Uses of uniaxially electrically conductive articles
JPH0828558B2 (ja) 1988-03-30 1996-03-21 株式会社日立製作所 セラミツク基板及びその製造方法
JP2570381B2 (ja) 1988-05-13 1997-01-08 ミノルタ株式会社 フレキシブルプリント基板へのｉｃチツプ搭載構造
JPH0294460A (ja) 1988-09-30 1990-04-05 Hitachi Ltd 半導体素子の実装構造
JPH02148862A (ja) 1988-11-30 1990-06-07 Hitachi Ltd 回路素子パッケージ、キャリヤ基板および製造方法
US5300402A (en) 1988-12-30 1994-04-05 International Business Machines Corporation Composition for photo imaging
JPH0734505B2 (ja) 1989-01-18 1995-04-12 イビデン株式会社 多層プリント配線板およびその製造方法
JPH02250392A (ja) 1989-03-24 1990-10-08 Ngk Insulators Ltd 配線基板の製造方法
JPH02268456A (ja) 1989-04-11 1990-11-02 Denki Kagaku Kogyo Kk 半導体素子パッケージ
JP2810143B2 (ja) 1989-09-13 1998-10-15 株式会社日立製作所 厚膜薄膜混成多層配線基板
JPH0371649A (ja) 1989-08-11 1991-03-27 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2864612B2 (ja) * 1990-01-26 1999-03-03 セイコーエプソン株式会社 半導体装置
JPH05251511A (ja) 1991-03-29 1993-09-28 Hitachi Cable Ltd 銅・ポリイミド積層構造体の製造方法
JP3004071B2 (ja) * 1991-04-16 2000-01-31 日本特殊陶業株式会社 集積回路用パッケージ
US5344893A (en) * 1991-07-23 1994-09-06 Ibiden Co., Ltd. Epoxy/amino powder resin adhesive for printed circuit board
JPH05235199A (ja) * 1991-08-30 1993-09-10 Oki Electric Ind Co Ltd パターンの厚膜印刷方法
JPH05109922A (ja) * 1991-10-21 1993-04-30 Nec Corp 半導体装置
JPH0614215A (ja) 1991-11-20 1994-01-21 Sanyo Electric Co Ltd デジタル信号処理装置
DE4235019C1 (de) 1992-10-16 1994-04-21 Ame Gmbh Leiterplattenherstellung sowie Montage- und Kontaktierungsverfahren für Bauelemente durch stromlose Metallabscheidung
JPH05206591A (ja) * 1992-01-28 1993-08-13 Hitachi Ltd プリント配線板およびその製造方法
JP3137483B2 (ja) 1992-02-21 2001-02-19 イビデン株式会社 多層プリント配線板およびその製造方法
JP3138520B2 (ja) 1992-02-21 2001-02-26 イビデン株式会社 多層プリント配線板およびその製造方法
JPH05299846A (ja) 1992-04-20 1993-11-12 Sumitomo Metal Ind Ltd 配線基板の製造方法
JPH05327224A (ja) * 1992-05-22 1993-12-10 Dainippon Printing Co Ltd 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
JP2789406B2 (ja) 1992-08-21 1998-08-20 北陸電気工業 株式会社 回路基板
JPH06112355A (ja) * 1992-09-29 1994-04-22 Toshiba Corp セラミックパッケージ
DE69427665T2 (de) * 1993-02-24 2001-10-31 Ibiden Co Ltd Harzzusammensetzungen und Verfahren für Ihre Herstellung
JPH06275959A (ja) 1993-03-22 1994-09-30 Hitachi Ltd 多層配線基板とその製造方法および両面プリント配線板の製造方法
JP3135739B2 (ja) 1993-04-28 2001-02-19 イビデン株式会社 電子部品搭載用基板
JP3166442B2 (ja) 1993-10-01 2001-05-14 株式会社日立製作所 多層配線基板およびその製造方法
US5336370A (en) 1993-12-09 1994-08-09 Chipalkatti Makarand H Pre-treatment for plating technique
US5640051A (en) * 1993-12-13 1997-06-17 Matsushita Electric Industrial Co., Ltd. Chip package, a chip carrier, a terminal electrode for a circuit substrate and a chip package-mounted complex
JPH07249627A (ja) * 1994-03-10 1995-09-26 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JPH0850353A (ja) * 1994-08-05 1996-02-20 Hitachi Ltd 感光性樹脂組成物およびそれを用いたプリント配線板
JPH0892332A (ja) * 1994-09-22 1996-04-09 Ibiden Co Ltd 複合樹脂組成物および樹脂複合体
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
JP3404939B2 (ja) 1994-12-19 2003-05-12 富士通株式会社 電子モジュール搭載回路基板ユニット
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
JP3050812B2 (ja) * 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板

Also Published As

Publication number Publication date
EP0883173B1 (en) 2007-09-12
DE69637246T2 (de) 2008-02-14
WO1998011605A1 (fr) 1998-03-19
DE69637246D1 (de) 2007-10-25
USRE44251E1 (en) 2013-06-04
EP1397031A3 (en) 2005-01-19
EP1397031A2 (en) 2004-03-10
EP0883173A1 (en) 1998-12-09
EP0883173A4 (en) 2001-05-09
KR100327887B1 (ko) 2002-10-19

Similar Documents

Publication Publication Date Title
KR100327887B1 (ko) 전자회로부품탑재용기판
JP3050807B2 (ja) 多層プリント配線板
US6384344B1 (en) Circuit board for mounting electronic parts
JP3050812B2 (ja) 多層プリント配線板
US7203075B2 (en) Screen mask
JP3181194B2 (ja) 電子部品搭載用基板
JP2005183466A (ja) 多層プリント配線板
JP3317652B2 (ja) 多層プリント配線板
US11019722B2 (en) Wiring substrate
JP2004071946A (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
JPH11274734A (ja) 電子回路装置およびその製造方法
JP3135739B2 (ja) 電子部品搭載用基板
US9986642B2 (en) Method for manufacturing printed wiring board and printed wiring board
JP3181193B2 (ja) 電子回路部品搭載用基板
JP3312022B2 (ja) 電子部品搭載用基板
JP3091051B2 (ja) 電子部品搭載用基板
EP1814153A2 (en) Circuit board for mounting electronic parts
JP4181149B2 (ja) 半導体パッケージ
JP2000315867A (ja) 多層プリント配線板
JPH0918097A (ja) 電子部品搭載用基板
JPH09237802A (ja) 電子部品
JPH02271544A (ja) 配線基板およびこれを用いた半導体装置
JP3591197B2 (ja) ボールグリッドアレイパッケージ形半導体部品の実装構造
JP3718254B2 (ja) 半導体パッケージおよび半導体装置
TW202349649A (zh) 半導體封裝

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee