JPH02250392A - 配線基板の製造方法 - Google Patents
配線基板の製造方法Info
- Publication number
- JPH02250392A JPH02250392A JP7042589A JP7042589A JPH02250392A JP H02250392 A JPH02250392 A JP H02250392A JP 7042589 A JP7042589 A JP 7042589A JP 7042589 A JP7042589 A JP 7042589A JP H02250392 A JPH02250392 A JP H02250392A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- thick film
- electrode part
- electrode
- electrode section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000007650 screen-printing Methods 0.000 claims abstract description 11
- 239000012298 atmosphere Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000010304 firing Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 239000011261 inert gas Substances 0.000 abstract 2
- 238000007796 conventional method Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 26
- 239000000758 substrate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 244000025254 Cannabis sativa Species 0.000 description 1
- 241000287828 Gallus gallus Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体デバイス搭載部と、半導体デバイスか
らの回路を導く配線電極部とからなる配線基板の製造方
法に関するものである。
らの回路を導く配線電極部とからなる配線基板の製造方
法に関するものである。
（従来の技術）
従来、第３図（ａ）に示すように、基板ｌｌ上に半導体
デバイス搭載部１２と、半導体デバイス搭載部１２に搭
載した半導体デバイスからの回路を導く配線電極部１３
とからなる配線基板１４では、配線電極部１３のうち半
導体デバイス搭載部１２に近い電極部１３ａは微細配線
が必要であるとともにワイヤボンディング等に使用でき
る必要があるため、配線電極部１３全体を八〇で形成し
ていた。Ａｕ配線電極部１３を作成する方法としては、
従来から公知のスクリーン印刷法、スクリーン印刷法と
エツチング方法の組合わせ、Ａｕレジネート方法等の方
法が使用できる。
デバイス搭載部１２と、半導体デバイス搭載部１２に搭
載した半導体デバイスからの回路を導く配線電極部１３
とからなる配線基板１４では、配線電極部１３のうち半
導体デバイス搭載部１２に近い電極部１３ａは微細配線
が必要であるとともにワイヤボンディング等に使用でき
る必要があるため、配線電極部１３全体を八〇で形成し
ていた。Ａｕ配線電極部１３を作成する方法としては、
従来から公知のスクリーン印刷法、スクリーン印刷法と
エツチング方法の組合わせ、Ａｕレジネート方法等の方
法が使用できる。
（発明が解決しようとする課題）
しかしながら、Ａｕは高価であり、配線電極部１３全体
を篩で形成すると、配線基板が高価になるとともに、半
田付も不可能で導体抵抗も高くなる問題があった。
を篩で形成すると、配線基板が高価になるとともに、半
田付も不可能で導体抵抗も高くなる問題があった。
この問題を解決するため、Ａｕ配線電極部１３をＣｕ等
の他の安価な配線パターンに置き換えることも考えられ
るが、これらの安価な金属では、特に電極部１３ａに必
要な微細パターンが形成できないとともに、ワイヤボン
ディング等を実施できない問題があった。
の他の安価な配線パターンに置き換えることも考えられ
るが、これらの安価な金属では、特に電極部１３ａに必
要な微細パターンが形成できないとともに、ワイヤボン
ディング等を実施できない問題があった。
このため、電極部１３ａの部分は篩により配線パターン
を形成し、他の部分をＣｕ等の他の金属で形成すること
も考えられるが、この場合に第３図ら）に示すように、
Ａｕ電極部１３ａを形成した後例えばスクリーン印刷法
によりＣｕ厚膜電極部１３を形成すると、Ｃｕ厚膜電極
部１３の焼成にあたってＡｕがＣｕ中にカーケンドル効
果により拡散して断線１５が生じることが多かった。ま
た、Ｃｕ厚膜電極部１３を全体に形成した後、所定の部
分に無電解Ｎｉメツキを介して無電解Ａｕメツキにより
電極部１３ａを形成することも可能だが、メツキのはみ
出しによって微細パターンが達成できないとともに、Ｃ
ｕ厚膜電極部１３がメツキ液に侵されて接着強度が約１
７２に劣化する問題もあった。
を形成し、他の部分をＣｕ等の他の金属で形成すること
も考えられるが、この場合に第３図ら）に示すように、
Ａｕ電極部１３ａを形成した後例えばスクリーン印刷法
によりＣｕ厚膜電極部１３を形成すると、Ｃｕ厚膜電極
部１３の焼成にあたってＡｕがＣｕ中にカーケンドル効
果により拡散して断線１５が生じることが多かった。ま
た、Ｃｕ厚膜電極部１３を全体に形成した後、所定の部
分に無電解Ｎｉメツキを介して無電解Ａｕメツキにより
電極部１３ａを形成することも可能だが、メツキのはみ
出しによって微細パターンが達成できないとともに、Ｃ
ｕ厚膜電極部１３がメツキ液に侵されて接着強度が約１
７２に劣化する問題もあった。
本発明の目的は上述した課題を解消して、低コストで、
半田付が可能であり、低導体抵抗であり、かつワイヤボ
ンディングやグイボンディングが容易に可能な配線基板
の製造方法を提供しようとするものである。
半田付が可能であり、低導体抵抗であり、かつワイヤボ
ンディングやグイボンディングが容易に可能な配線基板
の製造方法を提供しようとするものである。
（課題を解決するための手段）
本発明の配線基板の製造方法は、半導体デバイス搭載部
と、半導体デバイスからの回路を導くＡｕ電極部と、こ
のＡｕ電極部から接続部を介して回路を導くＣｕ厚膜電
極部とを基板上に設けてなる配線基板の製造方法におい
て、Ａｕ電極部を形成する工程と、スクリーン印刷法に
よりパターンを形成後不活性雰囲気中で焼成してＣｕ厚
膜電極部を形成する工程と、導体ペーストを７００℃以
下の不活性雰囲気中で焼成して接続部を形成する工程と
からなることを特徴とするものである。
と、半導体デバイスからの回路を導くＡｕ電極部と、こ
のＡｕ電極部から接続部を介して回路を導くＣｕ厚膜電
極部とを基板上に設けてなる配線基板の製造方法におい
て、Ａｕ電極部を形成する工程と、スクリーン印刷法に
よりパターンを形成後不活性雰囲気中で焼成してＣｕ厚
膜電極部を形成する工程と、導体ペーストを７００℃以
下の不活性雰囲気中で焼成して接続部を形成する工程と
からなることを特徴とするものである。
（作 用）
上述した構成において、予じめＡｕ電極部を形成した後
、Ｃｕ厚膜電極部を形成し、さらにこれら６電極部とＣ
ｕ厚膜電極部との間に、不活性導体ペーストを使用して
接続部を形成する。導体ペーストとしては低温焼結性の
Ｃｕ厚膜導体ペーストや、不活性雰囲気中にて焼成でき
るＮｉ導体ペーストを使用することが好ましく、以下の
ような作用効果を得ることができる。
、Ｃｕ厚膜電極部を形成し、さらにこれら６電極部とＣ
ｕ厚膜電極部との間に、不活性導体ペーストを使用して
接続部を形成する。導体ペーストとしては低温焼結性の
Ｃｕ厚膜導体ペーストや、不活性雰囲気中にて焼成でき
るＮｉ導体ペーストを使用することが好ましく、以下の
ような作用効果を得ることができる。
（１）＾Ｕの使用量を減らしているため、低コストで配
線基板を得ることができる。
線基板を得ることができる。
（２）Ａ ｕ電極部とＣｕ厚膜電極部との間を接続部に
より接続し、焼成を比較的低温度で実施する為、＾Ｕの
Ｃｕ中へのカーケンドル効果による拡散に起因する断線
を効果的になくすことができる。
より接続し、焼成を比較的低温度で実施する為、＾Ｕの
Ｃｕ中へのカーケンドル効果による拡散に起因する断線
を効果的になくすことができる。
（３）＾Ｕ電極部を形成しているため、ワイヤボンディ
ングやダイボンディングを容易に実施することができる
。
ングやダイボンディングを容易に実施することができる
。
（４）接続部の焼成を不活性雰囲気中でしかも低温で実
施することができるため、Ｃｕ厚膜電極部が酸化される
こともない。
施することができるため、Ｃｕ厚膜電極部が酸化される
こともない。
（５）Ｃｕ厚膜電極部が設けられているため、半田付が
可能となる。
可能となる。
（６）Ｃｕ厚膜にて配線パターンを形成している為、低
導体抵抗である。
導体抵抗である。
（実施例）
第１図（ａ）、 （ｂ）はそれぞれ本発明の製造方法に
より得り配線基板の一例の構造を示す図およびその接続
部を拡大して示す図である。第１図（ａ）において、本
発明の配線基板１はアルミナ等よりなる基Ｆｉ２上にＬ
ＳＩ等の半導体デバイスを搭載する半導体デバイス搭載
部３を有するとともに、この半導体デバイス搭載部３近
傍に半導体デバイスからの回路を導く複数の６電極部４
、およびこれらＡｕ電極部４から接続部５を介して回路
を導くＣｕ厚膜電極部６を設けて構成されている。
より得り配線基板の一例の構造を示す図およびその接続
部を拡大して示す図である。第１図（ａ）において、本
発明の配線基板１はアルミナ等よりなる基Ｆｉ２上にＬ
ＳＩ等の半導体デバイスを搭載する半導体デバイス搭載
部３を有するとともに、この半導体デバイス搭載部３近
傍に半導体デバイスからの回路を導く複数の６電極部４
、およびこれらＡｕ電極部４から接続部５を介して回路
を導くＣｕ厚膜電極部６を設けて構成されている。
接続部５は、第１図（ｂ）の拡大図に示すように、Ａｕ
電極部４の先端とＣｕ厚膜電極部６の先端とを印刷の精
度を配慮し例えば２００μｍ程度離れた状態で設けると
、ＡｕとＣｕとの間のカーケンドル効果を皆無にできる
ため、断線を有効に防止でき好ましい。しかしながら、
本発明では、Ａｕ電極部４の先端とＣｕ厚膜電極部６の
先端とが重なっても、接続部５を設けているため断線の
防止が可能となる。
電極部４の先端とＣｕ厚膜電極部６の先端とを印刷の精
度を配慮し例えば２００μｍ程度離れた状態で設けると
、ＡｕとＣｕとの間のカーケンドル効果を皆無にできる
ため、断線を有効に防止でき好ましい。しかしながら、
本発明では、Ａｕ電極部４の先端とＣｕ厚膜電極部６の
先端とが重なっても、接続部５を設けているため断線の
防止が可能となる。
第２図は本発明の配線基板の製造方法の一例を示すフロ
ーチャートである。まず、従来から公知のスクリーン印
刷法、スクリーン印刷法とエツチング法を組み合わせた
方法、薄膜エツチング方法等によりパターン形成後必要
に応じて焼成して、基板上にＡｕ電極部を形成する０次
に、Ｃｕ厚膜導体ペーストをスクリーン印刷法によりパ
ターン印刷後、例えば窒素雰囲気等の不活性雰囲気下８
５０〜９５０ ’Ｃの温度で焼成してＣｕ＊膜電極部を
形成する。
ーチャートである。まず、従来から公知のスクリーン印
刷法、スクリーン印刷法とエツチング法を組み合わせた
方法、薄膜エツチング方法等によりパターン形成後必要
に応じて焼成して、基板上にＡｕ電極部を形成する０次
に、Ｃｕ厚膜導体ペーストをスクリーン印刷法によりパ
ターン印刷後、例えば窒素雰囲気等の不活性雰囲気下８
５０〜９５０ ’Ｃの温度で焼成してＣｕ＊膜電極部を
形成する。
次に、Ａｕ電極部とＣｕ厚膜電極部との間に、低温焼結
性のＣｕ厚膜導体ペーストをスクリーン印刷法によりパ
ターン印刷後、例えば窒素雰囲気等の不活性雰囲気下５
５０〜７００℃の温度で焼成して接続部を形成する。
性のＣｕ厚膜導体ペーストをスクリーン印刷法によりパ
ターン印刷後、例えば窒素雰囲気等の不活性雰囲気下５
５０〜７００℃の温度で焼成して接続部を形成する。
また、別な方法によれば、Ａｕ電極部とＣｕ厚膜電極部
との間に、不活性雰囲気中で焼成可能なＮｉ導体ペース
トをスクリーン印刷法によりパターン印刷後、不活性雰
囲気下５５０〜７００℃の温度で焼成して接続部を形成
する。
との間に、不活性雰囲気中で焼成可能なＮｉ導体ペース
トをスクリーン印刷法によりパターン印刷後、不活性雰
囲気下５５０〜７００℃の温度で焼成して接続部を形成
する。
最後に、必要に応じて保護層を基板表面に設けて、本発
明の配線基板を得ている。
明の配線基板を得ている。
実際に、上述した方法により作製した本発明の配線基板
について評価試験を実施した結果を第４図（ａ）、 （
ｂ）に示す。第４図（ａ）、（ハ）の結果から判る様に
本発明で得た配線基板は、ワイヤボンディング性をそこ
なわずに導体抵抗値を従来品に比べ、約半分にする事が
出来た。
について評価試験を実施した結果を第４図（ａ）、 （
ｂ）に示す。第４図（ａ）、（ハ）の結果から判る様に
本発明で得た配線基板は、ワイヤボンディング性をそこ
なわずに導体抵抗値を従来品に比べ、約半分にする事が
出来た。
本発明は、上述した実施例にのみ限定されるものでなく
、幾多の変形、変更が可能である０例えば、上述した実
施例では焼成温度の一例を具体的に示したが、焼成温度
がこの温度に限定されるものでないことは明らかである
。
、幾多の変形、変更が可能である０例えば、上述した実
施例では焼成温度の一例を具体的に示したが、焼成温度
がこの温度に限定されるものでないことは明らかである
。
（発明の効果）
以上の説明から明らかなように、本発明の配線基板の製
造方法によれば、＾Ｕ電極部を形成した後Ｃｕ厚膜電極
部を形成し、さらにこれらＡｕ電極部とＣｕ厚膜電極部
との間に所定の接続部を所定の焼成により形成している
ため、低コストで、半田付が可能であり、低導体抵抗で
あり、かつワイヤボンディングやグイボンディングが容
易な配線基板を得ることができる。
造方法によれば、＾Ｕ電極部を形成した後Ｃｕ厚膜電極
部を形成し、さらにこれらＡｕ電極部とＣｕ厚膜電極部
との間に所定の接続部を所定の焼成により形成している
ため、低コストで、半田付が可能であり、低導体抵抗で
あり、かつワイヤボンディングやグイボンディングが容
易な配線基板を得ることができる。
第１図（ａ）、 （ｂ）はそれぞれ本発明の製造方法に
より得た配線基板の一例の構造を示す図およびその接続
部を拡大して示す図、 第２図は本発明の配線基板の製造方法の一例を示すフロ
ーチャート、 第３図（ａ）、 （ｂ）はそれぞれ従来の製造方法によ
り得た配線基板の一例の構造を示す図およびその接続部
を拡大して示す図、 第４図（ａ）、 （ｂ）は本発明で得た配線基板と従来
品との比較データーを示す図である。 １・・・配線基板 ２・・・基板 ３・・・半導体デバイス搭載部 ４・・−Ａｕ電極部 ５・・・接続部 ６・・・Ｃｕ厚膜電極部 第１図 （ｂ） 第４図 （ａ） 第３図 （ｂ） 第４図 （ｂ） ４芝束０酉己鱈１４反 （るト面Ａｕａ己線） 本発明で得５れ乃 配線／ｌ＆板
より得た配線基板の一例の構造を示す図およびその接続
部を拡大して示す図、 第２図は本発明の配線基板の製造方法の一例を示すフロ
ーチャート、 第３図（ａ）、 （ｂ）はそれぞれ従来の製造方法によ
り得た配線基板の一例の構造を示す図およびその接続部
を拡大して示す図、 第４図（ａ）、 （ｂ）は本発明で得た配線基板と従来
品との比較データーを示す図である。 １・・・配線基板 ２・・・基板 ３・・・半導体デバイス搭載部 ４・・−Ａｕ電極部 ５・・・接続部 ６・・・Ｃｕ厚膜電極部 第１図 （ｂ） 第４図 （ａ） 第３図 （ｂ） 第４図 （ｂ） ４芝束０酉己鱈１４反 （るト面Ａｕａ己線） 本発明で得５れ乃 配線／ｌ＆板
Claims (1)
- １．半導体デバイス搭載部と、半導体デバイスからの回
路を導くＡｕ電極部と、このＡｕ電極部から接続部を介
して回路を導くＣｕ厚膜電極部とを基板上に設けてなる
配線基板の製造方法において、Ａｕ電極部を形成する工
程と、スクリーン印刷法によりパターンを形成後不活性
雰囲気中で焼成してＣｕ厚膜電極部を形成する工程と、
導体ペーストを７００℃以下の不活性雰囲気中で焼成し
て接続部を形成する工程とからなることを特徴とする配
線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7042589A JPH02250392A (ja) | 1989-03-24 | 1989-03-24 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7042589A JPH02250392A (ja) | 1989-03-24 | 1989-03-24 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02250392A true JPH02250392A (ja) | 1990-10-08 |
| JPH0558678B2 JPH0558678B2 (ja) | 1993-08-27 |
Family
ID=13431113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7042589A Granted JPH02250392A (ja) | 1989-03-24 | 1989-03-24 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02250392A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04316394A (ja) * | 1991-04-15 | 1992-11-06 | Ngk Insulators Ltd | セラミック厚膜配線回路基板の製造方法 |
| US6020048A (en) * | 1996-10-02 | 2000-02-01 | Denso Corporation | Thick film circuit board and method of forming wire bonding electrode thereon |
| US6384344B1 (en) | 1995-06-19 | 2002-05-07 | Ibiden Co., Ltd | Circuit board for mounting electronic parts |
| USRE44251E1 (en) | 1996-09-12 | 2013-06-04 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
-
1989
- 1989-03-24 JP JP7042589A patent/JPH02250392A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04316394A (ja) * | 1991-04-15 | 1992-11-06 | Ngk Insulators Ltd | セラミック厚膜配線回路基板の製造方法 |
| US6384344B1 (en) | 1995-06-19 | 2002-05-07 | Ibiden Co., Ltd | Circuit board for mounting electronic parts |
| USRE44251E1 (en) | 1996-09-12 | 2013-06-04 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
| US6020048A (en) * | 1996-10-02 | 2000-02-01 | Denso Corporation | Thick film circuit board and method of forming wire bonding electrode thereon |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0558678B2 (ja) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5897724A (en) | Method of producing a hybrid integrated circuit | |
| JPH02250392A (ja) | 配線基板の製造方法 | |
| JPH06112391A (ja) | 表面実装用端子の製造方法 | |
| JPH08298359A (ja) | 銅厚膜回路基板 | |
| JPH06112395A (ja) | 混成集積回路装置 | |
| JP2630303B2 (ja) | 多層配線基板 | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JPH10139560A (ja) | セラミック基板 | |
| JPH033972Y2 (ja) | ||
| JPH0258257A (ja) | リード付き半導体パッケージ | |
| JPH05267496A (ja) | セラミックス配線基板の製造方法 | |
| JPH02265207A (ja) | チップ抵抗器 | |
| JPH0714940A (ja) | ハイブリッドｉｃ | |
| JPS6276744A (ja) | 集積回路用容器 | |
| JPH03109794A (ja) | チップ部品実装電子回路 | |
| JPH11307324A (ja) | リード線付き電子部品及びその製造方法 | |
| JPH10200226A (ja) | 回路基板および回路パターンの形成方法 | |
| JPH02121360A (ja) | 電子部品搭載用基板 | |
| JPH065776A (ja) | 抵抗付セラミックパッケージの製造方法 | |
| JPH05343604A (ja) | ハイブリッドｉｃとその製造方法 | |
| JPS6292354A (ja) | ハイブリツドｉｃ | |
| JPH06151494A (ja) | 混成集積回路のワイヤーボンディング方法及びそれに使用するワイヤーボンディング用チップ状体 | |
| JPH04144145A (ja) | 半導体装置の実装方法 | |
| JPS6142159A (ja) | 電子回路パツケ−ジ | |
| JPH0722465A (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |