JPH06112391A - 表面実装用端子の製造方法 - Google Patents
表面実装用端子の製造方法Info
- Publication number
- JPH06112391A JPH06112391A JP16997593A JP16997593A JPH06112391A JP H06112391 A JPH06112391 A JP H06112391A JP 16997593 A JP16997593 A JP 16997593A JP 16997593 A JP16997593 A JP 16997593A JP H06112391 A JPH06112391 A JP H06112391A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- solder
- plated
- functional
- functional part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Abstract
(57)【要約】
【目的】 表面実装用の電子部品に係り、特に良好なリ
フロー半田付けが得られる小型化が可能な表面実装用端
子の製造方法に関し、半田バリア部を高精度に形成でき
るようにすることを目的とする。 【構成】 半田めっきされた接続部(B) と、該接続部
(B) の反対側端部の貴金属めっきされた機能部(C) との
境界に半田濡れ性が悪い卑金属めっき(42)が表面に露呈
したバリア部(A) を下記の工程により設ける。導電材料
よりなる基材（41) の全表面に該卑金属を下地めっき
し、次に機能部(C) を含む表面を貴金属により部分めっ
きし、次に機能部をレジスト膜でマスクして該機能部以
外の貴金属めっき膜を除去し、次に所定長の下地めっき
膜を含めて機能部(C) をめっきレジスト膜(52)でマスク
してから接続部(B) を含む表面に半田めっき(44)を施
し、次に該めっきレジスト膜を除去して該所定長部分の
下地めっきを露呈させる。
フロー半田付けが得られる小型化が可能な表面実装用端
子の製造方法に関し、半田バリア部を高精度に形成でき
るようにすることを目的とする。 【構成】 半田めっきされた接続部(B) と、該接続部
(B) の反対側端部の貴金属めっきされた機能部(C) との
境界に半田濡れ性が悪い卑金属めっき(42)が表面に露呈
したバリア部(A) を下記の工程により設ける。導電材料
よりなる基材（41) の全表面に該卑金属を下地めっき
し、次に機能部(C) を含む表面を貴金属により部分めっ
きし、次に機能部をレジスト膜でマスクして該機能部以
外の貴金属めっき膜を除去し、次に所定長の下地めっき
膜を含めて機能部(C) をめっきレジスト膜(52)でマスク
してから接続部(B) を含む表面に半田めっき(44)を施
し、次に該めっきレジスト膜を除去して該所定長部分の
下地めっきを露呈させる。
Description
【０００１】
【産業上の利用分野】本発明は、表面実装用の電子部品
に係り、特に良好なリフロー半田付けが得られる小型化
が可能な表面実装用端子の製造方法に関する。
に係り、特に良好なリフロー半田付けが得られる小型化
が可能な表面実装用端子の製造方法に関する。
【０００２】電子機器の小型化と共に、配線基板に実装
される電子部品は小型化しリード線（端子）も微細化
し、その搭載方法もプリント板にリード線挿入用の貫通
孔を設けずに表面の接続パッドにリフロー半田付けなど
で接続する表面実装（ＳＭＴ，Surface Mount Technolo
gy) が多用されるようになってきた。
される電子部品は小型化しリード線（端子）も微細化
し、その搭載方法もプリント板にリード線挿入用の貫通
孔を設けずに表面の接続パッドにリフロー半田付けなど
で接続する表面実装（ＳＭＴ，Surface Mount Technolo
gy) が多用されるようになってきた。
【０００３】このように端子の微細化にともない、半田
付け部から流出する再溶融半田が部品に悪影響を及ぼす
ことがしばしばあり、このための対策が望まれている。
付け部から流出する再溶融半田が部品に悪影響を及ぼす
ことがしばしばあり、このための対策が望まれている。
【０００４】
【従来の技術】電子部品の表面実装は、配線基板等の表
面にパターン形成された導体材料よりなる接続パッド上
に、電気めっきや溶融めっきによって半田被膜が被着さ
れた接続端子を備えた電子部品を載置し、赤外線加熱や
気相加熱等で半田被膜を再溶融させて端子と接続パッド
とを半田付けするいわゆるリフロー半田付け（reflow s
oldering) で行われる。
面にパターン形成された導体材料よりなる接続パッド上
に、電気めっきや溶融めっきによって半田被膜が被着さ
れた接続端子を備えた電子部品を載置し、赤外線加熱や
気相加熱等で半田被膜を再溶融させて端子と接続パッド
とを半田付けするいわゆるリフロー半田付け（reflow s
oldering) で行われる。
【０００５】例えば、図４は表面実装用のハイブリッド
ICを示すもので、回路素子が形成されたセラミック基板
１に略Ｌ字形状の複数の表面実装用端子２を２列に設
け、Ｌ形の下辺を配線基板上の接続パッドに当接させた
状態で、端子の接続部21の予備半田を溶融させて接続す
る。
ICを示すもので、回路素子が形成されたセラミック基板
１に略Ｌ字形状の複数の表面実装用端子２を２列に設
け、Ｌ形の下辺を配線基板上の接続パッドに当接させた
状態で、端子の接続部21の予備半田を溶融させて接続す
る。
【０００６】そしてこの端子は、銅合金などの良導電材
料をプレス加工で櫛歯状の連結部材に形成し、連続めっ
きで所定の表面処理を行って作成するのが普通である。
この構造は図５にその拡大断面図を示すように、例えば
燐青銅材料の基材22にまずニッケル等の卑金属材料より
なる下地めっき23を全面に行い、次いで金やパラジュウ
ムなどの耐蝕性がすぐれかつ半田に対する濡れ性の良い
貴金属の貴金属めっき24を施し、ついで配線基板への接
続部21の表面に溶融または電気めっきにより半田被膜25
を厚く被着せしめ接続部を形成していた。
料をプレス加工で櫛歯状の連結部材に形成し、連続めっ
きで所定の表面処理を行って作成するのが普通である。
この構造は図５にその拡大断面図を示すように、例えば
燐青銅材料の基材22にまずニッケル等の卑金属材料より
なる下地めっき23を全面に行い、次いで金やパラジュウ
ムなどの耐蝕性がすぐれかつ半田に対する濡れ性の良い
貴金属の貴金属めっき24を施し、ついで配線基板への接
続部21の表面に溶融または電気めっきにより半田被膜25
を厚く被着せしめ接続部を形成していた。
【０００７】
【発明が解決しようとする課題】リフロー半田付けのプ
ロセスでは、端子部を加熱し予め端子の接続部に被着し
ている半田材料を再溶融して、図６の如く配線基板３の
接続パッド31との半田付けを行う。
ロセスでは、端子部を加熱し予め端子の接続部に被着し
ている半田材料を再溶融して、図６の如く配線基板３の
接続パッド31との半田付けを行う。
【０００８】従来の表面実装用端子の表面処理において
は、半田めっきは半田に対する濡れ性が良い貴金属めっ
き被膜上に被着されているため、加熱前の半田が端子の
接続部のみに被着されていてもリフロー半田付け時の加
熱により、再溶融して接続部から端子の上方へ移行す
る。
は、半田めっきは半田に対する濡れ性が良い貴金属めっ
き被膜上に被着されているため、加熱前の半田が端子の
接続部のみに被着されていてもリフロー半田付け時の加
熱により、再溶融して接続部から端子の上方へ移行す
る。
【０００９】最近の電子部品は小型・高密度化が著し
く、その端子も極めて微細化しており、接続部とその他
の機能部とが接近しており、上記半田の移行（半田上が
り）が機能部まで達することがしばしば生じる。
く、その端子も極めて微細化しており、接続部とその他
の機能部とが接近しており、上記半田の移行（半田上が
り）が機能部まで達することがしばしば生じる。
【００１０】しかし機能部は本来、貴金属めっき被膜で
覆われている必要がある部分であり半田で濡れると種々
問題が生じる。例えば、図６に示すハイブリッドＩＣの
端子２の上端部は金−金拡散によりセラミック基板１上
のパターン11にボンディング接続されているので、図６
に示す如く、再溶融した半田25' がこの部分を濡らすと
ボンディング接続の長期信頼性を損なうといった問題が
あり、またコネクタのコンタクトなどでは端子部に接近
した貴金属めっき接点部が半田に濡れるとコネクタ接触
の信頼性が低下する等の問題点がある。そこで、貴金属
機能部と接続部との間に、半田ぬれ性の悪いニッケル等
の卑金属膜層を露呈させることによって半田上がりを該
バリア部でストップさせる半田バリア付き表面実装用端
子が提案されている。しかし、そのバリア部の形成方法
として、卑金属下地めっき上に部分めっきにより機能部
と接続部とを分離して形成する製法がとられていたた
め、バリア部の境界を精度良く形成することができず、
半田あがりを有効に防止するためには、バリア部の長さ
がながくなり端子の寸法が小型化できないという問題が
あった。
覆われている必要がある部分であり半田で濡れると種々
問題が生じる。例えば、図６に示すハイブリッドＩＣの
端子２の上端部は金−金拡散によりセラミック基板１上
のパターン11にボンディング接続されているので、図６
に示す如く、再溶融した半田25' がこの部分を濡らすと
ボンディング接続の長期信頼性を損なうといった問題が
あり、またコネクタのコンタクトなどでは端子部に接近
した貴金属めっき接点部が半田に濡れるとコネクタ接触
の信頼性が低下する等の問題点がある。そこで、貴金属
機能部と接続部との間に、半田ぬれ性の悪いニッケル等
の卑金属膜層を露呈させることによって半田上がりを該
バリア部でストップさせる半田バリア付き表面実装用端
子が提案されている。しかし、そのバリア部の形成方法
として、卑金属下地めっき上に部分めっきにより機能部
と接続部とを分離して形成する製法がとられていたた
め、バリア部の境界を精度良く形成することができず、
半田あがりを有効に防止するためには、バリア部の長さ
がながくなり端子の寸法が小型化できないという問題が
あった。
【００１１】本発明は上記課題に鑑み創出されたもの
で、半田バリア部を高精度に形成することが可能な表面
実装用の端子の製造方法を提供することを目的とする。
で、半田バリア部を高精度に形成することが可能な表面
実装用の端子の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】図１は本発明の表面実装
用端子の製造工程を示す図である。上記従来の課題は、
図１に示すように、電子部品を配線基板の接続パッドに
リフロー半田付けにより半田付けするために用いる表面
実装用端子であって、配線基板との接続部(B) の表面は
半田めっき(44)され、該接続部(B) の反対側端部の機能
部(C) の表面は貴金属めっき(43)されており、前記接続
部(B) と前記機能部(C) との境界には半田濡れ性が悪い
卑金属めっき(42)が表面に露呈してなるバリア部(A) が
設けれらている表面実装用端子の製造方法において、導
電材料よりなる基材（41) の全表面に該卑金属を下地め
っきし、次に機能部(C) を含む表面を貴金属により部分
めっきし、次に機能部をレジスト膜でマスクして該機能
部以外の貴金属めっき膜を除去し、次に所定長の下地め
っき膜を含めて機能部(C) をめっきレジスト膜(52)でマ
スクしてから接続部(B) を含む表面に半田めっき(44)を
施し、次に該めっきレジスト膜を除去して該所定長部分
の下地めっきを露呈させ、バリア部(A) を形成すること
を特徴とする本発明の表面実装用端子の製造方法により
解決される。
用端子の製造工程を示す図である。上記従来の課題は、
図１に示すように、電子部品を配線基板の接続パッドに
リフロー半田付けにより半田付けするために用いる表面
実装用端子であって、配線基板との接続部(B) の表面は
半田めっき(44)され、該接続部(B) の反対側端部の機能
部(C) の表面は貴金属めっき(43)されており、前記接続
部(B) と前記機能部(C) との境界には半田濡れ性が悪い
卑金属めっき(42)が表面に露呈してなるバリア部(A) が
設けれらている表面実装用端子の製造方法において、導
電材料よりなる基材（41) の全表面に該卑金属を下地め
っきし、次に機能部(C) を含む表面を貴金属により部分
めっきし、次に機能部をレジスト膜でマスクして該機能
部以外の貴金属めっき膜を除去し、次に所定長の下地め
っき膜を含めて機能部(C) をめっきレジスト膜(52)でマ
スクしてから接続部(B) を含む表面に半田めっき(44)を
施し、次に該めっきレジスト膜を除去して該所定長部分
の下地めっきを露呈させ、バリア部(A) を形成すること
を特徴とする本発明の表面実装用端子の製造方法により
解決される。
【００１３】
【作用】接続部と機能部との境界のニッケルめっき露呈
部は半田に対する濡れ性が悪いためリフロー半田付け時
に再溶融した接続部の半田に濡れることがなく、機能部
の表面の貴金属被膜の半田濡れ性が良くても半田の移行
に対するバリアとして働くので機能部への半田上がりを
防止することができる。そして、機能部とバリア部との
境界はマスクによって、また接続部とバリア部との境界
はめっきマスクによってそれぞれ形成されるので、バリ
ア部の境界を明確に形成でき、バリア部の長さのばらつ
きが減少するため、端子を小型化することができる。
部は半田に対する濡れ性が悪いためリフロー半田付け時
に再溶融した接続部の半田に濡れることがなく、機能部
の表面の貴金属被膜の半田濡れ性が良くても半田の移行
に対するバリアとして働くので機能部への半田上がりを
防止することができる。そして、機能部とバリア部との
境界はマスクによって、また接続部とバリア部との境界
はめっきマスクによってそれぞれ形成されるので、バリ
ア部の境界を明確に形成でき、バリア部の長さのばらつ
きが減少するため、端子を小型化することができる。
【００１４】
【実施例】以下添付図により本発明の実施例を説明す
る。 図１は本発明の表面実装用端子の製造工程を示す
図、図２は本発明に係る表面実装用端子の拡大断面図で
ある。
る。 図１は本発明の表面実装用端子の製造工程を示す
図、図２は本発明に係る表面実装用端子の拡大断面図で
ある。
【００１５】図２において、41は銅合金などの導電材料
よりなる薄板を所定の形状に機械加工して形成した表面
実装用端子の基材で、全表面にニッケルなどの卑金属が
下地めっき42として施されている。
よりなる薄板を所定の形状に機械加工して形成した表面
実装用端子の基材で、全表面にニッケルなどの卑金属が
下地めっき42として施されている。
【００１６】そして配線基板の接続パッドに半田付けさ
れる接続部Ｂには、電気めっきや溶融めっきなどにより
厚さ数10μm の半田めっき44が被着され、バリア部12
は、卑金属の下地めっき２を露呈させ、接続部と反対側
の端はセラミック基板１へボンディングされる機能部Ｃ
としてその表面には金またはパラジュウムなどの貴金属
めっき43が施されている。そして上記接続部Ｂと機能部
Ｃとの境界部分には所定の長さにわたって下地めっきの
ニッケル材料が表面に露呈させてバリア部Ａが形成され
ている。
れる接続部Ｂには、電気めっきや溶融めっきなどにより
厚さ数10μm の半田めっき44が被着され、バリア部12
は、卑金属の下地めっき２を露呈させ、接続部と反対側
の端はセラミック基板１へボンディングされる機能部Ｃ
としてその表面には金またはパラジュウムなどの貴金属
めっき43が施されている。そして上記接続部Ｂと機能部
Ｃとの境界部分には所定の長さにわたって下地めっきの
ニッケル材料が表面に露呈させてバリア部Ａが形成され
ている。
【００１７】図１は、上記膜構成を有する表面接続用端
子の製造工程を順次示したものである。まず図（ａ）の
如く基材41の全表面にニッケル下地めっき42を施す。つ
いで部分めっきなどで上方の機能部に貴金属めっき43を
施すが部分めっき時のめっき液の廻り込みなどで貴金属
めっき43の下側の境界は明確でないのが普通である。そ
こで図の(b) の如くレジスト膜51で所望の機能部Ｃをマ
スクして残余部分の貴金属めっき膜を除去することによ
り、図の(c) に示す下地めっき42の露呈部分との境界が
明確な貴金属めっき膜43を形成する。次いで、所定長の
下地めっき42の露呈部分Ａと貴金属めっき膜43をめっき
レジスト52でマスクし、接続部の表面に半田めっき44を
施す。そしてレジスト52を剥離して図の(d) に示す中間
部材を得て、例えばＤ部でＬ字曲げを行って、図２の表
面実装用端子を作成する。
子の製造工程を順次示したものである。まず図（ａ）の
如く基材41の全表面にニッケル下地めっき42を施す。つ
いで部分めっきなどで上方の機能部に貴金属めっき43を
施すが部分めっき時のめっき液の廻り込みなどで貴金属
めっき43の下側の境界は明確でないのが普通である。そ
こで図の(b) の如くレジスト膜51で所望の機能部Ｃをマ
スクして残余部分の貴金属めっき膜を除去することによ
り、図の(c) に示す下地めっき42の露呈部分との境界が
明確な貴金属めっき膜43を形成する。次いで、所定長の
下地めっき42の露呈部分Ａと貴金属めっき膜43をめっき
レジスト52でマスクし、接続部の表面に半田めっき44を
施す。そしてレジスト52を剥離して図の(d) に示す中間
部材を得て、例えばＤ部でＬ字曲げを行って、図２の表
面実装用端子を作成する。
【００１８】図３はこのような表面実装用端子を有する
電子部品１を配線基板３の接続パッド31にリフロー半田
付けにより搭載した場合の半田接続部分の状態を示す。
接続部と機能部との境界の下地めっき露呈部は半田濡れ
性が悪いニッケル材料よりなるため、溶融半田に対する
バリア部として働き、再溶融した半田の接続部からの流
出が防止され機能部はもとの表面処理のまま保たれる。
電子部品１を配線基板３の接続パッド31にリフロー半田
付けにより搭載した場合の半田接続部分の状態を示す。
接続部と機能部との境界の下地めっき露呈部は半田濡れ
性が悪いニッケル材料よりなるため、溶融半田に対する
バリア部として働き、再溶融した半田の接続部からの流
出が防止され機能部はもとの表面処理のまま保たれる。
【００１９】表１は図２に示すハイブリッドＩＣの端子
に本発明を適用した場合の効果を示す実験結果である。
これはバリア部を形成し、バリア部の長さを変えてバリ
ア部を越えて半田が上方の機能部まで濡らすかどうかを
観察したものであり、実験は各グループ120 本の端子に
ついて、 400°C に加熱したホットプレート上に接続部
を１分間載置して半田を再溶融させて観測した。
に本発明を適用した場合の効果を示す実験結果である。
これはバリア部を形成し、バリア部の長さを変えてバリ
ア部を越えて半田が上方の機能部まで濡らすかどうかを
観察したものであり、実験は各グループ120 本の端子に
ついて、 400°C に加熱したホットプレート上に接続部
を１分間載置して半田を再溶融させて観測した。
【００２０】
【表１】
【００２１】この結果によると0.1mm 以上の長さにわた
って下地のニッケルめっきを露呈させたバリア部を形成
することにより、半田上がりを完全に防止できることを
示している。
って下地のニッケルめっきを露呈させたバリア部を形成
することにより、半田上がりを完全に防止できることを
示している。
【００２２】以上の如く本発明によれば、表面実装用端
子の接続部と機能部との間に境界線が明確なバリア部を
形成できるので、半田上がりを防止するためのバリア部
の長さを小さくでき、従って全体の寸法を小型化でき
る。
子の接続部と機能部との間に境界線が明確なバリア部を
形成できるので、半田上がりを防止するためのバリア部
の長さを小さくでき、従って全体の寸法を小型化でき
る。
【００２３】
【発明の効果】以上述べたように本発明によれば、リフ
ロー半田付けの際に、所望の半田付け接続部以外への半
田上がりを防止できる表面実装用の端子を小型化するこ
とができ、電子部品の小型、高密度化に貢献することが
顕著である。
ロー半田付けの際に、所望の半田付け接続部以外への半
田上がりを防止できる表面実装用の端子を小型化するこ
とができ、電子部品の小型、高密度化に貢献することが
顕著である。
【図１】 本発明の表面実装用端子の製造工程を示す図
【図２】 本発明に係る表面実装用端子の拡大断面図
【図３】 本発明の表面実装用端子の効果を示す模式図
【図４】 表面実装用のバイブリッドＩＣの外観図
【図５】 従来の表面実装用端子の拡大断面図
【図６】 従来の表面実装用端子の半田上がりを示す
図、
図、
１─セラミック基板、11─パターン、３─配線基板、31
─接続パッド、41─基材、42─ニッケルめっき、43─貴
金属めっき、44─半田めっき、Ａ─バリア部、Ｂ─接続
部、Ｃ─機能部
─接続パッド、41─基材、42─ニッケルめっき、43─貴
金属めっき、44─半田めっき、Ａ─バリア部、Ｂ─接続
部、Ｃ─機能部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/18 Ｈ 9154−4Ｅ
Claims (1)
- 【請求項１】 電子部品を配線基板の接続パッドにリフ
ロー半田付けにより半田付けするために用いる表面実装
用端子であって、配線基板との接続部(B) の表面は半田
めっき(44)され、該接続部(B) の反対側端部の機能部
(C) の表面は貴金属めっき(43)されており、前記接続部
(B) と前記機能部(C) との境界には半田濡れ性が悪い卑
金属めっき(42)が表面に露呈してなるバリア部(A) が設
けられている表面実装用端子の製造方法において、 導電材料よりなる基材（41) の全表面に該卑金属を下地
めっきし、 次に機能部(C) を含む表面を貴金属により部分めっき
し、 次に機能部をレジスト膜でマスクして該機能部以外の貴
金属めっき膜を除去し、 次に所定長の下地めっき膜を含めて機能部(C) をめっき
レジスト膜(52)でマスクしてから接続部(B) を含む表面
に半田めっき(44)を施し、 次に該めっきレジスト膜を除去して該所定長部分の下地
めっきを露呈させ、 バリア部(A) を形成することを特徴とする表面実装用端
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16997593A JP2501174B2 (ja) | 1993-07-09 | 1993-07-09 | 表面実装用端子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16997593A JP2501174B2 (ja) | 1993-07-09 | 1993-07-09 | 表面実装用端子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112391A true JPH06112391A (ja) | 1994-04-22 |
| JP2501174B2 JP2501174B2 (ja) | 1996-05-29 |
Family
ID=15896280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16997593A Expired - Lifetime JP2501174B2 (ja) | 1993-07-09 | 1993-07-09 | 表面実装用端子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2501174B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133845A (ja) * | 1998-10-23 | 2000-05-12 | Rohm Co Ltd | 半導体発光素子 |
| JP2001168393A (ja) * | 1999-12-08 | 2001-06-22 | Rohm Co Ltd | チップ型半導体発光装置 |
| JP2006131977A (ja) * | 2004-11-09 | 2006-05-25 | Jst Mfg Co Ltd | メッキコンタクト及びコンタクトのメッキ方法 |
| JP2006249509A (ja) * | 2005-03-10 | 2006-09-21 | Shimizu:Kk | 表面処理方法およびそれを用いる電子部品の製造方法 |
| JP2009049352A (ja) * | 2007-08-22 | 2009-03-05 | Yiguang Electronic Ind Co Ltd | 電子デバイス装置およびその製造方法 |
| JP2010135691A (ja) * | 2008-12-08 | 2010-06-17 | Tdk Corp | リード型電子部品 |
-
1993
- 1993-07-09 JP JP16997593A patent/JP2501174B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133845A (ja) * | 1998-10-23 | 2000-05-12 | Rohm Co Ltd | 半導体発光素子 |
| JP2001168393A (ja) * | 1999-12-08 | 2001-06-22 | Rohm Co Ltd | チップ型半導体発光装置 |
| JP2006131977A (ja) * | 2004-11-09 | 2006-05-25 | Jst Mfg Co Ltd | メッキコンタクト及びコンタクトのメッキ方法 |
| JP2006249509A (ja) * | 2005-03-10 | 2006-09-21 | Shimizu:Kk | 表面処理方法およびそれを用いる電子部品の製造方法 |
| JP4660231B2 (ja) * | 2005-03-10 | 2011-03-30 | 株式会社シミズ | 表面処理方法およびそれを用いる電子部品の製造方法 |
| JP2009049352A (ja) * | 2007-08-22 | 2009-03-05 | Yiguang Electronic Ind Co Ltd | 電子デバイス装置およびその製造方法 |
| JP2010135691A (ja) * | 2008-12-08 | 2010-06-17 | Tdk Corp | リード型電子部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2501174B2 (ja) | 1996-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4104111A (en) | Process for manufacturing printed circuit boards | |
| JP3618997B2 (ja) | 電子回路上に金属スタンドオフを作成する方法 | |
| EP0947125B1 (en) | Method of making a printed circuit board having a tin/lead coating | |
| US6022466A (en) | Process of plating selective areas on a printed circuit board | |
| US4525246A (en) | Making solderable printed circuit boards | |
| US6148512A (en) | Method for attaching an electronic device | |
| JP2501174B2 (ja) | 表面実装用端子の製造方法 | |
| US5863406A (en) | Method of manufacturing a printed circuit board | |
| GB2154373A (en) | Improvements in chip resistors | |
| EP0127955B1 (en) | Manufacture of printed circuit boards | |
| JPWO2004056162A1 (ja) | フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法 | |
| JP2859741B2 (ja) | プリント配線板の製造方法 | |
| JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
| US5024734A (en) | Solder pad/circuit trace interface and a method for generating the same | |
| EP0095256A1 (en) | Method of making printed circuits | |
| US5962151A (en) | Method for controlling solderability of a conductor and conductor formed thereby | |
| US6376054B1 (en) | Surface metallization structure for multiple chip test and burn-in | |
| JP2864705B2 (ja) | Ｔａｂ用フイルムキャリアテープ及びそのリードへのはんだ被覆方法 | |
| JPH06252310A (ja) | リードフレームならびにその製造方法 | |
| JPH10294549A (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
| JPH0558678B2 (ja) | ||
| JPH02260592A (ja) | 回路基板 | |
| JPH03269962A (ja) | 電気的接続部材の製造方法 | |
| JP2973597B2 (ja) | 電子回路形成方法 | |
| JPH1117331A (ja) | 可撓性回路基板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960116 |