JP2019125674A - 中間基板及び積層プリント基板 - Google Patents

中間基板及び積層プリント基板 Download PDF

Info

Publication number
JP2019125674A
JP2019125674A JP2018004773A JP2018004773A JP2019125674A JP 2019125674 A JP2019125674 A JP 2019125674A JP 2018004773 A JP2018004773 A JP 2018004773A JP 2018004773 A JP2018004773 A JP 2018004773A JP 2019125674 A JP2019125674 A JP 2019125674A
Authority
JP
Japan
Prior art keywords
main surface
intermediate substrate
terminals
wiring
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018004773A
Other languages
English (en)
Inventor
二宮　良次
Ryoji Ninomiya
良次 二宮
謙一 阿川
Kenichi Agawa
謙一 阿川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Electronic Devices and Storage Corp
Priority to JP2018004773A priority Critical patent/JP2019125674A/ja
Priority to US16/126,513 priority patent/US10667395B2/en
Publication of JP2019125674A publication Critical patent/JP2019125674A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 対応する端子位置に配置された端子を互いに異なった目的で使用することを可能にする中間基板を提供する。【解決手段】 実施形態に係る中間基板は、第１の主面から第２の主面に貫通する複数のスルーホールを有する基板本体ＳＢと、複数のスルーホール内に設けられた複数のスルー導電部ＴＨであって、複数の第１のグループにグループ分けされるとともに第１のグループとは異なる複数の第２のグループにグループ分けされる複数のスルー導電部と、第１の主面上に設けられ、複数の第１のグループそれぞれに対して設けられた複数の第１の配線ＷＡと、第２の主面上に設けられ、複数の第２のグループそれぞれに対して設けられた複数の第２の配線ＷＢと、第１の主面上に設けられ、複数の第１の配線それぞれに接続された複数の第１の端子ＴＡと、第２の主面上に設けられ、複数の第２の配線それぞれに接続された複数の第２の端子ＴＢとを備える。【選択図】図１

Description

本発明の実施形態は、中間基板及び積層プリント基板に関する。
複数の小型プリント基板が積層された積層プリント基板が開発されている。この積層プリント基板では、プリント基板が小型であるため、端子数が少なく、端子位置が標準化されている。そのため、隣接するプリント基板間において、対応する端子位置に配置された端子を互いに異なった目的で使用することはできない。
したがって、対応する端子位置に配置された端子を互いに異なった目的で使用することを可能にする中間基板及び積層プリント基板が望まれている。
特開昭６１−１４７６９９号公報
対応する端子位置に配置された端子を互いに異なった目的で使用することを可能にする中間基板及び積層プリント基板を提供する。
実施形態に係る配線切り替え用の中間基板は、第１の主面から第２の主面に貫通する複数のスルーホールを有する基板本体と、前記複数のスルーホール内に設けられた複数のスルー導電部であって、複数の第１のグループにグループ分けされるとともに前記第１のグループとは異なる複数の第２のグループにグループ分けされる複数のスルー導電部と、前記第１の主面上に設けられ、前記複数の第１のグループそれぞれに対して設けられた複数の第１の配線と、前記第２の主面上に設けられ、前記複数の第２のグループそれぞれに対して設けられた複数の第２の配線と、前記第１の主面上に設けられ、前記複数の第１の配線それぞれに接続された複数の第１の端子と、前記第２の主面上に設けられ、前記複数の第２の配線それぞれに接続された複数の第２の端子と、を備える。
第１の実施形態に係る中間基板の第１の主面の構成を模式的に示した平面図である。 第１の実施形態に係る中間基板の第２の主面の構成を模式的に示した平面図である。 第１の実施形態に係り、図１の一部を拡大した平面図である。 第１の実施形態に係り、図２の一部を拡大した平面図である。 第１の実施形態に係り、スルー導電部の一方の端部及び他方の端部にハンダ部を設けたときの構成を模式的に示した断面図である。 第１の実施形態に係り、ハンダ部によって配線とスルー導電部とを接続したときの、中間基板の第１の主面の構成を模式的に示した平面図である。 第１の実施形態に係り、ハンダ部によって配線とスルー導電部とを接続したときの、中間基板の第２の主面の構成を模式的に示した平面図である。 第１の実施形態に係り、中間基板を介して２つのプリント基板を積層したときの構成を模式的に示した図である。 第１の実施形態に係り、中間基板、プリント基板及び異方導電性部材を積層した積層プリント基板の構成を模式的に示した図である。 第１の実施形態に係る中間基板の第２の主面の構成の変更例を模式的に示した平面図である。 第２の実施形態に係る中間基板の第１の主面の構成を模式的に示した平面図である。 第２の実施形態に係る中間基板の第２の主面の構成を模式的に示した平面図である。
以下、図面を参照して実施形態を説明する。
（実施形態１）
図１は、第１の実施形態に係る中間基板の第１の主面の構成を模式的に示した平面図である。図２は、第１の実施形態に係る中間基板の第２の主面の構成を模式的に示した平面図である。
図１及び図２に示した中間基板１０は、基板本体ＳＢと、複数のスルー導電部ＴＨxy（図１及び図２の例では、ｘ＝１〜５、ｙ＝１〜５）と、複数の第１の配線ＷＡｍ（図１及び図２の例では、ｍ＝１〜５）と、複数の第２の配線ＷＢｎ（図１及び図２の例では、ｎ＝１〜５）と、複数の第１の端子ＴＡｍ（図１及び図２の例では、ｍ＝１〜５）と、複数の第２の端子ＴＢｎ（図１及び図２の例では、ｎ＝１〜５）と、を備えている。
基板本体ＳＢは、第１の主面（図１に示した面）から第２の主面（図２に示した面）に貫通する複数のスルーホールを有している。
上述した複数のスルーホール内に、複数のスルー導電部ＴＨxyが設けられている。したがって、スルー導電部ＴＨxyは、基板本体ＳＢを貫通している。スルー導電部ＴＨxyは、格子状に配列されている。
スルー導電部ＴＨxyは、複数の第１のグループにグループ分けされるとともに、複数の第２のグループにグループ分けされている。図１及び図２に示した例では、垂直方向に配列された５つのスルー導電部ＴＨxyによって１つの第１のグループが構成されている。すなわち、スルー導電部ＴＨxyは、ＴＨ11〜ＴＨ15、ＴＨ21〜ＴＨ25、ＴＨ31〜ＴＨ35、ＴＨ41〜ＴＨ45及びＴＨ51〜ＴＨ55の５つの第１のグループにグループ分けされている。また、水平方向に配列された５つのスルー導電部ＴＨxyによって１つの第２のグループが構成されている。すなわち、スルー導電部ＴＨxyは、ＴＨ11〜ＴＨ51、ＴＨ12〜ＴＨ52、ＴＨ13〜ＴＨ53、ＴＨ14〜ＴＨ54及びＴＨ15〜ＴＨ55の５つの第２のグループにグループ分けされている。
図１に示すように、基板本体ＳＢの第１の主面上には複数の第１の配線ＷＡ１〜ＷＡ５が設けられている。図２に示すように基板本体ＳＢの第２の主面上には、複数の第２の配線ＷＢ１〜ＷＢ５が設けられている。第１の配線ＷＡ１〜ＷＡ５はそれぞれ、垂直方向に延伸している。第２の配線ＷＢ１〜ＷＢ５はそれぞれ、水平方向に延伸している。したがって、第１の主面及び第２の主面に対して垂直な方向から見て、第１の配線ＷＡ１〜ＷＡ５と第２の配線ＷＢ１〜ＷＢ５とは互いに交差している。
図１に示すように、複数の第１の配線ＷＡ１〜ＷＡ５は、複数の第１のグループそれぞれに対して設けられている。すなわち、第１の配線ＷＡ１はスルー導電部ＴＨ11〜ＴＨ15に対して設けられ、第１の配線ＷＡ２はスルー導電部ＴＨ21〜ＴＨ25に対して設けられ、第１の配線ＷＡ３はスルー導電部ＴＨ31〜ＴＨ35に対して設けられ、第１の配線ＷＡ４はスルー導電部ＴＨ41〜ＴＨ45に対して設けられ、第１の配線ＷＡ５はスルー導電部ＴＨ51〜ＴＨ55に対して設けられている。
図２に示すように、複数の第２の配線ＷＢ１〜ＷＢ５は、複数の第２のグループそれぞれに対して設けられている。すなわち、第２の配線ＷＢ１はスルー導電部ＴＨ11〜ＴＨ51に対して設けられ、第２の配線ＷＢ２はスルー導電部ＴＨ12〜ＴＨ52に対して設けられ、第２の配線ＷＢ３はスルー導電部ＴＨ13〜ＴＨ53に対して設けられ、第２の配線ＷＢ４はスルー導電部ＴＨ14〜ＴＨ54に対して設けられ、第２の配線ＷＢ５はスルー導電部ＴＨ15〜ＴＨ55に対して設けられている。
本実施形態では、第１の配線ＷＡ１〜ＷＡ５それぞれは、対応するグループそれぞれに含まれるスルー導電部ＴＨxyと電気的に接続されていない。また、本実施形態では、第２の配線ＷＢ１〜ＷＢ５それぞれは、対応するグループそれぞれに含まれるスルー導電部ＴＨxyと電気的に接続されていない。
図１に示すように、基板本体ＳＢの第１の主面上には複数の第１の配線ＷＡ１〜ＷＡ５それぞれに接続された複数の第１の端子ＴＡ１〜ＴＡ５が設けられている。図２に示すように、基板本体ＳＢの第２の主面上には、複数の第２の配線ＷＢ１〜ＷＢ５それぞれに接続された複数の第２の端子ＴＢ１〜ＴＢ５が設けられている。第１の主面及び第２の主面に対して垂直な方向から見て、第１の端子ＴＡ１〜ＴＡ５と第２の端子ＴＢ１〜ＴＢ５とは同じ位置に設けられている。
図３は、図１の一部を拡大した平面図である。図３に示すように、スルー導電部ＴＨには接続部（接続パターン）ＣＴＡが接続されており、第１の配線ＷＡには接続部（接続パターン）ＣＷＡが接続されている。接続部ＣＴＡと接続部ＣＷＡとは、互いに離間している。ただし、後述するように、本実施形態の中間基板１０を介して２つのプリント基板を積層する場合には、所望のスルー導電部ＴＨに接続された接続部ＣＴＡと、所望の第１の配線ＷＡに接続された接続部ＣＷＡとは、ハンダ部ＣＳＡによって接続される。
図４は、図２の一部を拡大した平面図である。図４に示すように、スルー導電部ＴＨには接続部（接続パターン）ＣＴＢが接続されており、第１の配線ＷＢには接続部（接続パターン）ＣＷＢが接続されている。接続部ＣＴＢと接続部ＣＷＢとは、互いに離間している。ただし、後述するように、本実施形態の中間基板１０を介して２つのプリント基板を積層する場合には、所望のスルー導電部ＴＨに接続された接続部ＣＴＢと、所望の第１の配線ＷＡに接続された接続部ＣＷＢとは、ハンダ部ＣＳＢによって接続される。
図５は、スルー導電部（例えば、スルー導電部13）の一方の端部（第１の主面側の端部）にハンダ部ＣＳＡを設け、スルー導電部（例えば、スルー導電部13）の他方の端部（第２の主面側の端部）にハンダ部ＣＳＢを設けたときの構成を模式的に示した断面図である。この場合、ハンダ部ＣＳＡによって配線ＷＡ１とスルー導電部13とが接続され、ハンダ部ＣＳＢによって配線ＷＢ３とスルー導電部13とが接続される。その結果、配線ＷＡ１と配線ＷＢ３とがスルー導電部13を介して電気的に接続される。配線ＷＡ１には端子ＴＡ１が接続されており、配線ＷＢ３には端子ＴＢ３が接続されている。したがって、端子ＴＡ１と端子ＴＢ３とが電気的に接続されることになる。
図６は、接続部ＣＡによって配線（例えば、配線ＷＡ１）とスルー導電部(例えば、スルー導電部13)とを接続したときの、中間基板１０の第１の主面の構成を模式的に示した平面図である。図７は、接続部ＣＢによって配線（例えば、配線ＷＢ３）とスルー導電部(例えば、スルー導電部13)とを接続したときの、中間基板１０の第２の主面の構成を模式的に示した平面図である。
図８は、上述した中間基板１０を介して２つのプリント基板２０Ａ及び２０Ｂを積層したときの構成を模式的に示した図である。
プリント基板２０Ａには端子（第３の端子）ＴＰ１〜ＴＰ５が設けられており、プリント基板２０Ｂには端子（第４の端子）ＴＱ１〜ＴＱ５が設けられている。図８に示した例では、上述した中間基板１０を介して、端子ＴＰ１と端子ＴＱ３とを接続したときの状態が示されている。プリント基板２０Ａと中間基板１０との間には異方導電性の接続部材３０Ａが設けられ、プリント基板２０Ｂと中間基板１０との間には異方導電性の接続部材３０Ｂが設けられている。異方導電性の接続部材は、垂直方向には導電性を確保できるが、水平方向では導電性が確保できない。したがって、接続部材３０Ａによってプリント基板２０Ａの端子ＴＰ１と中間基板１０の端子ＴＡ１とを電気的に接続することができ、接続部材３０Ｂによってプリント基板２０Ｂの端子ＴＱ３と中間基板１０の端子ＴＢ３とを電気的に接続することができる。なお、図８では、理解を容易にするため、接続部材３０Ａ及び３０Ｂの導通経路が模式的に示されている。
中間基板１０の第１の主面上の端子ＴＡ１と中間基板１０の第２の主面上の端子ＴＢ３とは、第１の配線ＷＡ１、ハンダ部ＣＳＡ、スルー導電部ＴＨ13、ハンダ部ＣＳＢ及び第２の配線ＷＢ３によって電気的に接続されている。したがって、図８に示すように、プリント基板２０Ａの端子ＴＰ１とプリント基板２０Ｂの端子ＴＱ３とを電気的に接続することができる。
仮に、プリント基板２０Ａとプリント基板２０Ｂとの間に中間基板１０が介在せずに、接続部材のみが介在しているとすると、プリント基板２０Ａの端子とプリント基板２０Ｂの端子との接続関係は一義的に決まってしまう。すなわち、端子ＴＰ１、ＴＰ２、ＴＰ３、ＴＰ４及びＴＰ５がそれぞれ、対応する位置に設けられた端子ＴＱ１、ＴＱ２、ＴＱ３、ＴＱ４及びＴＱ５に接続されることになる。
本実施形態の中間基板１０を用いることで、プリント基板２０Ａの端子とプリント基板２０Ｂの端子とを所望の接続関係に設定することが可能である。そのため、隣接するプリント基板間において、対応する端子位置に配置された端子を互いに異なった目的で使用することができる。したがって、複数の小型プリント基板が積層された積層プリント基板において、端子位置が標準化されていても、隣接するプリント基板間で端子間の接続関係を所望の関係に設定することが可能である。
図９は、上述した中間基板１０、プリント基板２０及び異方導電性部材３０を積層した積層プリント基板の構成を模式的に示した図である。プリント基板２０には、電子部品２１及び配線パターン２２等が設けられている。上述した構成を有する中間基板１０を用いることにより、積層されたプリント基板２０間において、電子部品２１及び配線パターン２２等を適切に接続することが可能である。
図１０は本実施形態に係る中間基板の第２の主面の構成の変更例を模式的に示した平面図である。本変更例では、配線ＷＢがスルー導電部ＴＨと予め電気的に接続されている。第１の主面については、上述した実施形態と同様である。このように、一方の主面（図１０の例では、第２の主面）において、配線ＷＢがスルー導電部ＴＨと予め電気的に接続されていてもよい。
（実施形態２）
次に、第２の実施形態について説明する。なお、基本的な事項は第１の実施形態と同様であるため、第１の実施形態で説明した事項の説明は省略する。
図１１は、第２の実施形態に係る中間基板の第１の主面の構成を模式的に示した平面図である。図１２は、第２の実施形態に係る中間基板の第２の主面の構成を模式的に示した平面図である。
本実施形態では、第１の配線ＷＡ１〜ＷＡ５それぞれは、対応するグループそれぞれに含まれるスルー導電部ＴＨxyと、接続部ＣＡxyによって電気的に接続されている。具体的には、第１の配線ＷＡ１は、接続部ＣＡ11〜ＣＡ15によってスルー導電部ＴＨ11〜ＴＨ15に接続されている。第１の配線ＷＡ２は、接続部ＣＡ21〜ＣＡ25によってスルー導電部ＴＨ21〜ＴＨ25に接続されている。第１の配線ＷＡ３は、接続部ＣＡ31〜ＣＡ35によってスルー導電部ＴＨ31〜ＴＨ35に接続されている。第１の配線ＷＡ４は、接続部ＣＡ41〜ＣＡ45によってスルー導電部ＴＨ41〜ＴＨ45に接続されている。第１の配線ＷＡ５は、接続部ＣＡ51〜ＣＡ55によってスルー導電部ＴＨ51〜ＴＨ55に接続されている。
本実施形態では、第２の配線ＷＢ１〜ＷＢ５それぞれは、対応するグループそれぞれに含まれるスルー導電部ＴＨxyと、接続部ＣＡxyによって電気的に接続されている。具体的には、第２の配線ＷＢ１は、接続部ＣＢ11〜ＣＢ51によってスルー導電部ＴＨ11〜ＴＨ51に接続されている。第２の配線ＷＢ２は、接続部ＣＢ12〜ＣＢ52によってスルー導電部ＴＨ12〜ＴＨ52に接続されている。第２の配線ＷＢ３は、接続部ＣＢ13〜ＣＢ53によってスルー導電部ＴＨ13〜ＴＨ53に接続されている。第２の配線ＷＢ４は、接続部ＣＢ14〜ＣＢ54によってスルー導電部ＴＨ14〜ＴＨ54に接続されている。第２の配線ＷＢ５は、接続部ＣＢ15〜ＣＢ55によってスルー導電部ＴＨ15〜ＴＨ55に接続されている。
本実施形態では、必要な箇所においてのみ、第１の配線ＷＡとスルー導電部ＴＨとを接続部ＣＡによって接続し、第２の配線ＷＢとスルー導電部ＴＨとを接続部ＣＢによって接続する。接続が必要でない箇所については、接続部ＣＡ及び接続部ＣＢをレーザー等によって切断する。
上述したような構成であっても、第１の実施形態の図８で示した構成と同様に、プリント基板２０Ａの端子ＴＰ１〜ＴＰ５とプリント基板２０Ｂの端子ＴＱ１〜ＴＱ５とを所望の接続関係に設定することが可能である。したがって、本実施形態においても第１の実施形態と同様の効果をえることが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…中間基板 ２０、２０Ａ、２０Ｂ…プリント基板
２１…電子部品 ２２…配線パターン
３０、３０Ａ、３０Ｂ…接続部材
ＳＢ…基板本体 ＴＨ…スルー導電部
ＷＡ…第１の配線 ＷＢ…第２の配線
ＴＡ…第１の端子 ＴＢ…第２の端子
ＴＰ…第３の端子 ＴＱ…第４の端子
ＣＴＡ、ＣＴＢ…接続部 ＣＷＡ、ＣＷＢ…接続部
ＣＳＡ、ＣＳＢ…ハンダ部 ＣＡ、ＣＢ…接続部

Claims (8)

  1. 第１の主面から第２の主面に貫通する複数のスルーホールを有する基板本体と、
    前記複数のスルーホール内に設けられた複数のスルー導電部であって、複数の第１のグループにグループ分けされるとともに前記第１のグループとは異なる複数の第２のグループにグループ分けされる複数のスルー導電部と、
    前記第１の主面上に設けられ、前記複数の第１のグループそれぞれに対して設けられた複数の第１の配線と、
    前記第２の主面上に設けられ、前記複数の第２のグループそれぞれに対して設けられた複数の第２の配線と、
    前記第１の主面上に設けられ、前記複数の第１の配線それぞれに接続された複数の第１の端子と、
    前記第２の主面上に設けられ、前記複数の第２の配線それぞれに接続された複数の第２の端子と、
    を備えることを特徴とする配線切り替え用の中間基板。
  2. 前記複数のスルー導電部は、格子状に配列されている
    ことを特徴とする請求項１に記載の中間基板。
  3. 前記第１の配線それぞれは、対応するグループに含まれる前記スルー導電部と間隔を空けて設けられている
    ことを特徴とする請求項１に記載の中間基板。
  4. 前記第１の配線それぞれは、対応するグループに含まれる前記スルー導電部と接続部材を介して接続されている
    ことを特徴とする請求項１に記載の中間基板。
  5. 前記第１の主面及び前記第２の主面に対して垂直な方向から見て、前記第１の配線と前記第２の配線とは互いに交差している
    ことを特徴とする請求項１に記載の中間基板。
  6. 前記第１の主面及び前記第２の主面に対して垂直な方向から見て、前記第１の端子と前記第２の端子とは同じ位置に設けられている
    ことを特徴とする請求項１に記載の中間基板。
  7. 請求項１に記載の中間基板と、
    請求項１に記載の複数の第１の端子それぞれに電気的に接続された複数の第３の端子を有する第１のプリント基板と、
    請求項１に記載の複数の第２の端子それぞれに電気的に接続された複数の第４の端子を有する第２のプリント基板と、
    を備え、
    前記第１のプリント基板と前記第２のプリント基板との間に前記中間基板が設けられ、
    所望の前記スルー導電部は、前記所望のスルー導電部が属するグループに対して設けられた前記第１の配線に電気的に接続されている
    ことを特徴とする積層プリント基板。
  8. 前記複数の第１の端子と前記複数の第３の端子との間に介在する第１の接続部材と、
    前記複数の第２の端子と前記複数の第４の端子との間に介在する第２の接続部材と、
    をさらに備えることを特徴とする請求項７に記載の積層プリント基板。
JP2018004773A 2018-01-16 2018-01-16 中間基板及び積層プリント基板 Pending JP2019125674A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018004773A JP2019125674A (ja) 2018-01-16 2018-01-16 中間基板及び積層プリント基板
US16/126,513 US10667395B2 (en) 2018-01-16 2018-09-10 Interposer substrate and multilayer printed substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018004773A JP2019125674A (ja) 2018-01-16 2018-01-16 中間基板及び積層プリント基板

Publications (1)

Publication Number Publication Date
JP2019125674A true JP2019125674A (ja) 2019-07-25

Family

ID=67214556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018004773A Pending JP2019125674A (ja) 2018-01-16 2018-01-16 中間基板及び積層プリント基板

Country Status (2)

Country Link
US (1) US10667395B2 (ja)
JP (1) JP2019125674A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161892A (ja) 1983-03-07 1984-09-12 株式会社日立製作所 パタ−ン配線基板
JPH0632489B2 (ja) 1984-12-21 1994-04-27 日本電気株式会社 スイツチ回路網における通話信号，制御信号の配線方式
EP0883173B1 (en) * 1996-09-12 2007-09-12 Ibiden Co., Ltd. Circuit board for mounting electronic parts
JP2011133431A (ja) 2009-12-25 2011-07-07 Gardian Japan Co Ltd 配線検査治具用変換盤及び配線検査治具

Also Published As

Publication number Publication date
US10667395B2 (en) 2020-05-26
US20190223290A1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
DE3787366T2 (de) Keramische/organische mehrschichtenanschlussplatte.
JP5516787B2 (ja) 回路基板
EP1192841B1 (de) Intelligentes leistungsmodul
JP5600428B2 (ja) メス型コネクタブロック及びコネクタ
EP1724832A3 (en) Multilayer module formed of modules stacked on top of each other and method of manufacturing the same
US20120247811A1 (en) Composite circuit board with fracturable structure
KR101947774B1 (ko) 중간 접속체, 중간 접속체를 구비한 반도체 장치, 및 중간 접속체의 제조 방법
DE102011080153A1 (de) Flexible verbindung von substraten in leistungshalbleitermodulen
CN102630120A (zh) 电连接盒的内部电路结构元件和使用该结构元件的电连接盒
DE102011006632A1 (de) Elektronikmodul
CN107155259B (zh) 一种柔性电路板及其制备方法
JP2006237320A (ja) フレキシブル実装基板
JP2006019336A (ja) フレキシブル配線基板
US10993328B2 (en) Module-embedded multilayer circuit board and method for manufacturing the same
JP2019145765A (ja) プリント回路基板
JP2019125674A (ja) 中間基板及び積層プリント基板
US9681537B2 (en) Method for producing a power printed circuit and power printed circuit obtained by this method
JP5115116B2 (ja) フレキシブル配線基板
CN103781281A (zh) 电路板及其制作方法
JPH08116147A (ja) リジット基板の接続構造
JP4635641B2 (ja) プリント回路板の接続構造
KR102494343B1 (ko) 인쇄회로기판
US6797889B1 (en) Assembly of power circuits and numerical data printed on a multilayer board
JP5874552B2 (ja) 接合部材
JP2006294944A (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210330