JPH02268456A - 半導体素子パッケージ - Google Patents

半導体素子パッケージ

Info

Publication number
JPH02268456A
JPH02268456A JP8969589A JP8969589A JPH02268456A JP H02268456 A JPH02268456 A JP H02268456A JP 8969589 A JP8969589 A JP 8969589A JP 8969589 A JP8969589 A JP 8969589A JP H02268456 A JPH02268456 A JP H02268456A
Authority
JP
Japan
Prior art keywords
resin
substrate
semiconductor
semiconductor element
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8969589A
Other languages
English (en)
Inventor
Masayuki Hida
雅之 飛田
Yoshihisa Kamitsuma
上妻 善寿
Katsuyuki Komata
小俣 勝之
Masayuki Kobayashi
正之 小林
Shinichiro Asai
新一郎 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denki Kagaku Kogyo KK filed Critical Denki Kagaku Kogyo KK
Priority to JP8969589A priority Critical patent/JPH02268456A/ja
Publication of JPH02268456A publication Critical patent/JPH02268456A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔座業上の利用分野〕 本発明は、半導体素子を搭載した基板を樹脂封止した半
導体素子パンケー7に関する。
〔従来の技術と課題〕
近年、LEI工の高密度高集積化や多機能化の要求か急
増し入出力端子ビン数の増加、すなわち多ビン化の要求
か多くなっている。そこで、これらに応じられる安価で
信頼性の高いパツケージの開発が望まれている。従来、
これらの多ピンパツケージのうち、挿入型としては王に
ビングリッドアレイパック−7が使用されている。ビン
グリッドアレイパツケージは、高信頓性?特徴とするセ
ラミック製タイプと、低価格を最も%徴とする樹脂製タ
イプに大別される。
樹脂製のピングリツドアレイパツケージ基板としては、
いわゆるガラスエポキシ樹脂基板やガラスビスマレイミ
ドトリアゾン系樹脂基板を使用することが多い。まtl
 これらの樹脂夷基板を用いる場合は、半導体素子を搭
載し、液状エポキシやシリコーン系の液状ボッティング
材でいわゆる樹脂封止するのが通例である。ところが、
これらの液状封止材は耐湿信頼性が不光分なためにパッ
ク−7としての改良が望まれている。
そこで、基板全体を樹脂で制止することに工って耐湿信
頼性を向上さセる試みがなされている。
友とえは、セラミック基板と封止枠体とをトランスファ
ー成形によって樹脂封止する方法(%公昭61−45.
379号公報)ま九は熱放散性に優れるセラミック製ま
友は金属製のプリント基板に半導体素子を搭載後、エポ
キシなどのボッティング封止材で封止してから基板全体
’k)ランスファー成形などで樹脂封止する方法(特開
昭61−51.852号公報)が矧られている。しかし
、これらのセラミック製基板や金属表基板を用いた場合
の樹脂封止は、従来のセラミック表バクケーゾはど優れ
た耐湿信頼性が得られず、ま九、製造工程が複雑になる
という欠点があった。
いつは9、樹脂基板にIOチップを実装し、該工○チッ
プを含む樹脂基板をトランスファーモールドにより樹脂
封止した樹脂封止型ピングリッドアレイが知られている
(%開昭62−244.139号公報および特開昭62
−244,140号公1ll)。
このように樹脂製の基板に半導体素子を搭載し、トラン
スファー成形で樹脂封止する方法は製造方法が単純であ
シ、大量生産に適する優れた方法である。しかしながら
、この方法で得られる半導体素子バククーS7は気密性
に間色がある。すなわち、従来の基板と封止樹脂との接
合が不充分な九めに、耐湿信頼性が低下する。本発明は
このような問題を解決し、耐湿信頼性に優れ九半導体素
子パククーンを提供すること?目的とする。
〔昧趙を解決するだめの手段〕
本発明者らは、上述の問題点を解決するため、に鋭、@
検討した結果、基板として熱可塑樹脂ケ生成分とするも
のを用い、この基atトランスファー成型で樹脂封止す
ると基板と封止樹脂との接合が完全になり、パッケージ
の耐湿信頼性が高くなることを見出した。すなわち、本
発明は熱可塑性樹脂を生成分とする基板に半導体素子を
搭載し、トランスファー成形で樹脂制止した半導体素子
パッケージである。
本発明で1要なのは、基板が熱可塑性樹脂を生成分とす
るものからなることである。熱可塑性樹脂りとしては、
示りフェニレンサルファイド、ポリエーテルイミド、液
晶ポリマー ポリスルホン、ポリエーテルスルホン、ポ
リイミドスルボン、ポリエーテルケトン、ポリエーテル
エーテルクトン、ポリイミド、ポリアミド、ポリアミげ
イミドなどから選ばれるものでおる。なかでも封止樹脂
との接着性と耐熱性の点からポリフェニレンサルファイ
ド、ポリエステルイずド、液晶ポリマーが好ましい。と
くに好1しくけポリフェニレンサルファイrでおり、下
記構造式の繰返し単位金90モム%以上含む欅番鼻 ものが最も好ましい。なお、使用する熱可塑性樹脂には
、メルク、俗塵7リカ、マイ刀、ガラスピーズなどの光
填剤や、ガラス繊維、シリカ繊維、アルずす線維などの
無機繊維やアラミドm維、セルロース繊維などの有機繊
維t−宮有さセることかできる。半導体素子とは多数の
素子をシリコン単結晶板上に形成した半導体チップま友
はトランスファ法 板には半導体素子に搭載する外、必要にLシ抵抗、また
、これら部品間の配線は金属箔ま九は金属線で行なりこ
とができる。不発明の半導体素子パッケージはとくにビ
ングリッドプレイ型のパッケージに適している。
トランス77−成形する封止樹脂は、半導体封止用エポ
キシ樹脂ヤフェノール樹脂、ポリイミド、シリコーン、
不飽和ポリエステル、シアリルフタレート、ポリアミド
などの熱硬化性樹脂のほか、ホリフエニレンサルファイ
ドJF+1リイミド、液晶ポリマーなどの熱可塑性樹脂
が使用できる。なかでも、特に半導体封止用エポキシ樹
脂が好ましい。
トランスファー成形は予熱し文材料をトランスファポッ
トと呼ばれる容器に投入し、茄熱軟化させるとともにプ
ランツヤで加圧して注入穴お工ひランナーを酔て金型に
移送させ、ここで便化させる方法である。
以下、本発明の半導体素子パッケージの大造法を第1図
〜第3図にL夛説明する。まず、必要に応じて多数の配
線用のビン1および配線箔21に備え九熱可塑性樹Ul
j を生成分とする基板3に半導体素子4を搭載し、半
導体素子と配線箔をt線5で接続する。つぎにトランス
ファー成形に↓り樹脂被覆6を設ける。突起Iは半導体
パツケー7?取扱うときの位置決め用のスタンドオフで
ある。
迅4囚は半導体素子4倉基版のビン1の取付面側に搭載
した例(いわゆるキャビテイタ゛ウンタイ7″)である
。第5図は樹脂被覆6を基板3の端面までとし、基板の
裏面の樹脂制止を省略した例でおる。
実施例 以下、実施例により本発明の半導体素子パッケージの製
造法お工び船湿信頼性試験結果?説明する。
熱可塑性樹脂としてポリフェニレンサルファイド(フィ
リップスペトローリアム社製、商品名Ryton 13
R−77)、ポリエーテルイミド(GK社製、商品名ウ
ルテム1000)および液晶ポリマー(ポリプラスチッ
クス社製、商品名ベクトラ)を用いた。特開昭62−1
94655号公報に記載されている方法、すなわち多数
の金属リードビン?知則的に配列し、かつそれらのまわ
υにおいて前記熱可塑性樹脂を成型することにニジ、前
記規則的に配列された金属リードビンから成る多数のイ
ンサートを貫通させた144ざンの熱可塑性樹脂基板を
装造した。
第6図に示すとおシ、対向するアルミニウム配線を有す
る評価用素子8をボンディングしたビングリッドアレイ
基板9を下部金型10にセットし、上部金型11を載せ
て金型組立体とし文。金型組立体をトランスファー成形
機に固定したのち、デードロ12から半導体封止用エポ
キシ樹1]Th ’i−注入し、トランスファー成形す
ることに=つでビングリッドアレイパッケージを得友。
これらのパッケージの1湿信頼性を評価するために、1
25℃の飽和加圧水蒸気下におくプレッシャークツカー
テスト及びこれに20Vのバイアス?かけるバイアスプ
レッシャークツカーテストにかけた。素子は各々のテス
トに20個ずつ用いて、アルミニウム配線の腐食による
オープン不良と成る素子の数の経時変化を調べ友。その
結果、本発明の半導体素子パッケージは、全て500時
間経過しても不良率はゼロであつ九。
〔発明の効果〕
上述のように、本発明の半導体素子パッケー7は耐湿信
頼性が高く、また、簡便に、かつ経済的に表造すること
ができる。
【図面の簡単な説明】
第1図および第2図は不発明の半導体素子パッケージの
製造途中の断面図である。第6図〜第5図は本発明の半
導体素子パッケージの断面図である。第6図は本発明の
半導体索子バクケ−7の製造に用いる金型の断面図であ
る。 符号 1・・・ビン       2・・・配線箔3・・・基
板       4・・・半導体素子5・・・電層  
     6・・・樹脂被覆7・・・突起      
8・・・評価用素子9・・・ビングリッドアレイ基板 10・・・下部金型   11・・・上部金型1 2 
・・ づr4−  ト ロ 特許出願人 電気化学工業株式会社

Claims (1)

    【特許請求の範囲】
  1. (1)熱可塑性樹脂を生成分とする基板に半導体素子を
    搭載し、トランスファー成形で樹脂封止した半導体素子
    パッケージ。
JP8969589A 1989-04-11 1989-04-11 半導体素子パッケージ Pending JPH02268456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8969589A JPH02268456A (ja) 1989-04-11 1989-04-11 半導体素子パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8969589A JPH02268456A (ja) 1989-04-11 1989-04-11 半導体素子パッケージ

Publications (1)

Publication Number Publication Date
JPH02268456A true JPH02268456A (ja) 1990-11-02

Family

ID=13977903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8969589A Pending JPH02268456A (ja) 1989-04-11 1989-04-11 半導体素子パッケージ

Country Status (1)

Country Link
JP (1) JPH02268456A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625944A (en) * 1992-12-30 1997-05-06 Interconnect Systems, Inc. Methods for interconnecting integrated circuits
JP2009146988A (ja) * 2007-12-12 2009-07-02 Fujitsu Ltd 配線基板の個片化方法およびパッケージ用基板
USRE44251E1 (en) 1996-09-12 2013-06-04 Ibiden Co., Ltd. Circuit board for mounting electronic parts
EP3435045A1 (en) * 2017-07-27 2019-01-30 ams AG Optical sensor package and method of producing same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625944A (en) * 1992-12-30 1997-05-06 Interconnect Systems, Inc. Methods for interconnecting integrated circuits
US5712768A (en) * 1992-12-30 1998-01-27 Interconnect Systems, Inc. Space-saving assemblies for connecting integrated circuits to circuit boards
USRE44251E1 (en) 1996-09-12 2013-06-04 Ibiden Co., Ltd. Circuit board for mounting electronic parts
JP2009146988A (ja) * 2007-12-12 2009-07-02 Fujitsu Ltd 配線基板の個片化方法およびパッケージ用基板
EP3435045A1 (en) * 2017-07-27 2019-01-30 ams AG Optical sensor package and method of producing same
WO2019020470A1 (en) * 2017-07-27 2019-01-31 Ams Ag OPTICAL SENSOR HOUSING AND METHOD FOR MANUFACTURING THE SAME
US11143550B2 (en) 2017-07-27 2021-10-12 Ams Ag Optical sensor package and method of producing same

Similar Documents

Publication Publication Date Title
US5399903A (en) Semiconductor device having an universal die size inner lead layout
US5736780A (en) Semiconductor device having circuit pattern along outer periphery of sealing resin and related processes
AU649139B2 (en) Arrangement for encasing a functional device, and a process for the production of same
US6064111A (en) Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package
US7037756B1 (en) Stacked microelectronic devices and methods of fabricating same
EP0660383B1 (en) Electronic device package
EP0645805B1 (en) Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
KR100630741B1 (ko) 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US5136366A (en) Overmolded semiconductor package with anchoring means
KR0158868B1 (ko) 반도체장치
US20060284319A1 (en) Chip-on-board assemblies
US20020090753A1 (en) Method for fabricating stacked chip package
JPH01315166A (ja) プラスチック封入材を用いた集積回路パッケージ
US6383292B1 (en) Semiconductor device encapsulators
JP2000208540A (ja) 薄型半導体チップスケ―ル・パッケ―ジを密封する方法
US4736012A (en) Semiconductor device
JPH02268456A (ja) 半導体素子パッケージ
JPS5848442A (ja) 電子部品の封止方法
KR0183009B1 (ko) 직접회로용 내부 댐바를 갖고 있는 포스트 성형 캐비티 패키지 및 이의 제조 방법
KR100237895B1 (ko) 저가 수지 몰드 반도체 장치
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
JPH05109927A (ja) 混成集積回路及びその製造方法
KR0167389B1 (ko) 반도체장치
KR100244089B1 (ko) 볼 그리드 어레이 반도체 패키지의 제조방법 및 그 구조
JP2002368030A (ja) 樹脂封止型半導体装置及びその製造方法