JPH01315166A - プラスチック封入材を用いた集積回路パッケージ - Google Patents

プラスチック封入材を用いた集積回路パッケージ

Info

Publication number
JPH01315166A
JPH01315166A JP1100329A JP10032989A JPH01315166A JP H01315166 A JPH01315166 A JP H01315166A JP 1100329 A JP1100329 A JP 1100329A JP 10032989 A JP10032989 A JP 10032989A JP H01315166 A JPH01315166 A JP H01315166A
Authority
JP
Japan
Prior art keywords
chip
integrated circuit
sealing material
plate member
frame part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1100329A
Other languages
English (en)
Inventor
Charles Cohn
コーン チャールズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH01315166A publication Critical patent/JPH01315166A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、対人材を使用して集積回路チップを保護する
集積回路パッケージに関する。
（従来技術および発明が解決しようとする問題点） 集積回路製造における最大の関心は集積回路チップの製
造に要求される各ステップに集められているが、上記チ
ップを含む様々な構成物をパッケージ内に組み込むこと
は、商業上は重要なプロセスである。集積回路チップの
製造後、電気的接続はもちろん処置が好都合となるよう
、該チップは下部の材料上に載置されなけらばならない
、ある技術では、上記チップを直接プリント回路板上に
載置する０通常、プリント回路板は少なくとも一つの主
表面上に金属パターンしたがって金属の配線パターンを
有し、このパターンの選択された部分は上記チップの適
所に電気的に接続される。別の技術では、チップをプラ
スチックバーケージのキャビティ内に載置するが、この
パッケージは、例えばプリント回路の母板上にｔｉされ
る。しかしながら、通常、これら両方の載置の技術にお
いては、チップを良くない効果から保護するため、例え
ばチップを周囲の大気から封止するため、いくつかのア
プローチが試みられている。セラミックも下部の材料と
して使用することがてきる。
このようなアプローチの１つのでは、上記チップ上にわ
たるエポキシ樹脂のかたまりを使用する。別のアプロー
チでは、チップ上にわたって固着されたプラスチックの
キャップを使用する９両方のアプローチとも不幸にも欠
点がある０例えば、エポキシのかたまり場合の不利な点
は、前記チップが囲まれる表面上でエポキシが不規則に
広がるという傾向を有することである。つまり、エポキ
シが流れ、この流れの方向も広がりも正確に制御するこ
とができない、さらに、当然のことながら、チップ上の
エポキシの厚さは正確に制御することができない、プラ
スチックキャップの使用は、これら欠点の両方ともを避
けることかできるが、不幸にも、必要な組み立てステッ
プの性質のせいでエポキシのかたまりの場合に比較して
実施費用がより高価なものとなる。さらに、有害な汚染
物質がキャップに入って上記チップに損傷を与えること
のないよう保証するため、キャップを適所に固着した後
に、このキャップは漏れ試験が行なわれなければならな
い、なぜなら、キャップと下部の材料との間は密封され
ていないからである。
（問題を解決するための手段） 本発明の集積回路パッケージは、複数の凹部を有する載
置板部材と、前記板部材上に載置されて前記板部材の選
択された部分に電気的に接続される集積回路チップと、
複数の保持ビンを有するフレーム部であって、前記凹部
内に保持ビンが入るように前記板部材上に載置されて前
記チップを囲うフレーム部と、前記フレーム部内に設け
られた対人材と、を具備する。
（実施例） 代表的なパッケージが第１図の断面図において示されて
いる。明快のため、パッケージの各要素は縮尺どうりに
は描かれていない。載置板部材ｌと、集積回路チップ３
と、前記載置板部材および前記チップの間の複数の電導
線５と、対人材用フレーム部７と、が描かれている。対
人材用フレーム部内には対人材９がある。４！載置板材
は、複数の凹部１１を有し、上記フレーム部は前記四部
と組み合わされる複数の保持ビン１３を有する０通常、
載置板部材は集積回路板又はセラミックの支持体である
。
公知の技術を用いて１例えばプリント回路板に、チップ
をワイヤボンディングしたり取り付けた後、対人材用フ
レーム部が当業者に周知の技術を用いてプリント回路板
上に載置される。そして、対人材（例えば液体状のエポ
キシ樹脂、）は、フレーム部のほぼ頂部の高さになるま
で計量配分されるか、又はチップが大気から適当に封止
されるまで計量配分される。プリント回路板上への対人
材用フレーム部の正確な配置は、対人材用フレーム部上
に設けられた複数のビンを受は入れる（つまり、上記ビ
ンと組み合わせられる）ように構成された板部材上の複
数の凹部によって、容易に可滝となる。
この保持ビンに対してフレーム部の反対側には複数の突
起か設けられることが望ましく、この突起は封人材とこ
のパッケージを載置する母板との間に空隙ができるよう
にする。このパッケージはチップとともに載置され、封
人材の表面が母板に対面する。この空隙は、突起により
て空間を生じさせたものであるため、必要となったとき
にパッケージ下部の清浄を行なうことを容易にする。
フレーム部に使用する材料については重要な問題ではな
く、当業者ならば適烏な材料を選択することができる０
代表的な材料はポリフェニレンサルファイド（ｐｏｌｙ
ｐｈｅｎｙｌｅｎｅ　５ｕｌｆｉｄｅ）等の耐熱性可塑
材である。
第２図は１本発明によるプラスチックフレーム部の等角
図で、複数の保持ビン１３と複数の球状の突起１７とを
示している。
【図面の簡単な説明】
第１図は、本発明による集積回路パッケージの断面図で
ある。 第２図は１本発明による代表的プラスチ・ンクフレーム
部の等角図である。 （主要部分の符号の説明） １　−−−−一　板部材 ３−−−−一　集積回路チップ ５−−−−一　電導線 ７−−−−一　対人材用フレーム部 ９−−−−一　封人材

Claims (1)

  1. 【特許請求の範囲】 １、少なくとも１つの主表面に金属パターンと複数の凹
    部とを有する載置用板部材（１）と、前記板部材（１）
    上に載置された集積回路チップ（３）と、 前記チップから前記載置用板部材（１）上の前記金属パ
    ターンへのびる複数の電導線（Ｓ）と、 前記チップ（３）を囲み、前記凹部内に入る複数の保持
    ピン（１７）を有する封入材用フレーム部（７）と、 前記封入材用フレーム部（７）内に配置さ れ、前記チップ（３）を周囲の空気に対して封止する封
    入材（９）とからなる集積回路パッケージ。 ２、前記載置板部材（１）はプリント回路板からなるこ
    とを特徴とする請求項１に記載の集積回路パッケージ。 ３、前記載置板部材（１）はセラミックの支持体からな
    ることを特徴とする請求項１に記載の集積回路パッケー
    ジ。 ４、前記封入材（９）は前記封入材用フレーム部（７）
    の表面とほぼ同水準の表面を有していることを特徴とす
    る請求項１に記載の集積回路パッケージ。
JP1100329A 1988-04-21 1989-04-21 プラスチック封入材を用いた集積回路パッケージ Pending JPH01315166A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/184,214 US4916522A (en) 1988-04-21 1988-04-21 Integrated circuit package using plastic encapsulant
US184,214 1988-04-21

Publications (1)

Publication Number Publication Date
JPH01315166A true JPH01315166A (ja) 1989-12-20

Family

ID=22676012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1100329A Pending JPH01315166A (ja) 1988-04-21 1989-04-21 プラスチック封入材を用いた集積回路パッケージ

Country Status (5)

Country Link
US (1) US4916522A (ja)
EP (1) EP0338728B1 (ja)
JP (1) JPH01315166A (ja)
CA (1) CA1301370C (ja)
DE (1) DE68908940T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021125A (ja) * 2011-07-11 2013-01-31 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2014103186A (ja) * 2012-11-19 2014-06-05 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136267A (ja) * 1989-10-20 1991-06-11 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2560895B2 (ja) * 1990-07-25 1996-12-04 三菱電機株式会社 Ｉｃカードの製造方法およびｉｃカード
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
US5539151A (en) * 1992-09-25 1996-07-23 Vlsi Technology, Inc. Reinforced sealing technique for an integrated-circuit package
TW272311B (ja) * 1994-01-12 1996-03-11 At & T Corp
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
US5787569A (en) * 1996-02-21 1998-08-04 Lucent Technologies Inc. Encapsulated package for power magnetic devices and method of manufacture therefor
US5952716A (en) 1997-04-16 1999-09-14 International Business Machines Corporation Pin attach structure for an electronic package
US6541701B1 (en) 2000-06-30 2003-04-01 Cisco Technology, Inc. Containment fence apparatus and potting method
US7426780B2 (en) * 2004-11-10 2008-09-23 Enpirion, Inc. Method of manufacturing a power module
US7276998B2 (en) * 2004-11-10 2007-10-02 Enpirion, Inc. Encapsulated package for a magnetic device
US7256674B2 (en) * 2004-11-10 2007-08-14 Enpirion, Inc. Power module
US7462317B2 (en) * 2004-11-10 2008-12-09 Enpirion, Inc. Method of manufacturing an encapsulated package for a magnetic device
US8139362B2 (en) * 2005-10-05 2012-03-20 Enpirion, Inc. Power module with a magnetic device having a conductive clip
US7688172B2 (en) * 2005-10-05 2010-03-30 Enpirion, Inc. Magnetic device having a conductive clip
US8631560B2 (en) * 2005-10-05 2014-01-21 Enpirion, Inc. Method of forming a magnetic device having a conductive clip
US8701272B2 (en) * 2005-10-05 2014-04-22 Enpirion, Inc. Method of forming a power module with a magnetic device having a conductive clip
KR101391925B1 (ko) * 2007-02-28 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형
US8018315B2 (en) 2007-09-10 2011-09-13 Enpirion, Inc. Power converter employing a micromagnetic device
US7544995B2 (en) * 2007-09-10 2009-06-09 Enpirion, Inc. Power converter employing a micromagnetic device
US7920042B2 (en) * 2007-09-10 2011-04-05 Enpirion, Inc. Micromagnetic device and method of forming the same
US7955868B2 (en) * 2007-09-10 2011-06-07 Enpirion, Inc. Method of forming a micromagnetic device
US7952459B2 (en) * 2007-09-10 2011-05-31 Enpirion, Inc. Micromagnetic device and method of forming the same
US8133529B2 (en) 2007-09-10 2012-03-13 Enpirion, Inc. Method of forming a micromagnetic device
JP5081578B2 (ja) * 2007-10-25 2012-11-28 ローム株式会社 樹脂封止型半導体装置
US8541991B2 (en) 2008-04-16 2013-09-24 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US9246390B2 (en) * 2008-04-16 2016-01-26 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8692532B2 (en) 2008-04-16 2014-04-08 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8686698B2 (en) * 2008-04-16 2014-04-01 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8266793B2 (en) * 2008-10-02 2012-09-18 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US8339802B2 (en) * 2008-10-02 2012-12-25 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US9054086B2 (en) * 2008-10-02 2015-06-09 Enpirion, Inc. Module having a stacked passive element and method of forming the same
US8153473B2 (en) * 2008-10-02 2012-04-10 Empirion, Inc. Module having a stacked passive element and method of forming the same
US8698463B2 (en) * 2008-12-29 2014-04-15 Enpirion, Inc. Power converter with a dynamically configurable controller based on a power conversion mode
US9548714B2 (en) 2008-12-29 2017-01-17 Altera Corporation Power converter with a dynamically configurable controller and output filter
US8867295B2 (en) 2010-12-17 2014-10-21 Enpirion, Inc. Power converter for a memory module
US9509217B2 (en) 2015-04-20 2016-11-29 Altera Corporation Asymmetric power flow controller for a power converter and method of operating the same
KR101740014B1 (ko) * 2015-06-15 2017-05-26 주식회사 아이티엠반도체 압력센서장치 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59105342A (ja) * 1982-12-08 1984-06-18 Rohm Co Ltd 半導体素子の封止方法
JPS6214742B2 (ja) * 1982-09-09 1987-04-03 Misawa Homes Co

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1590767A1 (de) * 1966-11-09 1970-05-06 Telefunken Patent Klimafest gekapselte,druckempfindliche Bauteile der Elektronik und Fernmeldetechnik
GB1397181A (en) * 1973-01-16 1975-06-11 Lucas Electrical Co Ltd Film circuit assemblies
US3909838A (en) * 1973-08-01 1975-09-30 Signetics Corp Encapsulated integrated circuit and method
US3877064A (en) * 1974-02-22 1975-04-08 Amp Inc Device for connecting leadless integrated circuit packages to a printed-circuit board
US3959874A (en) * 1974-12-20 1976-06-01 Western Electric Company, Inc. Method of forming an integrated circuit assembly
US4100675A (en) * 1976-11-01 1978-07-18 Mansol Ceramics Company Novel method and apparatus for hermetic encapsulation for integrated circuits and the like
JPS53106872A (en) * 1977-10-05 1978-09-18 Toray Industries Production of fiber sheet article
CH619333A5 (en) * 1977-11-01 1980-09-15 Faselec Ag Process for covering a flat component with a polymer
JPS60210858A (ja) * 1984-04-04 1985-10-23 Matsushita Electric Ind Co Ltd フラツトパツケ−ジｌｓｉ
JPS6123346A (ja) * 1984-07-11 1986-01-31 Fujitsu Ltd 電子冷却低雑音増幅器
JPH0658939B2 (ja) * 1984-07-20 1994-08-03 株式会社日立製作所 半導体装置
JPS6179237A (ja) * 1984-09-26 1986-04-22 Hitachi Ltd 半導体装置
US4616406A (en) * 1984-09-27 1986-10-14 Advanced Micro Devices, Inc. Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
US4658331A (en) * 1985-09-09 1987-04-14 Tektronix, Inc. Mounting an integrated circuit chip to an etched circuit board
US4778641A (en) * 1986-08-11 1988-10-18 National Semiconductor Corporation Method of molding a pin grid array package
US4791075A (en) * 1987-10-05 1988-12-13 Motorola, Inc. Process for making a hermetic low cost pin grid array package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214742B2 (ja) * 1982-09-09 1987-04-03 Misawa Homes Co
JPS59105342A (ja) * 1982-12-08 1984-06-18 Rohm Co Ltd 半導体素子の封止方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021125A (ja) * 2011-07-11 2013-01-31 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2014103186A (ja) * 2012-11-19 2014-06-05 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置

Also Published As

Publication number Publication date
CA1301370C (en) 1992-05-19
US4916522A (en) 1990-04-10
DE68908940D1 (de) 1993-10-14
EP0338728B1 (en) 1993-09-08
DE68908940T2 (de) 1994-01-05
EP0338728A3 (en) 1990-06-13
EP0338728A2 (en) 1989-10-25

Similar Documents

Publication Publication Date Title
JPH01315166A (ja) プラスチック封入材を用いた集積回路パッケージ
US4870224A (en) Integrated circuit package for surface mount technology
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
KR100190981B1 (ko) 편면수지 봉지형 반도체장치의 제조방법 및 이에 사용되는 캐리어 프레임
EP0268181A1 (en) Plastic molded pin grid chip carrier package
CA1266725A (en) Integrated circuit chips mounting and packaging assembly
US4916523A (en) Electrical connections via unidirectional conductive elastomer for pin carrier outside lead bond
JPH05343588A (ja) 一部モールド型ｐｃｂチップキャリヤタイプパッケージ
JPS63128736A (ja) 半導体素子
KR950025961A (ko) 반도체장치 및 그 제조방법
GB2057757A (en) Moulded lead frame dual in-line package and fabrication method therefor
KR950004467A (ko) 반도체장치 및 그 제조방법
US6177722B1 (en) Leadless array package
KR100226335B1 (ko) 플라스틱 성형회로 패키지
KR20010062698A (ko) 반도체 장치
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
JPS59107551A (ja) 半導体装置
KR100237895B1 (ko) 저가 수지 몰드 반도체 장치
JPH07161910A (ja) 樹脂封止型半導体装置
KR0145641B1 (ko) 반도체 집적 회로 장치
JPH02229461A (ja) 半導体装置
USH13H (en) Connecting a flat-pack-packaged chip to a printed circuit board
KR960011856B1 (ko) 반도체패키지,그보관에적합한트레이및그테스트에적합한테스트소켓
KR960005965A (ko) 반도체 장치
JPH047865A (ja) リードフレームおよびそれを用いた半導体集積回路装置