KR100584066B1 - 액티브 매트릭스 기판 및 표시 장치 - Google Patents

액티브 매트릭스 기판 및 표시 장치 Download PDF

Info

Publication number
KR100584066B1
KR100584066B1 KR1020040107680A KR20040107680A KR100584066B1 KR 100584066 B1 KR100584066 B1 KR 100584066B1 KR 1020040107680 A KR1020040107680 A KR 1020040107680A KR 20040107680 A KR20040107680 A KR 20040107680A KR 100584066 B1 KR100584066 B1 KR 100584066B1
Authority
KR
South Korea
Prior art keywords
electrode
storage capacitor
signal line
electrodes
scan signal
Prior art date
Application number
KR1020040107680A
Other languages
English (en)
Other versions
KR20050077727A (ko
Inventor
야기도시후미
쯔바따도시히데
다께우찌마사노리
히사다유꼬
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20050077727A publication Critical patent/KR20050077727A/ko
Application granted granted Critical
Publication of KR100584066B1 publication Critical patent/KR100584066B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 액티브 매트릭스 기판은, 도전성 이물질이나 절연막의 핀홀에 의한 축적 용량 전극 간의 단락이나, 데이터 신호선과 축적 용량 상전극 간의 단락에 의해 발생되는 축적 용량 소자의 불량을 용이하게 수복하는 것이 가능한 것이다. 본 발명의 액티브 매트릭스 기판은, 기판 위의 주사 신호선과 데이터 신호선의 교점에 설치되고, 게이트 전극이 주사 신호선에 접속되며, 소스 전극이 데이터 신호선에 접속되고, 드레인 전극이 접속 전극에 접속된 박막 트랜지스터와, 축적 용량 배선과 적어도 절연막을 개재하여 대향하도록 설치되고, 접속 전극 및 화소 전극과 접속된 축적 용량 상전극을 구비한 액티브 매트릭스 기판으로서, 상기 축적 용량 상전극은, 축적 용량 배선과 대향하는 영역에서 3개 이상의 분할 전극으로 이루어지는 것인 액티브 매트릭스 기판이다.
축적 용량 배선, 분할 전극, 절연막, 화소 전극, 주사 신호선

Description

액티브 매트릭스 기판 및 표시 장치{ACTIVE MATRIX SUBSTRATE AND DISPLAY DEVICE}
도 1은 본 발명의 적합한 형태(Cs-on-Common 방식)에서의 액티브 매트릭스 기판의 일 화소의 구성을 도시하는 평면 모식도.
도 2는 도 1에 도시하는 액티브 매트릭스 기판을 선분 D-D'에 의해 절단한 단면을 나타내는 단면 모식도.
도 3은 본 발명의 적합한 형태(Cs-on-Gate 방식)에서의 액티브 매트릭스 기판의 일 화소의 구성을 도시하는 평면 모식도.
도 4는 종래의 액티브 매트릭스 기판의 일 화소의 구성을 도시하는 평면 모식도.
도 5는 도 4에 도시하는 액티브 매트릭스 기판을 선분 A-A'에 의해 절단한 단면을 나타내는 단면 모식도.
도 6은 제3 실시예에 나타내는 액티브 매트릭스 기판의 일 화소의 구성을 도시하는 평면 모식도.
도 7은 제4 실시예에 나타내는 액티브 매트릭스 기판의 일 화소의 구성을 도시하는 평면 모식도.
〈도면의 주요 부분에 대한 부호의 설명〉
21 : 화소 전극(굵은 선 내)
22 : 주사 신호선
22' : 인접하는(다음단) 주사 신호선
23 : 데이터 신호선
24 : 박막 트랜지스터(TFT)
25 : 접속 전극
25a∼25g : 축적 용량 상전극(분할 전극)
26a∼26c, 28 : 컨택트홀
27 : 축적 용량(공통) 배선(축적 용량 하전극)
31 : 절연 기판
32 : 게이트 전극
33 : 게이트 절연막
34 : 고저항 반도체층
36a : 소스 전극
36b : 드레인 전극
38 : 층간 절연막
51 : 화소 전극(굵은 선 내)
52 : 주사 신호선
53 : 데이터 신호선
54 : 박막 트랜지스터(TFT)
55 : 접속 전극
56 : 컨택트홀
57 : 축적 용량(공통) 배선(축적 용량 하전극)
61 : 절연 기판
62 : 게이트 전극
63 : 게이트 절연막
64 : 고저항 반도체층
66a : 소스 전극
66b : 드레인 전극
68 : 층간 절연막
98 : 막 잔존물
99 : (게이트 절연막의) 핀홀, 도전성 이물질
<관련 출원>
본원은 2004년 1월 28일에 출원된 일본 특허 출원 제2004-20488호 「액티브 매트릭스 기판 및 표시 장치」, 및 2004년 12월 2일에 출원된 일본국 특허 출원 제2004-349590호 「액티브 매트릭스 기판 및 표시 장치」를 기초로 하여, 우선권을 주장하는 것이다. 해당 출원의 내용은 그 전체가 본원중에 참조로서 포함되어 있 다.
본 발명은 액티브 매트릭스 기판 및 표시 장치에 관한 것이다. 보다 상세하게는, 액정층을 구동하기 위한 박막 트랜지스터와 축적 용량 소자를 각 화소에 배치한 액티브 매트릭스 기판, 및 액티브 매트릭스형 액정 표시 장치에 관한 것이다.
액티브 매트릭스 기판은, 액정 표시 장치, EL(일렉트로 루미네센스) 표시 장치 등의 액티브 매트릭스형 표시 장치에서 폭넓게 이용되고 있다. 이러한 액티브 매트릭스 기판을 이용한 종래의 액티브 매트릭스형 액정 표시 장치에서는, 기판 위에 교차하도록 배치된, 복수개의 주사 신호선과, 복수개의 데이터 신호선과의 각 교점에, 박막 트랜지스터(이하, 「TFT」라고도 함) 등을 설치하고, 상기 TFT 등의 스위칭 기능에 의해, 각 화소부에 화상 신호가 전달된다. 또한, 각 화소부에 축적 용량 소자를 설치하는 것에 대해서도 개시되어 있다(예를 들면, 일본 특개평6-95157호 공보 참조). 이러한 축적 용량 소자는, TFT가 오프 기간 중인 액정층의 자기 방전 또는 TFT의 오프 전류에 의한 화상 신호의 열화를 방지하고 있다. 또한, 축적 용량 소자는, TFT의 오프 시간 중의 영상 신호 유지뿐만 아니라, 액정 구동에서의 각종 변조 신호의 인가 경로 등에도 사용되어, 축적 용량 소자를 구비한 액정 표시 장치는 저소비 전력과 고화질을 실현할 수 있다.
여기서, 종래의 액티브 매트릭스 기판의 구조의 일례를 도면에 기초하여 설명한다.
도 4는, 종래의 액티브 매트릭스형 액정 표시 장치에 이용되는, 축적 용량 소자를 구비한 액티브 매트릭스 기판의 일 화소의 구성을 도시하는 평면 모식도이 다.
도 4에서, 액티브 매트릭스 기판에는, 복수의 화소 전극(51)이 매트릭스 형상으로 설치되고 있으며, 이들 화소 전극(51) 주위를 통해, 상호 교차하도록, 주사 신호를 공급하기 위한 주사 신호선(52)과, 데이터 신호를 공급하기 위한 데이터 신호선(53)이 제공되어 있다. 또한, 이들 주사 신호선(52)과 데이터 신호선(53)의 교차 부분에서, 화소 전극(51)에 접속되는 스위칭 소자로서의 TFT(54)가 설치되어 있다. 이 TFT(54)의 게이트 전극에는 주사 신호선(52)이 접속되어, 게이트 전극에 입력되는 주사 신호에 의해 TFT(54)가 구동 제어된다. 또한, TFT(54)의 소스 전극에는 데이터 신호선(53)이 접속되어, TFT(54)의 소스 전극에 데이터 신호가 입력된다. 또한, 드레인 전극에는 접속 전극(55)과, 접속 전극(55)을 통해 축적 용량 소자의 한쪽 전극(축적 용량 상전극)(55a)과, 컨택트홀(56)을 통해 화소 전극(51)이 접속되어 있다. 축적 용량(공통) 배선(57)은, 이 축적 용량 소자의 다른쪽 전극(축적 용량 하전극)으로서 기능한다.
도 5는, 도 4에 도시하는 액티브 매트릭스 기판을 선분 A-A'로 절단한 단면을 나타내는 단면 모식도이다.
도 5에서는, 글래스, 플라스틱 등의 투명 절연성 기판(절연 기판)(61) 상에, 주사 신호선(52)에 접속된 게이트 전극(62)이 설치되어 있다. 주사 신호선(52), 게이트 전극(62)은, 티탄, 크롬, 알루미늄, 몰리브덴 등의 금속막이나, 이들의 합금, 적층막으로 형성된다. 축적 용량 소자의 다른쪽 전극(축적 용량 하전극)을 구성하는 축적 용량(공통) 배선(57)은, 주사 신호선(52)이나 게이트 전극(62)과 동일 한 재료에 의해 형성되어 있다. 그 위를 피복하여 게이트 절연막(63)이 형성되어 있다. 게이트 절연막(63)은 질화 실리콘이나 산화 실리콘 등의 절연막에 의해 형성된다. 그 위에는, 게이트 전극(62)과 중첩되도록, 비정질 실리콘이나 폴리실리콘 등으로 이루어지는 고저항 반도체층(64)과, 또한 소스 전극(66a) 및 드레인 전극(66b)으로 되는, 인 등의 불순물을 도핑한 n+ 비정질 실리콘 등으로 이루어지는 저저항 반도체층이 형성된다. 또한, 소스 전극(66a)과 접속되도록, 데이터 신호선(53)이 형성되어 있다. 또한, 드레인 전극(66b)과 접속되도록, 접속 전극(55)이 설치되고, 접속 전극(55)은 연장되어, 축적 용량 소자의 한쪽 전극인 축적 용량 상전극(55a)을 구성하고, 화소 전극(51)과는 컨택트홀(56)을 통해 접속되어 있다. 데이터 신호선(53), 접속 전극(55), 축적 용량 상전극(55a)은 동일한 재료에 의해 형성되며, 티탄, 크롬, 알루미늄, 몰리브덴 등의 금속막이나, 이들의 합금, 적층막이 이용된다. 화소 전극(51)은, 예를 들면 ITO(산화 인듐 주석), IZO(산화 인듐 아연), 산화아연, 산화주석 등의 투명성을 갖는 도전막으로 형성된다. 컨택트홀(56)은, TFT(54), 주사 신호선(52), 데이터 신호선(53) 및 접속 전극(55)의 상부를 피복하도록 형성된 층간 절연막(68)을 관통하도록 형성되어 있다. 층간 절연막(68)의 재료로서는, 예를 들면 아크릴 수지나, 질화 실리콘, 산화 실리콘 등을 들 수 있다. 도 4, 도 5에 도시한 바와 같은 구조의 액티브 매트릭스 기판에 대해서 개시되어 있다(예를 들면, 일본 특개평9-152625호 공보 참조).
이러한 구조의 액티브 매트릭스 기판에서는, 제조 프로세스의 간략화, 제조 비용 저감을 목적으로 하므로, 축적 용량(공통) 배선(축적 용량 하전극)을 주사 신호선과 동일한 공정에서 형성하고, 축적 용량 상전극을 데이터 신호선이나 접속 전극과 동일한 공정에서 형성하고 있다. 또한, 도 5와 같이, 화소 전극을 층간 절연막의 위에 형성하면, 화소 전극을 각 신호선과 중첩시킬 수 있기 때문에, 고 개구율화를 도모할 수 있음과 함께, 또한 화소 전극으로의 각 신호선으로부터의 전계를 실드할 수 있는 효과도 있다. 이 때, 화소 전극과 드레인 전극의 접속은, 축적 용량(공통) 배선 또는 주사 신호선의 패턴 상의 층간 절연막에 컨택트홀을 형성하고, 화소 전극과 축적 용량 상전극을 접속하고, 접속 전극을 통함으로써 도통을 도모하고 있다. 컨택트홀의 위치는, 특히 축적 용량 상전극 상에 한정되는 것은 아니며, 접속 전극 상에서도 가능하지만, 도 4와 같이 축적 용량(공통) 배선의 패턴 상의 축적 용량 상전극에 형성하면, 새롭게 개구율을 떨어뜨리지 않아도 된다.
도 4, 도 5와 같은 액티브 매트릭스 기판의 축적 용량 소자에서는, 축적 용량 배선(축적 용량 하전극)과 축적 용량 상전극 사이의 절연층에 도전성 이물질이나 핀홀이 존재하면, 축적 용량 배선(축적 용량 하전극)과 축적 용량 상전극이 단락되어, 단락된 화소는 표시 화상에서 점 결함으로 되게 되는 점에서 개선의 여지가 있었다. 또한, 동일한 공정에서 형성되는 데이터 신호선과 축적 용량 상전극이 막 잔류물 결함 등에 의해 단락된 경우에도, 마찬가지의 점 결함으로 되어, 수복할 수 없다는 점에서 고안의 여지가 있었다.
이러한 점 결함에 대한 대책으로서, 축적 용량 배선을 화소 내에서 분할하는 방법이나, 축적 용량 배선에 용장선을 설치하는 방법이 개시되어 있다(예를 들면, 일본 특개평1-303415호 공보, 일본 특개평9-222615호 공보 참조).
일본 특개평1-303415호 공보에 개시되어 있는 축적 용량 배선을 화소 내에서 분할하는 방법에 의해, 축적 용량 배선을 용장화한 액티브 매트릭스 기판에서는, 축적 용량(공통) 배선의 일부가 화소 내에서 복선화되어 있으며, 또한, 축적 용량 배선(축적 용량 하전극)과 축적 용량 상전극 사이의 절연층에 도전성 이물질이나 핀홀이 존재하여, 단락되었을 때에, 단락된 축적 용량 배선(축적 용량 하전극)을, 레이저 등에 의해 파괴 분리할 수 있는 구조로 되어 있다.
그러나, 이들 방법에서는, 축적 용량 배선(축적 용량 하전극)과 축적 용량 상전극 사이의 절연층에 도전성 이물질이나 핀홀이 존재하여, 축적 용량 배선과 축적 용량 상전극이 단락되었을 때에, 단락된 축적 용량 배선(축적 용량 하전극)을 레이저 등에 의해 파괴 분리할 수 있지만, 절연막에 손상을 입히지 않고, 파괴 분리하는 것이 곤란한다는 점에서 개선의 여지가 있었다. 또한, 데이터 신호선과 동일한 공정에서 형성되는 축적 용량 상전극이, 데이터 신호선과 막이 잔존하는 등에 의해 단락된 경우에는, 축적 용량 상전극을 축적 용량 소자로서 기능시키면서, 단락된 축적 용량 상전극을 수복할 수는 없기 때문에, 점 결함으로 되게 된다는 점에서 고안의 여지가 있었다.
또한, 절연층을 개재하여 축적 용량 전극을 3층 이상으로 구성하는 방법도 개시되어 있다(예를 들면, 일본 특개평7-270824호 공보 참조). 이 방법에서는, 3층 이상 형성한 축적 용량 전극의 중간층의 전극(축적 용량 하전극)이 복수로 분할 되어 있으며, 각각이 컨택트홀을 통해 하층의 전극(축적 용량 하전극)과 접속되어 있다. 이것에 의해, 상층의 전극(축적 용량 상전극)과 단락된 중간층의 전극(축적 용량 하전극)을 레이저 등에 의해 하층의 전극(축적 용량 하전극)으로부터 파괴 분리할 수 있는 구조로 되어 있어서, 축적 용량 소자의 전극 사이에 단락이 발생한 경우, 레이저 등에 의해, 단락된 축적 용량 전극의 일부를 파괴 분리시킴으로써, 축적 용량 전극의 단락이 표시 품위에 영향을 미치지 않을 정도로 수복할 수 있다.
그러나, 이 방법에서는, 복수로 분할된 중간층의 축적 용량 하전극 각각이, 컨택트홀을 통해 하층의 축적 용량 하전극과 접속되며, 상층의 축적 용량 상전극이 화소 전극으로서 이용되는 구성이기 때문에, 제조 프로세스의 간략화 및 제조 비용 저감 등이 요구되고 있었다.
또한, 보조 용량 전극(축적 용량 상전극)이 접속 배선(접속 전극) 및 컨택트홀에 전기적으로 접속된 제1 영역과, 보조 용량 공통 배선(축적 용량 배선)과 중첩되지 않는 위치에 형성된 제3 영역과, 상기 제3 영역을 통해 제1 영역과 전기적으로 접속된 제2 영역을 갖는 액정 표시 장치가 개시되어 있다(예를 들면, 일본 특개2001-330850호 공보 참조). 이에 따르면, 제1 영역 및 제2 영역 중 어느 하나가 단락된 경우에는, 단락된 쪽의 영역을 파괴 분리함으로써, 한쪽 영역을 축적 용량 소자로서 기능시키는 것이 가능하다.
그러나, 데이터 신호선과 동일한 공정에서 형성되는 축적 용량 상전극은, 데이터 신호선과 막이 잔존하는 등에 의해 단락되기 쉬우며, 일본 특개2001-330850호 공보에 기재된 방법에서는, 제1 영역 및 제2 영역이 모두 단락된 경우에 수복할 수 없다는 점에서 고안의 여지가 있었다. 또한, 일본 특개 제2001-330850호 공보에 기재된 방법에서는, 축적 용량 소자의 일부인 보조 용량 전극의 제1 영역이, 데이터 신호선과 막이 잔존하는 등에 의해 단락된 경우나, 보조 용량 공통 배선(축적 용량 배선)과 핀홀이나 도전성 이물질 등에 의해 층간에서 단락된 경우에, 레이저 조사에 의해 제3 영역의 절단 부분 X1(일본 특개2001-330850호 공보의 도 1 참조) 및 접속 배선의 절단 부분 X3(일본 특개2001-330850호 공보의 도 1 참조)을 절단하고, 접속 배선과 제2 영역을 수정용 접속 전극을 통해 접속시키기 위한 접속점 Y1 및 Y2(일본 특개2001-330850호 공보의 도 1 참조)를 전기적으로 접속할 필요가 있기 때문에, 총 4 부분에 레이저 조사가 필요하였다. 그 때문에, 수복 시간이나 수복 공정을 단축시키는 데에 있어서, 아직 고안의 여지가 있었다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 도전성 이물질이나 절연막의 핀홀에 의한 축적 용량 전극 간의 단락이나, 데이터 신호선과 축적 용량 상전극 간의 단락에 의해 발생되는 축적 용량 소자의 불량을 용이하게 수복하는 것이 가능한 액티브 매트릭스 기판, 및 그것을 이용한 표시 장치를 제공하는 것을 목적으로 하는 것이다.
본 발명자들은, 축적 용량 소자의 불량을 용이하게 수복하는 것이 가능한 액티브 매트릭스 기판에 대하여 여러가지로 검토한 바, 축적 용량 상전극의 양단부가 동일한 공정에서 형성된 데이터 신호선과 단락되어 축적 용량 소자의 불량이 발생하는 것에 주목하였다. 그리고, 축적 용량 상전극을 3개 이상으로 분할함으로써, 양단부의 분할 전극이 데이터 신호선과 단락된 경우라도, 단락된 분할 전극을 전기적으로 분리하면, 나머지 분할 전극을 유효하게 기능시켜서, 축적 용량 소자의 기능을 유지시키는 것이 가능하게 되는 것에 상도하여, 본 발명에 도달한 것이다.
즉, 본 발명은, 기판 위의 주사 신호선과 데이터 신호선의 교점에 설치되고, 게이트 전극이 주사 신호선에 접속되며, 소스 전극이 데이터 신호선에 접속되고, 드레인 전극이 화소 전극에 접속된 박막 트랜지스터와, 축적 용량 배선과 적어도 절연막을 개재하여 대향하도록 설치된 축적 용량 상전극을 구비한 액티브 매트릭스 기판으로서, 상기 축적 용량 상전극은, 축적 용량 배선과 대향하는 영역에서 3개 이상의 분할 전극으로 이루어지는 것이고, 상기 분할 전극은 각각이 화소 전극에 접속되어 있는 액티브 매트릭스 기판이다. 덧붙여서, 본원 명세서에서의 「이상」, 「이하」는 해당 수치를 포함하는 것이다.
본 발명은 또한, 기판 위의 주사 신호선과 데이터 신호선의 교점에 설치되고, 게이트 전극이 주사 신호선에 접속되며, 소스 전극이 데이터 신호선에 접속되고, 드레인 전극이 접속 전극에 접속된 박막 트랜지스터와, 축적 용량 배선과 적어도 절연막을 개재하여 대향하도록 설치되고, 접속 전극 및 화소 전극과 접속된 축적 용량 상전극을 구비한 액티브 매트릭스 기판으로서, 상기 축적 용량 상전극은, 축적 용량 배선과 대향하는 영역에서 3개 이상의 분할 전극으로 이루어지는 것인 액티브 매트릭스 기판이다.
본 발명은 또한, 기판 위의 주사 신호선과 데이터 신호선의 교점에 설치되고, 게이트 전극이 주사 신호선에 접속되며, 소스 전극이 데이터 신호선에 접속되 고, 드레인 전극이 화소 전극에 접속된 박막 트랜지스터와, 주사 신호선과 적어도 절연막을 개재하여 대향하도록 설치된 축적 용량 상전극을 구비한 액티브 매트릭스 기판으로서, 상기 축적 용량 상전극은 주사 신호선과 대향하는 영역에서 3개 이상의 분할 전극으로 이루어지는 것이고, 상기 분할 전극은 각각이 화소 전극에 접속되어 있는 액티브 매트릭스 기판이다.
본 발명은 또한, 기판 위의 주사 신호선과 데이터 신호선의 교점에 설치되고, 게이트 전극이 주사 신호선에 접속되며, 소스 전극이 데이터 신호선에 접속되고, 드레인 전극이 접속 전극에 접속된 박막 트랜지스터와, 주사 신호선과 적어도 게이트 절연막을 개재하여 대향하도록 설치되고, 접속 전극 및 화소 전극과 접속된 축적 용량 상전극을 구비한 액티브 매트릭스 기판으로서, 상기 축적 용량 상전극은 주사 신호선과 대향하는 영역에서 3개 이상의 분할 전극으로 이루어지는 것인 액티브 매트릭스 기판이다.
〈실시예〉
본 발명의 액티브 매트릭스 기판은, 박막 트랜지스터와 축적 용량 상전극을 구비한 것이다. 이러한 박막 트랜지스터는, 기판 위의 주사 신호선과 데이터 신호선의 교점에 설치되고, 게이트 전극이 주사 신호선에 접속되며, 소스 전극이 데이터 신호선에 접속되고, 드레인 전극이 화소 전극 또는 접속 전극에 접속된 것이고, 복수개의 데이터 신호선에 동시에 공급되는 데이터 신호를, 데이터 신호선과 교차하는 복수개의 주사 신호선에 순차적으로 공급되는 주사 신호에 의해 샘플링시키기 위한 스위치로서 이용할 수 있다.
덧붙여서, 박막 트랜지스터의 드레인 전극이 화소 전극에 (직접) 접속된 형태에서, 드레인 전극과 화소 전극이 절연막을 개재하여 서로 다른 층에 설치되는 경우에는, 컨택트홀(층간을 도통시키는 도전 경로)을 통해 드레인 전극이 화소 전극에 접속된다. 또한, 드레인 전극이 접속 전극에 접속된 형태에서는, 축적 용량 상전극에 접속 전극 및 화소 전극이 접속된다. 이 경우, 접속 전극과 축적 용량 상전극이 접속되며, 접속 전극 및 축적 용량 상전극 중 적어도 한쪽과 화소 전극이 컨택트홀을 통해 접속되는 것이 바람직하다. 즉, 화소 전극은, 박막 트랜지스터 및 축적 용량 상전극과 전기적으로 접속되어 있으면, 접속 전극에 직접 접속되어 있어도 되며, 축적 용량 상전극에 직접 접속되어 있어도 된다.
상기 축적 용량 상전극은, 축적 용량 배선과 적어도 절연막을 개재하여 대향하도록 설치되고, 이들과 축적 용량 소자를 구성하는 것이다. 이러한 Cs-on-Common 방식에서의 축적 용량 배선의 바람직한 형태로서는, 주사 신호선과 평행하게 배치된 복수개의 축적 용량(공통) 배선으로 이루어지는 형태를 들 수 있다. 축적 용량 소자는, 축적 용량 상전극이 접속 전극 또는 화소 전극을 통하여 박막 트랜지스터에 접속되어 있기 때문에, 데이터 신호선에 공급된 데이터 신호를 보유할 수 있다. 축적 용량 상전극은, 일반적으로는 금속막 등의 도전막을 스퍼터링법에 의해 성막하여, 포토리소그래피, 에칭을 행함으로써 형성된다.
본 발명의 액티브 매트릭스 기판의 구성으로서는, 이러한 구성 요소를 필수로 하여 구성되는 것인 한, 그 밖의 구성 요소를 포함하고 있어도 되며 포함하고 있지 않아도 되며, 특별히 한정되는 것은 아니다.
본 발명에서의 축적 용량 상전극은, 축적 용량 배선과 대향하는 영역에서 3개 이상의 분할 전극으로 이루어지는 것이다. 즉, 축적 용량 상전극은, 축적 용량 배선의 패턴이 차지하는 영역에서 3개 이상으로 분할되어 있다. 여기서, 분할된 축적 용량 상전극의 각각(분할 전극)은, 축적 용량 상전극의 일부로서 축적 용량 소자를 구성하는 것이다. 따라서, 박막 트랜지스터의 드레인 전극이 화소 전극에 (직접) 접속된 형태에서는, 상기 분할 전극은 각각이 화소 전극에 접속된다. 드레인 전극이 접속 전극에 접속된 형태에서는, 접속 전극이 분할 전극 중 적어도 하나에 접속되어, 모든 분할 전극은 직접 컨택트홀을 통해 화소 전극과 접속되거나, 또는 접속 전극을 통해 화소 전극과 접속된다.
이러한 구성으로 함으로써, 축적 용량 배선과 축적 용량 상전극 사이의 절연막에 도전성 이물질이나 핀홀이 존재하여, 축적 용량 상전극이 축적 용량 배선과 단락되거나, 동일한 공정에서 형성된 데이터 신호선과 단락되기도 하게 되는 경우라도, 단락이 발생된 부위를 포함하는 분할 전극만을 절연 처리에 의해 전기적으로 분리함으로써, 나머지 분할 전극을 유효하게 기능시켜, 축적 용량 소자의 기능을 유지시키는 것이 가능하게 된다. 또, 축적 용량 상전극의 양단부는, 통상적으로는 데이터 신호선 등이 배치되어 단락이 발생되기 쉽지만, 본 발명에서는, 축적 용량 상전극이 3개 이상으로 분할되어 있음으로서, 양단부의 분할 전극 2개가 모두 단락이 발생된 경우라도, 절연 처리를 행하여 나머지 분할 전극을 유효하게 기능시켜, 축적 용량 소자의 기능을 유지시키는 것이 가능하게 된다. 이러한 액티브 매트릭스 기판은, 액정 표시 장치 등의 표시 장치의 화소 전극 기판으로서 이용하면, 축 적 용량 상전극의 단락에 기인하는 표시 화상에서의 점 결함의 발생을 효과적으로 억제할 수 있어서, 표시 장치의 표시 품위의 저하를 방지하여, 수율을 향상시킬 수 있는 것이며, 높은 패널 품위가 요구되는 대형 액정 텔레비전 등의 액정 패널에 적합하게 이용할 수 있는 것이다.
또한, 상기 분할 전극의 형상 및 배치 형태로서는 특별히 한정되는 것은 아니며, 예를 들면 사각형의 분할 전극을 3개 이상 배치한 형태, 1개의 틀 형상의 분할 전극의 프레임 내에, 사각형의 분할 전극을 2개 이상 병설한 형태 등을 들 수 있다.
본 발명에서의 축적 용량 상전극은, 주사 신호선과 적어도 게이트 절연막을 개재하여 대향하도록 설치되고, 주사 신호선과 대향하는 영역에서 3개 이상의 분할 전극으로 이루어지는 형태이어도 된다. 이러한 축적 용량 소자에서의 축적 용량 하전극으로서 주사 신호선을 이용하는 Cs-on-Gate 방식에서도, 축적 용량 하전극으로서 축적 용량 배선을 제공하는 Cs-on-Common 방식과 마찬가지로, 본 발명의 작용 효과를 얻는 것이 가능하다.
본 발명의 액티브 매트릭스 기판에서의 바람직한 형태에 대하여 이하에 설명한다.
본 발명에서, 접속 전극이 설치되는 경우, 상기 액티브 매트릭스 기판은, 분할 전극 각각에 대하여 접속 전극이 접속되며, 분할 전극이 단락된 경우에, 상기 분할 전극에 접속된 접속 전극이 분리되고, 상기 분할 전극과 다른 분할 전극이 전기적으로 분리된 것인 것이 바람직하다. 본 발명에서는 분할 전극이 단락된 경우 등의 필요에 따라 접속 전극의 일부를 레이저 등에 의해 파괴 분리함으로써, 임의의 단락된 분할 전극을 용이하게 전기적으로 분리할 수 있다. 또한, 본 발명에서, 접속 전극이 설치되지 않는 경우, 상기 액티브 매트릭스 기판은, 분할 전극이 각각 컨택트홀을 통해 화소 전극에 접속되며, 분할 전극이 단락된 경우에, 상기 분할 전극이 화소 전극으로부터 분리되어, 상기 분할 전극과 다른 분할 전극이 전기적으로 분리된 것인 것이 바람직하다. 이러한 액티브 매트릭스 기판을 표시 장치의 화소 전극 기판으로서 이용하면, 단락에 의한 점 결함이 정상 화소에 가까운 상태에서 수복되어 있다.
본 발명에서 접속 전극은, 2 이상의 경로를 갖는 것이 바람직하다. 이러한 접속 전극의 형태로서는, (1) 박막 트랜지스터와 접속된 1개의 접속 전극이 2개 이상으로 분기되어 축적 용량 상전극에 접속되는 형태, (2) 박막 트랜지스터와 접속된 2개 이상의 접속 전극이 1개로 합류하여 축적 용량 상전극에 접속되는 형태, (3) 박막 트랜지스터와 접속된 2개 이상의 접속 전극이 교가되거나, 또는 교가되지 않고 축적 용량 상전극에 접속되는 형태를 들 수 있으며, 그 중에서도, (3)의 형태가 바람직하다. 접속 전극을 이러한 형태로 함으로써, 박막 트랜지스터로부터의 데이터 신호가 2 이상의 도통 경로를 지나 축적 용량 상전극에 보내지게 되기 때문에, 접속 전극의 일부의 단선에 의해, 박막 트랜지스터와 축적 용량 상전극이 절연될 가능성을 저감할 수 있다. 이러한 액티브 매트릭스 기판을 액정 표시 장치 등의 표시 장치의 화소 전극 기판으로서 이용하면, 접속 전극의 단선에 기인하는 표시 화상에서의 점 결함의 발생을 효과적으로 억제할 수 있어서, 표시 장치의 표시 품위의 저하를 방지하여, 수율을 향상시킬 수 있다.
본 발명에서, 접속 전극이 설치되는 경우, 축적 용량 상전극은 적어도 하나의 분할 전극에 형성된 하나 이상의 컨택트홀을 통해 화소 전극과 접속되는 것이 바람직하다. 액정 표시 장치 등에 액티브 매트릭스 기판이 이용되는 경우에서, 컨택트홀의 형성부 및 축적 용량 상전극의 형성부는, 모두 개구부로서 이용하기 곤란하기 때문에, 이들을 기판 위의 동일한 장소에 설치함으로써, 개구율을 높일 수 있다. 컨택트홀로서는, 분할 전극과 화소 전극을 전기적으로 접속할 수 있는 것이면 특별히 한정되는 것은 아니며, 예를 들면, 분할 전극과 화소 전극이 절연막을 개재하여 설치되어 있는 경우이면, 절연막을 관통하는 관통 구멍의 내벽면에 금속 등의 도전성 재료를 형성한 것, 관통 구멍의 내부에 도전성 재료를 충전한 것 등을 들 수 있다.
본 발명에서, 접속 전극이 설치되는 경우, 상기 컨택트홀이 형성되는 분할 전극으로서는, 데이터 신호선과 분할 전극 간의 거리, 분할 전극의 형상 및 배치 형태 등에 따라 적절히 설정되면 되고, 컨택트홀의 바람직한 형태로서는, (1) 적어도 양단에 위치하는 분할 전극의 한쪽에 형성된 형태, (2) 양단에 위치하는 분할 전극 이외의 분할 전극에 형성된 형태, (3) 적어도 양단에 위치하는 분할 전극의 양쪽에 형성된 형태 등을 들 수 있다. 양단에 위치하는 분할 전극은, 데이터 신호선에 근접하는 경우가 많아 데이터 신호선과 단락되기 쉽지만, 컨택트홀이 형성되어 있지 않은 분할 전극과 데이터 신호선이 단락된 경우에는, 컨택트홀 상의 화소 전극을 제거할 필요는 없으며, 접속 전극의 일부를 레이저 등에 의해 파괴 분리함 으로써, 단락된 분할 전극을 다른 분할 전극으로부터 용이하게 전기적으로 분리할 수 있어서, 데이터 신호선과 박막 트랜지스터의 드레인 전극측의 단락을 수복할 수 있다. 한편, 컨택트홀이 형성된 분할 전극이 데이터 신호선과 단락된 경우에는, 이에 덧붙여서, 컨택트홀 상의 화소 전극을 제거하는 등의 방법에 의해, 데이터 신호선과 컨택트홀 상의 화소 전극 간의 단락을 수복하는 것이 필요하게 되어, 수복이 곤란한 경우가 있다.
상기 (1)의 형태에서는, 양단에 위치하는 분할 전극의 한측(다른쪽)에는, 컨택트홀이 형성되지 않는 것으로 되기 때문에, 컨택트홀이 형성된 분할 전극이 데이터 신호선과 단락될 가능성을 저감할 수 있다. 또한, 상기 (2)의 형태에서는, 양단에 위치하는 분할 전극의 양쪽에, 분할 전극이 설치되지 않는 것으로 되기 때문에, 컨택트홀이 형성된 분할 전극이 데이터 신호선과 단락할 가능성을 보다 효과적으로 저감할 수 있다. 한편, 상기 (3)의 형태는, 컨택트홀의 수를 많이 할 수 있어서, 축적 용량 상전극과 화소 전극과의 접속 신뢰성을 높일 수 있기 때문에, 데이터 신호선과 분할 전극 간의 거리가 큰 경우 등에 바람직하다.
또한, 상기 축적 용량 상전극으로서는, 축적 용량 상전극의 양단에 위치하는 분할 전극은, 그것 이외의 분할 전극보다도 축적 용량 배선 또는 주사 신호선과 대향하는 영역의 총 면적이 작은 것이 바람직하다. 이 경우, 양단에 위치하는 분할 전극 및 그것 이외의 분할 전극은 2개 이상으로 이루어지는 경우, 그 면적의 합계에 의해 비교한다. 이 형태에서는, 데이터 신호선과의 단락이 발생되기 쉬운 양단에 위치하는 분할 전극을 작게 함으로써, 이들 분할 전극이 단락되어 전기적으로 분리되는 경우라도, 축적 용량 소자의 용량 감소를 작게 할 수 있다. 또한, 양단에 위치하지 않은 분할 전극의 크기가 동일하면, 양단에 위치하는 분할 전극과 데이터 신호선 간의 간격을 크게 하여, 양단에 위치하는 분할 전극의 단락을 방지하는 것도 가능하게 된다.
또한, 본 발명에서, 접속 전극이 설치되는 경우, 상기 축적 용량 상전극으로서는, 컨택트홀이 형성되는 분할 전극의 면적이 작은 것이 바람직하다. 이것에 의해, 컨택트홀이 형성된 분할 전극과 축적 용량 배선 또는 주사 신호선 간의 단락 가능성을 저감할 수 있다. 그 중에서도, 축적 용량 상전극은, 축적 용량 배선 또는 주사 신호선과 대향하는 영역에서, 3개 이상의 분할 전극으로 이루어지며, 양단 이외에 위치하는 분할 전극에 형성된 하나 이상의 컨택트홀을 통해 화소 전극과 접속되고, 상기 컨택트홀이 형성된 분할 전극은, 양단에 위치하는 분할 전극보다도 축적 용량 배선 또는 주사 신호선과 대향하는 영역의 면적이 작은 것인 형태가 보다 바람직하다. 이 경우, 양단에 위치하는 분할 전극 중, 축적 용량 배선 또는 주사 신호선과 대향하는 영역의 면적이 가장 작은 분할 전극과, 컨택트홀이 형성된 분할 전극 중, 축적 용량 배선 또는 주사 신호선과 대향하는 영역의 면적이 가장 큰 분할 전극과의 사이에서 면적을 비교한다. 이 형태에서는, 컨택트홀이 형성되는 분할 전극의 면적이 작게 되어 있으며, 또한 양단에 위치하는 분할 전극의 양쪽에 컨택트홀이 형성되어 있지 않기 때문에, 컨택트홀이 형성된 분할 전극과, 축적 용량 배선 또는 주사 신호선, 및 데이터 신호선 간의 단락 가능성이 저감되어 있다. 보다 바람직하게는, 축적 용량 상전극은, 축적 용량 배선 또는 주사 신호선과 대향하는 영역에서, 3개 이상의 분할 전극으로 이루어지며, 양단 이외에 위치하는 분할 전극에 형성된 하나 이상의 컨택트홀을 통해 화소 전극과 접속되고, 상기 양단 이외에 위치하는 분할 전극은, 양단에 위치하는 분할 전극보다도 축적 용량 배선 또는 주사 신호선과 대향하는 영역의 면적이 작은 것인 형태이다. 이 경우, 양단에 위치하는 분할 전극 중, 축적 용량 배선 또는 주사 신호선과 대향하는 영역의 면적이 가장 작은 분할 전극과, 양단 이외에 위치하는 분할 전극 중, 축적 용량 배선 또는 주사 신호선과 대향하는 영역의 면적이 가장 큰 분할 전극과의 사이에서 면적을 비교한다.
본 발명은 또한, 상기 액티브 매트릭스 기판을 구비한 표시 장치이기도 하다. 이러한 표시 장치는, 상기 액티브 매트릭스 기판이 화소 전극 기판으로서 이용됨으로써, 축적 용량 상전극의 단락에 기인하는 표시 화상에서의 점 결함의 발생이 효과적으로 억제되어, 표시 품위의 저하를 방지할 수 있어서, 높은 수율로 제조할 수 있다. 그 중에서도, 상기 표시 장치는 액정 표시 장치인 것이 바람직하다.
본 발명의 액티브 매트릭스 기판은, 상술한 바와 같은 구성이기 때문에, 축적 용량 상전극이 축적 용량 배선 또는 주사 신호선과 대향하는 영역에서 3개 이상의 분할 전극으로 이루어짐으로써, 축적 용량 상전극이 절연막의 도전성 이물질이나 핀홀에 의해 축적 용량 배선 또는 주사 신호선과 단락되거나, 동일한 공정에서 형성된 데이터 신호선과 단락되기도 하게 되는 경우라도, 단락이 발생한 부위를 포함하는 분할 전극만을 절연 처리에 의해 전기적으로 분리함으로써, 나머지 분할 전극을 유효하게 기능시켜, 축적 용량 소자의 기능을 유지시키는 것이 가능하게 된 다. 또한, 축적 용량 상전극의 양단부는, 통상적으로는 데이터 신호선 등이 배치되어 단락이 발생되기 쉽지만, 양단부의 분할 전극 2개가 모두 단락이 발생된 경우라도, 절연 처리를 행하여 나머지 분할 전극을 유효하게 기능시켜서, 축적 용량 소자의 기능을 유지시키는 것이 가능하게 된다. 이러한 액티브 매트릭스 기판은, 액정 표시 장치 등의 표시 장치의 화소 전극 기판으로서 이용하면, 축적 용량 상전극의 단락에 기인하는 표시 화상에서의 점 결함의 발생을 효과적으로 억제할 수 있어서, 표시 장치의 표시 품위의 저하를 방지하여, 수율을 향상시킬 수 있는 것이며, 높은 패널 품위가 요구되는 대형 액정 텔레비전 등의 액정 패널에 적합하게 이용할 수 있는 것이다.
이하에 개재한 실시예를, 도면을 참조하여 본 발명을 보다 상세하게 설명하겠지만, 본 발명은 이들 실시예에만 한정되는 것은 아니다.
(제1 실시예)
제1 실시예에서는, 축적 용량 하전극으로서 축적 용량(공통) 배선을 형성하는 Cs-on-Common 방식으로 실시한 형태에 대하여, 도 1 및 도 2를 참조하여 설명한다.
도 1은, 본 발명의 적합한 형태에서의 액티브 매트릭스 기판의 일 화소의 구성을 도시하는 평면 모식도이며, 도 2는 도 1에 도시하는 액티브 매트릭스 기판을 선분 D-D'에 의해 절단한 단면을 나타내는 단면 모식도이다.
도 1에서, 액티브 매트릭스 기판에는, 복수의 화소 전극(21)이 매트릭스 형상으로 설치되고 있으며, 이들 화소 전극(21) 주위를 통해, 상호 교차하도록, 주사 신호를 공급하기 위한 각 주사 신호선(22)과, 데이터 신호를 공급하기 위한 데이터 신호선(23)이 제공되어 있다. 또한, 이들 주사 신호선(22)과 데이터 신호선(23)의 교차 부분에서, 화소 전극(21)에 접속되는 스위칭 소자로서의 TFT(24)가 설치되어 있다. 이 TFT(24)의 게이트 전극(32)에는 주사 신호선(22)이 접속되어, 게이트 전극(32)에 입력되는 주사 신호에 의해 TFT(24)가 구동 제어된다. 또한, TFT(24)의 소스 전극(36a)에는 데이터 신호선(23)이 접속되어, TFT(24)의 소스 전극(36a)에 데이터 신호가 입력된다. 또한, 드레인 전극(36b)에는 접속 전극(25)과, 접속 전극(25)을 통해 축적 용량 소자의 한쪽 전극(축적 용량 상전극)(25a, 25b 및 25c)과, 컨택트홀(26a)을 통해 화소 전극(21)이 접속되어 있다. 축적 용량(공통) 배선(27)은 이 축적 용량 소자의 다른쪽 전극(축적 용량 하전극)으로서 기능한다.
도 2에서, 글래스, 플라스틱 등의 투명 절연성 기판(절연 기판)(31) 상에, 주사 신호선(22)에 접속된 게이트 전극(32)이 설치되어 있다. 주사 신호선(22) 및 게이트 전극(32)은, 티탄, 크롬, 알루미늄, 몰리브덴 등의 금속막이나, 이들의 합금, 적층막으로 형성된다. 축적 용량 소자의 다른쪽 전극(축적 용량 하전극)을 구성하는 축적 용량(공통) 배선(27)은, 주사 신호선(22)이나 게이트 전극(32)과 동일한 재료에 의해 형성되어 있다. 이들 주사 신호선(22), 게이트 전극(32) 및 축적 용량(공통) 배선(27)의 위를 피복하여 게이트 절연막(33)이 형성되어 있다. 게이트 절연막(33)은, 질화 실리콘이나 산화 실리콘 등의 절연막에 의해 형성된다. 그 위에는, 게이트 전극(32)과 중첩되도록, 비정질 실리콘이나 폴리실리콘 등으로 이루어지는 고저항 반도체층(34)이 형성되고, 또한 그 위에는, 소스 전극(36a) 및 드 레인 전극(36b)으로 되는, 불순물을 도핑한 n+ 비정질 실리콘 등으로 이루어지는 저저항 반도체층이 형성되어 있다. 덧붙여서, 소스 전극(36a)과 접속하도록, 데이터 신호선(23)이 형성되어 있다. 또한, 드레인 전극(36b)과 접속하도록, 접속 전극(25)이 설치되고, 접속 전극(25)은 연장되어, 축적 용량 소자의 한쪽 전극인 축적 용량 상전극(25a, 25b, 25c)을 구성하고, 화소 전극(21)과는 컨택트홀(26a)을 통해 접속되어 있다. 데이터 신호선(23), 접속 전극(25), 축적 용량 상전극(25a, 25b, 25c)은, 동일한 재료로 형성되며, 티탄, 크롬, 알루미늄, 몰리브덴 등의 금속막이나, 이들의 합금, 적층막이 이용된다. 화소 전극(21)은, 예를 들면 ITO, IZO, 산화아연, 산화주석 등의 투명성을 갖는 도전막으로 형성된다. 컨택트홀(26a)은, TFT(24), 주사 신호선(22), 데이터 신호선(23) 및 접속 전극(25)의 상부를 피복하도록 형성된 층간 절연막(38)을 관통하도록 형성되어 있다. 층간 절연막(38)의 재료로서는, 예를 들면 아크릴 수지나, 질화 실리콘, 산화 실리콘 등을 들 수 있다.
축적 용량 소자의 한쪽 전극(축적 용량 상전극)(25a, 25b 및 25c)은, 축적 용량(공통) 배선(27)과 대향하는 영역, 즉, 전극이 축적 용량(공통) 배선(27)의 패턴과 중첩되어, 축적 용량 소자를 형성하는 영역에서, 3 분할되어 있다.
또한, 접속 전극(25)은, 축적 용량 상전극(25a, 25b, 25c) 중 어느 하나가 단락되었을 때에는, 단락된 축적 용량 상전극만을 TFT(24)의 드레인 전극(36b)으로부터 전기적으로 분리할 수 있도록, 축적 용량 상전극(25a, 25b, 25c) 각각에 접속되어 있다. 막 잔존물(98) 등에 의해 단락이 발생하였을 때에는, 접속 전극(25)의 절단 부분 K를 레이저 등에 의해 파괴 분리하면, 단락된 축적 용량 상전극을 용이하게 드레인 전극(36b)으로부터 분리할 수 있다.
또한, 컨택트홀(26a)은, 분할된 축적 용량 상전극에서, 데이터 신호선(23)과 접근한 축적 용량 상전극(25a, 25c) 이외의 부분에, 즉 축적 용량 상전극(25b)에만 형성되어 있다. 축적 용량 상전극(25a, 25c)은, 동일한 공정에서 형성되는 데이터 신호선(23)과 접근되기 때문에, 막 잔존물(99) 등에 의해, 축적 용량 상전극(25b)에 비해, 데이터 신호선(23)과 단락되기 쉽다. 따라서, 축적 용량 상전극(25a, 25c)에 컨택트홀을 형성한 경우, 그 축적 용량 상전극(25a 또는 25c)이 단락되면, 접속 전극(25)의 절단 부분 K에서 레이저 등에 의해 파괴 분리하고, 단락된 축적 용량 상전극(25a 또는 25c)을 드레인 전극(36b)으로부터 분리할 뿐만 아니라, 단락된 축적 용량 상전극(25a 또는 25c)에 위치하는 컨택트홀 상의 화소 전극(21)을 파괴 분리하게 되기 때문에, 화소 전극(21)을 단락된 축적 용량 상전극(25a 또는 25c)으로부터 분리하는 공정이 새롭게 필요하게 된다. 따라서, 컨택트홀(26a)을 단락이 발생되기 쉬운 축적 용량 상전극(25a, 25c)이 아니라, 축적 용량 상전극(25b)에 설치함으로써, 단락이 발생한 경우에 용이하게 수복할 수 있게 된다.
단, 컨택트홀(26a)에서의 화소 전극(21)의 ITO 등의 막을 커버리지가 좋게 접속하는 것이 어렵거나, 축적 용량 전극의 알루미늄 등의 금속막과 화소 전극의 ITO 등의 막 간의 접촉 저항이 크다는 등의 문제에 의해, 컨택트의 신뢰성이 염려될 경우에는, 축적 용량 상전극(25a 및/또는 25c)에도 컨택트홀을 형성하여도 된다.
또한, 컨택트홀(26a)을 형성하는 축적 용량 상전극(25b)의 축적 용량(공통) 배선(27)과의 중첩 면적은, 다른 축적 용량 상전극(25a, 25c)의 축적 용량(공통) 배선(27)과의 중첩 면적보다도 작게 하고 있다. 이러한 구조에 의하면, 다른 데이터 신호선(23)에 근접한 축적 용량 상전극(25a, 25c)보다도 중첩 면적이 작기 때문에, 도전성 이물질이나 핀홀(99)에 의한, 축적 용량 상전극(25b)과 축적 용량(공통) 배선(27)과의 게이트 절연막(33)을 통한 단락의 가능성을 작게 할 수 있다.
이하에, 제1 실시예의 도 1 및 2에 대한 변형예에 대하여, 보다 상세하게 설명한다.
제1 실시예에서, 축적 용량 상전극(25a, 25b, 25c)으로서는, 도 1에 도시한 바와 같이, 그 형상이 사변형으로 되어 있지만, 이것에 한정되지 않고, 삼각형, 반원형, 사다리꼴 등의 형상이어도 된다. 즉, 축적 용량 상전극은, 게이트 절연막(33) 위에, 축적 용량(공통) 배선(27)의 패턴에 중첩되도록 설치되고, 적어도, 데이터 신호선(23)에 근접하는 축적 용량 상전극을 다른 부분으로 분할되도록 하면 된다. 덧붙여서, 축적 용량 상전극은, 도 1에 도시한 바와 같이, 3 분할되어 축적 용량 상전극(25a, 25b, 25c)으로서 형성되어 있지만, 분할 수(N)는 이에 한정되지 않으며, N≥3이면 된다.
또한, 축적 용량(공통) 배선(27)으로서는, 상술한 바와 같이, 주사 신호선(22)이나 게이트 전극(32)과 동일한 재료로써 형성되어 있지만, 이에 한정되는 것은 아니다. 즉, 주사 신호선(22)이나 게이트 전극(32)의 형성 전후로, 다른 재료(예를 들면, ITO 등의 투명 도전막을 들 수 있음)를 이용하여, 축적 용량(공통) 배 선(27)을 형성하여도 된다.
제1 실시예에서는 또한, 도 1에 도시한 바와 같은 배선 패턴에 접속 전극(25)이 형성되어 있지만, 이것에 한정되는 것은 아니다. 즉, 접속 전극(25)은, 축적 용량 상전극(25a, 25b, 25c) 중 어느 하나가 단락되었을 때, 단락된 축적 용량 상전극만을 TFT(24)의 드레인 전극(36b)으로부터 전기적으로 분리할 수 있도록, 축적 용량 상전극(25a, 25b, 25c) 각각에, 드레인 전극(36b)에 연결되는 접속 전극(25)의 일부가 접속되어 있으면 된다.
또한, 축적 용량 소자를 구성하는 절연막으로서는, 도 2에 도시한 바와 같이, 게이트 절연막(33)만으로 되어 있지만, 이것에 한정되는 것은 아니다. 즉, 축적 용량(공통) 전극(27)의 위에, 게이트 절연막(33) 이외의 새로운 절연층을 게이트 절연막(33)의 전후로 형성하여도 된다.
(제2 실시예)
제2 실시예에서는, 축적 용량(공통) 배선을 배치하지 않고, 인접한 주사 신호선을 축적 용량 하전극으로서 사용하는 방법, 즉 Cs-on-Gate 방식으로 실시한 형태에 대하여, 도 3을 참조하여 설명한다.
도 3은, 본 발명의 적합한 형태에서의 액티브 매트릭스 기판의 일 화소의 구성을 도시하는 평면 모식도이다.
도 3에서, 액티브 매트릭스 기판에는 복수의 화소 전극(21)이 매트릭스 형상으로 설치되어 있으며, 이들 화소 전극(21) 주위를 통해, 상호 교차하도록, 주사 신호를 공급하기 위한 주사 신호선(22)과, 데이터 신호를 공급하기 위한 데이터 신 호선(23)이 제공되어 있다. 또한, 이들 주사 신호선(22)과 데이터 신호선(23)의 교차 부분에서, 화소 전극(21)에 접속되는 스위칭 소자로서의 TFT(24)가 설치되어 있다. 이 TFT(24)의 게이트 전극에는 주사 신호선(22)이 접속되어, 게이트 전극에 입력되는 주사 신호에 의해 TFT(24)가 구동 제어된다. 또한, TFT(24)의 소스 전극에는 데이터 신호선(23)이 접속되어, TFT(24)의 소스 전극에 데이터 신호가 입력된다. 또한, 드레인 전극에는 접속 전극(25)과, 접속 전극(25)을 통해 축적 용량 소자의 한쪽 전극(축적 용량 상전극)(25d, 25e, 25f 및 25g)과, 컨택트홀(26b, 26c)을 통해 화소 전극(21)이 접속되어 있다. 축적 용량 소자의 다른쪽 전극(축적 용량 하전극)으로서는 인접하는 주사 신호선(22')을 사용하고 있다.
축적 용량 소자의 한쪽 전극(축적 용량 상전극)(25d, 25e, 25f 및 25g)은, 인접하는 주사 신호선(22')과 대향하는 영역, 즉, 인접하는 주사 신호선(22')의 패턴과 중첩되어, 축적 용량 소자를 형성하는 영역에서, 4 분할되어 있다.
또한, 접속 전극(25)은, 축적 용량 상전극(25d, 25e, 25f 및 25g) 중 어느 하나가 단락되었을 때에는, 단락된 축적 용량 상전극만을 TFT(24)의 드레인 전극으로부터 전기적으로 분리할 수 있도록, 축적 용량 상전극(25d, 25e, 25f 및 25g) 각각에 접속되어 있다. 막 잔존물 등에 의해 단락이 발생하였을 때에는, 접속 전극(25)의 절단 부분 K를 레이저 등에 의해 파괴 분리하면, 단락된 축적 용량 상전극을 용이하게 드레인 전극으로부터 전기적으로 분리할 수 있다.
또한, 컨택트홀(26b, 26c)은, 분할된 축적 용량 상전극에서, 데이터 신호선(23)과 접근한 축적 용량 상전극(25d, 25g) 이외의 부분에, 즉 축적 용량 상전극 (25e, 25f)에만 형성되어 있다.
축적 용량 상전극(25d, 25g)은, 동일한 공정에서 형성되는 데이터 신호선(23)과 접근되기 때문에, 막 잔존물이나 도전성 이물질 등에 의해, 축적 용량 상전극(25e, 25f)에 비해, 데이터 신호선(23)과 단락되기 쉽다. 따라서, 축적 용량 상전극(25d, 25g)에 컨택트홀을 형성한 경우, 그 축적 용량 상전극(25d 또는 25g)이 단락되면, 단락된 축적 용량 상전극(25d 또는 25g)을 접속 전극(25)의 절단 부분 K에서 레이저 등에 의해 TFT(24)의 드레인 전극으로부터 파괴 분리할 뿐만 아니라, 단락된 축적 용량 상전극(25d 또는 25g) 상의 컨택트홀을 파괴 분리하게 되어, 화소 전극(21)으로부터도 분리하는 공정이 새롭게 필요하게 된다. 따라서, 컨택트홀(26b, 26c)을, 단락이 발생되기 쉬운 축적 용량 상전극(25d, 25g)이 아니라, 축적 용량 상전극(25e, 25f)에 형성함으로써, 단락이 발생한 경우에 용이하게 수복할 수 있게 된다.
단, 컨택트홀(26b, 26c)에서의 화소 전극(21)으로 되는 ITO 등의 막을 커버리지가 좋게 형성하기 어렵거나, 축적 용량 전극을 형성하는 알루미늄 등의 금속막과 화소 전극으로 되는 ITO 등의 막 간의 접촉 저항이 크다는 등의 문제에 의해, 컨택트의 신뢰성이 염려될 경우에는, 축적 용량 상전극(25d 및/또는 25g)에도 컨택트홀을 형성하여도 된다.
또한, 컨택트홀(26b, 26c)을 형성하는 축적 용량 상전극(25e, 25f)과 인접하는 주사 신호선(22')의 중첩 면적은, 다른 축적 용량 상전극(25d, 25g)과 인접하는 주사 신호선(22')의 중첩 면적보다도 작게 하고 있다. 이러한 구조에 의하면, 다 른 축적 용량 상전극(25d, 25g)보다도 중첩 면적이 작기 때문에, 도전성 이물질이나 핀홀에 의한, 축적 용량 상전극(25e, 25f)과 인접하는 주사 신호선(22')의 축적 용량 소자를 형성하는 절연막을 통한 단락의 가능성을 작게 할 수 있다.
이하에, 제2 실시예의 도 3에 대한 변형예에 대하여, 보다 상세하게 설명한다. 제2 실시예에서, 축적 용량 상전극(25d, 25e, 25f 및 25g)으로서는, 도 3에 도시한 바와 같이, 그 형상이 사변형으로 되어 있지만, 이것에 한정되지 않으며, 삼각형, 반원형, 사다리꼴 등의 형상이어도 된다. 즉, 축적 용량 상전극은, 축적 용량 소자의 절연막 위에, 인접하는 주사 신호선(22')의 패턴에 중첩되도록 설치되며, 적어도, 데이터 신호선(23)에 근접하는 축적 용량 상전극을 다른 부분으로 분할되도록 하면 된다. 덧붙여서, 축적 용량 상전극은, 도 3에 도시한 바와 같이 4 분할되어, 축적 용량 상전극(25d, 25e, 25f 및 25g)으로서 형성되어 있지만, 분할 수(N)는 이에 한정되지 않으며, N≥3이면 된다.
제2 실시예에서는 또한, 도 3에 도시한 바와 같은 배선 패턴에 접속 전극(25)이 형성되어 있지만, 이것에 한정되는 것은 아니다. 즉, 접속 전극(25)은 축적 용량 상전극(25d, 25e, 25f 및 25g) 중 어느 하나가 단락되었을 때, 단락된 축적 용량 상전극만을 TFT(24)의 드레인 전극으로부터 전기적으로 분리할 수 있도록, 축적 용량 상전극(25d, 25e, 25f 및 25g) 각각에, 드레인 전극에 연결되는 접속 전극(25)의 일부가 접속되어 있으면 된다.
(제3 실시예)
제3 실시예에서는, Cs-on-Commom 방식으로 드레인 전극이 접속 배선을 통해 축적 용량 상전극에 접속된 형태에 대하여, 도 6을 참조하여 설명한다.
도 6은 본 발명의 적합한 형태에서의 액티브 매트릭스 기판의 일 화소의 구성을 도시하는 평면 모식도이다.
도 6에서, 액티브 매트릭스 기판에는 복수의 화소 전극(21)이 매트릭스 형상으로 설치되어 있으며, 이들 화소 전극(21) 주위를 통해, 상호 교차하도록, 주사 신호를 공급하기 위한 주사 신호선(22)과, 데이터 신호를 공급하기 위한 데이터 신호선(23)이 제공되어 있다. 또한, 이들 주사 신호선(22)과 데이터 신호선(23)의 교차 부분에서, 화소 전극(21)에 접속되는 스위칭 소자로서의 TFT(24)가 설치되어 있다. 이 TFT(24)의 게이트 전극에는 주사 신호선(22)이 접속되어, 게이트 전극에 입력되는 주사 신호에 의해 TFT(24)가 구동 제어된다. 또한, TFT(24)의 소스 전극에는 데이터 신호선(23)이 접속되어, TFT(24)의 소스 전극에 데이터 신호가 입력된다. 또한, 드레인 전극에는 접속 전극(25)과, 접속 전극(25)을 통해 축적 용량 소자의 한쪽 전극(축적 용량 상전극)(25b)과, 컨택트홀(26b)을 통해 화소 전극(21)이 접속되어 있다.
축적 용량 소자의 한쪽 전극(축적 용량 상전극)(25a, 25b 및 25c)은, 축적 용량 배선(27)과 대향하는 영역, 즉, 전극이 축적 용량 배선(27)의 패턴과 중첩되어, 축적 용량 소자를 형성하는 영역에서, 3 분할되어 있다. 이 구성에 의해, 데이터 신호선에 근접한 양단의 2개의 축적 용량 상전극(25a 및 25c) 중 적어도 한쪽이 단락된 경우라도, 단락된 축적 용량 상전극(25a 및/또는 25c)을 레이저 등에 의해 화소 전극(21)으로부터 분리하면(즉, 컨택트홀(26a 및/또는 26c) 위와 그 주변 의 화소 전극을 제거하면), 나머지 분할 전극을 유효하게 기능시켜서, 축적 용량 소자의 기능을 유지시키는 것이 가능하게 된다.
접속 전극(25)은, 3개의 축적 용량 상전극(분할 전극)(25a, 25b 및 25c) 중, 데이터 신호선(23)과 인접하지 않은 중앙의 분할 전극(25b)에만 접속되어 있다. 데이터 신호선(23)과 인접하는 분할 전극(25a 및 25c)은, 각각 컨택트홀(26a 및 26c)을 통해 화소 전극(21)과 도통하고 있다. 또, 화소 전극(21)을 통해, 박막 트랜지스터(24)의 드레인 전극과 도통하고 있다. 또, 축적 용량 상전극(25a, 25b, 25c)은 축적 용량 배선(27)과 함께, 축적 용량 소자를 구성하고 있다.
본 실시예에서는, 접속 전극(25)을 모든 분할 전극(25a, 25b, 25c)과 접속시키지 않고, 1개의 분할 전극(25b)에만 접속시킴으로써, 접속 전극(21)의 갯수 및 경로를 줄일 수 있다. 그 때문에, 차광 영역으로 되는 접속 전극(25)의 면적을 줄일 수 있어서, 개구율의 저하를 방지할 수 있다. 또한, 데이터 신호선(23)과 인접하는 분할 전극(25a 및 25c)에서, 데이터 신호선(23)과의 단락이나, 축적 용량 배선(27)과의 층간 단락이 발생한 경우에, 본 실시예와 같이, 분할 전극(25a, 25c)이 컨택트홀(26a, 26c)을 통해 화소 전극(21)과 접속되기만 하고 접속 전극(25)과 접속되어 있지 않으면, 수정 시에 단락된 분할 전극(25a, 25c)으로부터 접속 전극(25)을 전기적으로 분리시킬 필요가 없기 때문에, 새로운 공정의 증가를 방지할 수 있다.
이하, 제3 실시예의 변형예에 대하여, 보다 상세하게 설명한다.
본 실시예에서는, 접속 전극(25)과, 3개의 분할 전극(25a, 25b, 25c) 중, 중 앙의 분할 전극(25b)이 접속되어 있지만, 이것에 한정되는 것은 아니다. 즉, 분할 전극(25a, 25b, 25c)이 각각 컨택트홀(26a, 26b 및 26c)을 가지며, 그 컨택트홀(26a, 26b 및 26c)을 통해 화소 전극(21)과 접속되는 경우에는, 분할 전극(25a, 25b, 25c) 중 적어도 하나에 접속 전극(25)이 접속되어 있으면, 모든 분할 전극(25a, 25b, 25c)과 박막 트랜지스터(24)의 드레인 전극을 도통시킬 수 있다.
그 밖에, 본 실시예에서도, 축적 용량 상전극(분할 전극)(25a, 25b 및 25c)의 형상 및 분할 수나, 접속 전극(25)의 패턴에 대해서는 제1 실시예와 마찬가지로 특별히 한정되는 것은 아니다.
(제4 실시예)
제4 실시예에서는, Cs-on-Commom 방식으로 드레인 전극이 접속 전극을 통하지 않고 직접 컨택트홀을 통해 화소 전극에 접속된 형태에 대하여, 도 7을 참조하여 설명한다.
도 7은, 본 발명의 적합한 형태에서의 액티브 매트릭스 기판의 일 화소의 구성을 도시하는 평면 모식도이다.
도 7에서, 액티브 매트릭스 기판에는, 복수의 화소 전극(21)이 매트릭스 형상으로 설치되어 있으며, 이들 화소 전극(21) 주위를 통해, 상호 교차하도록, 주사 신호를 공급하기 위한 주사 신호선(22)과, 데이터 신호를 공급하기 위한 데이터 신호선(23)이 제공되어 있다. 또한, 이들 주사 신호선(22)과 데이터 신호선(23)의 교차 부분에서, 화소 전극(21)에 접속되는 스위칭 소자로서의 TFT(24)가 설치되어 있다. 이 TFT(24)의 게이트 전극에는 주사 신호선(22)이 접속되어, 게이트 전극에 입력되는 주사 신호에 의해 TFT(24)가 구동 제어된다. 또한, TFT(24)의 소스 전극에는 데이터 신호선(23)이 접속되어, TFT(24)의 소스 전극에 데이터 신호가 입력된다. 또한, 드레인 전극에는 컨택트홀(28)을 통해 화소 전극(21)이 접속되어 있다. 화소 전극(21)에는 컨택트홀(26a, 26b, 26c)을 통해 축적 용량 소자의 한쪽 전극(축적 용량 상전극)(25a, 25b 및 25c)이 접속되어 있으며, 축적 용량 배선(27)과 함께, 축적 용량 소자를 구성하고 있다. 즉, 접속 전극은 설치되지 않으며, TFT(24)의 드레인 전극과 축적 용량 상전극(분할 전극)(25a, 25b 및 25c)은, 각각의 분할 전극)(25a, 25b 및 25c)에 형성된 컨택트홀(26a, 26b, 26c), 화소 전극(21), 및 컨택트홀(28)을 통해 도통되어 있다.
축적 용량 소자의 한쪽 전극(축적 용량 상전극)(25a, 25b 및 25c)은, 축적 용량 배선(27)과 대향하는 영역, 즉 전극이 축적 용량 배선(27)의 패턴과 중첩되어, 축적 용량 소자를 형성하는 영역에서, 3 분할되어 있다. 이 구성에 의해, 3개의 축적 용량 상전극 중 1개 또는 2개의 축적 용량 상전극이 단락된 경우라도, 레이저 등에 의해, 상기 단락된 축적 용량 상전극을 화소 전극(21)으로부터 분리하면, 나머지 분할 전극을 유효하게 기능시켜서, 축적 용량 소자의 기능을 유지시키는 것이 가능하게 된다. 또한, 본 구성에 따르면, 접속 전극이 존재하지 않기 때문에, 접속 전극을 통해 드레인 전극과 축적 용량 배선을 접속하는 경우에 비해, 접속 전극에 의한 개구율의 저하를 방지할 수 있다.
덧붙여서, 본 실시예에서도, 축적 용량 상전극(분할 전극)(25a, 25b 및 25c)의 형상 및 분할 수에 대해서는, 제1 실시예와 마찬가지로 특별히 한정되는 것은 아니다.
본 발명에 따르면, 도전성 이물질이나 절연막의 핀홀에 의한 축적 용량 전극 간의 단락이나, 데이터 신호선과 축적 용량 상전극 간의 단락에 의해 발생되는 축적 용량 소자의 불량을 용이하게 수복하는 것을 가능하게 하는 액티브 매트릭스 기판을 제공할 수 있다.

Claims (13)

  1. 기판 위의 주사 신호선과 데이터 신호선의 교점에 설치되고, 게이트 전극이 주사 신호선에 접속되며, 소스 전극이 데이터 신호선에 접속되고, 드레인 전극이 화소 전극에 접속된 박막 트랜지스터와,
    축적 용량 배선과 적어도 절연막을 개재하여 대향하도록 설치된 축적 용량 상전극을 구비한 액티브 매트릭스 기판으로서,
    상기 축적 용량 상전극은, 축적 용량 배선과 대향하는 영역에서 3개 이상의 분할 전극으로 이루어지는 것이며,
    상기 분할 전극은, 각각이 화소 전극에 접속되어 있는 것을 특징으로 하는 액티브 매트릭스 기판.
  2. 기판 위의 주사 신호선과 데이터 신호선의 교점에 설치되고, 게이트 전극이 주사 신호선에 접속되며, 소스 전극이 데이터 신호선에 접속되고, 드레인 전극이 접속 전극에 접속된 박막 트랜지스터와,
    축적 용량 배선과 적어도 절연막을 개재하여 대향하도록 설치되고, 접속 전극 및 화소 전극과 접속된 축적 용량 상전극을 구비한 액티브 매트릭스 기판으로서,
    상기 축적 용량 상전극은, 축적 용량 배선과 대향하는 영역에서 3개 이상의 분할 전극으로 이루어지는 것을 특징으로 하는 액티브 매트릭스 기판.
  3. 기판 위의 주사 신호선과 데이터 신호선의 교점에 설치되고, 게이트 전극이 주사 신호선에 접속되며, 소스 전극이 데이터 신호선에 접속되고, 드레인 전극이 화소 전극에 접속된 박막 트랜지스터와,
    주사 신호선과 적어도 절연막을 개재하여 대향하도록 설치된 축적 용량 상전극을 구비한 액티브 매트릭스 기판으로서,
    상기 축적 용량 상전극은, 주사 신호선과 대향하는 영역에서 3개 이상의 분할 전극으로 이루어지는 것이며,
    상기 분할 전극은, 각각이 화소 전극에 접속되어 있는 것을 특징으로 하는 액티브 매트릭스 기판.
  4. 기판 위의 주사 신호선과 데이터 신호선의 교점에 설치되고, 게이트 전극이 주사 신호선에 접속되며, 소스 전극이 데이터 신호선에 접속되고, 드레인 전극이 접속 전극에 접속된 박막 트랜지스터와,
    주사 신호선과 적어도 게이트 절연막을 개재하여 대향하도록 설치되고, 접속 전극 및 화소 전극과 접속된 축적 용량 상전극을 구비한 액티브 매트릭스 기판으로서,
    상기 축적 용량 상전극은, 주사 신호선과 대향하는 영역에서 3개 이상의 분할 전극으로 이루어지는 것을 특징으로 하는 액티브 매트릭스 기판.
  5. 제2항 또는 제4항에 있어서,
    상기 액티브 매트릭스 기판은, 분할 전극 각각에 대하여 접속 전극이 접속되며, 분할 전극이 단락된 경우에, 상기 분할 전극에 접속된 접속 전극이 분리되고, 상기 분할 전극과 다른 분할 전극이 전기적으로 분리된 것을 특징으로 하는 액티브 매트릭스 기판.
  6. 제2항 또는 제4항에 있어서,
    상기 접속 전극은, 2 이상의 경로를 갖는 것을 특징으로 하는 액티브 매트릭스 기판.
  7. 제2항 또는 제4항에 있어서,
    상기 축적 용량 상전극은, 적어도 하나의 분할 전극에 형성된 하나 이상의 컨택트홀을 통해 화소 전극과 접속되며,
    상기 컨택트홀은, 적어도 양단에 위치하는 분할 전극의 한쪽에 형성된 것을 특징으로 하는 액티브 매트릭스 기판.
  8. 제2항 또는 제4항에 있어서,
    상기 축적 용량 상전극은, 적어도 하나의 분할 전극에 형성된 하나 이상의 컨택트홀을 통해 화소 전극과 접속되며,
    상기 컨택트홀은 양단에 위치하는 분할 전극 이외의 분할 전극에 형성된 것 을 특징으로 하는 액티브 매트릭스 기판.
  9. 제2항 또는 제4항에 있어서,
    상기 축적 용량 상전극은, 적어도 하나의 분할 전극에 형성된 하나 이상의 컨택트홀을 통해 화소 전극과 접속되며,
    상기 컨택트홀은, 적어도 양단에 위치하는 분할 전극의 양쪽에 형성된 것을 특징으로 하는 액티브 매트릭스 기판.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 축적 용량 상전극의 양단에 위치하는 분할 전극은, 그것 이외의 분할 전극보다도 축적 용량 배선 또는 주사 신호선과 대향하는 영역의 총 면적이 작은 것을 특징으로 하는 액티브 매트릭스 기판.
  11. 제2항 또는 제4항에 있어서,
    상기 축적 용량 상전극은, 축적 용량 배선 또는 주사 신호선과 대향하는 영역에서, 3개 이상의 분할 전극으로 이루어지며, 양단 이외에 위치하는 분할 전극에 형성된 하나 이상의 컨택트홀을 통해 화소 전극과 접속되며,
    상기 컨택트홀이 형성된 분할 전극은, 양단에 위치하는 분할 전극보다도 축적 용량 배선 또는 주사 신호선과 대향하는 영역의 면적이 작은 것을 특징으로 하는 액티브 매트릭스 기판.
  12. 제1항 내지 제4항 중 어느 한 항의 액티브 매트릭스 기판을 구비한 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서,
    상기 표시 장치는 액정 표시 장치인 것을 특징으로 하는 표시 장치.
KR1020040107680A 2004-01-28 2004-12-17 액티브 매트릭스 기판 및 표시 장치 KR100584066B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00020488 2004-01-28
JP2004020488 2004-01-28
JPJP-P-2004-00349590 2004-12-02
JP2004349590A JP4088619B2 (ja) 2004-01-28 2004-12-02 アクティブマトリクス基板及び表示装置

Publications (2)

Publication Number Publication Date
KR20050077727A KR20050077727A (ko) 2005-08-03
KR100584066B1 true KR100584066B1 (ko) 2006-05-29

Family

ID=34797814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040107680A KR100584066B1 (ko) 2004-01-28 2004-12-17 액티브 매트릭스 기판 및 표시 장치

Country Status (5)

Country Link
US (3) US7430024B2 (ko)
JP (1) JP4088619B2 (ko)
KR (1) KR100584066B1 (ko)
CN (3) CN101964324B (ko)
TW (1) TWI264592B (ko)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4088619B2 (ja) * 2004-01-28 2008-05-21 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP4693781B2 (ja) * 2004-11-17 2011-06-01 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP4484881B2 (ja) * 2004-12-16 2010-06-16 シャープ株式会社 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
KR101133761B1 (ko) * 2005-01-26 2012-04-09 삼성전자주식회사 액정 표시 장치
WO2006117929A1 (ja) * 2005-04-26 2006-11-09 Sharp Kabushiki Kaisha アクティブマトリクス基板の製造方法、アクティブマトリクス基板、及び、液晶表示装置
CN100463018C (zh) * 2005-05-23 2009-02-18 夏普株式会社 有源矩阵衬底、显示装置以及像素缺陷修正方法
KR100796592B1 (ko) * 2005-08-26 2008-01-21 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR20070109192A (ko) * 2006-05-10 2007-11-15 삼성전자주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
KR20070117079A (ko) * 2006-06-07 2007-12-12 삼성전자주식회사 액정 표시 패널 및 그 제조 방법
CN101484847A (zh) * 2006-07-07 2009-07-15 夏普株式会社 阵列基板、阵列基板的修正方法和液晶显示装置
JP4693131B2 (ja) 2008-02-14 2011-06-01 東芝モバイルディスプレイ株式会社 液晶表示装置
CN101978504A (zh) * 2008-06-12 2011-02-16 夏普株式会社 Tft、移位寄存器、扫描信号线驱动电路以及显示装置
WO2009150862A1 (ja) * 2008-06-12 2009-12-17 シャープ株式会社 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法
JP5431335B2 (ja) * 2008-08-27 2014-03-05 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法
WO2010024059A1 (ja) * 2008-08-27 2010-03-04 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法
RU2490724C2 (ru) 2008-12-09 2013-08-20 Шарп Кабушики Каиша Подложка активной матрицы, жидкокристаллическая панель, жидкокристаллический дисплейный блок, жидкокристаллическое дисплейное устройство и телевизионный приемник
KR101285637B1 (ko) * 2008-12-26 2013-07-12 엘지디스플레이 주식회사 전기영동 표시장치용 어레이 기판과 그 제조 방법 및 리페어 방법
WO2010106801A1 (ja) * 2009-03-18 2010-09-23 パナソニック株式会社 画像表示装置、その製造方法及び修正方法
CN101983398B (zh) * 2009-04-07 2013-11-20 松下电器产业株式会社 图像显示装置及其校正方法
JP5771365B2 (ja) * 2009-11-23 2015-08-26 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 中小型液晶表示装置
JP5035931B2 (ja) 2010-03-29 2012-09-26 株式会社ジャパンディスプレイセントラル 液晶表示装置
KR101756489B1 (ko) * 2010-05-13 2017-07-26 가부시키가이샤 제이올레드 표시 장치 및 그 제조 방법
JP5380416B2 (ja) * 2010-10-20 2014-01-08 株式会社ジャパンディスプレイ 液晶表示装置
US8569139B2 (en) 2010-10-27 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing strained source/drain structures
JP5100822B2 (ja) * 2010-12-14 2012-12-19 株式会社ジャパンディスプレイセントラル 液晶表示装置
TWI562142B (en) * 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
JP5597557B2 (ja) 2011-01-13 2014-10-01 株式会社ジャパンディスプレイ 液晶表示装置
JP5572562B2 (ja) 2011-01-19 2014-08-13 株式会社ジャパンディスプレイ 液晶表示装置
JP5695946B2 (ja) 2011-03-17 2015-04-08 株式会社ジャパンディスプレイ 液晶表示装置
JP5377555B2 (ja) 2011-03-29 2013-12-25 株式会社ジャパンディスプレイ 液晶表示装置
JP5552457B2 (ja) 2011-03-31 2014-07-16 株式会社ジャパンディスプレイ 液晶表示装置
CN103460124B (zh) 2011-04-08 2016-08-10 株式会社日本显示器 液晶显示装置
WO2012137540A1 (ja) 2011-04-08 2012-10-11 株式会社ジャパンディスプレイセントラル 液晶表示装置
JP5530971B2 (ja) 2011-04-19 2014-06-25 株式会社ジャパンディスプレイ 液晶表示装置
JP5616841B2 (ja) 2011-04-22 2014-10-29 株式会社ジャパンディスプレイ 液晶表示装置
JP5377567B2 (ja) 2011-04-25 2013-12-25 株式会社ジャパンディスプレイ 液晶表示装置
JP5667992B2 (ja) * 2011-06-27 2015-02-12 パナソニック株式会社 表示装置及びその製造方法
JP5504215B2 (ja) 2011-07-08 2014-05-28 株式会社ジャパンディスプレイ 液晶表示装置
JP5759813B2 (ja) 2011-07-13 2015-08-05 株式会社ジャパンディスプレイ 液晶表示装置
JP5386555B2 (ja) 2011-07-28 2014-01-15 株式会社ジャパンディスプレイ 液晶表示装置
JP5674587B2 (ja) 2011-08-05 2015-02-25 株式会社ジャパンディスプレイ 液晶表示装置
JP5564473B2 (ja) 2011-08-05 2014-07-30 株式会社ジャパンディスプレイ 液晶表示装置
JP5520896B2 (ja) 2011-08-08 2014-06-11 株式会社ジャパンディスプレイ 液晶表示装置
JP5530987B2 (ja) 2011-08-09 2014-06-25 株式会社ジャパンディスプレイ 液晶表示装置
JP5520897B2 (ja) 2011-08-11 2014-06-11 株式会社ジャパンディスプレイ 液晶表示装置
JP5707273B2 (ja) 2011-08-12 2015-04-22 株式会社ジャパンディスプレイ 液晶表示装置
JP5520899B2 (ja) 2011-08-23 2014-06-11 株式会社ジャパンディスプレイ 液晶表示装置
JP5577308B2 (ja) 2011-08-25 2014-08-20 株式会社ジャパンディスプレイ 液晶表示装置
JP5663436B2 (ja) 2011-08-26 2015-02-04 株式会社ジャパンディスプレイ 液晶表示装置
JP5677239B2 (ja) 2011-08-31 2015-02-25 株式会社ジャパンディスプレイ 液晶表示装置および液晶表示装置の製造方法
JP5906043B2 (ja) 2011-09-01 2016-04-20 株式会社ジャパンディスプレイ 液晶表示装置
JP5560247B2 (ja) 2011-09-02 2014-07-23 株式会社ジャパンディスプレイ 液晶表示装置
US9075271B2 (en) 2011-09-06 2015-07-07 Japan Display Inc. Liquid crystal display device
US9250486B2 (en) 2011-09-08 2016-02-02 Japan Display Inc. Liquid crystal display device
JP5785831B2 (ja) 2011-09-12 2015-09-30 株式会社ジャパンディスプレイ 液晶表示装置
JP5926523B2 (ja) 2011-09-16 2016-05-25 株式会社ジャパンディスプレイ 液晶表示装置
US8786534B2 (en) 2011-09-27 2014-07-22 Japan Display Inc. Liquid crystal display device
JP5845035B2 (ja) 2011-09-28 2016-01-20 株式会社ジャパンディスプレイ 液晶表示装置
JP5677923B2 (ja) 2011-09-28 2015-02-25 株式会社ジャパンディスプレイ 液晶表示装置
JP5740278B2 (ja) 2011-10-11 2015-06-24 株式会社ジャパンディスプレイ 液晶表示装置
US9019439B2 (en) 2011-10-14 2015-04-28 Japan Display Inc. Liquid crystal display device
JP5771501B2 (ja) 2011-10-17 2015-09-02 株式会社ジャパンディスプレイ 液晶表示装置
JP5759871B2 (ja) 2011-11-08 2015-08-05 株式会社ジャパンディスプレイ 液晶表示装置
JP6104548B2 (ja) 2011-11-08 2017-03-29 株式会社ジャパンディスプレイ 液晶表示装置
JP5699069B2 (ja) 2011-11-21 2015-04-08 株式会社ジャパンディスプレイ 液晶表示装置
US9052555B2 (en) 2011-12-28 2015-06-09 Japan Display Inc. Liquid crystal display device
JP2013190662A (ja) 2012-03-14 2013-09-26 Japan Display Inc 液晶表示装置
JP2013195686A (ja) 2012-03-19 2013-09-30 Japan Display Inc 液晶表示装置
JP5834133B2 (ja) * 2012-03-21 2015-12-16 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示パネル
JP5903309B2 (ja) 2012-03-28 2016-04-13 株式会社ジャパンディスプレイ 液晶表示装置
JP6039914B2 (ja) 2012-04-06 2016-12-07 株式会社ジャパンディスプレイ 液晶表示装置
JP6010330B2 (ja) 2012-04-23 2016-10-19 株式会社ジャパンディスプレイ 液晶表示装置
JP5926608B2 (ja) 2012-05-08 2016-05-25 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
JP5883721B2 (ja) 2012-05-11 2016-03-15 株式会社ジャパンディスプレイ 液晶表示装置
JP5978001B2 (ja) 2012-05-22 2016-08-24 株式会社ジャパンディスプレイ 液晶表示装置
JP5953120B2 (ja) 2012-05-25 2016-07-20 株式会社ジャパンディスプレイ 液晶表示装置
JP5906138B2 (ja) 2012-05-29 2016-04-20 株式会社ジャパンディスプレイ 液晶表示装置
JP2013250411A (ja) 2012-05-31 2013-12-12 Japan Display Inc 液晶表示装置
JP5941756B2 (ja) 2012-06-06 2016-06-29 株式会社ジャパンディスプレイ 液晶表示装置
JP2014021196A (ja) 2012-07-13 2014-02-03 Japan Display Inc 液晶表示装置
JP2014048652A (ja) 2012-09-04 2014-03-17 Japan Display Inc 液晶表示装置
JP6063710B2 (ja) 2012-10-30 2017-01-18 株式会社ジャパンディスプレイ 液晶表示装置
JP2014112195A (ja) 2012-10-31 2014-06-19 Japan Display Inc 液晶表示装置
KR102009803B1 (ko) * 2012-12-20 2019-08-12 엘지디스플레이 주식회사 유기전계발광 표시소자
JP6093575B2 (ja) 2013-01-15 2017-03-08 株式会社ジャパンディスプレイ 液晶表示装置
JP6093577B2 (ja) 2013-01-15 2017-03-08 株式会社ジャパンディスプレイ 液晶表示装置
JP2014157315A (ja) 2013-02-18 2014-08-28 Japan Display Inc 液晶表示装置
JP2014178490A (ja) 2013-03-14 2014-09-25 Japan Display Inc 液晶表示装置
JP6155099B2 (ja) 2013-05-31 2017-06-28 株式会社ジャパンディスプレイ 液晶表示装置
JP2015014640A (ja) 2013-07-03 2015-01-22 株式会社ジャパンディスプレイ 液晶表示装置
JP2015069013A (ja) 2013-09-30 2015-04-13 株式会社ジャパンディスプレイ 液晶表示装置
JP6369801B2 (ja) * 2014-07-24 2018-08-08 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 液晶表示装置
JP2016057428A (ja) 2014-09-09 2016-04-21 株式会社ジャパンディスプレイ 液晶表示装置
JP2016085308A (ja) 2014-10-24 2016-05-19 株式会社ジャパンディスプレイ 液晶表示装置及び表示装置用基板
JP2016133771A (ja) 2015-01-22 2016-07-25 株式会社ジャパンディスプレイ 液晶表示装置
US9584117B1 (en) * 2016-03-21 2017-02-28 Toyota Motor Engineering & Manufacturing North America, Inc. Hybrid resonant driver for sic MOSFET
CN110491881B (zh) * 2018-05-14 2021-11-09 上海和辉光电股份有限公司 一种阵列基板、显示面板及阵列基板的制备方法
US10712624B2 (en) * 2018-07-24 2020-07-14 Sharp Kabushiki Kaisha Method for producing active matrix substrate and active matrix substrate
GB2604728B (en) * 2018-09-10 2023-07-19 Pragmatic Printing Ltd Electronic circuit and method of manufacture

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US52889A (en) * 1866-02-27 Improvement in device for holding carriage-springs
JPH0750278B2 (ja) 1988-06-01 1995-05-31 松下電器産業株式会社 液晶表示装置
JPH02165125A (ja) * 1988-12-20 1990-06-26 Seiko Epson Corp 表示装置
KR940005124B1 (ko) * 1989-10-04 1994-06-11 호시덴 가부시기가이샤 액정표시소자
JP2714650B2 (ja) 1989-12-25 1998-02-16 ホシデン・フィリップス・ディスプレイ株式会社 液晶表示素子
JPH06208132A (ja) 1990-03-24 1994-07-26 Sony Corp 液晶表示装置
JPH07119919B2 (ja) * 1991-05-15 1995-12-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
JP3098345B2 (ja) 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP2668317B2 (ja) 1993-03-22 1997-10-27 セイコーエプソン株式会社 アクティブマトリクスパネル
JPH07270824A (ja) 1994-03-31 1995-10-20 Mitsubishi Electric Corp 液晶表示装置及びその製造方法
US5482082A (en) * 1994-06-22 1996-01-09 Cooper Cameron Corporation Multi-passage fluid coupling and metal seal therefor
JP2933879B2 (ja) 1995-08-11 1999-08-16 シャープ株式会社 透過型液晶表示装置およびその製造方法
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP3418653B2 (ja) * 1995-09-28 2003-06-23 シャープ株式会社 アクティブマトリクス型液晶表示装置
JP3031664B2 (ja) 1996-02-19 2000-04-10 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板およびこれを用いた液晶表示装置
JP3992797B2 (ja) * 1996-09-25 2007-10-17 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
KR100430773B1 (ko) * 1998-07-14 2004-05-10 가부시끼가이샤 도시바 액티브 매트릭스형 액정표시장치
JP2001330850A (ja) 2000-05-19 2001-11-30 Sharp Corp 液晶表示装置およびその欠陥修正方法
JP3645184B2 (ja) * 2000-05-31 2005-05-11 シャープ株式会社 液晶表示装置及びその欠陥修正方法
JP4446577B2 (ja) * 2000-09-06 2010-04-07 エーユー オプトロニクス コーポレイション 表示パネル、表示装置
JP4632522B2 (ja) * 2000-11-30 2011-02-16 Ｎｅｃ液晶テクノロジー株式会社 反射型液晶表示装置の製造方法
US6443851B1 (en) * 2001-03-05 2002-09-03 Raymond A. Liberatore Weight holder attachable to golf club
KR100756251B1 (ko) * 2001-08-27 2007-09-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR20030094452A (ko) * 2002-06-04 2003-12-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
JP3858880B2 (ja) * 2002-10-31 2006-12-20 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004318086A (ja) * 2003-03-31 2004-11-11 Fujitsu Display Technologies Corp 薄膜トランジスタ基板およびそのリペア方法
JP4108078B2 (ja) * 2004-01-28 2008-06-25 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP4088619B2 (ja) * 2004-01-28 2008-05-21 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP2005252228A (ja) * 2004-02-05 2005-09-15 Sharp Corp 表示装置及びその製造方法

Also Published As

Publication number Publication date
CN101964324B (zh) 2012-07-25
CN101521209B (zh) 2011-02-09
US7430024B2 (en) 2008-09-30
JP4088619B2 (ja) 2008-05-21
US20050162893A1 (en) 2005-07-28
TWI264592B (en) 2006-10-21
CN101964324A (zh) 2011-02-02
US20080309841A1 (en) 2008-12-18
CN101521209A (zh) 2009-09-02
US7830467B2 (en) 2010-11-09
TW200528822A (en) 2005-09-01
JP2005242307A (ja) 2005-09-08
US20110025937A1 (en) 2011-02-03
KR20050077727A (ko) 2005-08-03
CN1648756A (zh) 2005-08-03

Similar Documents

Publication Publication Date Title
KR100584066B1 (ko) 액티브 매트릭스 기판 및 표시 장치
JP4693781B2 (ja) アクティブマトリクス基板及び表示装置
JP4105210B2 (ja) アクティブマトリクス基板、表示装置および画素欠陥修正方法
US7973871B2 (en) Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
US6313889B1 (en) Matrix-type display device capable of being repaired in pixel unit
JP4108078B2 (ja) アクティブマトリクス基板及び表示装置
KR0175723B1 (ko) 액티브 매트릭스 표시장치
JP4636820B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法
JPH0990318A (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JPH0381737A (ja) 液晶表示装置
CN100370343C (zh) 液晶显示装置
US6985194B2 (en) Matrix array substrate
US20080174713A1 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
CN100580509C (zh) 液晶显示器及用于该显示器的缺陷修补方法
JP4627081B2 (ja) アクティブマトリクス基板及び表示装置
US20070046848A1 (en) Thin film transistor array substrate and repairing method thereof
JP2005115049A (ja) アクティブマトリクス基板
KR20010100614A (ko) 액정 표시 장치용 기판
JPH11119250A (ja) アクティブマトリクス型液晶表示装置およびその欠陥修正方法
JPH03249624A (ja) 液晶表示装置の製造方法
JP2004021087A (ja) 液晶表示装置およびその製造方法
KR100867538B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP3545879B2 (ja) 表示素子の製造方法
JPH03271718A (ja) 液晶表示装置
KR20150063842A (ko) 어레이 기판 및 이의 리페어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee