JP6799690B2 - 変調感度を有するｓｐａｄ検出器 - Google Patents

Description

説明する実施形態は全般的に、ＳＰＡＤ検出器、すなわち単一光子アバランシェダイオード（ＳＰＡＤ）を用いた光検出器に関する。より詳細には、本実施形態はＳＰＡＤ検出器の感度を変調するための種々の技術に関する。

（関連出願の相互参照）
この特許協力条約特許出願は、米国特許仮出願第６２／４５０，４９９号（２０１７年１月２５日に出願）、発明の名称「ＳＰＡＤ Ｄｅｔｅｃｔｏｒ Ｈａｖｉｎｇ Ｍｏｄｕｌａｔｅｄ Ｓｅｎｓｉｔｉｖｉｔｙ」に対する優先権を主張する。なおこの文献は、本明細書において完全に開示されているかのように参照により組み込まれている。

ＳＰＡＤ検出器は種々の応用例で利用されている。例えば、低光検出応用例、飛行時間（ＴＯＦ）応用例、及び時間相関単一光子カウンティング応用例である。ＳＰＡＤ検出器には典型的に、ＳＰＡＤ画素のアレイが含まれている。各ＳＰＡＤ画素には、ＳＰＡＤと、関連するバイアシング及び／又は読み取り回路とが含まれている。各ＳＰＡＤには、低レベルの光（単一光子に至るまで）を検出して、対応する出力信号を生成するように構成された感光性領域が含まれている。ＳＰＡＤ画素のＳＰＡＤに衝突する光子が物体からの放出光パルスの反射の一部であるならば、光パルスが放出された後のＳＰＡＤへの光子の到着時刻を、出力信号を用いて推定することができる。複数のこのような到着時刻を用いて物体までの距離を推定することができる。

ＳＰＡＤと光子が反射された物体との間の距離とは関係なく、ＳＰＡＤは典型的に光子に対する感度が一定である。物体がＳＰＡＤ検出器に近い状況では、その物体から反射された光の中の光子は、物体がＳＰＡＤ検出器からもっと遠い状況と比べて、ＳＰＡＤ検出器のＳＰＡＤにより早く、そして多くの場合により多くの数が衝突する。更に、反射率が高い物体から反射された光の中の光子がＳＰＡＤに衝突する数は、反射率が低い物体から反射された光の中の光子の場合よりも大きいことがある。ＳＰＡＤに１つ以上の光子が衝突すると、光子によってアバランシェイベントがトリガされ得る。トリガされたＳＰＡＤ（すなわち、アバランシェイベントがトリガされたＳＰＡＤ）は、ＳＰＡＤのトリガ時間に対応する出力パルス信号を生成する。アバランシェイベント又はトリガに続いて、ＳＰＡＤは飽和状態となって、ＳＰＡＤを用いて光子を検出することができない再充電「不感時間」を有する。放出光子が、より近いか又はより反射性の物体から反射されると、ＳＰＡＤが早い時間に飽和して、所望の検出範囲内の物体から反射された光子の検出にＳＰＡＤが使えなくなる可能性がある。この結果、意図する検出範囲内での物体までの距離の推定値が、不正確となるか又は利用できなくなる可能性がある。

ＳＰＡＤ飽和を補うために、画素アレイ内でのＳＰＡＤの感度を下げることによってＳＰＡＤ検出器の光子検出効率を小さくすることができる。しかし感度を下げると、ＳＰＡＤによって生成される信号の信号対雑音比が下がる。

本明細書で説明する実施形態では、単一光子アバランシェダイオード（ＳＰＡＤ）検出器の感度をある時間にわたって変調する。一態様では、ＳＰＡＤ検出器は、参照サブアレイ及び撮像サブアレイを含むＳＰＡＤ画素のアレイを有する。画素アレイを動作させるための方法は、参照サブアレイ内の参照ＳＰＡＤを用いて撮像サブアレイ内の撮像ＳＰＡＤの動作を有効にする時間を検出することと、時間の検出に応じて、撮像ＳＰＡＤの動作を有効にして撮像ＳＰＡＤが光子を検出するようにすることと、を含む。次に各検出された光子の飛行時間に基づいて不均一ヒストグラムが構成される。不均一ヒストグラムには、第１の時間スパンを表す第１のビンと、異なる第２の時間スパンを表す第２のビンとが含まれる。第１のビンは、ＳＰＡＤ検出器に光子に対する第１の感度を与え、第２のビンは、第１の感度とは異なる光子に対する第２の感度を与える。

別の態様では、ＳＰＡＤ検出器には、複数の画素ラインを有する画素アレイが含まれる。一実施形態では、各画素ラインは画素の列である。時間デジタル（ＴＤＣ）アレイ回路が画素アレイに動作可能に接続されている。ＴＤＣアレイ回路は、各対応する画素ラインに動作可能に接続されたＴＤＣ回路のサブセットを有するＴＤＣ回路のアレイが含まれる。メモリがＴＤＣアレイ回路に動作可能に接続されている。メモリは不均一ヒストグラムを記憶するように構成されている。不均一ヒストグラムには、第１の時間スパンを表す第１のビンと、異なる第２の時間スパンを表す第２のビンとが含まれる。第１のビンは、ＳＰＡＤ検出器に光子に対する第１の感度を与え、第２のビンは、第１の感度とは異なる光子に対する第２の感度を与える。

別の態様では、画素には、ノードと第１の電圧源との間に動作可能に接続されたＳＰＡＤと、ノードと基準電圧源との間に動作可能に接続されたゲートトランジスタと、ノードと第２の電圧源との間に動作可能に接続されたクエンチトランジスタとが含まれる。ゲートトランジスタは、ＳＰＡＤの動作を有効にし、ＳＰＡＤの動作を無効にするゲート信号を受信するように構成されている。いくつかの実施形態では、クエンチトランジスタのゲートが第１のスイッチ及び第２のスイッチに接続可能である。第１のスイッチは第１のクエンチ信号に接続され、第２のスイッチは、第１のクエンチ信号とは異なる第２のクエンチ信号に接続されている。

更に別の態様では、ＳＰＡＤ検出器には、参照サブアレイ及び撮像サブアレイ内に配列された複数の画素を含む画素アレイが含まれる。画素アレイ内の各画素には、ＳＰＡＤと、ＳＰＡＤに動作可能に接続されたクエンチトランジスタとが含まれる。定電圧源が、参照サブアレイ内の画素内の各クエンチトランジスタの端子に動作可能に接続されている。スイッチアレイが画素アレイに動作可能に接続され、スイッチアレイ内の各スイッチは撮像サブアレイ内の対応する画素ラインに接続されている。一実施形態では、各画素ラインは画素アレイ内の画素の列である。可変電圧源が、撮像サブアレイ内の各画素ライン内の画素内の各クエンチトランジスタの端子に、スイッチアレイ内の対応するスイッチを介して動作可能に接続されている。

別の態様では、ＳＰＡＤ検出器には、複数の画素を含む画素アレイと画素アレイに動作可能に接続されたスイッチアレイとが含まれる。画素アレイ内の各画素には、ＳＰＡＤとＳＰＡＤに動作可能に接続されたクエンチトランジスタとが含まれる。可変信号発生器又は可変信号源が、画素アレイ内の各画素ライン内の各クエンチトランジスタの端子に、スイッチアレイ内の対応するスイッチを介して動作可能に接続されている。可変信号発生器又は可変信号源は、可変入力信号、可変電流信号、又は他の入力信号をクエンチトランジスタに与えてもよい。一実施形態では、グローバル電流源が、画素アレイ内の各画素ライン内の各クエンチトランジスタのゲートに、スイッチアレイ内の対応するスイッチを介して動作可能に接続されている。別の実施形態では、複数の電流源が画素アレイに動作可能に接続されている。各画素ライン内の各クエンチトランジスタのゲートが、対応する電流源にスイッチアレイ内の対応するスイッチを介して動作可能に接続されている。
参照番号が同様の構造的要素を指定する、添付図面と共に以下の詳細な説明によって開示が容易に理解されよう。

１つ以上のＳＰＡＤ検出器を含むシステムの一例を示す図である。 ラインスキャンシステムの一例を示す図である。 ＳＰＡＤシステム内の放出器及びＳＰＡＤ検出器の拡大図である。 ＳＰＡＤによって検出された２つの波形を示す図である。 ＳＰＡＤ検出器を動作させる方法例のフローチャートを例示する図である。 ＳＰＡＤ検出器のブロック図である。 均一ヒストグラムの一例を示す図である。 不均一ヒストグラムの一例を示す図である。 ＳＰＡＤ検出器内の画素例の概略図である。 パルス繰り返し間隔の間のＳＰＡＤシステムの動作のタイミング図例である。 ＴＤＣ出力値の線形及び非線形エンコーディングとヒストグラムビン番号との間の第１の組の関係例を示す図である。 ＴＤＣ出力値の線形及び非線形エンコーディングとヒストグラムビン番号との間の第２の組の関係例を示す図である。 図１１Ｂに示す典型的な関係において示したＴＤＣ出力値の非線形エンコーディングを実行するために用いることができる方法例を示す図である。 画素アレイに動作可能に接続されたＴＤＣアレイ回路例を示す図である。 図１３Ａに示すＴＤＣアレイ回路で用いるのに適したＴＤＣ回路のブロック図である。 図１３Ａに示すＴＤＣアレイ回路とともに用いるのに適した計時回路のブロック図である。 図１４に例示した計時回路とともに用いることができるタイミング図例である。 ＳＰＡＤ検出器内の別の画素例の概略図である。 クエンチトランジスタの切り替え可能なゲートバイアスの動作の一例を示す図である。 変調可能な感度を有する画素アレイのブロック図である。 図１８に示す画素アレイとして用いるのに適した第１の画素アレイのブロック図である。 図１９に示すＶ_E信号発生器によって生成可能なＶ_E信号例を示す図である。 図１８に示す画素アレイとして用いるのに適した第２の画素アレイのブロック図である。 １つ以上のＳＰＡＤ検出器を含む電子デバイスのブロック図である。

添付の図でのクロスハッチング又はシェーディングの使用は、概して、隣り合う要素間の境界を明らかにし、図の視認性も促進するためにも提供される。したがって、クロスハッチング又はシェーディングの存在も不在も、添付の図に示される任意の要素に関する特定の材料、材料特性、要素の割合、要素の寸法、同様に図示されている要素の共通点、又は任意の他の特質、属性、若しくは特性についてのいかなる選好又は要件も伝達又は指示するものではない。

追加的に、種々の特徴及び要素（並びにそれらの集合及び群）の（相対的であれ絶対的であれ）割合及び寸法、並びにそれらの間に提示される境界、分離点及び位置関係は、単に本明細書に述べられる種々の実施形態の理解を容易にするために添付の図に提供されるものであり、したがって必ずしも一定の縮尺で提示又は図示されていない場合があり、図示される実施形態についての任意の選好又は要件を、それを参照して述べられる実施形態を除外して示す意図はないことを理解されたい。

ここで、添付図面に図示される代表的な実施形態が詳細に説明される。以下の説明は、これらの実施形態を１つの好ましい実施形態に限定することを意図するものではないことを理解されたい。反対に、以下の説明は、添付の特許請求の範囲により画定される記載された実施形態の趣旨及び範囲に含むことができるような、代替形態、修正形態及び均等物を包含することを意図している。

以下の開示内容は、ＳＰＡＤ検出器、すなわち単一光子アバランシェダイオード（ＳＰＡＤ）を用いる光検出器に関する。ＳＰＡＤ検出器にはＳＰＡＤ画素のアレイが含まれる。各ＳＰＡＤ画素（以下に単に「画素」）にはＳＰＡＤが含まれる。各画素にはまた、付随するバイアシング及び／又は制御回路要素、例えば、ＳＰＡＤに動作可能に接続されたクエンチトランジスタ、及びＳＰＡＤに動作可能に接続されたゲートトランジスタのうちの１つ以上が含まれていてもよい。種々の実施形態に対して更なる回路素子について後述する。

ＳＰＡＤ検出器を、視野（ＦＯＶ）内の物体までの距離を決定するための撮像又は測距システムの一部として用いることができる。多くのこのような距離決定において、光源からＦＯＶに一連の光パルスが放出される。光源には、例えば１つ以上のレーザが含まれていてもよい。光源はＳＰＡＤ検出器のコンポーネントであってもよいし、又はＳＰＡＤ検出器と動作可能にリンクされていてもよい。放出光パルスは典型的に短い時間を有し、その後に光源がオフであるより長い時間が存在する。ＳＰＡＤ検出器は、ＦＯＶ内の物体からの放出光パルスの反射を検出するために使用される。放出光パルスの開始間の時間はパルス繰り返し間隔（ＰＲＩ）である。光パルスの放出と反射光子の検出との間の飛行時間（ＴＯＦ）を測定することによって、物体までの距離を決定することができる。

ＳＰＡＤ検出器を用いて距離決定を行うときに生じる種々の問題点が存在する。撮像アレイ内の何らかの特定の画素が、各反射パルスの１つ又は少数の反射光子のみを検出することであり得る。更に、画素内の特定のＳＰＡＤが周辺光からの光子を受信して、物体までの距離とは関係のない出力信号を一度に生成し得ることである。また、前述したように、反射光パルスの中の光子を、ＳＰＡＤによって、反射パルスがＳＰＡＤ検出器に衝突する任意の時点に検出することができるため、反射光子をＳＰＡＤが検出する時間は、反射光パルスのピークに正確に一致しなくてもよい。次に、近くの物体から反射された光子は、対象とする物体には由来しない場合がある。

このような問題点を考慮して、複数のＰＲＩにわたる複数の受信光子のＴＯＦを画素に対して取得する。次にＴＯＦ値の分布における検出ピークを、対象物体から反射された光子の実際のＴＯＦとして採用することができる。このようなＴＯＦに対する統計的測定を、画素に対して複数のＰＲＩにわたって記録したＴＯＦ値のヒストグラムによって実施することができる。このようなヒストグラムの各ビンはＰＲＩの特定の時間部分間隔を表しており、各ビンは、すべてのＰＲＩ上でその時間部分間隔の間にＳＰＡＤで受信した光子のカウントを、言い換えると、その時間部分間隔内に飛行時間を有する光子のカウントを記憶することができる。また各ビンは、物体までの距離の範囲を効果的に表す。より小さい時間部分間隔に対応付けられるビンは、距離決定のより微細な分解能を示す。

前述したように、異なる距離にある物体によって、反射光光子の検出に対して相反する問題点が生じ得る。ＳＰＡＤ検出器から遠い物体の場合、検出可能な反射光子が少数だけ生成されるが、近い物体の場合、反射光子が十分に生成されて画素を飽和させ、ＴＯＦ推定における偏りとなる場合がある。結果として、ＳＰＡＤの感度を変えること（例えば、その逆偏りを調整することにより）によって、遠い物体までの距離の推定は改善されるが、近い物体までの推定距離の精度は下がる場合がある。

前述及び他の問題に対処するためにＳＰＡＤ検出器内の画素アレイの１つ以上のセクションの感度をある時間にわたって変えるための種々の技術が開示されている。ＳＰＡＤ検出器内の画素アレイ全体の感度を変調してもよいし、又は画素アレイのあるセクションの感度を画素アレイの別のセクションとは異なる仕方で変調することができる。１つの非限定的な例では、画素アレイは、放出器（例えば、レーザ）によって放出され光であって、ＳＰＡＤ検出器から第１の距離（例えば、ＳＰＡＤ検出器により近い）に位置する物体（例えば、ターゲット）から反射した光に対する第１の感度と、放出器によって放出された光であって、ＳＰＡＤ検出器から第２の距離（例えば、ＳＰＡＤ検出器からより遠い）に配置された物体から反射された光に対するより高い第２の感度とを有することができる。

ある特定の実施形態では、少なくともいくつかのＳＰＡＤに対して構成されるヒストグラムは不均一ヒストグラムである。このようなＳＰＡＤの感度は、ヒストグラムを不均一ヒストグラムとして構成することによって変調又は調整することができる。語句「不均一ヒストグラム」は、ビンが表すＰＲＩの時間部分間隔が異なる時間分を有するヒストグラムを指す。（これは、たとえ異なる幅を有するのがビンの対応する時間部分間隔であったとしても、異なる幅をビンが有すると言うことで表現する）。例えば、ヒストグラムは、第１の幅を有する第１の組のビン（各幅はＴＯＦ値の範囲を表す）と、第２の幅を有する第２の組のビン（各幅はＴＯＦ値の別の異なる範囲を表す）とを含むことができる。この例を続けて、第１の組のビン内の各ビンは２ナノ秒の時間を表すことができ、第２の組のビン内の各ビンは４ナノ秒の時間を表し得る。まとめると、すべてのビンは、対象となり得る最小ＴＯＦと最大ＴＯＦとの間の時間スパンをカバーする。時間スパンはＰＲＩ全体に、又はその一セクションにまで及び得る。例えば、後述するように、各ＰＲＩの開始時の最初の時間間隔の間に、ＳＰＡＤを無効にしてわずかな光子も検出しないようにしてもよい。その後、後続の時間間隔で検出された光子は、ヒストグラムの第１のビンに蓄積される光子カウントが増加する。更に他の実施形態では、ビンはＰＲＩの２つ以上の別個の部分間隔を表すように選択されてもよい。ビンの各組には１つ以上のビンが含まれていてもよい。各組におけるビンの一部又は全部が互いに当接してもよいし、又はヒストグラムの全体にわたって分布していてもよい。

種々のビン幅によって、ＳＰＡＤ検出器に異なる感度が与えられる。例えば、第１の組のビンにおけるビンの幅を第２の組のビンにおけるビンの幅より狭くすることができる。それに応じて、第１の組のビンは微細な感度又は分解能を有すると考え、第２の組のビンは粗い感度を有すると考えることができる。第１の組のビンを用いて、ＳＰＡＤ検出器により近いシーン内の物体（例えば、近接ターゲット）から反射される光子を検出してもよい。粗い感度を用いて、ＳＰＡＤ検出器からより遠いシーン内の物体（例えば、遠方ターゲット）から反射される光子を検出することができる。

別の実施形態では、ＳＰＡＤの再充電時間を変えることによってＳＰＡＤ検出器の感度を変調することができる。詳細には、ＳＰＡＤに接続されたクエンチトランジスタが受信する１つ以上の信号を調整することによって、再充電時間を変更することができる。例えば、一実施形態では、クエンチトランジスタのゲートに印加するゲート信号を、ゲートを２つ以上のゲート信号のうちの１つに選択的に接続することによって変えてもよい。各ゲート信号は、異なる再充電時間をもたらす。例えば、あるゲート信号は、より遅い再充電時間を生成することができ、一方で、別のゲート信号は、より速い再充電時間となり得る。再充電時間が遅いと、再充電過渡事象の先頭セグメントがＳＰＡＤの第１の感度によって特徴付けられる感度変調になる可能性がある。第１の感度は、再充電過渡事象の後端セグメントに付随するＳＰＡＤの第２の感度と比べて低い。再充電時間が速いと、ＳＰＡＤは最高感度を有する一方で、公称上の（最短）不感時間性能を示すことになり得る。

それに加えて又はその代わりに、クエンチトランジスタの端子に接続される電圧源を変えることによって再充電時間を変更してもよい。電圧源から受信する信号の波形は、任意の所与の形状を有することができる。波形は最初に増加してから、定常状態値に落ち着いてもよい。例えば、波形には、ＳＰＡＤの感度を直線的に増加させる直線的増加部を含めることができる。ある時点で、波形は一定値に移行して、ＳＰＡＤの感度を特定の感度（例えば、最大感度）に維持してもよい。

これら及び他の実施形態は、図１〜図２２を参照して以下に説明する。しかしながら、当業者であれば、これらの図に関して本明細書に与えられた発明を実施するための形態は説明の目的のためのものに過ぎず、限定するものとして解釈されるべきではないことを容易に理解するであろう。

図１に例示するのは、１つ以上のＳＰＡＤ検出器を含むシステム１００の一例である。各ＳＰＡＤ検出器には画素のアレイが含まれる。システム１００には放出器１０２及びＳＰＡＤ検出器１０４が含まれ、ＳＰＡＤ検出器１０４は物体又はターゲット１０６と関連付けて配置される。放出器１０２及びＳＰＡＤ検出器は単一ユニットであってもよい。図１に示すシステムでは、放出器１０２及びＳＰＡＤ検出器１０４はそれぞれ、１つ以上の放出器及びＳＰＡＤ検出器をそれぞれ表してもよい。放出器１０２はターゲット１０６に向けて又は視野内に光を放出する位置にあり、ＳＰＡＤ検出器１０４は、シーン及び／又はターゲット１０６から反射された光を検出する位置にある。

処理デバイス１０８は、エミッタ１０２とＳＰＡＤ検出器１０４とに動作可能に接続されている。処理デバイス１０８によって、放出器１０２はターゲット１０６に向けて光を放出する（放出光を矢印１１０で表す）。ターゲット１０６及び／又はシーンから反射された光を、ＳＰＡＤ検出器１０４が検出してもよい（反射光を矢印１１２で表す）。処理デバイス１０８は出力信号をＳＰＡＤ検出器１０４から受信するか、又は調整された出力信号を介在する信号処理コンポーネント（図示せず）から受信する。処理デバイス１０８は反射光、ターゲット１０６、及び／又はシーンに付随する１つ以上の特性を決定するために出力信号を処理する。システム１００に対して説明した特定のコンポーネント及び動作は典型である。他の実施形態では、説明した動作をコンポーネント間に異なる仕方で分配してもよい。

システム１００を、視野（ＦＯＶ）をスキャンする電子デバイス（例えば、携帯電話内のカメラ）の一部として用いてもよい。スキャニングシステムでは、ＦＯＶ内に光が放出されて、放出光の反射からＦＯＶ内の物体又はターゲットについての情報が求まる。スキャニングシステムは、複数の放出器から複数の方向に光を放出してもよいし、又はＦＯＶの一部若しくは全部にわたって１つ以上の方向に光（例えばレーザからの）を掃引してもよい。スキャニングシステムは、複数の掃引光放出器を用いてもよい。掃引光放出器はＦＯＶを異なる方向又はパターンで掃引してもよい。

代替的に、システム１００は、ＦＯＶの照明がスキャンされずに、むしろ例えば１つ又は複数の放出器によって固定方向に照明される電子デバイスの一部であってもよい。このようなシステム（例えば、固定パターンシステム）では、１つ又は複数の光パルスを放出してもよく（例えば、複数の同時に放出されたパルス）、各放出を１つ以上の方向に送るか又は分配してもよい。例えば、顔認識システムでは、第１の組の同時放出に対して複数の方向を選択してもよい。そして種々の反射パルスを用いてユーザの顕著な顔特徴を検出してもよい。第２の組の放出に対して、方向を再選択して変えてもよい。

いくつかの実施形態では、ラインスキャンシステムにおいてＳＰＡＤ検出器が用いられる。図２に示すのは、環境２０２内に配置されたＳＰＡＤ検出器を用いるラインスキャンシステム２００の一例である。この説明では以後、ラインスキャンシステム２００とともに用いる実施形態について説明するが、当業者であれば、他のスキャニングシステム（例えば、固定パターンシステム）とともに実施形態をどのように用いることができるかを理解するであろう。ラインスキャンシステム２００には、放出器２０４及びＳＰＡＤ検出器２０６が含まれる。放出器２０４は、ある時間にわたって光パルス２１８を繰り返して放出するように動作させてもよい。各放出光パルス間の時間はパルス繰り返し間隔（ＰＲＩ）として知られている。

まとめて、光パルス２１８を、本明細書では放出光ビーム、又は単に光ビーム２１０と言う。光ビーム２１０は、任意の所与の時点において、意図する照明領域、体積、又は放出パターンを有していてもよい。光ビーム２１０は、視野（ＦＯＶ）２１２のセクション２１４（例えば、ライン）のみが一度に照明されるように、視野（ＦＯＶ）２１２の方に向けられるか又は方向づけられている。ＦＯＶ検出時間の間にＦＯＶ２１２をセクションごとにスキャンする。ＦＯＶ検出時間は、ＦＯＶ２１２の選択部分をスキャンするのに必要な時間である。

デバイスに戻る光（例えば、ＦＯＶ２１２内のターゲット及び／又はシーンからの反射を経由して）はレンズ２１６によって受信され、光はレンズによってＳＰＡＤ検出器２０６上に送られる。放出光ビーム２１０は一連の光パルス２１８であるため、反射光は一連の光パルスから構成される。後により詳細に説明するように、ＳＰＡＤ検出器２０６内の画素のセクションは、一連のラインスキャン動作を通して反射光パルスを検出する。各スキャン動作には、複数の光パルスの放出とアレイの選択画素による反射光子の検出とが伴う。各ラインスキャン動作は、画素アレイのセクション内の画素をスキャンするか又は読み取る（例えば、２又は３列を一度に）。画素を読み取ることには、画素のＳＰＡＤによって生成された出力信号を受信することと、可能性として、出力信号の増幅又は他のコンディショニングを行うこととを伴う可能性がある。画素のあるセクションに対するラインスキャン動作が完了すると、画素の別のセクションがスキャンされる。一実施形態では、画素の次のセクションには、以前のラインスキャン動作における画素の一部が含まれる。別の実施形態では、画素の次のセクションには、以前のラインスキャン動作における画素とは異なる画素が含まれる。このプロセスを、アレイの選択した画素のサブセット内の画素がすべてスキャンされるまで繰り返す。

一実施形態では、ビームステアリング要素２０８（例えば、ミラー）が放出器２０４の光路内に位置して、放出器２０４によって放出された光ビーム２１０をＦＯＶ２１２の方に向ける。ビームステアリング要素２０８は、ＦＯＶ２１２のセクション２１４のみが一度に照明されるように光ビーム２１０の伝搬角度及び経路を制御するように構成されている。

他の実施形態では、光ビーム２１０を異なる仕方で操作することができる。例えば、放出器２０４には、ＦＯＶ２１２の異なるセクションに向けてそれぞれ光を放出する複数の放出器を含めることができる。更なる及び／又は他の実施形態では、放出器を動かすか又は回転させて、ＦＯＶ２１２の異なるセクションに向けて光を放出してもよい。

図３に示すのは、ＳＰＡＤシステム内の放出器及びＳＰＡＤ検出器の拡大図である。例示した実施形態では、放出器３００及びＳＰＡＤ検出器３０２は共通の基材又は支持構造物３０４上に配置されているが、これは必須ではない。他の実施形態では、放出器３００及びＳＰＡＤ検出器３０２を別個の基材上に配置してもよい。

放出器３００は、レーザ又は他の好適な光源であって所与の時間にわたってターゲット又はＦＯＶに向けて光３０６を放出するものである。いくつかの実施形態では、例えばラインスキャンシステム２００では、放出器３００は、ＦＯＶ検出時間、すなわち、ＦＯＶ内の物体を検出して、その距離を決定するためにシステムによって割り当てられた時間間隔中に光パルス（例えば、図２の光パルス２１８）を繰り返して放出する。放出光パルスの光子によって生成される波形は、全般的に実質的に集中した形状、例えば、対称的なベル曲線形状（例えば、ガウシアン形状）を有しているが、このような形状は必須ではない。ターゲット３０８がＳＰＡＤ検出器３０２から十分に遠いときは、実質的に歪みのない透過光パルスの波形に対応する反射波形が、ＳＰＡＤで受信されるか又はＳＰＡＤに衝突する。受信波形は、ＳＰＡＤ検出器３０２に衝突する反射光パルス内の光子の数を表す。後に更に説明するように、画素アレイの各ＳＰＡＤが、ＳＰＡＤ検出器３０２に衝突する各反射光パルスの光子を限られた数を超えて受信して検出する（すなわち、アバランシェ内に送られる）ことはありそうにない。

図４に歪みのない反射波形４００の例を示す。透過光パルスの波形がガウシアン形状であるとき、ＳＰＡＤ検出器３０２に衝突する反射波形４００の形状も実質的にガウシアンである。これを用いて、ＴＯＦ（点４０２）を実質的に正確に測定することができる。ＴＯＦは、光パルスを放出する放出器と反射光パルス内の光子を検出するＳＰＡＤ検出器との間で経過した時間の測定値である。反射波形４００は、ＳＰＡＤ検出器３０２に衝突する反射光パルス内の光子の数を時間の関数として表す。ＴＯＦは理想的には、放出されたガウシアン形状のピークから反射波形４００の最大振幅の到着までの時間として推定することができる。

しかし、アレイ内の任意の特定のＳＰＡＤ画素に対して、それぞれ、アレイに衝突する反射光パルスを受信したときに、典型的に少数の光子のみが検出される。これに対する１つの理由は、個々のＳＰＡＤが、光子によってアバランシェ電流出力が発生した後に充電復帰時間を有することである。充電復帰時間の間、ＳＰＡＤは他の到着光子を検出する（すなわち、アバランシェになる）ことができない。しかし、１つの反射光パルスの間に検出される光子に対しては、飛行時間の決定を、例えばシステムクロックを用いて、光パルスの放出からアバランシェ出力の時間までの経過時間を測定することによって行うことができる。複数のＰＲＩにわたってこのようなＴＯＦ測定を行うことによって、特定のＳＰＡＤにおけるＴＯＦ値の分布は、個々の反射波形４００に対応する波形を形成することが可能である。

図３を再び参照して、ターゲット３１２がＳＰＡＤ検出器３０２に近いか又はターゲットが高反射率を有するときは（例えば、ミラー）、反射光３１４の中の光子は、ターゲット３０８から受信した光子と比べてＳＰＡＤ検出器３０２により早く衝突する。反射光３１４の中の光子は、ＳＰＡＤ検出器３０２内の１つ以上のＳＰＡＤを飽和させることができる。ターゲットが近い場合、特定のＳＰＡＤにおける検出光子は、受信した反射波形の最初の部分に由来する可能性がより高いため、受信した反射波形のピークに基づくＴＯＦよりも短いＴＯＦを用いて測定される。複数のＰＲＩにわたって、特定のＳＰＡＤに対する結果は、正味の受信波形が歪んだものである。歪んだ波形のピークを用いると、ＴＯＦ決定が不正確になる可能性がある。

より詳細には、ＳＰＡＤ内のアバランシェをトリガすることによって光子を検出した後に、ＳＰＡＤは回復又は不感時間に入り、その間ＳＰＡＤは他の入射光子に対して検出も応答もしない。典型的には、不感時間は１０〜１００ナノ秒であり、これはその時間の間、ＳＰＡＤには以後の光子が「見えない」ことを意味する。その結果、ＳＰＡＤが光子を検出する確率は、レーザパルスの後端部分と比べたときにレーザパルスの先頭部分において（例えば、ＳＰＡＤが反射光を受信し始めるときに）より高い。この確率の差により、受信波形は歪んで狭くなる。ＳＰＡＤ検出器から遠い物体から反射される光子に対して同じ歪みが生じる可能性があるが、特定のＳＰＡＤが任意の一つの反射パルス内の任意の光子を検出する確率が低いということは、複数のＰＲＩ上で、特定のＳＰＡＤは、先頭部分の光子に向かってよりすくない偏りで光子を検出することができることを意味する。ＳＰＡＤから遠い物体に対しては、何らかの残存する歪み又は偏りによって物体までの推定距離に生じる相対誤差は小さい。

図４に歪んだ受信波形４０４の例を示す。歪んだ受信波形４０４は時間的にずれてゼロに近くなる。更に、歪んだ波形の形状はガウシアンが狭く小さくなったものである。それに応じて、ＴＯＦ内に偏り誤差４０６が持ち込まれて、ＴＯＦは不正確でより早いＴＯＦ４０８にずれる。全般的に、より早いＴＯＦ４０８は、ＳＰＡＤ検出器３０２とターゲット３１２との間の距離がＳＰＡＤ検出器３０２とターゲット３１２との間の実際の距離よりも短いことを示す。

ＳＰＡＤシステム内で内部反射が生じてもＴＯＦ決定に影響する可能性がある。典型的に、カバー層３１６（図３）が放出器３００及びＳＰＡＤ検出器３０２上に配置される。カバー層３１６は任意の好適な材料（例えば、ガラス及びプラスチック）で形成してもよい。光３０６がカバー層３１６を通って伝搬するとき、光３０６の一部が、カバー層３１６から反射してカバー反射光３１８になる場合があり、システムの光学設計に応じて、ＳＰＡＤ検出器３０２に到達する場合がある。カバー反射光３１８内の光子をＳＰＡＤ検出器３０２内の１つ以上のＳＰＡＤによって検出することができ、その結果、ＳＰＡＤは不感時間に入る。それに応じて、状況によっては、物体から反射された反射光３１０、３１４の中の光子をＳＰＡＤが検出しない。なぜならば、ＳＰＡＤは、カバー層３１６から反射したカバー反射光３１８の中の光子を検出することによって生じる不感時間にあるからである。

前述した物体に対する近／遠距離決定の問題は、画素アレイ内の個々のＳＰＡＤ又はそれらのセクションの感度を適応させることによって対処することができる。本明細書では、ある時間にわたってＳＰＡＤ検出器の１つ以上のセクションの感度を変調するための種々の技術を開示している。ＳＰＡＤ検出器には画素アレイが含まれており、各画素にはＳＰＡＤ、ＳＰＡＤに動作可能に接続されたクエンチトランジスタ、ＳＰＡＤに動作可能に接続されたゲートトランジスタが含まれている。ＳＰＡＤ検出器内の画素アレイ全体の感度を変調してもよいし、又は画素アレイのあるセクションの感度を画素アレイの別のセクションとは異なる仕方で変調することができる。一実施形態では、ＳＰＡＤ検出器により近い物体から光が反射し得る時間の間に、ＳＰＡＤの感度をより低くすることができる。逆に、ＳＰＡＤ検出器からより遠い物体から光が反射し得る時間の間に、ＳＰＡＤの感度は、より高くても（例えば最大であっても）よい。いくつかの実施形態では、個々のＳＰＡＤに対する電気入力（例えば、バイアシング電圧）を必ずしも調整することなく、ＴＯＦを決定するための不均一ヒストグラムを用いることによって、感度を実現してもよい。

図５に例示するのは、ラインスキャン動作の間にＳＰＡＤ検出器を動作させる方法例のフローチャートである。前述したように、当業者であれば、本方法をＦＯＶの他のタイプのスキャニング動作とともに使用できることが分かる。本方法を１つの画素内のＳＰＡＤと関連させて説明する。当業者であれば分かるように、本方法は複数の画素内のＳＰＡＤとともに同時に又は連続して用いることができる。すなわち、反射光パルスが受信されるか又は受信が予想される画素に対して本方法を適用することができる。前述したように、画素アレイ内の画素をセクションごとにスキャンするか又は読み取る。ラインスキャン動作は、画素アレイの１つのセクション（例えば、２又は３列の画素）のスキャニングに対応する。

最初は、ブロック５００に示すように、ＳＰＡＤの動作を無効にする。ＳＰＡＤは少なくとも３つの状態のうちの１つであり得る。ＳＰＡＤセクションが有効になっている「有効」又は「アクティブ化」状態は、任意の受信光子がアバランシェ出力信号をトリガできるように十分に逆バイアスされている。アイドル状態とは、画素のコンポーネントに電力が供給されるが、ＳＰＡＤに衝突する光子が出力信号をトリガできる程ではない状態、及び電力供給されない状態（例えば、ＳＰＡＤに逆バイアスが印加されていない）。無効にされる状態には、アイドル状態及び電力供給されない状態の両方が含まれる。ＳＰＡＤの動作を無効にするか又はゲートするための技術例については、図９と関連させてより詳細に説明する。

次にブロック５０２において、ＳＰＡＤを有効にすべきか否かを例えば処理デバイス１０８によって判定する。望ましくない及び／又は重要でないと考えられるデータが終了した時間の後にＳＰＡＤを有効にしてもよい。例えば、カバー層反射時間が終了した後にＳＰＡＤを有効にしてもよい。一実施形態では、ＳＰＡＤが無効にされる時間の間に、１つ以上の別個の参照ＳＰＡＤ（すなわち、図６に関連して以下に規定する参照画素のＳＰＡＤ）を用いてヒストグラムを構成する。ヒストグラムを用いて、ＳＰＡＤを有効にすべき時間を決定する。ヒストグラムは、後述するブロック５０６で構成されＴＯＦを決定するために用いられる、不均一ヒストグラムから別個及び独立に構成される均一又は不均一ヒストグラムとすることができる。別の態様では、ＳＰＡＤを有効にする決定は、反射光パルスの予想又は推測される場所に基づいて行う。例えば、ラインスキャン動作では、放出光パルスの方向をシステムが知っていることに基づいて、アレイの特定の行内の画素のみを有効にしてもよい。

別の実施形態では、光がカバー層から反射される時間を、ＳＰＡＤ検出器とカバー層との間の距離に基づいて選択してもよい。この時間をカバー層反射時間と言う。ＳＰＡＤの動作は、カバー層反射時間の間に無効にすることができ、カバー層反射時間が終了した後に有効にすることができる。また更なる実施形態では、ＳＰＡＤを無効にする時間がカバー層反射時間だけより長くてもよい。これは、ＳＰＡＤ検出器を用いるシステムまでの特定の距離内の物体又はターゲットを距離決定から除くことが望ましい場合に行ってもよい。

図５に戻って、本方法は、ブロック５０２において、カバー層反射時間が終了したか否かを待つ。カバー層反射時間（又はその後の延長時間）が過ぎたら、プロセスはブロック５０４に続いて、ターゲット及び／又はシーンから反射された光の中の光子を検出するためにＳＰＡＤの動作を有効にする。ブロック５０６において、ＳＰＡＤは、光子を検出して、不均一ヒストグラムが構成される。パルス間でＳＰＡＤは、無効にされてもよいし、されなくてもよいが、パルス間で無効にすることは、節電及び内部／近物体の反射の影響を減らすことにとって好ましい場合がある。不均一ヒストグラム例については、図８と関連させてより詳細に説明する。場合によっては、不均一ヒストグラムは、画素あたりに構成されてもよい。別の場合では、不均一ヒストグラムは、超画素（例えば、画素の組）に対して構成されてもよい。

次にブロック５０８において、ラインスキャン動作が終了したか否かについて判定する。そうでない場合は、本方法はブロック５００に戻る。ラインスキャン動作が終了すると、プロセスはブロック５１０に移って、ラインスキャン動作が最後のラインスキャン動作であった（例えば、画素アレイ内のすべてのＳＰＡＤがスキャンされた）か否かを判定する。ラインスキャン動作が最後のラインスキャン動作でない場合、プロセスはブロック５１２に続いて、ＳＰＡＤを無効にし、次のラインスキャン動作を行う。次のラインスキャン動作は、ブロック５０４で有効にされたＳＰＡＤを含んでいてもよいし、又は異なるＳＰＡＤを含むことができる。ラインスキャン動作が最後のラインスキャン動作である場合、本方法はブロック５１４に移ってＳＰＡＤが無効にされる。

図６は、ＳＰＡＤ検出器のブロック図を示す。ＳＰＡＤ検出器６００には、読み取り制御回路６１１に動作可能に接続された画素アレイ６０２が含まれている。読み取り制御回路６１１は、コントローラ６１０によって制御され、コントローラ６１０は、処理デバイス１０８の一部として、又は処理デバイス１０８に動作可能に接続された別個のコンポーネントとして実装されてもよい。いくつかの実施形態では、読み取り制御回路６１１は、行レベルアナログフロントエンド（ＡＦ）回路アレイ６０４、ＡＦ回路アレイ６０４に動作可能に接続された時間デジタル変換器（ＴＤＣ）アレイ回路６０６、ＴＤＣアレイ回路６０６に動作可能に接続されたメモリ６０８のうちの一部又は全部を含んでいてもよい。いくつかの実施形態では、任意的なエンコーダ６０７が、ＴＤＣアレイ回路６０６とメモリ６０８との間に動作可能に接続されてもよい。

画素アレイ６０２には、参照サブアレイ６１２及び撮像サブアレイ６１４が含まれている。参照サブアレイ６１２は、画素６１６の行（参照画素と言う）として示され、撮像サブアレイ６１４のエッジに沿って配置されている。他の実施形態では、それぞれ１つ以上の参照画素を含む１つ以上の参照サブアレイを含めることができる。更に、１つ以上の参照サブアレイは、撮像サブアレイ６１４内の又は撮像サブアレイ６１４の周りの任意の所与の場所に配置されることができる。

参照サブアレイ６１２内の参照画素６１６内のＳＰＡＤは、カバー層から反射された光の中の光子を検出するために使用されてもよく、一方で、撮像サブアレイ６１４内の画素６１８（撮像画素と言う）内のＳＰＡＤは、ＦＯＶ（例えば、図２のＦＯＶ２１２）から反射された光の中の光子を検出するために使用される。参照画素のＳＰＡＤは、参照ＳＰＡＤと呼ばれ、撮像画素のＳＰＡＤを撮像ＳＰＡＤと呼ばれる。ＰＲＩの開始時に、光子がカバー層から反射し得るとき、撮像サブアレイ６１４内の撮像画素６１８内のＳＰＡＤを無効にする。参照サブアレイ６１２内の参照画素６１６内のＳＰＡＤは、撮像画素６１８内のＳＰＡＤを有効にされるべき時間を決定するために使用される。

いくつかの実施形態では、参照サブアレイ６１２内の参照画素６１６内のＳＰＡＤは、ＰＲＩの開始時に有効にされ、撮像画素６１８内のＳＰＡＤが有効であるときに消費電力を減らすために無効にされる。代替的に、参照画素６１６は、参照画素及び撮像画素の両方として用いられてもよい。撮像画素６１８が有効にされたときに、参照画素６１６は、参照画素としての使用から撮像画素としての使用へと移行することができる。例えば、参照画素６１６内のＳＰＡＤに付随する出力は、参照機能に付随する回路（例えば、参照機能に付随するＴＤＣ出力値）と撮像機能に付随する回路（例えば、図１０の状況での不均一な特性を伴うＴＤＣ出力値）との間で切り替えることができる。いくつかの例では、撮像画素を有効にする前に参照画素６１６を無効にすることを行わなくてもよく、参照及び撮像画素を両方とも有効にする間に多少の重複があってもよい。言い換えれば、所与のＰＲＩの間に、撮像画素が有効にされる前に参照画素が有効にされてもよく、撮像画素が無効にされる前に参照画素が無効にされてもよい。

ラインスキャンシステムにおいて、画素アレイ６０２は、スキャンごとの読み出しプロセスにおいて読み出すことができる。画素アレイ６０２はまた、移動照明源を用いたシステムにおいて、セクションごとに読み出すこともできる。言い換えれば、画素アレイ６０２の種々のセクション（例えば、２又は３列の画素）の撮像画素６１８内のＳＰＡＤは、対応する時間に有効にされる。いくつかの実施形態では、読み出しがセクションごとに行われないように、スキャン動作内において個々の画素の複数の読み出しがあってもよい（例えば、個々のパルスベースの測定に対して）。一実施形態では、カバー層反射時間の間に、参照サブアレイ６１２内の参照画素６１６内のＳＰＡＤのみが可能であり、ラインスキャン動作の間に、撮像サブアレイ６１４内の撮像画素６１８内のＳＰＡＤのみが可能である。代替的に、参照画素６１６内のＳＰＡＤは、カバー層反射時間の間、並びにラインスキャン動作の間に有効にされる。典型的な反射光ビーム６２０が、図示では、画素アレイ６０２に衝突していて、クロスハッチングを伴う画素は、反射光ビーム６２０の中の光子を検出するようにＳＰＡＤが有効となっている画素を表す。

有効なＳＰＡＤを伴う画素は画素アレイ６０２内の画素のサブセットを構成する。有効なＳＰＡＤを伴う画素は図６の非直線配列で配列される。詳細には、画素アレイの２つの水平エッジ付近に配置された有効なＳＰＡＤを伴う画素は、曲線状（又はずれているか、若しくはジグザグ配置された）パターンを形成して、レンズから受信した反射光ビーム６２０の形状を考慮する。有効なＳＰＡＤを伴う画素の他の非直線配列としては以下を挙げてもよい。このような画素の区分的直線セクション、又は少なくとも１つの行が１つ以上の有効な画素の組を伴い、それらは１つ以上の列内にある（しかし、すべての列ではない）、又は隣接する行が有効な画素を伴い、それらの間に１つ以上のインアクティブ行が配置され得る、及び／又は有効な画素が同じ列内にある（列内の有効な画素は１つ以上のインアクティブ行によって分離される）。他の実施形態では、有効なＳＰＡＤを伴う画素を直線配列で配列してもよく、例えば、隣接する行の組に渡って配列された画素であってもよい。これらの実施形態に対する変形において、隣接する行の特定の列内の画素を有効にしなくてもよい。当業者であれば分かるように、有効なＳＰＡＤを伴う画素のパターンを任意の所与の配列に配列することができる。いくつかの例では、有効又はアクティブピクセルには、非連続画素又は画素組が含まれていてもよい（例えば、ラインスキャンシステムを用いないシステムにおいて）。

ＡＦ回路アレイ６０４は、画素アレイ６０２に対して行レベルの信号読み出しを実行するように構成されている。ＡＦ回路アレイ６０４には、画素アレイ６０２内の各画素ライン（例えば、行）に対するＮ個のＡＦ回路が含まれる。Ｎは、画素ライン内の任意の所与時間における有効なＳＰＡＤの数を表す。したがって、図６に示す実施形態では、ＡＦ回路アレイ６０４には各行に対して２つのＡＦ回路が含まれている。他の実施形態では、各行に対するＡＦ回路の数はＮ＋Ｘであってもよく、Ｘは１つ以上の更なるＡＦ回路を表す。一実施形態では、更なるＡＦによってＳＰＡＤ検出器６００を有効にして、同時に有効なＳＰＡＤを伴う画素の数を選択的及び動的に調整することができる。

ＴＤＣアレイ回路６０６は、画素アレイ６０２内の各画素ライン（例えば、行）に対するＮＴＤＣ回路が含まれ、Ｎは、画素ライン内の任意の所与時間における有効なＳＰＡＤの数を表す。したがって、図６に示す実施形態では、ＴＤＣアレイ回路６０６は、各行に対して２つのＴＤＣ回路が含まれている。他の実施形態では、各行に対するＴＤＣ回路の数はＮ＋Ｙであってもよく、Ｙは１つ以上の更なるＴＤＣ回路を表す。一実施形態では、更なるＴＤＣ回路によってＳＰＡＤ検出器６００を有効にして、同時に有効なＳＰＡＤを伴う画素の数を選択的及び動的に調整することができる。

ＴＤＣ回路は、有効なＳＰＡＤに衝突する光子の到着時刻を測定する。したがって、ＴＤＣ出力値は、光子の到着時刻を表す。ＦＯＶのラインスキャンの間に、ＴＤＣ出力値は、有効なＳＰＡＤを伴う各画素に対するヒストグラム（又は「各有効なＳＰＡＤに対するヒストグラム」）を構成するのに用いられる。

任意的なエンコーダ６０７は、図１１Ａ〜１２と関連させてより詳細に説明される。一実施形態では、メモリ６０８は、画素アレイ６０２内の各画素ライン（例えば、行）に対するＮ個のヒストグラムメモリ内にＮ個のヒストグラムを記憶し、Ｎは、画素ライン内の任意の所与時間における有効なＳＰＡＤの数を表す。他の実施形態では、各行に対するヒストグラムメモリの数はＮ＋Ｚであってもよく、Ｚは１つ以上の更なるヒストグラムメモリを表す。

本明細書で説明する実施形態では、各有効なＳＰＡＤに対して不均一ヒストグラムを構成する。不均一ヒストグラムについては、図８と関連させてより詳細に説明する。

コントローラ６１０はＴＤＣアレイ回路６０６に対するタイミング信号を生成する。任意の好適なコントローラが用いられる。例えば、コントローラ６１０には、参照タイミング信号を生成する補助回路（例えば、フェーズロックドループ回路又は遅延ロックループ回路）が含まれていてもよい。

全般的に、有効なＳＰＡＤに対するヒストグラムは複数のビンによって構成されて、各ビンは放出器の各ＰＲＩ内の所与の時間又は時間スパンを表す。ビン時間スパンの和はＰＲＩに等しい。代替的に、ビン時間スパンの和はＰＲＩの選択間隔（ＰＲＩの最初及び最後の部分間隔を除いたときなど）に等しい。均一ヒストグラムでは、各ビンが表す時間スパンは同じ時間長さである。したがって、ビンの「幅」又は時間スパンはヒストグラムにわたって不変である。ヒストグラムの各ビンは、それが表す時間スパン内の複数のＰＲＩ上で有効なＳＰＡＤが検出した光子の総数を蓄積するのに用いられてもよい。

図７に例示するのは、１つの有効なＳＰＡＤに対する均一ヒストグラムである。ヒストグラム７００は複数のＰＲＩ（図２を参照）にわたって構成され、ＰＲＩの間にＳＰＡＤが検出した光子の総数を表す。ヒストグラム７００の垂直軸（例えば、ｙ軸）は光子の数を表し、水平軸（例えば、ｘ軸）は時間を表す。ヒストグラム７００内のビン７０２はＰＲＩにわたる。各ビン７０２はＰＲＩ内の特定の時間スパン上での光子カウントを表す。例えば、各ビン７０２は、５ナノ秒のスパン上で検出された光子の数を表すことができる。

有効なＳＰＡＤ内でアバランシェがトリガされる度に、対応するＴＤＣ回路が測定するＴＯＦに対応する「アドレス」が計算されて、そのアドレスに対応するビンを１つだけ増やす。ヒストグラムはメモリ６０８に記憶される。

前述したように、語句「不均一ヒストグラム」は、ヒストグラムにわたる種々の時間スパンを表すビンを含むヒストグラムを指す。図８に不均一ヒストグラム例を示す。不均一ヒストグラム８００には、第１の幅又は時間スパンを有する第１の組のビン８０２、第２の幅を有する第２の組のビン８０４、第３の幅を有する第３の組のビン８０６、及び第４の幅を有する第４の組のビン８０８が含まれる。ビンの組８０２、８０４、８０６、８０８にはそれぞれ、１つ以上のビンを含めることができる。

不均一ヒストグラムを用いて、画素の感度を効果的に変調することができる。不均一なビン幅を選択して固定することができるか、又は例えば処理デバイス１０８によって動的に変更することができる。

例示した実施形態では、第１の組のビン８０２はＰＲＩの開始及びＰＲＩの終わりに位置する。第１の組のビン８０２は、ＳＰＡＤ検出器に対する粗い分解能又は感度が形成する。ＰＲＩの開始にあるビン８０２の粗い分解能は、ＰＲＩの終わりにあるビン８０２のビンとは異なっていてもよい。第２の組のビン８０４は、ＰＲＩの開始における第１の組のビン８０２（例えば、一番左の第１の組のビン８０２）の後に位置する。第２の組のビン８０４は、ＳＰＡＤ検出器に対する微細な分解能又は感度が形成する。第３の組のビン８０６は第２の組のビン８０４と第４の組のビン８０８との間に位置する。第３の組のビン８０６は、第２の組のビン８０４が与える微細な感度よりは微細さが低いＳＰＡＤ検出器に対する微細な感度が形成する。第４の組のビン８０８によって、第１の組のビン８０２が与える粗い感度よりは粗さが低いＳＰＡＤ検出器に対する粗い感度が形成される。言い換えれば、第３の組のビン８０６が形成する感度は、第２の組のビン８０４が与える感度よりは感度が低いが、第４の組のビン８０８が形成する感度よりは感度が高く、第４の組のビン８０８が与える感度は、第３の組のビン８０６が形成する感度よりは感度が低く、第１の組のビン８０２が与える感度よりは感度が高い。したがって、ＳＰＡＤ検出器の感度は、ＰＲＩの開始時には粗く（第１の組のビン８０２）、その後、より微細な（又は粗さが少ない）感度に移行する（第２の組のビン８０４）。ＳＰＡＤ検出器の感度は、次に、より粗い感度又は微細さがより低い感度が増したビンに移行する（例えば、第２の組のビン８０４から第３の組のビン８０６に移行し、第３の組のビン８０６から第４の組のビン８０８に移行し、最後に第４の組のビン８０８から第１の組のビン８０２に移行する）ことによって、ＰＲＩ内に残る時間にわたって減少する。このように、異なる組のビン８０２、８０４、８０６、８０８によって、ＰＲＩにわたってＳＰＡＤ検出器の感度が変調される。

詳細には、第１の組のビン８０２内のビン８１０の幅はそれぞれ、最も長い時間にわたり、画素アレイに対する第１の分解能又は感度を形成する。典型的に、ＰＲＩの開始及びＰＲＩの終わりに検出される光子は少数である。それに応じて、第１の組のビン８０２内のビン８１０はより長い時間にわたる。前述したように、第１の組のビン８０２内のビン８１０によって、ＳＰＡＤ検出器に最も粗い分解能又は感度が与えられる。

第２の組のビン８０４内のビン８１２の幅はそれぞれ、最短の時間長にわたり、画素アレイに対する第２の感度を形成する。したがって、第２の組のビン８０４内のビン８１２によって、ＳＰＡＤ検出器に最も微細な分解能又は感度が与えられる。

第３の組のビン８０６内のビン８１４の幅はそれぞれ、ビン８１２の幅よりは大きくて第４の組のビン８０８内のビン８１６の幅よりは小さい時間に及ぶ。ビン８１４によって、ＳＰＡＤ検出器に微細な分解能又は感度（最も微細な分解能よりは微細さが低くて粗い分解能よりは高い）が与えられる。前述したように、第３の組のビン８０６を用いて画素アレイに対する第３の感度が形成される。

第４の組のビン８０８内のビン８１６の幅はそれぞれ、ビン８１４の幅よりは大きくて第１の組のビン８０２内のビン８１０の幅よりは小さい時間にわたる。第４の組のビン８０８内のビン８１６は、ＳＰＡＤ検出器に粗い分解能又は感度（微細な分解能よりは微細さが低くて、最も粗い分解能よりは高い）をもたらす。第４の組のビン８０８は、画素アレイに対する第４の感度となる。

こうして、不均一ヒストグラム８００内のビン幅を変えることによって、ある時間にわたってＳＰＡＤの感度を変調することができる。最も微細な感度を用いて、シーン内のより近い物体（例えば、近接ターゲット）から、及び／又は高反射率を有する物体から反射した光子を検出することができる。最も粗雑な感度を用いて、シーン内のより遠い物体（例えば、遠方ターゲット）から反射する光子を検出する。また微細及び粗雑な感度を、近い物体と遠い物体との間に位置する物体から反射する光子とともに用いる。

図９にＳＰＡＤ検出器内の画素例の概略図を示す。ＳＰＡＤ９００は、負電圧源（−Ｖ_BD）と、電圧Ｖ_OUTが取り出される出力ライン上のノード９０２との間に接続される。ＳＰＡＤ９００は、負電圧源−Ｖ_BDに接続されたアノード、及びノード９０２に接続されたカソードを有するが、他の実施形態はこの構成に限定されない。

選択トランジスタ９０４の第１の端子及びゲートトランジスタ９０６の第１の端子もまた、ノード９０２に接続されている。ゲートトランジスタ９０６の第２の端子は、基準電圧（例えば、接地）に接続されている。選択トランジスタ９０４の第２の端子は、クエンチトランジスタ９０８の第１の端子に接続されている。クエンチトランジスタ９０８の第２の端子は、電圧源Ｖ_Eに接続されている。選択トランジスタ９０４及びゲートトランジスタ９０６のゲートは、共通入力ライン９１０に接続されている。ゲート信号Ｖ_GATEを入力ライン９１０に印加して、ＳＰＡＤ９００を有効にして選択し、ＳＰＡＤ９００を無効にして選択解除する。言い換えれば、ゲート信号Ｖ_GATEによってＳＰＡＤ９００の検出時間が決定される。ＳＰＡＤが有効化されると、アバランシェイベントが出力ラインＶ_OUT上で検出される。出力ラインＶ_OUTを、例えば、図６のアナログフロントエンド回路アレイ６０４に接続することができる。有効なＳＰＡＤ９００に光子が衝突すると、電圧源Ｖ_Eと−Ｖ_BDとの間にアバランシェ電流が流れる。これによって、ノード９０２におけるＶ_OUTに電圧変化が誘起される。この電圧変化をＡＦ回路アレイ６０４によって検出して増幅することができる。

図９では、選択トランジスタ９０４及びクエンチトランジスタ９０８はＰＭＯＳトランジスタとして描かれ、ゲートトランジスタ９０６はＮＭＯＳトランジスタとして示されている。しかし、他の実施形態では入れ替えた回路及び回路構成を用いてもよい。他の実施形態では、選択トランジスタ９０４及びクエンチトランジスタ９０８はＮＭＯＳトランジスタであってもよく、ゲートトランジスタ９０６はＰＭＯＳトランジスタであってもよい。代替的に、選択トランジスタ９０４、ゲートトランジスタ９０６、及び／又はクエンチトランジスタ９０８は、異なる型のトランジスタ又は回路として構成してもよい。

また図９に示す画素には、正供給電圧Ｖ_E及びＶ_OUTの出力ラインから接続された任意的な高速再充電トランジスタ９１２が含まれる。図示した画素の場合、高速再充電トランジスタ９１２はＰＭＯＳトランジスタである。急速再充電トランジスタ９１２は、再充電信号Ｖ_RCH９１４によってゲート制御される。再充電信号Ｖ_RCH９１４は、ゲート信号Ｖ_GATEに同期させることができる。

図１０に示すのは、各パルス繰り返し間隔の間のＳＰＡＤシステムの動作のタイミング図例である。時間Ｔ₀で放出器が光パルス１００２を放出するときにＮ番目のＰＲＩは始まる。時間Ｔ₀において、撮像サブアレイ内の画素内のＳＰＡＤに対するゲート信号（Ｖ_GATE）は、撮像サブアレイ内の画素内のＳＰＡＤを無効にする第１の信号レベル１００４にある。時間Ｔ₀と時間Ｔ₁との間において、撮像サブアレイ内の画素内のＳＰＡＤは無効にされる。参照サブアレイ内の画素内の１つ以上のＳＰＡＤが、カバー層から反射された光において光子が検出されたことを示す信号１００６を出力してもよい。第１の信号レベル１００４は、カバー層反射時間間隔を越えて延びてもよく、付加的な時間間隔を含んでいてもよい。

時間Ｔ₁において、Ｖ_GATE信号の信号レベルは第２の信号レベル１００８に移行して、撮像サブアレイ内の画素内の選択ＳＰＡＤ（又は撮像サブアレイ内の画素のセクション内のＳＰＡＤ）が、ターゲット及び／又はシーンから反射された光の中の光子を検出することが可能になる。第１の信号レベル１００４を高信号レベルと示し、第２の信号レベル１００８を低信号レベルと示しているが、これらの信号レベルは必須ではない。他の実施形態では、第１の信号レベル１００４は低信号レベルであってもよく、第２の信号レベル１００８は高信号レベルとすることができる。

時間Ｔ₁と時間Ｔ₅の間では、撮像サブアレイ内の画素内の有効なＳＰＡＤによって、検出光子を表す信号１０１０が生成される。時間Ｔ₅を、ＦＯＶ内の物体に対して選択した最大検出範囲によって決定してもよい。すなわち、Ｔ₅の後に反射光パルスが到達するＦＯＶ内の十分遠くに配置された物体は対象とは考えていない。更に、Ｔ₅の後に到達する光子は周辺光源に由来する可能性がより高いという想定に基づいて、時間Ｔ₅を選択してもよい。時間Ｔ₅において、ゲート信号Ｖ_GATEは、第１の信号レベル１００４に移行して、撮像サブアレイ内のＳＰＡＤを無効にする。時間Ｔ₆においてＮ番目のＰＲＩは終了する。

図１０の一番下の２つのプロットは、ＴＤＣ出力値により与えられるＳＰＡＤ（参照ＳＰＡＤ又は撮像ＳＰＡＤ）がトリガされる異なる時間をシステムがヒストグラムビンとどのように関連付けるかを例示する。両プロットにおいて、垂直軸には、ヒストグラムのビンに対応する別個のレベルの組を含むことができる。水平軸は、時間Ｔ₀とＴ₆との間のＮ番目ＰＲＩが部分間隔に分割される様子を示している。特定の部分間隔内のＴＤＣ出力値（すなわち、ＳＰＡＤトリガリング時間に対するデジタル値）に対して、対応するビン番号（又はアドレス）がグラフ上の対応点の垂直座標によって与えられる。図１１Ａ〜１２に対して後述するように、ビン番号は垂直軸上に等間隔に配置されている。

実施形態例では、参照ＳＰＡＤに対するグラフは、時間Ｔ₀と時間Ｔ₃との間を直線的に上昇して、この間隔におけるＴＤＣ出力値が参照ＳＰＡＤに対するヒストグラムの異なるビンに分離される。時間Ｔ₃と時間Ｔ₆との間のＴＤＣ出力値に対しては、対応するビンは、最後の記録されたビンであるか、又は参照ＳＰＡＤに対するヒストグラムのどのビンにも入力されていない。例示した実施形態では、参照ＳＰＡＤは参照信号に対してのみ用いているため、参照ＳＰＡＤに対するＴＤＣ出力値は時間Ｔ₃の後には考慮も分析もしていない。時間Ｔ₃後の参照ＳＰＡＤに対するＴＤＣ出力値を考慮しないことは任意的であり、他の実施形態では、時間Ｔ₃後の参照ＳＰＡＤに対するＴＤＣ出力値を考慮してもよいし及び／又は分析してもよい。

参照サブアレイ内の画素内のＳＰＡＤに対するＴＤＣ出力値と同様に、撮像サブアレイ内の画素内のＳＰＡＤに対するＴＤＣ出力値は、ＳＰＡＤが検出する光子の到着時刻を表す。一番下のプロット内のグラフは、時間Ｔ₁と時間Ｔ₅との間にある撮像ＳＰＡＤからのＴＤＣ出力値が、不均一ヒストグラムに対するビン番号とどのように関連するかを示している。その時間にわたってプロットは単一勾配ではない。時間Ｔ₁と時間Ｔ₅との間でプロットの勾配は変化する。Ｎ番目のＰＲＩの間に構成される不均一ヒストグラムに変曲点が対応付けられる。

不均一ヒストグラムを構成するために用いる撮像ＳＰＡＤからのＴＤＣ出力値を、いくつかの技術を用いて取得することができる。ある技術では、ＴＤＣアレイ回路がＴＤＣ出力値を生成するときに、ＴＤＣ出力値をエンコードすることができる。ＴＤＣ出力値を圧縮するか又はエンコードすることによって、不均一ヒストグラムにとって必要なアドレス長を短くしてもよい。

図１１Ａに示すのは、最初に均一ヒストグラム（例えば図７）形成してから不均一ヒストグラム（例えば、図８）を形成するために、ＴＤＣ出力値をどのように割り当てることができるかに関する２つのプロットである。ＴＤＣ出力値の均一ヒストグラムを形成するために、垂直軸はヒストグラムビン番号（言い換えると、メモリ内でのビンアドレス）を与え、ビン１からビンＮまでの等間隔に配置されたビン番号からなる。その結果、各ビンに対して、水平時間軸上の対応する時間部分間隔（例えば、部分間隔Ｄ₁〜Ｄ₂とＤ₂〜Ｄ₃）は等幅を有する。プロット１１００に、ＴＤＣアレイ回路から出力されたＴＤＣ出力値を対応するビン番号にどのように割り当てるかを示す。例えば、時間１１０３においてアバランシェイベントのＴＤＣ出力値が生じた場合、ビン８内のカウントを１だけ増やす。

プロット１１０１に例示するのは、ＴＤＣ出力値を記録するために用いるヒストグラム用の基礎となることができる曲線である。ＰＲＩにわたってプロットの勾配１１０１は変化する。例示した実施形態では、プロット１１０１はＴＤＣ値の全範囲（例えば、Ｄ₁からＤ_MAX）にわたって滑らかである。エンコーダ回路（例えば、エンコーダ６０７）を用いて、何らかの任意のプロット又は曲線を形成することができる。開始及び終了時間を表す特定のＴＤＣ出力値Ｄ₁〜Ｄ_MAXをすべてのＴＤＣ回路の間で共有することができ、また静的又は動的に再プログラム可能となるようにメモリ回路（例えば、ＳＲＡＭ）に記憶してもよい。

別の技術では、ＴＤＣアレイ回路がＴＤＣ出力値を生成した後にＴＤＣ出力値をポストエンコードしてもよい。図１１Ｂに示すのは、線形ＴＤＣ出力値及びポストエンコードされたＴＤＣ出力値の第２の組のプロットである。比較のために、前述したプロット１１００を部分的に示す。プロット１１０２は図１１Ａのプロット１１０１に対する区分的線形近似である。不均一ヒストグラムを形成するために、この場合、垂直軸上のビン番号は均一なステップサイズによって分離して示しており、ビン１〜ビンＭの範囲である。その結果、水平時間軸上にマーキングされた各ビンに対応する個々の時間部分間隔は幅が均一ではない。プロット１１０２に例示するのは、不均一ヒストグラムを構成するために用いるＴＤＣ出力値である。ＰＲＩにわたってプロットの勾配１１０２は変化する。図１１Ａに示す実施形態と同様に、エンコーダ回路（例えば、エンコーダ６０７）を用いて何らかの任意曲線を形成してもよい。

図１２に示すのは、ＴＤＣ出力値をポストエンコードして不均一ヒストグラムを形成して、図１１Ｂに示す典型的なプロットを形成するために用いることができる方法例である。図６に示すエンコーダ６０７によって本方法を行うことができる。ＴＤＣアレイ回路内の各ＴＤＣ回路が生成した各ＴＤＣ出力値（ｄ）に対して、例示したプロセスを行う。最初、ブロック１２００において、ＴＤＣ出力値ｄがＤ₁以下であるか否かについて判定し、Ｄ１は、第１のビンアドレス移行に対応する時間部分間隔に対する開始時間を表す。そうである場合には、そのＴＤＣ出力値に対するビンアドレスはゼロである（ブロック１２０２）。ゼロビンアドレスは、図１１の部分間隔又は領域１１０４に対応する。

ＴＤＣ出力値ｄがＤ₁よりも大きい場合、本方法はブロック１２０４に移って、ＴＤＣ出力値ｄがＤ₁よりも大きくてＤ₂以下であるか否かを判定し、Ｄ₂は、第２のビンアドレス移行に対する開始時間を表す。そうである場合には、そのＴＤＣ出力値に対するビンアドレスはｄ−Ｄ１である（ブロック１２０６）。このビンアドレスは、図１１の領域１１０６内の時間部分間隔に対応し、領域１１０６内のすべての部分間隔は等幅を有している。

ＴＤＣ出力値ｄがＤ₂よりも大きい場合、本方法はブロック１２０８に移って、ＴＤＣ出力値ｄがＤ₂よりも大きくてＤ₃以下であるか否かを判定し、Ｄ₃は第３のビンアドレス移行を表す。そうである場合には、そのＴＤＣ出力値に対するビンアドレスは、（Ｄ₂−Ｄ₁）＋（ｄ−Ｄ₂）／２である（ブロック１２１０）。このビンアドレスは図１１の領域１１０８に対応する。領域１１０８では、図示するように、ＴＤＣ値を２つ以上のビンの間で割り当ててもよいが、それらのビンに対する対応する時間部分間隔は等幅を有している。しかし、Ｄ₂とＤ₃との間の時間部分間隔の幅は、Ｄ₁とＤ₂との間の時間部分間隔よりも広い。こうして、結果として得られるヒストグラムに対するビンは、不均一な幅を有する時間部分間隔に対応する。

ＴＤＣ出力値ｄがＤ₃よりも大きい場合、本方法はブロック１２１２に移って、ＴＤＣ出力値ｄがＤ₃よりも大きくてＤ_MAX以下であるか否かを判定し、Ｄ_MAXは第４のビンアドレス移行を表す。そうである場合には、そのＴＤＣ出力値に対するビンアドレスは、（Ｄ₂−Ｄ₁）＋（Ｄ₃−Ｄ₂）／２＋（ｄ−Ｄ₃）／３である（ブロック１２１４）。このビンアドレスは図１１の領域１１１０に対応する。

ＴＤＣ出力値ｄがＤ３よりも大きくてＤ_MAX以下である場合、本方法はブロック１２１６に移って、ＴＤＣ出力値ｄがＤ_MAXよりも大きいか否かを判定する。そうである場合には、そのＴＤＣ出力値に対するビンアドレスはＤ_MAXである（ブロック１２１８）。このビンアドレスは図１１の領域１１１２に対応する。ＴＤＣ出力値ｄがＤＭＡＸより大きくないとき、ビンアドレスをそのＴＤＣ出力値ｄには割り当てない（ブロック１２２０）。

図１２に示した方法では、ビンアドレス計算における除算に対して自然数を用いる。例えば、ブロック１２１４におけるビンアドレス計算は、ｄ（Ｄ₂−Ｄ₁）＋（Ｄ₃−Ｄ₂）／２＋（ｄ−Ｄ₃）／３である。減算（Ｄ₃−Ｄ₂）を２で割り、減算（ｄ−Ｄ₃）を３で割る。他の実施形態では、１つ以上のビンアドレス計算において分数を用いることができる。

不均一ヒストグラムを構成するために用いてもよい不均一なＴＤＣ出力値を取得するための別の技術には、異なる位相を有するＴＤＣクロック信号を用いることが伴う。この技術は任意的であり、前述で開示した方法とともに用いてもよいし、又は単独で用いてもよい。図１３Ａに、画素アレイに動作可能に接続されたＴＤＣアレイ回路例を示す。画素アレイ１３００には、参照サブアレイ１３０２及び撮像サブアレイ１３０４が含まれる。撮像サブアレイ１３０４内の各画素１３０６は、図９に示すように構成することができる。したがって、画素１３０６に対する１つ以上のゲート信号（Ｖ_GATE）を、ライン１３０８上の画素アレイ１３００によって受信する。処理デバイス（例えば図１の処理デバイス１０８又は図２２の処理デバイス２２０４）によって、１つ以上のゲート信号を画素アレイ１３００に伝送して、撮像サブアレイ１３０４内の選択画素１３０６内のＳＰＡＤを有効にすることができる。

前述したように、ＴＤＣアレイ回路１３１０には、画素アレイ１３００内の各画素ライン（例えば、行１３１４）に対するＮ個のＴＤＣ回路１３１２が含まれ、Ｎは、任意の所与時間に有効にされたＳＰＡＤの数を表す。したがって、Ｎ個のＴＤＣ回路１３１２が、画素アレイ１３００内の各対応する行１３１４に動作可能に接続されている。いくつかの実施形態では、ＴＤＣアレイ回路１３１０には、ＴＤＣアレイ回路１３１０内の対応するＴＤＣ回路１３１２と、対応するＴＤＣ回路１３１２に動作可能に接続された画素アレイ１３００内の行との間に接続された、バッファ又は増幅器１３１６が含まれる。増幅器１３１６の一例は、トランスインピーダンス増幅器である。

例示した実施形態では、ＴＤＣアレイ回路１３１０は、異なる位相を有するクロック信号を受信する。詳細には、それぞれ異なる位相φ₀、φ₁、φ₂、φ₃を有する４つのクロック信号（ＴＤＣＣＬＫ_REF）が、参照サブアレイ１３０２内の画素１３１８の行に動作可能に接続されたＴＤＣ回路１３１２に伝送される。同様に、それぞれ異なる位相φ₀、φ₁、φ₂、φ₃を有する４つのクロック信号（ＴＤＣＣＬＫ_DIST）が、撮像サブアレイ１３０４内の画素１３０６の行に動作可能に接続されたＴＤＣ回路１３１２に伝送される。４つの異なる位相を示して説明しているが、他の実施形態はこの実施態様に限定されない。クロック信号に対して任意の数の位相を用いることができる。

図１３Ｂに、図１３Ａに示すＴＤＣアレイ回路で用いるのに適したＴＤＣ回路のブロック図を示す。各ＴＤＣ回路１３１２にはカウンタ１３２０及び位相検出器１３２２が含まれ、これらは各クロック信号ライン１３２４に接続されている。ＴＯＦは、すべてのクロック信号ライン１３２４上での位相及び位相状態のいずれかに関連するクロック信号ライン１３２４上でカウントされたクロック周期の数に基づいて決定される。カウンタ１３２０及び位相検出器１３２２には１つ以上のレジスタ１３２６が接続されている。レジスタ１３２６を用いて、アバランシェイベントとラインスキャン時間の間に取り込まれたＴＤＣ値とを記憶する。

図１４に、図１３Ａに示すＴＤＣアレイ回路とともに用いるのに適した計時回路のブロック図を示す。コントローラ１４００は、異なる位相を有する３つのクロック信号を出力する。例示した実施形態では、ＴＤＣＣＬＫ₀は第１の位相を有し、ＴＤＣＣＬＫ₁は、ＴＤＣＣＬＫ₀の位相の半分の（例えば、２倍遅い）第２の位相を有し、ＴＤＣＣＬＫ₂は、ＴＤＣＣＬＫ₀の位相の４分の１の（例えば、４倍遅い）第３の位相を有する。第４のクロック信号は値がゼロである。他の実施形態では、異なるクロック信号及び位相を用いることができる。

クロック信号ゼロ、ＴＤＣＣＬＫ₀、ＴＤＣＣＬＫ₁、及びＴＤＣＣＬＫ₂がマルチプレクサ１４０２に入力される。マルチプレクサコントローラ１４０４が、選択信号ＳＥＬ_TDCCLKをマルチプレクサ１４０２に送信して、画素アレイの撮像サブアレイ内の画素に分配するクロック信号を選択する。ゲート１４０６（例えば、ＡＮＤゲート）を用いて、参照ＴＤＣクロック信号（ＴＤＣＣＬＫ_REF）が用いる４つの位相が、ＴＤＣＣＬＫ_REFが用いられていないときに切り換わることを防いでおり、その結果、節電される（例えば、図１５のＴＤＣＣＬＫ_REF波形を参照）。信号ＥＮ_TDCREFは、ゲート１４０６によって受信されるイネーブル信号である。当業者であれば分かるように、ＡＮＤゲートとは異なる回路又はゲートを図１４の実施形態で用いた場合、信号ＥＮ_TDCREFは変わってもよい。

図１４に示す実施形態では、ＴＤＣ出力値は受信されるとエンコードされる。したがって、図６に示すエンコーダ６０７を省略することができ、その結果、ＳＰＡＤ検出器にとって必要なダイ面積の量が減る。更に、図１４の技術を用いて節電することができる、なぜならば、遅いクロック信号が消費する電力は速いクロック信号と比べて小さいからである。

図１５に、図１４に例示した計時回路とともに用いることができるタイミング図例を示す。一番上の４つのプロットに示すのは、クロック信号ＥＮ_TDCREF、ＴＤＣＣＬＫ₀、ＴＤＣＣＬＫ₁、及びＴＤＣＣＬＫ₂である。時間Ｔ₀において、撮像サブアレイ内の画素内のＳＰＡＤが無効にされるため、選択信号ＳＥＬ_TDCCLKは、値ゼロを有する第４のクロック信号を選択する。値ゼロは、図８に示す第１の組のビン８０２内の左端のビン８１０に対応する。更に、ＥＮ_TDCREF信号の信号レベルは高信号レベルである。

時間Ｔ₁において、画素アレイに対する検出時間が始まり、選択信号ＳＥＬ_TDCCLKは第１のクロック信号ＴＤＣＣＬＫ₀を選択する。第１のクロック信号ＴＤＣＣＬＫ₀は、図８に示す第２の組のビン８０４に対応する。言い換えれば、ＳＰＡＤは、第１のクロック信号ＴＤＣＣＬＫ₀に基づいて最も微細な分解能又は感度を有している。

時間Ｔ₂において、選択信号ＳＥＬ_TDCCLKは第２のクロック信号ＴＤＣＣＬＫ₁を選択して、ＥＮ_TDCREF信号の信号レベルは低信号レベルに移行する。第２のクロック信号ＴＤＣＣＬＫ₁は、図８に示す第３の組のビン８０６に対応する。言い換えれば、ＳＰＡＤは、第２のクロック信号ＴＤＣＣＬＫ₁に応じて微細な分解能又は感度を有している。前述したように、微細な分解能は、最も微細な分解能よりは微細さが低くて、粗い分解能よりは高い。

最後に、時間Ｔ₃において、選択信号ＳＥＬ_TDCCLKは、第３のクロック信号ＴＤＣＣＬＫ₂を選択する。第３のクロック信号ＴＤＣＣＬＫ₂は、図８に示す第４の組のビン８０８に対応する。ＳＰＡＤは、第３のクロック信号ＴＤＣＣＬＫ₂に応じて粗い分解能又は感度を有する。

時間Ｔ₄において、最大の飛行時間が終了し、選択信号ＳＥＬ_TDCCLKが、値ゼロを有する第４のクロック信号を選択する。値ゼロは、図８に示す第１の組のビン８０２内の右端のビン８１０に対応する。時間Ｔ₅において検出時間は終了する。

不均一ヒストグラムは、ＳＰＡＤ検出器の感度を変調するための１つの技術である。１つ以上のＳＰＡＤの再充電時間を変えることは、ＳＰＡＤ検出器の感度を変調するために使用できる別の技術である。変調又は可変感度を用いて、すでに説明したサンプリング偏りを減らしてもよい。

図１６にＳＰＡＤ検出器内の別の画素例の概略図を示す。ＳＰＡＤ１６００が、電圧源−Ｖ_BDとノード１６０２との間に接続されている。図９の実施形態と同様に、ＳＰＡＤ１６００は、図示では、アノードが電圧源−Ｖ_BDに接続され、カソードがノード１６０２に接続されているが、他の実施形態ではこの構成に限定されない。ＳＰＡＤ１６００の端子は、他の実施形態、すなわち、画素のトランジスタの型（極性）を変えることで交換することができる。

選択トランジスタ１６０４の第１の端子及びゲートトランジスタ１６０６の第１の端子もまた、ノード１６０２に接続されている。ゲートトランジスタ１６０６の第２の端子は、基準電圧（例えば、接地）に接続されている。選択トランジスタ１６０４の第２の端子はクエンチトランジスタ１６０８の第１の端子に接続され、クエンチトランジスタ１６０８の第２の端子は電圧源Ｖ_Eに接続されている。選択トランジスタ１６０４及びゲートトランジスタ１６０６のゲートは、共通入力ライン１６１０に接続されている。共通の入力ライン１６１０に印加されるゲート信号Ｖ_GATEを用いて、ＳＰＡＤ１６００の動作を選択して有効にし、またＳＰＡＤ１６００の動作を選択解除して無効にする。ＳＰＡＤが有効化されると、アバランシェイベントが出力ラインＶ_OUT上で検出される。

クエンチトランジスタ１６０８は、ＳＰＡＤ１６００の再充電時間を制御する。クエンチトランジスタ１６０８のゲートを、第１のクエンチ信号Ｖ_SQCHにスイッチ１６１１を介して接続し、第２のクエンチ信号Ｖ_QCHにスイッチ１６１２を介して接続することができる。したがって、クエンチトランジスタバイアスは２つの異なる信号レベル間で切り替え可能である。あるクエンチ信号（例えば、第１のクエンチ信号Ｖ_SQCH）によって、ＰＲＩの間に感度制御された時間が生成される。

感度制御された時間が用いられるときは、スイッチ１６１１は閉じられスイッチ１６１２は開かれている。感度制御された時間をＰＲＩ内でより早く用いて、ＳＰＡＤ検出器に近い物体及び／又はより高い反射率を有する物体から反射された光子に対するＳＰＡＤ１６００の感度を下げることができる。例えば、ゲート信号Ｖ_GATEがＳＰＡＤ１６００の動作を有効にした後に、所与の時間の間、感度制御された時間を用いてもよい。他の実施形態では、１つ以上のＰＲＩの間に複数の感度制御された時間を用いることができる。

感度制御された時間の終わりでは、スイッチ１６１１は開いてスイッチ１６１２は閉じている。他方のクエンチ信号（例えば、第２のクエンチ信号Ｖ_QCH）を用いて、ＳＰＡＤ１６００を所与の感度レベル（例えば、最大感度）に維持する一方で、最大再充電電流をクエンチトランジスタ１６０８を介して与えて、公称上の再充電時間（例えば、最短不感時間）に到達する。一定感度時間を用いて、ＳＰＡＤ検出器からより遠い物体及び／又はより低い反射率を有する物体から反射された光子に対するＳＰＡＤ１６００の感度を維持する（例えば、最大にする）ことができる。

いくつかの実施態様では、感度制御された時間は調整可能であり、以前に受信した光子（例えば、より早いＰＲＩの間に受信した光子）のＴＯＦに基づいて動的に設定することができる。それに加えて又はその代わりに、Ｖ_SQCHの信号レベルを、ＰＲＩ間で又はＳＰＡＤ検出器のＦＯＶ内のシーンにおける１つ以上の特性に基づいて、動的に調整することができる。例えば、Ｖ_SQCHの信号レベルを調整するときに、シーンの照明条件及び／又は以前に決定したＴＯＦを考慮することができる。他の実施形態では、感度制御された時間は、公称上の再充電時間（すなわち、最短不感時間）と同じであるので、クエンチトランジスタ１６０８のゲートは２つの電圧レベルの間で切り替わらない。これらの実施形態では、第１のクエンチ信号Ｖ_SQCHに対する必要性が無くなるため、クエンチトランジスタ１６０８のゲートは同じ電圧レベルＶ_QCHに接続されたままである。

図１７に、クエンチトランジスタの切り替え可能なゲートバイアスの動作の一例を示す。時間Ｔ₀において、放出器によって光パルスが生成される。時間Ｔ₀と時間Ｔ₁との間では、ゲート信号Ｖ_GATEは、ＳＰＡＤの動作を無効にする信号レベルである。それに応じて、ノード１６０２での信号レベルはゼロであり、ＳＰＡＤ感度はゼロである。

時間Ｔ₁において、ゲート信号Ｖ_GATEは、ＳＰＡＤの動作を有効にする信号レベルに移行する。実質的に同時に、スイッチ１６１１は閉じてスイッチ１６１２は開いて、クエンチトランジスタのゲートをＶ_SQCHに接続する。ノード１６０２での信号レベル及びＳＰＡＤ感度は、時間Ｔ₁と時間Ｔ₂との間で上昇する。したがって、時間Ｔ₁と時間Ｔ₂との間の時間を、感度制御された時間と言う。

時間Ｔ₂において、スイッチ１６１１は開いてスイッチ１６１２は閉じて、クエンチトランジスタのゲートをＶ_QCHに接続する。ノード１６０２での信号レベルはＶ_Eに維持されて、ＳＰＡＤ感度は所与のレベル（例えば、最大感度）に維持される。時間Ｔ₃において、ゲート信号Ｖ_GATEは、ＳＰＡＤの動作を無効にする信号レベルに移行し、時間Ｔ₄においてＰＲＩは終了する。

図１６では２つのゲートバイアス信号を示しているが、他の実施形態はこの構成に限定されない。いくつかの実施態様では、クエンチトランジスタのゲートバイアスを３つ以上のゲートバイアス信号間で切り替えて、所与のＳＰＡＤ感度を規定することができる。

１つ以上のＳＰＡＤの再充電時間を変えることは、ＳＰＡＤ検出器の感度を変調するために使用できる第２の技術である。クエンチトランジスタに接続された電圧源を変えることは、ＳＰＡＤの感度を変調するために用いてもよい第３の方法である。

図１８に、変調可能な感度を有する画素アレイのブロック図を示す。１つ以上のＳＰＡＤの感度を、クエンチトランジスタの端子に接続された可変Ｖ_E信号を通して変調する。画素アレイ１８００には、参照サブアレイ１８０２及び撮像サブアレイ１８０４が含まれている。スイッチアレイ１８０６が撮像サブアレイ１８０４内の各画素ライン（例えば、画素の列）に接続されて、１つ以上の画素ラインを可変Ｖ_E信号１８０８に選択的に接続する。可変Ｖ_E信号１８０８は任意の所与の波形を有することができる。参照サブアレイ１８０２内の画素内のＳＰＡＤは、一定なＶ_E信号１８１０に接続されてもよい。

一実施形態では、消費電力を減らすようにライン又は画素ライン（例えば、画素の列）を選択するように、可変Ｖ_E信号１８０８が送信される。例えば、例示した実施形態では、スイッチ１８１２の組を閉じる一方で他のスイッチを開いて、可変Ｖ_E信号１８０８を画素１８１４内の有効なＳＰＡＤのみに送信する（有効なＳＰＡＤはハッチングによって表されている）。図１８では４本の画素ライン（例えば、列）のＳＰＡＤが有効にされているが、他の実施形態では１本以上の画素ラインを有効にすることができる。

可変Ｖ_E信号１８０８を任意の好適な方法で生成してもよい。例えば、デジタルアナログ変換器を用いて、可変Ｖ_E信号１８０８を生成することができる。代替的に、単一勾配電圧ランプ発生器を用いて、可変Ｖ_E信号１８０８を生成してもよい。

図１９に、図１８に示す画素アレイとして用いるのに適した第１の画素アレイのブロック図を示す。例示した実施形態では、１つ以上のＳＰＡＤの感度を可変Ｖ_E信号及びグローバル電流源を通して変調する。画素アレイ１９００はスイッチアレイ１９０２に接続されている。スイッチアレイ１９０２内の各スイッチを、対応する画素ライン（例えば、列）に接続して、１つ以上の画素ラインを可変Ｖ_E信号発生器１９０６及びグローバル電流源１９１０に選択的に接続する。例えば、スイッチ１９０４を閉じて、クエンチトランジスタの端子を可変Ｖ_E信号発生器１９０６に接続する。スイッチ１９０８を閉じて、クエンチトランジスタのゲートをグローバル電流源１９１０に接続する。

可変Ｖ_E信号発生器１９０６には、コードテーブル１９１２、コードセレクタ１９１４、及びデジタルアナログ変換器（ＤＡＣ）１９１６が含まれる。特定の形状を有するＶ_E信号を所与の時間にわたって生成すべき場合には、コードテーブル１９１２に記憶された入力コードを用いて、所与の時間の間にＤＡＣ１９１６を繰り返してトリガする。

図２０に、図１９に示すＶ_E信号発生器及びグローバル電流源によって生成することができる信号例を示す。プロット２０００は、グローバル電流源１９１０が生成した信号を表す。プロット２００２は、ＤＡＣ１９１６が生成した出力信号例を例示する。プロット２００２は、所与の時間の間、ＤＡＣ１９１６に各コードを繰り返し送ることによって形成することができる。

図２１に、図１８に示す画素アレイとして用いるのに適した第２の画素アレイのブロック図を示す。前述したように、１つ以上のＳＰＡＤの感度を、可変Ｖ_E信号及びローカル電流源を通して変調する。画素アレイ２１００は、スイッチ２１０６及び電流源２１０４のアレイ２１０２に接続されている。各スイッチ２１０６及び電流源２１０４は、対応する画素ライン（例えば、列）に接続されている。各スイッチ２１０６は、１つ以上の画素ラインを可変Ｖ_E信号発生器２１０８に選択的に接続する。

可変Ｖ_E信号発生器２１０８は、図１９の可変Ｖ_E信号発生器１９０６と同様である。可変Ｖ_E信号発生器２１０８には、コードテーブル２１１０、コードセレクタ２１１２、及びデジタルアナログ変換器２１１４が含まれる。特定の波形を有するＶ_E信号を所与の時間にわたって生成するとき、コードテーブル２１１０に記憶された入力コードを用いて、所与の時間の間にＤＡＣ２１１４を繰り返してトリガする。

図２２に、１つ以上のＳＰＡＤ検出器を含むことができる電子デバイスのブロック図を示す。電子デバイス２２００は、１つ以上のＳＰＡＤ検出器２２０２、１つ以上の処理デバイス２２０４、メモリ２２０６、１つ以上のネットワークインターフェース２２０８、及び電源２２１０を含み、これらの各々について以下で論じる。

１つ以上の処理デバイス２２０４は、電子デバイス２２００の動作の一部又は全てを制御することができる。処理デバイス（単数又は複数）２２０４は、電子デバイス２２００の実質的に全ての構成要素と、直接的に又は間接的に、通信することができる。例えば、１つ以上のシステムバス２２１２又は他の通信機構によって、ＳＰＡＤ検出器２２０２、処理デバイス２２０４、メモリ２２０６、ネットワークインターフェース２２０８、及び／又は電源２２１０の間の通信をもたらすことができる。いくつかの実施形態では、処理デバイス２２０４を、ＳＰＡＤ検出器２２０２から出力信号を受信して、出力信号を処理し、反射光、ターゲット（例えば、図１のターゲット１０６）、及び／又はシーンに付随する１つ以上の特性を決定するように構成することができる。

処理デバイス（単数又は複数）２２０４は、データ又は命令を処理、受信、又は送信することができる任意の電子デバイスとして実装することができる。例えば、１つ以上の処理デバイス２２０４は、マイクロプロセッサ、中央処理ユニット（ＣＰＵ）、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、又は複数のそのようなデバイスの組合せとすることができる。本明細書に記載する場合、用語「プロセッサ」とは、単一のプロセッサ若しくは処理ユニット、複数のプロセッサ若しくは複数の処理ユニット、他の適切に構成されたコンピューティング要素（単数又は複数）を包含することを意図するものである。

メモリ２２０６は、電子デバイス２２００によって使用され得る電子データを記憶することができる。例えば、メモリ２２０６は、電気データ又はコンテンツ（例えば、オーディオファイル、文書ファイル、タイミング及び制御信号など）を記憶することができる。メモリ２２０６は、任意のタイプのメモリとして構成することができる。単に例として、メモリ２２０６は、ランダムアクセスメモリ、読み取り専用メモリ、フラッシュメモリ、リムーバブルメモリ、又は他の形式の記憶素子として、任意の組合せで実装することができる。

ネットワークインターフェース２２０８は、ユーザ又は１つ以上の他の電子デバイスからデータを受信することができる。加えて、ネットワークインターフェース２２０８は、ユーザ又は他の電子デバイスへのデータの送信を容易にすることができる。ネットワークインターフェース２２０８は、ネットワークからデータを受信し、又は無線若しくは有線接続を経由して電子信号を送信及び伝達することができる。例えば、処理装置２２０４によって決定される光子カウントを、ネットワークインターフェース２２０８を用いて別の電子デバイスに送信することができる。

無線接続及び有線接続の例には、セルラー、Ｗｉ−Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、及びＥｔｈｅｒｎｅｔ（登録商標）が挙げられるが、これらに限定されるものではない。１つ以上の実施形態では、ネットワークインターフェース２２０８は、複数のネットワーク又は通信機構をサポートする。例えば、ネットワークインターフェース２２０８によって、Ｂｌｕｅｔｏｏｔｈネットワーク上で別のデバイスとペアリングして他のデバイスに信号を転送しながら、同時にＷｉ−Ｆｉ又は他の有線接続又は無線接続から信号を受信することができる。

１つ以上の電源２２１０は、電子デバイス２２００にエネルギーを供給することができる任意のデバイスを用いて実装することができる。例えば、電源２２１０は電池とすることができる。追加的に又は代替的に、電源２２１０は、電子デバイス２２００が電源コードで接続する壁コンセントとすることができる。追加的に又は代替的に、電源２２１０は、電子デバイス２２００が無線接続、又はユニバーサルシリアルバス（ＵＳＢ）ケーブルなどの有線接続（例えば、接続ケーブル）を経由して接続する別の電子デバイスとすることができる。

いくつかの実施形態では、ＳＰＡＤ検出器２２０２は背面照明式ＳＰＡＤ検出器として構成される。このような実施形態では、画素アレイはＳＰＡＤ検出器の受光面に隣接して位置し、画素アレイ内のＳＰＡＤに接続された回路（例えば、ゲートトランジスタ、クエンチトランジスタなど）は画素アレイの下方に位置する。他の実施形態では、ＳＰＡＤ検出器２２０２を異なる仕方で構成することができる。

前述の記載では、説明のために、記載された実施形態の完全な理解をもたらすために特定の専門用語を用いた。しかし、記述される実施形態を実施するために、具体的な詳細は必要とされないことは、当業者には明らかであろう。したがって、本明細書に述べられる特定の実施形態の前述の説明は、実例及び説明の目的で提示されている。これらの説明は、網羅的であること、又は開示されるまさにその形態に実施形態を限定することをターゲットとしたものではない。上記の教示を考慮すれば、多くの変更及び変形が可能であることが、当業者には明らかであろう。

Claims (18)

1. 単一光子アバランシェダイオード（ＳＰＡＤ）検出器を動作させるための方法であって、
   前記ＳＰＡＤ検出器は参照画素の参照サブアレイと撮像画素の撮像サブアレイとを含む画素アレイを含み、前記方法は、
   前記参照サブアレイ内の参照画素内の参照ＳＰＡＤを用いて、前記撮像サブアレイ内の撮像画素内の撮像ＳＰＡＤの動作を有効にする開始時間を検出することと、
   前記開始時間の検出に応じて、前記撮像ＳＰＡＤの前記動作を有効にして前記撮像ＳＰＡＤが光子を検出するように動作可能とすることと、
   各検出された光子に対して、対応する飛行時間を決定することと、
   各検出された光子の飛行時間に基づいて不均一ヒストグラムを構成することであって、前記不均一ヒストグラムは、
   第１の幅を有する第１のビンであって、第１の範囲の飛行時間の間に検出された飛行時間を有する光子の第１のカウントを表わす第１のビンと、
   前記第１の幅とは異なる第２の幅を有する第２のビンであって、前記第１の範囲の飛行時間とは異なる第２の範囲の飛行時間の間に検出された飛行時間を有する光子の第２のカウントを表わす第２のビンと、を含む方法。
2. 前記不均一ヒストグラムを構成した後に前記撮像ＳＰＡＤの前記動作を無効にすることを更に含む、請求項１に記載の方法。
3. 第２のターゲットより、前記ＳＰＡＤ検出器により近い第１のターゲットから反射した第１の検出された光子の第１の飛行時間によって、前記第１のビンにおける前記第１のカウントが増加し、
   前記第２のターゲットから反射した第２の検出された光子の第２の飛行時間によって、前記第２のビンにおける前記第２のカウントが増加する、請求項１に記載の方法。
4. 単一光子アバランシェダイオード（ＳＰＡＤ）検出器であって、
   複数の画素ラインを含む画素アレイであって、各画素はＳＰＡＤを含む、画素アレイと、
   前記画素アレイに動作可能に接続された時間デジタル変換器（ＴＤＣ）アレイ回路であって、前記ＴＤＣアレイ回路はＴＤＣ回路のアレイを含み、前記ＴＤＣ回路のサブセットが各対応する画素ラインに動作可能に接続されている、ＴＤＣアレイ回路と、
   前記ＴＤＣアレイ回路に動作可能に接続されたメモリであって、前記メモリは不均一ヒストグラムを記憶するように構成されており、前記不均一ヒストグラムは、
   第１の幅を有する第１のビンであって、第１の範囲の飛行時間の間に検出された飛行時間を有する光子の第１のカウントを表わす第１のビンと、
   前記第１の幅とは異なる第２の幅を有する第２のビンであって、前記第１の範囲の飛行時間とは異なる第２の範囲の飛行時間の間に検出された飛行時間を有する光子の第２のカウントを表わす第２のビンと、を含む、メモリと、を備えるＳＰＡＤ検出器。
5. 前記ＴＤＣアレイ回路に動作可能に接続されたコントローラを更に備え、前記コントローラは、前記ＴＤＣアレイ回路に対するクロック信号を生成するように構成されている、請求項４に記載のＳＰＡＤ検出器。
6. 前記ＳＰＡＤ検出器はラインスキャンシステムに含まれており、
   前記画素アレイ内の前記複数の画素ラインは行及び列で配列され、
   前記画素アレイ内の前記画素はセクション内でスキャンされ、
   各セクションは前記画素アレイ内の列のサブセットを含み、
   前記ＴＤＣ回路の各サブセット内のＴＤＣ回路の数は、各セクション内の各行におけるスキャンされた画素のサブセットに対応する、請求項４に記載のＳＰＡＤ検出器。
7. 前記画素アレイは、
   参照画素を含む参照サブアレイと、
   撮像画素を含む撮像サブアレイと、を備え
   前記ＳＰＡＤ検出器は、前記ＴＤＣアレイ回路に動作可能に接続されたコントローラを更に含み、前記コントローラは、
   第１の位相を有する第１のクロック信号と、異なる第２の位相を有する第２のクロック信号とを含む第１の組のクロック信号を生成し、
   第３の位相を有する第３のクロック信号と、異なる第４の位相を有する第４のクロック信号とを含む第２の組のクロック信号を生成する、ように構成され、
   前記第１の組のクロック信号は、前記参照画素に接続された前記ＴＤＣ回路によって受信され、
   前記第２の組のクロック信号は、前記撮像画素に接続された前記ＴＤＣ回路によって受信される、請求項６に記載のＳＰＡＤ検出器。
8. 前記メモリは複数の不均一ヒストグラムを記憶するように構成されており、各不均一ヒストグラムは、各セクションの各行における各スキャンされた画素に対応付けられる、請求項６に記載のＳＰＡＤ検出器。
9. 前記画素アレイは、
   １つ以上の参照画素を含む参照サブアレイと、
   １つ以上の撮像画素を含む撮像サブアレイと、を含む、請求項４に記載のＳＰＡＤ検出器。
10. 前記撮像サブアレイ内の各撮像画素は、
    ノードと第１の電圧源との間に動作可能に接続されたＳＰＡＤと、
    前記ノードと基準電圧源との間に動作可能に接続されたゲートトランジスタと、
    前記ノードと第２の電圧源との間に動作可能に接続されたクエンチトランジスタと、を含み、
    前記ゲートトランジスタは、前記ＳＰＡＤの動作を有効にし、又は前記ＳＰＡＤの前記動作を無効にするように構成されている、請求項９に記載のＳＰＡＤ検出器。
11. 各撮像画素に動作可能に接続された各ＴＤＣ回路は、前記撮像画素に対して複数のＴＤＣ出力値を出力し、前記複数のＴＤＣ出力値は、前記撮像画素の検出時間にわたって不均一に増加する、請求項９に記載のＳＰＡＤ検出器。
12. 前記ＴＤＣアレイ回路と前記メモリとの間に動作可能に接続されたエンコーダ回路を更に備え、
    対応する撮像画素に動作可能に接続された各ＴＤＣ回路は前記撮像画素に対して複数のＴＤＣ出力値を出力し、
    前記複数のＴＤＣ出力値は前記撮像画素の検出時間にわたって直線的に増加し、
    前記エンコーダ回路は、前記複数のＴＤＣ出力値をエンコードして、複数のエンコードされたＴＤＣ出力値が前記撮像画素の前記検出時間にわたって不均一に増加するように構成されている、請求項９に記載のＳＰＡＤ検出器。
13. 前記参照サブアレイは、前記撮像サブアレイのエッジに隣接して位置する、請求項９に記載のＳＰＡＤ検出器。
14. 単一光子アバランシェダイオード（ＳＰＡＤ）検出器内の画素であって、
    ノードと第１の電圧源との間に動作可能に接続されたＳＰＡＤと、
    前記ノードと基準電圧源との間に動作可能に接続されたゲートトランジスタと、
    前記ノードと第２の電圧源との間に動作可能に接続されたクエンチトランジスタと、を備え、
    前記ゲートトランジスタは、第１の時間で前記ＳＰＡＤの動作を有効にし、第２の時間で前記ＳＰＡＤの前記動作を続いて無効にするゲート信号を受信するように構成され、
    前記クエンチトランジスタのゲートは、第１のスイッチ及び第２のスイッチに接続され、
    前記第１のスイッチは、第１のクエンチ信号に接続され、
    前記第２のスイッチは、前記第１のクエンチ信号とは異なる第２のクエンチ信号に接続されている、画素。
15. 前記第１の時間と前記第２の時間との間の時間間隔は、前記ＳＰＡＤが光子を検出する前記ＳＰＡＤに対する検出時間を決定する、請求項１４の画素。
16. 前記第１のクエンチ信号は、前記ＳＰＡＤにおける感度制御された時間を生成し、
    前記ＳＰＡＤは、前記感度制御された時間の間に可変感度を有し、
    前記第２のクエンチ信号は前記ＳＰＡＤにおいて一定感度時間を生成する、請求項１４の画素。
17. 前記クエンチトランジスタと前記ゲートトランジスタとの間に動作可能に接続された選択トランジスタを更に備え、前記選択トランジスタのゲートと前記ゲートトランジスタのゲートとは共通の入力ラインに接続されている、請求項１４の画素。
18. 前記不均一ヒストグラムは、さらに、
    前記第１の幅及び前記第２の幅とは異なる第３の幅を有する第３のビンであって、前記第１の範囲の飛行時間及び前記第２の範囲の飛行時間とは異なる第３の範囲の飛行時間内の飛行時間を有する光子の第３のカウントを表わす第３のビンを含む、請求項４に記載のＳＰＡＤ検出器。

Images