CN106124471B - 时域荧光寿命成像结构及寿命测试获取方法 - Google Patents

Abstract

本发明涉及荧光寿命成像领域，为提供基于门控环形振荡器(Gated Ring Oscillator,GRO)的时域荧光寿命成像系统，简化像素内信号处理的流程，降低数据率，进而解决由数据率高带来的功耗高、帧频低的问题。本发明采用的技术方案是，时域荧光寿命成像结构，由集成像素阵列、数据总线、锁相环PLL(Phase Locked Loop)阵列和时序控制单元组成，并集成在成像芯片上；其中，PLL阵列共用相同的参考时钟输入，每个PLL的控制电压信号与相同行集成像素内的TDC控制电压端相连；时序控制单元用于控制调节成像芯片工作流程，数据总线用于像素阵列的数据读出。本发明主要应用于成像芯片设计制造。

Description

时域荧光寿命成像结构及寿命测试获取方法

技术领域

本发明涉及荧光寿命成像领域，尤其是基于单光子雪崩二极管的时间相关单光子计数系统的研究。适用于弱光条件下的高速荧光寿命分析。具体讲，涉及时域荧光寿命成像结构及寿命估算校正方法。

背景技术

当前，广泛应用于生物物理、生物化学以及临床医学诊断等领域的荧光分析和检测技术具有非常高的灵敏度和分子特异性。荧光寿命的测量不受激发光强度变化、荧光团的浓度和环境吸收等因素的影响，可以对分子所处微环境中的pH值、离子浓度(如Ca+、K+等)、氧压及淬灭剂(如碘化物、丙烯酰胺)等生物化学参数分布，进行定量测量。

基于时间相关单光子计数(Time-correlated Single-photon Counting,TCSPC)的时域荧光寿命成像系统(Fluorescence Lifetime Imaging Microscopy,FLIM)由于其光子利用率高、时间分辨率高的特点而成为生命科学成像领域研究热点。基于单光子雪崩二极管(Single Photon Avalanche Diode,SPAD)的像素单元，凭借其在弱光探测领域的良好性能以及与标准CMOS工艺兼容的特点，适用于荧光寿命成像系统的感光单元。

传统TCSPC结构，每一个像素单元都集成一个时间数字转换器(Time-to-DigitalConverter,TDC)，且所有像素点同时工作，即使没有检测到光子，像素单元也会运行并输出数据零。读出若干组数据之后，提取出荧光衰减寿命。当激发光子稀疏时，该结构读出大量的无用数据，数据接口(Input/Output,I/O)承受巨大的带宽压力，限制了高速、大SPAD阵列的应用。为降低系统数据率，事件驱动结构发展而来。在该结构中，TDC阵列与像素阵列分开摆放，只有探测到光子的像素才能够连接到TDC上，对光子到达时间进行量化。为进一步提高成像效率，又探索出利用质心算法(Center of Mass Method,CMM)估算寿命。CMM算法是一种非迭代的硬件可实现算法，易于实现且光子利用率高。可以在像素内可实现信号累加的预处理，从而降低数据率。但是这种预处理累加功能是通过累加器逐级累加与寄存器阵列逐级移位实现的，过程繁琐，需要的周边电路较多。后来，又出现了基于数据压缩数据路径的方案，在数据输出之前，通过数据压缩算法，对数据进行重排，滤掉无效的事件数据，以降低数据率。但是利用这种机制的结构片上功耗过高。

像素内对信号进行累加是一种非常好的降低数据率的方法，但是通过累加器逐级累加的实现方法繁琐，所需的处理电路较多。因此简化像素内信号预处理的流程或创新预处理方式有很高的实用意义。

发明内容

为克服现有技术的不足，本发明旨在提供基于门控环形振荡器(Gated RingOscillator,GRO)的时域荧光寿命成像系统，简化像素内信号处理的流程，降低数据率，进而解决由数据率高带来的功耗高、帧频低的问题。本发明采用的技术方案是，时域荧光寿命成像结构，由集成像素阵列、数据总线、锁相环PLL(Phase Locked Loop)阵列和时序控制单元组成，并集成在成像芯片上；其中，PLL阵列用于增强行SPAD组的工艺和温度稳定性，PLL阵列共用相同的参考时钟输入，每个PLL的控制电压信号与相同行集成像素内的TDC控制电压端相连；时序控制单元用于控制调节成像芯片工作流程，数据总线用于像素阵列的数据读出；每个集成像素的寄存器组通过多路选择开关MUX(Multiplexer,MUX)与数据总线相连，多路选择开关MUX由行选、列选信号控制；集成像素由SPAD感光器件、主动淬灭与复位电路、基于门控环形振荡器GRO的时间量化单元、一组P位计数器A、一组Q位计数器B、一组(P+Q)位寄存器构成；其中，GRO采用基于MOS晶体管开关调控的反相器结构，奇数数目的GRO首尾相连组成一个环形振荡器作为时间量化单元，环路内的GRO共享同一控制电压；P位计数器A用于记录探测到的总光子数，Q位计数器B用于累加光子到达时间的总量化码值；淬灭电路用于监测SPAD的雪崩倍增过程并及时关闭雪崩电流；SPAD的输出同时连接到时间量化TDC组与P位计数器A；TDC组的输出连接到Q位计数器B；两组计数器的输出通过多路选择开关连接到(P+Q)位寄存器组，多路选择开关由时序控制单元提供时钟信号。

解耦电容连接到集成像素的供电线用于稳定供电电压。

时序控制单元控制调节成像芯片工作流程具体是指：

第一阶段，暗帧成像与复位：暗帧成像是指在黑暗条件下进行校正测试，首先校正TDC的电荷转移误差和背景光强度：使用固定频率为F_T的激励脉冲信号直接作为TDC的输入，SPAD的响应信号将淹没在激励信号中，得到的计数数值分别为N_GT、N_ET，N_GT、N_ET分别为TDC校正过程中门控环形振荡器GRO计数器与光子事件计数器输出的数值，然后根据公式(1)得到TDC电荷转移过程的时域误差T_skew；

然后再进行暗帧成像，得到的计数数值N_GBL、N_EBL，N_GBL、N_EBL分别为暗帧成像过程中门控环形振荡器GRO计数器与光子事件计数器输出的数值；随后在荧光衰减寿命估算过程中再进行补偿；然后，通过全局复位信号和计数器复位信号复位集成像素，以准备荧光探测；

其中T_Length为计及SPAD光响应延时和淬灭电路处理延时之后的每个激光周期探测窗口的平均长度，T_GRO为GRO周期，T_F为输入脉冲信号的周期，T_skew是GRO电荷转移再分布产生的时域误差，T_CMM是CMM算法的系统补偿；

第二阶段，像素正常工作，当检测到光子事件时，不论是背景光事件还是待检测荧光光子事件，都会触发像素工作，当有光子信号时，像素依据光子到达时间的长度输出对应宽度的脉冲，并通过时间量化单元TDC进行量化；两组计数器分别记录探测到的光子总数和TDC量化的时间总和，SPAD的输出接入TDC进行时间量化的同时还接入到计数器记录光子个数，TDC输出接入到另一组计数器完成时间累加；在曝光周期结束后，通过写入信号把计数器码值转移到寄存器中，复位计数器，复位像素，准备下一次光子检测；同时通过行选和列选信号对寄存器中数据进行读出。

还包括计算机或FPGA，FPGA或计算机上设置的模块进行如下运算：

其中T_Length为计及SPAD光响应延时和淬灭电路处理延时之后的每个激光周期探测窗口的平均长度，T_GRO分别为GRO周期，N_GBL和N_EBL是暗帧成像过程中背景误差的两组计数值，T_Skew是GRO电荷转移再分布产生的时域误差，T_CMM是CMM算法的系统补偿。

时域荧光寿命成像寿命测试获取方法，借助于集成像素阵列、数据总线、锁相环PLL(Phase Locked Loop)阵列和时序控制单元实现，并包括如下步骤：

第一阶段，暗帧成像与复位：暗帧成像是指在黑暗条件下进行校正测试，首先校正TDC的电荷转移误差和背景光强度：使用固定频率为F_T的激励脉冲信号直接作为TDC的输入，SPAD的响应信号将淹没在激励信号中，得到的计数数值分别为N_GT、N_ET，N_GT、N_ET分别为TDC校正过程中门控环形振荡器GRO计数器与光子事件计数器输出的数值，然后根据公式(1)得到TDC电荷转移过程的时域误差T_skew；

然后再进行暗帧成像，得到的计数数值N_GBL、N_EBL，N_GBL、N_EBL分别为暗帧成像过程中门控环形振荡器GRO计数器与光子事件计数器输出的数值；随后在荧光衰减寿命估算过程中再进行补偿；然后，通过全局复位信号和计数器复位信号复位集成像素，以准备荧光探测；

其中T_Length为计及SPAD光响应延时和淬灭电路处理延时之后的每个激光周期探测窗口的平均长度，T_GRO为GRO周期，N_GT和N_ET是TDC校正过程得到的两组计数值，T_F为输入脉冲信号的周期，T_skew是GRO电荷转移再分布产生的时域误差，T_CMM是CMM算法的系统补偿；

第二阶段，像素正常工作，当检测到光子事件时，不论是背景光事件还是待检测荧光光子事件，都会触发像素工作，当有光子信号时，像素依据光子到达时间的长度输出对应宽度的脉冲，并通过时间量化单元TDC进行量化；两组计数器分别记录探测到的光子总数和TDC量化的时间总和，SPAD的输出接入TDC进行时间量化的同时还接入到计数器记录光子个数，TDC输出接入到另一组计数器完成时间累加；在曝光周期结束后，通过写入信号把计数器码值转移到寄存器中，复位计数器，复位像素，准备下一次光子检测；同时通过行选和列选信号对寄存器中数据进行读出；

第三阶段，利用FPGA或者计算机进行寿命估算与校正，计算如下：

其中T_Length为计及SPAD光响应延时和淬灭电路处理延时之后的每个激光周期探测窗口的平均长度，T_GRO分别为GRO周期，N_GBL和N_EBL是暗帧成像过程中背景误差的两组计数值，T_skew是GRO电荷转移再分布产生的时域误差，T_CMM是CMM算法的系统补偿。

本发明的特点及有益效果是：

与传统利用累加器逐级累加的实现方法相比，采用GRO作为TDC的结构能够在振荡暂停时保存相位状态，并在重新振荡时恢复到之前的状态，实现在连续曝光条件下的持续量化，再利用两组计数器，分别记录检测到的光子个数与总的光子飞行时间。像素在整个曝光周期内只输出一次计数器的数据，进行寿命估算，从而简化了像素内信号处理的流程，降低了数据率，进而降低了功耗，提高了帧频。

传统TCSPC系统需要把每一次曝光时的数据都读出，造成了系统数据率较高的问题，在像素内通过逐级累加预处理信号又需要繁杂的周边电路，而本发明能够利用GRO灵活的在像素内实现时间的累加积分，直到最后一次曝光周期结束才输出数据，因此大幅度的减小了数据率，提高了成像效率，简化了成像系统，降低了功耗，为高速、大SPAD阵列设计提供一条新路径。

附图说明：

图1：本发明的像素结构图；

图2：本发明成像方法的时序图；

图3：本发明像素计数累加概念图；

图4：本发明方法估算寿命前仿与后仿精度。

具体实施方式

本发明所提出的结构如图1所示，成像芯片主要由集成像素阵列、数据总线、锁相环(Phase Locked Loop,PLL)阵列和时序控制单元组成，其中PLL振荡器采用GRO结构，使得PLL能够感知像素阵列中GRO的环境变化，稳定工艺变化和温度波动。每行像素共用一个PLL。PLL阵列共用相同的参考时钟输入，每个PLL的控制电压信号与相同行集成像素内的TDC控制电压端相连；时序控制单元用于控制调节芯片工作流程，数据总线用于像素阵列的数据读出。每个集成像素的寄存器组通过多路选择开关与数据总线相连，多路选择开关由行选列选信号控制。集成像素主要由SPAD感光器件、主动淬灭与复位电路、基于GRO的时间量化单元、一组P位计数器A、一组Q位计数器B、一组(P+Q)位寄存器、解耦电容等组成；其中，GRO采用基于MOS晶体管开关调控的反相器结构，奇数数目的GRO首尾相连组成一个环形振荡器作为时间量化单元，环路内的GRO共享同一控制电压；P位计数器A用于记录探测到的总光子数，Q位计数器B用于累加光子到达时间的总量化码值；淬灭电路用于监测SPAD的雪崩倍增过程并及时关闭雪崩电流；解耦电容连接到集成像素的供电线用于稳定供电电压。SPAD的输出同时连接到时间量化TDC组与P位计数器A；TDC组的输出连接到Q位计数器B；两组计数器的输出通过多路选择开关连接到(P+Q)位寄存器组，多路选择开关由时序控制单元提供时钟信号。

本发明系统工作过程如下，时序图如图2：

第一阶段，首先校正TDC的电荷转移误差，系统输入使用已知脉冲信号作为TDC的输入，如图2“补偿激励”信号所示，SPAD的响应信号将淹没在激励信号中，随后置高写入信号，使能所接入像素的行选列选信号，得到的计数数值分别为N_GT、N_ET，N_GT、N_ET分别为TDC校正过程中门控环形振荡器GRO计数器与光子事件计数器输出的数值，然后根据公式(1)得到TDC电荷转移过程的时域误差T_skew；计数器复位，再进行黑暗条件成像，得到计数数值N_GBL、N_EBL，N_GBL、N_EBL分别为黑暗条件成像中门控环形振荡器GRO计数器与光子事件计数器输出的数值，随后配合写入信号与行选列选信号进行读出；最后在荧光衰减寿命估算过程中进行补偿；然后再通过全局复位信号和计数器复位信号复位像素单元各模块和计数器模块，以准备下一次荧光探测；

其中T_Length为计及SPAD光响应延时和淬灭电路处理延时之后的每个激光周期探测窗口的平均长度，T_GRO分别为GRO周期，N_GT和N_ET是TDC校正过程得到的两组计数值，T_F为输入脉冲信号的周期，T_Skew是GRO电荷转移再分布产生的时域误差，T_CMM是CMM算法的系统补偿。

第二阶段，像素正常工作，当检测到光子事件时，不论是背景光事件还是待检测荧光光子事件，都会触发像素工作。当有光子信号时，像素依据光子到达时间的长度输出对应宽度的脉冲，该脉冲触发时间量化单元TDC并进行量化，同时两组计数器分别记录探测到的光子总数和TDC量化的时间总和，其计数原理如图3所示，SPAD的输出接入TDC进行时间量化的同时还接入到计数器记录光子个数，TDC输出接入到另一组计数器完成时间累加。在曝光周期结束后，通过写入信号把计数器码值转存到寄存器中；通过行选与列选信号选择数据读出的像素，相应像素的多路选择开关导通；通过计数器复位信号复位计数器，通过全局复位信号复位像素，准备下一次光子检测。

第三阶段，利用FPGA或者计算机进行寿命估算与校正，计算如下：

其中T_Length为计及SPAD光响应延时和淬灭电路处理延时之后的每个激光周期探测窗口的平均长度，T_GRO分别为GRO周期。N_GBL和N_EBL是暗帧成像过程中背景误差的两组计数值。T_skew是GRO电荷转移再分布产生的时域误差。T_CMM是CMM算法的系统补偿。至此，得出了本文所提出的荧光寿命成像系统的寿命计算公式。工作过程中，只需要处理两组计数器数值就可以估算出寿命值。

本发明适用于快速、弱光条件下的荧光寿命成像应用。系统采用激光曝光频率为40MHz，荧光事件率为1％，总的曝光和积分时间为2.5ms。对于256×256分辨率的SPAD阵列，每1E3数量级的光子估算一幅荧光寿命分布图，且在此光子率条件下的系统信噪比为34dB。在180nm标准CMOS工艺条件下，像素功耗为197.5μW/pixel，中心距为62μm，填充因子为1.3％；成像结构最高帧频为400fps，系统数据流量为0.63Gbps。

本例中GRO振荡频率为100MHz。淬灭电路采用主动淬灭与复位电路，溢电压为3.3V，输出脉冲信号经过电压转换器转换成1.8V信号，像素其他模块使用1.8V供电；锁存器保证每个曝光周期内至多检测到一个光子。图4给出了使用本发明成像方法进行寿命成像的准确度，原理图仿真和版图寄生仿真均能够在探测范围内(1ns-6ns)实现2％以内的估算误差。

首先分析传统每个像素单元都集成TDC、采用行并行处理读出的TCSPC结构。阵列分成两部分并行处理，采用滚筒曝光方式，无需读出地址信息。每个光子到达时间产生10bit的时间数据，那么生成一帧寿命图像所产生的总数据量Datarate_1为：

其中，N_EXP为所需有效曝光次数，N_BIT为每个光子事件产生的时间信息数据量，R_SPAD为SPAD阵列分辨率、P_EVT为光子事件概率。

根据设计指标，该结构计算一幅寿命图像所产生的系统数据率为：

Datarate_1＝65.5Gbit (4)

分析基于事件驱动的TCSPC结构，采用全局曝光方式，需要读出地址信息。系统计算出一幅寿命图像时，光子个数数据为11-bit，光子时间总量化值为13-bit。所需的处理的数据率Datarate_2为：

Datarate_2＝N_EXPV·N_BIT2·R_SPAD (5)

其中N_EXPV为产生有效光子事件的曝光次数，N_BIT2为每个光子事件产生的时间数据和地址数据总和，共24位。

根据设计指标，该结构计算一幅寿命图像所产生的系统数据率为：

Datarate_2＝1.58Gbit (6)

分析本发明的基于像素内实现CMM算法预处理的TCSPC系统。像素内GRO周期采用10ns，即100MHz振荡频率，GRO计数器13位，光子事件计数器11位，因此输出24位计数数据。系统计算出一帧寿命图像时，所需处理的数据率为：

Datarate_3＝N_BIT3·R_SPAD (7)

其中N_BIT3为整个寿命提取过程的最后，每个像素输出的数据位数。

根据设计指标，该结构计算一幅寿命图像所产生的系统数据率为：

Datarate_3＝1.58Mbit (8)

由此可以看出，采用此策略的荧光寿命成像系统的数据率得到了大幅度降低。除此之外，像素单元的面积与传统结构大致相当，系统片上功耗也受益于较低的系统数据率，较低的数据处理频率也降低了系统功耗。采用本发明结构的像素结构简单，相比其他系统架构，成像效率更高，适合高速FLIM的应用。

Claims (5)

1.一种时域荧光寿命成像结构，其特征是，由集成像素阵列、数据总线、锁相环PLL(Phase Locked Loop)阵列和时序控制单元组成，并集成在成像芯片上；其中，PLL阵列共用相同的参考时钟输入，每个PLL的控制电压信号与相同行集成像素内的TDC控制电压端相连；时序控制单元用于控制调节成像芯片工作流程，数据总线用于像素阵列的数据读出；每个集成像素的寄存器组通过多路选择开关MUX(Multiplexer,MUX)与数据总线相连，多路选择开关MUX由行选、列选信号控制；集成像素由SPAD感光器件、主动淬灭与复位电路、基于门控环形振荡器GRO的时间量化单元、一组P位计数器A、一组Q位计数器B、一组(P+Q)位寄存器构成；其中，GRO采用基于MOS晶体管开关调控的反相器结构，奇数数目的GRO首尾相连组成一个环形振荡器作为时间量化单元，环路内的GRO共享同一控制电压；P位计数器A用于记录探测到的总光子数，Q位计数器B用于累加光子到达时间的总量化码值；淬灭电路用于监测SPAD的雪崩倍增过程并及时关闭雪崩电流；SPAD的输出同时连接到时间量化TDC组与P位计数器A；TDC组的输出连接到Q位计数器B；两组计数器的输出通过多路选择开关连接到(P+Q)位寄存器组，多路选择开关由时序控制单元提供时钟信号。

2.如权利要求1所述的时域荧光寿命成像结构，其特征是，解耦电容连接到集成像素的供电线用于稳定供电电压。

3.如权利要求1所述的时域荧光寿命成像结构，其特征是，时序控制单元控制调节成像芯片工作流程具体是指：

第一阶段，暗帧成像与复位：暗帧成像是指在黑暗条件下进行校正测试，首先校正TDC的电荷转移误差和背景光强度：使用固定频率为F_T的激励脉冲信号直接作为TDC的输入，SPAD的响应信号将淹没在激励信号中，得到的计数数值分别为N_GT、N_ET，N_GT、N_ET分别为TDC校正过程中门控环形振荡器GRO计数器与光子事件计数器输出的数值，然后根据公式(1)得到TDC电荷转移过程的时域误差T_skew；

然后再进行暗帧成像，得到的计数数值N_GBL、N_EBL，N_GBL、N_EBL分别为暗帧成像过程中门控环形振荡器GRO计数器与光子事件计数器输出的数值；随后在荧光衰减寿命估算过程中再进行补偿；然后，通过全局复位信号和计数器复位信号复位集成像素，以准备荧光探测；

其中T_Length为计及SPAD光响应延时和淬灭电路处理延时之后的每个激光周期探测窗口的平均长度，T_GRO为GRO周期，T_F为输入脉冲信号的周期，T_skew是GRO电荷转移再分布产生的时域误差，T_CMM是CMM算法的系统补偿；

第二阶段，像素正常工作，当检测到光子事件时，不论是背景光事件还是待检测荧光光子事件，都会触发像素工作，当有光子信号时，像素依据光子到达时间的长度输出对应宽度的脉冲，并通过时间量化单元TDC进行量化；两组计数器分别记录探测到的光子总数和TDC量化的时间总和，SPAD的输出接入TDC进行时间量化的同时还接入到计数器记录光子个数，TDC输出接入到另一组计数器完成时间累加；在曝光周期结束后，通过写入信号把计数器码值转移到寄存器中，复位计数器，复位像素，准备下一次光子检测；同时通过行选和列选信号对寄存器中数据进行读出。

4.如权利要求1或2所述的时域荧光寿命成像结构，其特征是，还包括计算机或FPGA，FPGA或计算机上设置的模块进行如下运算：

其中T_Length为计及SPAD光响应延时和淬灭电路处理延时之后的每个激光周期探测窗口的平均长度，T_GRO分别为GRO周期，N_GBL和N_EBL是暗帧成像过程中背景误差的两组计数值，T_Skew是GRO电荷转移再分布产生的时域误差，T_CMM是CMM算法的系统补偿。

5.一种时域荧光寿命成像寿命测试获取方法，其特征是，借助于权利要求1所述时域荧光寿命成像寿命结构实现，并包括如下步骤：借助于集成像素阵列、数据总线、锁相环PLL(Phase Locked Loop)阵列和时序控制单元实现，并包括如下步骤：

第一阶段，暗帧成像与复位：暗帧成像是指在黑暗条件下进行校正测试，首先校正TDC的电荷转移误差和背景光强度：使用固定频率为F_T的激励脉冲信号直接作为TDC的输入，SPAD的响应信号将淹没在激励信号中，得到的计数数值分别为N_GT、N_ET，N_GT、N_ET分别为TDC校正过程中门控环形振荡器GRO计数器与光子事件计数器输出的数值，然后根据公式(1)得到TDC电荷转移过程的时域误差T_skew；

然后再进行暗帧成像，得到的计数数值N_GBL、N_EBL，N_GBL、N_EBL分别为暗帧成像过程中门控环形振荡器GRO计数器与光子事件计数器输出的数值；随后在荧光衰减寿命估算过程中再进行补偿；然后，通过全局复位信号和计数器复位信号复位集成像素，以准备荧光探测；

其中T_Length为计及SPAD光响应延时和淬灭电路处理延时之后的每个激光周期探测窗口的平均长度，T_GRO为GRO周期，N_GT和N_ET是TDC校正过程得到的两组计数值，T_F为输入脉冲信号的周期，T_skew是GRO电荷转移再分布产生的时域误差，T_CMM是CMM算法的系统补偿；

第二阶段，像素正常工作，当检测到光子事件时，不论是背景光事件还是待检测荧光光子事件，都会触发像素工作，当有光子信号时，像素依据光子到达时间的长度输出对应宽度的脉冲，并通过时间量化单元TDC进行量化；两组计数器分别记录探测到的光子总数和TDC量化的时间总和，SPAD的输出接入TDC进行时间量化的同时还接入到计数器记录光子个数，TDC输出接入到另一组计数器完成时间累加；在曝光周期结束后，通过写入信号把计数器码值转移到寄存器中，复位计数器，复位像素，准备下一次光子检测；同时通过行选和列选信号对寄存器中数据进行读出；

第三阶段，利用FPGA或者计算机进行寿命估算与校正，计算如下：

其中T_Length为计及SPAD光响应延时和淬灭电路处理延时之后的每个激光周期探测窗口的平均长度，T_GRO分别为GRO周期，N_GBL和N_EBL是暗帧成像过程中背景误差的两组计数值，T_skew是GRO电荷转移再分布产生的时域误差，T_CMM是CMM算法的系统补偿。