JP6154596B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6154596B2
JP6154596B2 JP2012230680A JP2012230680A JP6154596B2 JP 6154596 B2 JP6154596 B2 JP 6154596B2 JP 2012230680 A JP2012230680 A JP 2012230680A JP 2012230680 A JP2012230680 A JP 2012230680A JP 6154596 B2 JP6154596 B2 JP 6154596B2
Authority
JP
Japan
Prior art keywords
film
electrode layer
oxide semiconductor
oxide
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012230680A
Other languages
English (en)
Other versions
JP2013102154A5 (ja
JP2013102154A (ja
Inventor
山崎　舜平
舜平 山崎
早川　昌彦
昌彦 早川
本田　達也
達也 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012230680A priority Critical patent/JP6154596B2/ja
Publication of JP2013102154A publication Critical patent/JP2013102154A/ja
Publication of JP2013102154A5 publication Critical patent/JP2013102154A5/ja
Application granted granted Critical
Publication of JP6154596B2 publication Critical patent/JP6154596B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/01—Function characteristic transmissive
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/64—Normally black display, i.e. the off state being black

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質（アモルファス）酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物）からなる半導体層を用いたトランジスタが開示されている（特許文献１参照）。
特開２０１１−１８１８０１号公報
ところで、酸化物半導体を用いたトランジスタを有する半導体装置において、高信頼性の達成は、製品化にむけて重要事項である。
しかし、半導体装置は複雑な構造の複数の薄膜で構成されており、多種の材料、方法及び工程で作製される。よって、作製工程に起因して、得られる半導体装置の形状不良や電気特性の劣化が生じる恐れがある。
このような問題に鑑み、酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供することを課題の一とする。
また、信頼性の高い半導体装置を歩留まりよく作製し、生産性を向上させることを課題の一とする。
ボトムゲート構造の逆スタガ型トランジスタを有する半導体装置において、金属層（ゲート電極層、又はソース電極層及びドレイン電極層）を形成するエッチング工程の残留物により酸化物半導体膜、又はゲート電極層表面及び該近傍が汚染されることを防止する。
ゲート電極層、又はソース電極層及びドレイン電極層などの金属層を形成するエッチング工程において、金属層表面、又は酸化物半導体膜表面及び該近傍に、エッチング材（エッチングガス、又はエッチング溶液）による残留物が生じてしまう。このような残留物は、ゲート絶縁膜の電圧に対する耐性の低下やリーク電流などトランジスタの電気特性の低下や変動を招く要因となる。
残留物には、エッチング材（エッチングガス、又はエッチング溶液）、加工される金属層、エッチング材にさらされる酸化物半導体膜に含まれる元素、及び該元素の化合物が含まれる。例えば、ゲート電極層、又はソース電極層及びドレイン電極層などの金属層を形成するエッチング工程ではハロゲンを含むガスを好適に用いるが、この場合、残留物は、ハロゲン系不純物（ハロゲン、又はハロゲン化物）となる。
残留物としては、例えば、塩素、フッ素、ホウ素、リン、アルミニウム、鉄、または炭素などが挙げられる。また、残留物には、酸化物半導体膜に含まれる金属元素（例えば、インジウム、ガリウム、又は亜鉛）などが含まれる場合がある。
本明細書で開示する発明の構成の一形態は、ソース電極層及びドレイン電極層を形成後、酸化物半導体膜表面及び該近傍におけるソース電極層及びドレイン電極層の間に存在する残留物を除去する工程（残留物除去工程）を行う。
本明細書で開示する発明の構成の他の一形態は、ゲート電極層を形成後、ゲート電極層表面に存在する残留物を除去する工程（残留物除去工程）を行う。
上記残留物除去工程は、水、もしくはアルカリ性の溶液による処理、又はプラズマ処理によって行うことができる。具体的には、水、又はＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液を用いた処理、又は酸素、一酸化二窒素、もしくは希ガス（代表的にはアルゴン）を用いたプラズマ処理を好適に用いることができる。また希フッ酸（フッ化水素酸）を用いた処理を行ってもよい。
酸化物半導体膜又はゲート電極層表面及び該近傍が残留物により汚染されるのを防止できるため、ボトムゲート構造の逆スタガ型トランジスタを有する半導体装置は、酸化物半導体膜（又はゲート電極層）表面における残留物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の面密度を１×１０１３ａｔｏｍｓ／ｃｍ２以下（好ましくは１×１０１２ａｔｏｍｓ／ｃｍ２以下）とすることができる。また、酸化物半導体膜（又はゲート電極層）表面における残留物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とすることができる。
従って、酸化物半導体膜を用いた安定した電気特性を有するトランジスタを含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよく作製し、生産性を向上させることができる。
本明細書で開示する発明の構成の一形態は、絶縁表面上にゲート電極層と、ゲート電極層上にゲート絶縁膜と、ゲート絶縁膜上に酸化物半導体膜と、酸化物半導体膜上にソース電極層及びドレイン電極層と、酸化物半導体膜のゲート電極層と重畳する領域に接し、かつソース電極層、及びドレイン電極層を覆う絶縁膜とを有し、酸化物半導体膜において絶縁膜と接する面のハロゲンの面密度は１×１０１３ａｔｏｍｓ／ｃｍ２以下である半導体装置である。
本明細書で開示する発明の構成の一形態は、絶縁表面上にゲート電極層と、ゲート電極層上にゲート絶縁膜と、ゲート絶縁膜上に酸化物半導体膜と、酸化物半導体膜上にソース電極層及びドレイン電極層と、酸化物半導体膜のゲート電極層と重畳する領域に接し、かつソース電極層、及びドレイン電極層を覆う絶縁膜とを有し、ゲート電極層表面のハロゲンの面密度は１×１０１３ａｔｏｍｓ／ｃｍ２以下である半導体装置である。
本明細書で開示する発明の構成の一形態は、絶縁表面上にゲート電極層と、ゲート電極層上にゲート絶縁膜と、ゲート絶縁膜上に酸化物半導体膜と、酸化物半導体膜上にソース電極層及びドレイン電極層と、酸化物半導体膜のゲート電極層と重畳する領域に接し、かつソース電極層、及びドレイン電極層を覆う絶縁膜とを有し、酸化物半導体膜において絶縁膜と接する面のハロゲンの面密度は１×１０１３ａｔｏｍｓ／ｃｍ２以下であり、ゲート電極層表面のハロゲンの面密度は１×１０１３ａｔｏｍｓ／ｃｍ２以下である半導体装置である。
本明細書で開示する発明の構成の一形態は、絶縁表面上にゲート電極層を形成し、ゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に導電膜を形成し、導電膜を、ハロゲンを含むガスによりエッチングすることでソース電極層及びドレイン電極層を形成し、酸化物半導体膜に残留物除去工程を行う半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、絶縁表面上に導電膜を形成し、導電膜を、ハロゲンを含むガスによりエッチングすることでゲート電極層を形成し、ゲート電極層に残留物除去工程を行い、残留物除去工程を行ったゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上にソース電極層及びドレイン電極層を形成する半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、絶縁表面上に第１の導電膜を形成し、第１の導電膜を、ハロゲンを含むガスによりエッチングすることでゲート電極層を形成し、ゲート電極層に残留物除去工程を行い、残留物除去工程を行ったゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に第２の導電膜を形成し、第２の導電膜を、ハロゲンを含むガスによりエッチングすることでソース電極層及びドレイン電極層を形成し、酸化物半導体膜に残留物除去工程を行う半導体装置の作製方法である。
本発明の一形態は、トランジスタ又はトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジスタ又はトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、ＬＳＩや、ＣＰＵや、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供する。
また、信頼性の高い半導体装置を歩留まりよく作製し、生産性を向上させる。
半導体装置、及び半導体装置の作製方法の一形態を説明する断面図。 半導体装置、及び半導体装置の作製方法の一形態を説明する断面図。 半導体装置、及び半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する平面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の一形態を示す断面図。 半導体装置の一形態を示す回路図及び断面図。 電子機器を示す図。 電子機器を示す図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタを含む半導体装置を示す。
トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成されるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。また、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型でもよい。
図１（Ｅ）に示すトランジスタ４４０は、ボトムゲート構造の一つであり逆スタガ型トランジスタともいうトランジスタの一例である。なお、図１は、トランジスタ４４０のチャネル長方向の断面図である。
図１（Ｅ）に示すように、トランジスタ４４０を含む半導体装置は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。また、トランジスタ４４０を覆う絶縁膜４０７が設けられている。
酸化物半導体膜４０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）を含む。特にＩｎと亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体膜を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、インジウムを含む酸化物半導体は、これらに限られず、必要とする電気特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする電気特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。
酸化物半導体膜４０３は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
好ましくは、酸化物半導体膜４０３は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部及び非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は必ずしも明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
また、ＣＡＡＣ−ＯＳ膜のように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めれば非晶質状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（（ｘ１，ｙ１，ｆ（ｘ１，ｙ１））（ｘ１，ｙ２，ｆ（ｘ１，ｙ２））（ｘ２，ｙ１，ｆ（ｘ２，ｙ１））（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
また、基準面は、指定面の平均の高さにおける、ＸＹ平面と平行な面である。つまり、指定面の高さの平均値をＺ０とするとき、基準面の高さもＺ０で表される。
ただし、本実施の形態で説明するトランジスタ４４０は、ボトムゲート型であるため、酸化物半導体膜の下方には基板４００とゲート電極層４０１とゲート絶縁膜４０２が存在している。従って、上記平坦な表面を得るためにゲート電極層４０１及びゲート絶縁膜４０２を形成した後、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理などの平坦化処理を行ってもよい。
酸化物半導体膜４０３の膜厚は、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜４０３は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタリング装置を用いて成膜してもよい。
図１（Ａ）乃至（Ｅ）にトランジスタ４４０を有する半導体装置の作製方法の一例を示す。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体膜４０３を含むトランジスタ４４０を直接作製してもよいし、他の作製基板に酸化物半導体膜４０３を含むトランジスタ４４０を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタ４４０との間に剥離層を設けるとよい。
基板４００上に下地膜として絶縁膜を設けてもよい。絶縁膜としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウムなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、又はこれらの混合材料を用いて形成することができる。
基板４００（又は基板４００及び絶縁膜）に加熱処理を行ってもよい。例えば、高温のガスを用いて加熱処理を行うＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置により、６５０℃、１分〜５分間、加熱処理を行えばよい。なお、ＧＲＴＡにおける高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。また、電気炉により、５００℃、３０分〜１時間、加熱処理を行ってもよい。
次に基板４００上に導電膜を形成し、該導電膜をエッチングすることで、ゲート電極層４０１を形成する。導電膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層構造としてもよい。
また、ゲート電極層４０１の材料は、酸化タングステンを含むインジウム酸化物、酸化チタンを含むインジウム酸化物、インジウムスズ酸化物、酸化チタンを含むインジウムスズ酸化物、酸化ケイ素を添加したインジウムスズ酸化物、インジウム亜鉛酸化物、酸化タングステンを含むインジウム亜鉛酸化物、などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート絶縁膜４０２と接するゲート電極層４０１として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物膜や、窒素を含むＩｎ−Ｓｎ系酸化物膜や、窒素を含むＩｎ−Ｇａ系酸化物膜や、窒素を含むＩｎ−Ｚｎ系酸化物膜や、窒素を含む酸化スズ膜や、窒素を含む酸化インジウム膜や、金属窒化物膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができる。
本実施の形態では、スパッタリング法により膜厚１００ｎｍのタングステン膜を形成する。
また、ゲート電極層４０１形成後に、基板４００、及びゲート電極層４０１に加熱処理を行ってもよい。例えば、ＧＲＴＡ装置により、６５０℃、１分〜５分間、加熱処理を行えばよい。また、電気炉により、５００℃、３０分〜１時間、加熱処理を行ってもよい。
次いで、ゲート電極層４０１上にゲート絶縁膜４０２を形成する。
なお、ゲート絶縁膜４０２の被覆性を向上させるために、ゲート電極層４０１表面に平坦化処理を行ってもよい。特にゲート絶縁膜４０２として膜厚の薄い絶縁膜を用いる場合、ゲート電極層４０１表面の平坦性が良好であることが好ましい。
ゲート絶縁膜４０２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁膜４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタリング装置を用いて成膜してもよい。
ゲート絶縁膜４０２の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。
また、ゲート絶縁膜４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜４０２は、単層構造としても良いし、積層構造としても良い。
ゲート絶縁膜４０２は、酸化物半導体膜４０３と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜４０２は、膜中（バルク中）に少なくとも化学量論的組成における含有量を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜４０２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。
酸素の供給源となる、酸素を多く（過剰に）含むゲート絶縁膜４０２を酸化物半導体膜４０３と接して設けることによって、該ゲート絶縁膜４０２から酸化物半導体膜４０３へ酸素を供給することができる。酸化物半導体膜４０３及びゲート絶縁膜４０２を少なくとも一部が接した状態で加熱処理を行うことによって酸化物半導体膜４０３への酸素の供給を行ってもよい。
酸化物半導体膜４０３へ酸素を供給することにより、膜中の酸素欠損を補填することができる。さらに、ゲート絶縁膜４０２は、作製するトランジスタのサイズやゲート絶縁膜４０２の段差被覆性を考慮して形成することが好ましい。
本実施の形態では、高密度プラズマＣＶＤ法により膜厚２００ｎｍの酸化窒化シリコン膜を形成する。
また、ゲート絶縁膜４０２形成後に、基板４００、ゲート電極層４０１、及びゲート絶縁膜４０２に加熱処理を行ってもよい。例えば、ＧＲＴＡ装置により、６５０℃、１分〜５分間、加熱処理を行えばよい。また、電気炉により、５００℃、３０分〜１時間、加熱処理を行ってもよい。
次に、ゲート絶縁膜４０２上に酸化物半導体膜４０３を形成する（図１（Ａ）参照）。
酸化物半導体膜４０３の形成工程において、酸化物半導体膜４０３に水素、又は水がなるべく含まれないようにするために、酸化物半導体膜４０３の成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜４０２が形成された基板を予備加熱し、基板及びゲート絶縁膜４０２に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
ゲート絶縁膜４０２において酸化物半導体膜４０３が接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、ＣＭＰ処理）、ドライエッチング処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、ゲート絶縁膜４０２の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、ゲート絶縁膜４０２表面の凹凸状態に合わせて適宜設定すればよい。
なお、酸化物半導体膜４０３は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
なお、本実施の形態において、酸化物半導体膜４０３として、ＡＣ電源装置を有するスパッタリング装置を用いたスパッタリング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。本実施の形態において、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いる。なお、成膜条件は、酸素及びアルゴン雰囲気下（酸素流量比率５０％）、圧力０．６Ｐａ、電源電力５ｋＷ、基板温度１７０℃とする。この成膜条件での成膜速度は、１６ｎｍ／ｍｉｎである。
酸化物半導体膜４０３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタリングガスを導入し、上記ターゲットを用いて基板４００上に酸化物半導体膜４０３を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜４０３に含まれる不純物の濃度を低減できる。
また、ゲート絶縁膜４０２を大気に解放せずにゲート絶縁膜４０２と酸化物半導体膜４０３を連続的に形成することが好ましい。ゲート絶縁膜４０２を大気に曝露せずにゲート絶縁膜４０２と酸化物半導体膜４０３を連続して形成すると、ゲート絶縁膜４０２表面に水素や水分などの不純物が吸着することを防止することができる。
酸化物半導体膜４０３は、膜状の酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体膜に加工して形成することができる。
また、島状の酸化物半導体膜４０３を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法によるドライエッチングによってエッチング加工してもよい。
また、酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。
また、酸化物半導体膜４０３として結晶性酸化物半導体膜を用いる場合、結晶化のための加熱処理を行ってもよい。
本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜４０３に対して窒素雰囲気下４５０℃において１時間、さらに窒素及び酸素を含む雰囲気下４５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、加熱処理で酸化物半導体膜４０３を加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体膜４０３を高純度化及びＩ型（真性）化することができる。
なお、脱水化又は脱水素化のための加熱処理を行うタイミングは、膜状の酸化物半導体膜の形成後でも、島状の酸化物半導体膜４０３形成後でもよい。
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
脱水化又は脱水素化のための加熱処理を、酸化物半導体膜４０３として島状に加工される前、膜状の酸化物半導体膜がゲート絶縁膜４０２を覆った状態で行うと、ゲート絶縁膜４０２に含まれる酸素が加熱処理によって放出されるのを防止することができるため好ましい。
また、脱水化又は脱水素化処理を行った酸化物半導体膜４０３に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよい。
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。
よって、脱水化又は脱水素化処理を行った酸化物半導体膜に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を供給することが好ましい。酸化物半導体膜へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
脱水化又は脱水素化処理を行った酸化物半導体膜４０３に、酸素を導入して膜中に酸素を供給することによって、酸化物半導体膜４０３を高純度化、及びｉ型（真性）化することができる。高純度化し、ｉ型（真性）化した酸化物半導体膜４０３を有するトランジスタは、電気特性変動が抑制されており、電気的に安定である。
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
酸素の導入工程は、酸化物半導体膜４０３に酸素導入する場合、酸化物半導体膜４０３に直接導入してもよいし、絶縁膜４０７などの他の膜を通過して酸化物半導体膜４０３へ導入してもよい。酸素を他の膜を通過して導入する場合は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが、酸素を露出された酸化物半導体膜４０３へ直接導入する場合は、プラズマ処理なども用いることができる。
酸化物半導体膜４０３への酸素の導入は、脱水化又は脱水素化処理を行った後が好ましいが、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体膜４０３への酸素の導入は複数回行ってもよい。
好ましくはトランジスタに設けられる酸化物半導体膜は、酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている膜とするとよい。この場合、酸素の含有量は、酸化物半導体の化学量論的組成を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。
水素若しくは水分を酸化物半導体から除去し、不純物が極力含まれないように高純度化し、酸素を供給して酸素欠損を補填することによりｉ型（真性）の酸化物半導体、又はｉ型（真性）に限りなく近い酸化物半導体とすることができる。そうすることにより、酸化物半導体のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。よって、該酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
次いで、ゲート電極層４０１、ゲート絶縁膜４０２、及び酸化物半導体膜４０３上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜４４５を形成する（図１（Ｂ）参照）。
導電膜４４５は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電極層に用いる導電膜４４５としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極層、及びドレイン電極層に用いる導電膜４４５としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、インジウム亜鉛酸化物（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
フォトリソグラフィ工程により導電膜４４５上にレジストマスク４４８ａ、４４８ｂを形成し、ハロゲンを含むガス４４７を用いた選択的なエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する（図１（Ｃ）参照）。ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスク４４８ａ、４４８ｂを除去する。
レジストマスク４４８ａ、４４８ｂ形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体膜４０３上で隣り合うソース電極層４０５ａの下端部とドレイン電極層４０５ｂの下端部との間隔幅によって後に形成されるトランジスタ４４０のチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いてレジストマスク４４８ａ、４４８ｂ形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よってフォトマスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
本実施の形態では、導電膜４４５のエッチングには、ハロゲンを含むガス４４７を用いる。ハロゲンを含むガス４４７としては、塩素を含むガス、例えば、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）などを含むガスを用いることができる。また、ハロゲンを含むガス４４７として、フッ素を含むガス、例えば、四フッ化炭素（ＣＦ４）、フッ化硫黄（ＳＦ６）、フッ化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）などを含むガスを用いることができる。また、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
エッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰエッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
本実施の形態では、導電膜４４５としてスパッタリング法により膜厚１００ｎｍのチタン膜、膜厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の積層を用いる。導電膜４４５のエッチングは、ドライエッチング法により、チタン膜、アルミニウム膜、チタン膜の積層をエッチングすることで、ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する。
本実施の形態では、第１のエッチング条件でチタン膜とアルミニウム膜の２層をエッチングした後、第２のエッチング条件で残りのチタン膜単層を除去する。なお、第１のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７５０ｓｃｃｍ：１５０ｓｃｃｍ）を用い、バイアス電力を１５００Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａとする。第２のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７００ｓｃｃｍ：１００ｓｃｃｍ）を用い、バイアス電力を７５０Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａとする。
ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成するエッチング工程において、酸化物半導体膜表面及び該近傍に、エッチング材（エッチングガス、又はエッチング溶液）による残留物が生じてしまう。このような残留物は、リーク電流などトランジスタの電気特性の低下や変動を招く要因となる。また、エッチング材に含まれる元素が酸化物半導体膜４０３中に混入、又は付着し、トランジスタ特性に悪影響を与える恐れがある。
残留物には、エッチング材（エッチングガス、又はエッチング溶液）、加工される導電膜４４５、エッチング材にさらされる酸化物半導体膜４０３に含まれる元素、及び該元素の化合物が含まれる。例えば、ソース電極層及びドレイン電極層を形成するエッチング工程ではハロゲンを含むガスを好適に用いるが、この場合、残留物には、ハロゲン系不純物（ハロゲン、又はハロゲン化物）が含まれる。
残留物としては、例えば、塩素、フッ素、ホウ素、リン、アルミニウム、鉄、又は炭素などが挙げられる。また、残留物に、導電膜４４５、エッチング材にさらされる酸化物半導体膜４０３に含まれる金属元素（例えば、インジウム、ガリウム、又は亜鉛）、金属元素のハロゲン化物、金属元素の酸化物なども含まれる場合がある。また、残留物としてレジストマスク４４８ａ、４４８ｂに含まれる元素も含まれる場合もある。
本実施の形態ではソース電極層４０５ａ及びドレイン電極層４０５ｂを形成するエッチング工程に、ハロゲンを含むガス４４７を用いるので、生じる残留物はハロゲン（本実施の形態では塩素）系不純物（ハロゲン、又はハロゲン化物）となる。また、本実施の形態のようにハロゲンを含むガス４４７にホウ素も用いる場合は、生じる残留物としてはホウ素、又はホウ素を含む化合物も含まれる。なお、エッチング材として、リン酸と酢酸と硝酸を混ぜた溶液を用いる場合には、残留物にリンなどが含まれる。
よって、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成後、酸化物半導体膜４０３表面及び該近傍における、ソース電極層４０５ａ及びドレイン電極層４０５ｂの間に存在する残留物を除去する工程を行う（図１（Ｄ）参照）。残留物除去工程は、水、もしくはアルカリ性の溶液による処理、又はプラズマ処理によって行うことができる。例えば、水、又はＴＭＡＨ溶液を用いた処理、又は酸素、一酸化二窒素、もしくは希ガス（代表的にはアルゴン）を用いたプラズマ処理などを好適に用いることができる。また、希フッ酸を用いた処理を行ってもよい。なお、残留物を除去する工程により、酸化物半導体膜４０３表面に付着した、残留物（本実施の形態では主にハロゲン、又はハロゲン化物）を除去する効果がある。
なお、導電膜４４５のエッチング工程、及び残留物除去工程の際に、酸化物半導体膜４０３がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜４４５のみをエッチングし、酸化物半導体膜４０３を全くエッチングしないという条件を得ることは難しく、導電膜４４５のエッチングの際に酸化物半導体膜４０３は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体膜となることもある。
以上の工程で、本実施の形態のトランジスタ４４０が作製される。
本実施の形態では、ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に、酸化物半導体膜４０３と接して、保護絶縁膜となる絶縁膜４０７を形成する（図１（Ｅ）参照）。
絶縁膜４０７は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、絶縁膜４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁膜４０７に水素が含まれると、その水素の酸化物半導体膜４０３への入り込み、又は水素による酸化物半導体膜中の酸素の引き抜きが生じ酸化物半導体膜４０３のバックチャネルが低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜４０７はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
絶縁膜４０７としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、又は酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、または窒化酸化アルミニウム膜などの無機絶縁膜の単層又は積層を用いることができる。
脱水化又は脱水素化処理として加熱工程を行った場合、酸化物半導体膜４０３に、酸素を供給することが好ましい。酸化物半導体膜４０３へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
本実施の形態では、酸化物半導体膜４０３への酸素の供給を、絶縁膜４０７を供給源として行うので、絶縁膜４０７は酸素を含む酸化物絶縁膜（例えば酸化シリコン膜、酸化窒化シリコン膜）を用いる例を示す。絶縁膜４０７を酸素の供給源とする場合、絶縁膜４０７は酸素を多く（過剰）含む膜（好ましくは結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている膜）とすると酸素の供給源として好適に機能させることができる。
本実施の形態では、絶縁膜４０７として膜厚３００ｎｍの酸化シリコン膜を、スパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成することができる。
酸化物半導体膜４０３の成膜時と同様に、絶縁膜４０７の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁膜４０７に含まれる不純物の濃度を低減できる。また、絶縁膜４０７の成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
絶縁膜４０７を、成膜する際に用いるスパッタガスとしては、水素、水などの不純物が除去された高純度ガスを用いることが好ましい。
次に酸化物半導体膜４０３に、一部（チャネル形成領域）が絶縁膜４０７と接した状態で加熱工程を行う。
加熱工程の温度は、２５０℃以上７００℃以下、または４００℃以上７００℃以下、または基板の歪み点未満とする。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下２５０℃において１時間の加熱工程を行う。
この加熱工程は脱水化又は脱水素化処理を行う加熱工程と同様の加熱方法及び加熱装置を用いることができる。
加熱工程は、減圧下、又は窒素、酸素、超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、若しくは希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥エア、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、酸化物半導体膜４０３と酸素を含む絶縁膜４０７とを接した状態で加熱工程を行うため、不純物の排除工程によって同時に減少してしまう酸化物半導体膜４０３を構成する主成分材料の一つである酸素を、酸素を含む絶縁膜４０７より酸化物半導体膜４０３へ供給することができる。
また、さらに絶縁膜４０７上に緻密性の高い無機絶縁膜を設けてもよい。例えば、絶縁膜４０７上にスパッタリング法により酸化アルミニウム膜を形成する。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ４４０に安定な電気特性を付与することができる。膜密度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｉｏｎ）によって測定することができる。
トランジスタ４４０上に設けられる保護絶縁膜として用いることのできる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜４０３への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜４０３からの放出を防止する保護膜として機能する。
また、トランジスタ４４０起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
例えば、平坦化絶縁膜として、膜厚１５００ｎｍのアクリル樹脂膜を形成すればよい。アクリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃１時間）して形成することができる。
平坦化絶縁膜を形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下２５０℃で１時間加熱処理を行う。
このように、トランジスタ４４０形成後、加熱処理を行ってもよい。また、加熱処理は複数回行ってもよい。
以上のように、残留物を除去する工程を行うことによって、酸化物半導体膜４０３の表面及び該近傍が残留物により汚染されることを防止できるため、ボトムゲート構造の逆スタガ型トランジスタであるトランジスタ４４０を有する半導体装置は、酸化物半導体膜４０３表面におけるエッチング工程起因の不純物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の面密度を１×１０１３ａｔｏｍｓ／ｃｍ２以下（好ましくは１×１０１２ａｔｏｍｓ／ｃｍ２以下）とすることができる。また、酸化物半導体膜４０３表面におけるエッチング工程起因の不純物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とすることができる。
なお、エッチング工程起因の不純物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などの方法を用いて、見積もることができる。
従って、酸化物半導体膜４０３を用いた安定した電気特性を有するトランジスタ４４０を含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよく作製し、生産性を向上させることができる。
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図２を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
図２（Ｅ）に示すトランジスタ４３０は、ボトムゲート構造の一つであり逆スタガ型トランジスタともいうトランジスタの一例である。なお、図２は、トランジスタ４３０のチャネル長方向の断面図である。
図２（Ｅ）に示すように、トランジスタ４３０を含む半導体装置は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。また、トランジスタ４３０を覆う絶縁膜４０７が設けられている。
図２（Ａ）乃至（Ｅ）にトランジスタ４３０を有する半導体装置の作製方法の一例を示す。
基板４００上に導電膜４４１を形成する（図２（Ａ）参照）。導電膜４４１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、導電膜４４１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。導電膜４４１は、単層構造としてもよいし、積層構造としてもよい。
また、導電膜４４１の材料は、酸化タングステンを含むインジウム酸化物、酸化チタンを含むインジウム酸化物、インジウムスズ酸化物、酸化チタンを含むインジウムスズ酸化物、酸化ケイ素を添加したインジウムスズ酸化物、インジウム亜鉛酸化物、酸化タングステンを含むインジウム亜鉛酸化物、などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
本実施の形態では、導電膜４４１としてスパッタリング法により膜厚１００ｎｍのタングステン膜を形成する。
フォトリソグラフィ工程により導電膜４４１上にレジストマスク４４２を形成し、選択的にエッチングを行ってゲート電極層４０１を形成する（図２（Ｂ）参照）。ゲート電極層４０１を形成した後、レジストマスク４４２を除去する。導電膜４４１のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
本実施の形態では、導電膜４４１のエッチングには、ハロゲンを含むガス４４３を用いる。ハロゲンを含むガス４４３としては、塩素を含むガス、例えば、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）などを含むガスを用いることができる。また、ハロゲンを含むガス４４３として、フッ素を含むガス、例えば、四フッ化炭素（ＣＦ４）、六フッ化硫黄（ＳＦ６）、三フッ化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）などを含むガスを用いることができる。また、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
エッチング法としては、平行平板型ＲＩＥ法や、ＩＣＰエッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
本実施の形態では、導電膜４４１のエッチング工程にドライエッチングを用い、ハロゲンを含むガス４４３としては、四フッ化炭素、塩素、及び酸素を含むガス（ＣＦ４：Ｃｌ２：Ｏ２＝２５ｓｃｃｍ：２５ｓｃｃｍ：１０ｓｃｃｍ）を用い、バイアス電力を１５０Ｗとし、ＩＣＰ電源電力を５００Ｗとし、圧力を１．０Ｐａとする。
ゲート電極層４０１を形成するエッチング工程において、ゲート電極層４０１表面及び該近傍に、エッチング材（エッチングガス、又はエッチング溶液）による残留物が生じてしまう。このような残留物に含まれる不純物が、ゲート電極層表面に存在すると、ゲート絶縁膜４０２の電圧に対する耐性劣化を招き（耐圧が低下し）、ゲート電極層４０１とソース電極層４０５ａ又はドレイン電極層４０５ｂとの間にリーク電流を生じてしまう。よって、トランジスタの電気特性の変動及び低下を招く要因となる。
残留物には、エッチング材（エッチングガス、又はエッチング溶液）、加工される導電膜４４１に含まれる元素、及び該元素の化合物が含まれる。例えば、ゲート電極層４０１を形成するエッチング工程ではハロゲンを含むガスを好適に用いるが、この場合、残留物には、ハロゲン系不純物（ハロゲン、又はハロゲン化物）が含まれる。
残留物としては、例えば、塩素、フッ素、ホウ素、リン、アルミニウム、鉄、又は炭素などが挙げられる。また、残留物に、導電膜４４１に含まれる金属元素、金属元素のハロゲン化物、金属元素の酸化物なども含まれる場合がある。また、残留物としてレジストマスク４４２に含まれる元素も含まれる場合もある。
本実施の形態ではゲート電極層４０１を形成するエッチング工程に、ハロゲンを含むガス４４３を用いるので、生じる残留物はハロゲン（本実施の形態では塩素）系不純物（ハロゲン、又はハロゲン化物）となる。また、エッチング材として、リン酸と酢酸と硝酸を混ぜた溶液を用いる場合には、残留物にリンなどが含まれる。
よって、ゲート電極層４０１の形成後、ゲート電極層４０１表面及び該近傍に存在する残留物を除去する工程を行う（図２（Ｃ）参照）。残留物除去工程は、水、もしくはアルカリ性の溶液による処理、又はプラズマ処理によって行うことができる。例えば、水、又はＴＭＡＨ溶液を用いた処理、又は酸素、一酸化二窒素、もしくは希ガス（代表的にはアルゴン）を用いたプラズマ処理などを好適に用いることができる。また、希フッ酸を用いた処理を行ってもよい。
次に、ゲート電極層４０１上にゲート絶縁膜４０２を形成する。本実施の形態では、高密度プラズマＣＶＤ法により膜厚２００ｎｍの酸化窒化シリコン膜を形成する。
ゲート絶縁膜４０２上に酸化物半導体膜４０３を形成する（図２（Ｄ）参照）。本実施の形態において、酸化物半導体膜４０３として、ＡＣ電源装置を有するスパッタリング装置を用いたスパッタリング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。本実施の形態において、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いる。なお、成膜条件は、酸素及びアルゴン雰囲気下（酸素流量比率５０％）、圧力０．６Ｐａ、電源電力５ｋＷ、基板温度１７０℃とする。この成膜条件での成膜速度は、１６ｎｍ／ｍｉｎである。
酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜４０３に対して窒素雰囲気下４５０℃において１時間、さらに窒素及び酸素雰囲気下４５０℃において１時間の加熱処理を行う。
次いで、ゲート電極層４０１、ゲート絶縁膜４０２、酸化物半導体膜４０３上に、導電膜を形成し、該導電膜をエッチングすることで、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成する。導電膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
本実施の形態では、スパッタリング法により膜厚１００ｎｍのチタン膜、膜厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜を積層し、ドライエッチング法により、チタン膜、アルミニウム膜、チタン膜の積層をエッチングすることで、ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する。
以上の工程で、本実施の形態のトランジスタ４３０が作製される。
本実施の形態では、ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に、酸化物半導体膜４０３と接して、保護絶縁膜となる絶縁膜４０７を形成する（図２（Ｅ）参照）。例えば、ＣＶＤ法により形成した酸化窒化シリコン膜を４００ｎｍ形成する。また、保護絶縁膜の形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下３００℃で１時間加熱処理を行う。
また、トランジスタ４３０起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。
例えば、保護絶縁膜上に平坦化絶縁膜として、膜厚１５００ｎｍのアクリル樹脂膜を形成すればよい。アクリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃１時間）して形成することができる。
平坦化絶縁膜を形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下２５０℃で１時間加熱処理を行う。
以上のように、ゲート電極層４０１表面及び該近傍が残留物により汚染されるのを防止できるため、ボトムゲート構造の逆スタガ型トランジスタであるトランジスタ４２０を有する半導体装置は、ゲート電極層４０１表面におけるエッチング工程起因の不純物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の面密度を１×１０１３ａｔｏｍｓ／ｃｍ２以下（好ましくは１×１０１２ａｔｏｍｓ／ｃｍ２以下）とする。また、ゲート電極層４０１表面におけるエッチング工程起因の不純物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とすることができる。
従って、酸化物半導体膜４０３を用いた安定した電気特性を有するトランジスタ４３０を含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよく作製し、生産性を向上させることができる。
（実施の形態３）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図３を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
図３（Ｆ）に示すトランジスタ４２０は、ボトムゲート構造の一つであり逆スタガ型トランジスタともいうトランジスタの一例である。なお、図３は、トランジスタ４２０のチャネル長方向の断面図である。
図３（Ｆ）に示すように、トランジスタ４２０を含む半導体装置は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。また、トランジスタ４２０を覆う絶縁膜４０７が設けられている。
図３（Ａ）乃至（Ｆ）にトランジスタ４２０を有する半導体装置の作製方法の一例を示す。
絶縁表面を有する基板４００上に導電膜を形成する。導電膜の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。導電膜は、単層構造としてもよいし、積層構造としてもよい。
また、導電膜の材料は、酸化タングステンを含むインジウム酸化物、酸化チタンを含むインジウム酸化物、インジウムスズ酸化物、酸化チタンを含むインジウムスズ酸化物、酸化ケイ素を添加したインジウムスズ酸化物、インジウム亜鉛酸化物、酸化タングステンを含むインジウム亜鉛酸化物、などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
本実施の形態では、導電膜としてスパッタリング法により膜厚１００ｎｍのタングステン膜を形成する。
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってゲート電極層４０１を形成する（図３（Ａ）参照）。ゲート電極層４０１を形成した後、レジストマスクを除去する。導電膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
本実施の形態では、導電膜のエッチングには、ハロゲンを含むガスを用いる。ハロゲンを含むガスとしては、塩素を含むガス、例えば、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）などを含むガスを用いることができる。また、ハロゲンを含むガスとして、フッ素を含むガス、例えば、四フッ化炭素（ＣＦ４）、六フッ化硫黄（ＳＦ６）、三フッ化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）などを含むガスを用いることができる。また、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
エッチング法としては、平行平板型ＲＩＥ法や、ＩＣＰエッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
本実施の形態では、導電膜のエッチング工程にドライエッチングを用い、エッチング条件は、ハロゲンを含むガスとしては、四フッ化炭素、塩素、及び酸素を含むガス（ＣＦ４：Ｃｌ２：Ｏ２＝２５ｓｃｃｍ：２５ｓｃｃｍ：１０ｓｃｃｍ）を用い、バイアス電力を１５０Ｗとし、ＩＣＰ電源電力を５００Ｗとし、圧力を１．０Ｐａとする。
ゲート電極層４０１を形成するエッチング工程において、ゲート電極層４０１表面及び該近傍に、エッチング材（エッチングガス、又はエッチング溶液）による残留物が生じてしまう。このような残留物に含まれる不純物が、ゲート電極層表面に存在すると、ゲート絶縁膜４０２の耐圧低下を招き、ゲート電極層４０１とソース電極層４０５ａ又はドレイン電極層４０５ｂとの間にリーク電流を生じてしまう。よって、トランジスタの電気特性の変動及び低下を招く要因となる。
残留物には、エッチング材（エッチングガス、又はエッチング溶液）、加工される導電膜に含まれる元素、及び該元素の化合物が含まれる。例えば、ゲート電極層４０１を形成するエッチング工程ではハロゲンを含むガスを好適に用いるが、この場合、残留物には、ハロゲン系不純物（ハロゲン、又はハロゲン化物）が含まれる。
残留物は、例えば、塩素、フッ素、ホウ素、リン、アルミニウム、鉄、又は炭素などが挙げられる。また、残留物に、導電膜に含まれる金属元素、金属元素のハロゲン化物、金属元素の酸化物なども含まれる場合がある。また、残留物としてレジストマスクに含まれる元素も含まれる場合もある。
本実施の形態ではゲート電極層４０１を形成するエッチング工程に、ハロゲンを含むガスを用いるので、生じる残留物はハロゲン（本実施の形態では塩素）系不純物（ハロゲン、又はハロゲン化物）となる。また、エッチング材として、燐酸と酢酸と硝酸を混ぜた溶液を用いる場合には、残留物にリンなどが含まれる。
よって、ゲート電極層４０１を形成後、ゲート電極層４０１表面及び該近傍に存在する残留物を除去する工程を行う（図３（Ｂ）参照）。残留物除去工程は、水、もしくはアルカリ性の溶液による処理、又はプラズマ処理によって行うことができる。例えば、水、又はＴＭＡＨ溶液を用いた処理、又は酸素、一酸化二窒素、もしくは希ガス（代表的にはアルゴン）を用いたプラズマ処理などを好適に用いることができる。また、希フッ酸を用いた処理を行ってもよい。
次に、ゲート電極層４０１上にゲート絶縁膜４０２を形成する。本実施の形態では、高密度プラズマＣＶＤ法により膜厚２００ｎｍの酸化窒化シリコン膜を形成する。
ゲート絶縁膜４０２上に酸化物半導体膜４０３を形成する（図３（Ｃ）参照）。本実施の形態において、酸化物半導体膜４０３として、ＡＣ電源装置を有するスパッタリング装置を用いたスパッタリング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。本実施の形態において、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いる。なお、成膜条件は、酸素及びアルゴン雰囲気下（酸素流量比率５０％）、圧力０．６Ｐａ、電源電力５ｋＷ、基板温度１７０℃とする。この成膜条件での成膜速度は、１６ｎｍ／ｍｉｎである。
酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜４０３に対して窒素雰囲気下４５０℃において１時間、さらに窒素及び酸素雰囲気か４５０℃において１時間の加熱処理を行う。
次いで、ゲート電極層４０１、ゲート絶縁膜４０２、及び酸化物半導体膜４０３上に、ソース電極層及びドレイン電極層となる導電膜を形成する。
導電膜は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電極層に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極層、及びドレイン電極層に用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、インジウム亜鉛酸化物（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する（図３（Ｄ）参照）。ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスクを除去する。
本実施の形態では、導電膜のエッチングには、ハロゲンを含むガスを用いる。ハロゲンを含むガスとしては、塩素を含むガス、例えば、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）などを含むガスを用いることができる。また、ハロゲンを含むガスとして、フッ素を含むガス、例えば、四フッ化炭素（ＣＦ４）、フッ化硫黄（ＳＦ６）、フッ化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）などを含むガスを用いることができる。また、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
エッチング法としては、平行平板型ＲＩＥ法や、ＩＣＰエッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
本実施の形態では、導電膜としてスパッタリング法により膜厚１００ｎｍのチタン膜、膜厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の積層を用いる。導電膜のエッチングは、ドライエッチング法により、チタン膜、アルミニウム膜、チタン膜の積層をエッチングすることで、ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する。
本実施の形態では、第１のエッチング条件でチタン膜とアルミニウム膜の２層をエッチングした後、第２のエッチング条件で残りのチタン膜単層を除去する。なお、第１のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７５０ｓｃｃｍ：１５０ｓｃｃｍ）を用い、バイアス電力を１５００Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａとする。第２のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７００ｓｃｃｍ：１００ｓｃｃｍ）を用い、バイアス電力を７５０Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａとする。
ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成するエッチング工程において、酸化物半導体膜表面及び該近傍に、エッチング材（エッチングガス、又はエッチング溶液）による残留物が生じてしまう。このような残留物は、リーク電流などトランジスタの電気特性の低下や変動を招く要因となる。また、エッチング材に含まれる元素が酸化物半導体膜４０３中に混入、又は付着し、トランジスタ特性に悪影響を与える恐れがある。
残留物には、エッチング材（エッチングガス、又はエッチング溶液）、加工される導電膜、エッチング材にさらされる酸化物半導体膜４０３に含まれる元素、及び該元素の化合物が含まれる。例えば、ソース電極層及びドレイン電極層を形成するエッチング工程ではハロゲンを含むガスを好適に用いるが、この場合、残留物には、ハロゲン系不純物（ハロゲン、又はハロゲン化物）が含まれる。
残留物としては、例えば、塩素、フッ素、ホウ素、リン、アルミニウム、鉄、又は炭素などが挙げられる。また、残留物に、導電膜、エッチング材にさらされる酸化物半導体膜４０３に含まれる金属元素（例えば、インジウム、ガリウム、又は亜鉛）、金属元素のハロゲン化物、金属元素の酸化物なども含まれる場合がある。また、残留物としてレジストマスクに含まれる元素も含まれる場合もある。
本実施の形態ではソース電極層４０５ａ及びドレイン電極層４０５ｂを形成するエッチング工程に、ハロゲンを含むガスを用いるので、生じる残留物はハロゲン（本実施の形態では塩素）系不純物（ハロゲン、又はハロゲン化物）となる。また、本実施の形態のようにハロゲンを含むガスにホウ素も用いる場合は、生じる残留物としてはホウ素、又はホウ素を含む化合物も含まれる。また、エッチング材として、燐酸と酢酸と硝酸を混ぜた溶液を用いる場合には、残留物にリンなどが含まれる。
よって、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成後、酸化物半導体膜４０３表面及び該近傍における、ソース電極層４０５ａ及びドレイン電極層４０５ｂの間に存在する残留物を除去する工程を行う（図３（Ｅ）参照）。残留物除去工程は、水、もしくはアルカリ性の溶液による処理、又はプラズマ処理によって行うことができる。例えば、水、又はＴＭＡＨ溶液を用いた処理、又は酸素、一酸化二窒素、もしくは希ガス（代表的にはアルゴン）を用いたプラズマ処理などを好適に用いることができる。また、希フッ酸を用いた処理を行ってもよい。なお、残留物を除去する工程は、酸化物半導体膜４０３の表面に付着した、残留物（本実施の形態では主にハロゲン、又はハロゲン化物）を除去する効果がある。
以上の工程で、本実施の形態のトランジスタ４２０が作製される。
本実施の形態では、ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に、酸化物半導体膜４０３と接して、保護絶縁膜となる絶縁膜４０７を形成する（図３（Ｆ）参照）。例えば、ＣＶＤ法により形成した酸化窒化シリコン膜を４００ｎｍ形成する。また、保護絶縁膜の形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下３００℃で１時間加熱処理を行う。
また、トランジスタ４３０起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。
例えば、保護絶縁膜上に平坦化絶縁膜として、膜厚１５００ｎｍのアクリル樹脂膜を形成すればよい。アクリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃、１時間）して形成することができる。
平坦化絶縁膜を形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下２５０℃で１時間加熱処理を行う。
以上のように、ゲート電極層４０１、並びに酸化物半導体膜４０３表面及び該近傍が残留物により汚染されるのを防止できるため、ボトムゲート構造の逆スタガ型トランジスタであるトランジスタ４２０を有する半導体装置は、酸化物半導体膜４０３表面におけるエッチング工程起因の不純物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の面密度を１×１０１３ａｔｏｍｓ／ｃｍ２以下（好ましくは１×１０１２ａｔｏｍｓ／ｃｍ２以下）とすることができる。また、ゲート電極層４０１表面におけるエッチング工程起因の不純物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の面密度を１×１０１３ａｔｏｍｓ／ｃｍ２以下（好ましくは１×１０１２ａｔｏｍｓ／ｃｍ２以下）とする。
なお、酸化物半導体膜４０３表面におけるエッチング工程起因の不純物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とすることができる。ゲート電極層４０１表面におけるエッチング工程起因の不純物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とすることができる。
従って、酸化物半導体膜４０３を用いた安定した電気特性を有するトランジスタ４２０を含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよく作製し、生産性を向上させることができる。
（実施の形態４）
実施の形態１乃至３のいずれかに示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図４（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図４（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、ＦＰＣ４０１８ｂから供給されている。
図４（Ｂ）、及び図４（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図４（Ｂ）、及び図４（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図４（Ｂ）、及び図４（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図４（Ｂ）、及び図４（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図４（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図４（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図４（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。
また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態１乃至３のいずれかに示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、半導体装置の一形態について、図４乃至図６を用いて説明する。図６は、図４（Ｂ）のＭ−Ｎにおける断面図に相当する。
図４及び図６で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８（ＦＰＣ４０１８ａ、４０１８ｂ）が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のゲート電極層と同じ導電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図６では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図６（Ａ）では、トランジスタ４０１０、４０１１上には絶縁膜４０２０が設けられ、図６（Ｂ）では、さらに、絶縁膜４０２１が設けられている。
トランジスタ４０１０、４０１１としては、実施の形態１乃至３のいずれかで示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示したトランジスタ４４０と同様な構造及び作製方法で得られるトランジスタを適用する例を示す。
実施の形態１で示したトランジスタ４４０と同様な構造及び作製方法で得られるトランジスタ４０１０、４０１１は、ソース電極層及びドレイン電極層を形成後、酸化物半導体膜表面及び該近傍における、ソース電極層及びドレイン電極層の間に存在する残留物を除去する工程を行う。残留物除去工程は、水、もしくはアルカリ性の溶液による処理、又はプラズマ処理によって行うことができる。例えば、水、又はＴＭＡＨ溶液を用いた処理、又は酸素、一酸化二窒素、もしくは希ガス（代表的にはアルゴン）を用いたプラズマ処理などを好適に用いることができる。また、希フッ酸を用いた処理を行ってもよい。
また、実施の形態２で示したようにゲート電極層形成後、ゲート電極層表面及び近傍におけるエッチング工程起因による残留物を除去する工程を行ってもよい。また、実施の形態３で示したようにゲート電極層形成後、ゲート電極層表面及び該近傍における残留物を除去する工程行い、さらにソース電極層及びドレイン電極層形成後、酸化物半導体膜表面及び該近傍における残留物を除去する工程を行ってもよい。
酸化物半導体膜表面及び該近傍が残留物により汚染されるのを防止できるため、トランジスタ４０１０、４０１１は、酸化物半導体膜表面におけるエッチング工程起因の不純物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の面密度を１×１０１３ａｔｏｍｓ／ｃｍ２以下（好ましくは１×１０１２ａｔｏｍｓ／ｃｍ２以下）とすることができる。なお、酸化物半導体膜表面におけるエッチング工程起因の不純物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とすることができる。
従って、図４及び図６で示す本実施の形態の酸化物半導体膜を用いた安定した電気特性を有するトランジスタ４０１０、４０１１を含む半導体装置として信頼性の高い半導体装置を提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、生産性を向上させることができる。
また、駆動回路用のトランジスタ４０１１の酸化物半導体膜のチャネル形成領域と重なる位置にさらに導電層を設けてもよい。導電層を酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、バイアス−熱ストレス試験（ＢＴ試験）前後におけるトランジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図６（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図６（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層４００８と、第１の電極層４０３０及び第２の電極層４０３１とは接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶組成物を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
本明細書に開示する酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物半導体膜を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有機ＥＬ素子を用いる例を示す。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図５（Ａ）（Ｂ）及び図６（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。
図５（Ａ）は発光装置の平面図であり、図５（Ａ）中の一点鎖線Ｖ１−Ｗ１、Ｖ２−Ｗ２、及びＶ３−Ｗ３で切断した断面が図５（Ｂ）に相当する。なお、図５（Ａ）の平面図においては、電界発光層５４２及び第２の電極層５４３は省略してあり図示していない。
図５に示す発光装置は、基板５００上に、トランジスタ５１０、容量素子５２０、配線層交差部５３０を有しており、トランジスタ５１０は発光素子５４０と電気的に接続している。なお、図５は基板５００を通過して発光素子５４０からの光を取り出す、下面射出型構造の発光装置である。
トランジスタ５１０としては、実施の形態１乃至３のいずれかで示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示したトランジスタ４４０と同様な構造及び作製方法で得られるトランジスタを適用する例を示す。
トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、ゲート絶縁膜５０２、酸化物半導体膜５１２、ソース電極層又はドレイン電極層として機能する導電層５１３ａ、５１３ｂを含む。
実施の形態１で示したトランジスタ４４０と同様な構造及び作製方法で得られるトランジスタ５１０は、ソース電極層及びドレイン電極層として機能する導電層５１３ａ、５１３ｂを形成後、酸化物半導体膜５１２表面及び該近傍におけるソース電極層及びドレイン電極層として機能する導電層５１３ａ、５１３ｂの間に存在する残留物を除去する工程を行う。残留物除去工程は、水、もしくはアルカリ性の溶液による処理、又はプラズマ処理によって行うことができる。例えば、水、又はＴＭＡＨ溶液を用いた処理、又は酸素、一酸化二窒素、もしくは希ガス（代表的にはアルゴン）を用いたプラズマ処理などを好適に用いることができる。また、希フッ酸を用いた処理を行ってもよい。
また、実施の形態２で示したようにゲート電極層５１１ａ、５１１ｂ形成後、ゲート電極層５１１ａ、５１１ｂ表面及び近傍におけるエッチング工程起因による残留物を除去する工程を行ってもよい。また、実施の形態３で示したようにゲート電極層５１１ａ、５１１ｂ形成後、ゲート電極層５１１ａ、５１１ｂ表面及び該近傍における残留物を除去する工程行い、さらに導電層５１３ａ、５１３ｂ形成後、酸化物半導体膜５１２表面及び該近傍における残留物を除去する工程を行ってもよい。
酸化物半導体膜５１２表面及び該近傍が残留物により汚染されるのを防止できるため、トランジスタ５１０は、酸化物半導体膜５１２表面におけるエッチング工程起因の不純物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の面密度を１×１０１３ａｔｏｍｓ／ｃｍ２以下（好ましくは１×１０１２ａｔｏｍｓ／ｃｍ２以下）とすることができる。なお、酸化物半導体膜５１２表面におけるエッチング工程起因の不純物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とすることができる。
従って、図５で示す本実施の形態の酸化物半導体膜５１２を用いた安定した電気特性を有するトランジスタ５１０を含む半導体装置として信頼性の高い半導体装置を提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、生産性を向上させることができる。
容量素子５２０は、導電層５２１ａ、５２１ｂ、ゲート絶縁膜５０２、酸化物半導体膜５２２、導電層５２３を含み、導電層５２１ａ、５２１ｂと導電層５２３とで、ゲート絶縁膜５０２及び酸化物半導体膜５２２を挟む構成とすることで容量を形成する。
配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部であり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間にゲート絶縁膜５０２を介して交差する。
本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎｍのチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの銅薄膜を用いる。よって、ゲート電極層はチタン膜と銅薄膜との積層構造となる。
酸化物半導体膜５１２、５２２としては膜厚２５ｎｍのＩＧＺＯ膜を用いる。
トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には層間絶縁膜５０４が形成され、層間絶縁膜５０４上において発光素子５４０と重畳する領域にカラーフィルタ層５０５が設けられている。層間絶縁膜５０４及びカラーフィルタ層５０５上には平坦化絶縁膜として機能する絶縁膜５０６が設けられている。
絶縁膜５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に積層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジスタ５１０とは、導電層５１３ａに達する絶縁膜５０６及び層間絶縁膜５０４に形成された開口において、第１の電極層５４１及び導電層５１３ａとは接することによって電気的に接続されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が設けられている。
層間絶縁膜５０４には、プラズマＣＶＤ法による膜厚２００ｎｍ以上６００ｎｍ以下の酸化窒化シリコン膜を用いることができる。また、絶縁膜５０６には膜厚１５００ｎｍの感光性のアクリル膜、隔壁５０７には膜厚１５００ｎｍの感光性のポリイミド膜を用いることができる。
カラーフィルタ層５０５としては、例えば有彩色の透光性樹脂を用いることができる。有彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化し好ましい。
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラーフィルタ層５０５の膜厚は１５００ｎｍ以上２０００ｎｍ以下とすればよい。
図６（Ｂ）に示す発光装置においては、表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０、５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０、５４１上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１、５４２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が入り込まないように、第２の電極層４０３１、５４３及び隔壁４５１０、５０７上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が入り込まないように、発光素子４５１３、５４０を覆う有機化合物を含む層を蒸着法により形成してもよい。
また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒又は溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子又は第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、又はこれらの複合材料を用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を、表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
なお、図４乃至図６において、第１の基板４００１、５００、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。絶縁膜４０２０はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
また、平坦化絶縁膜として機能する絶縁膜４０２１、５０６は、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンシリケートガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
絶縁膜４０２１、５０６の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、５４１、第２の電極層４０３１、５４３は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
本実施の形態においては、図５に示す発光装置は下面射出型なので、第１の電極層５４１は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金属膜を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有する導電膜を用いる場合は、反射性を有する導電膜を積層するとよい。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１乃至３のいずれかで示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
実施の形態１乃至３のいずれかに示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
図７（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図７（Ａ）はフォトセンサの等価回路であり、図７（Ｂ）はフォトセンサの一部を示す断面図である。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載している。図７（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１乃至３のいずれかに示したトランジスタが適用でき、酸化物半導体膜を用いるトランジスタである。本実施の形態では、実施の形態１で示したトランジスタ４４０と同様な構造及び作製方法で得られるトランジスタを適用する例を示す。
図７（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
トランジスタ６４０上には絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６３３上に形成した電極層６４１ａ、６４１ｂと、層間絶縁膜６３４上に設けられた電極層６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
電極層６４１ｂは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１ａを介して導電層６４５と電気的に接続している。導電層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜６０６ｂとして高抵抗な半導体膜（ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含む非晶質シリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の不純物元素（例えばホウ素（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まない非晶質シリコン膜を形成した後に、拡散法やイオン注入法を用いて該非晶質シリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合に非晶質シリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、非晶質シリコン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、非晶質シリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含む非晶質シリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まない非晶質シリコン膜を形成した後に、拡散法やイオン注入法を用いて該非晶質シリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合に非晶質シリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、非晶質半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）等を用いて形成することができる。
絶縁膜６３１としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁膜の単層、又は積層を用いることができる。
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンシリケートガラス）、ＢＰＳＧ（リンホウ素シリケートガラス）等の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
実施の形態１で示したトランジスタ４４０と同様な構造及び作製方法で得られるトランジスタ６４０は、ソース電極層及びドレイン電極層を形成後、酸化物半導体膜表面及び該近傍におけるソース電極層及びドレイン電極層の間に存在する残留物を除去する工程を行う。残留物除去工程は、水、もしくはアルカリ性の溶液による処理、又はプラズマ処理によって行うことができる。例えば、水、又はＴＭＡＨ溶液を用いた処理、又は酸素、一酸化二窒素、もしくは希ガス（代表的にはアルゴン）を用いたプラズマ処理などを好適に用いることができる。また、希フッ酸を用いた処理を行ってもよい。
また、実施の形態２で示したようにゲート電極層形成後、ゲート電極層表面及び近傍におけるエッチング工程起因による残留物を除去する工程を行ってもよい。また、実施の形態３で示したようにゲート電極層形成後、ゲート電極層表面及び該近傍における残留物を除去する工程行い、さらにソース電極層及びドレイン電極層形成後、酸化物半導体膜表面及び該近傍における残留物を除去する工程を行ってもよい。
酸化物半導体膜表面及び該近傍が残留物により汚染されるのを防止できるため、トランジスタ６４０は、酸化物半導体膜表面におけるエッチング工程起因の不純物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の面密度を１×１０１３ａｔｏｍｓ／ｃｍ２以下（好ましくは１×１０１２ａｔｏｍｓ／ｃｍ２以下）とすることができる。なお、酸化物半導体膜表面におけるエッチング工程起因の不純物（代表的には、ハロゲン（例えば塩素、フッ素）、ホウ素、リン、アルミニウム、鉄、又は炭素）の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下（好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下）とすることができる。
従って、本実施の形態の酸化物半導体膜を用いた安定した電気特性を有するトランジスタ６４０を含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよく作製し、生産性を向上させることができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図８に示す。
図８（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
実施の形態１乃至５のいずれかに示す半導体装置は、表示部９００３に用いることが可能であり、電子機器に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態５に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図８（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図８（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
実施の形態１乃至５のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いることが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することができる。
図８（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。
実施の形態１乃至５のいずれかに示す半導体装置は、表示部９２０３に用いることが可能であり、信頼性の高いコンピュータとすることが可能となる。
図９（Ａ）及び図９（Ｂ）は２つ折り可能なタブレット型端末である。図９（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
実施の形態１乃至５のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図９（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図９（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する。なお、図９（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図９（Ａ）及び図９（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面または両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図９（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図９（Ｃ）にブロック図を示し説明する。図９（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図９（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
本実施例では、金属膜表面及び酸化物半導体膜表面の残留物除去工程を行った結果を示す。
試料として、シリコン基板上に酸化物半導体膜としてＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］の酸化物ターゲットを用いたスパッタリング法により、膜厚５０ｎｍのＩＧＺＯ膜を形成した。成膜条件は、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）雰囲気下、圧力０．４Ｐａ、電源電力０．５ｋＷ、基板温度２００℃とした。
次にドライエッチング法により、酸化物半導体膜にエッチング処理（エッチング条件：エッチングガス（ＢＣｌ３：Ｃｌ２＝６０ｓｃｃｍ：２０ｓｃｃｍ）、ＩＣＰ電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．９Ｐａ）を行い、試料Ａ−１を作製した。
エッチング処理後、さらに水処理を行い、試料Ａ−２を作製した。
水処理後のＩＧＺＯ膜に、酸素を用いたプラズマ処理（条件：ガス（Ｏ２＝３００ｓｃｃｍ）、電源電力１８００Ｗ、圧力６６．５Ｐａ、３分）を行い試料Ｂ−１を作製した。水処理後のＩＧＺＯ膜に、一酸化二窒素を用いたプラズマ処理（条件：ガス（Ｎ２Ｏ＝２００ｓｃｃｍ）、電源電力１００Ｗ、電源周波数２７ＭＨｚ、圧力４０Ｐａ、基板温度３５０℃、２５分）を行い試料Ｂ−２を作製した。水処理後のＩＧＺＯ膜に、ＴＭＡＨ溶液による処理（条件：５０℃、６０秒）を行い試料Ｂ−３を作製した。水処理後のＩＧＺＯ膜に、アンモニア過水（Ｈ２Ｏ：アンモニア：過酸化水素水＝２：２：５）による処理（室温、１０秒）を行い試料Ｂ−４を作製した。水処理後のＩＧＺＯ膜に、酸素を用いたプラズマ処理（条件：ガス（Ｏ２＝２００ｓｃｃｍ）、電源電力１００Ｗ、電源周波数２７ＭＨｚ、圧力４０Ｐａ、基板温度３５０℃、２分）を行い試料Ｂ−５を作製した。なお、試料Ｂ−１と試料Ｂ−５は処理条件の異なる酸素を用いたプラズマ処理である。
全反射蛍光Ｘ線（Ｔｏｔａｌ Ｒｅｆｌｅｃｔｉｏｎ Ｘ−ｒａｙ Ｆｌｕｏｒｅｓｃｅｎｃｅ）分析により、Ａ−１、Ａ−２、Ｂ−１乃至Ｂ−５の試料の膜表面の塩素の面密度を測定した結果を表１及び表２に示す。
ドライエッチング後に残留物除去工程を行わなかったＡ−１においては、ドライエッチング後に、ＩＧＺＯ膜の表面における塩素の面密度が大きく増加しているが、ドライエッチング後に水処理を行ったＡ−２においては、ＩＧＺＯ膜の表面における塩素の面密度の増加が軽減されていることが確認できる。
さらに、一酸化二窒素を用いたプラズマ処理、ＴＭＡＨ溶液による処理、アンモニア過水による処理、又は酸素を用いたプラズマ処理を残留物除去工程として行ったＢ−１乃至Ｂ−５においては、残留物除去工程後、ＩＧＺＯ膜の表面における塩素の面密度が１×１０１３ａｔｏｍｓ／ｃｍ２以下であり、より塩素が除去されて塩素の面密度の増加が抑制されたことが確認できる。
次に、試料として、ガラス基板上に金属膜としてスパッタリング法により膜厚２００ｎｍのタングステン（Ｗ）膜（成膜条件：アルゴン（８０ｓｃｃｍ）雰囲気下、圧力０．８Ｐａ、電源電力１ｋＷ、基板温度２３０℃）を成膜した。
次にドライエッチング法により、タングステン膜にエッチング処理（エッチング条件：エッチングガス（ＣＦ４：Ｃｌ２：Ｏ２＝２５ｓｃｃｍ：２５ｓｃｃｍ：１０ｓｃｃｍ）、ＩＣＰ電源電力５００Ｗ、バイアス電力１００Ｗ、圧力１．０Ｐａ）を行い、膜厚約５０ｎｍをエッチングした。
エッチング処理後、水処理を行った。
水処理後のタングステン膜に、酸素を用いたプラズマ処理（条件：ガス（Ｏ２＝３００ｓｃｃｍ）、電源電力１８００Ｗ、圧力６６．５Ｐａ、３分）を行い試料Ｃ−１を作製した。水処理後のタングステン膜に、一酸化二窒素を用いたプラズマ処理（条件：ガス（Ｎ２Ｏ＝２００ｓｃｃｍ）、電源電力１００Ｗ、電源周波数２７ＭＨｚ、圧力４０Ｐａ、基板温度３５０℃、２５分）を行い試料Ｃ−２を作製した。水処理後のタングステン膜に、ＴＭＡＨ溶液による処理（条件：５０℃、６０秒）を行い試料Ｃ−３を作製した。水処理後のタングステン膜に、アンモニア過水（Ｈ２Ｏ：アンモニア：過酸化水素水＝２：２：５）による処理（室温、１０秒）を行い試料Ｃ−４を作製した。水処理後のタングステン膜に、酸素を用いたプラズマ処理（条件：ガス（Ｏ２＝２００ｓｃｃｍ）、電源電力１００Ｗ、電源周波数２７ＭＨｚ、圧力４０Ｐａ、基板温度３５０℃、２分）を行い試料Ｃ−５を作製した。なお、試料Ｃ−１と試料Ｃ−５は処理条件の異なる酸素を用いたプラズマ処理である。
全反射蛍光Ｘ線分析により、Ｃ−１乃至Ｃ−５の試料の膜表面の塩素の面密度を測定した結果を表３に示す。
ドライエッチング、水処理後に、一酸化二窒素を用いたプラズマ処理、ＴＭＡＨ溶液による処理、アンモニア過水による処理、又は酸素を用いたプラズマ処理を残留物除去工程として行ったＣ−１乃至Ｃ−５においては、残留物除去工程後、タングステン膜の表面における塩素の面密度は１×１０１３ａｔｏｍｓ／ｃｍ２以下であり、塩素が除去されて塩素の面密度の増加が抑制されたことが確認できる。
以上の結果から、水処理、一酸化二窒素を用いたプラズマ処理、ＴＭＡＨ溶液による処理、アンモニア過水による処理、又は酸素を用いたプラズマ処理などの残留物除去工程は、エッチング工程に起因する膜表面の不純物濃度を低減できる効果があることが確認できた。
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁膜
４０３ 酸化物半導体膜
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 絶縁膜
４２０ トランジスタ
４３０ トランジスタ
４４０ トランジスタ
４４１ 導電膜
４４２ レジストマスク
４４３ ガス
４４５ 導電膜
４４７ ガス
４４８ａ レジストマスク
４４８ｂ レジストマスク
５００ 基板
５０２ ゲート絶縁膜
５０４ 層間絶縁膜
５０５ カラーフィルタ層
５０６ 絶縁膜
５０７ 隔壁
５１０ トランジスタ
５１１ａ ゲート電極層
５１１ｂ ゲート電極層
５１２ 酸化物半導体膜
５１３ａ 導電層
５１３ｂ 導電層
５２０ 容量素子
５２１ａ 導電層
５２１ｂ 導電層
５２２ 酸化物半導体膜
５２３ 導電層
５３０ 配線層交差部
５３３ 導電層
５４０ 発光素子
５４１ 電極層
５４２ 電界発光層
５４３ 電極層
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３１ 絶縁膜
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６４０ トランジスタ
６４１ａ 電極層
６４１ｂ 電極層
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１８ａ ＦＰＣ
４０１８ｂ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁膜
４０２１ 絶縁膜
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０３３ 絶縁膜
４０３５ スペーサ
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 留め具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン

Claims (5)

  1. 絶縁表面上にゲート電極層を形成し、
    前記ゲート電極層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に酸化物半導体膜を形成し、
    前記酸化物半導体膜上に導電膜を形成し、
    前記導電膜を、ハロゲンを含むガスによりエッチングすることでソース電極層及びドレイン電極層を形成し、
    前記酸化物半導体膜に残留物除去工程を行い、前記酸化物半導体膜表面における残留物の面密度を１×１０１２ａｔｏｍｓ／ｃｍ２以下とすることを特徴とする半導体装置の作製方法。
  2. 絶縁表面上に導電膜を形成し、
    前記導電膜を、ハロゲンを含むガスによりエッチングすることでゲート電極層を形成し、
    前記ゲート電極層に残留物除去工程を行い、前記ゲート電極層表面における残留物の面密度を１×１０１２ａｔｏｍｓ／ｃｍ２以下とし、
    前記残留物除去工程を行ったゲート電極層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に酸化物半導体膜を形成し、
    前記酸化物半導体膜上にソース電極層及びドレイン電極層を形成することを特徴とする半導体装置の作製方法。
  3. 絶縁表面上に第１の導電膜を形成し、
    前記第１の導電膜を、ハロゲンを含むガスによりエッチングすることでゲート電極層を形成し、
    前記ゲート電極層に残留物除去工程を行い、前記ゲート電極層表面における残留物の面密度を１×１０１２ａｔｏｍｓ／ｃｍ２以下とし、
    前記残留物除去工程を行ったゲート電極層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に酸化物半導体膜を形成し、
    前記酸化物半導体膜上に第２の導電膜を形成し、
    前記第２の導電膜を、ハロゲンを含むガスによりエッチングすることでソース電極層及びドレイン電極層を形成し、
    前記酸化物半導体膜に残留物除去工程を行い、前記酸化物半導体膜表面における残留物の面密度を１×１０１２ａｔｏｍｓ／ｃｍ２以下とすることを特徴とする半導体装置の作製方法。
  4. 請求項１乃至３のいずれか一項において、前記残留物除去工程として溶液による処理を行うことを特徴とする半導体装置の作製方法。
  5. 請求項１乃至３のいずれか一項において、前記残留物除去工程としてプラズマ処理を行うことを特徴とする半導体装置の作製方法。
JP2012230680A 2011-10-19 2012-10-18 半導体装置の作製方法 Expired - Fee Related JP6154596B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012230680A JP6154596B2 (ja) 2011-10-19 2012-10-18 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011230126 2011-10-19
JP2011230126 2011-10-19
JP2012230680A JP6154596B2 (ja) 2011-10-19 2012-10-18 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017109687A Division JP2017191946A (ja) 2011-10-19 2017-06-02 半導体装置

Publications (3)

Publication Number Publication Date
JP2013102154A JP2013102154A (ja) 2013-05-23
JP2013102154A5 JP2013102154A5 (ja) 2015-12-03
JP6154596B2 true JP6154596B2 (ja) 2017-06-28

Family

ID=48108662

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2012230680A Expired - Fee Related JP6154596B2 (ja) 2011-10-19 2012-10-18 半導体装置の作製方法
JP2017109687A Withdrawn JP2017191946A (ja) 2011-10-19 2017-06-02 半導体装置
JP2019090523A Active JP6867434B2 (ja) 2011-10-19 2019-05-13 半導体装置
JP2021065744A Active JP7187602B2 (ja) 2011-10-19 2021-04-08 発光装置
JP2022191117A Active JP7467576B2 (ja) 2011-10-19 2022-11-30 発光装置
JP2024060188A Active JP7654136B2 (ja) 2011-10-19 2024-04-03 表示装置
JP2025043284A Pending JP2025094079A (ja) 2011-10-19 2025-03-18 表示装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2017109687A Withdrawn JP2017191946A (ja) 2011-10-19 2017-06-02 半導体装置
JP2019090523A Active JP6867434B2 (ja) 2011-10-19 2019-05-13 半導体装置
JP2021065744A Active JP7187602B2 (ja) 2011-10-19 2021-04-08 発光装置
JP2022191117A Active JP7467576B2 (ja) 2011-10-19 2022-11-30 発光装置
JP2024060188A Active JP7654136B2 (ja) 2011-10-19 2024-04-03 表示装置
JP2025043284A Pending JP2025094079A (ja) 2011-10-19 2025-03-18 表示装置

Country Status (5)

Country Link
US (7) US8809855B2 (ja)
JP (7) JP6154596B2 (ja)
KR (6) KR20130043063A (ja)
CN (2) CN103066112B (ja)
TW (2) TWI578535B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128369B1 (ko) 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG11201505099TA (en) * 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
IN2014DN03274A (ja) 2011-10-14 2015-05-22 Semiconductor Energy Lab
US9029228B2 (en) 2011-10-19 2015-05-12 SunEdision Semiconductor Limited (UEN201334164H) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8884310B2 (en) * 2011-10-19 2014-11-11 Sunedison Semiconductor Limited (Uen201334164H) Direct formation of graphene on semiconductor substrates
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102067051B1 (ko) 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5933895B2 (ja) 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
TWI621183B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2014175505A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP6106024B2 (ja) * 2013-05-21 2017-03-29 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法及び薄膜トランジスタ
TWI674671B (zh) * 2013-05-28 2019-10-11 日商新力股份有限公司 顯示裝置及電子機器
KR102511354B1 (ko) * 2015-06-16 2023-03-21 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 제조방법
WO2017058928A1 (en) 2015-10-01 2017-04-06 Sunedison Semiconductor Limited Epitaxial growth of defect-free, wafer-scale single-layer graphene on thin films of cobalt
JP2017085093A (ja) 2015-10-29 2017-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10658472B2 (en) 2016-05-12 2020-05-19 Globalwafers Co., Ltd. Direct formation of hexagonal boron nitride on silicon based dielectrics
KR102580063B1 (ko) * 2016-07-21 2023-09-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10062626B2 (en) * 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP6805074B2 (ja) * 2017-05-12 2020-12-23 株式会社東芝 半導体装置の製造方法
KR20250016465A (ko) 2017-08-25 2025-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널 및 표시 장치
FR3074608B1 (fr) * 2017-12-05 2019-12-06 Soitec Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat
KR102448843B1 (ko) * 2017-12-29 2022-09-28 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
CN110190063B (zh) * 2018-07-02 2021-10-12 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN113196501A (zh) * 2018-12-28 2021-07-30 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
CN110854304B (zh) 2019-11-20 2021-03-26 云谷（固安）科技有限公司 显示面板的制备方法
DE102020132373B4 (de) * 2020-05-28 2024-11-28 Taiwan Semiconductor Manufacturing Co. Ltd. Ferroelektrische speichervorrichtung und deren ausbildungsverfahren
JP7704505B2 (ja) * 2021-07-01 2025-07-08 東京エレクトロン株式会社 半導体デバイスの製造方法
JP2023036399A (ja) * 2021-09-02 2023-03-14 キオクシア株式会社 半導体装置及び半導体記憶装置と半導体装置の製造方法
KR102839600B1 (ko) * 2023-08-25 2025-07-30 포항공과대학교 산학협력단 강유전체 트랜지스터 및 그 제조 방법
WO2025186692A1 (ja) * 2024-03-08 2025-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (209)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS60218847A (ja) * 1984-04-13 1985-11-01 Matsushita Electric Ind Co Ltd プラズマ処理方法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585442B2 (ja) 1989-11-02 1997-02-26 株式会社日立製作所 被処理物の連続処理方法
EP0809283A3 (en) 1989-08-28 1998-02-25 Hitachi, Ltd. Method of treating wafers
JP3170791B2 (ja) 1990-09-11 2001-05-28 ソニー株式会社 Ａｌ系材料膜のエッチング方法
TW237562B (ja) 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
JPH04261018A (ja) * 1990-12-27 1992-09-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
KR0143873B1 (ko) 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH11224877A (ja) 1998-02-06 1999-08-17 Matsushita Electric Ind Co Ltd 基板処理方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6291085B1 (en) 1998-08-03 2001-09-18 The Curators Of The University Of Missouri Zinc oxide films containing P-type dopant and process for preparing same
US6342313B1 (en) 1998-08-03 2002-01-29 The Curators Of The University Of Missouri Oxide films and process for preparing same
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002110658A (ja) 2000-10-04 2002-04-12 Hitachi Ltd 半導体装置の製造方法及びその装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002185000A (ja) * 2000-12-15 2002-06-28 Casio Comput Co Ltd 薄膜トランジスタパネルの製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
TWI232991B (en) 2002-11-15 2005-05-21 Nec Lcd Technologies Ltd Method for manufacturing an LCD device
JP4651929B2 (ja) * 2002-11-15 2011-03-16 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
US6956237B2 (en) * 2002-12-28 2005-10-18 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method for manufacturing the same
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4399217B2 (ja) * 2003-09-10 2010-01-13 三菱電機株式会社 Ｔｆｔアレイ基板の製造方法
US8247965B2 (en) 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
JP2005167019A (ja) * 2003-12-03 2005-06-23 Sharp Corp トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US8158517B2 (en) 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US20060175290A1 (en) * 2005-02-09 2006-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Photo resist stripping and de-charge method for metal post etching to prevent metal corrosion
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP3945782B2 (ja) 2005-09-06 2007-07-18 シチズン東北株式会社 半導体発光素子及びその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1764770A3 (en) 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
JP5057731B2 (ja) 2005-09-16 2012-10-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
CN100474560C (zh) * 2005-12-08 2009-04-01 上海华虹Nec电子有限公司 集成电路中厚金属电感的制作方法
US20100219478A1 (en) * 2005-12-26 2010-09-02 Nec Corporation Mosfet, method of fabricating the same, cmosfet, and method of fabricating the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
TWI311337B (en) 2006-10-02 2009-06-21 Au Optronics Corporatio Multi-domain vertical alignment pixel structure and fabrication method thereof
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
CA2675456C (en) 2007-01-12 2017-03-07 Synergx Technologies Inc. Bright field and dark field channels, used for automotive glass inspection systems
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
WO2008139859A1 (en) 2007-04-27 2008-11-20 Canon Kabushiki Kaisha Thin-film transistor and process for its fabrication
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TW200938660A (en) 2007-11-22 2009-09-16 Idemitsu Kosan Co Etching solution composition
CN107029277A (zh) 2007-11-29 2017-08-11 健赞公司 使用纯化的逆向热敏聚合物的内镜粘膜切除
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8143093B2 (en) 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI875442B (zh) 2008-07-31 2025-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI518800B (zh) 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI508282B (zh) 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101827333B1 (ko) 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN104134673B (zh) * 2008-09-19 2017-04-12 株式会社半导体能源研究所 显示装置及其制造方法
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101740631B (zh) 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
JP2010128323A (ja) * 2008-11-28 2010-06-10 Sharp Corp アクティブマトリクス基板及び液晶表示装置
WO2010071183A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010245118A (ja) 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
JP5240059B2 (ja) 2009-05-14 2013-07-17 トヨタ自動車株式会社 排気還流装置の異常検出装置
JP5751762B2 (ja) * 2009-05-21 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
JP5760298B2 (ja) 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
WO2010147032A1 (ja) * 2009-06-18 2010-12-23 シャープ株式会社 半導体装置
KR101600887B1 (ko) 2009-07-06 2016-03-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101900653B1 (ko) 2009-07-10 2018-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101791370B1 (ko) 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI604594B (zh) 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
TWI634642B (zh) 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR101672072B1 (ko) 2009-09-04 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2011077116A (ja) * 2009-09-29 2011-04-14 Sharp Corp 配線構造およびそれを備えた表示装置
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
KR20110037220A (ko) 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
WO2011043195A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101847656B1 (ko) 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120106766A (ko) 2009-11-20 2012-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011068032A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20110066370A (ko) 2009-12-11 2011-06-17 한국전자통신연구원 박막트랜지스터 및 그의 제조방법
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
US8119473B2 (en) * 2009-12-31 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature anneal for aluminum surface protection
CN102714496B (zh) 2010-01-20 2016-06-29 株式会社半导体能源研究所 半导体装置
KR101819197B1 (ko) 2010-02-05 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP5740169B2 (ja) * 2010-02-19 2015-06-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
US9000438B2 (en) 2010-02-26 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102867556B1 (ko) 2010-02-26 2025-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5520084B2 (ja) 2010-03-03 2014-06-11 富士フイルム株式会社 電界効果型トランジスタの製造方法
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101867272B1 (ko) 2010-03-05 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그의 제작 방법
JP5209146B2 (ja) 2010-03-11 2013-06-12 シャープ株式会社 半導体装置およびその製造方法
KR101050466B1 (ko) 2010-03-12 2011-07-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 커패시터 및 그것을 구비한 유기 발광 표시 장치
JP5731244B2 (ja) 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5744366B2 (ja) * 2010-04-12 2015-07-08 株式会社半導体エネルギー研究所 液晶表示装置
CN101894760B (zh) 2010-06-10 2012-06-20 友达光电股份有限公司 薄膜晶体管及其制造方法
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102117767A (zh) * 2010-12-29 2011-07-06 上海大学 基于溶胶式全透明tft有源矩阵制造方法
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6108103B2 (ja) 2013-06-06 2017-04-05 トヨタ自動車株式会社 巻線装置及び巻線方法
JP7101049B2 (ja) 2018-06-06 2022-07-14 朋和産業株式会社 食品用包装袋
JP7114059B2 (ja) 2018-06-07 2022-08-08 三甲株式会社 トレー
JP6991930B2 (ja) 2018-06-07 2022-01-13 相互印刷株式会社 プレススルーパックの包装体
JP6594576B1 (ja) 2018-06-07 2019-10-23 キヤノン株式会社 光学系、それを備える撮像装置及び撮像システム
JP7276834B2 (ja) 2018-06-13 2023-05-18 株式会社オクジュー 天井板落下防止装置及び天井構造
JP6788174B1 (ja) 2019-06-11 2020-11-25 馨 林谷 母板に雑草粘着液排除孔のある刈り払い刃。

Also Published As

Publication number Publication date
US12376335B2 (en) 2025-07-29
KR102174289B1 (ko) 2020-11-04
US20170213914A1 (en) 2017-07-27
KR20220024320A (ko) 2022-03-03
US20250331228A1 (en) 2025-10-23
TWI669823B (zh) 2019-08-21
US10535776B2 (en) 2020-01-14
TW201324779A (zh) 2013-06-16
US20140332807A1 (en) 2014-11-13
JP2024096126A (ja) 2024-07-12
CN107403808A (zh) 2017-11-28
US11271115B2 (en) 2022-03-08
JP7467576B2 (ja) 2024-04-15
US20240072172A1 (en) 2024-02-29
KR20200125563A (ko) 2020-11-04
JP2019165238A (ja) 2019-09-26
US11817505B2 (en) 2023-11-14
KR102505110B1 (ko) 2023-02-28
KR102363257B1 (ko) 2022-02-14
US20220293794A1 (en) 2022-09-15
KR102689784B1 (ko) 2024-07-29
CN103066112A (zh) 2013-04-24
CN107403808B (zh) 2021-07-20
JP7654136B2 (ja) 2025-03-31
JP2013102154A (ja) 2013-05-23
JP2021114615A (ja) 2021-08-05
JP6867434B2 (ja) 2021-04-28
KR20230034264A (ko) 2023-03-09
US20200194593A1 (en) 2020-06-18
CN103066112B (zh) 2017-08-15
JP2025094079A (ja) 2025-06-24
US9620623B2 (en) 2017-04-11
US20130099230A1 (en) 2013-04-25
TW201724526A (zh) 2017-07-01
KR20130043063A (ko) 2013-04-29
JP2023029921A (ja) 2023-03-07
JP2017191946A (ja) 2017-10-19
JP7187602B2 (ja) 2022-12-12
TWI578535B (zh) 2017-04-11
US8809855B2 (en) 2014-08-19
KR20190100145A (ko) 2019-08-28
KR20240118720A (ko) 2024-08-05

Similar Documents

Publication Publication Date Title
JP7187602B2 (ja) 発光装置
JP6338640B2 (ja) 半導体装置の作製方法
JP6423901B2 (ja) トランジスタの作製方法
JP6141002B2 (ja) 半導体装置の作製方法
JP6226518B2 (ja) 半導体装置
JP6286512B2 (ja) 半導体装置の作製方法
JP6231743B2 (ja) 半導体装置の作製方法
JP5839592B2 (ja) 半導体装置の作製方法
JP2018139299A (ja) 半導体装置の作製方法
JP2019186581A (ja) 半導体装置の作製方法
JP6199583B2 (ja) 半導体装置
JP6317500B2 (ja) 半導体装置の作製方法
JP5873324B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151015

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170602

R150 Certificate of patent or registration of utility model

Ref document number: 6154596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees