JP5215575B2 - オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法 - Google Patents

Description

本発明は、薄膜活性層は光子を形成する活性ゾーンを備え、この活性ゾーンはｐｎ接合領域を含み、チップのうち放射の出射方向とは反対側に少なくとも１つのキャビティが設けられ、このキャビティにより複数のメサが形成されている、オプトエレクトロニクス半導体チップに関する。本発明はさらに、この種の半導体チップを複数個同時に作成する方法に関する。

支持体基板はそれ自体で半導体チップの一部であり、薄膜層の機械的な支承部、すなわち主として薄膜層を支承する部材となっている。ここでは支持体基板の反対側には独立の層は設けられていない。

Ｉｎ_{１−ｘ−ｙ}Ａｌ_ｘＧａ_ｙＰ［０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１］ベースの薄膜層とは、複数の層を有する薄膜層を意味しており、これはドープまたは非ドープの材料系Ｉｎ_{１−ｘ−ｙ}Ａｌ_ｘＧａ_ｙＰ［０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１］から製造されている。

冒頭に言及した形式の半導体チップは米国特許第５００８７１８号明細書、米国特許第５３６７５８０号明細書から公知である。こうした公知のタイプのチップを製造するためには、有利には半導体の活性層の列を基板上にエピタキシャルプロセスにより堆積させる。半導体の活性層の列の上表面にはさらに支持体基板が固定される。この半導体の層列の上表面に設けられた基板は少なくとも部分的に除去される。

有利には支持体基板と半導体の活性層の列とのあいだには金属の反射層が存在しており、このため光は支持体基板には吸収されない。

周知の半導体チップの欠点は支持体基板と半導体の活性層の列とのあいだに配置された金属の反射層が短い波長では一般に充分な反射率を有さないことである。特に６００ｎｍ以下の波長では金は反射率が大幅に低下するため、金属の反射層としては全く適していない。６００ｎｍ以下の波長では反射率が比較的一定である例えばＡｌ、Ａｇなどの元素が使用される。

さらに大面積の接合により金属の反射層と同様の問題が生じる。接合剤と金属のコンタクト層の合金とによりさらに金属の反射層の品質を損なう重大な危険まで生じる。

さらに独国特許出願公開第１９８０７７５８号明細書から、角錐台上の半導体チップが公知であり、ここでは活性の光形成層が上方のウィンドウ層と下方のウィンドウ層とのあいだに設けられている。上方のウィンドウ層および下方のウィンドウ層はともに角錐台上のベースボディを有する。ウィンドウ層の側壁が斜めに配向されていることにより、活性ゾーンから出る光が側面で全反射し、ほぼ垂直に発光面として用いられる角錐台状のベースボディのベース面へ出射される。これにより活性ゾーンから放出される光の一部しか半導体エレメントの出射円錐の内部で表面へは出射されない。

出射円錐とは、ここでは次のような円錐であると解されたい。すなわち、出射面への入射角が全反射の限界角よりも小さいために全反射は生じず、直接に半導体材料から出力される光ビームから成る円錐である。したがって出射円錐の開放角は全反射の限界角の２倍である。出射円錐から外れて存在する光ビーム、つまり全反射の限界角よりも大きな角度で出射面へ到来した光ビームは全反射してしまう。

光効率を大幅に上昇させるために、本発明のコンセプトでは上方のウィンドウ層および下方のウィンドウ層の最小厚さが前提となっている。公知の角錐台状の半導体エレメントでは、上方のウィンドウ層および下方のウィンドウ層の厚さは少なくとも５０．８μｍ（２ｍｉｎｃｈ）である。このような層厚さは一応製造可能な範囲には入っている。しかし公知の半導体チップの出力を高めようとすると、全寸法をスケーリングしなければならない。その際には層の厚さは迅速に得られるものの、高いコストのかかるエピタキシャルな手法を用いてしか製造できない。したがってこうした公知の半導体チップはそもそも大きな技術コストをかけなければスケーリングすることができない。
米国特許第５００８７１８号明細書、 米国特許第５３６７５８０号明細書 独国特許出願公開第１９８０７７５８号明細書

こうした従来技術に基づいて、本発明は、薄膜技術によって製造可能な、光出力の改善された半導体チップとその製造方法とを提供することを課題とする。

この課題は本発明の請求項１の特徴部分記載の構成を有する半導体チップを構成して解決される。課題はまた、請求項２９の特徴部分記載の構成を有する方法を構成して解決される。

有利な実施形態および半導体チップの製造方法は従属請求項の対象となっている。

半導体チップの特に有利な実施形態では、キャビティの横断面積は外側から内側へ向かって、つまり支持体基板の境界部から薄膜層の内部へ向かって小さくなっており、キャビティの深さは薄膜層の厚さの１／２よりも大きい。

キャビティまたはこれにより形成される複数のメサから、一方では有利に薄膜層の接続側が支持体基板に対する圧着面を有することになり、この圧着面はチップの全横断面に比べて小さい。これにより小さな圧着面の領域で比較的大きな局所圧力が形成されるという利点が得られる。このことは支持体基板と薄膜層との確実な接合を促進し、同時に薄膜層にかかる圧力が充分を小さく保持する。これにより薄膜層を支持体基板に接合する際の層損壊の危険がほぼ排除される。

他方では使用される接合面がキャビティのために拡大され、このことにより同様に支持体基板と薄膜層との接合が改善される。さらにキャビティは余った接着剤またははんだ材料も収容することができ、これらの材料の用法をクリティカルに監視しなくて済む。

キャビティによればさらに有利な側面が得られ、ここでは活性ゾーンから放出されたビームの一部が偏向され、出射円錐の内部で支持体基板とは反対側の薄膜層の出射面へ出射する。従来技術と比べて、本発明の半導体チップでは、メサの側面での反射の少なくとも一部は透過性の平坦な反射層上の反射の位置で生じる。

この場合側面ができる限り薄膜層内へ深く入りこんでいるほうが有利である。というのは、ビームの最大成分、すなわち活性ゾーンから放出されても直接に出射面に到来せず、場合によっては何度も反射してしまう成分が出射円錐内部にある所定の角度で出射面に達するからである。

実験したところでは、キャビティの深さが薄膜層の厚さの１／２よりも大きいとき、出力効率が大幅に上昇すると判明している。

本発明の別の実施形態では、キャビティは薄膜活性層の活性ゾーンが分断される深さを有する。

活性ゾーンが固定面側から薄膜活性層内へ埋め込まれているキャビティによって分断されている半導体チップは特に高い光効率を有することが判明している。なぜならこの場合には固定面へ向かって放出される光子のみでなく、薄膜活性層の出射面へ向かって放出される光子の少なくとも一部も出射円錐内に入ってくるからである。これは反射により光がメサの側面で出射面に対する所定の角度へ偏向されることによって生じる。

メサの界面での反射により活性ゾーンから放出される光子の大部分は出射円錐の内部で出射面へ到来し、半導体チップから出力される。

本発明の有利な実施形態では、活性ゾーンから放出される光子の少なくとも１つのトラジェクトリが各メサから隣接するメサへと通じている。

メサの光学的な結合状態により、もともとのメサの側面で反射しなかった光子は隣接するメサに達し、その側面で反射され、出射円錐の内部で出射面へ到来する。

さらに本発明の有利な実施形態では、凹型の側面を有するメサが設けられる。

こうした手段により、出射面で最初に反射され、以後反射のたびにメサの側面で出射面に対して鋭角をなすようになっていくビームが生じ、これにより最終的にはこれらのビームも出射円錐の内部で出射面から出射される。

本発明の別の実施形態によれば、メサは反射層によってカバーされる。

こうした手段により、全体ではメサの側面で生じる光ビームは半導体チップの出射方向へ偏向される。

本発明の半導体チップおよび本発明の方法の別の有利な構成を以下に図示の実施例に則して説明する。

実施例の同じ構成素子または相応する構成素子には図中でも同じ参照番号を付してある。

図１に示されているルミネセンスダイオード用の半導体チップは支持体基板１を有しており、この基板上に薄膜活性層２が被着されている。わかりやすくするために図１では薄膜活性層２の厚さを支持体基板１の厚さに比べて大きく示してある。薄膜活性層２は光子を形成する活性ゾーン３を有しており、このゾーンはそれぞれメサ４の中程の高さに配置されている。メサ４は角錐台状または円錐台状に構成することができる。半導体チップはルミネセンスダイオードである。

メサ４はカバー層５に接して設けられている。メサの平坦な前面６の中央フロントにコンタクト面７が設けられており、このコンタクト面は有利にはメタライゼーション層によって形成されている。その反対側にキャビティ８によって形成されているメサは反射層によってカバーされており、このカバー層は誘電体のアイソレーション層９とその上に被着されたメタライゼーション層１０とから成る。アイソレーション層９はメサ４のベース面１１に沿って、メタライゼーション部から成るスルーコンタクト１２により分断されている。

アイソレーション層９は有利にはこれに接している薄膜活性層２の半導体層よりも小さい屈折率を有する。これはメタライゼーション層１０の拡散バリアとして構成されている。アイソレーション層９に代えて導電体層を使用することもできる。重要なのは当該の層の光学的特性である。

図１に示されている半導体チップを製造するために、最初に成長基板上に薄膜活性層２をエピタキシャル成長させる。薄膜活性層２は例えばＩｎＧａＡｌＰベースで製造される。このとき、まずカバー層５を成長基板上に被着し、続いて１０^１８ｃｍ^−３以上の濃度でドープし、カバー層５の良好な導電性を保証する。なぜならカバー層５の良好な導電性はルミネセンスダイオードの前面６において、中央のコンタクト位置７が複数のメサ４の活性ゾーン３へ電流を給電するために充分に機能することの前提となるからである。さらにカバー層５の組成は活性ゾーン内で形成される光子が透過されるように選定されている。これは通常の場合カバー層５の材料組成を変更してバンドギャップを調整することにより行われる。

続いて別の層がカバー層５上に被着される。ここではメサ４が適切なウェットケミカルエッチングまたはドライケミカルエッチングにより構成される。この種のエッチングプロセスは周知であり、本発明の直接の対象ではない。メサ４は有利には半導体チップに対して設けられている領域（有利には光出力が行われる領域）のみに構成され、薄膜活性層２の表面のコンタクト層７、４３、４９の下方には設けられない。半導体チップのために設けられている領域は典型的には例えば４００×４００ｎｍのラテラル方向の外半径を有する。このメサ４はこの薄膜活性層２の層厚さの範囲内に存在する外半径を有する。したがってメサ４の外半径は１０μｍの範囲にある。

さらなる方法ステップではアイソレーション層９のメサ４上の堆積とスルーコンタクト１２の形成とが行われる。その後メタライゼーション層がカバーされる。

続いて薄膜活性層２は設けられている半導体チップの数に相応に分離される。これは例えばウェットエッチングにより行われる。

次に個別化された薄膜活性層２を支持体基板１に例えば共晶作用を用いた接合により固定され、成長基板をウェットエッチングにより除去する。続いてコンタクト位置７を露出された薄膜活性層２の前面に構成し、半導体チップを支持体基板１から分離してダイシングする。

図１に示されている半導体チップは活性ゾーン３から形成された光子が吸収性の半導体チップの素子には入射しないという利点を有している。なぜならメタライゼーション層１０により光子は支持体基板１から隔絶されるからである。したがって支持体基板は有利には導電性および／または熱伝導性および／または熱拡散性の点できわめて良好に最適化されている。

さらなる利点は、図１の半導体チップでは活性ゾーン３から放出される光子の大部分がメサ４の側面で全反射するということである。側面１３で全反射した光子は前面６へ大きな角度で当たる。特に光子のうちの一部、すなわち側面１３での反射なしに全面で全反射した成分は出射円錐内部の前面６へ当たって半導体チップを出る。これにより図１の半導体チップでは従来技術から周知の透過性の底面での反射が少なくとも部分的に側面１３での全反射に置き換えられる。したがって図１の半導体チップはキャビティ８のない従来の半導体チップに比べてほぼ係数２ほども改善された光効率を有する。

前述の効果を以下に図２、図３に示されている別の実施例に則して詳細に説明する。

ここで考察する光ビームとは所定の波長に制限されるものではなく、幾何光学の手法に関連して、波長とは独立に理解すべきものである。

図２に示されている実施例では、メサ４は角錐台状に構成されており、これはコンタクト層１４を介してベース面１１でのみ支持体基板１に固定されている。コンタクト層１４を通して活性ゾーン３に電流が給電される。

半導体と樹脂とでは屈折率が値にして１．５〜３．５と大きく異なっていることから、半導体と樹脂との界面では半導体から出射円錐の内部、開放角約１６°で界面へ到来した光ビームのみが出力される。所定の角度にわたって均等に分散した光ビームの入射は平坦なユニットに入射する光ビームの約２％に相応する。

メサ４により活性ゾーン３から出る光ビームは前面６の方向へ偏向される。メサ４は側面１３へ入る光ビームが前面６の方向へ偏向され、そこから出射円錐内部で半導体チップから出射されるように作用する。このとき光効率はベース面１１、側面１３の傾斜角、メサ４の高さおよび活性ゾーン３の位置を適切に選定することにより最適化される。

図２には、まず側面１３で全反射され、そこから前面６へ偏向される光ビーム１５が示されている。前面６では光ビーム１５が界面へ当たって出射円錐の内部で半導体チップから出射される。側面１３での全反射がない場合には、光ビーム１５は前面６で全反射し、従来技術から周知の反射層へ戻る方向で偏向されてしまい、そこで新たに反射するはずである。このように、図２に示されている実施例では従来行われている反射層での反射が側面１３での反射に置き換えられる。

これはまずベース面１１で反射し、次に側面１３で反射する光ビーム１６についても当てはまる。光ビーム１６も第２の反射の後には前面６へ偏向され、そこから出射円錐内部で出射される。側面１３での全反射がない場合には、光ビーム１６も同様に前面６で全反射し、反射層へ戻る方向で偏向されてしまう。

さらに有利には、メサ４はカバー層５の上方で光学的に結合されている。本発明における光学的な結合とは、薄膜活性層２から出る光ビームのうち少なくとも１つが中心線１７を超えて１つのメサの領域から隣接するメサの領域へ達するということである。なぜならカバー層５を介した光学的な結合により、それぞれのメサの側面へ到来しない光ビーム１８が隣接するメサの側面へ達し、そこで前面へ偏向されて出射円錐として出射されるからである。カバー層５を介した光学的結合により光効率は著しく上昇する。

図３には本発明の半導体チップの変形実施例の断面図が示されている。ここではメサ４は凹形の側面１３を有する円錐台状に構成されている。側面１３の構成から、前面６と側面１３とのあいだを往復して反射する光ビーム１８が中心線１７へ近づくにつれて前面へ向かう方向へ偏向され、出射円錐として前面６へ出射される。同じことが、まずカバー層５を介して各メサから隣接するメサへ達し、そこから大きな角度で前面６へ出ていく光ビーム１９にも当てはまる。

図４には、従来の薄膜技術で製造される発光ダイオードをパルス駆動した場合の相対単位で表される光効率と駆動電流との関係を表す測定曲線２０と、図３に示されている実施例において相対単位で表される光効率と駆動電流との関係を表す測定曲線２１とのダイアグラムが示されている。図４からわかるように、図３に示されている実施例の光効率は従来のキャビティ８のない半導体チップのほぼ２倍となっている。

メサ４の有利な形状を求めるために、一連の考察を行った。これらの考察の結果を以下に図５〜図１４に則して詳細に説明する。

まず考察に用いた種々のパラメータを図５に則して説明する。図５にはメサ４の断面プロフィルが示されている。図示の実施例では、メサ４は下方の円錐台２２と上方の円錐台２３とから成っている。下方の円錐台２２は底面２４を介してカバー層５に接している。上方の円錐台２３には活性ゾーン３が構成されている。さらに図５にはメサ３のベース面１１に配置されたコンタクト位置２５が設けられている。

メサ４の側面１３は下方の円錐台２２のエッジ２６と上方の円錐台２３のエッジ２７とから成る。下方の円錐台２２のジオメトリ寸法は共通の界面２８に沿って、エッジ２６が直接にエッジ２７に移行するように選定されている。

以下にメサ４の種々の寸法を考察する。下方の円錐台２２の底面２４の半径をｒ_ｎ、界面２８の半径をｒ_ｔ、ベース面１１の半径をｒ_ｐとする。さらにメサ４は底面２４と活性ゾーン３とのあいだの下方の限界層２９と、活性ゾーン３とベース面１１とのあいだの上方の限界層３０とに分けられる。下方の限界層２９はここでは高さｈ_ｕを有しており、上方の限界層３０は高さｈ_ｏを有する。メサ４の全高をＨとする。この全高Ｈは以下の考察において一貫して６μｍとする。カバー層５の厚さｈ_ｗは、これを変更しない実施例においては、２μｍの値に選定されている。

図６のａ〜ｄにはベース面１１の半径ｒ_ｐが５μｍ、底面２４の半径ｒ_ｎが２０μｍに設定されている場合の計算結果が示されている。界面２８の半径ｒ_ｔが６μｍ〜１８μｍのあいだで変更され、これは図６のａ〜ｃの断面プロフィルに相応する。

ここでの考察では活性ゾーン３の屈折率３．２を使用している。下方の限界層２９の屈折率、上方の限界層３０の屈折率およびカバー層５の屈折率はそれぞれ等しく、３．３である。変更のないかぎりコンタクト位置２５の反射率には０．３を使用する。コンタクト位置２５でカバーされていないベース面１１およびエッジ２６、２８の反射率は０．８の値に設定する。反射率とはエネルギに対する反射係数を意味するものである。

さらに活性ゾーン３の自己吸収は１００００／ｃｍの吸収係数で考慮される。全ての考察において光子のリサイクルを前提としている。これについては内部量子効率０．８を仮定した。電荷担体の再結合により光子が形成される際の量子効率は考慮に入れていない。したがってダイアグラムに示されている出力効率ηは半導体チップから出力される光子数と実際に形成された光子数との比に等しい。つまり、ここに示されている出力効率ηの値から外部効率を得るには係数０．８を乗算しなければならない。

さらにコンタクト位置２５およびエッジ２６、２７での反射は角度に依存していると仮定する。この考察では、まず誘電体アイソレーション層９がメサ４上に被着され、鏡面化されたメタライゼーション層１０によって補完される。この場合の作用は見過ごされがちである。なぜならこの考察ではこのようなケースで発生する全反射を考慮しないからである。

図６のｄには出力効率ηと半径ｒ_ｔとの関係が曲線３１で示されている。比較のために通常の薄膜半導体チップの出力効率を光子のリサイクルの過程にわたって散乱を平均したかたちで示してある。エッジ長さ３００μｍを有する薄膜半導体チップは、メサ４と同じエピタキシ構造体を下方の円錐台２２および上方の円錐台２３内に有している。半導体チップのｐ側にミラーが設けられていると仮定すると、反射率は０．７２となる。この値は占有率で重みづけされた反射層およびコンタクト層の反射率の平均値である。ここで反射層の反射率は値０．８、反射層の占有率は値０．８５、コンタクト層の反射率は値０．３、占有率は０．１５である。

図６からわかるように、図６のａに示されている断面プロフィルでは上方の円錐台２３のきわめて大きな立ち上がり角φ_ｏのために、従来の薄膜ルミネセンスダイオードに比べても出力効率ηはあまり改善されていない。この出力効率とは図６のｄに直線３２で示されているものである。ここで図６のａに示されている平坦な面積断面プロフィルを有するメサ４では、活性ゾーン３から出る光ビームが発光面６に対する急峻な角度ではほとんど生じないことが理解される。また図６のｃに示されている断面プロフィルを有するメサ４はこの場合、従来の薄膜ルミネセンスダイオードの出力効率ηのほぼ２倍の出力効率を有する。

さらに出力効率ηとコンタクト位置２５の反射率との関係を考察する。このために出力効率ηがコンタクト位置２５の反射率に依存して計算される。ここでメサ４の断面プロフィルは図６のｂに示されている断面プロフィルに等しい。さらにコンタクト位置２５がベース面１１全体をカバーしていると仮定する。図７からわかるように、出力効率ηはコンタクト位置２５の反射率にはほとんど依存していない。ここに示されている固定面上にメサ４を設けられた半導体チップは、コンタクト位置２５の低い反射率に対してはほとんど不感であり、従来の薄膜ルミネセンスダイオードよりも格段に有利である。なぜなら出力にいたるまでの多重の反射がベース面１１と発光面６とのあいだの僅かな部分でのみ開放されるのではなく、メサ４内で３次元的に開放されるかである。

コンタクト位置２５の反射率が相対的な依存関係を有することは特に有利である。なぜなら実際にはコンタクト位置２５と上方の限界層３０とのあいだの低いオーム抵抗は一般に低い反射率に結びついているからである。というのは、良好なオーム抵抗はコンタクト位置２５を形成する層からその下方に存在する材料への原子の拡散を必要とするからである。

コンタクト位置２５の反射率の依存性とは異なり、出力効率ηとベース面１１およびエッジ２６、２７のミラー面の反射率Ｒ_Ｓとの関係は強い特徴を有する。これはモデルを用いてメサ４の半径ｒ_ｐ＝５μｍ、ｒ_ｄ＝１６μｍ、ｒ_ｎ＝２０μｍの半導体チップに対して行われた計算の結果である。

したがってメサ４は図６のｂに示されている断面プロフィルを有することが望ましい。

この計算の結果が図８に示されている曲線３３であり、これは反射率Ｒ_Ｓが増大するとともに比例して上昇する。図８のダイアグラムに記入されている点３４は、ミラー層は被着されていないものの周囲の媒体として樹脂中に埋め込まれた半導体チップに対する計算の結果である。ここでは全反射が生じており、これによりミラー層を有する半導体チップに比べて大きな出力効率が得られている。これは図１に示されている実施例、すなわちメタライゼーション層１０のあいだに電気的なアイソレーション層が配置され、ここで同様に全反射が起こるケースと同様である。

図９にはメサ４の半径ｒ_ｐ＝５μｍ、ｒ_ｔ＝１６μｍ、ｒ_ｎ＝２０μｍの半導体チップに対して行われた計算の結果が示されている。つまりこのメサ４は図６のｂに示されている断面プロフィルを有する。活性ゾーン３のはここでは底面２４とベース面１１との中間の高さに存在する。計算では活性ゾーン３内で光子が発生して発光点へ集束される領域の直径ｄ_Ｌが横軸に示されている。図９のダイアグラムに基づいて見てとれるように、小さな発光点での出力効率のほうが高い。このことは光子が活性ゾーン３の中央で特に良好に出力されることを意味する。ここでは小さなWeierstrass効果が生じている。

さらに活性ゾーン３の位置の影響を考察する。図１０のａ〜ｃには種々の断面プロフィルが示されている。ここでは一定の全高Ｈのもとで下方の限界層２９の高さｈ_ｕと上方の限界層３０の高さｈ_ｏとが種々に変更されている。計算の結果は図１０のｄに示されており、ここでは出力効率ηが下方の限界層２９の厚さｈ_ｕに依存して示されている。出力効率ηは活性ゾーン３の位置にはほとんど依存していないことがわかる。活性ゾーン３をメサ４の下方の半部に設けると特に有利である。なぜならその場合には活性ゾーン３を通る電流密度が小さく、したがって活性ゾーン３の電流負荷を小さく保つことができるからである。これにより経年劣化または線形性の問題が回避される。

さらにエッジ２７の立ち上がり角φ_ｏおよびエッジ２６の立ち上がり角φ_ｕの影響を考察する。この場合、下方の円錐台２２および上方の円錐台２３がそれぞれ等しい値の立ち上がり角φ_ｕ、φ_ｏを有する断面プロフィルに基づいている。ここでは活性ゾーン３の半径φ_ｏは一定の１０μｍに保持されており、立ち上がり角φ＝φ_ｏ＝φ_ｕが変化している。ここでは２つのケースを考える。一方は出力効率ηに対して周期的な限界条件が存在するケースである。ここでは脚部点の間隔は１０μｍの値である。この結果は図１１のダイアグラムに曲線３５として示されている。もう一方は非周期的なケースである。このために半導体チップの出力効率ηは個々のメサ４ごとに計算される。ここではカバー層５へ入射する全ての光子がカバー層５によって吸収される。非周期的なケースは図１１では曲線３６により再現されている。図１１からはカバー層５が出力効率ηにはっきり寄与していることが見て取れる。

エッジ角φについて最適な領域が存在する。このことを図１２に則して説明する。基礎とする計算では半径ｒ_ｐを１０μｍに設定した。活性ゾーン３の半径ｒ_ａと底面２４の半径ｒ_ｎとを変化させ、エッジ２７、２６の立ち上がり角φを１．５°〜８５°の間の値領域がカバーされるようにした。図１２から見て取れるように、立ち上がり角φの最適な角度領域が存在する。エッジ角φは５°〜６０°のあいだであり、有利には１０°〜４０°のあいだである。特に有利な出力効率ηの値は立ち上がり角φが１５°〜３０°のときに得られる。

続いてメサ４の幅の変更が出力効率ηに与える影響を考察する。この場合にはメサ４の高さは一定であり、半径ｒ_ｐ、ｒ_ａ、ｒ_ｎも等しい。図１３の第１の曲線３７はコンタクト位置２５の反射率Ｒ_Ｋが０．３であるケースを示している。第２の曲線３８はコンタクト位置２５の反射率Ｒ_Ｋが０．８であるケースを示している。第１の曲線３７でも第２の曲線３８でも出力効率ηは活性ゾーン３の直径２ｒ_ａに依存していることがわかる。コンタクト位置２５の反射率が良好である場合、出力効率ηは活性ゾーン３の直径が増大しても僅かしか低下しない。コンタクト位置２５の反射率Ｒ_Ｋの低い現実的なケースを表した第１の曲線３７では、出力効率ηは活性ゾーン３の直径が増大するにつれて大きく低下する。したがって出力効率はメサ４の側方の広がりを小さくすることによって改善されることになる。

カバー層５の厚さも出力効率ηにとって重要である。図１４にはカバー層５の種々の厚さｈ_ｗに依存する出力効率ηの結果が示されている。第１の曲線３９は前述の周期的なケースを表し、第２の曲線４０は非周期的なケースを表し、第３の曲線４１はエッジ長さ３００μｍの矩形の半導体チップが接合層を介して相互に接合されているケースを表している。図１４からわかるのはカバー層５の層厚さが増大するにつれて有利になるということである。特に有利には、層厚さｈ_ｗはメサ４の高さよりも小さく、例えば（このケースでは）６μｍである。ここからキャビティ８の深さを薄膜活性層２の厚さの１／２よりも大きくすべきであることがわかる。

しかも図１４から見て取れるように、個々の半導体チップがそれぞれ１つずつメサ４を有している構成は最良のケースである。なぜならこのとき出力効率が厚さｈ_ｗ＝０で最高となるからである。ただし個々のチップはその出力を任意に増大することができないという欠点を有している。なぜなら出力とともに半導体チップの寸法もスケーリングしなければならないからである。実際にはエピタキシャル層の厚さは制限されている。このため個々の半導体チップを任意の大きさの出力に構成することはできない。これに対して図１〜図４に提示されている半導体チップはほぼ任意にスケーリングすることができる。これはカバー層５の面積の増大に相応して半導体チップの光出力を増大するためにメサ４の数のみを増大すれば良いからである。

次の考察は活性ゾーン３がカバー層５の内部に位置しているか否かという問題に関連する。これについては従来の薄膜ルミネセンスダイオードの出力効率を考慮してこれを１とする。活性ゾーン３がカバー層５内に設けられている半導体チップは従来の薄膜ルミネセンスダイオードに比べて出力効率１．２５を有する。図１〜図４に示されている半導体チップではさらに相対的な出力効率１．６７が得られる。これは活性ゾーン３がカバー層５内に設けられるとき、出力効率ηの増大が達成されたことを示している。

図１５には本発明の薄膜ルミネセンスダイオードの有利な構成の概略図が示されている。薄膜活性層２はここではＴｅを高濃度（濃度＞１０^１７ｃｍ^−３、有利には＞１０^１８ｃｍ^−３）にドープされた厚さ約４μｍのｎ型ＩｎＧａＡｌＰ層２ａと、Ｍｇをドープされた厚さ約３．５μｍのｐ型ＧａＰ層２ｂとから成っている。

支持体基板１に向かう側の薄膜活性層２の固定面１１上には、図１に関連して説明したように、アイソレーション層９、例えばＳｉ_３Ｎ_４から成る層と金属の反射コンタクト層１０とが被着されている。Ｓｉ_３Ｎ_４は活性ゾーン３から放出される光の波長に関連して形成される放射の３つの波長による厚さを有しており、電気的な絶縁作用のほか、金属の反射層のミラー機能を改善する作用も有している。またこの層は適切な材料が使用されれば同時に薄膜活性層２と金属の反射層１０とのあいだの拡散バリアとなる。

これに代えてアイソレーション層９を例えばケイ素窒化物層およびケイ素酸化物層とが交互に配置された積層スタックから構成することもできる。

活性ゾーン３へのｐ側の給電部は埋め込まれたＡｕＺｎコンタクト１２により保証される。このコンタクトは支持体基板１に向かうメサ４の面に配置され、アイソレーション層９により貫通される。

反射コンタクト層１０は有利にはＡｕＺｎ／ＴｉＷ（Ｎ）／Ａｕ層である。ただしこの層をＡｕ、Ａｌ、Ａｇ、またはこれらの金属の合金から形成することもできる。

充分な機械的安定性を達成するために、薄膜活性層２を接合により導電性の支持体基板１（この実施例ではｎ型のＧａＡｓ基板）上に被着する。この場合支持体基板１の上面および下面にＡｕＧｅコンタクト層４４、４５が設けられる。薄膜活性層２に向かう側の面ではＡｕＧｅコンタクト層４５上に例えば付加的なＴｉＰｔＡｕ／ＡｕＳｎ層４７が配置される。

チップの前面または出力面には中央コンタクト７および金属のフレーム４３または他の導電性のフレームが設けられており、これらは図示されていない導電性の２つのスタブを介して中央コンタクト７に接続されている。中央コンタクト７および金属のフレーム４３は例えばＴｉＰｔＡｕ層やこれと薄膜活性層２とのあいだに配置されたＴｉＡｕＧｅ層から成る。

ｎ型のＩｎＧａＡｌＰ層の高い導電率により、必要な電流伝搬が保証される。活性ゾーン３のｐ側への給電はコンタクト層４４を介して支持体基板１の下面で行われ、この基板を通って電流が流れる。

光出力をさらに改善するために、薄膜活性層２の前面に光学的なコーティング層４２が配置される。これはこの実施例ではＳｉ_３Ｎ_４から成るλ／４の層である。

既に図２に関連して説明したように、薄膜活性層２には支持体基板１と薄膜活性層２とのあいだの接合面から複数の角錐台状のキャビティ８が設けられている。これらのキャビティはルミネセンスダイオードの光出力を著しく高める。この実施例ではキャビティ８はｐｎ接合領域３を分断する幅で薄膜活性層２内に延在している。ただしキャビティ８はｐｎ接合領域を分断しない深さに構成することもできる。

光出力を上昇させるほか、キャビティ８は付加的に薄膜活性層２と支持体基板１との共晶作用による接合の際に、それぞれの材料ひいては熱拡散係数が異なることにより、発生する電圧を大幅に低減することができる利点を有する。このためプロセスの確実性および製造の歩留まりが改善される。

同様のことが半導体チップの駆動中に熱損失による温度上昇時に異なる熱拡散係数のために発生する機械的な応力の保証についても当てはまる。

図１６には本発明の半導体チップの別の実施例が概略図で示されている。この実施例では薄膜活性層２は電気的に絶縁性の支持体基板１上に被着されており、ｐｎ接合領域３のｐ側への給電はＡｕＧｅコンタクト層４５上に薄膜活性層２に隣接して配置されたｐ型コンタクト４６を介して行われる。

ｐ型のＩｎＧａＡｌＰ層２ｂは６μｍの厚さを有しており、１×１０^１８ｃｍ^−３の濃度でドープされたｎ型のＩｎＧａＡｌＰ：Ｔｅ層２ａは３μｍの厚さを有している。キャビティ８はこの実施例では５．５μｍの深さで延在している。これらのキャビティはこの実施例ではｐｎ接合領域３を分断していない。

支持体基板１とは反対側の薄膜活性層２の前面に、この実施例では例えば導電性のインジウム錫酸化物から成る光学的なコーティング層４８が配置される。これは光出力を改善するほか、電流伝搬路としても用いられる。ｎ型の層２ａはここでは電気的に絶縁性のコーティング層を使用する場合よりも薄く構成することができる。なぜならこの場合には電流の伝搬は薄膜活性層２のみで行わなくてよいからである。

このような導電性のコーティング層４８は半導体チップの他の全ての実施例においても使用することができる。同様に図１６の実施例ではインジウム錫酸化物層４８に代えてアイソレーション用のコーティング層４２を使用することができる。

図１６に示されている構造は導電性の支持体基板１を使用する場合にも適しており、電気的に絶縁性の支持体基板１の使用には制限されない。

図１６の実施例の構造は、支持体基板１が有利には特に熱拡散および／または熱伝導性の点で最適化され、その際にも導電性に注意を払わなくてよいという利点を有する。

必要に応じて薄膜活性層２の処理時にはキャビティ８を適切な材料で充填することができる。

図１７のａ〜ｅには複数の半導体チップを同時に製造する本発明の方法のシーケンスが概略図で示されている。ここではウェハを結んだ縦のセクションで製造プロセスの各時点が示されている。ただし薄膜活性層２および支持体基板１と薄膜活性層２とのあいだの前述の層の詳細図は図１８ａ〜図１９ｅのプロセスを説明する際にも簡単化のために省略してある。

薄膜活性層２、アイソレーション層９、コンタクト層７、４３〜４７、４９、およびコーティング層４２、４８は例えば従来の半導体技術から周知の堆積プロセスにより製造される。

第１の部分プロセスでは、成長基板２０上に薄膜活性層２が成長される（図１７のａを参照）。前述のようにこのような薄膜活性層２は一般に種々の組成の複数の半導体層を有している。

次にメサ４を形成するための薄膜活性層２内の後に半導体チップでの光形成を行うべき領域にキャビティ８が形成される。これは例えば適切なマスク技術と異方性ウェットケミカルエッチングにより行われる（図１７のｂを参照）。

さらに薄膜活性層２のキャビティ８の設けられる側には反射層９、１０が被着され、メサ４にスルーコンタクト１２が形成される。これらは図示されていないが、例えば図１５、図１６を参照されたい。その後これらの側は続いて支持体基板１に接合される。基板上の主表面には有利なコンタクト層４４、４５が存在している（図１７のｃを参照）。

成長基板２０が少なくとも部分的に、有利には完全に除去された後、薄膜活性層２の露出面では半導体チップの存在する領域にボンディングパッド７が被着される。このボンディングパッドにより端子スタブ４９（図２０を参照）を介して給電フレーム４３が接続されている。このフレームは後にチップとなる薄膜活性層２の外縁部に延在する。例えばこの種のコンタクト層の材料は上述した通りである。後のチップの放射出力面はボンディングパッド７とコンタクトフレーム７０とのあいだに存在しており、これには光学的なコーティング層４２が設けられている（図１７のｄを参照）。

このようにして処理されたウェハをダイシングする前に、薄膜活性層２を分離トラック２２に沿って有利にはエッチングにより分離し、これによって生じる薄膜活性層２のエッジにダメージエッチングが行われる。薄膜活性層２のエッジには必要な場合にコーティング層および／またはパッシベーション層を設けることができる。

このステップの後、支持体基板２１は例えばソーや旋盤、カッタなどにより分離トラック２２に沿って切断され、分離される。これにより個々の半導体チップ２３が得られる。

半導体チップは有利にはプレート接合体として完成される。すなわちウェハを個々のチップへダイシングするステップがプロセスの最終ステップであり、これは後の時点でチップを例えばケーシング内へマウントする前に行われる。

図１８のａ〜ｅに示されている方法は、図１７のａ〜ｅに示されている方法に比べて、主として薄膜活性層２の個別化を支持体基板のウェハ２１の分離前に行い、薄膜活性層２の分離と支持体基板のウェハ２１の分離トラック２２に沿った分離とを同時に１つのステップで行う点が異なっている。

図１９のａ〜ｅに示されている方法は、図１７のａ〜ｅに示されている方法に比べて、主として薄膜活性層２の個別の分離を薄膜活性層２と支持体基板のウェハ２１との接合前に行う点が異なっている。

成長基板の除去は研削および／またはウェットケミカルエッチングを用いる手法に代えて、分解法により行ってもよい。このために有利には薄膜活性層と成長基板とのあいだに成長基板よりも小さなバンドギャップを有する吸収層を挿入する。成長基板を通して吸収層は適切な波長のレーザーにより分解される。ＧａＡｓから成る成長基板では吸収層は例えばＩｎＧａＡｓから成っており、レーザーは例えばＩＲレーザーである。

図２０に示されている本発明のチップの平面図はキャビティ８により形成されたメサ４を上方から見た図である。ここからわかるように、特にコンタクト７の領域７０、端子スタブ４９の領域８０、給電フレーム４３の領域９０、および分離トラックにはキャビティ８は設けられていない。これらは全て放射が全く出力されないか、わずかしか出力されない領域である。これらの領域からキャビティを排除することにより、有利には薄膜活性層２の機械的な安定性が著しく上昇する。これにより特にコンタクト７の領域にポジティブな効果が得られる。なぜならそこでは半導体チップをケーシングに実装する際に一般にボンディングワイヤが載せられ、プリントされるからである。

図２１にはキャビティ８を形成した後の薄膜活性層２の表面の斜視図が示されている。ここでもコンタクト７の領域７０、端子スタブ４９の領域８０、および給電フレーム４３の領域９０にメサ４が設けられていないことが見て取れる。

図２２は図２１の拡大部分図である。

本発明の半導体チップの概略的な断面図である。 本発明の半導体チップの第２の実施例の概略的な断面図である。 本発明の半導体チップの第３の実施例の概略的な断面図である。 本発明と従来の半導体チップとの光効率の比較図である。 メサの断面プロフィルの概略図である。 メサの各断面プロフィルおよびこれと出力効率との関係を表す図である。 メサのピークに配置された図５のコンタクト層の反射性と出力効率との関係を表す図である。 図５のメサの側面の反射性と出力効率との関係を表す図である。 活性ゾーン内の発光点の大きさと出力効率との関係を表す図である。 活性ゾーンの種々の高さのメサの各断面プロフィル、および出力効率と下方の境界層の厚さとの関係を表す図である。 図１０のｂに示された断面プロフィルを有するメサのエッジ角度と出力効率との関係を表す図である。 図１０のｂに示された断面プロフィルを有するメサのエッジ角度と出力効率との別の関係を表す図である。 同じ高さで薄膜活性層の幅を種々に変えた場合の出力効率の関係を表す図である。 メサに接合されているカバー層の厚さと出力効率との関係を表す図である。 本発明の半導体チップの第３の実施例の概略的な断面図である。 本発明の半導体チップの第４の実施例の概略的な断面図である。 本発明による複数の半導体チップの製造方法の第１の実施例を示す図である。 本発明による複数の半導体チップの製造方法の第２の実施例を示す図である。 本発明による複数の半導体チップの製造方法の第３の実施例を示す図である。 本発明による半導体チップを上方から見た図である。 キャビティを形成したあとの薄膜活性層の表面の斜視図である。 図２１の活性層の表面の拡大部分図である。

符号の説明

１，２１ 支持体基板、 ２ 薄膜活性層、 ３ 活性ゾーン、 ４ メサ、 ５ カバー層、 ６ 前面、 ７ コンタクト層、 ８ キャビティ、 ９ アイソレーション層、 １０ メタライゼーション層、 １１ ベース面、 １２ スルーコンタクト、 １３ 側面、 １４ 、 １５，１６，１８，１９ 光ビーム、 １７ 中心線、 ２０ 成長基板、 ２２ 下方の円錐台、 ２３ 上方の円錐台、 ２４ 底面、 ２５ コンタクト位置、 ２６，２７ エッジ、 ２８ 界面、 ２９ 下方の限界層、 ３０ 上方の限界層

Claims (17)

1. 薄膜活性層（２）が支持体基板（１）上に配置されており、
   前記薄膜活性層は光子を形成する活性ゾーンを備え、該活性ゾーンはｐｎ接合領域を含み、チップのうち放射の出射方向とは反対側に少なくとも１つのキャビティが設けられ、該キャビティにより複数のメサが形成されている、
   オプトエレクトロニクス半導体チップにおいて、
   前記薄膜活性層はエピタキシ層列を有しかつ成長基板から分離されており、
   前記キャビティ（８）は活性ゾーン（３）を分断する深さに構成されており、
   各メサ（４）は反射層（９、１０）によってカバーされている
   ことを特徴とするオプトエレクトロニクス半導体チップ。
2. 前記支持体基板はチップの放射の出射方向とは反対側で薄膜活性層と接合されて配置され、薄膜活性層はＩｎ_{１−ｘ−ｙ}Ａｌ_ｘＧａ_ｙＰ［０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１］ベースのエピタキシ層列を有している、請求項１記載の半導体チップ。
3. 薄膜活性層（２）の放射形成領域にのみ、複数のキャビティ（８）によりメサ（４）が構成されている、請求項１または２記載の半導体チップ。
4. 活性ゾーン（３）から放出される光子の少なくとも１つのトラジェクトリ（１８）は各メサ（４）から隣接する１つのメサ（４）へ通じている、請求項１から３までのいずれか１項記載の半導体チップ。
5. 反射層は絶縁層（９）の下方に配置されるメタライゼーション層（１０）を有する、請求項１記載の半導体チップ。
6. 薄膜活性層（２）は５μｍ〜２５μｍの厚さである、請求項１記載の半導体チップ。
7. 少なくとも１つのキャビティ（８）の深さは薄膜活性層（２）の厚さの１／２よりも大きい、請求項１から６までのいずれか１項記載の半導体チップ。
8. 支持体基板（１）は導電性であり、薄膜活性層（２）とは反対側に電気コンタクト面（４４）を有する、請求項１から７までのいずれか１項記載の半導体チップ。
9. 支持体基板（１）は電気的に絶縁性または導電性であり、薄膜活性層（２）へ向かう側に薄膜活性層（２）のほか電気コンタクト面（４６）を有する、請求項１から７までのいずれか１項記載の半導体チップ。
10. 薄膜活性層（２）の実装側（１１）とは反対側の表面（６）に光出力を改善するための光学的なコーティング層（４２）が設けられている、請求項１から９までのいずれか１項記載の半導体チップ。
11. 光学的なコーティング層（４２）はケイ素窒化物から形成されている、請求項１０記載の半導体チップ。
12. 光学的なコーティング層（４２）は導電性のインジウム錫酸化物から形成されている、請求項１０記載の半導体チップ。
13. 薄膜活性層（２）は１つまたは複数のコンタクト位置（７、４３）の領域内にはキャビティ（８）を有さない、請求項１から１２までのいずれか１項記載の半導体チップ。
14. メサ（４）は支持体基板（１）へ向かって先細になっている、請求項１から１３までのいずれか１項記載の半導体チップ。
15. メサ（４）は角錐台状または円錐台状の形状を有しており、その斜めの側面は薄膜活性層（２）のラテラルな延在方向に対して５°〜６０°の立ち上がり角φ、例えば１０°〜４０°の立ち上がり角φを有している、請求項１４記載の半導体チップ。
16. 光子を形成する活性ゾーン（３）を備えた薄膜活性層（２）が支持体基板上に配置されたオプトエレクトロニクス半導体チップを同時に複数個製造する、
    オプトエレクトロニクス半導体チップの製造方法において、
    光子を形成する活性ゾーン（３）を含む層列を成長基板ウェハ（２０）上にエピタキシャル成長させるステップと、
    少なくとも１つのキャビティ（８）を、前記活性ゾーン（３）を分断する深さで層列内に形成して、複数のメサ（４）を層列内に生じさせるステップと、
    少なくとも１つの絶縁層（９）をキャビティ（８）の設けられた層列の表面上に被着するステップと、
    各メサ（４）上に少なくとも１つのスルーコンタクト（１２）を形成するステップと、
    各メサ（４）をメタライゼーション層（１０）によってカバーするステップと、
    成長基板ウェハ（２０）および層列から成るプレート接合体を、メサ（４）が支持体基板ウェハ（２１）の方向へ向くように支持体基板ウェハ（２１）上へ被着し、プレート接合体と支持体基板ウェハ（２１）とを例えばはんだまたは接着剤により接合するステップと、
    成長基板ウェハ（２０）を全て除去するステップと、
    電気コンタクト（７、４３、４９）をメサ（４）とは反対側の層列上に被着するステップと、
    支持体基板ウェハ（２１）およびパターニングされた層列から成る接合体を半導体チップ（２３）の分離トラック（２２）に沿ってダイシングするステップと
    を有している、
    ことを特徴とするオプトエレクトロニクス半導体チップの製造方法。
17. 層列と支持体基板ウェハ（２１）とを接合する前に層列を分離トラック（２２）に沿って分離する、請求項１６記載の方法。

Images