JP5214988B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5214988B2
JP5214988B2 JP2008014407A JP2008014407A JP5214988B2 JP 5214988 B2 JP5214988 B2 JP 5214988B2 JP 2008014407 A JP2008014407 A JP 2008014407A JP 2008014407 A JP2008014407 A JP 2008014407A JP 5214988 B2 JP5214988 B2 JP 5214988B2
Authority
JP
Japan
Prior art keywords
film
substrate
organic compound
semiconductor
molybdenum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008014407A
Other languages
English (en)
Other versions
JP2008211191A (ja
JP2008211191A5 (ja
Inventor
安弘 神保
敏行 伊佐
達也 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008014407A priority Critical patent/JP5214988B2/ja
Publication of JP2008211191A publication Critical patent/JP2008211191A/ja
Publication of JP2008211191A5 publication Critical patent/JP2008211191A5/ja
Application granted granted Critical
Publication of JP5214988B2 publication Critical patent/JP5214988B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は薄膜トランジスタ、発光素子、受動素子等を含む半導体装置の作製方法に関する。また、液晶表示パネルに代表される電気光学装置や発光素子を有する発光表示装置や無線で情報の送受信が可能なＩＣタグを部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光装置、半導体回路、ＩＣタグおよび電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタを構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
このような画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されている。画像表示装置にガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板や石英基板は大型化が困難であり、不向きである。そのため、可撓性基板、代表的にはフレキシブルなプラスチックフィルムの上に薄膜トランジスタを形成することが試みられている。
そこで、ガラス基板上に形成した薄膜トランジスタを含む半導体素子を基板から剥離し、他の基材、例えばプラスチックフィルムなどに転写する技術が提案されている。
本出願人は、特許文献１や特許文献２に記載の剥離および転写技術を提案している。特許文献１には剥離層となる酸化珪素膜をウェットエッチングで除去して剥離する技術が記載されている。また、特許文献２には剥離層となるシリコン膜をドライエッチングで除去して剥離する技術が記載されている。
また、本出願人は特許文献３に記載の剥離および転写技術を提案している。特許文献３には、基板に金属層（Ｔｉ、Ａｌ、Ｔａ、Ｗ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ）を形成し、その上に酸化物層を積層形成する際、該金属層の金属酸化物層を金属層と酸化物層との界面に形成し、この金属酸化物層を利用して後の工程で剥離を行う技術が記載されている。
特開平８−２８８５２２号公報 特開平８−２５０７４５号公報 特開２００３−１７４１５３号公報
本発明は、比較的低温（５００℃未満）のプロセスで作製される素子、代表的には非晶質半導体膜、レーザ結晶化により形成された結晶性半導体膜などを用いた薄膜トランジスタや、有機半導体膜を用いた薄膜トランジスタや、発光素子や、受動素子（センサ素子、アンテナ、抵抗素子、容量素子など）等をガラス基板から剥離し、可撓性基板（代表的にはプラスチックフィルム）に転写する技術を開示する。
非晶質半導体膜などを用いた薄膜トランジスタや有機半導体膜を用いた薄膜トランジスタは、プラスチックフィルム上に直接形成することも可能であるが、プラスチックフィルムは柔らかく丸まりやすいため、取り扱う製造装置も専用の製造装置とする必要がある。
また、非晶質半導体膜などを用いた薄膜トランジスタや有機半導体膜を用いた薄膜トランジスタをプラスチックフィルム上に直接形成する場合、薄膜トランジスタ製造プロセスの過程で使用される溶剤やエッチングガスに曝されて、プラスチックフィルム自体が変質する恐れがある。また、ＺｎＯを用いた薄膜トランジスタをプラスチックフィルム上に直接形成する場合、スパッタリング法などにより発生するプラズマがプラスチックフィルムに照射されると、プラスチックフィルム自体が変形してしまう。また、薄膜トランジスタ製造プロセスの過程でプラスチックフィルムが水分などを取り込み、または放出することで素子を汚染する恐れもある。また、プラスチックフィルムはガラス基板に比べ耐熱性が低く、熱に対する伸縮も大きいため、製造プロセス中の全ての処理温度を細かく制御することが困難である。
また、プラスチックフィルムを用いた半導体装置の大量生産を行う場合、ロールトゥロール方式で供給される製造装置となることが多い。しかしながら、ロールトゥロール方式の場合、既存の半導体作製装置を使うことができない。また、アライメントの精度が低く、微細な加工が困難である。よって、従来のガラス基板を用いた半導体装置と同等の特性を得る半導体装置を歩留まり高く作製すること困難である。
そこで、本発明は、比較的低温、代表的には有機化合物が耐えうる温度でのプロセスで作製される素子、代表的には非晶質半導体膜などを用いた薄膜トランジスタや、レーザ結晶化による結晶性半導体膜を用いた薄膜トランジスタ、有機半導体膜を用いた薄膜トランジスタや、発光素子や受動素子（センサ素子、アンテナ、抵抗素子、容量素子など）等を有し、且つ薄型である半導体装置の作製方法を提供する。また、可撓性を有する半導体装置の作製方法を提供する。
本発明は、ガラス基板上にモリブデン膜（Ｍｏ膜）及びその表面に酸化モリブデン膜を形成し、酸化モリブデン膜上に非金属無機膜及び有機化合物膜を積層し、有機化合物膜上に比較的低温、代表的には有機化合物膜が耐えうる温度でのプロセスで作製される素子（代表的には、非晶質半導体膜、レーザ結晶化による結晶性半導体膜などを用いた薄膜トランジスタ、有機半導体膜を用いた薄膜トランジスタ、発光素子や受動素子（センサ素子、アンテナ、抵抗素子、容量素子など）等）を形成した後、その素子をガラス基板から剥離することを特徴としている。モリブデンはタングステンに比べ耐熱性に劣る欠点を有している。例えば、モリブデン膜は５００℃以上の熱処理を行うと剥離してしまうため、作製プロセス中の温度は５００℃未満とすることが好ましい。また、酸化モリブデン膜は脆い。本発明では、この脆い特性を有する酸化モリブデン膜の近傍で剥離を行う。代表的には、モリブデン膜、酸化モリブデン膜、及び非金属無機膜の積層構造により、脆い特性を有する酸化モリブデン膜の近傍で剥離を行うことが可能であり、比較的大型の基板を用いても歩留まりよく剥離を行うことができる。
また、ガラス基板に設けられた酸化モリブデン膜上に形成した有機化合物を含む素子（発光素子や有機薄膜トランジスタなど）を剥離する際、発光素子や有機薄膜トランジスタなどに含まれる有機化合物層は密着性が弱いため、金属層近傍で剥離するのではなく有機化合物層内もしくは有機化合物層の界面で剥離してしまい、有機化合物を含む素子を破壊する恐れがある。また、印刷法によって形成される材料層も密着性が弱いため、同様に材料層内もしくは層の界面で剥離してしまう恐れがある。しかし、酸化モリブデン膜を用いた本発明の剥離法を用いる場合、酸化モリブデン膜は脆いため、比較的弱い力で剥離を行うことができる。また、剥離のため基板全体の加熱処理やレーザ光の照射なども特に必要でないため、プロセスが簡略になる。
また、モリブデンは、他の金属元素に比べ、蒸気圧が小さく、ガス放出が少ない長所を有している。従って、モリブデン膜上に形成する素子への汚染を最小限に抑えることが可能である。
なお、ガラス基板上にモリブデン膜を形成するとしているが、ガラス基板に限定されず、石英基板、セラミック基板、半導体基板なども用いることができる。
本発明は、既存の大型ガラス基板の製造装置を用いて薄膜トランジスタなどの素子を形成した後、剥離することができる。従って、設備コストを大幅に低減することができる。
また、酸化モリブデン膜に接する非金属無機膜と半導体素子との間に、厚さ５μｍ以上、好ましくは１０μｍ以上１００μｍ以下の厚さの有機化合物膜を形成することで、当該有機化合物膜後に形成される半導体装置の支持部材として機能させることが可能である。また、有機化合物膜を作製する際の加熱処理により、後に行う酸化モリブデン膜近傍での剥離が容易となる。
本明細書で開示する発明の構成は、半導体素子を可撓性基板上に形成する作製方法であり、基板上にモリブデン膜を形成し、モリブデン膜の表面に酸化モリブデン膜を形成し、酸化モリブデン膜上に非金属無機膜を形成し、非金属無機膜上に有機化合物膜を形成し、有機化合物膜上に非晶質半導体膜を形成し、当該非晶質半導体膜を用いて半導体素子を形成した後、非金属無機膜、有機化合物膜、及び半導体素子を含む積層体を基板から剥離する。
本発明は可撓性基板上に順次材料層を積層して半導体素子を形成するのではなく、ガラス基板、セラミックス基板、或いは石英基板に形成した非晶質珪素膜を用いて半導体素子を形成した後、ガラス基板、セラミックス基板、或いは石英基板から剥離するものである。なお、半導体素子を介して基板と反対側に可撓性基板を固定した後、基板から半導体素子を剥離してもよい。さらには、素子を２枚の可撓性基板に挟んで固定してもよい。
また、他の発明の構成は、有機薄膜トランジスタなどの素子を可撓性基板上に形成する作製方法であり、基板上にモリブデン膜を形成し、モリブデン膜の表面に酸化モリブデン膜を形成し、酸化モリブデン膜上に非金属無機膜を形成し、非金属無機膜上に有機化合物膜を形成し、有機化合物膜上に有機化合物を有する半導体膜を形成し、有機化合物を有する半導体膜を用いて半導体素子を形成した後、非金属無機膜、有機化合物膜、及び半導体素子を含む積層体を基板から剥離する。
また、他の発明の構成は、有機発光素子や無機発光素子などの発光素子を可撓性基板上に形成する作製方法であり、基板上にモリブデン膜を形成し、モリブデン膜の表面に酸化モリブデン膜を形成し、酸化モリブデン膜上に非金属無機膜を形成し、非金属無機膜上に有機化合物膜を形成し、有機化合物膜上に第１電極を形成し、第１電極上に有機化合物または無機化合物を有する発光層を形成し、発光層上に第２電極を形成し、第２の電極上に可撓性基板を貼り付けた後、非金属無機膜、有機化合物膜、第１電極、発光層、及び第２電極を含む積層体を基板から剥離する。
また、他の発明の構成は、アンテナなどの受動素子を可撓性基板上に形成する作製方法であり、基板上にモリブデン膜を形成し、モリブデン膜の表面に酸化モリブデン膜を形成し、酸化モリブデン膜上に非金属無機膜を形成し、非金属無機膜上に有機化合物膜を形成し、有機化合物膜上に印刷法により導電層を印刷し、導電層を焼成し、導電層及び半導体部品を貼り付けた後、非金属無機膜、有機化合物膜、及び導電層、及び半導体部品を基板から剥離する。
また、他の発明の構成は、基板上にモリブデン膜を形成し、モリブデン膜の表面に酸化モリブデン膜を形成し、酸化モリブデン膜上に非金属無機膜を形成し、非金属無機膜上に有機化合物膜を形成し、有機化合物膜上に印刷法により導電層を印刷し、導電層を焼成し、非金属無機膜、有機化合物膜、及び導電層を含む積層体を基板から剥離した後、導電層に半導体部品を接続する。
また、上記各構成において、剥離を助長するための前処理を行ってもよく、例えば、剥離する前に部分的にレーザ光を照射することが好ましい。具体的には、固体レーザ（パルス励起ＱスイッチＮｄ：ＹＡＧレーザ）を用い、基本波の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用い、比較的弱いレーザ光（レーザ光源の照射エネルギーが１ｍＪ〜２ｍＪ）を照射すればよい。また、鋭利な部材で切込をいれてもよい。
また、薄膜トランジスタについては、素子構造に関係なく本発明を適用することが可能であり、例えば、トップゲート型薄膜トランジスタや、ボトムゲート型（逆スタガ型）薄膜トランジスタや、順スタガ型薄膜トランジスタを用いることが可能である。また、シングルゲート構造のトランジスタに限定されず、複数のチャネル形成領域を有するマルチゲート型トランジスタ、例えばダブルゲート型トランジスタとしてもよい。
また、本発明により、可撓性を有し、薄型で、大型の表示装置を作製することができ、パッシブマトリクス型の液晶表示装置、パッシブマトリクス型の発光装置に限らず、アクティブマトリクス型の液晶表示装置やアクティブマトリクス型の発光装置も作製することができる。
なお、本明細書でモリブデン膜とはモリブデンを主成分とする膜を指しており、膜におけるモリブデンの組成比が５０％以上であれば特に限定されず、膜の機械強度を増加させるためにＣｏやＳｎなどを添加してもよい。また、モリブデン膜の脆さを低減するために膜中に窒素を含ませてもよい。
また、可撓性基板とは、フィルム状のプラスチック基板、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＵ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）などのプラスチック基板を指している。
本発明により、対角が１ｍを越える大面積基板を用いても剥離工程をよりスムーズに行うことができる。また、酸化モリブデン膜及び半導体素子の間に有機化合物膜を設けることで、当該有機化合物膜を半導体装置の支持部材として機能させることが可能である。このため、半導体装置を支持するための支持基板を必要以上に設けなくともよく、コスト削減が可能である。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる形態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
ここでは液晶表示装置を作製する例を、図１を用いて説明する。
基板１００上にモリブデン膜１０１を形成する。基板１００としてはガラス基板を用いる。また、モリブデン膜１０１としては、スパッタリング法により得られる３０ｎｍ〜２００ｎｍのモリブデン膜を用いる。なお、スパッタリング法では基板を固定することがあるため、基板の周縁部付近のモリブデン膜の膜厚が不均一になりやすい。そのため、ドライエッチングによって周縁部のモリブデン膜を除去することが好ましい。
次に、モリブデン膜１０１上に酸化モリブデン膜１０２を形成する。酸化モリブデン膜１０２は、蒸着法により形成することができる。また、モリブデン膜１０１の表面を酸化させて酸化モリブデン膜１０２を形成する。酸化モリブデン膜１０２の形成方法は、純水やオゾン水を用いて表面を酸化して形成してもよいし、酸素プラズマまたは一酸化二窒素プラズマで酸化して形成してもよい。また、酸素を含む雰囲気で加熱を行って酸化モリブデン膜１０２を形成してもよい。
次に、酸化モリブデン膜１０２上に非金属無機膜１０３を形成する。非金属無機膜１０３は、無機化合物または金属単体を除く単体で形成される膜である。無機化合物としては、金属酸化物、金属窒化物、金属酸化窒化物等がある。代表的には、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、シリコンゲルマニウム、窒化炭素、ＩＴＯ、酸化スズ等があるが、これに限定されるものではない。また、金属単体を除く単体としては、代表的にはシリコン、ゲルマニウム、炭素等がある。代表的には、アモルファスシリコン、アモルファスゲルマニウム、ＤＬＣ（ダイヤモンドライクカーボン）等があるが、これに限定されるものではない。非金属無機膜１０３は、ＣＶＤ法、スパッタリング法、蒸着法等で形成することができる。
なお、非金属無機膜１０３をスパッタリング法、またはＣＶＤ法で形成する場合、非金属無機膜１０３の原料ガスの一部（例えば、一酸化二窒素または酸素）をチャンバー内に導入してプラズマを発生させてモリブデン膜１０１の表面に酸化モリブデン膜１０２を形成した後、他の原料ガスをチャンバー内に供給して、非金属無機膜１０３を形成してもよい。
次に、非金属無機膜１０３上に有機化合物膜１０４を形成する。有機化合物膜１０４としては、後のプロセス温度（１８０℃以上５００℃以下、好ましくは２００℃以上４００℃以下、更に好ましくは２５０℃以上３５０℃以下）に耐えうる耐熱温度を有する材料で形成することが好ましい。さらには、曲げに強く、クラックが入りにくい弾性材料であることが好ましい。さらには、透光性を有する材料で形成することが好ましい。有機化合物膜１０４が透光性を有することで、透過型液晶表示装置を作製することができる。有機化合物膜１０４は、厚さ５μｍ以上、好ましくは１０μｍ以上１００μｍ以下の厚さで形成することで、後に形成される半導体装置の支持部材として機能させることが可能である。このため、半導体装置を支持するための支持基板を必要以上に設けなくともよい。有機化合物膜１０４の作製方法は、組成物を非金属無機膜１０３上に塗布し、１８０℃以上５００℃以下、好ましくは２００℃以上４００℃以下、更に好ましくは２５０℃以上３５０℃以下で焼成する。有機化合物膜１０４の作製工程における加熱処理により、酸化モリブデンを脆弱化することが可能であり、後に行うモリブデン膜１０１近傍での剥離が容易となる。有機化合物膜１０４の代表例としては、ポリイミド、ポリベンゾオキサゾール、シリコーン等がある。ここまでの工程が終了した段階での断面工程図を図１（Ａ）に示す。
次に、有機化合物膜１０４上に無機絶縁膜１０５を形成してもよい。無機絶縁膜１０５は、下地絶縁膜として機能し、ガラス基板または有機化合物からの不純物が後に形成される半導体膜に混入するのを抑制するためであり、必要に応じて形成する。無機絶縁膜１０５としては、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム等を形成することができる。下地絶縁膜として機能する代表的な一例は、無機絶縁膜１０５が２層構造から成り、プラズマＣＶＤ（ＰＣＶＤ）法によりＳｉＨ４、ＮＨ３、及びＮ２Ｏを反応ガスとして成膜される窒化酸化珪素膜を５０〜１００ｎｍ、ＳｉＨ４、及びＮ２Ｏを反応ガスとして成膜される酸化窒化珪素膜を１００〜１５０ｎｍの厚さに積層形成する構造が採用される。また、無機絶縁膜１０５として、窒化酸化珪素膜、酸化窒化珪素膜、窒化珪素膜とを順次積層した３層構造を用いてもよい。
次に、無機絶縁膜１０５上に第１の導電膜を成膜し、第１の導電膜上にマスクを形成する。第１の導電膜は、Ｔａ、Ｗ、Ｔｉ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄ等から選ばれた元素、または元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成する。また、第１の導電膜の形成方法としては、スパッタリング法、蒸着法、ＣＶＤ法、塗布法等を適宜用いる。次に、マスクを用いて第１の導電膜をエッチングして、ゲート電極１０６を形成する。
次に、ゲート電極１０６上にゲート絶縁膜１０７を形成する。ゲート絶縁膜１０７としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜を用いる。また、ゲート絶縁膜１０７として、シロキサンポリマーを含む組成物を塗布焼成して得られる膜、光硬化性有機樹脂膜、熱硬化性有機樹脂膜などを用いてもよい。
次に、ゲート絶縁膜１０７上に非晶質半導体膜１０８を形成する。非晶質半導体膜１０８は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法や熱ＣＶＤ法で作製されるアモルファス半導体膜、或いは微結晶半導体膜で形成する。本実施の形態では、半導体膜として、非晶質半導体膜を用いた例を示す。また、半導体膜として、スパッタリング法やＰＬＤ（Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法で作製されるＺｎＯや亜鉛ガリウムインジウムの酸化物を用いてもよいが、その場合にはゲート絶縁膜をアルミニウムやチタンを含む酸化物とすることが好ましい。
次に、一導電型の不純物元素を含有する半導体膜１０９として、ｎ型を付与する不純物元素を含む半導体膜を２０〜８０ｎｍの厚さで形成する。ｎ型を付与する不純物元素を含む半導体膜は、プラズマＣＶＤ法やスパッタリング法などの公知の方法で全面に形成する。ここまでの工程が終了した段階での断面工程図を図１（Ｂ）に示す。
次に、公知のフォトリソ技術を用いて形成したマスクを用いて非晶質半導体膜１０８及び一導電型の不純物元素を含有する半導体膜１０９をエッチングして、島状の非晶質半導体層、及び一導電型の不純物元素を含有する半導体層を得る。なお、公知のフォトリソ技術に代えて、液滴吐出法や印刷法（凸版、平板、凹版、スクリーンなど）を用いてマスクを形成し、選択的にエッチングを行ってもよい。
次に、液滴吐出法により導電性材料（Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等）を含む組成物を選択的に吐出して、ソース電極及びドレイン電極１１２、１１３を形成する。なお、液滴吐出法に代えて、スパッタリング法で金属膜（Ｔａ、Ｗ、Ｔｉ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄなど）を形成し、公知のフォトリソ技術を用いたマスクを用いて金属膜をエッチングして、ソース電極及びドレイン電極１１２、１１３を形成してもよい。
次に、ソース電極及びドレイン電極１１２、１１３をマスクとして、一導電型を付与する不純物を含有する半導体層をエッチングして、一導電型を付与する不純物を含有する半導体層１１４、１１５を形成する。また、ソース電極及びドレイン電極１１２、１１３をマスクとして島状の非晶質半導体層の上部をエッチングして島状の非晶質半導体層１１６を形成する。島状の非晶質半導体層１１６の露出させた部分は薄膜トランジスタのチャネル形成領域として機能する箇所である。
次に、非晶質半導体層１１６のチャネル形成領域を不純物汚染から防ぐための保護膜１１７を形成する。保護膜１１７としては、スパッタリング法、またはＰＣＶＤ法により得られる窒化珪素、または窒化酸化珪素を主成分とする材料を用いる。保護膜を形成した後に水素化処理を行ってもよい。こうして薄膜トランジスタ１１１が作製される。
次に、保護膜１１７上に層間絶縁膜１１８を形成する。また、層間絶縁膜１１８は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、透過性を有するポリイミドなどの有機材料等を用いることができる。また、層間絶縁膜１１８としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜を用いることもでき、これらの絶縁膜と上記樹脂材料とを積層してもよい。
次に、公知のフォトリソ技術を用いて形成したマスクを用いて保護膜１１７及び層間絶縁膜１１８を選択的に除去してソース電極またはドレイン電極１１２に達するコンタクトホールを形成する。
次に、液滴吐出法により導電性材料（Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等）を含む組成物を選択的に吐出して、ソース電極またはドレイン電極１１２と電気的に接続する第１の電極１１９を形成する。また、第１の電極１１９と基板面に平行な方向の電場を形成する第２の電極１２０も液滴吐出法により形成する。なお、第１の電極１１９と第２の電極１２０は等間隔で配置することが好ましく、電極の上面形状を櫛歯形状としてもよい。なお、第１の電極１１９と第２の電極１２０は、液晶表示装置の画素電極として機能する。
次に、第１の電極１１９と第２の電極１２０を覆う配向膜１２１を形成する。ここまでの工程が終了した段階での断面工程図を図１（Ｃ）に示す。
次に、液晶材料、ここでは高分子分散型液晶を用いて可撓性基板１３３を基板１００に対向するように固定させる。高分子分散型液晶は、液晶と高分子材料の分散状態によって、２つのタイプに大別できる。１つは液晶の小滴が高分子材料に分散し、液晶が不連続であるタイプ（ＰＤＬＣと呼ばれる）、もう一つは液晶中に高分子材料がネットワークを形成し、液晶が連続しているタイプ（ＰＮＬＣと呼ばれる）である。なお、本実施の形態において、いずれのタイプを用いてもよいが、ここではＰＤＬＣを用いる。本実施の形態では、液晶１３２を含む高分子材料１３１が可撓性基板１３３を固定する。必要であれば高分子材料１３１を囲むようにシール材を配置してもよい。また、必要であれば、高分子材料１３１の厚さを制御する間隙材（ビーズスペーサ、カラム状スペーサ、ファイバーなど）を用いてもよい。さらには、高分子分散型液晶の代わりに、公知の液晶材料を用いてもよい。
次に、基板１００から、非金属無機膜１０３、有機化合物膜１０４、薄膜トランジスタ１１１、及び可撓性基板１３３を含む積層体１３４を剥離する。酸化モリブデン膜は脆いため、比較的弱い力で剥離を行うことができる。図１（Ｄ）では酸化モリブデン膜１０２と非金属無機膜１０３の界面で分離する図を示したが、分離する場所は、薄膜トランジスタが破壊されない領域であればよく、非金属無機膜１０３から基板１００の間であれば、特に限定されない。例えば、モリブデン膜内や酸化モリブデン膜内で分離してもよいし、基板とモリブデン膜の界面や、モリブデン膜と酸化モリブデン膜の界面で分離してもよい。ただし、透過型液晶表示装置を作製する場合には、基板とモリブデン膜の界面で分離してモリブデン膜が非金属無機膜１０３上に残存した場合には、後でモリブデン膜を除去することが好ましい。また、必要に応じて非金属無機膜１０３を除去してもよい。
なお、有機化合物膜１０４、薄膜トランジスタ１１１、及び可撓性基板１３３を含む積層体に複数の液晶表示装置が含まれる場合、当該積層体を分断して、複数の液晶表示装置を切り出してもよい。このような工程により、一度の剥離工程により複数の液晶表示装置を作製することができる。
以上の工程で、図１（Ｅ）に示すように、アモルファスシリコン薄膜トランジスタを用いたアクティブマトリクス型の液晶表示装置１３５を作製できる。液滴吐出法で形成された導電膜は、密着性が弱いが、モリブデン膜を用いた本発明の剥離法を用いる場合、一部の配線に液滴吐出法で形成された導電層を用いても、酸化モリブデン膜近傍（本実施の形態では酸化モリブデン膜１０２と非金属無機膜１０３の界面）で剥離できる。本実施の形態の液晶表示装置は、薄型であり可撓性を有する。また、酸化モリブデン膜及び薄膜トランジスタの間に有機化合物膜を設けることで、当該有機化合物膜を液晶表示装置の支持部材として機能させることが可能である。このため、液晶表示装置を支持するための支持基板を必要以上に設けなくともよく、コスト削減が可能である。
なお、液晶表示装置の機械強度が低い場合には、剥離した面に接着層を用いて可撓性基板を固定してもよい。その場合は、温度変化によらず基板間隔を維持するため、可撓性基板１３３と同じ熱膨張係数の可撓性基板を用いることが好ましい。
また、高分子分散型液晶に代えて電子インクを用いて電気泳動ディスプレイを作製してもよい。その場合には、第１の電極１１９と第２の電極１２０を形成した後、印刷法により電子インクを塗布した後焼成し、可撓性基板１３３で固定すればよい。そして基板を剥離してもう一枚の可撓性基板を用いて封止すればよい。
（実施の形態２）
ここでは有機薄膜トランジスタを用いたアクティブマトリクス型の発光装置を作製する例を、図２を用いて説明する。
実施の形態１と同様に、基板１００上にモリブデン膜１０１を形成し、モリブデン膜１０１上に、酸化モリブデン膜１０２を形成し、酸化モリブデン膜１０２上に非金属無機膜１０３を形成し、非金属無機膜１０３上に有機化合物膜１０４を形成する。ここまでの工程が終了した段階での断面工程図を図２（Ａ）に示す。
次に、有機化合物膜１０４上に無機絶縁膜１０５を形成してもよい。次に、有機化合物膜１０４または無機絶縁膜１０５上に、ゲート電極となる導電層２１１を形成する。導電層２１１に用いる材料は、窒化及び／または酸化することで絶縁性を有する金属であれば良く、特にタンタル、ニオブ、アルミニウム、銅、チタンが好ましい。その他、タングステン、クロム、ニッケル、コバルト、マグネシウムなどがある。導電層２１１の形成方法について特に限定は無く、スパッタリング法や蒸着法などにより成膜した後、エッチングなどの方法により所望の形状に加工すればよい。また、導電物を含む液滴を用いてインクジェット法等により形成してもよい。
次に、導電層２１１を窒化及び／または酸化することで上記金属の窒化物、酸化物もしくは酸化窒化物からなるゲート絶縁膜２１２を形成する。なお、導電層のうち絶縁化したゲート絶縁膜２１２以外はゲート電極として機能する。
次に、ゲート絶縁膜２１２を覆う半導体層２１３を形成する。半導体層２１３を形成する有機半導体材料はキャリア輸送性があり、かつ電界効果によりキャリア密度の変化が起こりうる有機材料であれば、低分子、高分子のいずれも用いることができ、その種類は特に限定されるものではないが、多環芳香族化合物、共役二重結合化合物、金属フタロシアニン錯体、電荷移動錯体、縮合環テトラカルボン酸ジイミド類、オリゴチオフェン類、フラーレン類、カーボンナノチューブ、などが挙げられる。例えばポリピロール、ポリチオフェン、ポリ（３アルキルチオフェン）、ポリフェニレンビニレン、ポリ（ｐ−フェニレンビニレン）、ポリアニリン、ポリジアセチレン、ポリアズレン、ポリピレン、ポリカルバゾール、ポリセレノフェン、ポリフラン、ポリ（ｐ−フェニレン）、ポリインドール、ポリピリダジン、ナフタセン、ヘキサセン、ヘプタセン、ピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセン、トリフェノジオキサジン、トリフェノジチアジン 、ヘキサセン−６、１５−キノン、ポリビニルカルバゾール、ポリフェニレンスルフィド、ポリビニレンスルフィド、ポリビニルピリジン、ナフタレンテトラカルボン酸ジイミド、アントラセンテトラカルボン酸ジイミド、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４及びこれらの誘導体を用いることができる。また、これらの具体例としては、一般的にＰ型半導体とされるテトラセン、ペンタセン、セクシチオフェン（６Ｔ）、銅フタロシアニン、ビス−（１、２、５−チアジアゾロ）−ｐ−キノビス（１、３−ジチオール）、ルブレン、ポリ（２、５−チエニレンビニレン）（ＰＴＶ）、ポリ（３−ヘキシルチオフェン−２、５−ジイル）（Ｐ３ＨＴ）、ポリ（９、９’−ジオクチルーフルオレン−ｃｏ−ビチオフェン）（Ｆ８Ｔ２）、一般的にＮ型半導体とされる７，７，８，８，−テトラシアノキノジメタン（ＴＣＮＱ）、３，４，９，１０−ペリレンテトラカルボン酸二無水物（ＰＴＣＤＡ）、１，４，５，８，−ナフタレンテトラカルボン酸二無水物（ＮＴＣＤＡ）、Ｎ，Ｎ’−ジオクチルー３，４，９，１０−ペリレンテトラカルボン酸ジイミド（ＰＴＣＤＩ−Ｃ８Ｈ）、銅ヘキサデカフルオロフタロシアニン （Ｆ１６ＣｕＰｃ）、Ｎ，Ｎ’−２，２，３，３，４，４，５，５，６，６，７，７，７−ジ１５フッ化ヘキシル−１、４、５、８−ナフタレンテトラカルボン酸ジイミド（ＮＴＣＤＩ−Ｃ８Ｆ）、３’，４’−ジブチル−５，５’’−ビス（ジシアノメチレン）−５、５’’−ジヒドロ−２，２’：５’，２’’−テルチオフェン）（ＤＣＭＴ）、メタノフラーレン［６，６］−フェニルＣ６１酪酸メチルエステル（ＰＣＢＭ）等がある。なお、有機半導体においてＰ型やＮ型の特性はその物質固有のものでは無く、キャリアを注入する電極との関係や注入の際の電界の強度に依存し、どちらになりやすいという傾向はあるもののＰ型半導体としてもＮ型半導体としても使用することができる。なお、本実施の形態においては、Ｐ型半導体がより好ましい。
これらの有機半導体材料は、蒸着法やスピンコート法、液滴吐出法などの方法により成膜することができる。
次に、半導体層２１３の上に密着性や界面の化学安定性を向上させるためバッファ層２１４を形成する。バッファ層２１４としては導電性を有する有機材料（電子受容性を示す有機化合物、例えば７，７，８，８−テトラシアノキノジメタン（ＴＣＮＱ）、２，３，５，６−テトラフルオロ−７，７，８，８−テトラシアノキノジメタン（Ｆ４−ＴＣＮＱ）等）、または有機化合物と金属酸化物の複合材料を用いればよい。なお、バッファ層２１４は必要がなければなくともよい。
次に、バッファ層２１４上にソース電極及びドレイン電極２１５を形成する。ソース電極及びドレイン電極２１５に使用する材料は、特に限定されるものではないが、金、白金、アルミニウム、タングステン、チタン、銅、タンタル、ニオブ、クロム、ニッケル、コバルト、マグネシウムなどの金属及びそれらを含む合金を用いることができる。また、ソース電極及びドレイン電極２１５に使用する他の材料としては、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン、ポリジアセチレンなどの導電性高分子化合物等が挙げられる。なお、ソース電極及びドレイン電極２１５の形成方法は半導体層２１３が分解しないようなものであれば特に限定は無く、スパッタリング法や蒸着法などにより成膜した後、エッチングするなどの方法により所望の形状に加工し作製すればよい。また、導電物を含む液滴を用いてインクジェット法等によってソース電極及びドレイン電極２１５を形成してもよい。以上の工程で有機トランジスタ２２７が作製できる。
また、半導体層２１３の下面に接して、ポリイミド、ポリアミック酸、ポリビニルフェニールなど有機絶縁材料を成膜しても良い。このような構成により、有機半導体材料の配向をさらに高めるほか、ゲート絶縁膜２１２と半導体層２１３との密着性をさらに向上することができる。
続いて、有機トランジスタ２２７を用いた発光装置の作製方法について説明する。
次に、有機トランジスタ２２７を覆う層間絶縁膜２２８を形成する。次に、層間絶縁膜２２８を選択的にエッチングしてソース電極及びドレイン電極２１５の一方に達するコンタクトホールを形成する。次に、ソース電極及びドレイン電極２１５の一方に電気的に接続する第１の電極２１０を形成する。次に、第１の電極２１０の端部を覆う隔壁２２１を形成する。隔壁２２１は絶縁材料を用いて形成されており、隣接して複数配置される第１の電極２１０の間を絶縁する機能を果たしている。
次に、第１の電極２１０のうち、隔壁２２１と接していない領域上に発光層２２２を形成する。発光層２２２に用いる材料として、有機化合物の単層もしくは積層、或いは無機化合物の単層もしくは積層で用いる場合が多いが、本明細書においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。発光素子中の各層については積層法を限定するものではない。積層が可能ならば、真空蒸着法やスピンコート法、インクジェット法、ディップコート法など、どの様な手法を選んでも良いものとする。
次に、発光層２２２上に第２の電極２２３を形成する。第１の電極２１０と、第２の電極２２３と、発光層２２２とが重なる箇所で発光素子を構成する。なお、この発光素子は、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる有機化合物を含む層或いは無機化合物を含む層（以下、ＥＬ層と記す）と、陽極と、陰極とを有している。特にＺｎＳ：Ｍｎの無機薄膜を用いた無機ＥＬと、有機蒸着薄膜を用いた有機ＥＬは明るく、高効率のＥＬ発光を示しディスプレイへの応用に適している。なお、発光素子の構成について特に限定はない。
次に、第２の電極２２３上に保護膜２２４を形成する。なお、必要でなければ、保護膜２２４はなくともよい。
次に、保護膜２２４上に接着層２２６で可撓性基板２２５を固定する。封止を強化するために、図示しないが接着層２２６を囲むようにシール材を配置してもよい。ここまでの工程が終了した段階での断面工程図を図２（Ｂ）に示す。
次に、基板１００から、非金属無機膜１０３、有機化合物膜１０４、有機トランジスタ２２７、発光素子、及び可撓性基板２２５を含む積層体２２９を剥離する。図２（Ｃ）では酸化モリブデン膜１０２と非金属無機膜１０３の界面で分離する図を示している。なお、剥離した後、必要に応じて非金属無機膜１０３を除去してもよい。
なお、有機化合物膜１０４、有機トランジスタ２２７、及び可撓性基板２２５を含む積層体２２９に複数の発光装置が含まれる場合、当該積層体を分断して、複数の発光装置を切り出してもよい。このような工程により、一度の剥離工程により複数の発光装置２３０を作製することができる。
以上の工程で有機トランジスタを用いたアクティブマトリクス型の発光装置２３０を作製できる。例えば、蒸着法で形成された発光層は密着性が弱いが、酸化モリブデン膜近傍を用いた本発明の剥離法を用いる場合、蒸着法で形成された発光層を用いても、酸化モリブデン膜近傍（本実施の形態では酸化モリブデン膜１０２と非金属無機膜１０３の界面）で剥離できる。本実施の形態の発光装置は、薄型であり可撓性を有する。また、酸化モリブデン膜及び薄膜トランジスタの間に有機化合物膜を設けることで、当該有機化合物膜を発光装置の支持部材として機能させることが可能である。このため、発光装置を支持するための支持基板を必要以上に設けなくともよく、コスト削減が可能である。
また、図２（Ｃ）に示した有機トランジスタ２２７の構造に限定されず、図１５（Ａ）、または図１５（Ｂ）に示す構造としてもよい。
図１５（Ａ）はボトムコンタクト型構造と呼ばれる構造である。なお、図２と共通の部分には同じ符号を用いる。ボトムコンタクト型構造を用いた場合、ソース配線及びドレイン配線の微細加工を施すためにフォトリソグラフィなどの工程を容易に用いることができる。そのため、有機トランジスタの構造はその長所、短所に合わせて適宜選択すれば良い。
基板１００上には、モリブデン膜１０１、酸化モリブデン膜１０２、非金属無機膜１０３、有機化合物膜１０４、及び無機絶縁膜１０５を積層する。無機絶縁膜１０５にゲート電極２５１を形成する。ゲート電極２５１に用いる材料は、特に限定は無く、たとえば、金、白金、アルミニウム、タングステン、チタン、銅、モリブデン、タンタル、ニオブ、クロム、ニッケル、コバルト、マグネシウムなどの金属及びそれらを含む合金、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン、ポリジアセチレン、不純物をドープしたポリシリコンなどの導電性高分子化合物等が挙げられる。ゲート電極２５１の形成方法は特に限定は無く、スパッタリング法や蒸着法などにより成膜した後、エッチングするなどの方法により所望の形状に加工し作製すればよい。また、導電物を含む液滴を用いてインクジェット法等により形成してもよい。
次に、ゲート電極２５１を覆うゲート絶縁膜２５２を形成する。ゲート絶縁膜２５２は、酸化珪素、窒化珪素、酸窒化珪素などの無機絶縁材料を用いる。なお、これらのゲート絶縁膜２５２はディップ法、スピンコート法、液滴吐出法などの塗布法や、ＣＶＤ法、スパッタリング法などの方法によって成膜することができる。このゲート絶縁膜２５２に対し、高密度プラズマを用いて窒化及び／または酸化処理を行ってもよい。高密度プラズマ窒化を行うことで、より高い濃度の窒素を含有する窒化珪素膜を得ることも可能である。高密度プラズマは、高い周波数のマイクロ波、たとえば２．４５ＧＨｚを使うことによって生成される。このような高密度プラズマを用い、酸素（もしくは酸素を含むガス）や窒素（もしくは窒素を含むガス）などをプラズマ励起によって活性化し、これらを絶縁膜と反応させる。低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプラズマダメージが少なく欠陥が少ない膜を形成することができる。また、高密度プラズマを用いると、ゲート絶縁膜２５２の表面の粗さが小さくできるため、キャリア移動度を大きくすることができる。さらに、ゲート絶縁膜２５２上に形成される半導体層を構成する有機半導体材料の配向がそろいやすくなる。
次に、ゲート絶縁膜２５２上にソース電極及びドレイン電極２１５を形成する。次に、ソース電極及びドレイン電極２１５の間に半導体層２１３を形成する。半導体層２１３は、上述した図２（Ｂ）に示した半導体層２１３と同じ材料を用いることができる。
また、図１５（Ｂ）の構造について説明する。図１５（Ｂ）はトップゲート型構造と呼ばれる構造である。
基板１００上には、モリブデン膜１０１、酸化モリブデン膜１０２、非金属無機膜１０３、有機化合物膜１０４、及び無機絶縁膜１０５を積層する。無機絶縁膜１０５上にソース電極及びドレイン電極４１４、４１５を形成する。次に、ソース電極及びドレイン電極４１４、４１５の間に半導体層４１３を形成する。次に、半導体層４１３とソース電極及びドレイン電極４１４、４１５とを覆うゲート絶縁膜４４２を形成する。次に、ゲート絶縁膜４４２上にゲート電極４４１を形成する。ゲート電極４４１は、ゲート絶縁膜４４２を介して半導体層４１３と重なる。
このように様々な有機トランジスタの構造としても、本発明により、剥離を行うことができる。例えば、塗布法で形成された半導体層は、密着性が弱いが、酸化モリブデン膜近傍を用いた本発明の剥離法を用いる場合、塗布法で形成された半導体層を用いても、モリブデン膜近傍（本実施の形態では酸化モリブデン膜１０２と非金属無機膜１０３の界面）で剥離できる。
また、有機トランジスタに代えて、スパッタリング法やＰＬＤ法で作製されるＺｎＯや亜鉛ガリウムインジウムの酸化物を半導体層に用いたトランジスタを用いることもできる。その場合、図１５（Ａ）や図１５（Ｂ）の構造を適用することができる。また、ＺｎＯや亜鉛ガリウムインジウムの酸化物を半導体層に用いる場合にはゲート絶縁膜をアルミニウムやチタンを含む酸化物とすることが好ましい。このようにプラズマが基板に照射されるプロセスを有するトランジスタを形成する際にも本発明は有用であり、プラズマに耐えうる基板上にトランジスタを形成した後、プラズマへの耐久性の低い可撓性基板を貼り付け、剥離することで発光装置を作製することができる。
なお、発光装置の機械強度が低い場合には、剥離した面に接着層用いて可撓性基板を固定してもよい。その場合は、温度変化によらず基板間隔を維持するため、可撓性基板２２５と同じ熱膨張係数の可撓性基板を用いることが好ましい。
また、本実施の形態は実施の形態１と自由に組み合わせることができる。例えば、実施の形態１に示したアモルファス薄膜トランジスタに代えて実施の形態２に示した有機トランジスタを用いて液晶表示装置を作製することができる。また、実施の形態２に示した有機トランジスタに代えて実施の形態１に示したアモルファス薄膜トランジスタを用いて発光装置を作製することもできる。
（実施の形態３）
ここでは可撓性基板にパッシブマトリクス型の発光装置を作製する例を図５乃至図９を用いて説明する。
パッシブマトリクス型（単純マトリクス型）発光装置は、ストライプ状（帯状）に並列された複数の陽極と、ストライプ状に並列された複数の陰極とが互いに直交するように設けられており、その交差部に発光層或いは蛍光層が挟まれた構造となっている。従って、選択された（電圧が印加された）陽極と選択された陰極との交点にあたる画素が点灯することになる。
図５（Ａ）は、発光素子の第２の電極５１６に可撓性基板を貼り付ける前における画素部の上面図を示す図であり、図５（Ａ）中の鎖線Ａ−Ａ’で切断した断面図が図５（Ｂ）であり、鎖線Ｂ−Ｂ’で切断した断面図が図５（Ｃ）である。
基板１００上には、実施の形態２と同様に、モリブデン膜１０１、酸化モリブデン膜１０２、非金属無機膜１０３、有機化合物膜１０４、及び無機絶縁膜１０５を積層する。無機絶縁膜１０５上には、ストライプ状に複数の第１の電極５１３が等間隔で配置されている。また、第１の電極５１３上には、各画素に対応する開口部を有する隔壁５１４が設けられ、開口部を有する隔壁５１４は絶縁材料（感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜））で構成されている。なお、各画素に対応する開口部が発光領域５２１となる。
開口部を有する隔壁５１４上に、第１の電極５１３と交差する互いに平行な複数の逆テーパ状の隔壁５２２が設けられる。逆テーパ状の隔壁５２２はフォトリソグラフィ法に従い、未露光部分がパターンとしてポジ型感光性樹脂を用い、パターンの下部がより多くエッチングされるように露光量または現像時間を調節することによって形成する。
また、平行な複数の逆テーパ状の隔壁５２２を形成した直後における斜視図を図６に示す。
逆テーパ状の隔壁５２２の高さは、発光層を含む積層膜及び導電膜の膜厚より大きく設定する。図６に示す構成を有する基板に対して発光層を含む積層膜と、導電膜とを積層形成すると、図５に示すように電気的に独立した複数の領域に分離され、発光層を含む積層膜５１５Ｒ、５１５Ｇ、５１５Ｂと、第２の電極５１６とが形成される。第２の電極５１６は、第１の電極５１３と交差する方向に伸長する互いに平行なストライプ状の電極である。なお、逆テーパ状の隔壁５２２上にも発光層を含む積層膜及び導電膜が形成されるが、発光層を含む積層膜５１５Ｒ、５１５Ｇ、５１５Ｂ、及び第２の電極５１６とは分断されている。
ここでは、発光層を含む積層膜５１５Ｒ、５１５Ｇ、５１５Ｂを選択的に形成し、３種類（Ｒ、Ｇ、Ｂ）の発光が得られるフルカラー表示可能な発光装置を形成する例を示している。発光層を含む積層膜５１５Ｒ、５１５Ｇ、５１５Ｂはそれぞれ互いに平行なストライプパターンで形成されている。
また、全面に同じ発光色を発光する発光層を含む積層膜を形成し、単色の発光素子を設けてもよく、モノクロ表示可能な発光装置、或いはエリアカラー表示可能な発光装置としてもよい。また、白色発光が得られる発光装置と、カラーフィルタと組み合わせることによってフルカラー表示可能な発光装置としてもよい。
次に、ＦＰＣなどを実装した発光モジュールの上面図を図７に示す。
なお、本明細書中における発光装置とは、画像表示デバイス、発光デバイス、もしくは光源（照明装置含む）を指す。また、発光装置にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または発光素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て発光装置に含むものとする。
図７に示すように画像表示を構成する画素部は、走査線群とデータ線群が互いに直交するように交差している。
図５における第１の電極５１３が図７の走査線６０２に相当し、第２の電極５１６がデータ線６０３に相当し、逆テーパ状の隔壁５２２が隔壁６０４に相当する。データ線６０３と走査線６０２の間には発光層が挟まれており、領域６０５で示される交差部が画素１つ分となる。
なお、データ線６０３は配線端で、導電層８２９、８３０で形成される接続配線６０８と電気的に接続され、接続配線６０８が入力端子６０７を介してＦＰＣ６０９ｂに接続される。また、走査線６０２は入力端子６０６を介してＦＰＣ６０９ａに接続される。
次に、接着層を用いて可撓性基板を固定する。
次に、基板１００から発光素子を剥離する。なお、剥離した後、必要に応じて非金属無機膜１０３を除去してもよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けて映りこみを低減することができる。また、表面の凹凸により反射光を拡散し、ぎらつきを低減できるアンチグレア処理を施すことができる。
以上の工程でフレキシブルなパッシブマトリクス型の発光装置を作製できる。ＦＰＣを実装する際には熱圧着を行うため、硬い基板上で行うことが好ましい。本発明により、ＦＰＣを実装した後に剥離を行うことで、可撓性を有し、薄型の発光装置を作製することができる。
また、図７では、駆動回路を基板上に設けていない例を示したが、以下に駆動回路を有するＩＣチップを実装させた発光モジュールの作製方法の一例を、図８を用いて説明する。
まず、基板１００上に、実施の形態１と同様に、モリブデン膜、酸化モリブデン膜、絶縁膜を積層する。この絶縁膜上に、下層は反射性を有する金属膜、上層は透明な酸化物導電膜とした積層構造を有する走査線６０２（陽極としても機能する）を形成する。同時に接続配線６０８、７０９ａ、７０９ｂ、および入力端子も形成する。
次に、各画素に対応する開口部を有する隔壁を設ける。次に、開口部を有する隔壁（図示しない。）上に、走査線６０２と交差する互いに平行な複数の逆テーパ状の隔壁６０４を設ける。以上に示す工程を終えた段階での上面図を図８（Ａ）に示す。
次に、発光層を含む積層膜と、透明導電膜とを積層形成すると、図８（Ｂ）に示すように電気的に独立した複数の領域に分離され、発光層を含む積層膜と、透明導電膜からなるデータ線６０３とが形成される。透明導電膜からなるデータ線６０３は、走査線６０２と交差する方向に伸長する互いに平行なストライプ状の電極である。
次に、画素部の周辺（外側）の領域に、画素部へ各信号を伝送する駆動回路が形成された走査線側ＩＣ７０６、データ線側ＩＣ７０７をＣＯＧ方式によりそれぞれ実装する。ＣＯＧ方式以外の実装技術としてＴＣＰやワイヤボンディング方式を用いて実装してもよい。ＴＣＰはＴＡＢテープにＩＣを実装したものであり、ＴＡＢテープを素子形成基板上の配線に接続してＩＣを実装する。走査線側ＩＣ７０６、およびデータ線側ＩＣ７０７は、シリコン基板を用いたものであってもよいし、ガラス基板、石英基板もしくはプラスチック基板上に薄膜トランジスタで駆動回路を形成したものであってもよい。また、片側に一つのＩＣを設けた例を示しているが、片側に複数個に分割して設けても構わない。
なお、データ線６０３は配線端で接続配線６０８と電気的に接続され、接続配線６０８がデータ線側ＩＣ７０７と接続される。これはデータ線側ＩＣ７０７を逆テーパ状の隔壁６０４上に設けることが困難だからである。
以上のような構成で設けられた走査線側ＩＣ７０６は接続配線７０９ａを介してＦＰＣ７１１ａに接続される。また、データ線側ＩＣ７０７は接続配線７０９ｂを介してＦＰＣ７１１ｂに接続される。
さらに、ＩＣチップ７１２（メモリチップ、ＣＰＵチップ、電源回路チップなど）を実装して集積化を図っている。
次に、ＩＣチップ７１２を覆うように、接着層を用いて可撓性基板を固定する。
次に、基板１００から発光素子を剥離する。なお、剥離した後、必要に応じて非金属無機膜１０３を除去してもよい。このときの図８（Ｂ）の鎖線Ｃ−Ｄで切断した断面構造の一例を図９に示す。
走査線６０２は２層の積層構造であり、下層８１２は反射性を有する金属膜であり、上層８１３は透明な酸化物導電膜である。上層８１３は仕事関数の高い導電膜を用いることが好ましく、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物や酸化インジウムに酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明導電材料、もしくはこれらを組み合わせた化合物を含む膜を用いることができる。また、下層８１２は、Ａｇ膜、Ａｌ膜、またはＡｌ合金膜を用いる。
隣り合う走査線同士を絶縁化するための隔壁５１４は樹脂で形成されており、隔壁で囲まれた領域が発光領域と対応して同一面積になっている。
データ線６０３（陰極）は、走査線６０２（陽極）と交差するように形成されている。データ線６０３（陰極）は、ＩＴＯや、Ｓｉ元素を含むインジウム錫酸化物や、酸化インジウムに酸化亜鉛（ＺｎＯ）を混合したＩＺＯなどの透明導電膜を用いる。本実施の形態では、発光が可撓性基板８２０を通過する上方射出型の発光装置の例であるのでデータ線６０３は透明であることが重要である。
また、発光層を有する積層膜８１５を挟んで走査線とデータ線の交点に位置する発光素子を複数配置した画素部、端子部、及び周辺部には、接着層８１７で可撓性基板８２０が貼り付けられる。接着層８１７としては、紫外線硬化樹脂、熱硬化樹脂、シリコーン樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、フェノール樹脂、ＰＶＣ（ポリビニルクロライド）、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることが可能である。
端子部には接続配線７０９ｂが形成され、この部分で外部回路と接続するＦＰＣ７１１ｂ（フレキシブルプリント配線板）を貼り合わせる。接続配線７０９ｂは、反射性を有する金属膜８２７と、透明な酸化物導電膜８２６と、第２の電極から延在した酸化導電膜との積層で構成しているが、特に限定されない。
ＦＰＣ７１１ｂを実装する方法は異方導電性材料もしくはメタルバンプを用いた接続方法またはワイヤボンディング方式を採用することができる。図９では異方性導電接着材８３１を用いて接続を行っている。
また、画素部の周辺には、画素部へ各信号を伝送する駆動回路が形成されたデータ線側ＩＣ７０７を異方導電性材料８２４、８２５により電気的に接続している。また、カラー表示に対応した画素部を形成するためには、ＸＧＡクラスでデータ線の本数が３０７２本であり走査線側が７６８本必要となる。このような数で形成されたデータ線及び走査線は画素部の端部で数ブロック毎に区分して引出線を形成し、ＩＣの出力端子のピッチに合わせて集める。
以上の工程で外側に非金属無機膜１０３が形成された有機化合物膜１０４と可撓性基板８２０で封止され、ＩＣチップが実装された発光モジュールを作製できる。ＩＣチップを実装する際には熱圧着を行うため、硬い基板上で行うことが好ましく、本発明により、ＩＣチップを実装した後に剥離を行って、発光装置を作製することができる。
（実施の形態４）
本実施の形態では、無線チップとして機能する半導体装置を作製する形態を示す。本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信する電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。
また、データの伝送に用いるアンテナは２通りの設け方があり、１つは複数の素子および記憶素子が設けられた半導体部品（以下、素子基板と示す。）に端子部を設け、別の基板に設けられたアンテナを当該端子部に接続して設ける場合、もう１つは、複数の半導体素子、受動素子等が設けられた素子基板上にアンテナを作りこむ場合がある。
別の基板に設けられたアンテナを素子基板の端子部に接続して、アンテナを設ける場合の作製方法を以下に示す。
まず、実施の形態１と同様に、図１０（Ａ）に示すように、基板１００上にモリブデン膜１０１を形成し、モリブデン膜１０１上に酸化モリブデン膜１０２を形成し、酸化モリブデン膜１０２上に非金属無機膜１０３を形成し、非金属無機膜１０３上に有機化合物膜１０４を形成する。なお、必要であれば、実施の形態１に示すように、有機化合物膜１０４上に無機絶縁膜１０５を形成してもよい。
次に、図１０（Ｂ）に示すように、有機化合物膜１０４上にアンテナとして機能する導電層９０４を形成する。アンテナとして機能する導電層９０４は、金、銀、銅等の導電体を有する液滴やペーストを液滴吐出法（インクジェット法、ディスペンス法など）により吐出し、乾燥焼成して形成する。液滴吐出法によりアンテナとして機能する導電層９０４を形成することで、工程数の削減が可能であり、それに伴うコスト削減が可能である。また、スクリーン印刷法を用いて導電層９０４を形成してもよい。スクリーン印刷法を用いる場合、アンテナとして機能する導電層９０４の材料としては、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷する。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電層９０４の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。また、上述した材料以外にも、セラミックやフェライト等をアンテナに適用してもよい。
スクリーン印刷法や液滴吐出法を用いてアンテナを作製する場合、所望の形状に形成した後、焼成を行う。この焼成温度は、２００℃〜３００℃である。２００℃未満でも焼成は可能であるが、２００℃未満の場合、アンテナの導電性が確保できないばかりかアンテナの通信距離までも短くなってしまう恐れがある。これらの点を考慮するとアンテナは、別の基板、即ち耐熱性を有する基板上に形成した後、剥離して素子基板と接続することが好ましい。
また、アンテナは、スクリーン印刷法の他にもグラビア印刷等を用いてもよいし、メッキ法等を用いて、導電性材料により形成することができる。
次に、図１０（Ｃ）に示すように剥離を行って、基板１００から、非金属無機膜１０３を分離する。本発明の酸化モリブデン膜を用いた剥離方法は比較的弱い力を加えるだけで剥離を行うことができるため、歩留まりが向上する。また、本発明の酸化モリブデン膜近傍を用いた剥離方法は、５００℃以上の熱処理を必要とせず、比較的弱い力を加えるだけなので、剥離の際に有機化合物膜１０４の変形が抑えられ、導電層９０４へのダメージも少なくすることができる。なお、剥離工程の後、必要に応じて非金属無機膜１０３を除去してもよい。
次に、図１０（Ｄ）に示すように有機化合物膜１０４において導電層９０４が設けられている面に素子基板９０７を配置する。異方性導電材料を用いて圧着することで素子基板の端子部と導電層９０４との電気的な導通をとる。
なお、図１０においては、基板１００から導電層９０４を含む積層体を剥離した後、導電層９０４と素子基板９０７とを接続したが、その代わりに、導電層９０４を焼成し、導電層９０４に素子基板９０７を接続した後、基板１００から導電層９０４を含む積層体を剥離しても良い。
また、導電層９０４を含む積層体に複数のアンテナとして機能する導電層が形成される場合、当該積層体を分断し、アンテナとして機能する導電層９０４を有する複数の積層体を形成した後、当該導電層９０４に素子基板を接続してもよい。
また、図１０（Ｄ）では有機化合物膜１０４に比較して小さい面積の素子基板９０７を設けた例を示したが、特に限定されず、有機化合物膜１０４とほぼ同じ面積の素子基板を設けてもよいし、有機化合物膜１０４よりも大きな面積の素子基板を設けてもよい。
以上の工程により、ＩＣタグとして機能する半導体装置が完成する。上記半導体装置は、薄型であり可撓性を有する。また、酸化モリブデン膜及びアンテナとして機能する導電層の間に有機化合物膜を設けることで、当該有機化合物膜を半導体装置の支持部材として機能させることが可能である。このため、半導体装置を支持するための支持基板を必要以上に設けなくともよく、コスト削減が可能である。
なお、最後に、保護のため、素子基板９０７を覆うように、有機化合物膜１０４と、もう一枚の可撓性基板を貼り付けてもよい。
次に、素子および記憶素子が設けられた素子基板上にアンテナを形成して、無線チップとして機能する半導体装置を作製する方法について、図３を用いて説明する。
実施の形態１と同様に、図３（Ａ）に示すように、基板１００上にモリブデン膜１０１を形成し、モリブデン膜１０１上に、酸化モリブデン膜１０２を形成し、酸化モリブデン膜１０２上に非金属無機膜１０３を形成し、非金属無機膜１０３上に有機化合物膜１０４を形成し、有機化合物膜１０４上に無機絶縁膜１０５を形成する。
次に、無機絶縁膜１０５上に非晶質半導体膜を形成する。非晶質半導体膜は実施の形態１に示す非晶質半導体膜１０８と同様に形成する。ここでは、プラズマＣＶＤ法により、厚さ１０ｎｍ以上１００ｎｍ以下、好ましくは２０ｎｍ以上８０ｎｍ以下の非晶質珪素膜を形成する。
次に、非晶質半導体膜にレーザビーム３０２を走査して、結晶性半導体膜を形成する。図３（Ａ）においては、非晶質半導体膜３０１にレーザビームを走査するレーザーアニール法により結晶性半導体膜３０３を形成する例を示している。
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のレーザを用いることができる。また、レーザ波長は、半導体膜に効率よくレーザビームが吸収されるように可視〜紫外領域（８００ｎｍ以下）、好ましくは紫外領域（４００ｎｍ以下）とする。レーザ発振器としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、ＸｅＦ等のエキシマレーザ発振器、Ｎ２、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３、ＳｃＯ３、Ｌｕ２Ｏ３、Ｙ２Ｏ３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ、Ｙｂ、又はＴｍをドープした結晶を使った固体レーザ発振器、ヘリウムカドミウム発振器等の金属蒸気レーザ発振器等を用いることができる。なお、固体レーザ発振器においては、基本波の第３高調波〜第５高調波を適用するのが好ましい。レーザ光は光学系により集光して利用するが、例えば線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宜選択するものであるが、その一例としてレーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００ｍＪ／ｃｍ２（代表的には３００〜４００ｍＪ／ｃｍ２）とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして結晶性半導体膜を形成することができる。
ここでは、エキシマレーザビームを非晶質珪素膜に照射して結晶性珪素膜を形成する。
なお、非晶質半導体膜から水素が噴出するのを防ぐため、非晶質珪素膜にレーザビームを照射する前に、結晶化するためのレーザビームより弱いエネルギーのレーザビームを照射して、非晶質珪素膜中の水素を除去することが好ましい。
次に、結晶性半導体膜３０３を選択的にエッチングして半導体層３２１、３２２を形成する。ここでは、結晶性半導体膜のエッチング方法としては、ドライエッチング、ウェットエッチング等を用いることができる。ここでは、結晶性半導体膜上にレジストを塗布した後、露光及び現像を行ってレジストマスクを形成する。次に、レジストマスクを用いてＳＦ６：Ｏ２の流量比を４：１５としたドライエッチング法により、結晶性半導体膜を選択的にエッチングする。この後、レジストマスクを除去する。
次に、半導体層３２１、３２２上にゲート絶縁膜３２３を形成する。ゲート絶縁膜３２３は、窒化珪素、酸素を含む窒化珪素、酸化珪素、窒素を含む酸化珪素等の単層又は積層構造で形成する。ここでは、厚さ１１５ｎｍの窒素を含む酸化珪素をプラズマＣＶＤ法により形成する。
次にゲート電極３２４、３２５を形成する。ゲート電極３２４、３２５は、金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などを用いることができる。また、金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第１の層と当該金属から成る第２の層とを積層させた構造としても良い。また、液滴吐出法を用いて微粒子を含むペーストをゲート絶縁膜上に吐出し、乾燥・焼成して形成することができる。また、ゲート絶縁膜上に、微粒子を含むペーストを印刷法により印刷し、乾燥・焼成して形成することができる。微粒子の代表例としては、金、銅、金と銀の合金、金と銅の合金、銀と銅の合金、金と銀と銅の合金のいずれかを主成分とする微粒子でもよい。ここでは、ゲート絶縁膜３２３上に、膜厚３０ｎｍｍの窒化タンタル膜及び、膜厚３７０ｎｍのタングステン膜をスパッタリング法により形成した後、フォトリソグラフィ工程により形成したレジストマスクを用いて窒化タンタル膜、及びタングステン膜を選択的にエッチングして、窒化タンタル膜の端部がタングステン膜の端部より外側に突き出した形状のゲート電極３２４、３２５を形成する。
次に、ゲート電極３２４、３２５をマスクとして、半導体層３２１、３２２にそれぞれｎ型を付与する不純物元素及びｐ型を付与する不純物元素を添加して、ソース領域及びドレイン領域３２６〜３２９を形成する。また、ゲート電極３２４、３２５の一部に重複する低濃度不純物領域３３１〜３３４を形成する。ここでは、ソース領域及びドレイン領域３２６〜３２９、及び低濃度不純物領域３３１〜３３４に、ｎ型を付与する不純物元素であるリンをドーピングする。
この後、半導体膜に添加した不純物元素を活性化してもよい。ここでは、レーザビームを照射して不純物の活性化をしてもよい。以上の工程により、薄膜トランジスタ３２０ａ、３２０ｂを形成する。なお、薄膜トランジスタ３２０ａ、３２０ｂとしてはｎチャネル型の薄膜トランジスタを形成する。また、図示しないが、ｐチャネル型の薄膜トランジスタ及びｎチャネル型の薄膜トランジスタにより駆動回路を構成する。
次に、薄膜トランジスタ３２０ａ、３２０ｂのゲート電極及び配線を絶縁化する層間絶縁膜を形成する。ここでは、層間絶縁膜として酸化珪素膜３３５ａ、窒化珪素膜３３５ｂ、及び酸化珪素膜３３５ｃを積層して形成する。また、層間絶縁膜の一部である酸化珪素膜３３５ｃ上に薄膜トランジスタ３２０ａ、３２０ｂのソース領域及びドレイン領域３２６〜３２９に接続する配線３３６〜３３９を形成する。ここでは、スパッタリング法により、Ｔｉ膜１００ｎｍ、Ａｌ膜３３３ｎｍ、Ｔｉ膜１００ｎｍを連続した後、フォトリソグラフィ工程によって形成したレジストマスクを用いて選択的にエッチングして、配線３３６〜３３９を形成する。その後、レジストマスクを除去する。
次に、薄膜トランジスタ３２０ｂに接続する配線３３９上にアンテナとして機能する導電層３１３を形成する。アンテナとして機能する導電層３１３は、図１０に示すアンテナとして機能する導電層９０４と同様に形成することができる。また、スパッタリング法により導電層を形成した後、フォトリソグラフィ工程により形成したマスクで選択的に導電層をエッチングして、アンテナとして機能する導電層３１３を形成することができる。
この後、アンテナとして機能する導電層３１３及び層間絶縁膜上にパッシベーション膜３１４を形成してもよい。パッシベーション膜３１４を形成することで、アンテナとして機能する導電層３１３や薄膜トランジスタ３２０ａ、３２０ｂが外部の水分や酸素、不純物により汚染されるのを回避することができる。パッシベーション膜３１４としては、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、ＤＬＣ（ダイヤモンドライクカーボン）、炭化窒素等で形成する。
次に、図３（Ｃ）に示すように、パッシベーション膜３１４上に接着層３４１を用いて可撓性基板３４２を固定する。
次に、基板１００から、非金属無機膜１０３、有機化合物膜１０４、薄膜トランジスタ３２０ａ、３２０ｂ、アンテナとして機能する導電層３１３、及び可撓性基板３４２を含む積層体３４３を剥離する。酸化モリブデン膜は脆いため、比較的弱い力で積層体を基板から剥離することができる。なお、剥離した後、必要に応じて非金属無機膜１０３を除去してもよい。
なお、非金属無機膜１０３、有機化合物膜１０４、薄膜トランジスタ３２０ａ、３２０ｂ、アンテナとして機能する導電層３１３、及び可撓性基板３４２を含む積層体３４３に複数の半導体装置が含まれる場合、当該積層体を分断して、複数の半導体装置を切り出してもよい。このような工程により、一度の剥離工程により複数の半導体装置を作製することができる。
以上の工程により、ＩＣタグとして機能する半導体装置３４４が完成する。本実施の形態の半導体装置は、薄型であり可撓性を有する。また、酸化モリブデン膜及び薄膜トランジスタの間に有機化合物膜を設けることで、当該有機化合物膜を半導体装置の支持部材として機能させることが可能である。このため、半導体装置を支持するための支持基板を必要以上に設けなくともよく、コスト削減が可能である。
ここでは、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式（例えば１３．５６ＭＨｚ帯）を適用する。磁界密度の変化による電磁誘導を利用するため、図１０（Ｄ）では、アンテナとして機能する導電層の上面形状を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテナ）に形成しているが特に形状は限定されない。
また、半導体装置における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用することもできる。その場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよい。有機化合物膜１０４上に形成された、アンテナとして機能する導電層９１２、集積回路を有するチップ状の半導体装置９１３の例を図１１（Ａ）〜（Ｄ）に一例を示す。例えば、アンテナとして機能する導電層の上面形状を線状（例えば、ダイポールアンテナ（図１１（Ａ）参照））、平坦な形状（例えば、パッチアンテナ（図１１（Ｂ）参照））またはリボン型の形状（図１１（Ｃ）、（Ｄ）参照）等に形成することができる。また、アンテナとして機能する導電層の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
また、以上の工程により得られた半導体装置の構成について、図１２（Ａ）を参照して説明する。図１２（Ａ）に示すように、本発明で得られる半導体装置１１２０は、非接触でデータを交信する機能を有し、電源回路１１１１、クロック発生回路１１１２、データ復調又は変調回路１１１３、他の回路を制御する制御回路１１１４、インターフェイス回路１１１５、記憶回路１１１６、データバス１１１７、アンテナ１１１８、センサ１１２１、センサ回路１１２２を有する。
電源回路１１１１は、アンテナ１１１８から入力された交流信号を基に、半導体装置１１２０の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１１１２は、アンテナ１１１８から入力された交流信号を基に、半導体装置１１２０の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調又は変調回路１１１３は、通信機１１１９と交信するデータを復調又は変調する機能を有する。制御回路１１１４は、記憶回路１１１６を制御する機能を有する。アンテナ１１１８は、電波の送受信を行う機能を有する。通信機１１１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
記憶回路１１１６は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子を有することを特徴とする。なお、記憶回路１１１６は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、ＤＲＡＭ、ＳＲＡＭ、ＦｅＲＡＭ、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュメモリから選択される１つ又は複数に相当する。
センサ１１２１は抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。センサ回路１１２２はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して制御回路１１１４に信号を出力する。
本実施の形態は、実施の形態１や実施の形態２と自由に組み合わせることができる。例えば、実施の形態１や実施の形態２で得られる薄膜トランジスタを用いて集積回路を形成し、剥離を行った素子基板と、本実施の形態で得られるアンテナが設けられた可撓性基板とを貼り合わせて電気的な導通を行うことができる。
本発明によりプロセッサ回路を有するＩＣタグ（以下、ＩＣチップ、プロセッサチップ、無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置を形成することができる。本発明で得られる半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサ回路を有するＩＣタグ９０を設けることができる（図１３（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、ＩＣタグ９１を設けることができる（図１３（Ｂ）参照）。乗物類とは、自転車等の車両、船舶等を指し、ＩＣタグ９６を設けることができる（図１３（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、ＩＣタグ９３を設けることができる（図１３（Ｄ）参照）。書籍類とは、書物を指し、ＩＣタグ９４を設けることができる（図１３（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指し、ＩＣタグ９５を設けることができる（図１３（Ｆ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回路を有するチップ９７を設けることができる（図１３（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
本発明で得られる半導体装置は、プリント基板への実装、表面への貼着、埋め込み等により、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明で得られる半導体装置を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明で得られる半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
次に、本発明で得られる半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリー２７０５を有する（図１２（Ｂ）参照）。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明で得られる半導体装置を用いることができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリー２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。
上記の通り、本発明で得られる半導体装置は、可撓性基板を用いるため、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。
なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。
（実施の形態５）
ここでは非晶質半導体膜を用いた半導体素子を有する半導体装置を作製する例を、図４を用いて説明する。非晶質半導体膜を用いた半導体素子としては、薄膜トランジスタ、ダイオード、抵抗素子等がある。ここでは、非晶質半導体膜を用いた半導体素子としてダイオードを用いた光電変換素子の例を用いて示す。
実施の形態１と同様に、基板１００上にモリブデン膜１０１を形成し、モリブデン膜１０１上に、酸化モリブデン膜１０２を形成し、酸化モリブデン膜１０２上に非金属無機膜１０３を形成し、非金属無機膜１０３上に有機化合物膜１０４を形成する。ここまでの工程が終了した段階での断面工程図を図４（Ａ）に示す。
次に、有機化合物膜１０４上に無機絶縁膜１０５を形成し、無機絶縁膜１０５上に第一の導電層２４２ａ〜２４２ｃを形成する。次に、第１の導電層２４２ａ〜２４２ｃの一部を露出させるように光電変換層２４３ａ〜２４３ｃを形成する。次に、光電変換層２４３ａ〜２４３ｃ上であり、且つ第１の導電層２４２ａ〜２４２ｃの露出部の一部に第２の導電層２４４ａ〜２４４ｃを形成する。ここでは、第１の導電層２４２ａ、光電変換層２４３ａ、及び第２の導電層２４４ａにより光電変換素子２４１ａを構成する。また、第１の導電層２４２ｂ、光電変換層２４３ｂ、及び第２の導電層２４４ｂにより光電変換素子２４１ｂを構成する。また、第１の導電層２４２ｃ、光電変換層２４３ｃ、及び第２の導電層２４４ｃにより光電変換素子２４１ｃを構成する。なお、光電変換素子２４１ａ〜２４１ｃが直列接続となるように、光電変換素子２４１ａの第２の導電層２４４ａは、第２の光電変換素子２４１ｂの第１の導電層２４２ｂと接するように形成する。また、光電変換素子２４１ｂの第２の導電層２４４ｂは、第３の光電変換素子２４１ｃの第１の導電層２４２ｃと接するように形成する。光電変換素子２４１ｃの第２の導電層２４４ｃは、第４の光電変換素子の第１の導電層と接するように形成する。
有機化合物膜１０４側から光が入射する場合は、第１の導電層２４２ａ〜２４２ｃを、非晶質半導体膜で形成される光電変換層２４３ａ〜２４３ｃとオーム接触が可能であり、且つ透光性を有する導電膜を用いる。代表的には、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）、酸化珪素を含む酸化インジウムスズ等を用いることができる。また、第２の導電層２４４ａ〜２４４ｃとしては、非晶質半導体膜で形成される光電変換層２４３ａ〜２４３ｃとオーム接触が可能な金属膜で形成する。この代表例としては、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、金（Ａｕ）から選ばれた一元素、又は該元素を５０％以上含む合金材料で形成されている。
一方、第２の導電層２４４ａ〜２４４ｃ側から光が入射する場合、第１の導電層２４２ａ〜２４２ｃに、非晶質半導体膜で形成される光電変換層２４３ａ〜２４３ｃとオーム接触が可能な金属膜を用い、第２の導電層２４４ａ〜２４４ｃに非晶質半導体膜で形成される光電変換層２４３ａ〜２４３ｃとオーム接触が可能であり、且つ透光性を有する電極を用いる。
光電変換層２４３ａ〜２４３ｃとしては、非晶質半導体膜を有する半導体層で形成することができる。この代表例としては、非晶質珪素層、非晶質シリコンゲルマニウム層、炭化シリコン層、又はこれらのＰＮ接合層、ＰＩＮ接合層が挙げられる。本実施形態では、ＰＩＮ接合のアモルファスシリコンで光電変換層２４３ａ〜２４３ｃを形成する。
第２の導電層２４４ａ〜２４４ｃ上に接着材２４６を用いて可撓性基板２４５を貼り付けても良い。
次に、基板１００から、非金属無機膜１０３、有機化合物膜１０４、光電変換素子２４１ａ〜２４１ｃ、及び可撓性基板２４５を含む積層体２４７を剥離する。酸化モリブデン膜は脆いため、比較的弱い力で剥離を行うことができる。なお、剥離した後、必要に応じて非金属無機膜１０３を除去してもよい。
なお、非金属無機膜１０３、有機化合物膜１０４、光電変換素子２４１ａ〜２４１ｃ、及び可撓性基板２４５を含む積層体２４７に複数の半導体装置が含まれる場合、当該積層体を分断して、複数の半導体装置を切り出してもよい。このような工程により、一度の剥離工程により複数の半導体装置２４８を作製することができる。
以上の工程で可撓性を有し、薄型な半導体装置を作製することができる。
また、本実施の形態により作製される半導体装置を組み込むことによって、様々な電子機器を作製することができる。電子機器としては、携帯電話、ノート型パーソナルコンピュータ、ゲーム機、カーナビゲーション、携帯オーディオ機器、ハンディＡＶ機器、デジタルカメラやフィルムカメラやインスタントカメラ等のカメラ、室内用エアコン、カーエアコン、換気・空調設備、電気ポット、ＣＲＴ式プロジェクションＴＶ、照明機器、照明設備などが挙げられる。それらの電子機器の具体例を以下に示す。
本実施の形態の光電変換素子を光センサとして機能させ、当該光センサを、ディスプレイ輝度、バックライト照度の最適調整及びバッテリーセーブ用のセンサとして、携帯電話、ノート型パーソナルコンピュータ、デジタルカメラ、ゲーム機、カーナビゲーション、携帯オーディオ機器などに用いることができる。また、本実施の形態の光電変換素子を太陽電池として機能させ、当該太陽電池をバッテリーとしてこれらの電子機器に設けることができる。これらの半導体装置は、小型であり、高集積することが可能であるため、電子機器の小型化を図ることが可能である。
また、本実施の形態の光電変換素子を光センサとして機能させ、当該光センサを、バックライト用ＬＥＤや冷陰極管のＯＮ／ＯＦＦ制御、バッテリーセーブ用のセンサとして、携帯電話キースイッチ、ハンディＡＶ機器に搭載することができる。光センサを搭載することにより、明るい環境ではスイッチをＯＦＦにして、長時間ボタン操作によるバッテリー消耗を軽減することが可能である。本発明の半導体装置は、小型であり、高集積することが可能であるため、電子機器の小型化、及び省消費電力化を図ることが可能である。
また、本実施の形態の光電変換素子を光センサとして機能させ、当該光センサを、フラッシュ調光、絞り制御用センサとしてデジタルカメラやフィルムカメラやインスタントカメラ等のカメラに搭載することが可能である。また、本実施の形態の光電変換素子を太陽電池として機能させ、当該太陽電池をバッテリーとしてこれらの電子機器に設けることができる。これらの半導体装置は、小型であり、高集積することが可能であるため、電子機器の小型化を図ることが可能である。
また、本実施の形態の光電変換素子を光センサとして機能させ、当該光センサを、風量、温度制御用のセンサとして、室内用エアコン、カーエアコン、換気・空調設備に搭載することが可能である。本発明の半導体装置は、小型であり、高集積することが可能であるため、電子機器の小型化を図ることが可能である。省電力化を図ることが可能である。
また、本実施の形態の光電変換素子を光センサとして機能させ、当該光センサを、保温温度制御用のセンサとして電気ポットに搭載することが可能である。本実施の形態の光センサにより、室内消灯後は、保温温度を低く設定することが可能である。また、小型かつ薄型であるため、任意の場所に搭載することが可能であり、この結果省電力化をはかることが可能である。
また、本実施の形態の光電変換素子を光センサとして機能させ、当該光センサを、走査線位置調整用（ＲＧＢ走査線の位置あわせ（Ｄｉｇｉｔａｌ Ａｕｔｏ Ｃｏｎｖｅｒｇｅｎｃｅ））センサとして、ＣＲＴ式プロジェクションＴＶのディスプレイに搭載することが可能である。本発明の半導体装置は、小型であり、高集積することが可能であるため、電子機器の小型化を図ることが可能であり、かつ任意の領域にセンサを搭載することが可能である。また、ＣＲＴ式プロジェクションＴＶの高速自動制御が可能となる。
また、本実施の形態の光電変換素子を光センサとして機能させ、当該光センサを、各種照明機器、照明設備のＯＮ／ＯＦＦ制御用センサとして、家庭用各種照明器具、屋外灯、街路灯、無人公共設備、競技場、自動車、電卓等に用いることができる。本発明のセンサにより、省電力化が可能である。また、本実施の形態の光電変換素子を太陽電池として機能させ、当該太陽電池をバッテリーとしてこれらの電子機器に設けることで、バッテリーの大きさを薄型化することが可能となり、電子機器の小型化を図ることが可能である。
（実施の形態６）
本発明により得られる液晶表示装置や発光装置によって、様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬモジュール）に用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。
その様な電子機器としては、ビデオカメラやデジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１４に示す。
図１４（Ａ）、（Ｂ）はテレビジョン装置である。表示パネルには、画素部のみが形成されて走査線側駆動回路と信号線側駆動回路とが、ＴＡＢ方式により実装される場合と、ＣＯＧ方式により実装される場合と、薄膜トランジスタを形成し、画素部と走査線側駆動回路を基板上に一体形成し信号線側駆動回路を別途ドライバＩＣとして実装する場合、また画素部と信号線側駆動回路と走査線側駆動回路を基板上に一体形成する場合などがあるが、どのような形態としても良い。
その他の外部回路の構成として、映像信号の入力側では、チューナで受信した信号のうち、映像信号を増幅する映像信号増幅回路と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路などからなっている。コントロール回路は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路を設け、入力デジタル信号を複数に分割して供給する構成としても良い。
チューナで受信した信号のうち、音声信号は、音声信号増幅回路に送られ、その出力は音声信号処理回路を経てスピーカーに供給される。制御回路は受信局（受信周波数）や音量の制御情報を入力部から受け、チューナや音声信号処理回路に信号を送出する。
表示モジュールを、図１４（Ａ）、（Ｂ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた表示パネルのことを表示モジュールとも呼ぶ。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、テレビジョン装置を完成させることができる。
図１４（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用パネルで形成し、サブ画面をＥＬ表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。
図１４（Ｂ）は例えば２０〜８０インチの大型の表示部を有するテレビジョン装置であり、筐体２０１０、操作部であるキーボード部２０１２、表示部２０１１、スピーカー部２０１３等を含む。本発明は、表示部２０１１の作製に適用される。図１４（Ｂ）の表示部は、わん曲可能な可撓性基板を用いているので、表示部がわん曲したテレビジョン装置となっている。このように表示部の形状を自由に設計することができるので、所望な形状のテレビジョン装置を作製することができる。
本発明により、簡略な工程で表示装置を形成できるため、コストダウンも達成できる。よって本発明を用いたテレビジョン装置では、大画面の表示部を有しても低いコストで形成できる。
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
また、図１４（Ｃ）は携帯情報端末（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明の剥離方法は表示部３００２、３００３に適用することができる。可撓性基板を用いて携帯情報端末の薄型化及び軽量化を図ることができる。
本実施の形態は、実施の形態１乃至３のいずれか一と自由に組み合わせることができる。
（実施の形態７）
本実施の形態では、実施の形態６に記載の表示部として電気泳動表示装置を用いる例を示す。代表的には図１４（Ｃ）に示す携帯情報端末（電子書籍）の表示部３００２、または表示部３００３に適用する。
電気泳動表示装置（電気泳動ディスプレイ）は、電子ペーパーとも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子と、溶媒とを含むマイクロカプセルを複数有するものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い第１の粒子または第２の粒子が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半減する。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すれば表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態１または２で得られるアクティブマトリクス基板を用いることができる。プラスチック基板に電子インクを直接印刷することも可能であるが、アクティブマトリクス型とした場合、熱や有機溶剤に弱いプラスチック基板上に素子を形成するよりも、ガラス基板上に素子及び電子インクを形成した後、ガラス基板を実施の形態１または実施の形態２に従って剥離することが好ましい。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
本実施の形態は、実施の形態１、２、または６のいずれか一と自由に組み合わせることができる。
本実施例では、本発明の剥離工程前後における、半導体素子の一例である薄膜トランジスタの電流電圧特性の変化を示す。
図１６を用いて本実施例の薄膜トランジスタの作製工程を示す。
図１６（Ａ）に示すように、基板１００上にモリブデン膜１０１を形成し、モリブデン膜１０１上に酸化モリブデン膜１０２を形成し、酸化モリブデン膜１０２上に非金属無機膜１０３を形成し、非金属無機膜１０３上に有機化合物膜１０４を形成し、有機化合物膜１０４上に無機絶縁膜１０５を形成し、無機絶縁膜１０５上に第１の導電膜１５１を形成する。
ここでは、基板１００としては、コーニング社製のガラス基板を用いた。
また、モリブデン膜１０１としては、スパッタリング法により厚さ５０ｎｍのモリブデン膜を形成した。ここでは、モリブデンターゲットを用い、スパッタリングガスとしては、流量３０ｓｃｃｍのアルゴンガスを用い、チャンパー内の圧力を０．４Ｐａとし、電源パワーを１．５ｋＷとした。
また、酸化モリブデン膜１０２は、プラズマＣＶＤ装置のチャンバー内にＮ２Ｏガスを充填し、プラズマを発生させてモリブデン膜１０１表面を酸化して形成した。
また、非金属無機膜１０３は、プラズマＣＶＤ法により、厚さ１００ｎｍの酸窒化珪素膜を形成した。ここでは、原料ガスとして、流量１００ｓｃｃｍのＳｉＨ４及び流量１０００ｓｃｃｍのＮ２Ｏを用い、チャンバー内の圧力を８０Ｐａとし、電源パワーを３００ｋｗとし、成膜温度を２８０℃とした。なお、電源周波数は１３．５６ＭＨｚ、電極間距離２４．５ｍｍ、電極サイズは６０．３ｃｍ×４９．３ｃｍ＝２９７２．８ｃｍ２である。
また、有機化合物膜１０４としては、スピンコーティング法により組成物を塗布し、８０℃で５分加熱したのち、３００℃で３０分加熱して、厚さ１５μｍのポリイミドを形成した。
また、無機絶縁膜１０５としては、プラズマＣＶＤ法により、厚さ５０ｎｍの窒化酸化珪素膜を形成した後、厚さ１００ｎｍの酸化窒化珪素膜を形成した。ここでは、原料ガスとして、流量１５ｓｃｃｍのＳｉＨ４、流量１２００ｓｃｃｍのＨ２、流量１５０ｓｃｃｍのＮＨ３及び流量２０ｓｃｃｍのＮ２Ｏを用い、チャンバー内の圧力を４０Ｐａとし、電源パワーを２５０ｋｗとし、成膜温度を２８０℃とした。なお、電源周波数は１３．５６ＭＨｚ、電極間距離２４．５ｍｍ、電極サイズは６０．３ｃｍ×４９．３ｃｍ＝２９７２．８ｃｍ２である。
第１の導電膜１５１としては、モリブデン膜１０１と同様の条件により、厚さ１００ｎｍのモリブデン膜を形成した。
次に、第１の導電膜１５１の表面改質処理を行った後、撥液膜（図示しない。）を形成し撥液膜にＵＶ光を照射した後、第１のマスク１５２を形成した。
ここでは、第１の導電膜１５１の表面には撥液膜が形成されないため、第１の導電膜の表面を過酸化水素で短時間処理して、第１の導電膜１５１の表面改質処理を行った。また、撥液膜は、第１のマスク１５２の形状を制御するために形成した。撥液膜の表面の表面張力が高いと、その上に吐出される組成物の塗れ性が低く、第１のマスクが分断され、所望の形状とならない恐れがあるため、撥液膜にＵＶ光を照射して撥液膜の表面張力を制御した。ここでは、ヘプタデカフルオロデシルトリメトキシシランを１７０℃で１０分蒸着し、第１の導電膜表面にヘプタデカフルオロデシルトリメトキシシランを吸着させて撥液膜を形成した。
第１のマスク１５２はインクジェット法により組成物を吐出し、１２０℃で３分加熱して、ノボラック樹脂で形成した。
次に、第１のマスク１５２に覆われていない第１の導電膜１５１をエッチングして、図１６（Ｂ）に示すゲート電極１６１を形成した。この後、第１のマスク１５２を除去した。
ここでは、流量５０ｓｃｃｍのＣＦ４及び流量４５ｓｃｃｍのＯ２をエッチングガスとして用い、チャンバー内の圧力を１３．３３Ｐａとし、電源パワー５００Ｗで、第１の導電膜１５１をドライエッチングした。
次に、無機絶縁膜１０５、ゲート電極１６１上にゲート絶縁膜１６２を形成し、ゲート絶縁膜１６２上に非晶質半導体膜１６３を形成し、非晶質半導体膜１６３上にｎ型半導体膜１６４を形成した。
ゲート絶縁膜１６２としては、プラズマＣＶＤ法により厚さ３００ｎｍの窒化珪素膜を形成し、非晶質半導体膜１６３としては、プラズマＣＶＤ法により厚さ１５０ｎｍの非晶質珪素膜を形成し、ｎ型半導体膜１６４としては、プラズマＣＶＤ法により厚さ５０ｎｍのｎ型非晶質珪素膜を形成した。
ここでは、ゲート絶縁膜１６２として形成した窒化珪素膜の成膜条件は、原料ガスとして、流量４０ｓｃｃｍのＳｉＨ４、流量５００ｓｃｃｍのＨ２、流量５５０ｓｃｃｍのＮＨ３及び流量１４０ｓｃｃｍのＮ２Ｏを用い、チャンバー内の圧力を１００Ｐａとし、電源パワーを３７０ｋｗとした。また、非晶質半導体膜１６３として形成した非晶質珪素膜の成膜条件は、原料ガスとして、流量２８０ｓｃｃｍのＳｉＨ４、及び流量３００ｓｃｃｍのＨ２を用い、チャンパー内の圧力を１７０Ｐａとし、電源パワーを６０ｋｗとした。また、ｎ型半導体膜１６４として形成したｎ型非晶質珪素膜の成膜条件は、原料ガスとして、流量１００ｓｃｃｍのＳｉＨ４、及び流量１７０ｓｃｃｍの０．５％ＰＨ３（水素希釈）を用い、チャンパー内の圧力を１７０Ｐａとし、電源パワーを６０ｋｗとした。なお、これらの成膜において、成膜温度を２８０℃とし、電源周波数は１３．５６ＭＨｚ、電極間距離２４．５ｍｍ、電極サイズは６０．３ｃｍ×４９．３ｃｍ＝２９７２．８ｃｍ２である。
次に、ｎ型半導体膜１６４表面に撥液膜（図示しない。）を形成した後、第２のマスク１６５を形成した。なお、ｎ型半導体膜１６４の表面改質処理、撥液膜の形成、及び撥液膜のＵＶ光の照射は、第１の導電膜１５１上における第１のマスク１５２の形成前処理と同様である。
第２のマスク１６５としては、インクジェット法により組成物を吐出し、１２０℃で３分加熱して、ノボラック樹脂で形成した。
次に、第２のマスク１６５を用いてｎ型半導体膜１６４をエッチングして、図１６（Ｃ）に示すｎ型半導体層１７２を形成し、第２のマスク１６５を用いて非晶質半導体膜１６３をエッチングして非晶質半導体層１７１を形成した。
ここでは、流量６０ｓｃｃｍのＣｌ２、流量１０ｓｃｃｍのＣＦ４をエッチングガスとして用い、チャンバー内の圧力を１３．３Ｐａとし、電源パワー７５０Ｗの条件で非晶質半導体膜１６３及びｎ型半導体膜１６４をドライエッチングした。この後、第２のマスク１６５を除去した。
次に、図示しないが第３のマスクをゲート絶縁膜１６２上に形成し、ゲート絶縁膜１６２の一部をエッチングして、ゲート電極１６１の一部を露出するコンタクトホールを形成した。この後、第３のマスクを除去した。
ここでは、流量３５ｓｃｃｍのＣＨＦ３をエッチングガスとして用い、チャンバー内の圧力を３．３３Ｐａとし、電源パワー１０００Ｗでゲート絶縁膜１６２をドライエッチングした。
次に、ゲート電極１６１、ゲート絶縁膜１６２、非晶質半導体層１７１、ｎ型半導体層１７２の露出部に第２の導電膜１７３を形成した。次に、図示しないが、第２の導電膜１７３の表面改質処理を行った後、撥液膜を形成し、撥液膜の表面にＵＶ光を照射した後、第４のマスク１７４、１７５を形成した。なお、第２の導電膜１７３の表面改質処理、撥液膜の形成、及び撥液膜のＵＶ光の照射は、第１の導電膜１５１上における第１のマスク１５２の形成前処理と同様である。
ここでは、第２の導電膜１７３として、第１の導電膜１５１と同様の条件により、厚さ２００ｎｍのモリブデン膜を形成した。また、第４のマスク１７４、１７５としては、第１のマスク１５２と同様の条件により、ノボラック樹脂で形成した。
次に、第４のマスク１７４、１７５を用いて第２の導電膜１７３をエッチングして、図１６（Ｄ）に示すソース電極及びドレイン電極１８１、１８２を形成した。また、図示しないが、ゲート電極１６１に接続する接続配線も形成した。
ここでは、燐酸、酢酸、及び硝酸の混合溶液を用いたウェットエッチングで第２の導電膜１７３をエッチングした。この後、第４のマスク１７４、１７５を除去した。
次に、ソース電極及びドレイン電極１８１、１８２をマスクとしてｎ型半導体層１７２をエッチングしてソース領域及びドレイン領域１８３、１８４を形成した。このとき、非晶質半導体層１７１も若干エッチングされた。このときの非晶質半導体層を非晶質半導体層１８５と示す。
次に、ゲート絶縁膜１６２、ソース電極及びドレイン電極１８１、１８２、非晶質半導体層１８５の露出部に第３の絶縁膜１８６を形成した。第３の絶縁膜１８６はパッシベーション膜として機能する。
ここでは、第３の絶縁膜１８６として、ゲート絶縁膜１６２と同じ成膜条件で厚さ２００ｎｍの窒化珪素膜を形成した。
次に、第３の絶縁膜１８６上に第５のマスク１８７〜１８９を形成した後、第３の絶縁膜１８６をエッチングして、絶縁膜１９１を形成すると共に、ソース電極及びドレイン電極１８１、１８２、並びにゲート電極接続する接続配線のそれぞれ一部を露出した。当該工程により、作製された薄膜トランジスタの電流電圧特性を測定することができる。この後、第５のマスク１８７〜１８９を除去した。
ここでは、ゲート絶縁膜にコンタクトホールを形成したときと同様の条件により、ドライエッチングで第３の絶縁膜１８６をエッチングした。
次に、薄膜トランジスタの電流電圧特性を向上させるため、加熱処理を行った。ここでは、２５０℃１２分の加熱を行った。当該加熱によりオフ電流（Ｉｏｆｆ）を低減させることが可能である。以上により薄膜トランジスタ１９２を作製した。
ここで、薄膜トランジスタ１９２の電流電圧特性を測定した。この測定結果を図１７（Ａ）に示す。
次に、基板の端部に補強用テープを貼り付け、当該テープ側から基板１００にかけて切り込みを入れた後、図１６（Ｆ）に示すように、基板１００から非金属無機膜１０３を分離した。ここでは、酸化モリブデン膜１０２で分離が生じ、基板１００から非金属無機膜１０３が分離した図を示す。
次に、基板１００から剥離した薄膜トランジスタ１９２の電流電圧特性を測定した結果を図１７（Ｂ）に示す。また、図１７（Ａ）及び（Ｂ）の測定結果を表１に示す。なお、測定した薄膜トランジスタのチャネル長は５０μｍであり、チャネル幅は１７０μｍであった。
Figure 0005214988
 図１７から、剥離の前後において、薄膜トランジスタの電流電圧特性及び移動度がほぼ変化していないことがわかる。
以上のことから、基板上に形成した薄膜トランジスタの特性の低下を回避しつつ、可撓性を有する半導体装置を作製することができることがわかる。
本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の構成を説明する上面図および断面図である。 本発明の半導体装置の構成を説明する斜視図である。 本発明の半導体装置の構成を説明する上面図である。 本発明の半導体装置の構成を説明する上面図である。 本発明の半導体装置の構成を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図および斜視図である。 本発明に適用可能なアンテナの形状を説明する上面図である。 （Ａ）本発明の半導体装置の構成を説明する図であり、（Ｂ）は、電子機器の一例を説明する図である。 本発明の半導体装置の用途を説明する図である。 電子機器の一例を示す図である。 有機薄膜トランジスタの断面構造の一例を示す図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明を用いて作製した薄膜トランジスタの電流電圧特性を説明する図である。

Claims (9)

  1. 基板上にモリブデン膜を形成し、
    前記モリブデン膜の表面に酸化モリブデン膜を形成し、
    前記酸化モリブデン膜上に非金属無機膜を形成し、
    前記非金属無機膜上に有機化合物膜を形成し、
    前記有機化合物膜上に非晶質半導体膜を形成し、
    前記非晶質半導体膜を用いて半導体素子を形成した後、前記非金属無機膜、前記有機化合物膜、及び前記半導体素子を含む積層体を前記基板から剥離することを特徴とする半導体装置の作製方法。
  2. 基板上にモリブデン膜を形成し、
    前記モリブデン膜の表面に酸化モリブデン膜を形成し、
    前記酸化モリブデン膜上に非金属無機膜を形成し、
    前記非金属無機膜上に有機化合物膜を形成し、
    前記有機化合物膜上に有機化合物を有する半導体膜を形成し、
    前記有機化合物を有する半導体膜を用いて半導体素子を形成した後、前記非金属無機膜、前記有機化合物膜、及び前記半導体素子を含む積層体を前記基板から剥離することを特徴とする半導体装置の作製方法。
  3. 基板上にモリブデン膜を形成し、
    前記モリブデン膜の表面に酸化モリブデン膜を形成し、
    前記酸化モリブデン膜上に非金属無機膜を形成し、
    前記非金属無機膜上に有機化合物膜を形成し、
    前記有機化合物膜上に第１電極を形成し、
    前記第１電極上に発光層を形成し、
    前記発光層上に第２電極を形成し、
    前記第２の電極上に可撓性基板を貼り付けた後、前記非金属無機膜、前記有機化合物膜、前記第１電極、前記発光層、前記第２電極、及び可撓性基板を含む積層体を前記基板から剥離することを特徴とする半導体装置の作製方法。
  4. 基板上にモリブデン膜を形成し、
    前記モリブデン膜の表面に酸化モリブデン膜を形成し、
    前記酸化モリブデン膜上に非金属無機膜を形成し、
    前記非金属無機膜上に有機化合物膜を形成し、
    前記有機化合物膜上に印刷法により導電層を印刷した後焼成し、
    前記導電層に半導体部品を貼り付けた後、前記非金属無機膜、前記有機化合物膜、及び前記導電層を含む積層体、並びに前記半導体部品を前記基板から剥離することを特徴とする半導体装置の作製方法。
  5. 基板上にモリブデン膜を形成し、
    前記モリブデン膜の表面に酸化モリブデン膜を形成し、
    前記酸化モリブデン膜上に非金属無機膜を形成し、
    前記非金属無機膜上に有機化合物膜を形成し、
    前記有機化合物膜上に印刷法により導電層を印刷した後焼成し、
    前記非金属無機膜、前記有機化合物膜、及び前記導電層を含む積層体を前記基板から剥離した後、前記導電層に半導体部品を接続することを特徴とする半導体装置の作製方法。
  6. 請求項４または５において、前記導電層は、アンテナであることを特徴とする半導体装置の作製方法。
  7. 請求項１乃至６のいずれか一において、前記有機化合物膜は、１８０℃以上５００℃未満の加熱により形成することを特徴とする半導体装置の作製方法。
  8. 請求項１乃至７のいずれか一において、剥離する前に部分的にレーザ光を照射することを特徴とする半導体装置の作製方法。
  9. 請求項１乃至８のいずれか一において、前記基板は、ガラス基板、セラミックス基板、或いは石英基板であることを特徴とする半導体装置の作製方法。
JP2008014407A 2007-02-02 2008-01-25 半導体装置の作製方法 Expired - Fee Related JP5214988B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008014407A JP5214988B2 (ja) 2007-02-02 2008-01-25 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007023747 2007-02-02
JP2007023747 2007-02-02
JP2008014407A JP5214988B2 (ja) 2007-02-02 2008-01-25 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013039028A Division JP2013153177A (ja) 2007-02-02 2013-02-28 発光装置

Publications (3)

Publication Number Publication Date
JP2008211191A JP2008211191A (ja) 2008-09-11
JP2008211191A5 JP2008211191A5 (ja) 2011-02-24
JP5214988B2 true JP5214988B2 (ja) 2013-06-19

Family

ID=39787195

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2008014407A Expired - Fee Related JP5214988B2 (ja) 2007-02-02 2008-01-25 半導体装置の作製方法
JP2013039028A Withdrawn JP2013153177A (ja) 2007-02-02 2013-02-28 発光装置
JP2015078881A Active JP6014195B2 (ja) 2007-02-02 2015-04-08 発光装置
JP2016185123A Active JP6175174B2 (ja) 2007-02-02 2016-09-23 表示装置の作製方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2013039028A Withdrawn JP2013153177A (ja) 2007-02-02 2013-02-28 発光装置
JP2015078881A Active JP6014195B2 (ja) 2007-02-02 2015-04-08 発光装置
JP2016185123A Active JP6175174B2 (ja) 2007-02-02 2016-09-23 表示装置の作製方法

Country Status (4)

Country Link
US (3) US7968382B2 (ja)
JP (4) JP5214988B2 (ja)
KR (2) KR101470806B1 (ja)
CN (2) CN103456686B (ja)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617399B (zh) * 2007-02-27 2011-05-18 富士通半导体股份有限公司 半导体存储器件及其制造、测试方法、封装树脂形成方法
JP5388500B2 (ja) 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
PL2218059T3 (pl) * 2007-11-06 2015-10-30 Vallourec Oil & Gas France Osłona transpondera RFID do pracy w trudnych warunkach
US20090135366A1 (en) * 2007-11-26 2009-05-28 World Properties, Inc. PDLC with thermally transferred electrode
US7829971B2 (en) * 2007-12-14 2010-11-09 Denso Corporation Semiconductor apparatus
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
CN102089858B (zh) * 2008-02-20 2013-03-13 夏普株式会社 柔性半导体基板的制造方法
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2178133B1 (en) 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
TWI606595B (zh) * 2008-11-07 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
JP2010129785A (ja) * 2008-11-27 2010-06-10 Mitsubishi Heavy Ind Ltd 光電変換装置の製造方法
US8742531B2 (en) * 2008-12-08 2014-06-03 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Electrical devices including dendritic metal electrodes
JP4894910B2 (ja) * 2009-01-15 2012-03-14 株式会社デンソー 半導体装置の製造方法及び半導体装置並びにその半導体装置を内蔵する多層基板
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5545970B2 (ja) * 2009-03-26 2014-07-09 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2011009704A (ja) * 2009-05-26 2011-01-13 Seiko Epson Corp 薄膜装置、薄膜装置を備えた可撓性回路基板、及び薄膜装置の製造方法
WO2011002046A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2315375A1 (fr) * 2009-07-07 2011-04-27 Gemalto SA Dispositif indicateur de champ radiofréquence et procédé de fabrication
EP2284922A1 (en) * 2009-08-06 2011-02-16 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method of manufacturing an opto-electric device
KR101149433B1 (ko) * 2009-08-28 2012-05-22 삼성모바일디스플레이주식회사 플렉서블 표시 장치 및 그 제조 방법
CN102024410B (zh) 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
CN102576735B (zh) 2009-09-30 2016-01-20 大日本印刷株式会社 挠性装置用基板、挠性装置用薄膜晶体管基板、挠性装置、薄膜元件用基板、薄膜元件、薄膜晶体管、薄膜元件用基板的制造方法、薄膜元件的制造方法及薄膜晶体管的制造方法
KR101155900B1 (ko) * 2009-11-10 2012-06-20 삼성모바일디스플레이주식회사 무기막, 상기 무기막을 포함하는 표시 장치 및 그 제조 방법
KR101084230B1 (ko) * 2009-11-16 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN102074616B (zh) * 2009-11-19 2013-03-27 北京北方微电子基地设备工艺研究中心有限责任公司 一种选择性发射极太阳能电池的制备方法
JP2011233858A (ja) * 2010-04-09 2011-11-17 Dainippon Printing Co Ltd 薄膜素子用基板の製造方法、薄膜素子の製造方法、薄膜トランジスタの製造方法、薄膜素子、および薄膜トランジスタ
US8634228B2 (en) * 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP5852874B2 (ja) * 2010-12-28 2016-02-03 株式会社半導体エネルギー研究所 半導体装置
JP5872912B2 (ja) * 2011-01-21 2016-03-01 株式会社半導体エネルギー研究所 発光装置
US8890318B2 (en) 2011-04-15 2014-11-18 International Business Machines Corporation Middle of line structures
US9054160B2 (en) 2011-04-15 2015-06-09 International Business Machines Corporation Interconnect structure and method for fabricating on-chip interconnect structures by image reversal
US8900988B2 (en) 2011-04-15 2014-12-02 International Business Machines Corporation Method for forming self-aligned airgap interconnect structures
JP5990745B2 (ja) 2011-05-31 2016-09-14 株式会社Ｊｏｌｅｄ 接合体の製造方法及び接合体
CN102629609A (zh) 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
CN102903829B (zh) * 2011-07-26 2015-01-07 展晶科技(深圳)有限公司 发光二极管光源装置
US20130062732A1 (en) 2011-09-08 2013-03-14 International Business Machines Corporation Interconnect structures with functional components and methods for fabrication
JP2013069769A (ja) * 2011-09-21 2013-04-18 Ulvac Japan Ltd Ｔｆｔ基板の製造方法およびレーザーアニール装置
US20130115426A1 (en) * 2011-11-09 2013-05-09 Au Optronics Corporation Method of manufacturing flexible electronic device
KR101300791B1 (ko) * 2011-12-15 2013-08-29 한국생산기술연구원 전자빔 조사를 이용한 몰리브덴 박막의 전도도 향상 방법
US9087753B2 (en) 2012-05-10 2015-07-21 International Business Machines Corporation Printed transistor and fabrication method
JP6300321B2 (ja) * 2012-08-07 2018-03-28 株式会社Ｊｏｌｅｄ 接合体の製造方法及び接合体
KR102161078B1 (ko) 2012-08-28 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
US9625764B2 (en) 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR20140029202A (ko) 2012-08-28 2014-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5993666B2 (ja) * 2012-09-03 2016-09-14 国立大学法人埼玉大学 積層体の製造方法
KR101989001B1 (ko) * 2012-09-07 2019-06-14 삼성디스플레이 주식회사 표시 장치
CN102955312B (zh) * 2012-11-14 2015-05-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
JP6151158B2 (ja) 2012-11-28 2017-06-21 信越化学工業株式会社 透明酸化物電極用表面修飾剤、表面修飾された透明酸化物電極、及び表面修飾された透明酸化物電極の製造方法
TWI671141B (zh) * 2013-08-30 2019-09-11 半導體能源研究所股份有限公司 支撐體供應裝置及供應支撐體的方法
KR102218573B1 (ko) * 2013-09-30 2021-02-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP2015108735A (ja) * 2013-12-05 2015-06-11 旭硝子株式会社 電子デバイスの製造方法
KR102132697B1 (ko) 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
KR20150127367A (ko) * 2014-05-07 2015-11-17 삼성전자주식회사 개구 매립 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법
CN104051496B (zh) * 2014-06-04 2017-07-14 昆山工研院新型平板显示技术中心有限公司 一种柔性显示器及其制作方法
JP6311901B2 (ja) * 2014-06-26 2018-04-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び有機ｅｌ表示装置
JP6603486B2 (ja) 2014-06-27 2019-11-06 株式会社半導体エネルギー研究所 発光装置の作製方法
DE202014103821U1 (de) * 2014-07-09 2014-09-09 Carmen Diegel Flexible elektrische Leiterstruktur
JP6250490B2 (ja) * 2014-07-17 2017-12-20 富士フイルム株式会社 導電性フィルム、タッチパネル付き表示装置
DE102014110268B4 (de) * 2014-07-22 2017-11-02 Osram Oled Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements
KR102256084B1 (ko) * 2014-08-04 2021-05-25 엘지디스플레이 주식회사 플렉서블 표시장치 및 이의 제조방법
KR102296917B1 (ko) 2014-09-15 2021-09-02 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
KR102328677B1 (ko) * 2014-10-17 2021-11-19 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
WO2016067159A1 (en) 2014-10-28 2016-05-06 Semiconductor Energy Laboratory Co., Ltd. Functional panel, method for manufacturing the same, module, data processing device
CN107111970B (zh) 2014-10-28 2021-08-13 株式会社半导体能源研究所 显示装置、显示装置的制造方法及电子设备
CN104362077A (zh) * 2014-10-31 2015-02-18 华南理工大学 一种衬底与基板分离工艺、柔性显示器件及其制备工艺
KR102456654B1 (ko) 2014-11-26 2022-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
EP3070741B1 (en) * 2015-03-18 2020-07-29 Emberion Oy An apparatus comprising a sensor arrangemenet and associated fabrication method
CN104788900A (zh) * 2015-03-31 2015-07-22 苏州市鼎立包装有限公司 一种电绝缘性包装材料及其制备方法
JP6748635B2 (ja) * 2015-04-20 2020-09-02 パイクリスタル株式会社 アクティブマトリクスアレイ装置の製造方法とこれにより製造されたアクティブマトリクスアレイ装置
KR102385339B1 (ko) * 2015-04-21 2022-04-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102469186B1 (ko) 2015-04-30 2022-11-21 삼성디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치의 제조 방법
US10763447B2 (en) * 2015-06-09 2020-09-01 Georgia Tech Research Corporation Devices with organic semiconductor layers electrically-doped over a controlled depth
KR102427672B1 (ko) * 2015-08-11 2022-08-02 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
JP6654466B2 (ja) * 2015-08-31 2020-02-26 株式会社Ｊｏｌｅｄ 半導体装置、表示装置、表示装置の製造方法および電子機器
JP6784969B2 (ja) * 2015-10-22 2020-11-18 天馬微電子有限公司 薄膜デバイスとその製造方法
JP2017134329A (ja) * 2016-01-29 2017-08-03 株式会社 オルタステクノロジー 液晶表示装置及びその製造方法
KR102480052B1 (ko) * 2016-06-09 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
CN106098939A (zh) * 2016-08-26 2016-11-09 武汉华星光电技术有限公司 激光无损剥离柔性基板的方法
CN106356472A (zh) * 2016-10-18 2017-01-25 武汉华星光电技术有限公司 Oled器件制作方法及oled器件
KR102527366B1 (ko) * 2016-10-19 2023-05-02 삼성디스플레이 주식회사 표시 모듈의 박리 방법 및 표시 모듈의 제조 방법
CN108242424B (zh) * 2016-12-26 2019-09-03 京东方科技集团股份有限公司 柔性面板的制作方法、柔性面板及显示装置
CN106711348B (zh) * 2016-12-29 2020-05-12 上海天马微电子有限公司 一种柔性有机发光显示面板的制备方法及显示装置
WO2018143161A1 (ja) * 2017-02-02 2018-08-09 パイオニア株式会社 光装置
CN106991956A (zh) * 2017-06-05 2017-07-28 京东方科技集团股份有限公司 一种像素电路及其驱动方法和其制备方法、显示装置
WO2019003417A1 (ja) * 2017-06-30 2019-01-03 シャープ株式会社 可撓性表示装置及び可撓性表示装置の製造方法
CN108190941B (zh) * 2017-12-31 2020-05-12 乐清海创智能科技有限公司 稀磁半导体及其制备方法
WO2019146636A1 (ja) * 2018-01-23 2019-08-01 日本板硝子株式会社 被膜付き基板及び被膜付き基板の製造方法
KR20190137458A (ko) * 2018-06-01 2019-12-11 삼성전자주식회사 Led를 이용한 디스플레이 모듈 제조방법
CN109087936A (zh) 2018-08-24 2018-12-25 京东方科技集团股份有限公司 一种柔性显示基板的制备方法
US11957015B2 (en) * 2018-09-25 2024-04-09 Sharp Kabushiki Kaisha Display device
CN109904198B (zh) * 2019-02-22 2021-11-02 京东方科技集团股份有限公司 一种器件及制作方法、显示面板及制作方法和显示装置
CN111487826A (zh) * 2020-05-12 2020-08-04 Tcl华星光电技术有限公司 显示面板及其制作方法、显示终端
KR20230055875A (ko) 2021-10-19 2023-04-26 엘지디스플레이 주식회사 표시 장치
US11908723B2 (en) * 2021-12-03 2024-02-20 International Business Machines Corporation Silicon handler with laser-release layers

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250745A (ja) 1993-02-25 1994-09-09 Toto Ltd 湯水混合装置
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
EP1758169A3 (en) 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP2000243943A (ja) * 1999-02-23 2000-09-08 Seiko Epson Corp 半導体装置の製造方法
JP4869471B2 (ja) * 2000-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4727024B2 (ja) * 2000-07-17 2011-07-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4747401B2 (ja) 2000-08-07 2011-08-17 凸版印刷株式会社 有機エレクトロルミネッセンス素子及びその製造方法
JP2002082627A (ja) * 2000-09-07 2002-03-22 Sony Corp 表示装置
JP3757840B2 (ja) * 2000-11-30 2006-03-22 セイコーエプソン株式会社 半導体チップ実装基板、電気光学装置、液晶装置、エレクトロルミネッセンス装置及び電子機器
TW586141B (en) * 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6743488B2 (en) * 2001-05-09 2004-06-01 Cpfilms Inc. Transparent conductive stratiform coating of indium tin oxide
JP4244120B2 (ja) 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4527068B2 (ja) * 2001-07-16 2010-08-18 株式会社半導体エネルギー研究所 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4163225B2 (ja) * 2001-09-17 2008-10-08 株式会社半導体エネルギー研究所 半導体装置及び発光装置
TW594947B (en) * 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
TWI263339B (en) 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
JP4391126B2 (ja) 2002-05-15 2009-12-24 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2004047975A (ja) * 2002-05-17 2004-02-12 Semiconductor Energy Lab Co Ltd 積層体の転写方法及び半導体装置の作製方法
EP1363319B1 (en) 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6821811B2 (en) * 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
JP2004079291A (ja) 2002-08-13 2004-03-11 Matsushita Electric Works Ltd 有機電界発光素子
JP4185341B2 (ja) 2002-09-25 2008-11-26 パイオニア株式会社 多層バリア膜構造、有機エレクトロルミネッセンス表示パネル及び製造方法
JP4290953B2 (ja) 2002-09-26 2009-07-08 奇美電子股▲ふん▼有限公司 画像表示装置、有機ｅｌ素子および画像表示装置の製造方法
JP4408044B2 (ja) * 2003-01-15 2010-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4138672B2 (ja) 2003-03-27 2008-08-27 セイコーエプソン株式会社 電気光学装置の製造方法
JP2005079395A (ja) * 2003-09-01 2005-03-24 Seiko Epson Corp 積層体及びその製造方法、電気光学装置、電子機器
JP2005085705A (ja) 2003-09-10 2005-03-31 Seiko Epson Corp 電気デバイス及びその製造方法、電子機器
JP2005093329A (ja) * 2003-09-19 2005-04-07 Sony Corp 表示素子およびこれを用いた表示装置
JP4403399B2 (ja) * 2003-09-19 2010-01-27 ソニー株式会社 表示装置および表示装置の製造方法
JP4295588B2 (ja) 2003-09-22 2009-07-15 大日本印刷株式会社 反射防止ガスバリア性基板
JP2005111702A (ja) 2003-10-03 2005-04-28 Dainippon Printing Co Ltd ガスバリア性基材とディスプレイ用基板および有機ｅｌディスプレイ
CN100477240C (zh) * 2003-10-06 2009-04-08 株式会社半导体能源研究所 半导体器件以及制造该器件的方法
CN100489569C (zh) 2003-10-28 2009-05-20 株式会社半导体能源研究所 制作光学膜的方法
JP4836445B2 (ja) * 2003-12-12 2011-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7084045B2 (en) 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4989854B2 (ja) * 2004-02-06 2012-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1918708B (zh) 2004-02-06 2013-07-17 株式会社半导体能源研究所 半导体装置
US7586171B2 (en) * 2004-04-14 2009-09-08 Yong Cao Organic electronic device comprising conductive members and processes for forming and using the organic electronic device
JP2005340455A (ja) * 2004-05-26 2005-12-08 Seiko Epson Corp 実装構造体、電気光学装置、および電子機器
US7217949B2 (en) 2004-07-01 2007-05-15 International Business Machines Corporation Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI)
WO2006011665A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Laminating system, ic sheet, scroll of ic sheet, and method for manufacturing ic chip
WO2006011664A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4749074B2 (ja) * 2004-07-30 2011-08-17 株式会社半導体エネルギー研究所 Ｉｃチップの作製方法及び装置
JP5041686B2 (ja) * 2004-07-30 2012-10-03 株式会社半導体エネルギー研究所 薄膜集積回路の剥離方法および半導体装置の作製方法
US8040469B2 (en) 2004-09-10 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
JP4954515B2 (ja) 2004-09-10 2012-06-20 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2006114493A (ja) * 2004-09-17 2006-04-27 Semiconductor Energy Lab Co Ltd 発光装置
JP5008289B2 (ja) * 2004-09-24 2012-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
WO2006033451A1 (en) 2004-09-24 2006-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR100700013B1 (ko) * 2004-11-26 2007-03-26 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조 방법
US7449372B2 (en) * 2004-12-17 2008-11-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of substrate having conductive layer and manufacturing method of semiconductor device
JP5046529B2 (ja) * 2005-02-25 2012-10-10 株式会社半導体エネルギー研究所 半導体装置
JP2006255918A (ja) * 2005-03-15 2006-09-28 Toray Ind Inc 光学用フィルム積層体
JP4624152B2 (ja) * 2005-03-24 2011-02-02 富士フイルム株式会社 プラスチックフィルム、ガスバリアフィルム、およびそれを用いた画像表示素子
JP2006265383A (ja) * 2005-03-24 2006-10-05 Fuji Photo Film Co Ltd 樹脂組成物、それを用いたフィルムおよび画像表示装置
US7687372B2 (en) * 2005-04-08 2010-03-30 Versatilis Llc System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor
JP5210501B2 (ja) * 2005-06-01 2013-06-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7485511B2 (en) 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
US8269227B2 (en) * 2005-06-09 2012-09-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
JP2007012781A (ja) * 2005-06-29 2007-01-18 Alps Electric Co Ltd 回路基板の製造方法及び回路基板及び表示装置
JP2007012411A (ja) * 2005-06-30 2007-01-18 Canon Inc 有機エレクトロルミネッセンスディスプレイ及びその製造方法
JP4785447B2 (ja) * 2005-07-15 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1760798B1 (en) * 2005-08-31 2012-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5224676B2 (ja) 2005-11-08 2013-07-03 キヤノン株式会社 表示装置の製造方法
FR2893750B1 (fr) * 2005-11-22 2008-03-14 Commissariat Energie Atomique Procede de fabrication d'un dispositif electronique flexible du type ecran comportant une pluralite de composants en couches minces.
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
KR100838066B1 (ko) * 2006-07-14 2008-06-16 삼성에스디아이 주식회사 유기 발광 장치

Also Published As

Publication number Publication date
JP6175174B2 (ja) 2017-08-02
KR101467973B1 (ko) 2014-12-02
US9184221B2 (en) 2015-11-10
JP6014195B2 (ja) 2016-10-25
CN103456686B (zh) 2016-09-14
US7968382B2 (en) 2011-06-28
CN101236897B (zh) 2013-03-27
US8994060B2 (en) 2015-03-31
US20110248291A1 (en) 2011-10-13
US20090004772A1 (en) 2009-01-01
CN101236897A (zh) 2008-08-06
JP2013153177A (ja) 2013-08-08
KR20080072571A (ko) 2008-08-06
US20150270321A1 (en) 2015-09-24
KR101470806B1 (ko) 2014-12-09
JP2017010053A (ja) 2017-01-12
CN103456686A (zh) 2013-12-18
JP2015167135A (ja) 2015-09-24
KR20140041655A (ko) 2014-04-04
JP2008211191A (ja) 2008-09-11

Similar Documents

Publication Publication Date Title
JP6175174B2 (ja) 表示装置の作製方法
JP5388500B2 (ja) 半導体装置の作製方法
JP5651747B2 (ja) 半導体装置
JP5305737B2 (ja) 半導体装置
JP5364242B2 (ja) 半導体装置の作製方法
TWI412138B (zh) 半導體裝置，電子裝置，和半導體裝置的製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130228

R150 Certificate of patent or registration of utility model

Ref document number: 5214988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees