JP5179450B2 - デイジーチェーンカスケードデバイス - Google Patents

デイジーチェーンカスケードデバイス Download PDF

Info

Publication number
JP5179450B2
JP5179450B2 JP2009223077A JP2009223077A JP5179450B2 JP 5179450 B2 JP5179450 B2 JP 5179450B2 JP 2009223077 A JP2009223077 A JP 2009223077A JP 2009223077 A JP2009223077 A JP 2009223077A JP 5179450 B2 JP5179450 B2 JP 5179450B2
Authority
JP
Japan
Prior art keywords
input
output
data
memory
enable signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009223077A
Other languages
English (en)
Other versions
JP2009301586A (ja
Inventor
ホン・ボム・ピョン
ジン−キ・キム
ハクジュン・オ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mosaid Technologies Inc
Original Assignee
Conversant Intellectual Property Management Inc
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/324,023 external-priority patent/US7652922B2/en
Application filed by Conversant Intellectual Property Management Inc, Mosaid Technologies Inc filed Critical Conversant Intellectual Property Management Inc
Publication of JP2009301586A publication Critical patent/JP2009301586A/ja
Application granted granted Critical
Publication of JP5179450B2 publication Critical patent/JP5179450B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/4256—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a clocked protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Small-Scale Networks (AREA)
  • Read Only Memory (AREA)

Description

本発明は、デイジーチェーンカスケード配列で構成された複数のデバイスを有する装置に関する。
現在、コンピュータ利用システムは、ほとんど至る所で見出すことができ、携帯電話、ハンドヘルドコンピュータ、自動車、医療装置、パーソナルコンピュータなど、社会で日々使用されている多数の装置に組み込まれてきた。総じて、社会は、小切手帳の帳尻を合わせる等の単純な作業などから天気を予想するなどの比較的複雑な作業まで、日々の作業を処理するためにコンピュータ利用システムに大いに依存してきた。技術が改善されるにつれて、より多くの作業がコンピュータ利用システムへと移行される。これによって、社会は、これらのシステムにますます依存するようになっている。
典型的なコンピュータ利用システムは、システムボードと、ディスプレイ装置、記憶装置などの任意選択による1台以上の周辺装置とを備えている。システムボードは、1台以上のプロセッサと、メモリサブシステムと、シリアルデバイスインタフェース、ネットワークデバイスコントローラ、ハードディスクコントローラなどの他の論理回路とを具備することができる。
特定のシステムボード上で用いられるプロセッサの種類は通常、そのシステムで実施されるタスクの種類に依存する。例えば、自動車のエンジンによって生成される廃棄物の監視、およびエンジンが燃料を完全燃焼させるようにするための混合気の調整など、限られた組みのタスクを実施するシステムは、これらのタスクを実施するのに合わせて製作された簡潔な専用プロセッサを用いていることがある。一方で、多数のユーザを管理し多数の異なるアプリケーションを実行するなど、多数の異なるタスクを実施するシステムは、ユーザの要求をサービスする応答時間を最小にすべく、高速な計算を実施しデータを操作するように構成された、事実上汎用のものである1台以上の複合プロセッサを用いていることがある。
メモリサブシステムは、プロセッサが使用する情報(例えば命令、データ値)を保持する記憶装置である。メモリサブシステムは典型的には、コントローラ制御回路と、1台以上のメモリデバイスとを備えている。コントローラ制御回路は典型的には、メモリデバイスをプロセッサとインタフェースさせ、そのメモリデバイスにまたそのメモリデバイスからプロセッサが情報を格納しまた取り出すことができるように構成されている。メモリデバイスは実情報を保持する。
プロセッサと同様に、メモリサブシステムにおいて用いられる種類のデバイスは、多くの場合、コンピュータシステムによって実施される種類のタスクによって駆動される。例えば、コンピュータシステムは、ディスクドライブの支援なしに始動し、かつ頻繁には変化しない一組みのソフトウェアルーティンを実施しなければならないというタスクを有していることがある。ここで、メモリサブシステムは、フラッシュメモリデバイスなどの不揮発性デバイスを用いて、そのソフトウェアルーティンを格納してもよい。他のコンピュータシステムは、情報の大部分を保持するために大型で高速なデータストアを必要とする非常に複雑なタスクを実行することがある。ここで、メモリサブシステムは、高速で高密度なダイナミックランダムアクセスメモリ(DRAM)デバイスを用いて、情報の大部分を格納することができる。
現在、ハードディスクドライブは、20ギガバイトから40ギガバイトのデータを格納しうる高密度を有しているが、比較的かさ高いものとなっている。しかしながら、ソリッドステートドライブとしても知られるフラッシュメモリは、高密度であり、不揮発性であり、かつハードディスクドライブと比較して小型であることから、一般に普及している。フラッシュメモリ技術は、EPROMおよびEEPROM技術に基づいている。「フラッシュ」という用語は、各バイトが個別に消去されるEEPROMとは異なり、多数のメモリセルを一度に消去することができるために選択されたものである。多値セル(MLC)の出現により、フラッシュメモリ密度が二値セルと比較してさらに増加している。フラッシュメモリは、NORフラッシュまたはNANDフラッシュとして構成することができ、NANDフラッシュは、そのメモリアレイ構造がより小型であるがために、所与の面積に対してより高い密度を有することが、当業者には理解されよう。さらなる議論において、フラッシュメモリと述べるものは、NORもしくはNANDまたは他の種類のフラッシュメモリのいずれかであるとして解釈されるべきである。
メモリサブシステム内のデバイスは多くの場合、パラレル相互接続スキームを使用して相互接続される。このスキームでは、アドレスおよびデータ情報ならびに制御信号がパラレル形式でデバイスに連結されるような方式でデバイスを相互接続することが必要となる。各デバイスは、データおよびアドレス情報ならびに制御信号をデバイスにパラレル転送するのに対応するように、複数の入力部/出力部を組み合わせることができる。
米国特許出願第11/324,023号
パラレル相互接続をメモリサブシステムで利用することに伴う1つの欠点は、パラレル相互接続では、情報および信号をデバイスにパラレルに転送するために、デバイス間の多数の相互接続が必要となりがちであるということである。これによって、これらのサブシステムを実装する基板の複雑性が増すことになる。さらに、クロストークなど、多数の相互接続に伴う望ましくない影響により、これらのサブシステムの性能が制限されがちである。加えて、これらのサブシステムに組み込まれるデバイスの数が、相互接続によって伝えられる信号の伝播遅延が原因で制限されることがある。
本明細書で説明する技法は、パラレル相互接続による実装と比べてより少数でかつより短い接続を用いるシリアルデイジーチェーンカスケード配列でデバイスを連結するための技法を提供することによって、上記の欠点を克服している。デバイスをデイジーチェーン配列で構成することにより、デバイスは、パラレル相互接続による実装と比較してより高速で動作することが可能となるが、これが可能となるのは、より少数でかつより短い相互接続を利用することで、全体的な実装が、伝播遅延およびクロストークなどの望ましくない影響を受けにくくなるからである。さらに、より少数でかつより短い接続は、実装の複雑性を軽減するのに役立つ。さらにこの複雑性の軽減により、デバイスを具備するサブシステムをより小さな面積で実装することが可能となり、それによってサブシステムが占めるフットプリントはより小さくなる。
本明細書で説明する技法の態様によれば、デバイスはデイジーチェーンカスケード配列で連結され、したがって、デイジーチェーンカスケードにおける前方のデバイスの出力部は、情報(例えばデータ、アドレスおよびコマンド情報)と制御信号(例えばイネーブル信号)を前方のデバイスから後方のデバイスに転送することに対応するように、デイジーチェーンにおける後方の次のデバイスの入力部に連結される。
この技法の実施形態では、デイジーチェーンカスケードにおける各デバイスは、シリアル入力部(SI)とシリアル出力部(SO)とを備えている。情報は、デバイスにそのSIを通じて入力される。同様に、この情報は、デバイスからそのSOを通じて出力される。デイジーチェーンカスケードにおけるあるデバイスのSOは、デイジーチェーンカスケードにおける次のデバイスのSIに連結される。デイジーチェーンカスケードにおける前方のデバイスにそのSIを通じて入力された情報を、そのデバイスに通し、そのデバイスからそのSOを通じて出力することを可能にするために、回路がデバイスに設けられている。情報は次いで、前方のデバイスのSOと次のデバイスのSIとの接続を通じて、デイジーチェーンカスケードにおける次のデバイスのSIに転送される。転送された情報は次いで、次のデバイスにそのSIを通じて入力される。
加えて、クロック信号が、デイジーチェーンカスケードにおけるデバイスに連結されている。このクロック信号は、デイジーチェーンカスケードにおいてあるデバイスから次のデバイスに情報を転送することに対応するために、デバイスによって使用される。
本明細書で説明する技法の他の態様によれば、例えば、データをデバイスにSIを通じて入力し、デバイスからSOを通じて出力することを可能にするためにデバイスによって利用される制御信号(例えばイネーブル信号)は、上述のように、デイジーチェーンカスケードにおけるデバイス間で転送される。ここで、デイジーチェーンカスケードにおける前方のデバイスに入力された制御信号をそのデバイスに伝播させ、そのデバイスから出力部を通じてデイジーチェーンカスケードにおける次のデバイスの入力部に転送することを可能にするために、回路が設けられている。転送された制御信号は次いで、次のデバイスに入力部を通じて入力される。
本発明の原理によれば、フラッシュメモリシステムは、複数のシリアル接続されたフラッシュメモリデバイスを有することができる。このシステムのフラッシュメモリデバイスは、シリアル入力データポートおよびシリアルデータ出力ポートを有するシリアルデータリンクインタフェースと、第1の入力イネーブル信号を受信するための制御入力ポートと、第2の入力イネーブル信号を送信するための制御出力ポートとを備えることができる。入力イネーブル信号は、シリアルデータリンクインタフェースとメモリバンクとの間のデータ転送を制御する回路において使用される。フラッシュメモリデバイスは、シリアル入力データおよび制御信号を外部ソースから受信するように、かつデータおよび制御信号を外部デバイスに与えるように構成されている。外部ソースおよび外部デバイスは、システム内の他のフラッシュメモリデバイスであってもよい。本発明の実施形態において、デバイスがシステム内でシリアルにカスケード接続されている場合、それらのデバイスは、受信したIPEおよびOPE信号を外部デバイスに「こだま」させる出力制御ポートをさらに備えていてもよい。これによって、システムは、ポイントツーポイント接続した信号ポートを有して、(ブロードキャスティング/マルチドロップカスケード方式に対する)デイジーチェーンカスケードスキームを形成することが可能となる。
これらのシステムは、限られたハードウェアフィジカルデバイス選択ピンを使用するのではなく、固有のデバイス識別およびターゲットデバイス選択のアドレススキームを使用することができ、したがって、システムの全体的な性能を犠牲にすることなく、システム全体を記憶密度に関して可能な限り高く容易に拡張することができる。本発明のいくつかの実施形態において、フラッシュメモリデバイスの各々は、固有のデバイス識別子を備えることができる。デバイスは、そのデバイスがターゲットデバイスであるかどうかを判定するために、シリアル入力データ内のターゲットデバイス情報フィールドを解析して、ターゲットデバイス情報をそのデバイスの固有のデバイス識別番号と相関させるように構成することができる。デバイスは、受信したさらなる入力データを処理する前に、このターゲットデバイス情報フィールドを解析することができる。メモリデバイスがターゲットデバイスでない場合、そのメモリデバイスは、シリアル入力データを無視することができ、それによって余分な処理時間およびリソースが節約される。
上記のことは、添付の図面に示すように、本発明の実施形態の例についての以下のより具体的な説明から明らかとなろう。添付の図面において、類似の参照符号は異なる図を通じて同じ部品を示す。図面は必ずしも一定の尺度ではなく、むしろ本発明の実施形態を説明することを重視している。
複数のシングルポートデバイスを備える例示的なデバイス構成のブロック図であり、これらのシングルポートデバイスはシリアルデイジーチェーンカスケード配列で構成されている。 複数のシングルポートデバイスを備える例示的なデバイス構成のブロック図であり、これらのシングルポートデバイスは、カスケード接続されたクロックを有するシリアルデイジーチェーンカスケード配列で構成されている。 複数のデュアルポートデバイスを備える例示的なデバイス構成のブロック図であり、これらのデュアルポートディバイスはシリアルデイジーチェーンカスケード配列で構成されている。 複数のシングルポートデバイスを備える例示的なデバイス構成のブロック図であり、これらのシングルポートデバイスは、様々なイネーブル信号に対する入力部および出力部を有するシリアルデイジーチェーン配列で構成されている。 デュアルポートデバイスを備える例示的なデバイス構成のブロック図であり、これらのデュアルポートデバイスは、様々なイネーブル信号に対する入力部および出力部を有するシリアルデイジーチェーン配列で構成されている。 多数のシリアル入力部および多数のシリアル出力部を有する複数のデバイスを備える例示的なデバイス構成のブロック図であり、これらのデバイスはシリアルデイジーチェーンカスケード配列で構成されている。 読取り動作に関するタイミングを示すタイミング図であり、この読取り操作は、単一のデバイスとシリアルデイジーチェーンカスケード配列で構成された複数のデバイスとで実施されたものである。 情報に関するタイミングを示すタイミング図であり、この情報は、シリアルデイジーチェーンカスケード配列で構成されたデバイス間で転送されたものである。 シングルポートデバイスに対する例示的なシリアル出力制御論理回路の高レベルブロック図である。 デュアルポートデバイスに対する例示的なシリアル出力制御論理回路の高レベルブロック図である。 デバイスに対する例示的なシリアル出力制御論理回路の詳細なブロック図である。 デバイスの例示的な構成のブロック図であり、これらのデバイスは、シリアルデイジーチェーンカスケード配列で構成されており、例示的なシリアル出力制御論理回路を具備している。 例示的なシリアル出力制御論理回路を備えるデバイスの入力および出力に関するタイミングを示すタイミング図である。 例示的なシリアル出力制御論理回路のブロック図であり、このシリアル出力制御論理回路は、あるデイジーチェーンカスケードにおける第1のデバイスに具備されたメモリからそのデイジーチェーンカスケードにおける第2のデバイスにデータを転送するために使用しうるものである。 例示的なシリアル出力制御論理回路を使用して、あるデイジーチェーンカスケードにおける第1のデバイスのメモリに含まれたデータを、そのデイジーチェーンカスケードにおける第2のデバイスに転送することに関するタイミングを示すタイミング図である。
本発明の好ましい実施形態の説明を以下に示す。
図1は、複数のシングルポートデバイス110a〜eを備える例示的なデバイス構成のブロック図であり、これらのシングルポートデバイス110a〜eは、シリアルデイジーチェーンカスケード配列で構成されている。デバイス110a〜eは、実例として、各々がメモリ(図示せず)を具備するメモリデバイスであり、そのメモリは、ダイナミックランダムアクセスメモリ(DRAM)セル、スタティックランダムアクセスメモリ(SRAM)、フラッシュメモリセルなどを備えることができる。各デバイス110は、シリアル入力部(SI)と、シリアル出力部(SO)と、クロック(SCLK)入力部と、チップセレクト(CS#)入力部とを備えている。
SIは、情報(例えばコマンド、アドレスおよびデータ情報)をデバイス110に転送するために使用される。SOは、情報をデバイス110から転送するために使用される。SCLK入力部は、外部クロック信号をデバイス110に与えるために使用され、CS#入力部は、チップセレクト信号をデバイス110に与えるために使用される。本明細書で説明する技法と共に使用することができるデバイスの一例が、米国特許出願第11/324,023号に記載されているMISL(Multiple Independent Serial Link)メモリデバイスである。
SIおよびSOは、デイジーチェーンカスケード配列でデバイス110の間で接続されており、したがって、デイジーチェーンカスケードにおける前方のデバイス110のSOは、デイジーチェーンカスケードにおける次のデバイス110のSIに連結されている。例えば、デバイス110aのSOは、デバイス110bのSIに連結されている。各デバイス110のSCLK入力部は、例えばメモリコントローラ(図示せず)からクロック信号を供給される。クロック信号は、共通のリンクを通じて各デバイス110に分配される。以下でさらに説明するように、SCLKは、とりわけ、デバイス110に入力された情報を、デバイス110に具備された様々なレジスタでラッチするために使用することができる。
デバイス110に入力された情報は、SCLK入力部に供給されたクロック信号の様々な時間でラッチすることができる。例えば、シングルデータレート(SDR)実装においては、デバイス110にSIで入力された情報は、SCLKクロック信号の立ち上がりエッジまたは立ち下がりエッジのいずれかでラッチすることができる。あるいは、ダブルデータレート(DDR)実装においては、SCLKクロック信号の立ち上がりエッジと立ち下がりエッジの双方を、SIで入力された情報をラッチするために使用することができる。
各デバイスのCS#入力部は、デバイスを選択する通常のチップセレクトである。この入力は共通のリンクに連結されており、その共通のリンクによって、チップセレクト信号をデバイス110のすべてに同時にアサートすることが可能となり、したがってデバイス110のすべてが同時に選択される。
図2は、複数のシングルポートデバイス210a〜eを備える例示的なデバイス構成のブロック図であり、これらのシングルポートデバイス210a〜eは、カスケード接続されたクロックを有するシリアルデイジーチェーンカスケード配列で構成されている。各デバイス210は、上述のように、SI入力部と、SO入力部と、SCLK入力部と、CS#入力部とを備えている。加えて、各デバイス210はクロック出力部(SCLKO)を備えている。SCLKOは、デバイス210に入力されたSCLK信号を出力する出力部である。
図2を参照すると、デバイス210のSIおよびSOが、上述のようにデイジーチェーンカスケード配列で連結されている。加えて、このデバイスのSCLK入力部およびSCLKOもまたデイジーチェーンカスケード配列で連結されており、したがって、デイジーチェーンカスケードにおける前方のデバイス210のSCLKOが、デイジーチェーンカスケードにおける次のデバイス210のSCLK入力部に連結されている。このように、例えば、デバイス210aのSCLKOはデバイス210bのSCLK入力部に連結されている。
クロック信号は、デイジーチェーンカスケードデバイスを通じて伝播するとき、遅延を発生しうることに留意されたい。遅延ロックループ(DLL)などの内部遅延補償回路を用いて、この遅延を回避してもよい。
図3は、複数のデュアルポートデバイス310a〜eを備える例示的なデバイス構成のブロック図であり、これらのデュアルポートデバイス310a〜eはシリアルデイジーチェーンカスケード配列で構成されている。各デバイス310は、上述のように、各ポートに対するSIおよびSOと、SCLK入力部と、CS#入力部とを備えている。図3を参照すると、デバイス310の第1のポートに対するSIは「SI0」と記されており、第2のポートに対するSIは「SI1」と記されている。同様に、第1のポートに対するSOは「SO0」、第2のポートに対するSOは「SO1」と記されている。各ポートに対するSIおよびSOは、上述のようにデバイス310の間で接続されている。このように、例えば、デバイス310aのポート0のSOは、デバイス310bのポート0のSIに供給され、以下同様である。同様に、デバイス310aのポート1のSOは、デバイス310bのポート1のSIに供給され、以下同様である。
図4は、複数のシングルポートデバイスを備える例示的なデバイス構成のブロック図であり、これらのシングルポートデバイスは、様々なイネーブル信号に対する入力部および出力部を有するシリアルデイジーチェーン配列で構成されている。各デバイス410は、上述のように、SIと、SOと、CS#入力部と、SCLK入力部とを備えている。加えて、各デバイス410は、入力ポートイネーブル(IPE)入力部と、出力ポートイネーブル(OPE)入力部と、入力ポートイネーブル(IPEQ)出力部と、出力ポートイネーブル(OPEQ)出力部とを備えている。IPE入力は、IPE信号をデバイスに入力するために使用される。IPEがアサートされているとき、SIを通じて情報をデバイス410にシリアル入力することができるように、IPE信号は、SIをイネーブルするためにデバイスによって使用される。同様に、OPE入力部は、OPE信号をデバイスに入力するために使用される。OPEがアサートされているとき、SOを通じて情報をデバイス410にシリアル出力することができるように、OPE信号は、SOをイネーブルするためにデバイスによって使用される。IPEQおよびOPEQは、それぞれIPEおよびOPE信号をデバイスから出力する出力部である。IPEQ信号は、遅延したIPE信号であっても、IPE信号を微分したものであってもよい。同様に、OPEQ信号は、遅延したOPE信号であっても、OPE信号を微分したものであってもよい。CS#入力部およびSCLK入力部は、上述のように、それぞれCS#およびSCLK信号をデバイス410a〜dに分配する別個のリンクに連結されている。
SIおよびSOは、上述のように、デイジーチェーンカスケード配列において、あるデバイスから次のデバイスへと連結されている。さらに、デイジーチェーンカスケードにおける前方のデバイス410のIPEQおよびOPEQは、デイジーチェーンカスケード配列における次のデバイス410のそれぞれIPE入力およびOPE入力に連結されている。この配列によって、IPEおよびOPE信号は、シリアルデイジーチェーンカスケード方式で、あるデバイス410から次のデバイスに転送される。
図5は、デュアルポートデバイス510a〜dを備える例示的なデバイス構成のブロック図であり、これらのデュアルポートデバイス510a〜dは、様々なイネーブル信号に対する入力部および出力部を有するシリアルデイジーチェーン配列で構成されている。各デバイス510は、上述のように、CS#入力部と、SCLK入力部と、各ポートに対するSI、SO、IPE、OPE、IPEQおよびOPEQとを備えている。ポート1およびポート2に対するSI、SO、IPE、OPE、IPEQおよびOPEQはそれぞれ、SI1、SO1、IPE1、OPE1、IPEQ1およびOPEQ1、ならびにSI2、SO2、IPE2、OPE2、IPEQ2およびOPEQ2と表されている。
各デバイス510に対するCS#入力部は、上述のように、すべてのデバイス510を同時に選択するように単一のリンクに連結されている。同様に、各デバイス510に対するSCLKは、上述のように、クロック信号をすべてのデバイス510に同時に分配するように構成された単一のリンクに連結されている。また、上述のように、SI、SO、IPE、OPE、IPEQおよびOPEQは、デイジーチェーンカスケードにおける前方のデバイスのSO、IPEQおよびOPEQが、デイジーチェーンカスケードにおける後方のSI、IPEおよびOPEに連結されるように、デバイス間で連結されている。例えば、デバイス510aのSO1、SO2、IPEQ1、IPEQ2、OPEQ1およびOPEQ2は、デバイス510bのそれぞれSI1、SI2、IPE1、IPE2、OPE1およびOPE2に連結されている。
デバイス510aのSI、IPEおよびOPE入力部に入力されるSI、IPEおよびOPE信号はそれぞれ、デバイス510aに例えばメモリコントローラ(図示せず)から与えられる。デバイス510dは、デバイス510dのSO、IPEQおよびOPEQ出力部を通じてデータおよび制御信号を再びメモリコントローラに与える。
図6は、多数のシリアル入力部(SI0からSIn)および多数のシリアル出力部(SO0からSOn)を有する複数のデバイスを備える例示的なデバイス構成のブロック図であり、これらのデバイスはシリアルデイジーチェーンカスケード配列で構成されている。加えて、各デバイス610は、上述のようにSCLK入力部とCS#入力部とを有している。
各デバイス610に対して用いられているシリアル入力部(SI0からSIn)およびシリアル出力部(SO0からSOn)により、それぞれシリアル形式で情報をデバイス610に入力し、またデバイス610から出力することが可能となっている。各入力部は、ある種類の情報(例えばアドレス、コマンド、データ)および/または信号(例えばイネーブル信号)をデバイス610に入力するように、特定の役割を与えられていてもよい。同様に、各出力部は、ある種類の情報および信号をデバイス610から出力するように、特定の役割を与えられていてもよい。例えば、1つ以上の入力部が、アドレス情報をデバイス610に入力することができるように、役割を与えられていてもよい。同様に、例えば、1つ以上の出力部が、アドレス情報をデバイス610から出力するように、役割を与えられていてもよい。
各デバイス610に対するシリアル入力部およびシリアル出力部の数は通常、アドレス線の数、コマンドサイズおよびデータ幅サイズなど、特定の要因に依存する。これらの要因は、デバイスが特定のシステムアプリケーションにおいてどのように使用されるかによって影響を受けることがある。例えば、少量の情報を格納するために使用するデータストアを必要とするシステムアプリケーションは、大量の情報に対するデータストアを必要とするシステムアプリケーションと比べて、より少数のアドレスおよびデータ線を、したがってより少数の入力部/出力部を有するデバイスを用いることができる。
図7は、読取り動作に関するタイミングを示すタイミング図であり、この読取り操作は、単一のデバイスとシリアルデイジーチェーンカスケード配列で構成された複数のデバイスとで実施されたものである。図7を参照すると、CS#がアサートされてデバイスのすべてが選択されている。この読取り動作は、IPEをアサートし、読取り動作に関連する情報を、SIを通じてデバイスにクロックすることによって開始する。実例として、この情報は、読取り動作を実施すべきであることを示すコマンド(CMD)と、データが読み取られるメモリ内の開始場所を示す列アドレス(Col. ADD)および行アドレス(Row ADD)とを含んでいる。
時間「tR」において、要求されたデータがメモリから読み取られ、デバイスに具備された専用の内部データバッファに置かれる。tRの長さは通常、メモリを構成するセルの特性によって決まる。時間tRの後、OPEがアサートされて、内部データバッファからSOを通じてデイジーチェーンカスケードにおける次のデバイスへとデータをシリアル転送することが可能となる。データは、SO出力部において、実例としてSCLKの立ち上がりエッジにおいて、内部バッファからシリアル出力される。デイジーチェーンカスケードにおけるデバイスから出力されたデータは、例えば、IPEおよびOPEなどの制御信号を伝播させることに伴うレイテンシを制御するために、1クロックサイクル程度遅延されている。さらに以下で説明するように、レイテンシ制御は、クロック同期したラッチを使用して実施される。
フラッシュコアアーキテクチャを実現する、カスケード接続されたメモリデバイスの動作の一部の例を以下の表1に示す。表1に、ターゲットデバイスアドレス(TDA)と、使用可能なOP(動作)コードと、列アドレス、行/バンクアドレス、および入力データの対応状態とを示す。
Figure 0005179450
本発明のいくつかの実施形態において、図1〜6に示すシステムにおける各デバイスは、シリアル入力データ内のターゲットデバイスアドレス(tda)として使用することができる固有のデバイス識別子を有していてもよい。シリアル入力データを受信すると、フラッシュメモリデバイスは、そのシリアル入力データ内のターゲットデバイスアドレスフィールドを解析し、そのデバイスがターゲットデバイスであるかどうかを、ターゲットデバイスアドレスをそのデバイスの固有のデバイス識別番号と相関させることによって判断することができる。
表2は、図1〜6に関連して説明したシステムを含めた本発明の実施形態による入力データストリームの好ましい入力シーケンスを示す。コマンド、アドレス、およびデータが、最上位ビットから開始して各メモリデバイスの内外に順次シフトされる。
図4を参照する。デバイス410a〜dは、入力ポートイネーブル(IPE)がHIGHである間にシリアルクロック(SCLK)の立ち上がりエッジでサンプリングされたシリアル入力信号(SIP)で動作することができる。コマンドシーケンスは、1バイトのターゲットデバイスアドレス(「tda」)および1バイトの動作コードで開始しており、この動作コードはまた、同じ意味でコマンドコード(表1では「cmd」)と呼ばれることもある。最上位ビットにおいて、シリアル入力信号を1バイトのターゲットデバイスアドレスで開始することにより、デバイスは、受信したさらなる入力データを処理する前に、ターゲットデバイスアドレスフィールドを解析することができる。メモリデバイスがターゲットデバイスでない場合、そのメモリデバイスは、処理する前にシリアル入力データを別のデバイスに転送することができ、それによって余分な処理時間およびリソースが節約される。
Figure 0005179450
1バイトのTDAは、デバイス内にシフトされ、1バイトのcmdコードが続く。最上位ビット(MSB)はSIPで開始し、各ビットはシリアルクロック(SCLK)の立ち上がりエッジでラッチされる。コマンドに応じて、1バイトのコマンドコードに、列アドレスバイト、行アドレスバイト、バンクアドレスバイト、データバイト、および/もしくは組み合わせが続くか、または何も続かないことがある。
図8は、情報に関連するタイミングを示すタイミング図であり、この情報は、シリアルデイジーチェーンカスケード配列で構成されたデバイス間で転送されたものである。上記のように、CS#がアサートされてデバイスが選択される。IPEをアサートし、SCLKの相次ぐ立ち上がりエッジでデータをデバイスにクロックすることによって、デイジーチェーンカスケードにおける第1のデバイスに情報が入力される。IPEは、第1のデバイスを通じて第2のデバイスに1サイクル未満で伝播される。これにより、情報が第1のデバイスにクロックされてから1サイクル後に、第1のデバイスのSOから第2のデバイスのSIに情報をクロックすることが可能となっている。これが、デイジーチェーンカスケードにおける相次ぐデバイスに対して繰り返される。このように、例えば、情報は、シリアルデイジーチェーンカスケードにおける第3のデバイスに、第1のデバイスにおけるデータのラッチ点から3番目のSCLKの立ち上がりエッジで入力される。制御信号IPEおよびOPEは、これらの信号に対する適切なセットアップ時間をデイジーチェーンカスケードにおける次のデバイスで確保するために、SCLKの立ち上がりエッジと同期される。
図9は、シングルポートデバイスに対する例示的なシリアル出力制御論理回路900のブロック図である。論理回路900は、IPE用の入力バッファ902と、SI(SIP)用の入力バッファ904と、OPE用の入力バッファ906と、入力ラッチ制御部908と、シリアルパラレルレジスタ910と、出力ラッチ制御部912と、データレジスタ914と、アドレスレジスタ916と、コマンドインタプリタ918と、セレクタ920と、ページバッファ924と、論理和ゲート926と、出力バッファ928と、セレクタ930と、メモリ950とを備えている。
入力バッファ902は、バッファ902の入力部でデバイスに供給されたIPE信号の状態をバッファリングするように構成された通常のLVTTL(低電圧トランジスタトランジスタ論理回路)バッファである。バッファ902の出力は入力ラッチ制御部908に供給され、この入力ラッチ制御部908は、IPE信号の状態をラッチし、IPE信号のラッチ状態を入力バッファ904およびセレクタ920に与える。入力バッファ904は、SI入力を通じてデバイスに供給された情報をバッファリングするように構成されたLVTTLバッファである。入力バッファ904は、入力ラッチ制御部908の出力によってイネーブルにされる。イネーブルにされると、SI入力部に与えられた情報は、バッファ908によってシリアルパラレルレジスタ910およびセレクタ930の入力に供給される。入力バッファ904は、IPE信号がアサートされていることを、入力ラッチ制御部908から供給されたIPE信号のラッチ状態が示すときイネーブルにされる。シリアルパラレルレジスタ910に供給された情報は、このレジスタ910によってシリアル形式からパラレル形式に変換される。シリアルパラレルレジスタ910の出力は、データレジスタ914、アドレスレジスタ916、およびコマンドインタプリタ918に供給される。
データレジスタ914およびアドレスレジスタ916は、SIを通じてデバイスに供給されたデータおよびアドレス情報をそれぞれ保持する。コマンドインタプリタ918は、SIを通じてデバイスに入力されたコマンドを解釈するように構成されている。これらのコマンドは、デバイスの動作をさらに制御するために使用される。例えば、「ライトメモリ」コマンドは、デバイスが、データレジスタ914に含まれているデータを、デバイスに具備されたメモリ950に、アドレスレジスタ916によって指定されたアドレスで書き込むようにするために使用することができる。
入力バッファ906は、デバイスのOPE入力部に供給されたOPE信号をバッファリングするように構成されている。バッファ906の出力は、OPE信号の状態をラッチする出力ラッチ制御部912に転送される。出力ラッチ制御部は、ラッチされたOPE信号状態をORゲート926に出力する。ORゲート926は通常の論理和ゲートであり、この論理和ゲートの出力は、出力バッファ928の出力をイネーブル/ディスエーブルにするために使用されている。
セレクタ920は、2つの入力のうち信号DAISY_CHAINによって選択された一方を出力する通常の2対1マルチプレクサである。上記のように、これらの入力のうちの一方は、入力ラッチ制御部908からのIPEのラッチ状態である。他方の入力は、論理ローの状態に設定されている。信号DAISY CHAINは、デバイスがシリアルデイジーチェーンカスケード配列において1つ以上の他のデバイスに連結されているかどうかを示す。実例として、この信号は、デバイスがシリアルデイジーチェーンカスケード配列において1つ以上のデバイスに連結されている場合にアサートされる。DAISY_CHAIN信号をアサートすると、セレクタ920に供給されたIPE信号のラッチ状態がセレクタ920から出力される。DAISY_CHAINがアサートされていないときは、セレクタ920に入力された論理ローの状態がセレクタ920から出力される。
ページバッファ924は、メモリ950から読み取られた情報を保持するように構成された通常のデータバッファである。セレクタ930は、2つの入力のうち信号ID_MATCHによって選択された一方を出力する通常の2対1マルチプレクサである。セレクタ930への一方の入力はページバッファ924の出力部から供給され、他方の入力はSI入力バッファ904の出力部から供給される。セレクタ930の出力は、出力バッファ928に供給される。信号ID_MATCHは、SIを通じてデバイスに送られた特定のコマンドが、そのデバイスを宛先とするものであるかどうかを示す。コマンドがそのデバイスを宛先とするものである場合、ID_MATCHがアサートされて、ページバッファ924からの出力がセレクタ930から出力される。ID_MATCHがアサートされていない場合、SIバッファ904からの出力(すなわち、デバイスに入力されたSI信号の状態)がセレクタ930から出力される。
メモリ950は、データを保持するように構成された通常のメモリである。メモリ950は、SIを通じてデバイスに入力されたアドレスを使用してアドレス指定可能な、スタティックRAM(SRAM)、ダイナミックRAM(DRAM)またはフラッシュメモリセルなどのセルを備えるランダムアクセスメモリ(RAM)であってもよい。
動作中、アサートされたIPE信号は、入力バッファ902によってバッファリングされ、IPEのアサート状態をラッチする入力ラッチ制御部908に転送される。このラッチ状態は、セレクタ920および入力バッファ904に供給されて、このバッファ904をイネーブルにする。入力バッファ904に入力されたコマンド、アドレスおよびデータ情報は次いで、シリアルパラレルレジスタ910に転送され、このシリアルパラレルレジスタ910は、その情報をシリアル形式からパラレル形式に変換し、コマンド、アドレスおよびデータ情報をコマンドインタプリタ918、アドレスレジスタ916およびデータレジスタ914にそれぞれ供給する。バッファ904の出力はまた、セレクタ930に供給される。ID_MATCHがアサートされていない場合は、バッファ904の出力がセレクタ930の出力部に出現し、そのバッファ904の出力が出力バッファ928の入力部に供給される。DAISY_CHAINがアサートされている場合は、IPEのラッチ状態がセレクタ920の出力部に出現し、ORゲート926の第1の入力部に供給される。ORゲート926は、IPEの状態を出力バッファ928に渡して出力バッファ928をイネーブルにする。これにより、SI入力部に入力された情報を、SOでデバイスから出力させることができる。
ページバッファ924からのデータは、OPEおよびID_MATCHをアサートすることによってデバイスから出力される。具体的には、OPEのアサート状態が入力バッファ906に供給され、次に、入力バッファ906が、その状態を出力ラッチ制御部912に供給し、出力ラッチ制御部912がその状態をラッチする。ラッチされたアサート状態が、ORゲート926の第2の入力に供給され、ORゲート926が信号を出力して出力バッファ928をイネーブルにする。ID_MATCHをアサートすると、ページバッファ924の出力をセレクタ930の出力に出現させることができる。セレクタ930の出力は、イネーブルにされた出力バッファ928に供給され、出力バッファ928は、デバイスのSO出力部でデータをデバイスから出力する。
DAISY_CHAINがアサートされていない場合、出力バッファ928はOPEによってのみイネーブルにされることに留意されたい。これによって、このデバイスは、非デイジーチェーンシリアルカスケード構成で使用することが可能となっている。
図10は、デュアルポートデバイスに対する例示的なシリアル出力制御論理回路1000のブロック図である。各ポートごとに、シリアル出力制御論理回路1000は、IPE入力バッファ1002、SI入力バッファ1004、OPE入力バッファ1006、入力ラッチ制御部1008、シリアルパラレルレジスタ1010、出力ラッチ制御部1012、データレジスタ1014、アドレスレジスタ1016、コマンドインタプリタ1018、セレクタ1020、ページバッファ1024、論理和ゲート1026、出力バッファ1028およびセレクタ1030を備えており、これらはそれぞれ、上述のIPE入力バッファ902、SIP入力バッファ904、OPE入力バッファ906、入力ラッチ制御部908、シリアルパラレルレジスタ910、出力ラッチ制御部912、データレジスタ914、アドレスレジスタ916、コマンドインタプリタ918、セレクタ920、ページバッファ924、論理和ゲート926、出力バッファ928およびセレクタ930と同一である。
図11は、本明細書で説明する技法と共に使用しされうるシリアル出力制御論理回路1100の別の実施形態の詳細ブロック図である。論理回路1100は、SI入力バッファ1104と、IPE入力バッファ1106と、OPE入力バッファ1108と、SCLK入力バッファ1110と、論理積ゲート1112および1114と、ラッチ1116、1118、1120および1122と、セレクタ1124および1130と、論理和ゲート1126と、SO出力バッファ1128とを備えている。バッファ1104、1106、1108および1110は、デバイスに入力されたSI、IPE、OPEおよびSCLK信号それぞれをバッファリングするように構成された通常のLVTTLバッファである。
ANDゲート1112は、IPEがアサートされているとき、SIに入力された情報をラッチ1116に出力するように構成されている。ラッチ1116は、クロック信号(SCLK)がバッファ1110によって与えられているとき、情報をラッチするように構成されている。DATA_OUTは、デバイスに具備されたメモリ(図示せず)から読み取られたデータの状態を表す。ANDゲート1114は、OPEがアサートされているとき、DATA_OUTの状態を出力するように構成されている。ANDゲート1114の出力はラッチ1118に送り込まれ、このラッチ1118は、クロック信号がバッファ1110によって与えられているとき、DATA_OUTの状態をラッチするように構成されている。バッファ1106は、デバイスに供給されたIPE信号をバッファリングするように構成されている。バッファ1106の出力は、ラッチ1120によってラッチされる。同様に、バッファ1108は、デバイスに供給されたOPE信号をバッファリングするように構成されている。ラッチ1122は、バッファ1108によって出力されたOPEの状態をラッチするように構成されている。セレクタ1124および1130は、それぞれ2つの入力部を備える通常の2対1マルチプレクサである。セレクタ1124に対する入力は、上述のID_MATCH信号によって、セレクタ1124からの出力に選択される。一方の入力は、ラッチ1118によって維持されたDATA_OUTのラッチ状態を供給される。この入力は、ID_MATCHがアサートされているとき、セレクタ1124からの出力に選択される。他方の入力は、ラッチ1116によって維持されたSIのラッチ状態を供給される。この入力は、ID_MATCHがアサートされていないとき、セレクタ1124からの出力に選択される。
セレクタ1130に対する入力は、上述のDAISY_CHAIN信号によって、セレクタ1130からの出力に選択される。セレクタ1130への一方の入力は、ラッチ1120によって維持されたIPEのラッチ状態を供給され、他方の入力は論理ゼロに結び付けられている。DAISY_CHAINがアサートされているとき、IPEのラッチ状態が、セレクタ1130からの出力に選択される。同様に、DAISY_CHAINがアサートされていないとき、論理ゼロが、セレクタ1130からの出力に選択される。
ORゲート1126は、イネーブル/ディスエーブル信号を出力バッファ1128に与えるように構成された通常の論理和ゲートである。ORゲート1126は、セレクタ1130の出力と、ラッチ1122によって維持されたOPEのラッチ状態とを供給される。これらの出力のいずれも、イネーブル信号をバッファ1128に与えてバッファの出力をイネーブルにするために使用することができる。バッファ1128は、出力信号SOをバッファリングする通常のバッファである。上記のように、バッファ1128は、ORゲート1126の出力によってイネーブル/ディスエーブルにされる。
動作中、IPEがアサートされているとき、SIを通じてデバイスに入力された情報はラッチ1116に供給される。ラッチ1116は、実例として、IPEがアサートされた後、SCLKの第1の上昇推移においてこの情報をラッチする。同様に、ラッチ1120は、このSCLKの推移においてIPEの状態をラッチする。ID_MATCHがアサートされていないと仮定すると、ラッチ1116の出力がセレクタ1124を通じてバッファ1128に供給される。同様に、アサートされたIPEがバッファ1106からラッチ1120に転送され、このラッチ1120において、このIPEはまた、実例として、SCLKの第1の上昇推移によってラッチされる。DAISY_CHAINがアサートされていると仮定すると、IPEのラッチ状態がセレクタ1130の出力部に与えられ、ORゲート1126に転送されて、イネーブル信号がバッファ1128に与えられる。次いで、SIのラッチ状態が、バッファ1128を通じて出力SOとしてデバイスから転送される。
DAISY_CHAINがアサートされていないとき、セレクタ1130に入力された論理ゼロが選択され、それによって論理ゼロがセレクタ1130から出力される。これによって、IPEがバッファ1128をイネーブルにすることが不可能になる。
実例として、OPEがアサートされた後のSCLKの次の上昇推移において、OPEのアサート状態がラッチ1122でラッチされ、DATA_OUTの状態がラッチ1118でラッチされる。ID_MATCHがアサートされていると仮定すると、DATA_OUTのラッチ状態がセレクタ1124によって選択され、バッファ1128の入力部に加えられる。同時に、ラッチ1122からのOPEのラッチされたアサート状態が、ORゲート1126を通過してバッファ1128をイネーブルにし、それによって、DATA_OUTのラッチ状態が、出力SOとしてデバイスから出力される。
図12は、シリアルデイジーチェーンカスケード配列で構成され、例示的なシリアル出力制御論理回路を具備するデバイスの例示的な構成のブロック図である。この配列は3つのデバイス1210を備えており、これらのデバイス1210は、上述のように、デイジーチェーンカスケードにおける前方のデバイスの出力部が、デイジーチェーンカスケードにおける次のデバイスの入力部に連結されるように構成されている。あるデバイスから次のデバイスへの情報およびデータの転送について、図13を参照して以下に説明する。
図13は、図12に示すデバイスの入力および出力に関するタイミングを示す例示的なタイミング図である。具体的には、この図は各デバイス内のシリアル出力制御論理回路1100の動作を示しており、この動作は、各デバイス1210のSI入力部で入力された情報をデバイス1210のSO出力部に渡すことに関するものである。
図11、12および13を参照し、DATA_CHAINがアサートされていると仮定する。IPEがデバイス1210aでアサートされているとき、デバイスのSI入力部における情報が、上述のように、デバイスのシリアル出力制御論理回路1100を通じてデバイス1210aのSO出力部に渡される。具体的には、データが、実例としてIPEがアサートされた後のSCLKの各立ち上がりエッジにおいて、デバイス1210aにクロックされる。情報およびIPEの状態は、上述のように論理回路1100を通じて伝播し、それぞれデバイスのSOおよびIPEQ出力部でデバイス1210aを抜け出す。これらの出力は、図においてそれぞれS1およびP1として表されている。これらの出力は、上述のように、デバイス1210bのSIおよびIPE入力部に供給され、デバイス1210bのシリアル出力制御論理回路1100を通過し、1クロックサイクル後に、デバイス1210bからこのデバイスのSOおよびIPEQ出力部で出力される。これらの出力は、図においてそれぞれS2およびP2として表されている。同様に、デバイス1210bのSOおよびIPEQ出力は、デバイス1210cのSIおよびIPE入力部にそれぞれ供給され、デバイス1210cのシリアル出力制御論理回路1100を通過し、1クロックサイクル後にデバイス1210cからデバイスのSOおよびIPEQ出力部でそれぞれ出力される。これらの出力は、図においてそれぞれS3およびP3として表されている。
上述のデイジーチェーンカスケード配列では、SDR動作用のデイジーチェーンカスケードにおける信号の出力レイテンシは、以下の式を使用して求めることができる。
出力レイテンシ=N*クロックサイクル時間
上式において、
「出力レイテンシ」はデータの出力レイテンシであり、
「N」はデイジーチェーンカスケード配列におけるデバイスの数であり、
「クロックサイクル時間」は、クロック(例えばSCLK)が動作するクロックサイクル時間である。
例えば、図12に示すデイジーチェーンカスケードに対するクロックサイクル時間が10ナノ秒であると仮定する。デバイス1210cのSOでのデータの全出力レイテンシは、3*10ナノ秒すなわち30ナノ秒である。
DDR動作の場合、出力レイテンシは以下のように求めることができる。
出力レイテンシ=N*(クロックサイクル時間/2)
DDR動作においては、クロックの両エッジが、入力データのラッチ点および出力データの変化点として機能することができる。このように、全レイテンシは、SDR動作に対するレイテンシの半分となる。
上記の説明において、デバイス1210に入力された情報は、SDR動作に対しては1クロックサイクル後、DDR動作に対しては半サイクル後に出力されることに留意されたい。この遅延は、出力バッファ1128を活動化するのに要する時間に対応するために導入されている。
図14は、あるデイジーチェーンカスケードにおける第1のデバイス1450aのメモリに含まれているデータをそのデイジーチェーンカスケードにおける第2のデバイス1450bに転送するために使用しうる論理回路1400のブロック図である。論理回路1400は、データ出力レジスタ1402と、OPE入力バッファ1404と、SCLK入力バッファ1406と、ANDゲート1408と、データ出力ラッチ1410と、OPE状態ラッチ1412と、セレクタ1414と、SO出力バッファ1416と、OPEQ出力バッファ1418とを備えている。
データ出力レジスタ1402は、デバイス1450に具備されたメモリから読み取られたデータを格納するように構成された通常のレジスタである。レジスタ1402は、実例として、メモリからパラレルにデータをロードし、ゲート1408の入力部にシリアルにデータを転送するパラレルシリアルデータレジスタである。SCLKは、レジスタ1402がデータをゲート1408に転送するために使用するクロックを与える。図示のように、データレジスタ1402は、ビットD0からD7を備える1バイトのデータを保持するように構成されており、ここで、D0はバイトの最下位ビット(LSB)であり、ビットD7はバイトの最上位ビット(MSB)である。レジスタ1402は、データがバイト幅だけメモリからパラレルにロードされる。次いでデータが、レジスタからシフトされ、MSBを初めとして1ビットずつゲート1408の入力部にシリアルに供給される。
バッファ1404および1406は、入力信号OPEおよびSCLKをそれぞれバッファリングするために使用される通常のLVTTLバッファである。OPE信号は、バッファ1404(OPEI)の出力部からゲート1408に転送される。SCLK信号は、バッファ1406の出力部からデータ出力レジスタ1402とラッチ1410および1412に転送され、これらの構成要素にクロックが与えられる。
ゲート1408は、OPEがアサートされているときにデータ出力レジスタ1402(DATA_OUT)の出力をラッチ1410に転送するように構成された通常の論理積ゲートである。ゲート1408の出力は「DBIT」と表されている。ラッチ1410および1412は、DBITの状態をおよびOPE信号それぞれラッチするように構成された通常のラッチである。セレクタ1414は、信号ID_MATCHによって制御される通常の2入力の2対1マルチプレクサである。データ入力の一方は、DBITのラッチ状態を供給される。この状態は、ID_MATCHがアサートされているときにセレクタ1414から出力される。他方の入力は、デバイス1450aにそのSIを通じて入力されたシリアル情報(SIO)を供給される。この情報は、ID_MATCHがアサートされていないときにセレクタ1414によって出力される。
バッファ1416および1418は、セレクタ1414およびラッチ1406の出力をそれぞれバッファリングするように構成された通常のバッファである。バッファ1416の出力は、SO(SO0)としてデバイス1450aを抜け出し、バッファ1418の出力はOPEQ(OPEQ0)としてデバイス1450aを抜け出す。
図15は、論理回路1400を使用して、デバイス1450aに具備されたメモリからデバイス1450bにデータをバイト幅だけ転送することに関するタイミングを示すタイミング図である。図14および15を参照すると、OPEが入力バッファ1404でデバイス1450aに供給された直後に、OPEIがアサートされている。OPEIがゲート1408に供給されて、データ出力レジスタ1402のD7に出現するデータを、SCLKの次の立ち上がりエッジにおいてラッチ1410でラッチすることが可能となる。加えて、SCLKのこの次の立ち上がりエッジにより、データがデータ出力レジスタ1402において右シフトされ、したがって、D6内のデータがD7にシフトされ、D5内のデータが136にシフトされ、以下同様となる。ラッチ1410の出力はセレクタ1414に出現し、このセレクタ1414は、ID_MATCHがアサートされていると仮定すると、データのラッチ状態をバッファ1416に出力する。バッファ1416は、このラッチ状態をデバイス1450aからSO0として出力し、このSO0は、デイジーチェーンカスケードにおける次のデバイス1450bのSI入力部(SI1)に供給される。その間に、OPEがアサートされた後の最初のクロックの立ち上がりエッジにおいて、OPEの状態がまたラッチ1412でラッチされる。ラッチ1412の出力はバッファ1418に転送され、バッファ1418はOPEのラッチ状態をデバイス1450aからOPEQ(OPEQ0)として出力し、OPEQはデイジーチェーンカスケードにおける次のデバイス1450bのOPE入力部(OPE1)に供給される。この手順が、ビットD6からD0に対して繰り返される。
本発明について、その好ましい実施形態に関連して具体的に示し説明してきたが、当業者であれば、形式および細部における様々な変更が、添付の特許請求の範囲に包含される本発明の趣旨から逸脱することなく、当技術分野においてなされうることが理解されよう。
本発明の一態様によれば、デイジーチェーンカスケード配列で構成された複数のデバイスを有する装置であって、第1のメモリデバイスであって、
(a) メモリと、
(b) 前記メモリ内の記憶場所に関連するアドレス情報を受信するための第1の入力部と、
(c) 前記記憶場所に含まれたデータを第1のメモリデバイスから出力するように構成された第1の出力部と、
を有する第1のメモリデバイスと、
第2のメモリデバイスであって、
(a) 前記第1のデバイスの第1の出力部に連結され、前記第1のメモリデバイスから出力されたデータを受信するように構成された第1の入力部を有する
第2のメモリデバイスと、
を備える装置が提供される。
前記データは、前記第1のメモリデバイスの前記第1の出力部から前記第2のメモリデバイスの前記第1の入力部にシリアルに転送される、こととしてもよい。
前記データは、クロックサイクルの立ち上がりエッジおよび立ち下がりエッジに基づいて、2倍のデータ転送率でシリアルに転送される、こととしてもよい。
前記第2のメモリデバイスの前記第1の入力部に転送されるデータは、デバイスアドレス情報を含む、こととしてもよい。
前記デバイスアドレス情報は、前記第2のメモリデバイスに関連する、こととしてもよい。
前記第2のメモリデバイスの前記第1の入力部に転送されるデータは、コマンドおよびデータ情報をさらに含む、こととしてもよい。
前記第1のメモリデバイスは、
(a) 前記第1のメモリデバイスの前記第1の入力をイネーブルにして前記アドレス情報を受信するために使用される第1の入力イネーブル信号を受信するための第2の入力部と、
(b) 第2の入力イネーブル信号を出力するための第2の出力部と、をさらに有する、こととしてもよい。
そのような前記第1のメモリデバイスは、
前記データを前記第1のメモリデバイスの前記第1の出力部で出力できるようにするために使用される第1の出力イネーブル信号を受信するための第3の入力部と、
第3の出力イネーブル信号を前記第1のメモリデバイスから出力するための第3の出力部と、
を有する、こととしてもよい。
前記第2の入力イネーブル信号は、遅延した前記第1の入力信号である、こととしてもよい。
前記第2の入力イネーブル信号は、前記第1の入力信号から誘導される、こととしてもよい。
前記第2のメモリデバイスは、前記第1のメモリデバイスの前記第2の出力部に連結された第2の入力部を有し、その第2の入力部は、前記第2の入力イネーブル信号を前記第2のメモリデバイスで受信するためのものである、こととしてもよい。
前記第1のメモリデバイスは、
第1の出力イネーブル信号を受け取るための第2の入力部であって、その第1の出力イネーブル信号は、前記データを前記第1のメモリデバイスの前記第1の出力部で出力することを可能にするために使用されるものである、第2の入力部と、
第2の出力イネーブル信号を前記第1のメモリデバイスから出力するための第2の出力部と、
を有する、こととしてもよい。
そのような前記第2のメモリデバイスは、前記第1のメモリデバイスの前記第2の出力部に連結された第2の入力部を有し、その第2の入力部は、前記第2の出力イネーブル信号を前記第2のメモリデバイスで受信するためのものである、こととしてもよい。
前記第1のメモリデバイスおよび第2のメモリデバイスはそれぞれ、クロック信号を受信するための第2の入力部を有し、そのクロック信号は、アクセスしたデータを前記第1のメモリデバイスの前記第1の出力部から前記第2のメモリデバイスの前記第1の入力部に転送することに対応するために、前記第1および第2のメモリデバイスによって使用されるものである、こととしてもよい。
前記第1のメモリデバイスは、前記第2のメモリデバイスの前記第2の入力部に連結された第2の出力部を有し、その第2の出力部は、前記クロック信号を前記第1のメモリデバイスから前記第2のメモリデバイスに転送するためのものである、こととしてもよい。
前記メモリはフラッシュメモリを含む、こととしてもよい。
本発明の他の態様によれば、情報をデバイス同士の間で転送するための方法であって、
第1のメモリデバイスの第1の入力部に、前記第1のメモリデバイスに具備されたメモリの記憶場所に関連するアドレス情報を入力する段階と、
前記第1のメモリデバイスに具備されたメモリ内のデータに前記記憶場所でアクセスする段階と、
そのアクセスしたデータを前記第1のメモリデバイスから第2のメモリデバイスに転送することが可能となるように、前記第1のメモリデバイスの第1の出力部を前記第2のメモリデバイスの第1の入力部に連結する段階と、
を含む方法が提供される。
前記方法は、クロック信号を前記第1のメモリデバイスおよび前記第2のメモリデバイスに連結する段階であって、前記クロック信号は、前記アクセスしたデータを前記第1のメモリデバイスから前記第2のメモリデバイスに転送することに対応するために、前記第1のメモリデバイスおよび第2のメモリデバイスによって使用される、段階をさらに含む、こととしてもよい。
前記クロック信号は、前記第2のメモリデバイスの第2の入力部に前記第1のメモリデバイスの第2の出力部から連結される、こととしてもよい。
前記方法は、前記第1のメモリデバイスの第2の入力部に第1の入力イネーブル信号を入力する段階であって、その第1の入力イネーブル信号は、前記アドレス情報を前記第1のメモリデバイスの前記第1の入力部に入力することを可能にするために使用される、段階と、
第2の入力イネーブル信号を前記第1のメモリデバイスの第2の出力部から出力する段階と、
前記第2の入力イネーブル信号を前記第1のメモリデバイスから前記第2のメモリデバイスに転送できるように、前記第1のメモリデバイスの前記第2の出力部を前記第2のメモリデバイスの第2の入力部に連結する段階と、
をさらに含む、こととしてもよい。
前記第2の入力イネーブル信号は、クロックサイクルレイテンシによって遅延した前記第1の入力イネーブル信号である、こととしてもよい。
前記第2の入力イネーブル信号は、前記第1の入力イネーブル信号から誘導される、こととしてもよい。
前記方法は、前記第1のメモリデバイスの第2の入力部に第1の出力イネーブル信号を入力する段階であって、その第1の出力イネーブル信号は、前記アクセスしたデータを前記第1のメモリデバイスから出力することを可能にするために使用される、段階と、
第2の出力イネーブル信号を前記第1のメモリデバイスの第2の出力部から出力する段階と、
前記第2の出力イネーブル信号を前記第1のメモリデバイスから前記第2のメモリデバイスに転送できるように、前記第1のメモリデバイスの前記第2の出力部を前記第2のメモリデバイスの第2の入力部に連結する段階と、
をさらに含む、こととしてもよい。
前記第2の出力イネーブル信号は、遅延した前記第1の出力信号である、こととしてもよい。
前記第2の出力イネーブル信号は、前記第1の出力イネーブル信号から誘導される、こととしてもよい。
前記アクセスしたデータは、前記第1のメモリデバイスの前記第1の出力部から前記第2のメモリデバイスの前記第1の入力部にシリアルに転送される、こととしてもよい。
前記第1のメモリデバイスから前記第2のメモリデバイスに転送された前記データは、アドレス情報を含む、こととしてもよい。
前記第1のメモリデバイスから前記第2のメモリデバイスに転送された前記データは、クロック信号の立ち上がりエッジおよび立ち下がりエッジに基づいて2倍のデータ転送率で発生する、こととしてもよい。
本発明のさらなる態様によれば、情報をデバイス同士の間で転送するための装置が提供される。
前記装置は、第1のメモリデバイスの第1の入力部に、前記第1のメモリデバイスに具備されたメモリの記憶場所に関連するアドレス情報を入力するための手段と、
前記第1のメモリデバイスに具備されたメモリ内のデータに前記記憶場所でアクセスするための手段と、
アクセスした前記データが前記第1のメモリデバイスから第2のメモリデバイスに転送されるように、前記第1のメモリデバイスの第1の出力部を前記第2のメモリデバイスの第1の入力部に連結するための手段と、を備える。
前記装置は、クロック信号を前記第1のメモリデバイスおよび前記第2のメモリデバイスに連結するための手段であって、前記クロック信号は、アクセスした前記データを前記第1のメモリデバイスから前記第2のメモリデバイスに転送することに対応するために、前記第1のメモリデバイスおよび第2のメモリデバイスによって使用される、手段をさらに備える、こととしてもよい。
前記クロック信号は、前記第2のメモリデバイスの第2の入力部に前記第1のメモリデバイスの第2の出力部から連結される、こととしてもよい。
前記第1のメモリデバイスの第2の入力部に第1の入力イネーブル信号を入力するための手段であって、その第1の入力イネーブル信号は、前記アドレス情報を前記第1のメモリデバイスの前記第1の入力部に入力することを可能にするために使用される、手段と、
第2の入力イネーブル信号を前記第1のメモリデバイスの第2の出力部から出力するための手段と、
前記第2の入力イネーブル信号が前記第1のメモリデバイスから前記第2のメモリデバイスに転送されるように、前記第1のメモリデバイスの前記第2の出力部を前記第2のメモリデバイスの第2の入力部に連結するための手段と、をさらに備える、こととしてもよい。
前記第1のメモリデバイスの第2の入力部に第1の出力イネーブル信号を入力するための手段であって、その第1の出力イネーブル信号は、アクセスした前記データを前記第1のメモリデバイスから出力することを可能にするために使用される、手段と、
第2の入力イネーブル信号を前記第1のメモリデバイスの第2の出力部から出力するための手段と、
前記第2の出力イネーブル信号が前記第1のメモリデバイスから前記第2のメモリデバイスに転送されるように、前記第1のメモリデバイスの前記第2の出力部を前記第2のメモリデバイスの第2の入力部に連結するための手段と、
をさらに備える、こととしてもよい。
アクセスした前記データは、前記第1のメモリデバイスの前記第1の出力部から前記第2のメモリデバイスの前記第1の入力部にシリアルに転送される、こととしてもよい。
前記データは、クロックサイクルの立ち上がりエッジおよび立ち下がりエッジに基づいて2倍のデータ転送率でシリアル転送される、こととしてもよい。
本発明のさらに他の態様によれば、メモリと、
シリアル入力データをシリアルデータ入力ポートで受信するように、かつシリアル出力データをシリアル出力ポートに転送するように構成されたシリアルデータリンクインタフェースと、
第1の入力イネーブル信号を受信するための制御入力部であって、その第1の入力イネーブル信号は、メモリデバイスが前記シリアル入力データを処理することを可能にするために使用される、制御入力部と、
第2の入力イネーブル信号を出力するための制御出力部と、
前記第1の入力イネーブル信号に応答する制御回路であって、前記第1の入力イネーブル信号は、前記シリアルデータリンクインタフェースと前記メモリとの間のデータ転送を制御する、制御回路と、
を備える半導体メモリデバイスが提供される。
前記メモリは、複数のメモリバンクを備える、こととしてもよい。
前記第2の入力イネーブル信号は、遅延した前記第1の入力信号である、こととしてもよい。
前記第2の入力イネーブル信号は、前記第1の入力信号から誘導される、こととしてもよい。
前記データ転送は、クロック信号の立ち上がりエッジおよび立ち下がりエッジに基づいて2倍のデータ転送率で生じる、こととしてもよい。
前記シリアルデータリンクインタフェースはさらに、シリアル入力データをパラレルデータに変換するように、かつそのデータを前記メモリに転送するように構成される、こととしてもよい。
前記シリアルデータリンクインタフェースはさらに、前記メモリからのパラレルデータをシリアル出力データに変換するように構成される、こととしてもよい。
前記制御回路は、実行命令を前記シリアル入力ポートで受信して、前記メモリとの間のシリアル入力および出力データの転送を制御するように構成される、こととしてもよい。
固有デバイス識別番号をさらに備える、こととしてもよい。
前記制御回路は、ターゲットデバイスアドレスがそのデバイスに関連付けられた前記固有デバイス識別番号に一致したことに応答して、前記メモリのアクセスを制御し、前記ターゲットデバイスアドレスは、前記シリアル入力データのターゲットデバイスアドレスフィールドに含められる、こととしてもよい。
前記制御回路は、前記シリアル入力データのアドレスフィールドにおいて識別された前記メモリ内の場所に前記データを転送するのを制御する、こととしてもよい。
前記メモリ、前記シリアルデータリンクインタフェースおよび前記制御回路は、片面パッドアーキテクチャを有する単一のパッケージ内に配置される、こととしてもよい。
前記メモリは、不揮発性メモリバンクを備える、こととしてもよい。
前記不揮発性メモリバンクは、フラッシュメモリバンクである、こととしてもよい。
前記不揮発性メモリバンクは、NANDフラッシュメモリバンクである、こととしてもよい。
前記半導体メモリデバイスは、第1の出力イネーブル信号を受信するための第2の制御入力部であって、その第1の入力イネーブル信号は、前記メモリデバイスがシリアル出力データを外部デバイスに送信することを可能にするために使用される、制御入力部と、
第2の出力イネーブル信号を出力するための第2の制御出力部と、
をさらに備える、こととしてもよい。
本発明の他の一態様によれば、半導体メモリデバイスにおけるシリアルデータリンクインタフェースとメモリバンクとの間のデータ転送を制御する方法であって、
シリアル入力データストリームをシリアルデータリンクインタフェースで受信する段階と、
第1の入力イネーブル信号を制御入力部で受信する段階と、
データをメモリバンクに格納したり、データにメモリバンクからアクセスしたりするために、シリアル入力データの処理を前記入力イネーブル信号に基づいて可能にする段階と、
第2の入力イネーブル信号を制御出力部から送信する段階と、
シリアル出力データストリームを前記シリアルデータリンクインタフェースから送信する段階と、
を含む方法が提供される。
前記方法は、デバイスアドレス、コマンド、および前記メモリバンクのメモリバンクアドレスを抽出するために、前記シリアル入力データストリームを解析する段階をさらに含む、こととしてもよい。
前記コマンドは書込みコマンドであり、処理は、
前記シリアル入力データをパラレルデータに変換するステップと、
前記パラレルデータを前記メモリバンクに転送するステップと、
をさらに含む、こととしてもよい。
前記コマンドは読取りコマンドであり、処理は、
パラレルデータを前記メモリバンクと前記シリアルデータリンクインタフェースとの間で転送するステップと、
前記パラレルデータをシリアル出力データに変換するステップと、
をさらに含む、こととしてもよい。
前記半導体メモリデバイスは、フラッシュメモリデバイスである、こととしてもよい。
前記フラッシュメモリデバイスは、NANDデバイスである、こととしてもよい。
本発明の他の一態様によれば、複数のシリアル接続されたフラッシュメモリデバイスを有するフラッシュメモリシステムが提供される。
前記フラッシュメモリシステムは、シリアルデータ入力ポートと、シリアルデータ出力ポートと、制御入力ポートと、制御出力ポートとを有する第1のフラッシュメモリデバイスであって、シリアル入力データおよび入力イネーブル信号を外部ソースデバイスから受信するように、かつシリアル出力データおよび第2の入力イネーブル信号を送信するように構成された第1のフラッシュメモリデバイスと、
シリアルデータ入力ポートと、シリアルデータ出力ポートと、制御入力ポートとを有する第2のフラッシュメモリデバイスであって、シリアル入力データとして前記第1のフラッシュメモリデバイスの前記シリアル出力データを、また、前記制御入力ポートで前記第1のフラッシュメモリデバイスから前記第2の入力イネーブル信号を受信するように構成された第2のフラッシュメモリデバイスと、
を備える。
前記第2の入力イネーブル信号は、遅延した前記第1の入力信号である、こととしてもよい。
前記第2の入力イネーブル信号は、前記第1の入力イネーブル信号から誘導される、こととしてもよい。
前記外部ソースデバイスは制御器である、こととしてもよい。
前記外部ソースデバイスはフラッシュメモリデバイスである、こととしてもよい。
前記第2のフラッシュメモリデバイスは制御出力ポートをさらに備えており、さらにまた、シリアル出力データおよび第3の入力イネーブル信号を外部ターゲットデバイスに送信するように構成されている、こととしてもよい。
前記複数のフラッシュメモリデバイスの各フラッシュメモリデバイスは、固有のデバイス識別番号を有する、こととしてもよい。
前記複数のフラッシュメモリデバイスの各フラッシュメモリデバイスは、シリアル入力データのターゲットデバイスアドレスフィールドを解析して、そのデバイスがターゲットデバイスであるかどうかを、ターゲットデバイスアドレスをそのデバイスの前記固有のデバイス識別番号と相関させることによって判定するように構成されている、こととしてもよい。
前記複数のフラッシュメモリデバイスの各フラッシュメモリデバイスはさらに、受信したさらなるシリアル入力データを処理する前に前記ターゲットデバイスアドレスフィールドを解析するように構成されている、こととしてもよい。
前記複数のフラッシュメモリデバイスの各々はさらに、そのメモリデバイスがターゲットデバイスでない場合、前記シリアル入力データを無視するように構成されている、こととしてもよい。
前記第1のフラッシュメモリデバイスはさらに、第2の制御入力ポートと第2の制御出力ポートとを備えており、出力イネーブル信号を外部ソースデバイスから受信するように、かつ第2の出力イネーブル信号を送信するように構成されており、
前記第2のフラッシュメモリデバイスはさらに、第2の制御入力ポートを備えており、前記第2の出力イネーブル信号を前記第1のフラッシュメモリデバイスから受信するように構成されている、こととしてもよい。
単一のクロック信号が、カスケード接続した信号において、前記複数のシリアル接続されたフラッシュメモリデバイスの各フラッシュメモリデバイスに伝えられる、こととしてもよい。
単一のクロック信号が、前記複数のシリアル接続されたフラッシュメモリデバイスの各々に伝えられ、前記フラッシュメモリシステムの出力は所定のレイテンシだけ遅延される、こととしてもよい。
前記複数のフラッシュメモリデバイスの各々は、
フラッシュメモリバンクと、
シリアル入力データをシリアル入力データ入力ポートで受信し、そのシリアル入力データを前記フラッシュメモリバンクに転送するように、かつシリアル出力データをシリアルデータ出力ポートに転送するように構成されたシリアルデータリンクインタフェースと、
前記シリアルデータリンクインタフェースと前記フラッシュメモリバンクとの間、および前記シリアルデータリンクインタフェースと前記シリアルデータ出力ポートとの間でのデータ転送を制御する制御回路と、
をさらに備える、こととしてもよい。
前記フラッシュメモリバンクはNANDフラッシュメモリである、こととしてもよい。
本発明の他の態様によれば、メモリと、
固有のデバイス識別番号と、
シリアル入力データをシリアルデータ入力ポートで受信するように構成されたシリアルデータリンクインタフェースと、
前記シリアル入力データ内のターゲットデバイスアドレスフィールドに応答する制御回路であって、そのターゲットアドレスフィールドは、前記メモリへのアクセスを制御するために、前記固有のデバイス識別番号と相関している、制御回路と、
を備える半導体メモリデバイスが提供される。
前記メモリは複数のメモリバンクを備える、こととしてもよい。
前記シリアルデータリンクはさらに、シリアル出力データをシリアルデータ出力ポートに転送するように構成されており、前記シリアル入力データおよびシリアル出力データはターゲットデバイスアドレス情報を含んでおり、
前記制御回路は、前記シリアルデータリンクインタフェースと前記メモリとの間、および前記シリアルデータリンクインタフェースと前記シリアルデータ出力ポートとの間でのデータ転送を制御するように構成されている、こととしてもよい。
前記データ転送は、クロック信号の立ち上がりエッジおよび立ち下がりエッジに基づいて2倍のデータ転送率で生じる、こととしてもよい。
前記シリアルデータリンクインタフェースはさらに、シリアル入力データをパラレルデータに変換するように、かつそのデータを前記メモリに転送するように構成されている、こととしてもよい。
前記シリアルデータリンクインタフェースはさらに、前記メモリからのパラレルデータをシリアル出力データに変換するように構成されている、こととしてもよい。
前記制御回路は、実行命令を受信して、前記メモリとの間のシリアル入力および出力データの転送を制御するように構成されている、こととしてもよい。
前記制御回路は、シリアル入力データのターゲットアドレスフィールドを解析するように、かつアドレスフィールドにおいて識別された前記メモリ内の場所に前記データを転送するのを制御するように、実行命令でプログラムされている、こととしてもよい。
前記メモリ、前記シリアルデータリンクインタフェースおよび前記制御回路は、片面パッドアーキテクチャを有する単一のパッケージ内に配置されている、こととしてもよい。
前記メモリは不揮発性メモリバンクを備える、こととしてもよい。
前記不揮発性メモリバンクはフラッシュメモリバンクである、こととしてもよい。
前記不揮発性メモリバンクはNANDフラッシュメモリバンクである、こととしてもよい。
本発明の他の態様によれば、半導体メモリデバイスにおけるシリアルデータリンクインタフェースとメモリバンクとの間のデータ転送を制御する方法が提供される。
前記方法は、
シリアル入力データストリームをシリアルデータリンクインタフェースで受信する段階であって、前記シリアル入力データストリームは、ターゲットデバイスアドレスと、コマンドと、メモリバンクアドレス情報とを含んでいる、段階と、
ターゲットデバイスアドレスと、コマンドと、前記メモリバンクのメモリバンクアドレスとを抽出するために、前記シリアル入力データストリームを解析する段階と、
前記ターゲットデバイスアドレスが固有のデバイス識別子と相関している場合に、前記シリアル入力データストリームを処理する段階と、
を含む。
シリアル出力データストリームを前記シリアルデータリンクインタフェースから送信する段階をさらに含む、こととしてもよい。
前記コマンドは書込みコマンドであり、処理は、
前記シリアル入力データをパラレルデータに変換するステップと、
前記パラレルデータを前記メモリバンクに転送するステップと、
をさらに含む、こととしてもよい。
前記コマンドは読取りコマンドであり、処理は、
パラレルデータを前記メモリバンクと前記シリアルデータリンクインタフェースとの間で転送するステップと、
前記パラレルデータをシリアル出力データに変換するステップと、
をさらに含む、こととしてもよい。
前記半導体メモリデバイスはフラッシュメモリデバイスである、こととしてもよい。
前記半導体メモリデバイスはNANDデバイスである、こととしてもよい。
本発明の他の態様において、複数のシリアル接続されたフラッシュメモリデバイスを有するフラッシュメモリシステムであって、
第1のメモリデバイスであって、
(a) メモリと、
(b) 固有のデバイス識別子と、
(e) シリアルデータ入力ポートと、
(d) シリアルデータ出力ポートと、
を有し、第1のメモリデバイスは、シリアル入力データを前記シリアルデータ入力ポートで外部ソースデバイスから受信するように、かつシリアル出力データを前記シリアルデータ出力ポートから送信するように構成されており、前記シリアル入力データおよびシリアル出力データはターゲットデバイスアドレス情報を含み、第1のメモリデバイスはさらに、前記ターゲットデバイスアドレスが固有のデバイス識別子と相関している場合に前記シリアル入力データを処理するように構成されている、第1のメモリデバイスと、
第2のメモリデバイスであって、
(a) メモリと、
(b) 固有のデバイス識別子と、
(c) 前記第1のメモリデバイスの前記シリアルデータ出力ポートと通じたシリアルデータ入力ポートと、
(d) シリアルデータ出力ポートと、
を有し、前記第2のメモリデバイスは、前記第1のメモリデバイスのシリアル出力データを前記第2のメモリデバイスの前記シリアルデータ入力ポートで受信するように、かつ、前記ターゲットデバイスアドレスが固有のデバイス識別子と相関している場合に前記シリアル入力データを処理するように構成されている、第2のメモリデバイスと、
を備えるメモリシステムが提供される。
前記外部ソースデバイスは制御器である、こととしてもよい。
前記外部ソースデバイスはメモリデバイスである、こととしてもよい。
前記第2のメモリデバイスはさらに、シリアル出力データを外部ターゲットデバイスに送信するように構成されている、こととしてもよい。
前記複数のメモリデバイスの各メモリデバイスはさらに、前記ターゲットデバイスアドレスが固有デバイス識別子と相関しない場合、前記シリアルデータを処理せずに無視するように構成されている、こととしてもよい。
前記メモリはフラッシュメモリである、こととしてもよい。
前記メモリはNANDフラッシュメモリである、こととしてもよい。
110 デバイス
210 デバイス
310 デバイス
410 デバイス
510 デバイス
610 デバイス
902 IPE用の入力バッファ
904 SI用の入力バッファ
906 OPE用の入力バッファ
908 入力ラッチ制御部
910 シリアルパラレルレジスタ
912 出力ラッチ制御部
914 データレジスタ
916 アドレスレジスタ
918 コマンドインタプリタ
920 セレクタ
924 ページバッファ
926 論理和ゲート
928 出力バッファ
930 セレクタ

Claims (21)

  1. 少なくとも第１および第２のデバイスを含む複数のシリアル接続されたデバイスを有するシステムにおいて、
    第１のデバイスは、
    入力データを受信するように構成された第１の入力部と、
    第１の入力イネーブル信号を受信するように構成された第２の入力部と、
    ある時間期間の間、第１の論理レベルに設定された第１の出力イネーブル信号を受信するように構成された第３の入力部と、
    前記時間期間の間、第１の論理レベルである第１の出力イネーブル信号に応じて、前記時間期間の間、出力データを送信するように構成された第１の出力部と、
    第１の入力イネーブル信号から得られる第２の入力イネーブル信号を送信するように構成された第２の出力部と、
    第１の出力イネーブル信号から得られる第２の出力イネーブル信号を送信するように構成された第３の出力部とを備えていて、
    第２のデバイスは、
    第１のデバイスの出力データを入力データとして受信するように構成された第１の入力部と、
    第１のデバイスによって送信された第２の入力イネーブル信号を受信するように構成された第２の入力部とを備えていて、
    第１の出力イネーブル信号に応じた第１のデバイスによる出力データの送信と、第２の入力イネーブル信号に応じた第２のデバイスによる出力データの受信とは、クロック信号と同期されることを特徴とするシステム。
  2. クロック信号は、共通クロック信号であることを特徴とする請求項１に記載のシステム。
  3. 第１のデバイスは、
    クロック信号に対応する入力クロック信号を受信して、
    受信した入力クロック信号に応じて、第２のデバイスに出力クロック信号を出力するように構成されていて、同期が、入力クロック信号および出力クロック信号のそれぞれに応じて、第１および第２のデバイスによって実行されることを特徴とする請求項１に記載のシステム。
  4. 同期は、クロック信号のクロックサイクルの立ち上がりおよび立ち下がりエッジのいずれか一方または両方に応じて実行されることを特徴とする請求項２または３に記載のシステム。
  5. 第２のデバイスは、
    出力データを送信するように構成された第１の出力部と、
    第２のデバイスの第１の入力イネーブル信号から得られる第２の入力イネーブル信号を送信するように構成された第２の出力部とを更に備えていることを特徴とする請求項１から４のうちのいずれか一項に記載のシステム。
  6. 第１および第２のデバイスの各々は、デバイス識別番号を持っていることを特徴とする請求項１から５のうちのいずれか一項に記載のシステム。
  7. 第１および第２のデバイスの各々は、受信した入力データのターゲットデバイスアドレスフィールドを解析するように構成されていて、ターゲットデバイスアドレスと、第１および第２のデバイスのデバイス識別番号との相関を取ることによって、第１または第２のデバイスがターゲットデバイスであるかどうかを判断することを特徴とする請求項６に記載のシステム。
  8. 第１および第２のデバイスの各々は、更に、受信したさらなる入力データを処理する前に、ターゲットデバイスアドレスフィールドを解析するように構成されていることを特徴とする請求項７に記載のシステム。
  9. 第１および第２のデバイスの各々は、更に、デバイスがターゲットデバイスでない場合に、入力データを無視するように構成されていることを特徴とする請求項８に記載のシステム。
  10. 第２のデバイスは、第１のデバイスによって送信された第２の出力イネーブル信号に対応する第１の出力イネーブル信号を受信するように構成された第３の入力部を更に備えていることを特徴とする請求項１に記載のシステム。
  11. 第１のデバイスは、
    メモリと、
    第１の入力部で入力データを受信して、この入力データをメモリに転送し、かつ出力データを第１の出力部に転送するように構成された回路と、
    第１の入力部とメモリ間および第１の入力部と第１の出力部間のデータ転送を制御するように構成された回路とを更に備えていることを特徴とする請求項１に記載のシステム。
  12. 第１のデバイスは、メモリおよび第１のデバイス識別子を更に備えていて、
    第１のデバイスは、外部ソースから第１の入力部で入力データを受信して、第１の出力部から出力データを送信するように構成されていて、入力データおよび出力データは、ターゲットデバイスアドレス情報を含んでいて、第１のデバイスは、ターゲットデバイスアドレスが第１のデバイス識別子と相関がある場合に入力データを処理し、
    第２のデバイスは、第２のデバイス識別子を更に備えていて、
    第２のデバイスの第１の入力部は、第１のデバイスの第１の出力部と通信するように構成されていて、
    第２のデバイスは、第２のデバイスの第１の入力部で、第１のデバイスの出力データを受信して、ターゲットデバイスアドレスが第２のデバイス識別子と相関がある場合に出力データを処理するように構成されていることを特徴とする請求項１から４のうちのいずれか一項に記載のシステム。
  13. 外部ソースは、制御器であることを特徴とする請求項１２に記載のシステム。
  14. 制御器は、クロック信号を供給するように構成されていることを特徴とする請求項１３に記載のシステム。
  15. 制御器は、
    複数のシリアル接続されたデバイスのうちの最初のデバイスに入力データを送信するように構成された出力部と、
    複数のシリアル接続されたデバイスのうちの最後のデバイスから出力データを受信するように構成された入力部と、
    クロック信号を送信するように構成されたクロック出力部とを備えていることを特徴とする請求項１４に記載のシステム。
  16. 最後のデバイスは、外部のターゲットデバイスに出力データを送信するように更に構成された第２のデバイスを含むことを特徴とする請求項１２から１５のうちのいずれか一項に記載のシステム。
  17. メモリは、不揮発性メモリを含むことを特徴とする請求項１２から１６のうちのいずれか一項に記載のシステム。
  18. 不揮発性メモリは、フラッシュメモリを含むことを特徴とする請求項１７に記載のシステム。
  19. リンクインタフェースと、メモリバンクを有するメモリとを有する半導体デバイスのデータ転送を制御するための方法において、
    半導体デバイスで、
    第１の入力部で入力データストリームを受信するステップと、
    第２の入力部で第１の入力イネーブル信号を受信するステップと、
    第３の入力部で第１の出力イネーブル信号を受信するステップとを有していて、第１の出力イネーブル信号は、ある時間期間の間、第１の論理レベルに設定され、
    更に、第１の出力部で、前記時間期間の間の第１の論理レベルでの第１の出力イネーブル信号に応じて、出力データストリームを送信するステップと、
    クロック入力信号を受信するステップと、
    第１の入力イネーブル信号に応じて、受信した入力データストリームの処理を可能にして、メモリにデータを格納するか、またはメモリからデータを呼び出すステップと、
    第２の出力部で、第１の入力イネーブル信号から得られる第２の入力イネーブル信号を送信するステップと、
    第３の出力部で、第１の出力イネーブル信号から得られる第２の出力イネーブル信号を送信するステップとを有していることを特徴とする方法。
  20. 入力データストリームは、シリアル入力データを含み、可能にするステップは、シリアル入力データを解析して、デバイスアドレス、コマンド、およびメモリバンクのメモリバンクアドレスを抽出するステップを更に含んでいることを特徴とする請求項１９に記載の方法。
  21. コマンドは、メモリアクセスコマンドを含み、可能にするステップは、
    シリアル入力データをパラレルデータに変換するステップと、
    パラレルデータをメモリバンクに転送するステップとを更に含んでいることを特徴とする請求項１９に記載の方法。
JP2009223077A 2005-09-30 2009-09-28 デイジーチェーンカスケードデバイス Expired - Fee Related JP5179450B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US72236805P 2005-09-30 2005-09-30
US60/722,368 2005-09-30
US11/324,023 US7652922B2 (en) 2005-09-30 2005-12-30 Multiple independent serial link memory
US11/324,023 2005-12-30
US78771006P 2006-03-28 2006-03-28
US60/787,710 2006-03-28
US11/496,278 2006-07-31
US11/496,278 US20070076502A1 (en) 2005-09-30 2006-07-31 Daisy chain cascading devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008532551A Division JP2009510568A (ja) 2005-09-30 2006-09-29 デイジーチェーンカスケードデバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012198200A Division JP2012238341A (ja) 2005-09-30 2012-09-10 デイジーチェーンカスケードデバイス

Publications (2)

Publication Number Publication Date
JP2009301586A JP2009301586A (ja) 2009-12-24
JP5179450B2 true JP5179450B2 (ja) 2013-04-10

Family

ID=37899330

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008532551A Withdrawn JP2009510568A (ja) 2005-09-30 2006-09-29 デイジーチェーンカスケードデバイス
JP2009223077A Expired - Fee Related JP5179450B2 (ja) 2005-09-30 2009-09-28 デイジーチェーンカスケードデバイス
JP2012198200A Pending JP2012238341A (ja) 2005-09-30 2012-09-10 デイジーチェーンカスケードデバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008532551A Withdrawn JP2009510568A (ja) 2005-09-30 2006-09-29 デイジーチェーンカスケードデバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012198200A Pending JP2012238341A (ja) 2005-09-30 2012-09-10 デイジーチェーンカスケードデバイス

Country Status (9)

Country Link
US (2) US20070076502A1 (ja)
EP (4) EP1981031B1 (ja)
JP (3) JP2009510568A (ja)
KR (5) KR101452564B1 (ja)
CN (1) CN102750975B (ja)
CA (1) CA2627663A1 (ja)
ES (2) ES2405952T3 (ja)
TW (2) TWI564906B (ja)
WO (1) WO2007036048A1 (ja)

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006057049A1 (ja) 2004-11-26 2006-06-01 Kabushiki Kaisha Toshiba カードおよびホスト機器
US11948629B2 (en) 2005-09-30 2024-04-02 Mosaid Technologies Incorporated Non-volatile memory device with concurrent bank operations
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US20070165457A1 (en) 2005-09-30 2007-07-19 Jin-Ki Kim Nonvolatile memory system
WO2007036050A1 (en) * 2005-09-30 2007-04-05 Mosaid Technologies Incorporated Memory with output control
EP2487794A3 (en) 2006-08-22 2013-02-13 Mosaid Technologies Incorporated Modular command structure for memory and memory system
US8407395B2 (en) * 2006-08-22 2013-03-26 Mosaid Technologies Incorporated Scalable memory system
US7904639B2 (en) 2006-08-22 2011-03-08 Mosaid Technologies Incorporated Modular command structure for memory and memory system
US7721130B2 (en) * 2006-11-27 2010-05-18 Qimonda Ag Apparatus and method for switching an apparatus to a power saving mode
US8433874B2 (en) * 2006-12-06 2013-04-30 Mosaid Technologies Incorporated Address assignment and type recognition of serially interconnected memory devices of mixed type
US7752364B2 (en) * 2006-12-06 2010-07-06 Mosaid Technologies Incorporated Apparatus and method for communicating with semiconductor devices of a serial interconnection
US7925854B2 (en) * 2006-12-06 2011-04-12 Mosaid Technologies Incorporated System and method of operating memory devices of mixed type
US7554855B2 (en) * 2006-12-20 2009-06-30 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
US7650459B2 (en) * 2006-12-21 2010-01-19 Intel Corporation High speed interface for non-volatile memory
CN101617371B (zh) 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
US8122202B2 (en) 2007-02-16 2012-02-21 Peter Gillingham Reduced pin count interface
WO2008101316A1 (en) 2007-02-22 2008-08-28 Mosaid Technologies Incorporated Apparatus and method for using a page buffer of a memory device as a temporary cache
US8086785B2 (en) 2007-02-22 2011-12-27 Mosaid Technologies Incorporated System and method of page buffer operation for memory devices
US7865756B2 (en) * 2007-03-12 2011-01-04 Mosaid Technologies Incorporated Methods and apparatus for clock signal synchronization in a configuration of series-connected semiconductor devices
WO2009011033A1 (ja) * 2007-07-17 2009-01-22 Advantest Corporation 試験装置、回路装置およびプログラム
EP2197533B1 (en) * 2007-09-14 2015-04-01 Lazure Technologies, LLC Prostate cancer ablation
US7889578B2 (en) 2007-10-17 2011-02-15 Mosaid Technologies Incorporated Single-strobe operation of memory devices
WO2009062280A1 (en) * 2007-11-15 2009-05-22 Mosaid Technologies Incorporated Methods and systems for failure isolation and data recovery in a configuration of series-connected semiconductor devices
US8825939B2 (en) * 2007-12-12 2014-09-02 Conversant Intellectual Property Management Inc. Semiconductor memory device suitable for interconnection in a ring topology
US8781053B2 (en) * 2007-12-14 2014-07-15 Conversant Intellectual Property Management Incorporated Clock reproducing and timing method in a system having a plurality of devices
US8467486B2 (en) * 2007-12-14 2013-06-18 Mosaid Technologies Incorporated Memory controller with flexible data alignment to clock
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
WO2009079744A1 (en) 2007-12-21 2009-07-02 Mosaid Technologies Incorporated Non-volatile semiconductor memory device with power saving feature
US8291248B2 (en) 2007-12-21 2012-10-16 Mosaid Technologies Incorporated Non-volatile semiconductor memory device with power saving feature
US8594110B2 (en) 2008-01-11 2013-11-26 Mosaid Technologies Incorporated Ring-of-clusters network topologies
US8823209B2 (en) * 2008-06-20 2014-09-02 Fujitsu Semiconductor Limited Control of semiconductor devices to selectively supply power to power domains in a hierarchical structure
US8139390B2 (en) * 2008-07-08 2012-03-20 Mosaid Technologies Incorporated Mixed data rates in memory devices and systems
US8560735B2 (en) 2008-08-15 2013-10-15 Micron Technology, Inc. Chained bus method and device
WO2010037205A1 (en) 2008-09-30 2010-04-08 Mosaid Technologies Incorporated Serial-connected memory system with output delay adjustment
US8161313B2 (en) * 2008-09-30 2012-04-17 Mosaid Technologies Incorporated Serial-connected memory system with duty cycle correction
US8181056B2 (en) * 2008-09-30 2012-05-15 Mosaid Technologies Incorporated Serial-connected memory system with output delay adjustment
US7957173B2 (en) * 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
US8134852B2 (en) 2008-10-14 2012-03-13 Mosaid Technologies Incorporated Bridge device architecture for connecting discrete memory devices to a system
US8549209B2 (en) * 2008-11-04 2013-10-01 Mosaid Technologies Incorporated Bridging device having a configurable virtual page size
US20100115172A1 (en) * 2008-11-04 2010-05-06 Mosaid Technologies Incorporated Bridge device having a virtual page buffer
US8472199B2 (en) 2008-11-13 2013-06-25 Mosaid Technologies Incorporated System including a plurality of encapsulated semiconductor chips
US8880970B2 (en) * 2008-12-23 2014-11-04 Conversant Intellectual Property Management Inc. Error detection method and a system including one or more memory devices
US8924661B1 (en) * 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
KR20120111951A (ko) 2009-06-29 2012-10-11 모사이드 테크놀로지스 인코퍼레이티드 주파수 구성 가능 클록 도메인을 갖는 브릿징 장치
US8521980B2 (en) * 2009-07-16 2013-08-27 Mosaid Technologies Incorporated Simultaneous read and write data transfer
US8700845B1 (en) * 2009-08-12 2014-04-15 Micron Technology, Inc. Daisy chaining nonvolatile memories
JP5150591B2 (ja) 2009-09-24 2013-02-20 株式会社東芝 半導体装置及びホスト機器
TWI426446B (zh) 2009-12-31 2014-02-11 Ite Tech Inc 資料處理模組、堆疊式資料傳輸系統、發光模組、顯示系統及資料處理方法
US8966208B2 (en) * 2010-02-25 2015-02-24 Conversant Ip Management Inc. Semiconductor memory device with plural memory die and controller die
US8582382B2 (en) * 2010-03-23 2013-11-12 Mosaid Technologies Incorporated Memory system having a plurality of serially connected devices
WO2011134051A1 (en) * 2010-04-26 2011-11-03 Mosaid Technologies Incorporated Serially connected memory having subdivided data interface
US8843692B2 (en) 2010-04-27 2014-09-23 Conversant Intellectual Property Management Inc. System of interconnected nonvolatile memories having automatic status packet
EP2567379A4 (en) 2010-05-07 2014-01-22 Mosaid Technologies Inc METHOD AND DEVICE FOR SIMULTANEOUSLY READING MULTIPLE MEMORY DEVICES WITH THE AID OF A SINGLE BUFFER
US8463959B2 (en) * 2010-05-31 2013-06-11 Mosaid Technologies Incorporated High-speed interface for daisy-chained devices
KR20110132055A (ko) * 2010-06-01 2011-12-07 삼성전자주식회사 Ｉｄ 설정 시스템, ｉｄ 설정 방법 및 이를 이용한 디스플레이 장치
EP2656226B1 (en) * 2010-12-22 2015-07-22 GE Energy Power Conversion Technology Limited Communications architecture for providing data communication, synchronization and fault detection between isolated modules
US9239806B2 (en) * 2011-03-11 2016-01-19 Micron Technology, Inc. Systems, devices, memory controllers, and methods for controlling memory
US8856482B2 (en) 2011-03-11 2014-10-07 Micron Technology, Inc. Systems, devices, memory controllers, and methods for memory initialization
US8775689B2 (en) 2011-05-02 2014-07-08 Deere & Company Electronic modules with automatic configuration
US9390049B2 (en) * 2011-06-03 2016-07-12 Micron Technology, Inc. Logical unit address assignment
US9588883B2 (en) 2011-09-23 2017-03-07 Conversant Intellectual Property Management Inc. Flash memory system
US8825967B2 (en) 2011-12-08 2014-09-02 Conversant Intellectual Property Management Inc. Independent write and read control in serially-connected devices
KR101964403B1 (ko) * 2012-05-21 2019-08-01 에스케이하이닉스 주식회사 멀티 칩 패키지 및 그 동작 방법
CN102662383B (zh) * 2012-05-29 2014-11-19 张二浩 用于控制链条系统的控制链条实现方法
US9471484B2 (en) 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
US8966124B1 (en) * 2012-09-26 2015-02-24 The United States Of America As Represented By The Secretary Of The Navy Systems, methods, and articles of manufacture to stream data
US8909833B2 (en) * 2012-09-26 2014-12-09 The United States Of America As Represented By The Secretary Of The Navy Systems, methods, and articles of manufacture to stream data
TWI584128B (zh) * 2012-11-09 2017-05-21 諾瓦晶片加拿大公司 菊鏈式記憶體系統中用於鎖相迴路（ｐｌｌ）鎖定控制之方法及裝置
US9501437B2 (en) * 2012-11-15 2016-11-22 Empire Technology Development Llc Scalable storage system having multiple storage channels
US9728526B2 (en) 2013-05-29 2017-08-08 Sandisk Technologies Llc Packaging of high performance system topology for NAND memory systems
US9324389B2 (en) * 2013-05-29 2016-04-26 Sandisk Technologies Inc. High performance system topology for NAND memory systems
US9477616B2 (en) * 2013-08-07 2016-10-25 Micron Technology, Inc. Devices, systems, and methods of reducing chip select
US9658971B2 (en) 2013-09-11 2017-05-23 Nxp Usa, Inc. Universal SPI (serial peripheral interface)
US20150104673A1 (en) * 2013-10-10 2015-04-16 Datang Nxp Semiconductors Co., Ltd. Daisy-chain communication bus and protocol
US9703702B2 (en) * 2013-12-23 2017-07-11 Sandisk Technologies Llc Addressing auto address assignment and auto-routing in NAND memory network
JP6290761B2 (ja) * 2014-09-25 2018-03-07 Ｎｅｃプラットフォームズ株式会社 データ転送制御システム、データ転送制御方法、及び、データ転送制御プログラム
US10560989B2 (en) 2014-09-28 2020-02-11 Jiaxing Super Lighting Electric Appliance Co., Ltd LED tube lamp
KR102206171B1 (ko) * 2014-10-27 2021-01-22 엘지전자 주식회사 데이지 체인 형태의 멀티비전 및 그의 id할당 방법
US11754232B2 (en) 2015-03-10 2023-09-12 Jiaxing Super Lighting Electric Appliance Co., Ltd. LED lamp and power source module thereof related applications
TWI612788B (zh) * 2015-12-21 2018-01-21 視動自動化科技股份有限公司 具有鏈結匯流排的通訊系統
KR20170089678A (ko) * 2016-01-27 2017-08-04 한국전자통신연구원 처리 유닛, 인-메모리 데이터 처리 장치 및 방법
TWI620074B (zh) * 2016-07-12 2018-04-01 緯創資通股份有限公司 伺服器系統及儲存單元的控制方法
WO2018016809A1 (en) 2016-07-19 2018-01-25 Samsung Electronics Co., Ltd. Display device, method of controlling thereof and display system
KR102656189B1 (ko) 2016-07-19 2024-04-11 삼성전자주식회사 직렬로 연결되는 스토리지 장치들 중 직접 연결되지 않은 스토리지 장치를 제어하도록 구성되는 전자 장치, 그것에 포함되는 스토리지 장치, 그것을 포함하는 컴퓨팅 시스템, 및 스토리지 장치의 컨트롤러의 동작 방법
KR20180033368A (ko) 2016-09-23 2018-04-03 삼성전자주식회사 케스-케이드 연결 구조로 레퍼런스 클록을 전달하는 스토리지 장치들을 포함하는 전자 장치
US10510382B2 (en) 2016-11-11 2019-12-17 Qualcomm Incorporated Hardware automated link control of daisy-chained storage device
CN106796633B (zh) * 2016-12-23 2019-09-10 深圳前海达闼云端智能科技有限公司 设备认证方法、装置、电子设备及从设备
KR102615775B1 (ko) * 2017-01-31 2023-12-20 에스케이하이닉스 주식회사 반도체 장치
US11494324B2 (en) * 2019-08-29 2022-11-08 Microchip Technology Incorporated Daisy chain streaming mode
CN112825236A (zh) 2019-11-20 2021-05-21 联咏科技股份有限公司 显示驱动系统以及用于显示驱动系统的方法
CN112087359B (zh) * 2020-09-28 2022-03-18 北京东土科技股份有限公司 一种串行通信系统
KR102401812B1 (ko) * 2020-12-21 2022-05-25 넥스트랩주식회사 로봇제어를 위한 고속 시리얼 인터페이스 장치 및 그 인터페이스 방법
CN117118777B (zh) * 2023-10-23 2024-01-02 合肥为国半导体有限公司 一种通信系统及方法

Family Cites Families (208)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3249270A (en) * 1965-05-03 1966-05-03 Mister Hanger Inc Garment support means
US4174536A (en) * 1977-01-21 1979-11-13 Massachusetts Institute Of Technology Digital communications controller with firmware control
JPS5815935U (ja) 1981-07-24 1983-01-31 電気興業株式会社 支線絶縁碍子
JPS5949800U (ja) 1982-09-27 1984-04-02 株式会社明電舎 エアリフトポンプ
US4617566A (en) 1983-12-15 1986-10-14 Teleplex Corporation Addressable-port, daisy chain telemetry system with self-test capability
JPS6148060U (ja) 1984-09-04 1986-03-31 三菱重工業株式会社 ダスト払落装置
DE3586523T2 (de) * 1984-10-17 1993-01-07 Fujitsu Ltd Halbleiterspeicheranordnung mit einer seriellen dateneingangs- und ausgangsschaltung.
DE3588156T2 (de) * 1985-01-22 1998-01-08 Texas Instruments Inc Halbleiterspeicher mit Serienzugriff
US4683555A (en) * 1985-01-22 1987-07-28 Texas Instruments Incorporated Serial accessed semiconductor memory with reconfigureable shift registers
JPS62152050A (ja) 1985-12-26 1987-07-07 Nec Corp 半導体メモリ
JPS63113624A (ja) 1986-10-30 1988-05-18 Tokyo Electric Co Ltd 電子秤のプリンタインタ−フエ−ス
JPH0176143U (ja) 1987-11-05 1989-05-23
JP2764908B2 (ja) 1988-02-04 1998-06-11 日本電気株式会社 カスケード・バッファ回路
US5136292A (en) * 1989-03-15 1992-08-04 Oki Electric Industry Co., Ltd. Serial data receiving circuit for serial to parallel conversion
JPH02136945U (ja) 1989-04-19 1990-11-15
JPH02282989A (ja) 1989-04-25 1990-11-20 Sony Corp メモリ制御回路
US5126808A (en) * 1989-10-23 1992-06-30 Advanced Micro Devices, Inc. Flash EEPROM array with paged erase architecture
JPH03113555U (ja) 1990-03-06 1991-11-20
US5175819A (en) * 1990-03-28 1992-12-29 Integrated Device Technology, Inc. Cascadable parallel to serial converter using tap shift registers and data shift registers while receiving input data from FIFO buffer
US5243703A (en) * 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
US5204669A (en) 1990-08-30 1993-04-20 Datacard Corporation Automatic station identification where function modules automatically initialize
US5319598A (en) * 1990-12-10 1994-06-07 Hughes Aircraft Company Nonvolatile serially programmable devices
US5132635A (en) 1991-03-05 1992-07-21 Ast Research, Inc. Serial testing of removable circuit boards on a backplane bus
US5249270A (en) * 1991-03-29 1993-09-28 Echelon Corporation Development system protocol
US5663901A (en) 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
JPH0776942B2 (ja) 1991-04-22 1995-08-16 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチプロセッサ・システムおよびそのデータ伝送装置
US5237218A (en) * 1991-05-03 1993-08-17 Lattice Semiconductor Corporation Structure and method for multiplexing pins for in-system programming
US5430859A (en) 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US6230233B1 (en) * 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
JPH05108547A (ja) 1991-10-14 1993-04-30 Fujitsu Ltd ダイレクトメモリアクセス方式
KR950000761B1 (ko) * 1992-01-15 1995-01-28 삼성전자 주식회사 직렬 입력신호의 동기회로
JPH05233524A (ja) 1992-02-19 1993-09-10 Casio Comput Co Ltd バス制御装置
JPH05241946A (ja) 1992-02-27 1993-09-21 Nec Corp Ｒｏｍ内蔵ランダムアクセスメモリ装置
JP3088180B2 (ja) * 1992-03-26 2000-09-18 日本電気アイシーマイコンシステム株式会社 シリアル入力インタフェース回路
US5592415A (en) 1992-07-06 1997-01-07 Hitachi, Ltd. Non-volatile semiconductor memory
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
JPH06275069A (ja) * 1993-03-20 1994-09-30 Hitachi Ltd シリアルメモリ
US5519847A (en) 1993-06-30 1996-05-21 Intel Corporation Method of pipelining sequential writes in a flash memory
US5365484A (en) * 1993-08-23 1994-11-15 Advanced Micro Devices, Inc. Independent array grounds for flash EEPROM array with paged erase architechture
US5617367A (en) * 1993-09-01 1997-04-01 Micron Technology, Inc. Controlling synchronous serial access to a multiport memory
JPH0793219A (ja) * 1993-09-20 1995-04-07 Olympus Optical Co Ltd 情報処理装置
US5602780A (en) * 1993-10-20 1997-02-11 Texas Instruments Incorporated Serial to parallel and parallel to serial architecture for a RAM based FIFO memory
US5452259A (en) * 1993-11-15 1995-09-19 Micron Technology Inc. Multiport memory with pipelined serial input
US5475854A (en) 1994-01-28 1995-12-12 Vlsi Technology, Inc. Serial bus I/O system and method for serializing interrupt requests and DMA requests in a computer system
US5404460A (en) * 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
US5596724A (en) * 1994-02-04 1997-01-21 Advanced Micro Devices Input/output data port with a parallel and serial interface
JPH07254292A (ja) 1994-03-15 1995-10-03 Mitsubishi Electric Corp 不揮発性メモリおよびこの不揮発性メモリを用いたマイクロコンピュータ
JPH07319755A (ja) 1994-05-25 1995-12-08 Nippon Telegr & Teleph Corp <Ntt> 複数ポートメモリ
DE4429433C1 (de) * 1994-08-19 1995-10-26 Siemens Ag Adreßzuordnungsverfahren
US5473566A (en) * 1994-09-12 1995-12-05 Cirrus Logic, Inc. Memory architecture and devices, systems and methods utilizing the same
US5563915A (en) 1994-11-30 1996-10-08 Thomson Consumer Electronics Inc. Data deinterleaver in a digital television signal decoding system
KR0142367B1 (ko) * 1995-02-04 1998-07-15 김광호 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로
JPH08221319A (ja) 1995-02-13 1996-08-30 Hitachi Ltd 半導体記憶装置
US5636342A (en) * 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US5878240A (en) 1995-05-11 1999-03-02 Lucent Technologies, Inc. System and method for providing high speed memory access in a multiprocessor, multimemory environment
US5729683A (en) 1995-05-18 1998-03-17 Compaq Computer Corporation Programming memory devices through the parallel port of a computer system
US5594694A (en) 1995-07-28 1997-01-14 Micron Quantum Devices, Inc. Memory circuit with switch for selectively connecting an input/output pad directly to a nonvolatile memory cell
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
JP2817672B2 (ja) 1995-08-11 1998-10-30 日本電気株式会社 半導体メモリ
US5742840A (en) 1995-08-16 1998-04-21 Microunity Systems Engineering, Inc. General purpose, multiple precision parallel operation, programmable media processor
JPH0954751A (ja) 1995-08-18 1997-02-25 Hitachi Ltd 情報処理装置
US5812796A (en) * 1995-08-18 1998-09-22 General Magic, Inc. Support structures for an intelligent low power serial bus
US5835935A (en) * 1995-09-13 1998-11-10 Lexar Media, Inc. Method of and architecture for controlling system data with automatic wear leveling in a semiconductor non-volatile mass storage memory
JPH0991197A (ja) 1995-09-22 1997-04-04 Sharp Corp データ転送制御装置
JPH09115286A (ja) 1995-10-17 1997-05-02 Hitachi Ltd マルチポートメモリ
JP3693721B2 (ja) * 1995-11-10 2005-09-07 Ｎｅｃエレクトロニクス株式会社 フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法
TW307869B (en) * 1995-12-20 1997-06-11 Toshiba Co Ltd Semiconductor memory
KR100197563B1 (ko) 1995-12-27 1999-06-15 윤종용 동기 지연라인을 이용한 디지탈 지연 동기루프 회로
KR100211760B1 (ko) * 1995-12-28 1999-08-02 윤종용 멀티뱅크 구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로
KR0170723B1 (ko) * 1995-12-29 1999-03-30 김광호 단일 ras 신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리 장치
US5828899A (en) * 1996-01-04 1998-10-27 Compaq Computer Corporation System for peripheral devices recursively generating unique addresses based on the number of devices connected dependent upon the relative position to the port
JPH09231740A (ja) * 1996-02-21 1997-09-05 Nec Corp 半導体記憶装置
US5809070A (en) 1996-02-27 1998-09-15 Flat Connections, Inc. High speed data communications using multiple low speed modems
US5938750A (en) * 1996-06-28 1999-08-17 Intel Corporation Method and apparatus for a memory card bus design
JP3926873B2 (ja) * 1996-10-11 2007-06-06 株式会社東芝 コンピュータシステム
US5941974A (en) * 1996-11-29 1999-08-24 Motorola, Inc. Serial interface with register selection which uses clock counting, chip select pulsing, and no address bits
KR100243335B1 (ko) * 1996-12-31 2000-02-01 김영환 독립적인 리프레쉬 수단을 가지는 데이지 체인 구조의 반도체 장치
KR100272037B1 (ko) * 1997-02-27 2000-12-01 니시무로 타이죠 불휘발성 반도체 기억 장치
US5900021A (en) 1997-04-04 1999-05-04 United Memories, Inc. Pad input select circuit for use with bond options
US5966723A (en) 1997-05-16 1999-10-12 Intel Corporation Serial programming mode for non-volatile memory
US5964857A (en) * 1997-05-30 1999-10-12 Quality Semiconductor, Inc. Priority encoder for a content addressable memory system
GB2329792A (en) * 1997-08-20 1999-03-31 Nokia Telecommunications Oy Identification signals enable a transceiver module to correctly configure itself to an attached functional module
JPH1166841A (ja) * 1997-08-22 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
KR100240873B1 (ko) * 1997-08-26 2000-01-15 윤종용 송수신 겸용의 레지스터를 갖는 직렬인터페이스장치
JP4039532B2 (ja) * 1997-10-02 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
US6378018B1 (en) * 1997-10-10 2002-04-23 Intel Corporation Memory device and system including a low power interface
US5937425A (en) * 1997-10-16 1999-08-10 M-Systems Flash Disk Pioneers Ltd. Flash file system optimized for page-mode flash technologies
US6148364A (en) * 1997-12-30 2000-11-14 Netlogic Microsystems, Inc. Method and apparatus for cascading content addressable memory devices
JPH11224492A (ja) 1997-11-06 1999-08-17 Toshiba Corp 半導体記憶装置、不揮発性半導体記憶装置及びフラッシュメモリ
JP3707919B2 (ja) * 1997-11-17 2005-10-19 松下電器産業株式会社 Ｄｒａｍを含む集積回路
JP3532747B2 (ja) 1997-12-09 2004-05-31 富士通株式会社 強誘電体記憶装置、フラッシュメモリ、および不揮発性ランダムアクセスメモリ
US6102963A (en) * 1997-12-29 2000-08-15 Vantis Corporation Electrically erasable and reprogrammable, nonvolatile integrated storage device with in-system programming and verification (ISPAV) capabilities for supporting in-system reconfiguring of PLD's
US6002638A (en) * 1998-01-20 1999-12-14 Microchip Technology Incorporated Memory device having a switchable clock output and method therefor
US6453365B1 (en) 1998-02-11 2002-09-17 Globespanvirata, Inc. Direct memory access controller having decode circuit for compact instruction format
GB2339044B (en) * 1998-03-02 2003-06-04 Lexar Media Inc Flash memory card with enhanced operating mode detection and user-friendly interfacing system
US6085290A (en) 1998-03-10 2000-07-04 Nexabit Networks, Llc Method of and apparatus for validating data read out of a multi port internally cached dynamic random access memory (AMPIC DRAM)
US6144576A (en) * 1998-08-19 2000-11-07 Intel Corporation Method and apparatus for implementing a serial memory architecture
JP2000082982A (ja) 1998-09-03 2000-03-21 Nec Corp アレーアンテナ受信装置
US5995417A (en) * 1998-10-20 1999-11-30 Advanced Micro Devices, Inc. Scheme for page erase and erase verify in a non-volatile memory array
JP4601737B2 (ja) * 1998-10-28 2010-12-22 株式会社東芝 メモリ混載ロジックｌｓｉ
JP2000149564A (ja) * 1998-10-30 2000-05-30 Mitsubishi Electric Corp 半導体記憶装置
US6304921B1 (en) * 1998-12-07 2001-10-16 Motorola Inc. System for serial peripheral interface with embedded addressing circuit for providing portion of an address for peripheral devices
KR100284742B1 (ko) * 1998-12-28 2001-04-02 윤종용 입출력 센스앰프의 개수가 최소화된 메모리장치
US6422098B1 (en) 1999-03-03 2002-07-23 Hanson Research Corp. Dissolution sampling apparatus
JP3464621B2 (ja) 1999-04-01 2003-11-10 フーリエ有限会社 バンク可変メモリ
AUPQ005099A0 (en) * 1999-04-29 1999-05-20 Canon Kabushiki Kaisha Sequential bus architecture
JP3853537B2 (ja) * 1999-04-30 2006-12-06 株式会社日立製作所 半導体メモリファイルシステム
US6377502B1 (en) 1999-05-10 2002-04-23 Kabushiki Kaisha Toshiba Semiconductor device that enables simultaneous read and write/erase operation
US7069406B2 (en) 1999-07-02 2006-06-27 Integrated Device Technology, Inc. Double data rate synchronous SRAM with 100% bus utilization
US7130958B2 (en) * 2003-12-02 2006-10-31 Super Talent Electronics, Inc. Serial interface to flash-memory chip using PCI-express-like packets and packed data for partial-page writes
US6792003B1 (en) 1999-08-12 2004-09-14 Nortel Networks Limited Method and apparatus for transporting and aligning data across multiple serial data streams
DE10043397B4 (de) 1999-09-06 2007-02-08 Samsung Electronics Co., Ltd., Suwon Flash-Speicherbauelement mit Programmierungszustandsfeststellungsschaltung und das Verfahren dafür
US6567023B1 (en) * 1999-09-17 2003-05-20 Kabushiki Kaisha Toshiba Analog to digital to analog converter for multi-valued current data using internal binary voltage
JP3892655B2 (ja) * 1999-09-17 2007-03-14 株式会社東芝 半導体集積回路装置
US6680904B1 (en) * 1999-12-27 2004-01-20 Orckit Communications Ltd. Bi-directional chaining of network access ports
KR100398040B1 (ko) 1999-12-28 2003-09-19 주식회사 하이닉스반도체 플래시 메모리 소자
US20050160218A1 (en) * 2004-01-20 2005-07-21 Sun-Teck See Highly integrated mass storage device with an intelligent flash controller
US6442098B1 (en) * 2000-02-08 2002-08-27 Alliance Semiconductor High performance multi-bank compact synchronous DRAM architecture
AU2001243463A1 (en) * 2000-03-10 2001-09-24 Arc International Plc Memory interface and method of interfacing between functional entities
US6816933B1 (en) * 2000-05-17 2004-11-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US6535948B1 (en) * 2000-05-31 2003-03-18 Agere Systems Inc. Serial interface unit
US6317350B1 (en) * 2000-06-16 2001-11-13 Netlogic Microsystems, Inc. Hierarchical depth cascading of content addressable memory devices
JP2002024158A (ja) 2000-07-05 2002-01-25 Denso Corp データ転送装置及びマイクロコンピュータ
US6754807B1 (en) * 2000-08-31 2004-06-22 Stmicroelectronics, Inc. System and method for managing vertical dependencies in a digital signal processor
TW530207B (en) 2000-09-05 2003-05-01 Samsung Electronics Co Ltd Semiconductor memory device having altered clock frequency for address and/or command signals, and memory module and system having the same
US6317352B1 (en) * 2000-09-18 2001-11-13 Intel Corporation Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules
US6853557B1 (en) * 2000-09-20 2005-02-08 Rambus, Inc. Multi-channel memory architecture
JP2002109884A (ja) 2000-09-27 2002-04-12 Toshiba Corp メモリ装置
US6658509B1 (en) 2000-10-03 2003-12-02 Intel Corporation Multi-tier point-to-point ring memory interface
FR2816751A1 (fr) * 2000-11-15 2002-05-17 St Microelectronics Sa Memoire flash effacable par page
JP2002236611A (ja) 2000-12-04 2002-08-23 Hitachi Ltd 半導体装置と情報処理システム
US6718432B1 (en) 2001-03-22 2004-04-06 Netlogic Microsystems, Inc. Method and apparatus for transparent cascading of multiple content addressable memory devices
US6732221B2 (en) * 2001-06-01 2004-05-04 M-Systems Flash Disk Pioneers Ltd Wear leveling of static areas in flash memory
US6996644B2 (en) * 2001-06-06 2006-02-07 Conexant Systems, Inc. Apparatus and methods for initializing integrated circuit addresses
KR100413762B1 (ko) * 2001-07-02 2003-12-31 삼성전자주식회사 뱅크 수를 가변할 수 있는 반도체 장치 및 그 방법
JP2003036681A (ja) 2001-07-23 2003-02-07 Hitachi Ltd 不揮発性記憶装置
KR100893428B1 (ko) 2001-07-25 2009-04-17 소니 가부시끼 가이샤 인터페이스 장치
JP2003072276A (ja) 2001-08-31 2003-03-12 Masaaki Fukami 筆記具
JP2003077276A (ja) 2001-08-31 2003-03-14 Nec Corp 半導体メモリ
DE10144998A1 (de) 2001-09-12 2003-05-08 Kluft Werner Ereignisdatenrekorder für Kollisions- bzw. Überlastsituationen an Werkzeugmaschinen
US6928501B2 (en) * 2001-10-15 2005-08-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
JP2003198356A (ja) * 2001-12-25 2003-07-11 Hitachi Ltd 半導体チップおよび集積回路
US6778443B2 (en) 2001-12-25 2004-08-17 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device having memory blocks pre-programmed before erased
US6763426B1 (en) * 2001-12-27 2004-07-13 Cypress Semiconductor Corporation Cascadable content addressable memory (CAM) device and architecture
JP4204226B2 (ja) 2001-12-28 2009-01-07 日本テキサス・インスツルメンツ株式会社 デバイス識別方法、データ伝送方法、デバイス識別子付与装置、並びにデバイス
JP3916953B2 (ja) * 2001-12-28 2007-05-23 日本テキサス・インスツルメンツ株式会社 可変時分割多重伝送システム
US6799235B2 (en) * 2002-01-02 2004-09-28 Intel Corporation Daisy chain latency reduction
JP2003263363A (ja) 2002-03-08 2003-09-19 Ricoh Co Ltd メモリ制御回路
US6906978B2 (en) 2002-03-19 2005-06-14 Intel Corporation Flexible integrated memory
JP2003337640A (ja) 2002-05-21 2003-11-28 Mitsubishi Electric Corp バス制御装置
US7073022B2 (en) 2002-05-23 2006-07-04 International Business Machines Corporation Serial interface for a data storage array
US7062601B2 (en) * 2002-06-28 2006-06-13 Mosaid Technologies Incorporated Method and apparatus for interconnecting content addressable memory devices
JP4257824B2 (ja) 2002-07-03 2009-04-22 シャープ株式会社 半導体記憶装置
WO2004010315A1 (ja) 2002-07-22 2004-01-29 Renesas Technology Corp. 半導体集積回路装置、データ処理システム及びメモリシステム
KR100499686B1 (ko) * 2002-07-23 2005-07-07 주식회사 디지털웨이 메모리 확장 가능한 휴대용 플래쉬 메모리 장치
CA2396632A1 (en) * 2002-07-31 2004-01-31 Mosaid Technologies Incorporated Cam diamond cascade architecture
KR100487539B1 (ko) * 2002-09-02 2005-05-03 삼성전자주식회사 직렬 에이티에이 케이블과 연결되는 불휘발성 반도체메모리 장치
JP4122921B2 (ja) 2002-10-18 2008-07-23 株式会社日立製作所 バス装置
DE60229649D1 (de) * 2002-11-28 2008-12-11 St Microelectronics Srl Nichtflüchtige Speicheranordnungsarchitektur, zum Beispiel vom Flash-Typ mit einer seriellen Übertragungsschnittstelle
KR100493884B1 (ko) * 2003-01-09 2005-06-10 삼성전자주식회사 시리얼 플래시 메모리에서의 현지 실행을 위한 제어 장치및 그 방법, 이를 이용한 플래시 메모리 칩
US7308524B2 (en) * 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
US7242684B2 (en) 2003-02-07 2007-07-10 Fujitsu Limited Architecture for switching packets in a high-speed switching environment
US20040199721A1 (en) * 2003-03-12 2004-10-07 Power Data Communication Co., Ltd. Multi-transmission interface memory card
US7571287B2 (en) 2003-03-13 2009-08-04 Marvell World Trade Ltd. Multiport memory architecture, devices and systems including the same, and methods of using the same
US7020757B2 (en) * 2003-03-27 2006-03-28 Hewlett-Packard Development Company, L.P. Providing an arrangement of memory devices to enable high-speed data access
US20050166006A1 (en) 2003-05-13 2005-07-28 Advanced Micro Devices, Inc. System including a host connected serially in a chain to one or more memory modules that include a cache
JP4256210B2 (ja) 2003-06-12 2009-04-22 株式会社半導体理工学研究センター 同期バンク型メモリ
JP4156986B2 (ja) * 2003-06-30 2008-09-24 株式会社東芝 不揮発性半導体記憶装置
JP2005025473A (ja) 2003-07-01 2005-01-27 Matsushita Electric Ind Co Ltd 複合入出力装置
KR100542712B1 (ko) * 2003-08-25 2006-01-11 주식회사 하이닉스반도체 동기형 디램의 라이트 패스 구조
DE10339787B4 (de) * 2003-08-28 2005-11-03 Infineon Technologies Ag Speichermodul
JP2005078523A (ja) 2003-09-02 2005-03-24 Matsushita Electric Ind Co Ltd シリアル転送装置
IES20030722A2 (en) * 2003-10-01 2005-04-06 Yqa Now Ltd A data storage device
US7433258B2 (en) * 2003-10-10 2008-10-07 Datasecure Llc. Posted precharge and multiple open-page RAM architecture
US20050086413A1 (en) * 2003-10-15 2005-04-21 Super Talent Electronics Inc. Capacity Expansion of Flash Memory Device with a Daisy-Chainable Structure and an Integrated Hub
US7779212B2 (en) * 2003-10-17 2010-08-17 Micron Technology, Inc. Method and apparatus for sending data from multiple sources over a communications bus
US7113418B2 (en) 2003-11-04 2006-09-26 Hewlett-Packard Development Company, L.P. Memory systems and methods
US7243205B2 (en) * 2003-11-13 2007-07-10 Intel Corporation Buffered memory module with implicit to explicit memory command expansion
US20050138267A1 (en) * 2003-12-23 2005-06-23 Bains Kuljit S. Integral memory buffer and serial presence detect capability for fully-buffered memory modules
KR100598097B1 (ko) 2003-12-29 2006-07-07 삼성전자주식회사 듀얼 칩 패키지
US7031221B2 (en) 2003-12-30 2006-04-18 Intel Corporation Fixed phase clock and strobe signals in daisy chained chips
CN100495369C (zh) 2004-01-20 2009-06-03 特科2000国际有限公司 使用多个存储器设备的便携数据存储设备
JP4697924B2 (ja) 2004-06-07 2011-06-08 キヤノン株式会社 データ転送方法
US8060799B2 (en) * 2004-06-11 2011-11-15 Samsung Electronics Co., Ltd. Hub, memory module, memory system and methods for reading and writing to the same
US7254663B2 (en) * 2004-07-22 2007-08-07 International Business Machines Corporation Multi-node architecture with daisy chain communication link configurable to operate in unidirectional and bidirectional modes
US8375146B2 (en) 2004-08-09 2013-02-12 SanDisk Technologies, Inc. Ring bus structure and its use in flash memory systems
US7669027B2 (en) * 2004-08-19 2010-02-23 Micron Technology, Inc. Memory command delay balancing in a daisy-chained memory topology
US7457156B2 (en) * 2004-09-02 2008-11-25 Micron Technology, Inc. NAND flash depletion cell structure
KR100705221B1 (ko) * 2004-09-03 2007-04-06 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
US6950325B1 (en) * 2004-10-07 2005-09-27 Winbond Electronics Corporation Cascade-connected ROM
US7334070B2 (en) * 2004-10-29 2008-02-19 International Business Machines Corporation Multi-channel memory architecture for daisy chained arrangements of nodes with bridging between memory channels
GB2421092B (en) * 2004-12-07 2008-12-03 Hewlett Packard Development Co Bufferless writing of data to memory
US8041879B2 (en) 2005-02-18 2011-10-18 Sandisk Il Ltd Flash memory backup system and method
JP2006260127A (ja) 2005-03-17 2006-09-28 Hiroshima Univ 結合網およびそれを用いたマルチポートメモリ
US7184360B2 (en) * 2005-06-15 2007-02-27 Infineon Technologies, Ag High-speed interface circuit for semiconductor memory chips and memory system including semiconductor memory chips
US20070005831A1 (en) * 2005-06-30 2007-01-04 Peter Gregorius Semiconductor memory system
EP2317446A1 (en) 2005-06-30 2011-05-04 Imec A memory arrangement for multi-processor systems
US7414917B2 (en) * 2005-07-29 2008-08-19 Infineon Technologies Re-driving CAwD and rD signal lines
US7464225B2 (en) * 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
WO2007036050A1 (en) * 2005-09-30 2007-04-05 Mosaid Technologies Incorporated Memory with output control
US7652922B2 (en) * 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US7496777B2 (en) * 2005-10-12 2009-02-24 Sun Microsystems, Inc. Power throttling in a memory system
EP1968335B1 (en) 2006-01-19 2011-10-05 Panasonic Corporation Radio communication base station device and pilot transmission method
US8364861B2 (en) 2006-03-28 2013-01-29 Mosaid Technologies Incorporated Asynchronous ID generation
US7545664B2 (en) 2006-07-26 2009-06-09 International Business Machines Corporation Memory system having self timed daisy chained memory chips
US7546410B2 (en) * 2006-07-26 2009-06-09 International Business Machines Corporation Self timed memory chip having an apportionable data bus
US8407395B2 (en) * 2006-08-22 2013-03-26 Mosaid Technologies Incorporated Scalable memory system
KR20090074751A (ko) * 2006-10-04 2009-07-07 마벨 테크날러지 재팬 와이.케이. 플래시 메모리 제어 인터페이스

Also Published As

Publication number Publication date
KR20110124326A (ko) 2011-11-16
WO2007036048B1 (en) 2007-06-07
TWI564906B (zh) 2017-01-01
KR101370691B1 (ko) 2014-03-05
EP1981032A1 (en) 2008-10-15
TW201430850A (zh) 2014-08-01
TWI445010B (zh) 2014-07-11
JP2012238341A (ja) 2012-12-06
US9240227B2 (en) 2016-01-19
TW200822131A (en) 2008-05-16
EP1981032B1 (en) 2013-02-06
WO2007036048A1 (en) 2007-04-05
EP1929480A1 (en) 2008-06-11
CN102750975A (zh) 2012-10-24
KR101452564B1 (ko) 2014-10-22
JP2009510568A (ja) 2009-03-12
KR20130097243A (ko) 2013-09-02
CN102750975B (zh) 2015-09-09
US20070076502A1 (en) 2007-04-05
KR101506831B1 (ko) 2015-03-30
EP1929480A4 (en) 2008-10-15
JP2009301586A (ja) 2009-12-24
EP1981030B1 (en) 2012-09-12
EP1981031A1 (en) 2008-10-15
KR20130095325A (ko) 2013-08-27
EP1981030A1 (en) 2008-10-15
ES2405952T3 (es) 2013-06-04
KR20140079845A (ko) 2014-06-27
US20070109833A1 (en) 2007-05-17
CA2627663A1 (en) 2007-04-05
KR101547076B1 (ko) 2015-08-24
EP1929480B1 (en) 2015-03-18
EP1981031B1 (en) 2015-09-02
KR101392605B1 (ko) 2014-05-08
KR20080056276A (ko) 2008-06-20
ES2395570T3 (es) 2013-02-13

Similar Documents

Publication Publication Date Title
JP5179450B2 (ja) デイジーチェーンカスケードデバイス
US9230654B2 (en) Method and system for accessing a flash memory device
JP5193045B2 (ja) 出力制御部を備えたメモリ
JPH10506495A (ja) メモリ拡張ロジックを有する同期ｓｒａｍ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091027

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120529

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130109

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees