KR101964403B1 - 멀티 칩 패키지 및 그 동작 방법 - Google Patents

멀티 칩 패키지 및 그 동작 방법 Download PDF

Info

Publication number
KR101964403B1
KR101964403B1 KR1020120053742A KR20120053742A KR101964403B1 KR 101964403 B1 KR101964403 B1 KR 101964403B1 KR 1020120053742 A KR1020120053742 A KR 1020120053742A KR 20120053742 A KR20120053742 A KR 20120053742A KR 101964403 B1 KR101964403 B1 KR 101964403B1
Authority
KR
South Korea
Prior art keywords
semiconductor chips
control signal
activation control
semiconductor
semiconductor chip
Prior art date
Application number
KR1020120053742A
Other languages
English (en)
Other versions
KR20130129688A (ko
Inventor
강원경
원삼규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120053742A priority Critical patent/KR101964403B1/ko
Priority to US13/572,086 priority patent/US9015392B2/en
Publication of KR20130129688A publication Critical patent/KR20130129688A/ko
Application granted granted Critical
Publication of KR101964403B1 publication Critical patent/KR101964403B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

다수의 반도체 칩을 구비하는 멀티 칩 패키지에 관한 것으로, 전류 소모가 서로 다른 제1 및 제2 동작을 각각 수행하는 제1 및 제2 반도체 칩을 구비하되, 상기 제1 및 제2 반도체 칩은, 상기 제1 및 제2 반도체 칩을 순환하는 활성화 제어 신호에 응답하여 상기 제1 동작을 수행하는 것을 특징으로 하는 멀티 칩 패키지가 제공된다.

Description

멀티 칩 패키지 및 그 동작 방법{MULTI CHIP PAKAGE AND OPERATING METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로, 보다 구체적으로는 다수의 반도체 칩을 구비하는 멀티 칩 패키지에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 장치는 사용자의 다양한 요구를 충족시키기 위한 방향으로 발전하고 있다. 이러한 발전 방향 중에는 반도체 장치의 패키지(package) 기술이 있으며, 요즈음에는 반도체 장치의 패키지 기술로 멀티 칩 패키지(Multi Chip Package, MCP)가 제안되고 있다. 멀티 칩 패키지는 다수의 반도체 칩으로 하나의 단일 칩을 구성하는 것을 말하며, 구성에 따라 메모리 기능을 가지는 다수의 반도체 칩을 사용하여 저장 용량을 증대하거나 서로 다른 기능을 가지는 반도체 칩을 사용하여 성능을 향상시키는 것이 가능하다.
참고로, 멀티 칩 패키지는 구성에 따라 단층형 멀티 칩 패키지와 다층형 멀티 칩 패키지로 나뉠 수 있으며, 단층형 멀티 칩 패키지는 다수의 반도체 칩이 평면상에 나란히 배치되고 다층형 멀티 칩 패키지는 다수의 반도체 칩이 적층되어 배치된다.
한편, 요즈음 반도체 장치가 점점 소형화됨에 따라 피크 커런트(peak current)와 관련된 문제점이 도드라지고 있다. 점점 소형화된 회로를 제어하기 위해서는 낮은 전압 레벨의 전원을 사용해야 하는데, 이때 피크 커런트가 발생하게 되면 전원 드랍(drop)이 발생하여 회로의 오동작을 야기한다. 특히, 다수의 반도체 칩을 구비하는 멀티 칩 패키지는 각각의 반도체 칩의 동작 구간이 서로 겹쳐지는 경우 피크 커런트가 발생하는데, 이로 인한 전원 드랍은 일부 반도체 칩의 오동작 뿐 아니라 멀티 칩 패키지의 오동작을 야기한다. 따라서, 피크 커런트와 관련된 문제를 해결하기 위한 노력이 시급하다.
본 발명의 실시예는 다수의 반도체 칩의 동작 구간을 제어할 수 있는 멀티 칩 패키지를 제공한다.
본 발명의 실시예에 따른 멀티 칩 패키지는, 전류 소모가 서로 다른 제1 및 제2 동작을 각각 수행하는 제1 및 제2 반도체 칩을 구비하되, 상기 제1 및 제2 반도체 칩은, 상기 제1 및 제2 반도체 칩을 순환하는 활성화 제어 신호에 응답하여 상기 제1 동작을 수행하는 것을 특징으로 할 수 있다.
바람직하게, 상기 제1 반도체 칩의 제1 동작 구간과 상기 제2 반도체 칩의 제1 동작 구간은 서로 겹치지 않는 것을 특징으로 할 수 있다.
본 발명의 다른 실시예에 따른 멀티 칩 패키지 시스템은, 전류 소모가 서로 다른 제1 및 제2 동작을 각각 수행하는 다수의 반도체 칩; 및 상기 다수의 반도체 칩 중 활성화 제어 신호 - 상기 다수의 반도체 칩을 순차적으로 순환하며 상기 제1 동작의 활성화를 제어하기 위한 신호 - 를 생성하는 반도체 칩을 선택하기 위한 컨트롤러를 구비할 수 있다.
본 발명의 또 다른 실시예에 따른 멀티 칩 패키지 시스템은, 전류 소모가 서로 다른 제1 및 제2 동작을 각각 수행하며, 상기 제1 동작에 대응하는 동작 정보를 생성하는 다수의 반도체 칩; 및 상기 다수의 반도체 칩 각각에서 전달되는 상기 동작 정보에 응답하여 활성화 제어 신호를 해당 반도체 칩으로 전달하기 위한 컨트롤러를 구비할 수 있다.
바람직하게, 상기 다수의 반도체 칩 중 상기 활성화 제어 신호를 전달받은 해당 반도체 칩은 상기 제1 동작을 마친 이후 상기 활성화 제어 신호를 상기 컨트롤러로 다시 전달하는 것을 특징으로 할 수 있다.
본 발명의 또 다른 실시예에 따른 멀티 칩 패키지의 동작 방법은, 제1 및 제2 동작을 수행하는 다수의 반도체 칩 각각은 상기 다수의 반도체 칩을 순환하는 활성화 제어 신호에 응답하여 상기 제1 동작이 활성화되는 것을 특징으로 하며, 상기 다수의 반도체 칩 각각은, 상기 제1 및 제2 동작 여부를 판단하는 단계; 상기 활성화 제어 신호의 전달 여부를 판단하는 단계; 상기 전달 여부를 판단하는 단계의 판단 결과에 응답하여 상기 제1 동작을 수행하는 단계; 및 상기 활성화 제어 신호를 자신 이외의 반도체 칩으로 전달하는 단계를 포함할 수 있다.
바람직하게, 상기 전달 여부를 판단하는 단계의 판단 결과에 응답하여 상기 제1 동작을 대기하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 멀티 칩 패키지는 자신에 구비되는 다수의 반도체 칩의 동작 구간을 제어하여 피크 커런트가 발생하는 구간을 회피하는 것이 가능하다.
피크 커런트가 발생하는 구간을 회피하여 피크 커런트로 인한 오동작을 미연에 방지할 수 있는 효과를 얻을 수 있다.
도 1 은 본 발명의 실시예에 따른 멀티 칩 패키지의 구성을 설명하기 위한 블록도이다.
도 2 는 본 발명의 실시예에 따른 멀티 칩 패키지 시스템의 구성을 설명하기 위한 블록도이다.
도 3 은 본 발명의 실시예에 따른 멀티 칩 패키지 시스템의 다른 구성을 설명하기 위한 블록도이다.
도 4 는 도 1 내지 도 2 의 다수의 반도체 칩의 회로 동작을 설명하기 위한 동작 흐름도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1 은 본 발명의 실시예에 따른 멀티 칩 패키지의 구성을 설명하기 위한 블록도로써, 설명의 편의를 위하여 3 개의 반도체 칩을 일례로 개시하였다.
도 1 을 참조하면, 멀티 칩 패키지는 제1 반도체 칩(110)과, 제2 반도체 칩(120), 및 제3 반도체 칩(130)를 구비한다.
제1 내지 제3 반도체 칩(110, 120, 130) 각각은 다양한 회로 동작을 수행하며, 다양한 회로 동작 중에는 전류 소모가 많은 회로 동작, 즉 피크 커런트를 발생하는 회로 동작도 포함한다. 이하, 피크 커런트를 발생하는 회로 동작을 '피크 커런트 동작'이라 칭하고, 이외의 회로 동작을 '노말 커런트 동작'이라 칭하기로 한다. 다시 말하면, 제1 내지 제3 반도체 칩(110, 120, 130) 각각은 다양한 회로 동작을 수행하며, 각 회로 동작에 따라 제1 내지 제3 반도체 칩(110, 120, 130) 각각은 피크 커런트 동작을 수행하거나 노말 커런트 동작을 수행한다.
한편, 제1 내지 제3 반도체 칩(110, 120, 130)은 제1 내지 제3 반도체 칩(110, 120, 130)을 순환하는 활성화 제어 신호에 응답하여 피크 커런트 동작을 수행한다. 여기서, 활성화 제어 신호는 제1 내지 제3 반도체 칩(110, 120, 130) 중 어느 하나의 반도체 칩에서 생성될 수 있으며, 제1 내지 제3 신호 전달 라인(L1, L2, L3)을 통해 제1 반도체 칩(110)에서 제2 반도체 칩(120)으로, 제2 반도체 칩(120)에서 제3 반도체 칩(130)으로, 제3 반도체 칩(130)에서 제1 반도체 칩(110)으로 전달된다.
참고로, 본 발명의 실시예에서는 3 개의 반도체 칩을 사용하는 경우를 일례로 하였지만, 만약 2 개의 반도체 칩을 사용하는 경우 하나의 신호 전달 라인만을 구비하여 활성화 제어 신호를 순환시키는 것도 가능하다.
이하, 간단한 회로 동작을 살펴보기로 한다. 설명의 편의를 위하여, 제1 반도체 칩(110)에서 활성화 제어 신호가 생성되는 것으로 가정하기로 한다.
제1 반도체 칩(110)에서 생성되는 활성화 제어 신호는 제1 신호 전달 라인(L1)을 통해 제2 반도체 칩(120)으로 전달되고, 제2 반도체 칩(120)은 이 활성화 제어 신호에 응답하여 피크 커런트 동작을 수행한다. 이어서, 제2 반도체 칩(120)에서 피크 커런트 동작을 모두 수행한 이후 활성화 제어 신호는 제2 신호 전달 라인(L2)을 통해 제3 반도체 칩(130)으로 전달되고, 제3 반도체 칩(130)은 이 활성화 제어 신호에 응답하여 피크 커런트 동작을 수행한다. 마지막으로, 제3 반도체 칩(130)에서 피크 커런트 동작을 모두 수행한 이후 활성화 제어 신호는 제3 신호 전달 라인(L3)을 통해 제1 반도체 칩(110)으로 전달되고, 제1 반도체 칩(110)은 이 활성화 제어 신호에 응답하여 피크 커런트 동작을 수행한다.
본 발명의 실시예에 따른 멀티 칩 패키지는 다수의 반도체 칩을 순환하는 활성화 제어 신호를 이용하여 다수의 반도체 칩 각각의 피크 커런트 동작을 제어한다. 따라서, 다수의 반도체 칩 각각의 피크 커런트 동작 구간이 서로 겹쳐지지 않게 되며, 이는 멀티 칩 패키지 입장에서 피크 커런트 구간을 회피할 수 있음을 의미한다.
도 2 는 본 발명의 실시예에 따른 멀티 칩 패키지 시스템의 구성을 설명하기 위한 블록도로써, 설명의 편의를 위하여 멀티 칩 패키지 시스템 내에 구비되는 반도체 칩의 개수가 3 개인 것을 일례로 한다.
도 2 를 참조하면, 멀티 칩 패키지 시스템은 다수의 반도체 칩(210)과 컨트롤러(220)를 구비한다.
다수의 반도체 칩(210) 각각은 피크 커런트 동작과 노말 커런트 동작을 수행하며, 특히 피크 커런트 동작은 이전 단의 반도체 칩에서 출력되는 활성화 제어 신호에 응답하여 제어된다. 예컨대, 제2 반도체 칩(212)의 피크 커런트 동작은 제1 반도체 칩(211)에서 출력되는 활성화 제어 신호에 응답하여 제어된다.
컨트롤러(220)는 다수의 반도체 칩(210) 중 어느 하나의 반도체 칩에서 활성화 제어 신호를 생성하도록 제어하기 위한 것으로, 컨트롤러(220)는 제1 내지 제3 반도체 칩(211, 212, 213) 중 활성화 제어 신호를 생성할 반도체 칩에 대응하는 선택 신호를 활성화시킨다.
이하, 간단한 회로 동작을 살펴보기로 한다. 설명의 편의를 위하여 컨트롤러(220)가 제1 반도체 칩(211)에서 활성화 제어 신호를 생성하도록 제어하는 것을 일례로 한다.
우선, 컨트롤러(220)는 제1 반도체 칩(211)에 대응하는 제1 선택 신호(SEL1)를 활성화시키고, 제1 반도체 칩(211)은 이 제1 선택 신호(SEL1)에 응답하여 활성화 제어 신호를 생성한다. 이렇게 생성된 활성화 제어 신호는 회로 동작에 따라 제1 반도체 칩(211)에 우선적으로 사용될 수 있으며, 제2 반도체 칩(212)으로 전달되는 것도 가능하다. 이어서, 활성화 제어 신호는 제1 내지 제3 반도체 칩(211, 212, 213)을 순환하며 제1 내지 제3 반도체 칩(211, 212, 213)의 피크 커런트 동작을 제어한다.
본 발명의 실시예에 따른 멀티 칩 패키지 시스템은 컨트롤러(220)에서 생성되는 제1 내지 제3 선택 신호(SEL1, SEL2, SEL3)에 따라 제1 내지 제3 반도체 칩(211, 212, 213) 중 어느 하나의 반도체 칩에서 활성화 제어 신호를 생성하는 것이 가능하다. 그리고, 이렇게 생성된 활성화 제어 신호는 다수의 반도체 칩(210)을 순환하며 다수의 반도체 칩(210)으로 하여금 피크 커런트 동작이 서로 겹치지 않도록 회로 동작을 제어한다.
도 3 은 본 발명의 실시예에 따른 멀티 칩 패키지 시스템의 다른 구성을 설명하기 위한 블록도로써, 설명의 편의를 위하여 멀티 칩 패키지 시스템 내에 구비되는 반도체 칩의 개수가 3 개인 것을 일례로 한다.
도 3 을 참조하면, 멀티 칩 패키지 시스템은 제1 내지 제3 반도체 칩(310, 320, 330)과 컨트롤러(340)를 구비한다.
제1 내지 제3 반도체 칩(310, 320, 330) 각각은 피크 커런트 동작과 노말 커런트 동작을 수행하며, 제1 내지 제3 반도체 칩(310, 320, 330)은 각각 자신의 피크 커런트 동작에 대응하는 제1 내지 제3 동작 정보(INF_OP1, INF_OP2, INF_OP3)를 생성하여 컨트롤러(340)로 전달한다.
컨트롤러(340)는 제1 내지 제3 동작 정보(INF_OP1, INF_OP2, INF_OP3)에 응답하여 활성화 제어 신호를 제1 내지 제3 신호 전달 라인(L1, L2, L3)을 통해 전달한다.
이하, 간단한 회로 동작을 살펴보기로 한다. 설명의 편의를 위하여 제1 내지 제3 반도체 칩(310, 320, 330) 중 제2 반도체 칩(320)이 우선적으로 피크 커런트 동작을 수행하고, 이후 제1 또는 제3 반도체 칩(310, 330)에서 피크 커런트 동작을 수행한다고 가정한다.
우선, 제2 반도체 칩(320)은 피크 커런트 동작에 앞서 피크 커런트 동작을 수행하겠다는 정보인 제2 동작 정보(INF_OP2)를 생성하고 이를 컨트롤러(340)로 전달한다. 컨트롤러(340)는 제2 동작 정보(INF_OP2)에 응답하여 제2 신호 전달 라인(L2)을 통해 활성화 제어 신호를 제2 반도체 칩(320)으로 전달한다. 이어서, 활성화 제어 신호를 전달받은 제2 반도체 칩(320)은 피크 커런트 동작을 수행하며, 피크 커런트 동작을 마친 다음 활성화 제어 신호를 컨트롤러(340)로 다시 전달한다.
이후, 제1 또는 제3 반도체 칩(310, 330)에서 피크 커런트 동작을 수행하겠다는 정보인 제1 또는 제3 동작 정보(INF_OP1, INF_OP3)가 생성되면, 컨트롤러(340)는 위와 마찬가지로 해당 반도체 칩에 활성화 제어 신호를 전달하고, 해당 반도체 칩은 활성화 제어 신호에 응답하여 피크 커런트 동작을 수행한다.
본 발명의 실시예에 따른 멀티 칩 패키지 시스템은 제1 내지 제3 반도체 칩(310, 320, 330)에서 피크 커런트 동작에 대응하는 제1 내지 제3 동작 정보(INF_OP1, INF_OP2, INF_OP3)를 생성하고, 그 동작 정보에 따라 컨트롤러(340)는 활성화 제어 신호를 해당 반도체 칩에 전달한다. 결국, 활성화 제어 신호는 컨트롤러(340)를 분기점으로하여 제1 내지 제3 반도체 칩(310, 320, 330)을 순환하며, 제1 내지 제3 반도체 칩(310, 320, 330)의 피크 커런트 동작은 서로 겹치지 않도록 제어된다.
도 4 는 도 1 내지 도 2 의 다수의 반도체 칩의 회로 동작을 설명하기 위한 동작 흐름도이다. 설명의 편의를 위하여 다수의 반도체 칩 중 하나의 반도체 칩의 회로 동작을 대표로 설명하기로 한다.
도 4 를 참조하면, 멀티 칩 패키지의 회로 동작 방법은 피크 커런트 동작인가를 판단하는 단계(S410)와, 노말 커런트 동작을 수행하는 단계(S420)와, 활성화 제어 신호를 전달받았는가를 판단하는 단계(S430)와, 동작을 대기하는 단계(S440)와, 피크 커런트 동작을 수행하는 단계(S450), 및 활성화 제어 신호를 전달하는 단계(S460)를 포함한다.
우선, 해당 반도체 칩은 회로 동작을 수행함에 앞서, 'S410' 단계에서 수행할 회로 동작이 피크 커런트 동작인지 아닌지를 판단한다. 만약, 수행할 회로 동작이 피크 커런트 동작이 아닌 경우(아니오), 이는 해당 반도체 칩이 회로 동작을 수행하더라도 전체 커런트 소모에 큰 영향을 줄 정도는 아니라는 것을 의미하기 때문에, 해당 반도체 칩은 'S420' 단계에서 노말 커런트 동작을 수행하며 회로 동작을 마친다.
이어서, 'S410' 단계의 판단 결과 수행할 회로 동작이 피크 커런트 동작인 경우(예), 해당 반도체 칩은 'S430' 단계에서 활성화 제어 신호를 전달받았는지 아닌지를 판단한다. 만약, 해당 반도체 칩에 활성화 제어 신호가 전달되지 않은 경우(아니오), 해당 반도체 칩은 'S440' 단계에서 해당 회로 동작을 대기 상태로 하고, 'S430' 단계를 반복적으로 확인한다. 추가적으로, '440' 단계를 무기한 수행할 수 없기 때문에 설계에 따라 다른 회로 동작을 수행하여 'S410' 단계를 수행하는 것도 가능하다.
이어서, 'S430' 단계의 판단 결과 활성화 제어 신호를 전달받은 경우(예), 이는 해당 반도체 칩만이 피크 커런트 동작을 수행할 수 있는 권리를 가진다는 것을 의미하기 때문에, 해당 반도체 칩은 'S450' 단계에서 피크 커런트 동작을 수행한다. 그리고, 해당 반도체 칩은 피크 커런트 동작 이후 'S460' 단계에서 활성화 제어 신호를 다른 반도체 칩으로 전달하며 회로 동작을 마친다.
본 발명의 실시예에 따른 반도체 칩은 활성화 제어 신호가 전달되지 않은 경우 피크 커런트 동작을 대기하며, 활성화 제어 신호가 전달된 경우 피크 커런트 동작을 수행한다. 또한, 피크 커런트 동작이 아닌 노말 커런트 동작의 경우 활성화 제어 신호와 상관없이 그 동작을 수행하는 것이 가능하다.
전술한 바와 같이, 본 발명의 실시예에 따른 멀티 칩 패키지는 다수의 반도체 칩 중 활성화 제어 신호를 전달받은 반도체 칩에서 피크 커런트 동작을 수행하고 이 활성화 제어 신호를 다른 반도체 칩으로 전달한다. 따라서, 본 발명의 실시예에 따른 멀티 칩 패키지는 이러한 동작을 통해 다수의 반도체 칩 각각의 피크 커런트 동작 구간이 서로 겹치는 것을 회피할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 본 발명의 실시예의 도 3 에서는 활성화 제어 신호가 전달되는 라인과 피크 커런트 동작 정보가 전달되는 라인이 별도로 배치되어 있지만, 설계에 따라 활성화 제어 신호와 피크 커런트 동작 정보가 동일한 라인을 통해 전달되도록 배치하는 것도 가능할 것이다.
110 : 제1 반도체 칩 120 : 제2 반도체 칩
130 : 제3 반도체 칩 L1 : 제1 신호 전달 라인
L2 : 제2 신호 전달 라인 L3 : 제3 신호 전달라인

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 전류 소모가 서로 다른 제1 및 제2 동작을 각각 수행하는 복수의 반도체 칩; 및
    상기 복수의 반도체 칩을 직렬 연결하고 마지막단 반도체 칩에서 첫단의 반도체 칩으로 피드백되는 신호라인을 포함하고,
    상기 신호라인을 통해 제어신호가 각각의 반도체 칩으로 전달되고, 상기 제어신호의 활성화 시점에 응답하여 각각의 반도체 칩은 상기 제1동작이 순차적으로 수행되며,
    상기 복수의 반도체 칩 중에서 최초로 상기 제1동작을 수행하는 어느 한 반도체 칩을 선택하여 선택된 어느 한 반도체 칩에서 상기 제어신호를 활성화시키기 위한 컨트롤러를 더 포함하는
    멀티 칩 패키지 시스템.
  8. 제7항에 있어서,
    상기 복수의 반도체 칩 각각의 제1 동작 구간은 서로 겹치지 않는 것을 특징으로 하는 멀티 칩 패키지 시스템.
  9. 제7항에 있어서,
    상기 제1 동작은 상기 제2 동작보다 전류 소모가 많은 것을 특징으로 하는 멀티 칩 패키지 시스템.
  10. 전류 소모가 서로 다른 제1 및 제2 동작을 각각 수행하며, 상기 제1 동작에 대응하는 동작 정보를 생성하는 다수의 반도체 칩; 및
    상기 다수의 반도체 칩 각각에서 전달되는 상기 동작 정보에 응답하여 활성화 제어 신호를 해당 반도체 칩으로 전달하기 위한 컨트롤러
    를 구비하는 멀티 칩 패키지 시스템.
  11. 제10항에 있어서,
    상기 다수의 반도체 칩 중 상기 활성화 제어 신호를 전달받은 해당 반도체 칩은 상기 제1 동작을 마친 이후 상기 활성화 제어 신호를 상기 컨트롤러로 다시 전달하는 것을 특징으로 하는 멀티 칩 패키지 시스템.
  12. 제10항에 있어서,
    상기 다수의 반도체 칩 각각의 제1 동작 구간은 서로 겹치지 않는 것을 특징으로 하는 멀티 칩 패키지 시스템.
  13. 제10항에 있어서,
    상기 제1 동작은 상기 제2 동작보다 전류 소모가 많은 것을 특징으로 하는 멀티 칩 패키지 시스템.
  14. 제1 및 제2 동작을 수행하는 다수의 반도체 칩 각각은 상기 다수의 반도체 칩을 순환하는 활성화 제어 신호에 응답하여 상기 제1 동작이 활성화되는 것을 특징으로 하며,
    상기 다수의 반도체 칩 각각은,
    상기 제1 및 제2 동작 여부를 판단하는 단계;
    상기 활성화 제어 신호의 전달 여부를 판단하는 단계;
    상기 전달 여부를 판단하는 단계의 판단 결과에 응답하여 상기 제1 동작을 수행하는 단계; 및
    상기 활성화 제어 신호를 자신 이외의 반도체 칩으로 전달하는 단계
    를 포함하는 멀티 칩 패키지의 동작 방법.
  15. 제14항에 있어서,
    상기 동작 여부를 판단하는 단계의 판단 결과에 응답하여 상기 제2 동작을 수행하는 단계를 더 포함하는 멀티 칩 패키지의 동작 방법.
  16. 제14항에 있어서,
    상기 전달 여부를 판단하는 단계의 판단 결과에 응답하여 상기 제1 동작을 대기하는 단계를 더 포함하는 멀티 칩 패키지의 동작 방법.
  17. 제14항에 있어서,
    상기 제1 동작은 상기 제2 동작보다 전류 소모가 많은 것을 특징으로 하는 멀티 칩 패키지의 동작 방법.
KR1020120053742A 2012-05-21 2012-05-21 멀티 칩 패키지 및 그 동작 방법 KR101964403B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120053742A KR101964403B1 (ko) 2012-05-21 2012-05-21 멀티 칩 패키지 및 그 동작 방법
US13/572,086 US9015392B2 (en) 2012-05-21 2012-08-10 Multi-chip package and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120053742A KR101964403B1 (ko) 2012-05-21 2012-05-21 멀티 칩 패키지 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20130129688A KR20130129688A (ko) 2013-11-29
KR101964403B1 true KR101964403B1 (ko) 2019-08-01

Family

ID=49580836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120053742A KR101964403B1 (ko) 2012-05-21 2012-05-21 멀티 칩 패키지 및 그 동작 방법

Country Status (2)

Country Link
US (1) US9015392B2 (ko)
KR (1) KR101964403B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112585681B (zh) 2020-11-26 2023-12-19 长江存储科技有限责任公司 用于多管芯操作的动态峰值功率管理

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070076502A1 (en) * 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
JP4996277B2 (ja) * 2007-02-09 2012-08-08 株式会社東芝 半導体記憶システム
KR101471554B1 (ko) * 2007-07-23 2014-12-11 삼성전자주식회사 파워 업시 피크 전류를 줄이는 멀티칩 패키지
KR101175248B1 (ko) 2010-07-08 2012-08-21 에스케이하이닉스 주식회사 다수의 적층된 칩의 리프레쉬 동작을 제어하는 시스템, 반도체 장치 및 방법
KR20120013084A (ko) * 2010-08-04 2012-02-14 주식회사 하이닉스반도체 멀티 칩 패키지 장치
KR101161994B1 (ko) * 2010-12-03 2012-07-03 에스케이하이닉스 주식회사 멀티 칩 패키지 장치 및 그의 동작 방법

Also Published As

Publication number Publication date
US9015392B2 (en) 2015-04-21
KR20130129688A (ko) 2013-11-29
US20130307611A1 (en) 2013-11-21

Similar Documents

Publication Publication Date Title
US10431292B2 (en) Method and apparatus for controlling access to a common bus by multiple components
KR102387871B1 (ko) 적층 메모리 다이와 데이터 통신
KR102423168B1 (ko) 메모리 디바이스의 단일 핀에서 별개 신호 멀티플렉싱
KR102300933B1 (ko) 듀얼 모드 변조를 지원하는 메모리 시스템
US11705166B2 (en) Memory device including on-die-termination circuit
US11940857B2 (en) Multi-element memory device with power control for individual elements
TW200819986A (en) Multi-input/output serial peripheral interface and method for data transmission
US8416639B2 (en) Multi-chip package and method of operating the same
KR101964403B1 (ko) 멀티 칩 패키지 및 그 동작 방법
US20160148908A1 (en) Multi-chip package system
CN104813403B (zh) 存储器感应放大器电压调制
US8923081B2 (en) Semiconductor memory system and operating method thereof
US11735229B2 (en) Multi-die stacked package memory and output synchronization method thereof
US9236109B1 (en) Semiconductor device
CN103024087A (zh) 同时支持大容量存储和以太网通信的系统及方法
KR101185550B1 (ko) 칩들을 포함하는 시스템, 집적회로 칩 및 데이터 패킷의 전송방법
KR101735082B1 (ko) 메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법
KR102094309B1 (ko) 리프레쉬 신호를 생성하는 적층 반도체 장치
KR20120070998A (ko) 스택형 메모리 시스템 및 이를 위한 인터리빙 제어 방법
US20140002164A1 (en) Delay circuit and delay method using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant