JP5150591B2 - 半導体装置及びホスト機器 - Google Patents
半導体装置及びホスト機器 Download PDFInfo
- Publication number
- JP5150591B2 JP5150591B2 JP2009221468A JP2009221468A JP5150591B2 JP 5150591 B2 JP5150591 B2 JP 5150591B2 JP 2009221468 A JP2009221468 A JP 2009221468A JP 2009221468 A JP2009221468 A JP 2009221468A JP 5150591 B2 JP5150591 B2 JP 5150591B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- host
- devices
- initial value
- determined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
- G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0052—Assignment of addresses or identifiers to the modules of a bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Description
この発明の第1の実施形態に係る半導体装置及びホスト機器について説明する。図1は、本実施形態に係る半導体装置及びホスト機器を備えた半導体システムの一例を示すブロック図である。
図示するように半導体システム1は、ホスト機器2と半導体装置3とを備えている。
ホスト機器1および各電子デバイスは、ホスト機器1は、少なくともひとつの入力ポートと、出力ポートで構成され、このポートを介してホスト機器1は、半導体装置3の動作を制御して、半導体システム1の動作を司る。例えば、各ポートは、LVDS(low voltage differential Signaling)方式などによる作動ペアで構成される。
次に、上記パケットの構成について説明する。図2はパケットの概念図であり、一例として、各電子デバイス4のデバイスIDを特定する際に発行されるパケットを示している。
次に、電子デバイス4のデバイスIDの特定時における、上記構成のホスト機器2の動作について、図3を用いて説明する。図3は、デバイスID特定時におけるホスト機器2の動作を示すフローチャートである。
次に、電子デバイス4の動作について、図4を用いて説明する。図4は、初期化コマンドを含むパケットを受信した際の電子デバイス4の動作を示すフローチャートであり、電子デバイス4−1〜4−3に共通するフローチャートである。
次に、電子デバイス4のデバイスIDの特定時における、半導体システム1全体の動作について、図5を用いて説明する。図5は、半導体システム1のブロック図である。図中において、各機器間の矢印の横に付記した四角印はパケットのペイロードの内容を示し、左側がフィールド11−3(開始デバイスID)であり、右側がフィールド11−4(デバイス数)である。
以上のように、この発明の第1の実施形態に係る半導体装置及びホスト機器であると、構成の複雑化を抑制しつつ、デバイス毎に固有のIDを付与出来る。本効果につき、以下説明する。
次に、この発明の第2の実施形態に係る半導体装置及びホスト機器について説明する。本実施形態は、上記第1の実施形態において、電子デバイス4の種々の接続方法に関するものである。以下では、第1の実施形態と同じ点についての説明は省略する。
上記第1の実施形態では、図1に示すように電子デバイス4がリング接続されている場合を例に説明した。しかし、本実施形態の第1の接続例として示すように、ハブを用いても良い。図6は、本実施形態の第1の接続例に係る半導体システム1の一例を示すブロック図である。
次に、第2の接続例について図7を用いて説明する。図7は、第2の接続例に係る半導体システム1のブロック図である。本例は、二段ハブ接続に関するものである。
次に第3の接続例について説明する。図8は、第3の接続例に係る半導体システム1のブロック図である。本例は、第1の接続例として説明した図6の構成において、電子デバイス4−2が無い場合に関する。
その後の動作は第1の接続例と同じである。
次に第4の接続例について説明する。図9は、第4の接続例に係る半導体システム1のブロック図である。本例は、第1の実施形態で説明した図1の接続例に、更にハブ12を組み合わせたものである。
以上のように、上記第1の実施形態で説明した構成は、リング接続だけでなく、ハブ接続の場合にも適用可能であり、第1の実施形態で説明した効果が得られる。なお、パケットがホスト機器2からブロードキャストされた際に、これを電子デバイス4に転送する機能は、ハブ12がもともと有する機能である。従ってホスト機器2は、複数の電子デバイス4の接続関係を把握している必要は無い。
次に、この発明の第3の実施形態に係る半導体装置及びホスト機器について説明する。本実施形態は、上記第1、第2の実施形態の具体例に係るものである。以下では、第1の実施形態と同様の点についての説明は省略する。
Claims (5)
- 受信したパケットのコマンドを解析して前記パケットによって指定される処理を決定するデコーダと、前記パケット内の情報に応じて固有のデバイス番号を生成する生成回路と、生成された前記固有のデバイス番号を保持するレジスタと、前記パケット内の情報を更新して出力する更新回路を具備するデバイスを備え、
ホストから発行された前記パケットがひとつ、または複数の前記デバイスを経由してホストに戻るブロードキャストパケットにおいて、前記パケットが固有デバイス番号を決定するコマンドパケットである場合、前記コマンドパケットは、前記デバイス番号の初期値と最終値とを示すパラメータを含み、
前記デバイスは、
前記固有デバイス番号を決定する前記コマンドパケットを前記ホストから最初に受け取ったと判断した場合、受信した前記コマンドパケットの前記初期値に応じてデバイス番号を決定して、前記決定したデバイス番号を前記レジスタに設定し、前記コマンドパケット内の前記初期値及び最終値を前記決定したデバイス番号に更新して、該コマンドパケットを次のデバイスまたは前記ホストへ送信し、
前記固有デバイス番号を決定する前記コマンドパケットを前記ホストから最初に受け取らなかったと判断した場合、受信した前記コマンドパケット内の前記初期値をインクリメントすることにより、既にデバイス番号が決定された他のデバイスと異なるデバイス番号を算出して、これを前記レジスタに設定し、前記コマンドパケット内の前記初期値を更新することなく、前記最終値を、前記算出した前記デバイス番号に更新して、該コマンドパケットを次のデバイスまたは前記ホストへ送信し、
前記コマンドパケットを前記ホストから最初に受け取った前記デバイスのデバイス番号は、第1動作モードでは前記デバイスが任意に決定し、第2動作モードでは前記ホストによって決定され、
前記初期値及び最終値の更新データは、前記コマンドパケット内において、更新前のデータと同一フィールドに記録される
ことを特徴とする半導体装置。 - 受信したパケットのコマンドを解析して前記パケットによって指定される処理を決定するデコーダと、前記パケット内の情報に応じて固有のデバイス番号を生成する生成回路と、生成された前記固有のデバイス番号を保持するレジスタと、前記パケット内の情報を更新して出力する更新回路を具備するデバイスを備え、
ホストから発行された前記パケットがひとつ、または複数の前記デバイスを経由してホストに戻るブロードキャストパケットにおいて、前記パケットが固有デバイス番号を決定するコマンドパケットである場合、前記コマンドパケットは、前記デバイス番号の初期値とデバイス数を示すパラメータを含み、
前記デバイスは、
前記固有デバイス番号を決定する前記コマンドパケットを前記ホストから最初に受け取ったと判断した場合、受信した前記コマンドパケットの前記初期値に応じてデバイス番号を決定して、前記決定したデバイス番号を前記レジスタに設定し、前記コマンドパケット内の前記初期値を前記決定した前記デバイス番号に更新すると共に、前記デバイス数を、1に更新して、該コマンドパケットを次のデバイスまたは前記ホストへ送信し、
前記固有デバイス番号を決定する前記コマンドパケットを前記ホストから最初に受け取らなかったと判断した場合、受信した前記コマンドパケット内の前記初期値をインクリメントすることにより、既にデバイス番号が決定された他のデバイスと異なるデバイス番号を算出して、これを前記レジスタに設定し、前記コマンドパケット内の前記初期値を更新することなく、前記デバイス数を、インクリメントした値に更新して、該コマンドパケットを次のデバイスまたは前記ホストへ送信し、
前記コマンドパケットを前記ホストから最初に受け取った前記デバイスのデバイス番号は、第1動作モードでは前記デバイスが任意に決定し、第2動作モードでは前記ホストによって決定され、
前記初期値及びデバイス数の更新データは、前記コマンドパケット内において、更新前のデータと同一フィールドに記録される
ことを特徴とする半導体装置。 - 前記コマンドパケットを前記ホストから最初に受け取らなかった前記デバイスのデバイス番号は、受信した前記コマンドパケット内の前記初期値と前記デバイス数とを加算した値である
ことを特徴とする請求項2記載の半導体装置。 - 複数のデバイスが接続され得るホスト機器であって、前記ホスト機器は、
デバイス番号の初期値及び最終値を所定の値に設定した第1パケットを第1デバイスに発行すると共に、全ての前記デバイスを介して、最終デバイスから、前記初期値及び前記最終値の修正された最終パケットを受信し、
前記最終パケット内の修正された前記初期値及び前記最終値から、接続されている前記デバイスの数及び前記デバイスに割り付けられたデバイス番号を認識し、
第1動作モードでは、前記第1デバイスのデバイス番号は該第1デバイスにより任意に決定され、第2動作モードでは前記ホスト機器によって決定され、
前記初期値及び最終値の修正データは、前記第1パケット内において、修正前のデータと同一フィールドに記録される
ことを特徴とするホスト機器。 - 複数のデバイスが接続され得るホスト機器であって、前記ホスト機器は、
デバイス番号の初期値及びデバイス数を所定の値に設定した第1パケットを第1デバイスに発行すると共に、全ての前記デバイスを介して、最終デバイスから、前記初期値及び前記デバイス数の修正された最終パケットを受信し、
前記ホスト機器は、前記最終パケット内の修正された前記初期値を前記第1デバイスの前記デバイスIDとして認識し、
前記最終パケット内の修正された前記初期値と前記デバイス数とに基づいて、前記複数デバイスの前記デバイス番号を算出し、
第1動作モードでは、前記第1デバイスのデバイス番号は該第1デバイスにより任意に決定され、第2動作モードでは前記ホスト機器によって決定され、
前記初期値及びデバイス数の修正データは、前記第1パケット内において、修正前のデータと同一フィールドに記録される
ことを特徴とするホスト機器。
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009221468A JP5150591B2 (ja) | 2009-09-24 | 2009-09-25 | 半導体装置及びホスト機器 |
TW104100358A TWI542996B (zh) | 2009-09-24 | 2010-09-24 | Semiconductor devices and host machines |
KR1020127006000A KR101343646B1 (ko) | 2009-09-24 | 2010-09-24 | 반도체 장치 및 호스트 기기 |
EP10818840.0A EP2482195B1 (en) | 2009-09-24 | 2010-09-24 | Semiconductor device and host apparatus |
CN201611121220.5A CN107092572B (zh) | 2009-09-24 | 2010-09-24 | 半导体装置及主机设备 |
PCT/JP2010/066513 WO2011037168A1 (ja) | 2009-09-24 | 2010-09-24 | 半導体装置及びホスト機器 |
CN2010800397266A CN102483723A (zh) | 2009-09-24 | 2010-09-24 | 半导体装置及主机设备 |
TW99132498A TWI474168B (zh) | 2009-09-24 | 2010-09-24 | Semiconductor device and host |
US13/424,482 US9146866B2 (en) | 2009-09-24 | 2012-03-20 | Semiconductor device |
US15/466,117 USRE47290E1 (en) | 2009-09-24 | 2017-03-22 | Semiconductor device |
US16/234,925 USRE48514E1 (en) | 2009-09-24 | 2018-12-28 | Semiconductor device |
US17/199,945 USRE49424E1 (en) | 2009-09-24 | 2021-03-12 | Semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009219691 | 2009-09-24 | ||
JP2009219691 | 2009-09-24 | ||
JP2009221468A JP5150591B2 (ja) | 2009-09-24 | 2009-09-25 | 半導体装置及びホスト機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011090349A JP2011090349A (ja) | 2011-05-06 |
JP2011090349A5 JP2011090349A5 (ja) | 2012-03-15 |
JP5150591B2 true JP5150591B2 (ja) | 2013-02-20 |
Family
ID=43795913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009221468A Active JP5150591B2 (ja) | 2009-09-24 | 2009-09-25 | 半導体装置及びホスト機器 |
Country Status (7)
Country | Link |
---|---|
US (4) | US9146866B2 (ja) |
EP (1) | EP2482195B1 (ja) |
JP (1) | JP5150591B2 (ja) |
KR (1) | KR101343646B1 (ja) |
CN (2) | CN107092572B (ja) |
TW (2) | TWI474168B (ja) |
WO (1) | WO2011037168A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8816357B2 (en) | 2005-02-28 | 2014-08-26 | Seiko I Infotech Inc. | Optical printer head and image forming apparatus |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5150591B2 (ja) * | 2009-09-24 | 2013-02-20 | 株式会社東芝 | 半導体装置及びホスト機器 |
TWI510904B (zh) | 2009-12-17 | 2015-12-01 | Toshiba Kk | 主機控制器及半導體裝置 |
KR101996822B1 (ko) | 2013-03-15 | 2019-07-08 | 삼성전자 주식회사 | 링 토폴로지 저장 네트워크의 멀티캐스트 명령 패킷 처리 방법 및 시스템 |
JP6087742B2 (ja) * | 2013-06-14 | 2017-03-01 | キヤノン株式会社 | 半導体装置、および、チップ識別子の設定方法 |
JP6067541B2 (ja) * | 2013-11-08 | 2017-01-25 | 株式会社東芝 | メモリシステムおよびメモリシステムのアセンブリ方法 |
JP6439343B2 (ja) * | 2014-09-22 | 2018-12-19 | 株式会社バッファロー | 通信装置、情報処理装置、通信システム、通信装置におけるアクセス方法及びプログラム |
US10061531B2 (en) | 2015-01-29 | 2018-08-28 | Knuedge Incorporated | Uniform system wide addressing for a computing system |
US9552327B2 (en) * | 2015-01-29 | 2017-01-24 | Knuedge Incorporated | Memory controller for a network on a chip device |
US20170116154A1 (en) * | 2015-10-23 | 2017-04-27 | The Intellisis Corporation | Register communication in a network-on-a-chip architecture |
US20170141878A1 (en) * | 2015-11-16 | 2017-05-18 | Western Digital Technologies, Inc. | Systems and methods for sending data from non-volatile solid state devices before error correction |
US9959066B2 (en) * | 2016-02-12 | 2018-05-01 | Knuedge Incorporated | Memory-attached computing resource in network on a chip architecture to perform calculations on data stored on memory external to the chip |
US10027583B2 (en) | 2016-03-22 | 2018-07-17 | Knuedge Incorporated | Chained packet sequences in a network on a chip architecture |
US10346049B2 (en) | 2016-04-29 | 2019-07-09 | Friday Harbor Llc | Distributed contiguous reads in a network on a chip architecture |
JP6927766B2 (ja) * | 2017-06-29 | 2021-09-01 | 矢崎総業株式会社 | 情報設定装置 |
TWI692689B (zh) | 2017-12-28 | 2020-05-01 | 慧榮科技股份有限公司 | 記憶卡控制器、記憶卡、使用於記憶卡控制器的方法以及連接至記憶卡的電子裝置 |
JP7423367B2 (ja) | 2020-03-23 | 2024-01-29 | キオクシア株式会社 | 通信システム、デバイス、及び通信方法 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5526492B2 (ja) * | 1974-12-23 | 1980-07-14 | ||
JPS5830254A (ja) * | 1981-08-17 | 1983-02-22 | Fujitsu Ltd | ノ−ドアドレス設定方式 |
JPH0258944A (ja) * | 1988-08-24 | 1990-02-28 | Fujitsu Ltd | 装置番号割り付け方法 |
JPH03251945A (ja) * | 1990-03-01 | 1991-11-11 | Fujitsu Ltd | インタフェースレジスタアドレス自動設定方式 |
US5404460A (en) * | 1994-01-28 | 1995-04-04 | Vlsi Technology, Inc. | Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus |
JP3209634B2 (ja) * | 1994-03-28 | 2001-09-17 | 株式会社日立製作所 | 計算機システム |
JP3359496B2 (ja) * | 1996-06-14 | 2002-12-24 | 沖電気工業株式会社 | 伝送装置識別番号付与方法、伝送装置及び伝送システム管理装置 |
SG74611A1 (en) * | 1997-02-14 | 2000-08-22 | Canon Kk | Data communication apparatus and method |
JPH11177495A (ja) * | 1997-12-15 | 1999-07-02 | Fujitsu Ltd | 監視制御方式 |
US6230274B1 (en) * | 1998-11-03 | 2001-05-08 | Intel Corporation | Method and apparatus for restoring a memory device channel when exiting a low power state |
US7788553B2 (en) * | 2000-01-06 | 2010-08-31 | Super Talent Electronics, Inc. | Mass production testing of USB flash cards with various flash memory cells |
US6820148B1 (en) | 2000-08-17 | 2004-11-16 | Sandisk Corporation | Multiple removable non-volatile memory cards serially communicating with a host |
JP4204226B2 (ja) * | 2001-12-28 | 2009-01-07 | 日本テキサス・インスツルメンツ株式会社 | デバイス識別方法、データ伝送方法、デバイス識別子付与装置、並びにデバイス |
JP3916953B2 (ja) * | 2001-12-28 | 2007-05-23 | 日本テキサス・インスツルメンツ株式会社 | 可変時分割多重伝送システム |
KR100440969B1 (ko) * | 2002-05-23 | 2004-07-21 | 삼성전자주식회사 | 네트워킹 방법 및 그 장치 |
TWI261788B (en) * | 2002-08-09 | 2006-09-11 | Carry Computer Eng Co Ltd | Small-form-factor memory card interface (II) having multi-functional communication interface, formatter and format converter |
DE10261174B3 (de) * | 2002-12-20 | 2004-06-17 | Daimlerchrysler Ag | Automatische Adressierung auf Bussystemen |
CN1308855C (zh) * | 2004-03-18 | 2007-04-04 | 联想(北京)有限公司 | 在嵌入式系统中分配硬件地址的装置和方法 |
JP2005277978A (ja) * | 2004-03-26 | 2005-10-06 | Matsushita Electric Ind Co Ltd | 識別番号自動設定方法及び識別番号自動設定装置 |
US7492763B1 (en) * | 2004-07-16 | 2009-02-17 | Applied Micro Circuits Corporation | User-specified key creation from attributes independent of encapsulation type |
US20070076502A1 (en) * | 2005-09-30 | 2007-04-05 | Pyeon Hong B | Daisy chain cascading devices |
US8364861B2 (en) * | 2006-03-28 | 2013-01-29 | Mosaid Technologies Incorporated | Asynchronous ID generation |
KR100843707B1 (ko) * | 2006-05-11 | 2008-07-04 | 삼성전자주식회사 | 데이터 입/출력포트를 갖는 반도체 메모리 장치, 이를이용한 메모리 모듈 및 메모리 시스템 |
KR101392609B1 (ko) * | 2006-05-23 | 2014-05-08 | 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드 | 직렬로 상호접속된 장치에 대해 장치 식별자를 확립하는 기기 및 방법 |
US8700818B2 (en) * | 2006-09-29 | 2014-04-15 | Mosaid Technologies Incorporated | Packet based ID generation for serially interconnected devices |
US7925854B2 (en) * | 2006-12-06 | 2011-04-12 | Mosaid Technologies Incorporated | System and method of operating memory devices of mixed type |
US8984249B2 (en) * | 2006-12-20 | 2015-03-17 | Novachips Canada Inc. | ID generation apparatus and method for serially interconnected devices |
US8010710B2 (en) * | 2007-02-13 | 2011-08-30 | Mosaid Technologies Incorporated | Apparatus and method for identifying device type of serially interconnected devices |
JP2009026296A (ja) | 2007-06-21 | 2009-02-05 | Toshiba Corp | 電子デバイス、メモリデバイス、ホスト装置 |
WO2009027802A1 (en) * | 2007-08-28 | 2009-03-05 | Nokia Corporation | Method for bus testing and addressing in mass memory components |
JP4692599B2 (ja) | 2008-09-19 | 2011-06-01 | 日本テキサス・インスツルメンツ株式会社 | 可変時分割多重伝送システム |
US20100169535A1 (en) * | 2008-12-30 | 2010-07-01 | Celio Technology Corporation | Data stream management |
US8392614B2 (en) * | 2009-07-27 | 2013-03-05 | Sandisk Il Ltd. | Device identifier selection |
JP5150591B2 (ja) * | 2009-09-24 | 2013-02-20 | 株式会社東芝 | 半導体装置及びホスト機器 |
-
2009
- 2009-09-25 JP JP2009221468A patent/JP5150591B2/ja active Active
-
2010
- 2010-09-24 EP EP10818840.0A patent/EP2482195B1/en active Active
- 2010-09-24 CN CN201611121220.5A patent/CN107092572B/zh active Active
- 2010-09-24 TW TW99132498A patent/TWI474168B/zh active
- 2010-09-24 KR KR1020127006000A patent/KR101343646B1/ko active IP Right Grant
- 2010-09-24 TW TW104100358A patent/TWI542996B/zh active
- 2010-09-24 WO PCT/JP2010/066513 patent/WO2011037168A1/ja active Application Filing
- 2010-09-24 CN CN2010800397266A patent/CN102483723A/zh active Pending
-
2012
- 2012-03-20 US US13/424,482 patent/US9146866B2/en not_active Ceased
-
2017
- 2017-03-22 US US15/466,117 patent/USRE47290E1/en active Active
-
2018
- 2018-12-28 US US16/234,925 patent/USRE48514E1/en active Active
-
2021
- 2021-03-12 US US17/199,945 patent/USRE49424E1/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8816357B2 (en) | 2005-02-28 | 2014-08-26 | Seiko I Infotech Inc. | Optical printer head and image forming apparatus |
Also Published As
Publication number | Publication date |
---|---|
US9146866B2 (en) | 2015-09-29 |
TWI542996B (zh) | 2016-07-21 |
CN107092572A (zh) | 2017-08-25 |
CN102483723A (zh) | 2012-05-30 |
TW201124841A (en) | 2011-07-16 |
US20120177050A1 (en) | 2012-07-12 |
JP2011090349A (ja) | 2011-05-06 |
USRE47290E1 (en) | 2019-03-12 |
KR20120054051A (ko) | 2012-05-29 |
USRE48514E1 (en) | 2021-04-13 |
WO2011037168A1 (ja) | 2011-03-31 |
TWI474168B (zh) | 2015-02-21 |
EP2482195B1 (en) | 2017-10-25 |
EP2482195A1 (en) | 2012-08-01 |
CN107092572B (zh) | 2020-12-29 |
EP2482195A4 (en) | 2014-04-23 |
KR101343646B1 (ko) | 2013-12-20 |
TW201514698A (zh) | 2015-04-16 |
USRE49424E1 (en) | 2023-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5150591B2 (ja) | 半導体装置及びホスト機器 | |
TWI582572B (zh) | 半導體系統、半導體裝置及電子裝置初始化方法 | |
US8819377B2 (en) | System and method of operating memory devices of mixed type | |
JP5695724B2 (ja) | 混合されたタイプのメモリデバイスを動作させるシステムおよび方法 | |
CN104158709B (zh) | 一种光模块识别的方法及端口扩展设备 | |
JP2001084172A (ja) | 半導体記憶装置 | |
US20090175100A1 (en) | Method and apparatus for storage device with a logic unit and method for manufacturing same | |
JP2002007319A (ja) | データ転送方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121203 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5150591 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |