JP2011090349A5 - - Google Patents

Download PDF

Info

Publication number
JP2011090349A5
JP2011090349A5 JP2009221468A JP2009221468A JP2011090349A5 JP 2011090349 A5 JP2011090349 A5 JP 2011090349A5 JP 2009221468 A JP2009221468 A JP 2009221468A JP 2009221468 A JP2009221468 A JP 2009221468A JP 2011090349 A5 JP2011090349 A5 JP 2011090349A5
Authority
JP
Japan
Prior art keywords
packet
host
initial value
device number
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009221468A
Other languages
English (en)
Other versions
JP5150591B2 (ja
JP2011090349A (ja
Filing date
Publication date
Priority claimed from JP2009221468A external-priority patent/JP5150591B2/ja
Priority to JP2009221468A priority Critical patent/JP5150591B2/ja
Application filed filed Critical
Priority to TW99132498A priority patent/TWI474168B/zh
Priority to PCT/JP2010/066513 priority patent/WO2011037168A1/ja
Priority to CN201611121220.5A priority patent/CN107092572B/zh
Priority to EP10818840.0A priority patent/EP2482195B1/en
Priority to CN2010800397266A priority patent/CN102483723A/zh
Priority to KR1020127006000A priority patent/KR101343646B1/ko
Priority to TW104100358A priority patent/TWI542996B/zh
Publication of JP2011090349A publication Critical patent/JP2011090349A/ja
Publication of JP2011090349A5 publication Critical patent/JP2011090349A5/ja
Priority to US13/424,482 priority patent/US9146866B2/en
Publication of JP5150591B2 publication Critical patent/JP5150591B2/ja
Application granted granted Critical
Priority to US15/466,117 priority patent/USRE47290E1/en
Priority to US16/234,925 priority patent/USRE48514E1/en
Priority to US17/199,945 priority patent/USRE49424E1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

態様に係る半導体装置は、受信したパケットのコマンドを解析して前記パケットによって指定される処理を決定するデコーダと、前記パケット内の情報に応じて固有のデバイス番号を生成する生成回路と、生成された前記固有のデバイス番号を保持するレジスタと、前記パケット内の情報を更新して出力する更新回路を具備するデバイスを備え、ホストから発行された前記パケットがひとつ、または複数の前記デバイスを経由してホストに戻るブロードキャストパケットにおいて、前記パケットが固有デバイス番号を決定するコマンドパケットである場合、前記コマンドパケットは、前記デバイス番号の初期値と最終値とを示すパラメータを含み、前記デバイスは、前記固有デバイス番号を決定する前記コマンドパケットを前記ホストから最初に受け取ったと判断した場合、受信した前記コマンドパケットの前記初期値に応じてデバイス番号を決定して、前記決定したデバイス番号を前記レジスタに設定し、前記コマンドパケット内の前記初期値及び最終値を前記決定したデバイス番号に更新して、該コマンドパケットを次のデバイスまたは前記ホストへ送信し、前記固有デバイス番号を決定する前記コマンドパケットを前記ホストから最初に受け取らなかったと判断した場合、受信した前記コマンドパケット内の前記初期値及び/または前記最終値を元に、既にデバイス番号が決定された他のデバイスと異なるデバイス番号を算出して、これを前記レジスタに設定し、前記コマンドパケット内の前記初期値を更新することなく、前記最終値を、前記算出した前記デバイス番号に更新して、該コマンドパケットを次のデバイスまたは前記ホストへ送信する

Claims (6)

  1. 受信したパケットのコマンドを解析して前記パケットによって指定される処理を決定するデコーダと、前記パケット内の情報に応じて固有のデバイス番号を生成する生成回路と、生成された前記固有のデバイス番号を保持するレジスタと、前記パケット内の情報を更新して出力する更新回路を具備するデバイスを備え、
    ホストから発行された前記パケットがひとつ、または複数の前記デバイスを経由してホストに戻るブロードキャストパケットにおいて、前記パケットが固有デバイス番号を決定するコマンドパケットである場合、前記コマンドパケットは、前記デバイス番号の初期値と最終値とを示すパラメータを含み、
    前記デバイスは、
    前記固有デバイス番号を決定する前記コマンドパケットを前記ホストから最初に受け取ったと判断した場合、受信した前記コマンドパケットの前記初期値に応じてデバイス番号を決定して、前記決定したデバイス番号を前記レジスタに設定し、前記コマンドパケット内の前記初期値及び最終値を前記決定したデバイス番号に更新して、該コマンドパケットを次のデバイスまたは前記ホストへ送信し、
    前記固有デバイス番号を決定する前記コマンドパケットを前記ホストから最初に受け取らなかったと判断した場合、受信した前記コマンドパケット内の前記初期値及び/または前記最終値を元に、既にデバイス番号が決定された他のデバイスと異なるデバイス番号を算出して、これを前記レジスタに設定し、前記コマンドパケット内の前記初期値を更新することなく、前記最終値を、前記算出した前記デバイス番号に更新して、該コマンドパケットを次のデバイスまたは前記ホストへ送信する
    ことを特徴とする半導体装置。
  2. 前記デバイスは、前記初期値が予め定められた所定の値である場合に、自らが前記パケットを前記ホストから最初に受け取ったデバイスである判断し、前記デバイス番号を任意に決定する、または前記初期値に応じて前記デバイス番号を決定する
    ことを特徴とする請求項1記載の半導体装置。
  3. 受信したパケットのコマンドを解析して前記パケットによって指定される処理を決定するデコーダと、前記パケット内の情報に応じて固有のデバイス番号を生成する生成回路と、生成された前記固有のデバイス番号を保持するレジスタと、前記パケット内の情報を更新して出力する更新回路を具備するデバイスを備え、
    ホストから発行された前記パケットがひとつ、または複数の前記デバイスを経由してホストに戻るブロードキャストパケットにおいて、前記パケットが固有デバイス番号を決定するコマンドパケットである場合、前記コマンドパケットは、前記デバイス番号の初期値とデバイス数を示すパラメータを含み、
    前記デバイスは、
    前記固有デバイス番号を決定する前記コマンドパケットを前記ホストから最初に受け取ったと判断した場合、受信した前記コマンドパケットの前記初期値に応じてデバイス番号を決定して、前記決定したデバイス番号を前記レジスタに設定し、前記コマンドパケット内の前記初期値を前記決定した前記デバイス番号に更新すると共に、前記デバイス数を、に更新して、該コマンドパケットを次のデバイスまたは前記ホストへ送信し
    前記固有デバイス番号を決定する前記コマンドパケットを前記ホストから最初に受け取らなかったと判断した場合受信した前記コマンドパケット内の前記初期値と前記デバイス数を元に、事前に定められた演算を行って、既にデバイス番号が決定された他のデバイスと異なるデバイス番号を算出して、これを前記レジスタに設定し、前記コマンドパケット内の前記初期値を更新することなく、前記デバイス数を、インクリメントした値に更新して、該コマンドパケットを次のデバイスまたは前記ホストへ送信する
    ことを特徴とする半導体装置。
  4. 前記コマンドパケットを前記ホストから最初に受け取らなかった前記デバイスのデバイス番号は、受信した前記コマンドパケット内の前記初期値と前記デバイス数とを加算した値である
    ことを特徴とする請求項記載の半導体装置。
  5. 複数のデバイスが接続され得るホスト機器であって、前記ホスト機器は、
    デバイス番号の初期値及び最終値を所定の値に設定した第1パケットを第1デバイスに発行すると共に、該第1パケットに対する応答を前記第1デバイスから受信することなく、最終デバイスから、前記初期値及び前記最終値の修正された最終パケットを受信し、
    前記最終パケット内の修正された前記初期値及び前記最終値から、接続されている前記デバイスの数及び前記デバイスに割り付けられたデバイス番号を認識する
    ことを特徴とするホスト機器。
  6. 複数のデバイスが接続され得るホスト機器であって、前記ホスト機器は、
    デバイス番号の初期値及びデバイス数を所定の値に設定した第1パケットを第1デバイスに発行すると共に、該第1パケットに対する応答を前記第1デバイスから受信することなく、最終デバイスから、前記初期値及び前記デバイス数の修正された最終パケットを受信し、
    前記ホスト機器は、前記最終パケット内の修正された前記初期値を前記第1デバイスの前記デバイスIDとして認識し、
    前記最終パケット内の修正された前記初期値と前記デバイス数とに基づいて、前記複数デバイスの前記デバイス番号を算出する
    ことを特徴とするホスト機器。
JP2009221468A 2009-09-24 2009-09-25 半導体装置及びホスト機器 Active JP5150591B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2009221468A JP5150591B2 (ja) 2009-09-24 2009-09-25 半導体装置及びホスト機器
TW99132498A TWI474168B (zh) 2009-09-24 2010-09-24 Semiconductor device and host
PCT/JP2010/066513 WO2011037168A1 (ja) 2009-09-24 2010-09-24 半導体装置及びホスト機器
CN201611121220.5A CN107092572B (zh) 2009-09-24 2010-09-24 半导体装置及主机设备
EP10818840.0A EP2482195B1 (en) 2009-09-24 2010-09-24 Semiconductor device and host apparatus
CN2010800397266A CN102483723A (zh) 2009-09-24 2010-09-24 半导体装置及主机设备
KR1020127006000A KR101343646B1 (ko) 2009-09-24 2010-09-24 반도체 장치 및 호스트 기기
TW104100358A TWI542996B (zh) 2009-09-24 2010-09-24 Semiconductor devices and host machines
US13/424,482 US9146866B2 (en) 2009-09-24 2012-03-20 Semiconductor device
US15/466,117 USRE47290E1 (en) 2009-09-24 2017-03-22 Semiconductor device
US16/234,925 USRE48514E1 (en) 2009-09-24 2018-12-28 Semiconductor device
US17/199,945 USRE49424E1 (en) 2009-09-24 2021-03-12 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009219691 2009-09-24
JP2009219691 2009-09-24
JP2009221468A JP5150591B2 (ja) 2009-09-24 2009-09-25 半導体装置及びホスト機器

Publications (3)

Publication Number Publication Date
JP2011090349A JP2011090349A (ja) 2011-05-06
JP2011090349A5 true JP2011090349A5 (ja) 2012-03-15
JP5150591B2 JP5150591B2 (ja) 2013-02-20

Family

ID=43795913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009221468A Active JP5150591B2 (ja) 2009-09-24 2009-09-25 半導体装置及びホスト機器

Country Status (7)

Country Link
US (4) US9146866B2 (ja)
EP (1) EP2482195B1 (ja)
JP (1) JP5150591B2 (ja)
KR (1) KR101343646B1 (ja)
CN (2) CN102483723A (ja)
TW (2) TWI474168B (ja)
WO (1) WO2011037168A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4546285B2 (ja) 2005-02-28 2010-09-15 株式会社セイコーアイ・インフォテック 光プリンタヘッドおよび画像形成装置
JP5150591B2 (ja) * 2009-09-24 2013-02-20 株式会社東芝 半導体装置及びホスト機器
KR101476112B1 (ko) 2009-12-17 2014-12-23 가부시끼가이샤 도시바 호스트 컨트롤러 및 반도체 디바이스
KR101996822B1 (ko) 2013-03-15 2019-07-08 삼성전자 주식회사 링 토폴로지 저장 네트워크의 멀티캐스트 명령 패킷 처리 방법 및 시스템
JP6087742B2 (ja) * 2013-06-14 2017-03-01 キヤノン株式会社 半導体装置、および、チップ識別子の設定方法
JP6067541B2 (ja) * 2013-11-08 2017-01-25 株式会社東芝 メモリシステムおよびメモリシステムのアセンブリ方法
JP6439343B2 (ja) * 2014-09-22 2018-12-19 株式会社バッファロー 通信装置、情報処理装置、通信システム、通信装置におけるアクセス方法及びプログラム
US9552327B2 (en) * 2015-01-29 2017-01-24 Knuedge Incorporated Memory controller for a network on a chip device
US10061531B2 (en) 2015-01-29 2018-08-28 Knuedge Incorporated Uniform system wide addressing for a computing system
US20170116154A1 (en) * 2015-10-23 2017-04-27 The Intellisis Corporation Register communication in a network-on-a-chip architecture
US20170141878A1 (en) * 2015-11-16 2017-05-18 Western Digital Technologies, Inc. Systems and methods for sending data from non-volatile solid state devices before error correction
US9959066B2 (en) * 2016-02-12 2018-05-01 Knuedge Incorporated Memory-attached computing resource in network on a chip architecture to perform calculations on data stored on memory external to the chip
US10027583B2 (en) 2016-03-22 2018-07-17 Knuedge Incorporated Chained packet sequences in a network on a chip architecture
US10346049B2 (en) 2016-04-29 2019-07-09 Friday Harbor Llc Distributed contiguous reads in a network on a chip architecture
JP6927766B2 (ja) * 2017-06-29 2021-09-01 矢崎総業株式会社 情報設定装置
TWI709858B (zh) 2017-12-28 2020-11-11 慧榮科技股份有限公司 快閃記憶體控制器、安全數位卡、使用於快閃記憶體控制器的方法以及存取安全數位卡的主機
US10866746B2 (en) 2017-12-28 2020-12-15 Silicon Motion Inc. Memory addressing methods and associated controller, memory device and host
JP7423367B2 (ja) 2020-03-23 2024-01-29 キオクシア株式会社 通信システム、デバイス、及び通信方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5526492B2 (ja) * 1974-12-23 1980-07-14
JPS5830254A (ja) * 1981-08-17 1983-02-22 Fujitsu Ltd ノ−ドアドレス設定方式
JPH0258944A (ja) * 1988-08-24 1990-02-28 Fujitsu Ltd 装置番号割り付け方法
JPH03251945A (ja) * 1990-03-01 1991-11-11 Fujitsu Ltd インタフェースレジスタアドレス自動設定方式
US5404460A (en) * 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
JP3209634B2 (ja) * 1994-03-28 2001-09-17 株式会社日立製作所 計算機システム
JP3359496B2 (ja) * 1996-06-14 2002-12-24 沖電気工業株式会社 伝送装置識別番号付与方法、伝送装置及び伝送システム管理装置
SG101460A1 (en) * 1997-02-14 2004-01-30 Canon Kk Data communication apparatus and method
JPH11177495A (ja) * 1997-12-15 1999-07-02 Fujitsu Ltd 監視制御方式
US6230274B1 (en) * 1998-11-03 2001-05-08 Intel Corporation Method and apparatus for restoring a memory device channel when exiting a low power state
US7788553B2 (en) * 2000-01-06 2010-08-31 Super Talent Electronics, Inc. Mass production testing of USB flash cards with various flash memory cells
US6820148B1 (en) 2000-08-17 2004-11-16 Sandisk Corporation Multiple removable non-volatile memory cards serially communicating with a host
JP3916953B2 (ja) * 2001-12-28 2007-05-23 日本テキサス・インスツルメンツ株式会社 可変時分割多重伝送システム
JP4204226B2 (ja) * 2001-12-28 2009-01-07 日本テキサス・インスツルメンツ株式会社 デバイス識別方法、データ伝送方法、デバイス識別子付与装置、並びにデバイス
KR100440969B1 (ko) * 2002-05-23 2004-07-21 삼성전자주식회사 네트워킹 방법 및 그 장치
TWI261788B (en) * 2002-08-09 2006-09-11 Carry Computer Eng Co Ltd Small-form-factor memory card interface (II) having multi-functional communication interface, formatter and format converter
DE10261174B3 (de) * 2002-12-20 2004-06-17 Daimlerchrysler Ag Automatische Adressierung auf Bussystemen
CN1308855C (zh) * 2004-03-18 2007-04-04 联想(北京)有限公司 在嵌入式系统中分配硬件地址的装置和方法
JP2005277978A (ja) * 2004-03-26 2005-10-06 Matsushita Electric Ind Co Ltd 識別番号自動設定方法及び識別番号自動設定装置
US7492763B1 (en) * 2004-07-16 2009-02-17 Applied Micro Circuits Corporation User-specified key creation from attributes independent of encapsulation type
US20070076502A1 (en) * 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US8364861B2 (en) * 2006-03-28 2013-01-29 Mosaid Technologies Incorporated Asynchronous ID generation
KR100843707B1 (ko) * 2006-05-11 2008-07-04 삼성전자주식회사 데이터 입/출력포트를 갖는 반도체 메모리 장치, 이를이용한 메모리 모듈 및 메모리 시스템
CN101449251B (zh) * 2006-05-23 2011-05-11 莫塞德技术公司 用于为串行互连设备建立设备标识符的装置和方法
US8700818B2 (en) * 2006-09-29 2014-04-15 Mosaid Technologies Incorporated Packet based ID generation for serially interconnected devices
US7925854B2 (en) * 2006-12-06 2011-04-12 Mosaid Technologies Incorporated System and method of operating memory devices of mixed type
US8984249B2 (en) * 2006-12-20 2015-03-17 Novachips Canada Inc. ID generation apparatus and method for serially interconnected devices
US8010710B2 (en) * 2007-02-13 2011-08-30 Mosaid Technologies Incorporated Apparatus and method for identifying device type of serially interconnected devices
JP2009026296A (ja) 2007-06-21 2009-02-05 Toshiba Corp 電子デバイス、メモリデバイス、ホスト装置
WO2009027802A1 (en) * 2007-08-28 2009-03-05 Nokia Corporation Method for bus testing and addressing in mass memory components
JP4692599B2 (ja) 2008-09-19 2011-06-01 日本テキサス・インスツルメンツ株式会社 可変時分割多重伝送システム
US20100169535A1 (en) * 2008-12-30 2010-07-01 Celio Technology Corporation Data stream management
US8392614B2 (en) * 2009-07-27 2013-03-05 Sandisk Il Ltd. Device identifier selection
JP5150591B2 (ja) * 2009-09-24 2013-02-20 株式会社東芝 半導体装置及びホスト機器

Similar Documents

Publication Publication Date Title
JP2011090349A5 (ja)
JP2013102553A5 (ja)
JP2013506367A5 (ja)
JP2016521068A5 (ja)
WO2007120891A3 (en) Method for forming bit line contacts and bit lines during the formation of a flash memory device, and devices including the bit lines awd bit line contacts
JP2009239891A5 (ja)
JP2016502355A5 (ja)
WO2011047260A3 (en) Triggering actions based on changes in a network connection
WO2006082540A3 (en) Method, apparatus, device, system, program, for calibrating
WO2007031908A3 (en) Improved device, system and method for determining authenticity of an item
PH12016500736A1 (en) Method for monitoring a transmission link
WO2012067942A3 (en) Discovery of electronic devices in a combined network
JP2007279144A5 (ja)
JP2012507970A5 (ja)
WO2008112207A3 (en) Software programmable timing architecture
JP2012026825A5 (ja)
JP2014048503A5 (ja)
JP2011059852A5 (ja)
JP2010278910A5 (ja)
JP2015163786A5 (ja)
JP2011128989A5 (ja)
JP2016504856A5 (ja)
JP2012151870A5 (ja)
JP2013090053A5 (ja)
JP2014165788A5 (ja)