CN101449251B - 用于为串行互连设备建立设备标识符的装置和方法 - Google Patents
用于为串行互连设备建立设备标识符的装置和方法 Download PDFInfo
- Publication number
- CN101449251B CN101449251B CN2007800187815A CN200780018781A CN101449251B CN 101449251 B CN101449251 B CN 101449251B CN 2007800187815 A CN2007800187815 A CN 2007800187815A CN 200780018781 A CN200780018781 A CN 200780018781A CN 101449251 B CN101449251 B CN 101449251B
- Authority
- CN
- China
- Prior art keywords
- equipment
- device identifier
- serial
- data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
- G06F13/4256—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0052—Assignment of addresses or identifiers to the modules of a bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
- Small-Scale Networks (AREA)
Abstract
一种操作处于串行互连配置中的多个设备来为每个设备建立设备标识符(ID)的方法或装置。输入信号使用输入通过串行互连传输到第一设备,第一设备还使用该输入来输入其它信息(例如,数据、命令、控制信号)。发生电路响应该输入信号产生设备ID。转移电路随后将与设备ID相关的输出信号通过第一设备的串行输出传递到第二设备。第一设备还使用该串行输出将其它信息(例如,信号、数据)输出到串行互连配置中的另一个设备。
Description
技术领域
本发明总的涉及半导体设备系统。更特别地,本发明涉及用于与设备的串行互连配置所用的时钟信号同步地建立设备标识符的装置和方法。
背景技术
现今,基于计算机的系统已经应用在各种场合,并且已经嵌入许多日常使用的设备中,诸如手机、手持计算机、汽车、医疗设备、个人计算机等。总的来说,社会已经很大程度上依赖基于计算机的系统来处理日常任务,从诸如平衡收支的简单任务到诸如预报天气的相对复杂的任务。随着技术改进,越来越多的任务移植到基于计算机的系统。这又导致社会变得越来越依赖这些系统。
典型的基于计算机的系统包括系统板并且可选地包括一个或多个外围设备,诸如显示部件和盘部件。系统板通常包含一个或多个处理器、存储器子系统和诸如串行设备接口、网络设备控制器和硬盘控制器的其它电路。
特别系统板上所用的处理器的类型通常取决于系统所执行的任务的类型。例如,执行(诸如监测汽车发动机产生的排放物并且调节空气/燃料混合物以确保发动机完全地燃烧燃料的)有限的任务组的系统可以使用被定制用于执行这些任务的简单的专用处理器。另一方面,执行诸如管理许多用户并且运行许多不同的应用程序的许多不同的任务的系统可以使用实际上通用的一个或多个复杂的处理器,该复杂处理器被配置为执行高速计算和处理数据以最小化服务用户请求的响应时间。
存储器子系统为保持处理器所用信息(例如,指令、数据值)的存储装置。存储器子系统典型地包括控制器电路和一个或多个存储器设备。控制器电路通常被配置为使存储器设备与处理器接口,并且使得处理器能够将信息存储到存储器设备和从存储器设备取回信息。存储器设备保持实际的信息。
和处理器一样,存储器子系统中所用设备的类型通常取决于计算机系统执行的任务的类型。例如,计算机系统可以执行这样的任务:必须在没有盘驱动器辅助的情况下启动并且执行不经常改变的一组软件程序。这里,存储器子系统可以使用非易失性设备,诸如闪烁存储器设备,来存储软件程序。其它计算机系统可以执行需要大量高速数据存储来保持大部分的信息的非常复杂的任务。这里,存储器子系统可以使用高速高密度动态随机存取存储器(DRAM)设备来存储信息。
由于闪烁存储器设备非常适合用在需要非易失性的存储装置的各种嵌入式应用中,对于闪烁存储器设备的需求持续显著增长。例如,闪烁被广泛用于各种消费设备(诸如数字照相机、手机、USB闪烁驱动器和便携式音乐播放器)来存储这些设备所用的数据。在过去的数年中,对于闪烁存储器的市场需求导致在速度和密度方面的闪烁存储器技术的巨大的改进。这些改进已经导致预期基于闪烁存储器的设备有朝一日可以在继续使用盘驱动器用作大容量存储装置的应用中代替硬盘驱动器。
一些闪烁设备使用串行接口,诸如例如多个闪烁设备,这些闪烁设备被用于在设备中包含的存储器上执行操作,诸如读、写和擦除操作。使用被串行地馈送到设备的命令串在设备上典型地选择这些操作。命令串典型地包含表示要被选择的操作的命令,以及其它参数。例如,通过将包含写命令、要写的数据和要写的数据在存储器中的地址的信息串串行地馈送到设备可以选择写操作。
可以将命令串馈送到全部设备,即使命令仅在其中一个这样的设备上执行。为了选择将要在其上执行命令的设备,命令串可以包含识别命令所指向的闪烁设备的设备标识符(ID)。每个接收命令串的设备比较包含在命令串中的设备ID和与该设备相关的ID。如果二者匹配,设备认为命令被指向到该设备并且执行该命令。
上述布置的问题包括为每个设备建立设备ID。可以用于为设备建立设备ID的一个技术为将内部的独一无二的设备ID硬连线到设备中。然而,此方法的缺点为:如果生产大量的设备,设备ID的尺寸必须足够大,以便确保每个设备包含独一无二的设备ID。管理大尺寸的设备ID可以显著增加设备的复杂度,这又可能增加生产设备的成本。另外,收回与不再使用的设备相关的设备ID可能更进一步地增加该方案的复杂度。
将设备ID分配给设备的另一种方法包括为每个设备外部地硬连线设备ID。这里,可以通过将设备上的不同的引脚连线到一定状态用于为设备建立设备ID来指定设备ID。设备读取引脚所连线的状态并且从读取的状态建立其ID。然而,此方法的一个缺点为需要外部连线来为每个设备分配设备ID。这可能增加例如保持存储器设备的印刷电路板(PCB)的复杂度。此方法的另一个缺点为可能需要专用于分配设备ID的引脚。这可能消耗本来可以更好使用的珍贵资源。另外,用于分配设备ID的专用引脚比不用于分配设备ID的引脚可能需要设备的更大的占地面积。
用于解决前面提到的现有技术的限制所提出的其中一个解决方案是为设备自动地建立设备标识符(ID),例如,在串行互连的配置中,以不需要设备ID的特殊地内部或外部硬连线的方式。这样的技术在全文作为参考加入这里的2006年9月15日提出的相关的美国专利申请No.11/521,734中教导。简要地,该技术使得输入端口使能(IPE)信号的角色基于单芯片、多支路、或串行互连的设备配置而改变。串行输入(SI)和串行输出(SO)功能能够在相关的操作期间没有时序限制的情况下发送和接收全部数据类型。而且,不需要附加的引脚或引脚功能从主引脚定义的功能改变。此ID产生和分配技术取决于通过链路端口的数量确定的可以使用的引脚的数量。因此,例如,在多独立串行链路(MISL)中,对于单端口,所支持的设备的最大数量为8个。在双端口的情况中,设备的最大数量为64个(即,一个端口三个引脚)。
发明内容
本发明公开了一种用于为设备的串行互连配置建立设备标识符的装置和方法。例如,设备可以为存储器设备,诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)和闪烁存储器。这样的串行互连可以在多独立串行链路(MISL)中实现。
该技术的多个方面使得能够在不需要设备上的附加的硬引脚用于此目的的情况下将标识符分配给设备。使用功能的和时序的定义,通过包含诸如加法器的相关的组合逻辑的设备,自动地产生每个设备的标识符。
在第一个方面,本发明提供用于为被配置在具有多个设备的串行互连配置中的设备建立设备标识符(ID)的装置。该装置包括用于响应在设备的串行输入接收的输入信号而产生设备ID并且通过设备的串行输出与时钟同步地输出与所产生的设备ID相关的输出信号的ID产生器。
在一个示例中,在所述设备处接收的所述输入信号包括与设备的设备ID相关的值,并且与输出信号相关的所产生的设备ID包括与串行互连配置中的另一个设备的设备ID相关的值。
在另一个示例中,在设备处接收的输入信号包括与串行互连配置中之前的设备的设备ID相关的值,并且与输出信号相关的所产生的设备ID包括与串行互连配置的所述设备的设备ID相关的值。
在另一实施例中,ID产生器包括:用于制造N位ID并且基于N位ID和预先确定的数值产生所计算的值的ID计算器,N为1或大于1的整数;和根据所计算的值提供设备ID的ID提供器。
例如,ID计算器执行将1加到N位ID的计算,并且加的结果提供为N位ID。替代地,计算可以通过从N位ID减去1来执行,并且减的结果提供为N位ID。
该技术还提供用于为耦合到串行互连配置中的多个设备中的其中一个的设备产生设备标识符(ID)的装置。设备能够具有用于存储数据的至少一个单元、用于接收串行输入数据的串行输入连接和用于提供串行输出数据的串行输出连接。该装置包括用于寄存包含在串行输入数据中的串行N位ID数据并且用于将所寄存的N位ID数据提供为并行N位ID数据的输入寄存电路,N为1或大于1的整数;用于基于并行N位ID数据和给定的数值数据执行计算以提供N位计算数据的计算电路;和用于将N位计算数据寄存为并行N位所计算的数据并且用于将所寄存的并行N位所计算的数据提供为串行N位数据的并行-串行电路,串行N位数据被转送到包括在耦合到另一个设备的另一个发生装置中的输入寄存电路。
例如,该设备能够是包括计算电路的存储器设备,该计算电路具有用于将给定的数值数据加到并行N位ID数据或从并行N位ID数据减去给定的数值数据以产生新的ID的电路。
例如,加法电路或减法电路能够包括执行并行加法或减法的N位加法器或减法器。并行加或减后的数据被馈送到N位并行-串行寄存器,并行-串行寄存器又提供被传递到另一个存储器设备的串行ID数据。
该装置能够包括响应ID产生使能信号选择将要被转发到耦合到另一个存储器设备的另一个发生装置的串行N位数据的选择器。根据包括在串行输入数据中的命令,可以产生ID产生使能信号。选择器可以根据ID产生使能信号的状态选择从用于存储数据在存储器设备内并且将该数据转送到其它存储器设备的单元获取的数据。
在另一方面中,本发明提供被配置在多个设备的串行互连配置中的设备,该设备包括用于为设备建立设备ID的设备标识符(ID)建立器(establisher)。设备ID建立器包括ID发生器,用于响应在设备的串行输入接收的输入信号来产生设备ID并且通过设备的串行输出与时钟同步地输出与所产生的设备ID相关的输出信号。
在另一个方面,本发明提供多个设备的串行互连配置。每个这样的设备包括:分别用于接收输入信号和传递输出信号的串行输入和串行输出;用于接收时钟信号的时钟输入;和用于为设备建立设备ID的设备标识符(ID)建立器,设备ID建立器具有用于响应在设备的串行输入接收的输入信号产生设备ID并且通过设备的串行输出与时钟同步地输出与所产生的设备ID相关的输出信号的ID发生器。
在又一方面中,本发明提供用于为被配置在具有多个设备的串行互连配置中的设备建立设备标识符(ID)的方法。该方法包括:响应串行输入信号产生设备ID;并且通过设备的串行输出来输出与设备ID相关的信号。所述产生和传递与时钟同步。
通过结合附图阅读接下来对本发明的特定的实施例的描述,本发明的其它方面和特征对于本领域中的普通技术人员将显而易见。
附图说明
接下来将参考附图仅作为示例来描述本发明的实施例,其中:
图1A为包括被配置在串行互连配置中的多个单端口设备的设备配置的框图,其中,可以实现本发明的实施例;
图1B为示出图1A所示的设备的其中之一的框图;
图2A为示出了被配置在串行互连配置中的设备之间的通信的框图;
图2B为示出了图2A所示的被配置在串行互连配置中的设备之间的通信的时序图;
图3A和3B分别为使用用于单链路的ID发生逻辑的示例的设备的框图和用于存储器设备的信号的时序图;
图4A和4B分别为使用用于双链路的ID发生逻辑的示例的设备的框图和用于设备的信号的时序图;
图5A为根据本发明的实施例的能够用于为设备产生ID的逻辑的高级框图;
图5B为图5A中所示的逻辑的详细框图;
图5C为图5A和5B中所示的ID发生器的框图;
图6示出了用于设备号(DN)寄存器和命令寄存器的时钟产生的时序图;
图7为ID产生的时序图;
图8为正常操作模式中的等待时间的时序图;
图9A为通过输出端口使能信号控制的ID产生的时序图;
图9B示出了通过输出端口使能信号控制的ID位长度;
图10为ID输出使能信号、移位时钟信号和其它信号的时序图;
图11为ID发生和相关的信号的时序图;
图12A为示出了ID临时寄存器配置的框图;
图12B为用于ID临时寄存器的信号的时序图;
图13A为根据本发明的第二实施例的能够用于为设备产生ID的逻辑的高级框图;
图13B为图13A中所示的逻辑的详细框图;
图13C为图13A和13B中所示的ID发生器的框图;
图14示出了通过用于图13A中所示的实施例的输出端口使能信号控制的ID位长度;
图15A为根据本发明的第三实施例的能够用于为设备产生ID的逻辑的高级框图;
图15B为图15A中所示的逻辑的详细框图;
图15C为图15A和15B中所示的ID发生器的框图;
图16为用于图15A中所示的ID发生逻辑的信号的时序图;及
图17示出了通过用于图15A中所示的实施例的输出端口使能信号控制的ID位长度。
具体实施方式
一般地,本发明提供包括处于串行互连配置中的许多设备的系统。公开了用于为设备的串行互连配置建立设备标识符的装置和方法。这样的串行互连可以在多独立串行链路(MISL)中实现。
根据这里描述的技术的方法和装置可以适用于具有串行互连的多个设备的存储器系统。例如,设备可以为存储器设备,诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)和闪烁存储器。
在传统的存储器设备中,使用附加的引脚形成逻辑组合典型地实现ID分配,诸如(0000)、(0001)、......、(1111)。以此方法分配ID典型地意味着引脚分配应该是强制性的以覆盖连接。
应用于存储器设备的串行命令和数据使得能够使用更少的引脚来执行与设备相关的各种功能。对特别的存储器设备的ID分配可以使用与设备相关的串行输入使能和输出使能信号端口实现。这里,与设备的ID相关的数值可以被串行地传递并且增加1到每个设备内。不需要产生复杂的时序。进入时序和退出时序可以被用于设备的ID写操作。
一般地,本发明的方面提供用于为配置在具有多个设备的串行互连配置中的设备建立设备标识符(ID)的方法和设备控制器,该设备控制器包括:用于响应在第一设备的串行输入接收的输入信号来产生与第一设备相关的设备ID并且通过第一设备的串行输出与时钟信号同步地将与设备ID相关的输出信号传递到串行互连配置中的第二设备的ID发生器,如在下文中详细描述的。
接下来将参考附图描述本发明的实施例。在接下来的描述中,相同的参考符号用于信号和输入和输出连接。例如,参考符号CLK表示时钟信号和时钟输入连接;IPE表示输入端口使能信号和设备的输入端口使能输入连接;OPE表示输出使能信号和设备的输出端口使能连接;CS#表示片选信号和片选输入连接;IPEQ表示设备的输入端口使能输出连接和输入端口使能输出信号;并且OPEQ表示设备的输出端口使能输出连接和输出使能输出信号。
图1A示出了包括被配置为在具有用于不同的信号的输入和输出的串行互连配置中的多个单端口设备的示例性的设备配置。在此特别的示例中,设备配置包括四个设备0、1、2、和3(110-1,110-2,110-3,和110-4)。互连设备110-1-110-4中的每个具有相同的结构。存储器控制器(没有示出)提供一组信号,包括片选CS#、串行输入(SI)、输入端口使能(IPE)、输出端口使能(OPE)-、时钟CLK、和提供给设备的其它控制和数据信息(没有示出)。存储器系统可以包括设备的这样的串行互连配置和用于控制串行互连设备的操作的存储器控制器。
图1B示出了表示图1A中所示的设备110-1-110-4的任何一个的一个设备110-i。设备110-i包括设备控制器130和存储器120,存储器120包括诸如例如随机存取存储器或闪烁存储器。例如,随机存取存储器能够为动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、磁阻随机存取存储器(MRAM),并且闪烁存储器能够为NAND型、NOR型、AND型和其它类型的闪烁存储器。设备控制器130具有设备标识符(ID)发生器140。设备110-i具有串行输入端口(SIP)连接、串行输出端口(SOP)连接、片选输入(CS#)和时钟输入(CLK)。SIP用于将信息(例如,命令、地址和数据信息)传递到设备110-i内。SOP用于传递来自设备110-i的信息。CLK输入接收时钟信号。CS#输入接收片选信号CS#,片选信号CS#同时在全部设备处使能操作。设备控制器130响应输入信号(例如,SI、IPE、OPE、CLK)执行存取存储器120的各种控制和处理功能,并且将串行输出数据提供给下一个设备110-(i+1)。
参考图1A和1B,SIP和SOP连接在处于串行互连配置中的设备之间,使得串行互连中的之前的设备110-(i-1)的SOP耦合到串行互连中的设备110-i的SIP。例如,设备1、110-1的SOP耦合到设备2、110-2的SIP。来自存储器控制器(没有示出)的时钟信号CLK馈送到四个设备110-1-110-4中的每个的CLK输入。时钟信号CLK经由公共的链路分发到全部设备。如将在下文中更进一步地描述的,时钟信号CLK用于尤其在包含在设备110-i中的不同的寄存器处锁存输入到设备110-i的信息。CS#输入为用于选择设备的传统的片选输入。CS#输入耦合到公共的链路,使得片选信号CS#能够同时给到全部设备110-1-110-4,并且从而选择全部设备。
另外,设备110-i具有输入端口使能(IPE)输入、输出端口使能(OPE)输入、输入端口使能输出(IPEQ)和输出端口使能输出(OPEQ)。IPE用于将输入端口使能信号IPEi输入到设备110-i。设备使用信号IPEi来使能SIP,使得当给出IPE时,信息经由SIP被串行输入设备110-i。相似地,OPE用于将输出端口使能信号OPEi输入到设备110-i。设备使用OPEi信号使能SOP,使得当给出OPE时,信息经由SOP被串行地从设备110-i输出。IPEQ和OPEQ分别为从设备110-i输出IPEQi和OPEQi信号的输出。CS#和CLK输入耦合到分别将片选信号CS#和时钟信号CLK分发到四个设备110-1-110-4的独立的链路,如上文中所述。
SIP和SOP从串行互连配置中的之前的设备110-(i-1)耦合到下一个设备110-(i+1),如上文中所述。另外,之前的设备110-(i-1)的IPEQ和OPEQ输出分别耦合到串行互连配置中的当前的设备110-i的IPE和OPE输入。此布置允许将IPE和OPE信号从串行互连配置中的一个设备传递到下一个(例如,设备0、110-1,到设备1、110-2)。
传递到设备110-1-110-4的信息能够在馈送到CLK输入的时钟信号CLK的不同时间被锁存。例如,在单数据速率(SDR)实现中,在SIP处输入设备110-i的信息能够在时钟信号CLK的上升或下降沿被锁存。替代地,在双数据速率(DDR)实现中,时钟信号CLK的上升和下降沿都能够用于锁存在SIP处输入的信息。
图1A中所示的设备110-1-110-4的配置包括串行互连(例如,输入SI和输出SO)和传统的多支路连接(例如,CLK和CS#)。从而,该配置可以称作串行互连和多支路配置的混合,其中,可以实现每个的优点。
ID发生器140产生ID用于为串行互连配置中的设备建立设备ID。
图2A和2B示出了配置在串行互连中的三个设备210-1-210-3,伴随的时序图示出了在设备之间传递的信号。首先给出片选信号CS#(没有示出)以选择设备。通过给出IPE并且在时钟信号CLK的相继的上升沿上将数据在时钟控制下传输到设备210-1内,将信息传输到串行互连中的第一设备210-1。输入端口使能信号IPE在小于一个周期内通过第一设备210-1传播到第二设备210-2,如通过信号IPE_O示出的。传播使得能够在将信息在时钟控制下传输到第一设备210-1内之后一个周期时,将信息从第一设备210-1的SOP在时钟控制下传输到第二设备210-2的SIP输入。对于串行互连中的相继的设备重复此过程。例如,在来自第一设备210-1处的数据的锁存点的时钟信号CLK的第三上升沿将信息输入到串行互连中的第三设备210-3。控制信号IPE_O、IPE_1、IPE_2与信号CLK的上升沿同步,以便确保在串行互连配置中的下一个设备处这些信号的正确的建立时间。
图3A和4A分别示出了为处于用于单链路和双链路的串行互连配置中的存储器设备产生设备标识符(ID)的示例性的操作。图3A示出了以单链路布置连接的设备310-1—、310-m和310-n,并且图3B示出了用于图3A所示的设备的信号时序。相似地,图4A示出了以双链路布置连接的设备410-1—、410-m和410-n,并且图4B示出了用于图4A所示的设备的信号时序。这里,n为大于1的整数并且m为(n-1)。在图3A和4A所示的特别的示例中,设备中的每个包括具有与图1B所示的相似的ID发生器的设备控制器。
此示例性的操作使用串行互连的两个输入,即SIP和SOP输入,产生设备ID,并且能够适合与串行互连中的其它端口一起使用,其中,第一输入接收串行输入并且第二端口接收控制信号。如果串行连接(例如,菊花链)系统具有时钟,ID产生技术不限于MISL应用并且能够适用于具有多个存在的输入引脚的任何串行连接配置(例如,菊花级联连接)。
在此实施例中,IPE具有捕获基于1字节单元的串行输入流的功能,使得选择OPE以在片选信号CS#再次为低之后锁存串行ID输入流。通过“写ID进入”命令,OPE捕获输入流,输入流包括与ID位的总数量相同的周期。通过内部ID寄存器的尺寸建立ID位。例如,如果设备具有12位ID寄存器,OPE将在12周期期间保持“高”状态。12位设备ID允许串行互连中的最大4096个地址。从而,本实施例可以容纳处于串行互连配置中的大量设备,数量不受在每个设备处的引脚的数量限制。此外,每个设备不需要内部硬连线的设备ID的附加的复杂度。
在图3B和4B中,标以“IDGMS”的ID产生模式设定时期为等于对应ID位长度+8个周期(命令位长度)+串行互连设备的假定的数量的预先限定的时钟周期的时间间隔。
对于在OPE输入和OPEQ输出或op1和op2之间的信号传递,将发生大于两个周期的不重叠的时间区段,以避免通过ID增加和到相邻的下一个设备的数据传递导致的操作争用。在每个设备310-1-310-n处给出OPE之后,锁存的ID输入数据被存储在设备的ID寄存器(例如,在图5A中以“516”引用)中,并且在给出OPEQ输出之前执行对此输入的增加操作。OPE信号的功能为确定到每个存储器设备内的ID位的数量,ID位的数量从1位到ID寄存器的限定的位的最大数量。在ID位的数量和ID寄存器的限定的位的数量相等(“固定的ID位”)时,ID位的顺序不相关。然而,在所有其它情况中,对应设备ID的信号应该被顺序地传递到下一个设备,以最低有效位(LSB)开始并且以最高有效位(MSB)结束,这样做的原因将在下文中描述。
图5A和5B示出了与配置在串行互连中的设备110-i内部的设备控制器500的ID产生相关的示例性的逻辑。时钟发生器501接收馈送到设备的CLK输入的时钟信号并且提供包括“Clk_cmd”和“Clk_dn”的内部时钟信号。命令时钟“clk_cmd”给出等于命令串行位的位长度的次数。如图6所示,例如,如果存储器系统具有1字节单元的命令,clk_cmd需要8个时钟周期来锁存串行命令位并且随后保持锁存的数据直到接收到下一个命令。设备号(DN)时钟“clk_dn”时钟控制ID输入,ID输入存储在输入DN寄存器504和ID临时寄存器518内。接收和存储在SIP输入接收的信号的顺序对应预先限定的顺序。例如,设备可以配置为首先接收对应设备ID的信号,接下来接收命令位。由于此顺序,产生许多周期的clk_dn并且随后通过时钟发生器501发布clk_cmd。
为了解码命令位,串行输入命令流响应命令时钟‘clk_cmd’被移位到命令寄存器502内,并且命令寄存器502又将寄存的M位命令数据并行地发送到命令解释器503。命令解释器503为命令解码器并且输送初始附加的控制的内部命令信号。示出了两个这样的命令信号(cmd_wr_id_entry,cmd_wr_id_exit),并且这两个命令信号用作开始和停止ID产生模式。
在ID写发生器发布命令‘写ID进入’之前,存储器控制器(没有示出)发送重置信号以重置串行互连配置的设备的输入。重置输入公共地连接。串行互连配置中的全部设备通过重置信号重置。在重置时,默认地使能全部设备以接收“写ID进入”命令,并且全部设备的默认ID为“0”。因此,能够同时选择串行互连中的全部设备,并且命令“写ID进入”通过命令ID号为“0”来指令全部设备。
输入DN寄存器504存储来自之前的设备的输入ID数据。在正常操作(而不是ID产生模式)期间,输入DN寄存器504临时地存储将要与N位ID寄存器516(例如,10位寄存器)内的设备ID号比较的来自SIP的输入ID流的内容。在设备ID产生期间,输入DN寄存器504不接收串行输入数据。替代地,ID临时寄存器518捕获串行数据并且将其发送到ID产生器或建立器,例示为ID产生使能块506。位数量N为等于ID号内的位的数量的整数,并且能够等于适用于识别串行互连中的全部设备的任何数量。
ID比较器505在正常设备操作期间发挥作用,以识别寻址到设备的数据和命令信号。比较器505比较在输入DN寄存器504处的每个输入数据的ID号与存储在N位ID寄存器516内的设备ID,并且提供“ID_match”信号。如果ID号相同或匹配,ID_match信号将等于“1”。否则,其将等于“0”。从而,串行互连中的每个设备通过匹配输入的ID号与存储在每个设备处的设备ID来确定信号是否寻址到其。
图5C示出了图5A和5B的设备控制器500的ID发生器600。响应来自ID产生控制器507的‘id_gen_en’(ID产生使能)信号,ID产生使能块506将ID临时寄存器518的N位输入传递到计算器,例示为N位加法器508(例如,10位加法器),和N位ID寄存器516。图7示出了用于ID产生使能信号的示例性的信号时序。此同时的传递防止N位加法器508和N位ID寄存器516的不必要的信号转换。设备ID根据设备ID的顺序和字长度存储在ID寄存器516内。例如,如果N位ID寄存器516的长度为10位并且OPE信号具有5个周期的高状态,那么N位ID寄存器516存储5位设备ID并且将对应于5位设备ID的信号传递到下一个设备。忽略ID寄存器516的剩余的位并且从而维持在“0”或“不关心”的值。
在ID产生过程期间,在上面描述的示例中,在被传递到N位加法器508和N位ID寄存器516之前,N位串行输入首先被存储在ID临时寄存器518内。同时从临时寄存器传递克服了串行到并行(STP)寄存器的限制。例如,考虑到ID位的数量(例如,5位)小于ID寄存器和加法器的位的数量(例如,10位)的情况。在ID产生和分配过程期间,将5位(位0(LSB)到位4(MSB))装载到STP寄存器的前5位并且随后并行提供到10位加法器。如本领域中的普通技术人员容易明白的,LSB将定位在寄存器的位4,这不对应加法器的LSB。即使位的顺序从MSB(位0)到LSB(位4)倒转,STP寄存器中的MSB的位置将不对应10位加法器的MSB的位置。因此,不管将哪一位分配为第一位,传统的STP寄存器将导致产生错误的设备ID。通过确保将对应设备ID的位顺序地传递到下一个设备,以LSB开始并且以MSB结束,并且以在ID临时寄存器内接收的顺序(LSB到ID临时寄存器518的位0)存储它们,克服STP寄存器的此限制,如将在下文中参考图12A和12B详细地讨论的。
ID产生控制器507接收输入信号CS#(CS_en)、cmd_wr_id_entry、和cmd_wr_id_exit,并且传输开始ID产生模式的‘id_gen_en’信号。例如当信号CS#从低切换到高并且再到低(看图7)时,同时给出信号cmd_wr_id_entry,给出‘id_gen_en’信号。注意‘id_gen_en’能够与信号CS#的任何其它转换一起给出,如对本领域中的普通技术人员显而易见的。
图8示出了正常操作中的等待时间。基本上,MISL在两个临近的设备之间具有1个周期的等待时间。然而,‘写ID进入’命令使得路径从1周期等待时间改变到‘ID位(ID寄存器位尺寸)+2周期’,如下面描述的图9A中示出的。
图9A和9B示出了通过输出端口使能(OPE)信号控制的ID产生的逻辑和信号时序。在此操作下,能够通过OPE信号高的长度确定ID位长度,并且ID位长度能够适应包括不同数量的设备的串行互连配置。下面参考图5A、5B和5C描述OPE信号的功能。替代地,不需要用OPE信号确定ID位长度,并且能够替代地通过预先确定的值、ID寄存器516的位尺寸、或通过与另一个信号相关的值确定ID位长度。
在图9B中,示出了在5位设备ID的产生期间的10位ID临时寄存器518、10位ID寄存器516、10位加法器508和例示为10位并行-串行寄存器510的ID提供器。下面参考图5A、5B和5C描述这些寄存器的功能。通过内部加法器508和并行-串行寄存器510的位尺寸确定最大设备ID号。此外,设备ID号反映在串行互连配置中能够连接的设备的最大数量。例如,10位设备ID允许在串行总线上以单串行互连方式连接多达1024个设备。
替代地,OPE输入还可以被配置为捕获之前的设备的ID号的输入数据流,而不是IPE。OPE输入的此附加的功能为ID产生模式提供简单的时序。在与图3A和4A相关的一个实现中,在如图3B和4B所示给出“写ID进入”并且片选信号CS#从“低”切换到“高”再到“低”之后,OPE在等于加入每个存储器设备的ID寄存器的位长度的时间给出高状态。
参考图5A-5C和9B,ID写发生器517产生‘wr_id_en’信号,该信号在ID产生模式中将ID产生使能块506的输出锁存到N位ID寄存器516内。此信号通过OPE信号的下降沿设定。
作为静态加法器的N位加法器508执行ID产生块506的输入和固定的整数的加操作,例如,如图5A所示,“+1”。例如,如果N等于8,加法器可以计算来自ID临时寄存器518的8位数值和整数‘10000000’的和(以从LSB到MSB的顺序)。从而,加法器508产生设备ID号的序列中的下一个数值。加法器508可以用执行相同的‘+1’操作的其它逻辑电路替代。另外,逻辑500可以被配置为在N位数值上执行其它操作,诸如减法(如将在下文中描述的)或加其它整数,以便产生相继的设备ID。
结果的ID数据写到并行-串行寄存器510,并且随后作为串行信号通过设备的SOP输出被传递到下一个设备。串行ID号能够被下一个设备用作其设备ID,或者可以通过下一个设备处理以产生其设备ID。替代地,逻辑可以包括附加的操作以改变串行ID号,只要结果的值与存储在N位ID寄存器516内的设备ID相关。
与串行寄存器510并行,输入以并行形式发送,并且其输出以串行形式发送。响应来自ID产生控制器507的‘id_gen_en’信号,并行-串行数据写发生器509提供‘wr_data_pts’信号,该信号激活并行到串行寄存器510的并行输入路径。在移位时钟的第一个时钟周期的上升沿之后一定量的延时之后,其路径去能,以通过SOP串行地发送ID数据。LSB位为发送的第一位并且MSB为发送的最后位。
选择器(例如,多路转接器)511S响应id_gen_en信号选择两个路径的其中之一。如果id_gen_en为0,即,正常的操作模式,选择器511S的顶部输入‘0’,即,Sdata(来自存储器单元的串行读取数据)被提供到输出缓存515S作为SOP,用作下一个设备的SIP。否则(ID产生模式),选择底部输入路径‘1’,即,将Sdata_id(串行ID数据)提供到输出缓存515S作为SOP,用作下一个设备的SIP,如图5B所示。
为了将ID号串行地发送到下一个设备,其必须用时钟信号进行时钟控制。数据移位时钟发生器512将时钟信号‘shift_clock(移位时钟)’提供到并行到串行寄存器510,由此同步信号‘Sdata_id’(串行ID数据)与时钟。
移位寄存器块513提供ID输出使能信号(‘id_out_en’),该信号被产生以告知移位时钟周期的数量。移位寄存器块513移位OPE信号等于ID寄存器的位长度加上2个周期的数量的位,以便提供足够执行串行数据锁存和加操作的时间余量。移位寄存器块513包括1周期移位寄存器和(N+2)周期移位寄存器,用于移位信号‘opei’并且将移位的‘opei’提供给选择器(例如,多路转接器)511Q。同样,移位寄存器块513包括(N+1)周期移位寄存器与附加的1周期移位寄存器,一起将移位的信号‘opei’提供给OR门。结果的信号‘id_out_en’提供给数据移位时钟发生器512。
信号‘id_out_en’使能在数据移位时钟发生器512处的信号‘shift_clock’,导致移位时钟比产生的OPEQ信号早1个周期发布。如图10所示,此功能确保信号的正确的时序,因为下一个设备在被OPE信号(即,来自之前的设备的OPEQ信号)重叠的第一时钟信号时锁存数据。移位时钟在总计为ID位的数量加上1周期的周期期间产生,以确保没有保持之前的数据,其将导致相继的设备来接收来自现在的设备的SOP的不正确的ID号。图11示出了与这里参考图5A、5B和5C所示的示例描述的ID产生过程相关的不同的信号的时序。
用于ID产生的设备控制器500还包括多个输入缓存。一个输入缓存514-1接收片选信号CS#并且其缓存的输出信号通过反相器反相。反相的CS#信号作为‘CS_en’提供给ID产生控制器507。另一个输入缓存514-2接收来自SIP输入的SI并且将其提供给命令寄存器502、输入DN寄存器504和ID临时寄存器518。另一个输入缓存514-3接收时钟信号‘Clock’并且其缓存的输出信号‘Clocki’提供给时钟发生器501。其它输入缓存514-4和514-5分别接收IPE和OPE,并且它们的缓存的输出信号提供给选择器511E,选择器511E的选择的输出信号被馈送给时钟发生器501。
此外,设备控制器500包括将OPEQ信号提供给下一个设备(没有示出)的OPE输入的输出缓存515Q。OPEQ信号为来自选择器(例如,多路转接器)511Q的选择的输出信号,选择器511Q选择来自移位寄存器块513的1周期移位寄存器和(N+2)周期移位寄存器的输出信号其中之一。选择的输出信号(即,OPEQ信号)被传输到下一个设备的OPE输入。
例如,参考图3A(和图4A)、图3B(和图4B)和图5A-5C,在设备310-1(410-1)中,(SI的)初始ID号或值‘00000’存储到N位ID寄存器516。设备310-1(410-1)的N位加法器508将初始ID号加1并且将N位加法器508的‘10000’输出数据锁存到并行-串行寄存器510。选择器511Q将‘10000’提供给输出缓存515S作为SOP‘10000’,SOP‘10000’提供给下一个设备310-2(410-2)的SIP。接收到的(SI的)ID号‘10000’存储到设备310-2(410-2)的N位ID寄存器516,并且在其N位加法器508内执行“+1”。N位加法器508的‘01000’输出数据锁存到设备310-2(410-2)的并行-串行寄存器510。选择器511Q将‘01000’提供给输出缓存515S作为SOP‘01000’,SOP‘01000’提供给下一个设备310-3(410-3)的SIP。接收到的ID号‘01000’存储在设备310-3(410-3)的N位ID寄存器516内。此过程继续,直到达到最终的设备310-n(410-n)。全部位顺序遵照用于ID产生模式的LSB第一并且MSB最后的规则。从而,在每个设备处分配的设备ID与接收到的ID相同。产生的ID(‘+1’的ID或计算的ID)提供给串行互连配置中的下一个设备的SIP。
表格1示出了根据上述实施例的设备和分配的ID(LSB->MSB):
表格1
设备号 | 分配的ID |
第1个设备 | 00000 |
第2个设备 | 10000 |
第3个设备 | 01000 |
第4个设备 | 11000 |
第5个设备 | 00100 |
...... | ...... |
第31个设备 | 01111 |
第32个设备 | 11111 |
N位ID寄存器516在ID产生模式中填充ID号。此内容例如通过硬重置引脚重置到初始值设定。当任何正常的操作开始时,N位ID寄存器516的内容与输入DN寄存器504的输入ID流比较。
在ID产生模式(并且与正常的操作对照)中,设备ID值和位尺寸可以改变,并且根据给出OPE信号的时间的长度来确定。ID临时寄存器518通过在没有串行数据传递的情况下在指定的位的位置存储每个串行位实现此功能。
图12A示出了图5A-5C所示的ID临时寄存器518。图12B示出了用于ID临时寄存器518的信号时序。参考图5A-5C、12A和12B,ID临时寄存器518具有对应(n+1)时钟控制块的(n+1)位存储。响应DN时钟‘clk_dn’,(n+1)时钟控制块分别提供馈送到(n+1)位存储的时钟‘clk0’-‘clk(n)’。响应时钟‘clk0’-‘clk(n)’,串行输入SI并行地馈送到存储SI数据的(n+1)位存储。存储的数据提供为位数据‘bit0’-‘bit(n)’。
应该注意,N位加法器508提供增加接收到的ID号的一种方法。当在处于串行互连配置的多个设备中实现时,ID产生逻辑具有为每个设备提供独一无二的设备ID的累计效果,其中,设备ID在每个设备处增加1。替代地,多种逻辑能够作为n位加法器508的替代来在每个设备处产生独一无二的设备ID。
在另一个示例中,与设备控制器的ID产生相关的ID产生逻辑作为N位操作的结果建立设备ID。此替代方案要求将N位加法器508的输出传递到N位ID寄存器516,并且N位ID寄存器516存储此值而不是接收到的ID号,由此为设备建立设备ID,如图13A和13B所示。图13A和13B所示的设备控制器700的ID发生器710在图13C中示出。在图14中,示出了在产生5位设备ID期间的10位ID临时寄存器518、10位ID寄存器516、10位加法器508和例示为10位并行-串行寄存器510的ID提供器。与图9B中所示的实施例不同,10位ID临时寄存器518将ID位传递到10位加法器508。通过10位加法器508所加或所计算的ID随后被提供给10位ID寄存器516和10位并行-串行寄存器510。图13A和13B中所示的设备控制器700的全部其它操作与上述设备控制器500相似。
为了更进一步地说明本发明的实施例,例如,参考图3A(和4A)、图13A-13C和图14,设备310-1(410-1)接收(SI的)‘00000’。N位加法器508加1到SIP输入并且将N位加法器508的‘10000’输出数据锁存到N位ID寄存器516并且锁存到并行-串行寄存器510。选择器511Q将‘10000’提供给输出缓存515S作为SOP‘10000’,SOP‘10000’提供给下一个设备310-2(410-2)的SIP。在设备310-2(410-2)处接收到(SI的)‘10000’并且在N位加法器508内执行‘+1’。N位加法器的‘01000’输出数据锁存到N位ID寄存器516并且锁存到并行-串行寄存器510。选择器511Q将‘01000’提供给输出缓存515S作为SOP‘01000’,SOP‘01000’提供给下一个设备310-3(410-3)的SIP。此过程继续,直到达到最终的设备310-n(410-n)。全部位顺序遵照用于ID产生模式的LSB第一并且MSB最后的规则。从而,在每个设备处分配的设备ID与接收到的ID不相同。产生的ID(‘+1’的ID或计算的ID)被分配给当前的设备并且还提供给串行互连配置中的下一个设备的SIP。
表格2示出了根据图13A和13B所示的实施例的设备和分配的ID(LSB->MSB):
表格2
设备号 | 接收到的 ID | 分配的 ID |
第1个设备 | 00000 | 10000 |
第2个设备 | 10000 | 01000 |
第3个设备 | 01000 | 11000 |
第4个设备 | 11000 | 00100 |
第5个设备 | 00100 | 10100 |
...... | ...... | ...... |
第31个设备 | 01111 | 11111 |
在又一个实施例中,与设备控制器的ID产生相关的ID产生逻辑作为N位减法操作的结果建立设备ID。例如,如图15A和15B中所示,‘N位减法器’能够从接收到的ID号减1。图15A和15B所示的设备控制器800的ID发生器810在图15C中示出。设备控制器800具有N位减法器708,代替图5B和13B中所示的N位加法器508。
参考图3A-3B、4A-4B和15A-15C,在设备310-1(410-1)处接收的SIP的输入ID号或值‘11111’存储到N位ID寄存器516。N位减法器708从SIP输入减1并且将N位减法器708的‘11110’输出数据锁存到并行-串行寄存器510。选择器511Q将‘11110’提供给输出缓存515Q作为SOP‘11110’,SOP‘11110’提供给下一个设备310-2(410-2)的SIP。(SI的)‘11110’存储到此设备310-2(410-2)的N位ID寄存器516并且在N位减法器708内执行‘-1’。N位减法器708的‘11101’输出数据被锁存到并行-串行寄存器510。选择器511Q将‘11101’提供给输出缓存515S作为SOP‘11101’,SOP‘11101’提供给下一个设备310-3(410-3)的SIP。此过程继续,直到达到最终的设备310-n(410-n)。全部位顺序遵照用于ID产生模式的LSB第一并且MSB最后的规则。从而,在每个设备处分配的设备ID与接收到的ID相同。产生的ID(‘-1’的ID或计算的ID)被提供给串行互连中的下一个设备的SIP。
表格3示出了根据上述实施例的设备和分配的ID(LSB->MSB):
表格3
设备号 | 分配的 ID |
第1个设备 | 11111 |
第2个设备 | 01111 |
第3个设备 | 10111 |
第4个设备 | 00111 |
第5个设备 | 11011 |
...... | ....... |
第31个设备 | 10000 |
第32个设备 | 00000 |
由于此实施例的“递减计数”ID产生,信号的时序与图11所示的不同。图16示出了与这里参考图15A、15B和15C所示的实施例描述的ID产生过程相关的不同的信号的时序。图17示出了通过用于图15A所示的实施例的OPE信号控制ID位长度。
参考图15A-15C、16和17,10位ID临时寄存器518将ID位传递到10位ID寄存器516并且传递到10位减法器708。通过减法器708减或计算的ID随后提供给10位并行-串行寄存器510。设备控制器800的全部其它操作与上述图5A-5B和图13A-13B所示的实施例相似。
用图15A、15B和15C所示的N位减法器708实现图13A、13B和13C所示的实施例对于本领域中的普通技术人员是显而易见的。表格4示出了根据上述实施例的设备和分配的ID(LSB->MSB):
表格4
设备号 | 接收到的 ID | 分配的 ID |
第1个设备 | 11111 | 01111 |
第2个设备 | 01111 | 10111 |
第3个设备 | 10111 | 00111 |
第4个设备 | 00111 | 11011 |
第5个设备 | 11011 | 11010 |
...... | ...... | ...... |
第31个设备 | 10000 | 00000 |
相似地,实现将接收到的ID号加或减除了‘1’以外的整数的系统,从而为一系列设备提供不连续顺序的设备ID号,这是显而易见的。
上述ID产生逻辑和方法能够加入存储器设备中,诸如例如,需要在没有外部硬引脚分配的情况下的设备标识符的闪烁存储器设备。ID产生逻辑的实施例还能够实现为单一或离散的设备,以支持任何存储器设备的ID产生。对于单设备实现,根据选择的存储器设备的内部信号需求来改变引脚分配。
上述设备ID产生的实施例能够在不偏离这里描述的原理的情况下改变,以在许多不同的系统中实施。例如,参考图5A和5B,基于‘写ID进入’的命令能够与‘写ID退出’一起通过CS#从低转换到高再到低引入。另外,一个专用的引脚能够分配为接收‘进入模式使能’,代替命令‘写ID进入’的作用。
ID产生退出的替代的方式为使用退出命令或在设备内实现的内部退出逻辑,代替CS#转换。
除了包括MISL(多独立串行链路)的闪烁存储器,这里描述的技术可以不受任何限制地应用于需要ID号以便选择连接的设备其中之一的串行互连配置中的任何设备。
上述示例存在许多变体。有效的“高”或“低”逻辑信号可以分别改变为有效的“低”或“高”逻辑信号。信号的逻辑“高”和“低”状态可以分别通过低和高电源电压Vss和Vdd表示。
在上述示例中,为了简单,设备元件和电路如图所示连接到彼此。在对于存储器系统的技术的实际应用中,设备、元件、电路等可以直接连接或耦合到彼此。同样,设备、元件、电路等可以根据存储器系统的操作的需要通过其它设备、元件、电路等间接地连接或耦合到彼此。
在之前的描述中,为了说明性的目的,描述了许多细节以便提供对本发明的实施例的全面的理解。然而,本领域中的普通技术人员应该明白,这些特定的细节不是实现本发明所必须的。在其他情况下,众所周知的电气结构和电路以框图的形式示出,以便不会和本发明混淆。例如,不提供关于这里描述的本发明的实施例实现为软件程序、硬件电路、固件、还是它们的组合的特定的细节。
上述本发明的实施例仅是示例性的。本领域中的普通技术人员能够在不偏离仅通过后附的权利要求限定的本发明的范围的情况下实现特别的实施例的改变、修改和变化。
Claims (41)
1.用于为被配置在具有多个设备的串行互连配置中的设备建立设备标识符的装置,该装置包括:
设备标识符产生器,用于响应在所述设备的串行输入接收的串行输入信号产生设备标识符,该串行输入信号包括M位命令数据和在根据该M位命令数据产生所述设备标识符中使用的N位设备标识符数据,并且通过所述设备的串行输出与时钟同步地输出串行输出信号,该串行输出信号包括M位命令数据和与所述设备的所述设备标识符相关联的N位设备标识符数据。
2.根据权利要求1所述的装置,其中,所述输入的N位设备标识符数据包括所述设备的所述设备标识符,并且所述输出的N位设备标识符数据包括所述串行互连配置中的另一个设备的设备标识符。
3.根据权利要求1所述的装置,其中,所述输入的N位设备标识数据包括在串行互连配置中的之前的设备的设备标识符,并且所述输出的N位设备标识符数据包括所述串行互连配置中的所述设备的设备标识符。
4.根据权利要求1所述的装置,其中,所述多个设备使用串行链路连接。
5.根据权利要求1所述的装置,其中,所述多个设备中的每个包括存储器设备。
6.根据权利要求1所述的装置,其中,所述设备标识符产生器包括:
设备标识符计算器,用于接收所述N位设备标识符数据并基于该N位设备标识符数据和预先确定的数值产生所计算的值,其中N为1或大于1的整数;和
设备标识符提供器,用于根据所计算的值提供所述设备标识符作为N位设备标识符。
7.根据权利要求6所述的装置,其中,所计算的值为N位设备标识符数据和一个整数的计算结果。
8.根据权利要求6所述的装置,其中,所述设备标识符提供器包括用于与时钟同步地移出所述N位设备标识符数据的移位电路。
9.根据权利要求6所述的装置,还包括设备标识符产生控制器,用于响应所述M位命令数据中的命令控制所述设备的设备标识符的产生。
10.根据权利要求1所述的装置,其中,所述设备在所述串行输入处接收命令或数据信号并且在所述串行输出处传输所述命令或数据信号。
11.一种被配置在多个设备的串行互连配置中的设备,该设备包括:
设备标识符建立器,用于为所述设备建立设备标识符,
其中,所述设备标识符建立器包括设备标识符发生器,用于:
响应在所述设备的串行输入接收的串行输入信号来产生设备标识符,其中所述串行输入信号包括M位命令数据和在根据所述M位命令数据产生设备标识符中使用的N位设备标识符数据;并且
通过所述设备的串行输出与时钟同步地输出串行输出信号,所述串行输出信号包括M位命令数据以及与为所述设备产生的设备标识符相关联的N位设备标识符数据。
12.根据权利要求11所述的设备,其中,所述多个设备中的每个包括存储器设备。
13.根据权利要求12所述的设备,其中,所述存储器设备为随机存取存储器或闪速存储器。
14.根据权利要求11所述的设备,其中,所述输入的N位设备标识符数据包括所述设备的所述设备标识符,并且所述输出的N位设备标识符数据包括所述串行互连配置中的另一个设备的设备标识符。
15.根据权利要求11所述的设备,其中,所述输入的N位设备标识符数据包括与串行互联配置中的之前设备的设备标识符相关的值,并且所述输出的N位设备标识符数据包括与所述串行互连配置中的所述设备的所述设备标识符相关的值。
16.根据权利要求11所述的设备,其中,所述多个设备用串行链路连接。
17.根据权利要求11所述的设备,其中,所述标识符发生器包括:
设备标识符产生器,用于接收所述输入的N位设备标识符数据,N为1或大于1的整数;
计算器,用于基于所述输入的N位设备标识符数据和预先确定的数 值产生所计算的值;和
设备标识符提供器,用于根据所计算的值提供所述设备的设备标识符作为N位设备标识符。
18.根据权利要求17所述的设备,其中,所计算的值为所述输入的N位设备标识符数据和整数的计算结果。
19.根据权利要求17所述的设备,其中,所述设备标识符提供器包括用于与时钟同步地移出所述N位设备标识符数据的移位电路。
20.根据权利要求17所述的设备,还包括设备标识符产生控制器,用于响应所述M位命令数据内的命令来控制所述设备的设备标识符的产生。
21.根据权利要求11所述的设备,其中,所述设备在所述串行输入接收命令或数据信号并且在所述串行输出传输所述命令或数据信号。
22.串行互连配置系统,包括:
多个串行互连的设备,每个设备包括:
串行输入和串行输出,分别用于从前一设备接收串行输入信号和向下一设备传递串行输出信号;
用于接收时钟信号的时钟输入;和
用于为所述设备建立设备标识符的设备标识符建立器,该设备标识符建立器具有用于响应在所述设备的所述串行输入处接收的串行输入信号产生设备标识符并且通过设备的串行输出与时钟同步地输出串行输出信号的设备标识符发生器,其中所述串行输入信号包括M位命令数据和在根据所述M位命令数据建立设备标识符中使用的N位设备标识符数据,所述串行输出信号包括M位命令数据和与所述设备的设备标识符相关联的N位设备标识符数据;以及
控制器,用于向串行互连中的第一设备的串行输入提供所述串行输入信号,且从串行互连中的最后一个设备接收串行输出信号。
23.根据权利要求22所述的串行互连配置系统,其中,所述多个设备用串行链路连接。
24.根据权利要求22所述的串行互连配置系统,其中,所述多个设备中的每个包括存储器设备。
25.根据权利要求22所述的串行互连配置系统,其中,所述存储器设备为随机存取存储器或闪速存储器。
26.根据权利要求22所述的串行互连配置系统,其中,所述输入的N位设备标识符数据包括所述设备的设备标识符,并且所述输出的N位设备标识符数据包括在所述串行互连配置中的另一个设备的设备标识符。
27.根据权利要求22所述的串行互连配置系统,其中,所述输入的N位设备标识符数据包括在串行互连配置中的之前设备的设备标识符,并且所述输出的N位设备标识符数据包括所述串行互连配置中的所述设备的所述设备标识符。
28.根据权利要求22所述的串行互连配置系统,其中,所述标识符发生器包括:
设备标识符产生器,用于接收所述输入的N位设备标识符数据,N为1或大于1的整数;
计算器,用于基于所述N位设备标识符数据和预先确定的数值产生所计算的值;和
设备标识符提供器,用于根据所计算的值提供所述设备的设备标识符,作为N位设备标识符。
29.根据权利要求28所述的串行互连配置系统,其中,所计算的值为所述N位设备标识符和一个整数的计算结果。
30.根据权利要求28所述的串行互连配置系统,其中,所述设备标识符提供器包括用于与时钟同步地移出所述N位设备标识符的移位电路。
31.根据权利要求28所述的串行互连配置系统,还包括用于响应所述M位命令数据中的命令来控制所述设备标识符的产生的设备标识符产生控制器。
32.根据权利要求24所述的串行互连配置系统,其中,所述设备在所述串行输入处接收命令或数据信号并且在所述串行输出处传输所述命令或数据信号。
33.用于为配置在具有多个设备的串行互连配置中的设备建立设备标识符的方法,该方法包括:
响应串行输入信号产生设备的设备标识符;所述串行输入信号包括M位命令数据和在根据M位命令数据产生设备标识符中使用的N位设备标识符数据,并且
通过所述设备的串行输出来输出串行输出信号,所述串行输出信号包括M位命令数据和与所述设备标识符相关的N位设备标识符数据,
其中,所述产生和传递与时钟同步。
34.根据权利要求33所述的方法,还包括:在产生所述标识符的步骤之前,将所述设备的所述设备标识符重置为预先确定的值。
35.根据权利要求33所述的方法,其中,所述产生标识符的步骤响应于包含在M位命令数据中的设备标识符产生命令。
36.根据权利要求33所述的方法,其中,所述产生设备标识符的步骤包括:
接收所述N位设备标识符数据,N为1或大于1的整数;
基于所述N位设备标识符数据和预先确定的数值计算一个值;并且
根据所计算的值提供所述设备标识符,作为N位设备标识符。
37.根据权利要求36所述的方法,其中,所计算的值为所述N位设备标识符数据和一个整数的计算结果。
38.根据权利要求36所述的方法,其中,所述提供设备标识符的步骤包括与时钟同步地移出所述N位设备标识符数据。
39.根据权利要求36所述的方法,还包括响应所述M位命令数据中的命令来控制所述N位标识符的产生。
40.根据权利要求36所述的方法,其中,所述计算的步骤包括将所述整数的值加到所述N位设备标识符数据的值上。
41.根据权利要求36所述的方法,其中,所述计算的步骤包括从所述N位设备标识符数据中减去所述整数的值。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US80264506P | 2006-05-23 | 2006-05-23 | |
US60/802,645 | 2006-05-23 | ||
PCT/CA2007/000891 WO2007134444A1 (en) | 2006-05-23 | 2007-05-18 | Apparatus and method for establishing device identifiers for serially interconnected devices |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101449251A CN101449251A (zh) | 2009-06-03 |
CN101449251B true CN101449251B (zh) | 2011-05-11 |
Family
ID=38722902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800187815A Expired - Fee Related CN101449251B (zh) | 2006-05-23 | 2007-05-18 | 用于为串行互连设备建立设备标识符的装置和方法 |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP2021930A4 (zh) |
JP (3) | JP5118130B2 (zh) |
KR (3) | KR101354376B1 (zh) |
CN (1) | CN101449251B (zh) |
CA (1) | CA2651434A1 (zh) |
TW (2) | TWI439860B (zh) |
WO (1) | WO2007134444A1 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8781053B2 (en) | 2007-12-14 | 2014-07-15 | Conversant Intellectual Property Management Incorporated | Clock reproducing and timing method in a system having a plurality of devices |
US8307180B2 (en) | 2008-02-28 | 2012-11-06 | Nokia Corporation | Extended utilization area for a memory device |
US8874824B2 (en) | 2009-06-04 | 2014-10-28 | Memory Technologies, LLC | Apparatus and method to share host system RAM with mass storage memory RAM |
US8392614B2 (en) | 2009-07-27 | 2013-03-05 | Sandisk Il Ltd. | Device identifier selection |
US8312088B2 (en) | 2009-07-27 | 2012-11-13 | Sandisk Il Ltd. | Device identifier selection |
TWI386812B (zh) * | 2009-08-26 | 2013-02-21 | Wistron Corp | 週邊裝置、寫入治具以及具此週邊裝置之電子設備 |
JP5150591B2 (ja) | 2009-09-24 | 2013-02-20 | 株式会社東芝 | 半導体装置及びホスト機器 |
TWI456406B (zh) * | 2011-10-17 | 2014-10-11 | Acer Inc | 電子系統與管理方法 |
US9417998B2 (en) | 2012-01-26 | 2016-08-16 | Memory Technologies Llc | Apparatus and method to provide cache move with non-volatile mass memory system |
US9311226B2 (en) | 2012-04-20 | 2016-04-12 | Memory Technologies Llc | Managing operational state data of a memory module using host memory in association with state change |
US9766823B2 (en) | 2013-12-12 | 2017-09-19 | Memory Technologies Llc | Channel optimized storage modules |
MX2020010356A (es) * | 2018-04-12 | 2020-11-24 | Lexmark Int Inc | Comunicacion entre un dispositivo de formacion de imagenes y un articulo de suministro reemplazable. |
TWI668632B (zh) * | 2018-10-08 | 2019-08-11 | 新唐科技股份有限公司 | 控制方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55102034A (en) * | 1979-01-26 | 1980-08-04 | Mitsubishi Electric Corp | Set unit for unit address |
US5204669A (en) * | 1990-08-30 | 1993-04-20 | Datacard Corporation | Automatic station identification where function modules automatically initialize |
JP2740063B2 (ja) * | 1990-10-15 | 1998-04-15 | 株式会社東芝 | 半導体記憶装置 |
US6134240A (en) * | 1997-09-10 | 2000-10-17 | Voloshin; Moshe | Chip address allocation through a serial data ring on a stackable repeater |
JPH11272601A (ja) * | 1998-03-24 | 1999-10-08 | Fuji Electric Co Ltd | カスケード接続カード、このカードにより構成されるシステムにおけるid割付け方法、及び共通バスのバス使用権優先判定方法 |
JP2000285685A (ja) * | 1999-03-31 | 2000-10-13 | Hitachi Ltd | 半導体記憶装置 |
JP3853537B2 (ja) * | 1999-04-30 | 2006-12-06 | 株式会社日立製作所 | 半導体メモリファイルシステム |
JP2001084172A (ja) * | 1999-09-10 | 2001-03-30 | Nec Home Electronics Ltd | 半導体記憶装置 |
JP3892655B2 (ja) * | 1999-09-17 | 2007-03-14 | 株式会社東芝 | 半導体集積回路装置 |
US6658509B1 (en) * | 2000-10-03 | 2003-12-02 | Intel Corporation | Multi-tier point-to-point ring memory interface |
US6996644B2 (en) * | 2001-06-06 | 2006-02-07 | Conexant Systems, Inc. | Apparatus and methods for initializing integrated circuit addresses |
JP4204226B2 (ja) * | 2001-12-28 | 2009-01-07 | 日本テキサス・インスツルメンツ株式会社 | デバイス識別方法、データ伝送方法、デバイス識別子付与装置、並びにデバイス |
JP2005123685A (ja) * | 2003-10-14 | 2005-05-12 | Ricoh Co Ltd | 機器拡張方式 |
-
2007
- 2007-05-18 KR KR1020087031147A patent/KR101354376B1/ko not_active IP Right Cessation
- 2007-05-18 JP JP2009511310A patent/JP5118130B2/ja not_active Expired - Fee Related
- 2007-05-18 KR KR1020147002806A patent/KR101392609B1/ko not_active IP Right Cessation
- 2007-05-18 EP EP07719813A patent/EP2021930A4/en not_active Withdrawn
- 2007-05-18 CN CN2007800187815A patent/CN101449251B/zh not_active Expired - Fee Related
- 2007-05-18 WO PCT/CA2007/000891 patent/WO2007134444A1/en active Application Filing
- 2007-05-18 KR KR1020137015534A patent/KR101443002B1/ko not_active IP Right Cessation
- 2007-05-18 CA CA002651434A patent/CA2651434A1/en not_active Abandoned
- 2007-05-22 TW TW096118202A patent/TWI439860B/zh not_active IP Right Cessation
- 2007-05-22 TW TW103111714A patent/TW201430568A/zh unknown
-
2012
- 2012-07-02 JP JP2012148343A patent/JP2012208948A/ja active Pending
-
2014
- 2014-12-05 JP JP2014246974A patent/JP2015043244A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
KR101354376B1 (ko) | 2014-01-22 |
EP2021930A1 (en) | 2009-02-11 |
TWI439860B (zh) | 2014-06-01 |
JP2012208948A (ja) | 2012-10-25 |
CN101449251A (zh) | 2009-06-03 |
KR20090031516A (ko) | 2009-03-26 |
JP2009538065A (ja) | 2009-10-29 |
KR101443002B1 (ko) | 2014-09-23 |
CA2651434A1 (en) | 2007-11-29 |
KR20140029537A (ko) | 2014-03-10 |
WO2007134444A1 (en) | 2007-11-29 |
KR20130081320A (ko) | 2013-07-16 |
TW200819981A (en) | 2008-05-01 |
KR101392609B1 (ko) | 2014-05-08 |
JP5118130B2 (ja) | 2013-01-16 |
EP2021930A4 (en) | 2011-04-20 |
TW201430568A (zh) | 2014-08-01 |
JP2015043244A (ja) | 2015-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101449251B (zh) | 用于为串行互连设备建立设备标识符的装置和方法 | |
US8335868B2 (en) | Apparatus and method for establishing device identifiers for serially interconnected devices | |
US8819377B2 (en) | System and method of operating memory devices of mixed type | |
CA2671184C (en) | Id generation apparatus and method for serially interconnected devices | |
US8046527B2 (en) | Apparatus and method for using a page buffer of a memory device as a temporary cache | |
CN101276637B (zh) | 寄存器读取机构 | |
US8549250B2 (en) | Apparatus and method for producing IDs for interconnected devices of mixed type | |
WO2008067658A1 (en) | System and method of operating memory devices of mixed type | |
CN102193888B (zh) | 数据传输系统与可编程串行外围设备接口控制器 | |
US8626958B2 (en) | Apparatus and method for producing device identifiers for serially interconnected devices of mixed type | |
CN101640064A (zh) | 串行存储装置及信号处理系统 | |
CN110136666A (zh) | 时序控制器及时序控制板 | |
JP2003060743A (ja) | 携帯端末用simmソケット及びこれを利用した情報送受信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee |
Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC. Free format text: FORMER NAME: MOSAID TECHNOLOGIES INC. |
|
CP01 | Change in the name or title of a patent holder |
Address after: Ontario, Canada Patentee after: Examine Vincent Zhi Cai management company Address before: Ontario, Canada Patentee before: Mosaid Technologies Inc. |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110511 Termination date: 20150518 |
|
EXPY | Termination of patent right or utility model |