TWI439860B

TWI439860B - 建立串聯互連裝置之裝置識別號之設備及方法

Info

Publication number: TWI439860B
Application number: TW096118202A
Authority: TW
Inventors: Hong Beom Pyeon; Hak June Oh; Jin-Ki Kim
Original assignee: Mosaid Technologies Inc
Priority date: 2006-05-23
Filing date: 2007-05-22
Publication date: 2014-06-01
Also published as: CA2651434A1; JP2009538065A; KR20140029537A; TW201430568A; EP2021930A4; JP2012208948A; KR101354376B1; EP2021930A1; WO2007134444A1; CN101449251A; KR101392609B1; CN101449251B; KR20090031516A; KR101443002B1; KR20130081320A; JP5118130B2; TW200819981A; JP2015043244A

Description

建立串聯互連裝置之裝置識別號之設備及方法

本發明大體上關於半導體裝置系統。更特別地，本發明關於與用於裝置的串聯互連配置之訊號同步地建立裝置識別號之設備及方法。

今日，很多地方都可發現電腦為基礎的系統並已進入很多每天使用的裝置中，例如行動電話、手提電腦、汽車、醫療裝置、個人電腦、等等。一般而言，社會已很依賴電腦為基礎的系統以處理日常工作，例如收支簿等簡單工作至例如預測天氣等相當複雜工作。隨著技術的進步，越來越多工作移至電腦為基礎的系統。接著，這將使得社會變成越來越依賴這些系統。

典型的電腦為基礎的系統包括系統主機板及選加的一或更多週邊裝置，例如顯示器及碟片單元。系統主機板通常含有一或更多處理器、記憶體子系統及其它電路，例如串列裝置介面、網路裝置控制器及硬碟控制器。

特定的主機板系統上所採用的處理器型式通常視系統所執行的工作型式而定。舉例而言，執行有限的工作組之系統，例如監視汽車引擎所產生的排氣及調整空氣/燃料混合物以確保引擎完全燃燒燃料，可以使用特製執行這些工作之簡單專用的處理器。另一方面，執行例如管理很多使用者及執行很多不同的運用等很多不同工作的系統可以採用一或更多複雜的本質上通用的處理器，這些處理器配置成執行高速計算及處理資料以使服務使用者請求的響應時間最小化。

記憶體子系統係固持處理器所使用的資訊(例如，指令、資料值)之儲存器。記憶體子系統典型上包括控制器電路及一或更多記憶體裝置。控制器電路通常配置成使記憶體裝置與處理器相交介以及使處理器對記憶體裝置儲存及取還資訊。記憶體裝置固持真實資訊。

類似於處理器，記憶體子系統中所採用的裝置型式通常是由電腦系統所執行的工作型式所決定。舉例而言，電腦系統可以在無碟片驅動器輔助下必須開機以及執行通常不會改變的軟體常式組。此處，記憶體子系統可以採用非揮發性裝置，例如快閃記憶體裝置，以儲存軟體常式。其它的電腦系統可以執行很複雜的工作，這些工作要求大量高速資料儲存，以固持大部份的資訊。此處，記憶體子系統可以採用高速高密度動態隨機存取記憶體(DRAM)裝置以儲存資訊。

由於快閃記憶體裝置良好地適用於要求非揮發性儲存等不同的嵌入式應用，所以，對於這些裝置需求持續顯著地成長。舉例而言，快閃記憶體廣泛地用於不同的消費裝置，例如數位相機、行動電話、USB快閃裝置及可攜式音樂播放器，以儲存由這些裝置所使用的資料。市場對於快閃記憶體的需求，以往幾年造成快閃記憶體在速度及密度等技術上大幅改進。這些改進造成快閃記憶體為基礎的裝置有一天可以在一直使用硬碟作大量儲存的應用中取代硬碟。

某些快閃裝置採用串列介面，例如多個快閃裝置，它們被用以對包含於裝置中的記憶體執行例如讀取、寫入及抹除等操作。這些操作典型上會在使用串列地饋送至這些裝置的命令串之裝置上被選取。命令串典型上含有代表要被選取的操作之命令、以及其它參數。舉例而言，藉由串列地饋送資訊串給含有寫入命令、要被寫入的資料及資料要被寫入的記憶體中的位址之裝置，可以選取寫入操作。

即使命令僅可以在這些裝置之一上執行，命令串仍然可以被饋送至所有這些裝置。

為了選取要執行命令的裝置，命令串可以含有裝置識別號(ID)，辨識命令被導向的快閃裝置。接收命令串的每一裝置會比較包含在命令串中的裝置ID以及與裝置相關連的ID。假使二者相符，則裝置會假定令是要導向該裝置並執行該命令。

與上述配置相關的問題牽涉到建立用於每一裝置的裝置ID。用以建立用於裝置的裝置ID之一技術是將內部獨特裝置ID實體配線至該裝置。但是，與此方式相關的缺點是假使要製造大量的裝置時，裝置ID的尺寸必須相當大以確保每一裝置含有獨特的裝置ID。管理大尺寸的裝置ID會使裝置顯著複雜化，因而增加製造裝置的成本。此外，重新主張與不再使用的裝置相關連的裝置ID會增加此設計的複雜性。

將裝置ID指定給裝置的另一方式是牽涉到對每一裝置外部地實體接線裝置ID。此處，藉由將裝置上的不同接腳接線以指定裝置ID至某些狀態，以建立用於裝置的裝置ID。裝置會讀取接腳的接線狀態並從讀取的狀態建立其ID。但是，此方式的一缺點係外部接線需要為每一裝置指定裝置ID。這會增加保持記憶體裝置之例如印刷電路板(PCB)的複雜度。與此方式有關的另一缺點係其要求接腳專用於裝置ID的指定。這會消耗珍貴的資源，否則這些資源可以被更佳地使用。此外，比起接腳未被用以指定裝置ID之情形，用於裝置ID的指定之專用接腳對於裝置而言會需要更大的工作面積。

用以解決上述先前技術的限制之解決之道之一，係對裝置自動地建立裝置識別號(ID)，舉例而言，在串聯互連配置中，以不會要求特別的內部或外部裝置ID實體接線之方式，對裝置自動地建立裝置識別號(ID)。此技術教示於2006年9月15日申請之相關的美國專利申請號11/521,734中，其教示此處一併列入參考。簡而言之，該技術根據單晶片、多點通訊、或串聯互連的裝置配置，使得輸入埠賦能(IPE)訊號的角色能夠改變。在相關操作期間，串列輸入(SI)及串列輸出(SO)功能可以傳送及接收所有的資料型式，而無時序限制。也不需要增加的接腳或接腳功能從主接腳定義改變。此ID產生及指定技術視鏈結埠的數目所決定之可取得的接腳數目而定。因此，舉例而言，在多重獨立串聯鏈結(MISL)中，對於單一埠而言，所支援的最多數目的裝置為八個裝置。在雙埠的情形中，最大數目的裝置為64個(亦即，三個接腳用於一個埠)。

揭示建立串聯互連裝置配置的裝置識別號之設備及方法。舉例而言，裝置可以為記憶體裝置，例如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體及快閃記憶體。此串聯連接可以以多重獨立串聯鏈結(MISL)實施。

技術的多種態樣使得識別號能夠被指定給裝置，但不需要為達此目的而在裝置上增加實體接腳。使用功能及時序定義，每一裝置的識別號會由含有例如加法器等相關的組合邏輯之裝置自動地產生。

在第一態樣中，本發明提供設備，以在具有多個裝置的串聯互連配置中，建立用於裝置之裝置識別號(ID)。設備包括ID產生器，用於回應裝置的串列輸入處所收到的輸入訊號而產生裝置ID，以及與時脈同步地經由裝置的串列輸出，輸出與所產生的裝置ID相關連之輸出訊號。

在一實施例中，在裝置處收到的輸入訊號包含與裝置的裝置ID相關連之值，以及，與輸出訊號相關連的產生的裝置ID包含與串聯互連配置中的另一裝置的裝置ID相關連的值。

在另一實施例中，裝置收到的輸入訊號包含與串聯互連配置中先前裝置的裝置ID相關連的值，以及，與輸出訊號相關連的產生的裝置ID包含與串聯互連配置的裝置的裝置ID相關連的值。

在又一實施例中，ID產生器包括：ID計算器，用於製造N位元ID以及根據N位元ID及預定的數目N，產生計算值，N係一或大於一的整數；及ID提供器，用於根據計算值以提供裝置ID。

舉例而言，ID計算器執行將1加至N位元ID的計算，以及，將相加結果作為N位元ID。或者，從N位元ID減一以執行計算，並將相減結果作為N位元ID。

技術也提供設備，以對裝置產生裝置識別號，該裝置耦合至串聯互連配置中的多個裝置之一。裝置具有用於儲存資料的至少一個胞、用於接收串列輸入資料的串列輸入聯接、以及用於提供串列輸出資料的串列輸出連接。設備包括輸入暫存電路，用於暫存包含於串列輸入資料中的串列N位元ID資料，以及用於將暫存的N位元ID資料當作並列的N位元資料提供，N係一或大於一的整數；計算電路，根據並列的N位元ID資料及給定的數目資料，執行計算，以担供N位元計算資料；以及，並列－串列電路，用於將N位元計算資料當作並列的N位元計算資料暫存，以及，將暫存的並列N位元計算資料當作串列的N位元計算資料提供，串列的N位元資料被傳送至包含於耦合至另一裝置的另一產生設備中的輸入暫存電路。

舉例而言，裝置可以是具有計算電路的記憶裝置，計算電路具有電路，用於將給定的數目資料加至並列的N位元ID資料或是將給定的數目資料從並列的N位元資料減掉以產生新的ID。

舉例而言，加法電路或減法電路可以包含N位元加法器或減法器，執行平行加法或減法。平行相加或相減的資料會被饋送給N位元並列對串列暫存器，其接著提供串列ID資料，串列ID資料被傳送給另一記憶裝置。

設備可以包含選擇器，選擇串列的N位元資料要傳送給耦合至另一記憶裝置的另一產生設備，以回應ID產生賦能訊號。ID產生賦能訊號可以根據包含於串列輸入資料中的命令而產生。根據ID產生賦能訊號的狀態，選擇器可以選擇從胞導出的資料，胞係用於儲存資料於記憶裝置中及傳送資料給其它記憶裝置。

在又一態樣中，本發明提供配置在具有多個裝置的串聯互連配置中的裝置，裝置包括裝置識別號(ID)建立器，用以建立用於裝置的裝置ID。裝置ID建立器包含ID產生器，用以產生裝置ID，以回應裝置的串列輸入處所收到的輸入訊號；以及，與時脈同步地經由裝置的串列輸出來輸出與產生的裝置ID相關連的輸出訊號。

在另一態樣中，本發明提供多個裝置的串聯互連配置。每一裝置包括：串列輸入及串列輸出，用以分別地接收輸入訊號及傳送輸出訊號；時脈輸入，用以接收時脈訊號；及裝置識別號(ID)建立器，用以建立用於裝置的裝置ID，裝置ID建立器具有ID產生器，用以產生裝置ID以回應裝置的串列輸入處所收到的輸入訊號，以及，與時脈同步地經由裝置的串列輸出，輸出與產生的裝置ID相關連的輸出訊號。

在又另一態樣中，本發明提供方法，用以建立具有眾多裝置的串列互連配置中的裝置之裝置識別號(ID)。方法包括：產生裝置ID以回應串列輸入訊號；以及，經由裝置的串列輸出，輸出與裝置ID相關連的訊號。產生及傳送係與時脈同步。

在配合附圖，閱讀下述本發明的具體實施例之說明後，習於此技藝者，顯然清楚本發明的其它態樣及特點。

一般而言，本發明提供包含一些串聯互連配置的裝置之系統。揭示建立裝置的串聯互連配置之裝置識別號的設備及方法。此串聯互連可以以多重串獨立串聯鏈結(MISL)實施。

根據此處所述的技術之方法及設備可以應用至具有串聯互連的多個裝置之記憶體系統。舉例而言，裝置可為例如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)及快閃記憶體等記憶裝置。

在傳統的記憶裝置中，典型上使用增加的以造成例如(0000)、(0001)、...、(1111)等邏輯組合，以執行接腳ID指定。以此方式指定ID典型上意指指定應強制涵蓋連接。

施加至記憶裝置的串列化命令及資料能夠使得較少的接腳被採用以執行與裝置相關連的不同功能。使用與裝置相關連之串列輸入賦能及輸出賦能訊號埠，可以執行對特定記憶裝置的ID指定。此處，一些與裝置ID有關的數目可以被串列地傳送至每一裝置以及增量一。無須產生複雜的時序。進入時序及離去時序可以用於裝置的ID寫入操作。

一般而言，本發明的多種態樣提供建立配置在具有多個裝置的串聯互連配置中的裝置之裝置識別號的方法及裝置控制器，裝置控制器包括：ID產生器，用於產生與第一裝置相關連的裝置ID，以回應在第一裝置的串列輸入收到的輸入訊號，以及，與時脈訊號同步地，經由第一裝置的串列輸出，傳送與裝置ID相關連的輸出訊號給串聯互連配置中的第二裝置。將於下詳述。

將參考圖式，說明本發明的實施例。在下述說明中，相同的符號將用於訊號及輸入和輸出連接。舉例而言，參考符號CLK代表時脈訊號及時脈輸入連接；IPE代表輸入埠賦能訊號及裝置的輸入埠賦能輸入連接；OPE代表輸出賦能訊號及裝置的輸出埠賦能連接；CS#代表晶片選取訊號及晶片選取輸入連接；IPEQ代表裝置的輸入埠賦能輸出連接及輸入埠賦能輸出訊號；及OPEQ代表裝置的輸出埠賦能輸出連接及輸出賦能輸出訊號。

圖1A顯示舉例說明的裝置配置，其包含以具有用於不同訊號的輸入及輸出的串聯互連配置而配置的多個單一埠裝置。在此特別實施例中，裝置配置包含四個裝置0、1、2、及3(110－1、110－2、110－3、及110－4)。每一互聯裝置110－1－110－4具有相同的結構。記憶體控制器(未顯示)提供含有晶片選取CS#、串列輸入(SI)、輸入埠賦能(IPE)、輸出埠賦能(OPE)、時脈CLK、及其它提供給裝置的控制及資料資訊(未顯示)之訊號組。記憶體系統包含這些裝置的此串聯互連配置及用於控制串聯互連裝置的操作之記憶體控制器。

圖1B顯示一裝置110－i，代表顯示於圖1A中的裝置110－1－110－4。裝置110－i包含裝置控制器130及記憶體120，舉例而言，記憶體120包括隨機存取記憶體或快閃記憶體。舉例而言，隨機存取記憶體可以為動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、及磁阻隨機存取記憶體(MRAM)，快閃記憶體可以為NAND型、NOR型、AND型、及其它型式的快閃記憶體。裝置控制器130具有裝置識別號(ID)產生器140。裝置110i具有串列輸入(SIP)埠連接、串列輸出埠(SOP)連接、晶片選取輸入(CS#)、及時脈輸入(CLK)。SIP用以傳送資訊(例如命令、位址及資料資訊)至裝置110－i。SOP用以從裝置110－i傳送資訊。CLK輸入接收時脈訊號。CS#輸入接收晶片選取訊號CS#，其會同時地在所有裝置賦能操作。裝置控制器130執行接取記憶體120之不同控制及處理功能以回應輸入訊號(例如SI、IPE、OPE、CLK)，以及提供串列輸出資料給下一裝置110－(i＋1)。

參考圖1A及1B，SIP及SOP連接於串聯互連配置中的裝置之間，以致於串聯互連中的先前裝置110－(i－1)的SOP耦合至串聯互連中的裝置110－i的SIP。舉例而言，裝置1，110－1的SOP耦合至裝置2，110－2的SIP。四個裝置110－1－－110－4的每一裝置的CLK輸入會從記憶體控制器(未顯示)被饋以時脈訊號CLK。時脈訊號CLK會經由共同鏈結以分送給所有裝置。如同下述進一步說明般，時脈訊號CLK尤其用以將輸入至裝置包含110－i的資訊佇鎖在包含於其中的不同暫存器中。CS#輸入是傳統的晶片選取輸入，用於選取裝置。CS #輸入耦合至共同鏈結，共同鏈結可以使晶片選取訊號CS#能夠由所有裝置110－1－110－4同時地主張擁有，結果可以選取所有裝置。

此外，裝置110－i具有輸入埠賦能(IPE)、輸出埠賦能(OPE)輸入、輸入埠賦能輸出(IPEQ)、及輸出埠賦能輸出(OPEQ)。IPE被用以將輸入埠賦能訊號IPEi輸入至裝置110－i。訊號IPEi由裝置使用以使SIP賦能，以致於當IPE被主張時，資訊會經由SIP串列地輸入至裝置110－i。同樣地，OPE被用以將輸入埠賦能訊號OPEi輸入至裝置110－i。OPEi訊號由裝置使用以使SOP賦能，以致於當OPE被主張時，資訊會經由SOP從裝置110－i串列地輸出。IPEQ及OPEQ分別為從裝置110－i輸出IPEQi及OPEQi訊號的輸出。CS #及CLK輸入耦合至分別的鏈結，這些分別的鏈結分別將晶片選取訊號CS#及時脈訊號CLK分送至如上所述的四個裝置110－1－110－4。

SIP及SOP會從如上所述的串聯互連配置的前一裝置110(i－1)耦合至下一裝置110－(i＋1)。此外，前一裝置110－(i－1)的IPEQ及OPEQ輸出分別耦合至串聯互連配置中的目前裝置110－i的IPE及OPE。此配置允許IPE及OPE訊號從串聯互連配置中的一裝置傳送至下一裝置(例如裝置0,110－1至裝置1,110－2)。傳送至裝置110－1－110－4的資訊可以在饋送給CLK輸入的時脈訊號CLK的不同時間被佇鎖。舉例而言，在單倍速資料率(SDR)實施中，在SIP輸入至裝置110－i的資訊可以在時脈訊號CLK的上升或下降邊緣時被佇鎖。或者，在雙倍速資料率(DDR)實施中，時脈訊號CLK的上升及下降邊緣可以被用以將資訊輸入佇鎖在SIP。

圖1A中的裝置110－1－110－4的配置包含串聯互連(例如輸入SI及輸出SO)及傳統的多點連接(例如CLK及CS #)。如此，配置可以稱為串聯互連與多點配置的混合，可以實現每一者的缺點。

ID產生器140產生ID以建立用於串聯互連配置中的裝置之裝置ID。

圖2A及2B顯示串聯互連配置的三個裝置210－1－210－3以及顯示裝置之間傳送的訊號之時序附圖。晶片選取訊號CS#(未顯示)首先被主張以選取裝置。藉由主張IPE以及在時脈訊號CLK的連續上升邊緣對進入裝置210－1的資料計時，以將資訊傳送至串聯互連中的第一裝置210－1。如同訊號IPE_0所示般，輸入埠賦能訊號IPE會以小於一個週期的時間被傳送經過第一裝置210－1至第二裝置210－2。在資訊被計時進入第一裝置210－1之後，此傳送使得資訊能夠以一個週期從第一裝置210－1的SOP計時至第二裝置210－2的SIP輸入。對串聯互連中的連續裝置重覆此處理。舉例而言，在第一裝置210－1資料佇鎖點開始的時脈訊號CLK的第三上升邊緣，資訊會被輸入至串聯互連中的第三裝置210－3。控制訊號IPE_0、IPE_1、IPE_2與訊號CLK的上升邊緣同步以在串聯互連配置中的下一裝置確保用於這些訊號的適當設定時間。

圖3A及4A顯示舉例說明的用以分別產生單一或雙鏈結的串聯互連配置中記憶裝置的裝置識別號之操作。圖3A顯示單一鏈結配置中連接的裝置310－1－－、310－m及310－n，圖3B顯示用於圖3A中所示的裝置之訊號時序。同樣地，圖4A顯示雙鏈結配置中連接的裝置410－1－－、410－m及410－n，圖4B顯示用於圖4A中所示的裝置之訊號時序。此處，n是大於一的整數，而m是(n－1)。在圖3A及4A中所示的特別實施例，每一裝置包含具有類似於圖1B的ID產生器之裝置控制器。

此舉例說明的操作使用串聯互連的二個輸入SIP及SOP輸入以產生裝置ID，以及，可以與串聯互連中的其它埠一起使用，其中，第一輸入接收串列輸入及第二埠接收控制訊號。ID產生技術不限於MISL應用，假使串聯連接(例如菊鏈)系統具有時脈，也可以應用至任何具有多個現有輸入接腳的串聯互連配置(例如，顯示串接連接)。

在本實施例中，IPE具有根據1位元組單元以捕捉串列輸入串的功能，以致於在晶片選取訊號CS#再度為低之後，選擇OPE以佇鎖串列ID輸入流。藉由「write ID entry」命令，OPE捕捉輸入流，輸入流由與ID位元總數相同的週期組成。ID位元是由內部ID暫存器的大小所建立。舉例而言，假使裝置具有12位元ID暫存器，則OPE將在12個週期期間保持「高位準」狀態。12位元裝置ID允許串聯互連中最多4,096個位址。如此，本實施例可以在串聯互連配置中容納大數目的裝置，此數目不受限於每一裝置的接腳數目。此外，每一裝置不需要增加內部固線式裝置ID的複雜度。

在圖3B及4B中，稱為「IDGMS」的ID產生模式設定週期是等同於預先界定的時脈週期之時間間隔，預先設定的時脈週期相當於ID位元長度＋8週期(命令位元長度)＋假定的串聯互連裝置的數目。

對於OPE輸入與OPEQ輸出或op1與op2之間的訊號傳輸，應該有二個週期以上的非重疊時間區，以避免因ID增量及資料傳送至相鄰的下一裝置所造成的操作爭奪。OPE在每一裝置310－1－310－n被主張之後，被佇鎖的ID輸入資料會被儲存於裝置的ID暫存器(例如，圖5A中的代號516)中，以及，在主張OPEQ輸出之前執行具有此輸入的增量操作。OPE訊號的功能是決定進入每一記憶裝置中從1位元至ID暫存器的定義位元的最大數目之ID數目。在ID位元的數目與ID暫存器的定義位元的數目相等(固定的ID位元)的情形中，ID位元的次序是無關的。但是，在所有其它情形中，對應於裝置ID的訊號應依序被傳送至下一裝置，從最低效位元(LSB)開始及在最高效位元(MSB)結束，其理由將於下說明。

圖5A及5B顯示配置於串聯互連中的裝置110－i的內部之裝置控制器500的ID產生相關連之舉例說明的邏輯110－i。時脈產生器501接收饋送至裝置的CLK輸入的時脈訊號以及提供包含「Clk_cmd」及「Clk_dn」的內部時脈訊號。命令時脈「clk_cmd」被主張等於命令串列位元的位元長度之時間。如圖6所示，舉例而言，假使記憶體系統具有1位元組單元的命令，則clk_cmd需要8個時脈週期以佇鎖串列命令位元，然後，保持被佇鎖的資料直到收到下一命令為止。裝置號數(DN)時脈「clk_dn」計時ID輸入，ID輸入係被儲存在輸入DN暫存器504以及ID暫存器518中。接收及儲存SIP輸入處收到的訊號之順序對應於預先設定的順序。舉例而言，裝置可以被規劃為首先接收對應於裝置ID的訊號，接著為接收命令位元。此次序的結果是產生一些clk_dn的週期，然後由時脈產生器501發出命令clk_cmd。

為了將命令位元解碼，串列輸入命令串會被移位至命令暫存器502中以回應命令時脈clk_cmd，命令暫存器502接著與命令解譯器503平行地傳送暫存的M位元命令資料。命令解譯器503是命令解碼器並遞送初始化增加的控制之內部命令訊號。述明二個此種命令訊號(cmd_wr_id_entry、cmd_wr_id_exit)，它們用以啟始及停止ID產生模式。

在發出命令「write ID entry」的ID寫入產生器之前，記憶體控制器(未顯示)傳送重設訊號給串聯互連配置的裝置的重設輸入。這些重設輸入通常相連。串聯互連配置中的所有裝置會由重設訊號重設。在重設時，所有裝置會被賦能以內定地接收「write ID entry」，所有裝置具有內定的ID「0」。結果，可以同時選取串聯互連中的所有裝置，以及，藉由具有「0」的命令「ID number」，命令「write ID entry」指令所有的裝置。

輸入DN暫存器504儲存來自先前裝置的輸入ID資料。在一般操作期間(ID產生模式之外)，輸入DN暫存器504暫存來自SIP的輸入ID流的內容，以便與N位元ID暫存器516(例如10位元暫存器)中的裝置ID號相比較。在裝置ID產生期間，輸入DN暫存器504不會接收串列輸入資料。相反地，ID暫存器518捕捉串列資料以及將其傳送給ID產生器或建立器，例如ID產生賦能區506。位元數目N是等於ID號中的位元數目之整數，以及，可以等於任何適於識別串列互連中的所有裝置之任何數目。

ID比較器505在一般裝置操作期間作用以辨識發給裝置的資料及命令訊號。比較器505比較在輸入DN暫存器504的每一進入資料的ID號與儲存在N位元ID暫存器516中的裝置ID，以及提供「ID_match」訊號。假使ID號被辨識或相符，則ID_match訊號將等於「1」。否則，其將等於「0」。結果，藉由比對進入的ID號與儲存在每一裝置的裝置ID，串聯互連中的每一裝置可以決定訊號是否要發給它。

圖5c顯示圖5A及5B的裝置控制器500的ID產生器600。為回應來自ID產生控制器507的「id_gen_en」(ID產生賦能)訊號，ID產生賦能區506會將ID暫存器518的N位元輸入傳送給計算器，例如N位元加法器508(例如10位元加法器)、及N位元ID暫存器516。圖7顯示舉例說明的ID產生賦能訊號的訊號時序。此同時傳送防止N位元加法器508及N位元ID暫存器516不必要的訊號轉變。根據裝置ID的順序及字長度，裝置ID儲存於ID暫存器516中。舉例而言，假使N位元ID暫存器516為10位元長度，且OPE訊號具有5個週期的高狀態，則N位元ID暫存器516儲存5位元裝置ID，以及，相當於5位元裝置ID的訊號會被傳送給下一裝置。ID暫存器516的其餘位元會被忽略，因此，維持在「0」或「不在乎」的值。

在ID產生處理期間，在上述實施例中，N位元串列輸入在被傳送至N位元加法器508及N位元ID暫存器516之前，首先被儲存在ID暫存器518中。從暫存器同時傳送克服了串列對平行(STP)暫存器的限制。舉例而言，考慮ID位元的數目(例如5位元)小於ID暫存器及加法器的位元數目(例如10位元)。在ID產生及指定處理期間，五個位元(位元0(LSB)至位元4(MSB))會被載至STP暫存器的前5個位元並接著被平行地提供給10位元加法器。如同習於此技藝者清楚可知般，LSB將位於暫存器的位元4，其不對應於加法器的LSB。即使位元的次序反相地從位元MSB(位元0)至LSB(位元4)，MSB在STP暫存器中的位置亦不會對應於10位元加法器的MSB位置。因此，位元無論是否被指定為第一位元，傳統的STP暫存器結果會產生錯誤的裝置ID。如同稍後參考圖12A及12B詳細說明般，藉由確保對應於裝置ID的位元被依序傳送至下一裝置，從LSB開始及在MSB結束，以及，藉由將它們依收到的次序儲存在ID暫存器中(ID暫存器518的LSB至位元0)，可以克服此STP暫存器的限制。

ID產生控制器507接收輸入訊號CS#(CS_en)、cmd_wr_id_entry、及cmd_wr_id_exit，以及，傳送開始ID產生模式的「id_gen_en」訊號。舉例而言，當訊號CS#被觸發而從低至高及再度變低時(參考圖7)，「id_gen_en」訊號會被主張，而訊號cmd_wr_id_entry會同時被主張。注意，如同習於此技藝者清楚可知般，「id_gen_en」訊號可以隨著訊號CS#的任何其它轉變而被主張。

圖8顯示一般操作中的潛候期。MISL在二相鄰裝置之間具有一週期的潛候期。但是，「write ID entry」命令會如同下述圖9A中所示般使路徑從1週期潛候期改變至「ID位元(ID暫存器位元大小)＋2週期」。

圖9A及9B顯示輸出埠賦能(OPE)訊號之ID產生控制的邏輯及訊號時序。在此操作下，ID位元長度可以由OPE訊號高的長度所決定，以及，可以用於包含不同數目的裝置之串聯互連配置。將於下述中參考圖5A、5B、及5C，以說明OPE訊號的功能。或者，不需要OPE訊號以決定ID位元長度，以及，可以由預定的值、ID暫存器516的位元大小、或是與另一訊號相關連的值取代地決定。

在圖9B中，顯示5位元裝置ID產生期間的10位元暫存器518、10位元ID暫存器516、10位元加法器508、及例如10位元並列對串列暫存器510等ID提供器。於下將參考圖5A、5B、及5C，說明這些暫存器的功能。最大的裝置ID號由內部加法器508的位元大小及並列對串列暫存器510所決定。此外，裝置ID號反應可以在串聯互連配置中連接的裝置的最大數目。舉例而言，10位元裝置ID允許高達1024個裝置在串列匯流排上以單一串聯互連形式相連。

或者，OPE輸入也可以配置成捕捉IPE之外的先前裝置的ID號的輸入資料流。OPE輸入的此增加的功能提供用於ID產生模式的簡單時序。在與圖3A及4A相關的一實施例中，在「wrtie ID entry」被主張及晶片選取訊號CS#如圖3B及4B所示般被觸發而從「低」至「高」再至「低」之後，OPE會被主張在高狀態一段時間，此段時間等於併入於每一記憶裝置中的ID暫存器的位元長度。

參考圖5A－5C及9B，ID寫入產生器517產生「wr_id_en」訊號，以在ID產生模式中將進入N位元ID暫存器516的ID產生賦能區506的輸出佇鎖。此訊號係由OPE訊號的下降邊緣設定。

如圖5A所示，N位元加法器508為靜態加法器，執行ID產生區506的輸入與例如＋1的固定整數的加法操作。舉例而言，假使N等於8，則加法器可以計算來自ID暫存器518的8位元號數與整數「10000000」(依序從LSB至MSB)相加。結果，加法器508產生裝置ID號順序中的下一號數。加法器508可以由執行相同的「＋1」運算之其它邏輯電路取代。此外，邏輯500可以配置成對N位元號數執行運算，例如其它整數的減法或加法(如同稍後所述般)，以便產生連續的裝置ID。

造成的ID資料會被寫入至並列對串列暫存器510，接著經由裝置的SOP輸出以串列訊號傳送給下一裝置。串列ID號可以由下一裝置使用作為其裝置ID，或者可以由下一裝置操控以產生其裝置ID。或者，假使所造成的值與儲存在N位元暫存器516中的裝置ID相關連，邏輯可以包含增加的運算以改變序列的ID號。

在並列對串列暫存器中510中，輸入會以並列形式傳送且其輸出會以串列形式傳送。為了回應來自ID產生控制器507之「id_gen_en」訊號，並列－串列資料寫入產生器509提供「wr_data_pts」訊號，其會致動並列對串列暫存器510的並列輸入路徑。在具有某延遲量以經由SOP串列地傳送ID資料之shift_clock的第一時脈週期的上升邊緣之後，其路徑會失能。SLB位元是首先被傳送的位元，MSB是最後被傳送的位元。

選取器(例如乘法器)511S會選取二路徑之一以回應id_gen_en訊號。假使id_gen_en為零，亦即正常操作模式，則選取器511S的「0」，亦即Sdata(從記憶胞讀出的串列資料)，提供給緩衝器515S的輸出作為SOP，作為用於下一裝置的SIP。否則(選取ID產生模式)，如圖5B所示，選取底部輸入路徑「1」，亦即，Sdata_id(串列id資料)提供給緩衝器515S作為SOP，作為下一裝置的SIP。

為了串列地傳送ID號數給下一裝置，必須依時脈訊號計時。資料移位時脈產生器512提供時脈訊號「shift_clock」給並列對串列暫存器510，藉以使訊號「Sdata_id」(串列ID資料)與時脈同步。

移位暫存器區513提供ID輸出賦能訊號「id_out_ent」，該訊號係被產生以通知移位時脈週期的數目。移位暫存器區513使OPE訊號移位某位元數，以提供足以執行串列資料佇鎖及加法運算的時間餘裕，該某位元數等於ID暫存器的位元長度加上2個週期。移位暫存器區513包含一週期移位暫存器及(N＋2)週期移位暫存器，(N＋2)週期移位暫存器用於使訊號「opei」移位及提供經過移位的「opei」給選取器(例如乘法器)511Q。而且，移位暫存器區513包含(N＋1)週期移位暫存器與增加的一週期移位暫存器，一起提供經過移位的訊號「opei」給OR閘。所造成的訊號「id_out_en」提供給資料移位時脈產生器512。

訊號「id_out_en」使訊號「shift_clock」在資料移位時脈產生器512賦能，造成移位時脈比OPEQ訊號被產生還要早一個週期發出訊號。如圖10所示，由於下一裝置在由OPE訊號(亦即，來自先前裝置的OPEQ訊號)疊加的第一時脈訊號時佇鎖資料。產生總合等於ID位元數加一週期的持續週期時間之移位時脈，以確保先前資料未被保持，否則將會造成後續裝置接收來自本裝置的SOP之不正確ID號數。圖11顯示與此處參考圖5A、5B及5C所述的ID產生處理相關連的不同訊號之時序。

用於ID產生的裝置控制器500也包含複數個輸入緩衝器。一輸入緩衝器514－1接收晶片選取訊號CS#且其被緩衝的輸出訊號會由反相器反相。被反相的CS#訊號會作為「CS_en」提供給ID產生控制器507。另一輸入緩衝器514－2接收來自SIP輸入的SI以及將其提供給命令暫存器502、輸入DN暫存器504及ID暫存器513。另一輸入緩衝器514－3接收時脈訊號「Clock」且其經過緩衝的輸出訊號「Clocki」會提供給時脈產生器501。其它的輸入緩衝器514－4及514－5分別接收IPE及OPET，且它們經過緩衝的輸出訊號提供給選取器511E，其被選取的輸出訊號會饋送至時脈產生器501。

此外，裝置控制器500包含輸出緩衝器515Q，輸出緩衝器515Q提供OPEQ訊號給下一裝置(未顯示)的OPE輸入。OPEQ訊號是來自選取器(例如多工器)511Q的經過選取的訊號，選取器511Q選取移位暫存器區513的一週期移位暫存器及(N＋2)週期移位暫存器之輸出訊號之一。被選取的輸出訊號(亦即，OPEQ訊號)被傳送給下一裝置的OPE輸入。

舉例而言，參考圖3A(及圖4A)、圖3B(及圖4B)、及圖5A－5C，在裝置310－1(410－1)中，(SI的)初始的ID號或值「00000」儲存至N位元ID暫存器。裝置310－1(410－1)的N位元加法器588將＋1加至初始ID號及將N位元加法器508的「10000」輸出資料佇鎖於並列對串列暫存器510。選取器511Q提供「10000」給輸出緩衝器515S作為SOP「10000」，SOP「10000」被提供給下一裝置310－2(410－2)的SIP。接收到的(SI的)ID號「10000」被儲存至裝置310－2(410－2)的N位元ID暫存器516，以及，在其N位元加法器508中加上「＋1」。N位元加法器508的「01000」輸出資料被佇鎖至裝置310－2(410－2)的並列對串列暫存器510。選取器511Q提供「01000」給輸出緩衝器515S作為SOP「01000」，SOP「10000」被提供給下一裝置310－3(410－3)的SIP。收到的ID號「01000」儲存於裝置310－3(410－3)的N位元ID暫存器516中。此處理會一直繼續，直到最後的裝置310－n(410－n)。所有位元次序符合ID產生模式之LSB第一及MSB最後的規則。如此，在每一裝置被指定的裝置ID與收到的ID相同。產生的ID(加上＋1的ID或是計算的ID)被提供給串聯互連配置中的下一裝置。

表1顯示根據上述實施例的裝置及指定ID(LSB→MSB)：

在ID產生模式中，N位元ID暫存器516由ID號數填充。此內容被例如實體重設接腳重設至初始值設定。當任何正常操作啟始時，N位元ID暫存器516的內容與輸入DN暫存器504的輸入ID流相比較。

在ID產生模式中(與正常操作相反)，裝置ID值及位元大小可以被改變，以及根據OPE訊號被主張的時間長度而定。ID暫存器518藉由儲存每一串列位元於指定位元區而不作串列資料傳送，而提供此功能。

圖12A顯示圖5A－5C中所示的ID暫存器518。圖12B顯示用於ID暫存器518的訊號時序。參考圖5A－5C、12A及12B，ID暫存器518具有(n＋1)位元儲存器，對應於(n＋1)時脈控制區。為回應DN時脈「clk_dn」，(n＋1)時脈控制區分別提供被饋送給(n＋1)位元儲存器的時脈「clk0」－「clk(n)」。串列輸入SI並列地饋入至儲存SI資料的(n＋1)位元儲存器，以回應時脈「clk(0)」－「clk(n)」。儲存的資料被以資料「位元0」－「位元n」提供。

應注意，N位元加法器508提供使收到的ID號數增量的一方法。當在串聯互連配置中的多個裝置中實施時，ID產生邏輯具有提供獨特的裝置ID給每一裝置之累計效果，其中，裝置ID在每一裝置增量1。或者，多種邏輯可以代替n位元加法器508以在每一裝置產生獨特的裝置ID。

在另一實施例中，與裝置控制器的ID產生相關連的ID產生邏輯會因N位元運算的結果而建立裝置ID。如圖13A及13B所示，此替代要求N位元加法器508的輸出傳送給N位元ID暫存器516，以及，N位元ID暫存器516儲存此值而非收到的ID號數，藉以建立用於裝置的裝置ID。圖13A及13B的裝置控制器700的ID產生器710顯示於圖13C中。在圖14中，顯示5位元裝置ID產生期間之10位元ID暫存器518、10位元ID暫存器516、10位元ID暫存器516、10位元加法器508、及以10位元並列對串列暫存器510為例的ID提供器。不似圖9B中所示的實施例，10位元ID暫存器518傳送ID位元給10位元加法器508。由10位元加法器508相加或計算的ID接著提供給10位元ID暫存器516以及10位元並列對串列暫存器510。圖13A及13B中所示的裝置控制器700的所有其它操作類似於先前所述的裝置控制器500。

舉例而言，參考圖3A(及4A)、圖13A－13C及圖14，進一步說明實施例，裝置310－1(410－1)接收(SI的)「00000」。N位元加法器508將＋1加至SIP輸入及將N位元加法器508的「10000」輸出資料佇鎖至N位元ID暫存器516及並列對串列暫存器510。選取器511Q提供「10000」給輸出緩衝器515S作為提供給下一裝置310－2(410－2)的SIP之SOP「10000」。在N位元加法器508中執行裝置310－2(410－2)收到的(SI的)「10000」與＋1的相加。N位元加法器的「01000」輸出資料會被佇鎖於N位元ID暫存器516及並列對串列暫存器510。選取器511Q提供「01000」給輸出緩衝器515S作為提供給下一裝置310－3(410－3)的SIP之SOP「01000」。此處理繼續進行直到到達最後裝置310－n(410－n)為止。所有位元次序符合ID產生模式之LSB為第一及MSB為最後的規則。如此，在每一裝置指定的裝置ID與收到的ID不同。所產生的ID(加上＋1的ID或計算的ID)被指定給目前裝置，也提供給串聯互連配置中的下一裝置的SIP。

表2顯示根據圖13A及13B中所述的實施例的裝置及指定ID(LSB→MSB)：

在又另一實施例中，依據N位元減法運算的結果，與裝置控制器的ID產生相關連的ID產生邏輯建立裝置ID。舉例而言，如圖15A及15B所示，N位元減法器可以從收到的ID號減1。圖15A及15B的裝置控制器800的ID運算810顯示於圖15C中。裝置控制器800具有N位元減法器708，取代圖5B及13B中所示的N位元加法器508。

參考圖3A－3B、4A－4B、及15A－15C，裝置310－1(410－1)接收的SIP的輸入號或值「11111」被儲存至N位元ID暫存器516。N位元減法器708將SIP輸入減1及將N位元減法器708的「11110」輸出資料佇鎖至並列對串列暫存器510。選取器511Q提供「11110」給輸出緩衝器515Q作為提供給下一裝置310－2(410－2)的SIP之SOP「11110」。(SI的)「11110」被儲存至此裝置310－2(410－2)的N位元ID暫存器516並在N位元減法器708中減1。N位元減法器708的「11101」輸出資料會被佇鎖於並列對串列暫存器510。選取器511Q提供「11101」給輸出緩衝器515S作為提供給下一裝置310－3(410－3)的SIP之SOP「11101」。此處理繼續進行直到到達最後裝置310－n(410－n)為止。所有位元次序符合ID產生模式之LSB為第一及MSB為最後的規則。如此，在每一裝置指定的裝置ID與收到的ID不同。所產生的ID(減1的ID或計算的ID)被指定給目前裝置，也提供給串聯互連配置中的下一裝置的SIP。

表3顯示根據上述實施例的裝置及指定ID(LSB→MSB)：

由於本實施例的「向下計數」ID產生，所以訊號的時序不同於圖11中所示。圖16顯示此處參考圖15A、15B及15C中所示的實施例而說明的ID產生處理相關連的不同訊號的時序。圖17顯示圖15A中所示的實施例之OPE訊號的ID位元長度控制。

參考圖15A－15C、16及17，10位元ID暫存器518傳送ID位元給10位元ID暫存器及10位元減法器708。由10位元減法器708相減或計算的ID接著提供給10位元並列對串列暫存器510。裝置控制器800的所有其它操作類似於先前所述的圖5A－5B及13A－13B的實施例。

習於此技藝者顯然知道以圖15A、15B及15C中所示的N位元減法器708來實施圖13A、13B及13C中所示的實施例。表4顯示根據上述實施例的裝置及指定ID(LSB→MSB)：

同樣地，顯然可以實施一系統，其對收到的ID號加上或減掉1以外的其它整數，對一序列裝置提供非連續的裝置ID號。

上述ID產生邏輯及方法可以併入要求裝置識別標誌而無外部實體接腳指定的記憶裝置中，例如快閃記憶體。ID產生邏輯的實施例也可以以單一或分別的裝置實施以支援任何記憶裝置的ID產生。對於單一裝置實施而言，接腳分配會根據選取的記憶裝置的內部訊號要求而變。

在不悖離此處所述的原理之下，上述裝置ID產生的實施例可以改變以在一些不同系統中實施。舉例而言，參考圖5A及5B，隨著CS#從低位準轉換至高位準及低位準，可以伴隨著「寫入ID退出」而導入根據「寫入ID登錄」之命令。此外，可以指定專用的接腳以接收「登入模式賦能」，取代「寫入ID登錄」命令的角色。

ID產生退出的另一方式是使用退出命令或裝置中的內部退出邏輯實施，取代CS#轉變。

除了包含MISL(多重獨立串聯鏈結)之外，此處所揭示的技術可以無限制地應用至需要ID號以選取連接的裝置之一的串聯互連配置中的任何裝置。

實施例有很多變異。致動「高」或「低」邏輯訊號可以分別改變成致動「低」或「高」。訊號的邏輯「高」及「低」狀態可以分別由低及高電壓源Vss及Vdd所代表。

在上述實施例中，為了簡明起見，裝置元件及電路如圖所示般彼此連接。在技術實際應用至記憶體系統時，裝置、元件、電路、等等可以彼此直接連接或耦合。而且，當記憶體系統的操作需要時，裝置、元件、電路等等可以經由其它裝置、元件、電路等等而彼此直接連接或耦合。

在前述說明中，為了說明起見，揭示很多細節以助於完整瞭解本發明的實施例。但是，習於此技藝者清楚可知實施本發明並不需要這些特定細節。在其它情形中，已知的電結構及電路係以方塊圖形式顯示，以免模糊本發明。舉例而言，未提供關於此處所述的發明實施例是否以軟體常式、硬體電路、韌體、或其組合來實施之細節。

本發明的上述實施例僅為舉例說明。在不悖離後附的申請專利範圍所界定的發明範圍之下，習於此技藝者可以對特定實施例執行改變、修改及變異。

110－1~110－i．．．裝置

130．．．裝置控制器

140．．．ID產生器

210－1~210－3．．．裝置

310－1~310－n．．．裝置

410－1~410－n．．．裝置

500．．．裝置控制器

501．．．時脈產生器

502．．．命令暫存器

503．．．命令解譯器

504．．．輸入裝置號暫存器

505．．．ID比較器

506．．．ID產生賦能區

507．．．ID產生控制器

508．．．加法器

510．．．並列對串列暫存器

511E．．．選取器

511Q．．．選取器

511S．．．選取器

512．．．資料偏移時脈產生器

513．．．移位暫存器區

514－1~514－5．．．輸入緩衝器

515Q．．．輸出緩衝器

515S．．．輸出緩衝器

516．．．ID暫存器

517．．．ID寫入暫存器

518．．．ID暫存器

600．．．ID產生器

708．．．減法器

800．．．裝置控制器

810．．．ID產生器

將參考附圖，僅以舉例說明方式，說明本發明的實施例，其中：圖1A是裝置配置的方塊圖，包括配置在串聯互連配置中的多個單一埠裝置，其中，本發明的實施例被實施；圖1B是方塊圖，顯示圖1A中所示的裝置之一；圖2A是方塊圖，顯示串列互連配置中配置的裝置之間的通訊；圖2B是時序圖，顯示如圖2A中所示的串列互連配置中配置的裝置之間的通訊；圖3A及3B分別為採用單一鏈結的ID產生邏輯及記憶裝置的訊號之時序圖的實施例之裝置的方塊圖；圖4A及4B分別為採用單一鏈結的ID產生邏輯及裝置的訊號之時序圖的實施例之裝置的方塊圖；圖5A是根據本發明的實施例之用以產生裝置的ID之邏輯的高階方塊圖；圖5B是圖5A中所示的詳細方塊圖；圖5C是圖5A及5B中所示之ID產生器的方塊圖；圖6是顯示用於裝置號(DN)暫存器及命令暫存器之時脈產生的時序圖；圖7是ID產生的時序圖；圖8是正常操作模式的中潛伏時序圖；圖9A是輸出埠賦能訊號所控制的ID產生之時序圖；圖9B是藉由輸出埠賦能訊號的ID位元長度控制；圖10是ID輸出賦能訊號、移位時脈訊號及其它訊號的時序圖；圖11是ID產生及相關訊號的時序圖；圖12A是方塊圖，顯示ID暫時暫存器配置；圖12B是用於ID暫時暫存器的訊號的時序圖；圖13A是根據本發明的第二實施例之可以用以產生裝置的ID之邏輯的高階方塊圖；圖13B是圖13A中所示的邏輯之詳細方塊圖；圖13C是圖13A及13B中所示的ID產生器之方塊圖；圖14是用於圖13A中所示的實施例之藉由輸出埠賦能訊號的ID位元長度控制；圖15A是根據本發明的第三實施例之可以用以產生裝置的ID之邏輯的高階方塊圖；圖15B是圖15A所示的邏輯之詳細方塊圖；圖15C是圖15A及15B中所示的ID產生器的方塊圖；圖16是圖15A中所示的ID產生邏輯之訊號的時序圖；及圖17是由圖15A中所示的實施例之藉由輸出埠賦能訊號的ID位元長度控制。