JP4122921B2

JP4122921B2 - バス装置

Info

Publication number: JP4122921B2
Application number: JP2002303701A
Authority: JP
Inventors: 勉山田; 哲明中三川; 憲一黒澤; 晃二桝井; 真小倉
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2002-10-18
Filing date: 2002-10-18
Publication date: 2008-07-23
Anticipated expiration: 2022-10-18
Also published as: JP2004139364A

Description

【０００１】
【発明の属する技術分野】
本発明は、計算機のバス方式とバス装置に関する。特に、既存のバス方式と併存して異なるバス方式を追加するためのバス装置に関する。
【０００２】
【従来の技術】
バスプロトコルを切り替えて使用するバスシステムとして、ＰＣＭＣＩＡ／ＪＥＩＤＡが仕様を策定する『PC Card Standard』が例として挙げられる。PC Card Standard において、１６ビットＰＣカード方式をサポートするＰＣカードがバスに接続された場合（以下、公知例１と称する）について説明する。バスマスタ（一般にはＰＣカードと対向して接続するホストＬＳＩ）がメモリアクセスを発行する際には、カードイネーブル（ＣＥ＃）をアサート後、出力イネーブル（０Ｅ＃）あるいはライトイネーブル（ＷＥ＃）をアサートする。一方、バスマスタがＩ／０アクセスを発行する際にはカードイネーブル（ＣＥ＃）をアサート後、Ｉ／Ｏリード（ＩＯＲＤ＃）あるいはＩ／０ライト（ＩＯＷＲ＃）をアサートする。いずれのアクセスであっても、ＰＣカードはアサートされた信号線に応じて、メモリアクセス応答あるいはＩ／０アクセス応答を行う。
【０００３】
さらにPC Card Standardにおいて、Card Bus方式をサポートするＰＣカードがバスに接続された場合（以下、公知例２と称する）について説明する。ＰＣカードと対向して接続されるホストＬＳＩは、ＰＣカードがCard Bus方式をサポートするカードと認識する。その後ホストＬＳＩは、ＰＣカードバスを構成する６８ピンの信号線の内、電源信号とカード検出信号（ＣＤ１＃，ＣＤ２＃）を除いた信号の役割を、１６ビットＰＣカード方式の信号からCard Bus PCカード方式の信号へ切り替える。その後ホストＬＳＩは、Card Bus PCカード方式でCard Bus PCカードと通信を行う。
【０００４】
【発明が解決しようとする課題】
産業用計算機の分野において、制御用計算機は、一般には拡張Ｉ／Ｏ装置を介して外部機器と情報のやり取りをする。複数の拡張Ｉ／Ｏ装置と処理装置(CPU)は、バスに接続される。制御用計算機が適用されるシステムでは、多種多様な機器を制御する。そのため制御用計算機ベンダは、制御機器に応じた多くの拡張Ｉ／Ｏ装置を用意する必要がある。
【０００５】
制御用計算機は、民生用のパーソナルコンピュータと比べて長期に渡り使用される。多様な拡張Ｉ／Ｏ装置も長期に渡りサポートする必要がある。
【０００６】
一方、計算機科学の進歩により、例えば高速・大容量のインターネット接続機能のサポートを求めるなど、顧客の要求は高度化してきている。そこで低コストなシステムを構築するためには、従来資産を活用することが必要である。そのため、既存バス方式をサポートする拡張Ｉ／Ｏ装置と同一のバスに、新規のバス方式をサポートする拡張Ｉ／Ｏ装置を接続可能なバスが求められた。
【０００７】
しかしながら従来の技術では、既存のバス方式をサポートする拡張Ｉ／Ｏ装置と、（例えば高速なデータ通信を可能とする）新規のバス方式をサポートする拡張Ｉ／Ｏ装置を併存させることは困難であった。
【０００８】
すなわち、既存のバス方式と新規のバス方式の間には、公知例１で示されるように、アドレスとデータを共通にしたうえで、制御信号を個別に用意する必要があった。そのため、高速なデータ転送を実現するような、大幅なバス方式の変更は難しかった。また既存のバス方式をサポートする拡張Ｉ／Ｏ装置への影響も避けられない。
【０００９】
一方、既存のバス方式と新規のバス方式の間で、公知例２に示されるように、バス方式を計算機起動時に決定して切り替えてしまうと、既存の拡張Ｉ／Ｏ装置と新規の拡張Ｉ／Ｏ装置は排他的にしか使用できない。
【００１０】
以上の問題点を鑑みた本発明の目的は、既存のバス方式からの影響を極小として新規のバス方式を定め、さらに既存のバス方式と新規のバス方式を同一バスに併存させる方式及びそれを実現するバス装置を提供することである。
【００１１】
【課題を解決するための手段】
バスを介して他のバス装置と通信を行うバス装置において以下のような構成とする。
【００１２】
本発明は、バスにおいて駆動されている少なくとも一つの信号からバス方式を判定するシーケンサ判定部と、信号変換指示によりバスから入力されるバス信号を変換バス信号として出力する信号変換部と、シーケンサ判定部により判定されたバス方式の種別を受け、変換バス信号と内部状態とにより出力信号を生成し、バスヘ出力するシーケンサ実行部とを備える構成とする。
【００１３】
また、バスにおいて駆動されている少なくとも一つの信号からバス方式を判定するシーケンサ判定部と、信号変換指示によりバスから入力されるバス信号を変換バス信号として出力する信号変換部と、判定されたバス方式の種別を受け、信号変換部からの変換バス信号と内部状態とにより出力信号を生成し、信号変換部ヘバス信号を出力するシーケンサ実行部とを備え、シーケンサ実行部から出力されたバス信号を変換バス出力に変換してバスに出力する構成とする。
【００１４】
また上記構成に加えて、伝送路から直列入力を受け信号変換部への並列出力を行う直列並列変換機能、あるいはシーケンサ実行部から並列出力を受け伝送路へ直列出力を行う並列直列変換機能、の少なくともいずれか一方を有する並直変換部を備える構成とする。
【００１５】
【発明の実施の形態】
本発明による実施例について図面を用いて以下に説明する。
【００１６】
図１は本発明の第１の実施例による、バス装置の構成を示す。本発明によるバス装置５００は、シーケンサ判定部２００，信号変換部３００，シーケンサ実行部４００からなる。バス装置５００は、外部のバスと起動信号１００，バス入力信号１１０，バス出力信号１２０を介して接続する。
【００１７】
なお、一般にシーケンサとは、論理回路の順序回路を意味し、具体的には内部状態と外部からの入力により、自身の次の内部状態を特定のトリガ（一般にはクロック信号）を元に変更する論理回路を意味する。本実施例におけるシーケンサとは、バスからの入力と内部状態により、自身の内部状態を変更しバスの状態を管理する機能を意味する。
【００１８】
起動信号１００は入カバッファ１０１を介して信号１０２へ出力し、シーケンサ判定部２００に接続する。バス入力信号１１０は入カバッファ１１１を介して信号１１２へ出力し、信号変換部３００に接続する。バス出力信号１２０は、出力バッファ１２１から出力される。出力バッファは信号変換部３００より出力される信号１２３を信号１２２で出力イネーブル制御を行い、バス出力信号１２０へ出力する。出力イネーブル制御として例えば、信号１２２がHighレベルであれば信号１２３の値をバス出力信号１２０に出力し、信号１２２がLow レベルであればバス出力信号１２０への出力を停止し、高抵抗（High−Ｚ）状態にする制御が挙げられる。バス入力信号１１０とバス出力信号１２０は、一部信号を共有しても良い。
【００１９】
論理回路部６００はシーケンサ実行部の状態に応じて動作する回路部である。例えば本バス装置がメモリヘのインターフェースであれば、論理回路部６００は記憶素子の制御回路となる。
【００２０】
シーケンサ判定部２００は、信号変換指示１４０とシーケンサタイプ１５０を出力する。信号変換指示１４０とシーケンサタイプ１５０は、起動信号１００により決まるバスの方式をシーケンサ判定部２００が決定し、出力する。
【００２１】
信号変換部３００は、信号変換指示１４０を受けて、信号１１２，１２２，１２３と信号１３０，１３１の変換を行う。
【００２２】
シーケンサ実行部４００は、シーケンサタイプ１５０と、信号１３０を受け、内部状態と合わせて信号１３１を生成する。ここで、内部状態や入力される信号に応じて、論理回路部６００の制御を行う。シーケンサ実行部４００は、シーケンサ判定部２００ヘバスシーケンスの終わりをシーケンス終了指示１５１により通知する。
【００２３】
図１に基づき、本発明によるバス装置５００の動作概要を説明する。
【００２４】
バス装置５００が接続されるバスにおいてトランザクションが開始される場合、最初に起動信号１００のいずれかがアサートされる。
【００２５】
シーケンサ判定部２００はアサートされた起動信号１００から、どのタイプのバス方式でトランザクションが発行されたかを判定する。判定した結果に基づいてバス信号を取り込むために、信号変換部３００に対してバス方式を信号変換指示１４０により指示する。また、シーケンサ判定部２００はシーケンサ実行部４００に、バス方式をシーケンサタイプ１５０により通知する。バス上の信号は、信号変換部３００により、信号の順番や組を変換され、シーケンサ実行部400へ渡される。
【００２６】
シーケンサ実行部４００は、バス方式のタイプと渡された信号１３０，内部状態を元に、内部状態を遷移させ信号１３１を出力する。出力された信号１３１は、バス方式に応じて信号変換部３００において適宜変換され、バス上へ出力される。同時にシーケンサ実行部４００は、内部状態と入力された信号に基づき、論理回路部６００の制御を行う。
【００２７】
図２（ａ）は、バス機器が接続されたバス構成例を示す。
【００２８】
本発明によれば、起動信号に応じてバスヘの入出力信号を入れ替え、シーケンサを変更することにより、同一バス上に複数のバス方式を混在させることが可能となる。
【００２９】
図２（ａ），（ｂ）を用いて、複数のバス方式を混在させる方法を説明する。
【００３０】
既に確立されたバス方式（バス方式Ａとする）が存在し、バス方式Ａにのみ対応するバス機器Ａ７００が存在する。このバス機器Ａ７００は、本発明が適用されていない。ここで、バス方式Ａの起動信号と独立な起動信号を用意した新たなバス方式（バス方式Ｂとする）を追加することを考える。バス方式Ａが未使用の信号を、バス方式Ｂのアドレス・データ信号７１２とする。さらに本発明によるバス装置５００を包含したバス機器をバス機器Ｂ７０１とバス機器Ｃ７０２とする。これらの全てのバス機器にはアドレスやデータ，バス制御信号を含むアドレス・データ信号７１２（ただしバス方式間で信号の意味が一致しなくても良い）が接続されている。
【００３１】
図２（ｂ）はバス方式Ａとバス方式Ｂが同一バス上で実行される様子を表すタイミングチャートである。図中それぞれの起動信号はLow レベルをアクティブ状態としている。
【００３２】
なお、バス起動信号とアドレス，データについてのみ抜粋している。これらの信号のほかに一般に、バイトイネーブルやライトイネーブル，出力イネーブル，パリティ等の信号が必要である。本発明において、これらの信号はアドレスやデータと同様に入れ替えの対象とすることが可能である。既存のバス機器Ａ７００においては、既知の起動信号７１０のアサートのみをバスの開始と判断するので、バス方式Ｂ用の起動信号７１１と後続する信号の挙動は無視される。
【００３３】
一方、本発明を適用したバス機器Ｂ７０１とバス機器Ｃ７０２は、バス方式Ａとバス方式Ｂの両方の起動信号を理解する。そのためこれらのバス機器では、起動信号７１０がアサートされた場合にはバス方式Ａ、起動信号７１１がアサートされた場合にはバス方式Ｂと判定する。また、バス機器Ｂ７０１とバス機器C702との間で、バス方式Ａにより通信を行っても、バス機器Ａ７００は自身へのアクセスで無い限り影響を受けない。
【００３４】
図２（ｂ）では、バス方式Ａによる通信中は、信号７１２はアドレスＡ＿Ａ［７：０コとデータ．Ａ＿Ｄ［７：０］として機能する。一方、バス方式Ｂによる通信中は、信号７１２はアドレス・データＢ＿［１５：０］、すなわち同一信号が時分割でアドレスとデータの役割を切り替えて機能する。バス方式Ｂとして、アドレスを１回出力するのに付き、２バイトデータを４回出力する例を示している。ここでバス方式Ｂでは、信号を入れ替えるだけではなく、バス方式Ａに対してアドレスやデータの出力する期間を変更することも可能となるので、データを効率よく転送することが可能となる。なお、ここでは２つのバス方式を切り替えて動作させる場合を例にとったが、本発明により並存させるバス方式の数は２つに限定されるものではなく、複数のバス方式に対して適用できる。
【００３５】
以上より、既存のバス方式が存在しているバスにおいて、新規のバス方式を追加しても、本発明によれば従来のバス方式を妨げることなく並存することが可能となる。一方、本発明を適用するバス装置は、既存のバス方式と新規のバス方式の両方をサポートすることが可能となる。
【００３６】
図３はシーケンサ実行部２００の処理を示すフローチャートである。
【００３７】
最初にバスタイプの初期化を行う（処理２０１）。具体的には信号変換指示１４０やシーケンサタイプ１５０を初期状態とする。次に起動信号のアサートを監視する（処理２０２）。バス動作の開始を表す起動信号のアサートを確認すると、起動信号からバス方式の判別を行う。ここでは順に起動信号を評価し（処理２０３ａ１〜２０３ｘ１）、バス方式を判別した場合にはバス方式に対応する処理（処理２０３ａ２〜２０３ｘ２）を行う。バス方式に対応する処理として、信号変換指示１４０ヘバス方式に対応した変換を行うよう出力し、シーケンスタイプ１５０にシーケンサ実行部４００が動作すべきシーケンサを指示する処理が挙げられる。バス方式を決定した後、バスの終了を待つ（処理２０４）。
【００３８】
本実施例ではシーケンサ実行部４００からの指示により、バスの終了が通知される。バスの終了を検知すると、シーケンサ判定部２００は初期状態に戻り、処理２０１から動作を再開する。ここでバス方式の判別において、順に判定する例を挙げたが、唯一のバス起動信号のみが起動されるのであれば並行に判断するよう処理を実装しても良い。
【００３９】
図４は信号変換部３００の構成を示す。図４（ａ）はバス入力信号１１２からの変換部構成、図４(ｂ)はバス出力信号１２０を構成する、信号１２２，１２３への変換部構成を表す。
【００４０】
図４（ａ）において、ここでは２つのバス方式を切り替える場合を例にとり説明する。バスからの入力である信号１１２は、バス方式の違いに応じて、役割が異なる。一方、シーケンサ実行部４００としては、実装を単純にするために、信号変換部３００から渡される信号の意味は一貫性を持っていることが望ましい。すなわち、どのバス方式であっても、アドレスの有効ビット数は異なるかもしれないが、アドレスは常に同じ信号で扱えることが望ましい。そこで信号変換部３００からシーケンサ実行部へ渡す信号１３０の意味を整合させるために、マルチプレクサ３０１を用いる。マルチプレクサ３０１は、信号変換指示１４０に従い、いずれかの入力（信号３０２ａ，３０２ｂ）を選択してマルチプレクサ出力信号３０３に出力する。これにより、例えばアドレスの第１ビット目を表す信号１３０には、どのバス方式であっても常にアドレスの第１ビット目を表すことが可能となる。
【００４１】
図４（ｂ）において、複数のバス方式でバス出力信号の整合を取る方法を説明する。シーケンサ実行部４００からは、出力信号を制御する信号３１２ａ，313a，３１２ｂ，３１３ｂが出力される。ここで信号３１２ａ，３１３ａはバス方式Ａ用のセット信号，リセット信号を意味し、信号３１２ｂ，３１３ｂはバス方式Ｂ用のセット信号，リセット信号を意味する。なおセット信号がアサートされると、フリップフロップの出力は“１”に設定され、リセット信号がアサートされるとフリップフロップの出力は“０”に設定される（両方がアサートされた場合は不定）。これらの信号をマルチプレクサ３０１が信号変換指示１４０に従い選択し、セット信号３１４，リセット信号３１５を出力する。これらの信号によりＳＲフリップフロップ３１６を制御し、ＳＲフリップフロップ出力信号３１７を出力する。この機構により、バス方式に応じた出力信号のセット，リセットが可能となる。
【００４２】
なお、図４（ａ）と（ｂ）の回路は、必ずしも同一の信号変換部３００に存在する必要は無い。例えば図４（ｂ）のバス出力信号に関する回路は、シーケンサ実行部４００内部のバス方式に依存する部分シーケンサの出力とすることで、信号変換指示１４０を必要とせずに同等の出力信号生成が可能である。
【００４３】
図５はシーケンサ実行部４００の処理を示す。ここではバス方式が二つの場合の例を示す。シーケンサ実行部４００は、シーケンサ判定部２００からのシーケンサタイプ１５０により、内部状態が初期状態４０１から遷移する。シーケンサタイプ１５０がバス方式Ａを表す場合、バスのシーケンサはバス方式Ａに従ったシーケンサ４０２に遷移し、状態遷移を行う。同様にシーケンサタイプ１５０がバス方式Ｂを表す場合、バスのシーケンサはバス方式Ｂに従ったシーケンサ403に遷移し、状態遷移を行う。いずれの場合でも、バストランザクションの終了と共に、初期状態４０１へ遷移する。論理回路部６００への論理回路制御信号160は、シーケンサ４０２，４０３の内部状態と、シーケンサ実行部４００へ入力される信号とに応じて行われる。以上により、既存のバス方式へ新規のバス方式を追加するためのバス装置を構成する。追加するバス方式は１つとは限定されず、バス起動信号を用意できる限り、任意のバス方式を追加することが可能となる。
【００４４】
なお、図１においてシーケンス終了指示１５１を設けているが、バスの起動信号１００を観測するだけでバストランザクションの完了を検知できる場合にはシーケンス終了指示１５１は不要である。例えば、起動信号のアサート開始によりバスが開始し、起動信号のネゲートによりバスが終了するようなバス方式の場合が該当する。このとき図３において、処理２０４におけるバス終了処理の判定は、起動信号のネゲートを観察することとなる。ネゲートを確認後、処理２０１に遷移する。また、バス方式を切り替える際に、バスヘの信号入出力間隔を変更することも、バスの使用効率を向上させるために有効である。これは、シーケンサ実行部４００における状態遷移のトリガ（クロック）を、バス方式に応じて変更することで実現できる。また実装の簡便さを考えるのであれば、取りうるバス方式の中で最大のクロック周波数で、全ての状態遷移におけるクロック周波数と設定することも有効である。
【００４５】
図６は本発明の第２の実施例による、バス装置の構成を示す。シーケンサ判定部２２０，バス装置５２０以外は、図１の要素と同じである。
【００４６】
第１の実施例では、バスから独立した起動信号を受けてバスのトランザクションが開始されていた。しかし本実施例では、バス装置５２０においてバス入力信号の１部分をシーケンサ判定部２２０に引き込み、シーケンサ判定部２２０がバストランザクションの起動・停止の条件として判定することが特徴である。シーケンサ判定部２２０の処理内容は、図３のフローに準ずる。異なるのは、バス方式の判定方法である。第１の実施例では、バスの起動信号が一つのバス方式毎に１本割り当てられているとした。本実施例では、バス入力信号１１０のパターン、例えばバスがLow とHighの２値を取るバスであれば、２進のｎ桁（ここでｎはシーケンサ判定部２２０に入力されるバス入力信号の本数）で表されるパターンが入力される。とりうるパターン数は、全ての入力信号が非アクティブの状態を除き、（２ｎ−１）通りである。これらのパターンだけのバス方式を同一バス上でとりうるため、柔軟にバスの方式を実装できる効果が得られる。
【００４７】
この場合、バス上の信号間のずれ（スキュー）に注意する必要がある。ある時点でバス上の信号線をサンプリングすると、信号線間のスキューにより、同時にアサート・デアサートされたにもかかわらず、サンプリングされた点での電位変動のずれにより、誤ったパターンが認識されることがある。そこで、信号線間のスキューの影響をなくすために、時間間隔をおいて再度サンプリングを行い、パターンが同一であればパターンとして採用し、不一致であればサンプリングしなおす制御をシーケンサ判定部２２０は行っても良い。
【００４８】
図７は本発明の第３の実施例による、バス機器の実装例を示す。本発明の特徴は、バスヘ信号を実際に入出力する部分とバス装置の問を延長する構成にある。本実施例では、伝送路８００，８０１とシフトレジスタ８１０〜８１３が図６の要素に加わっている。同一番号の要素は特に断りの無い限り図６と同一である。バスからの入力信号は、信号１１０から入カバッファ１１１を介してシフトレジスタ８１０を設定する。シフトレジスタ８１０の出力はシリアル化され、伝送路８００を経由し、シフトレジスタ８１１へと入カされる。シフトレジスタ８１１の出力は、再度パラレル化され、バス装置５２０の入力として与えられる。同様に、バス装置５２０からの出力は、シフトレジスタ８１２を設定する。シフトレジスタ８１２の出力はシリアル化され、伝送路８０１を経由し、シフトレジスタ８１３へと入力される。シフトレジスタ８１３の出力は、再度パラレル化され、出力バッファ１２１を介してバスヘの出力信号１２０となる。ここで伝送路800，８０１は光伝送路や鋼線でも、あるいは電磁波や赤外線のような無線による伝送路であってもよい。また伝送路８００，８０１はそれぞれ１本でなくても良く、任意の本数により構成されていてもよい。複数の本数による伝送路８００，８０１である場合、シフトレジスタ８１０，８１２の出力あるいはシフトレジスタ８１１，８１３の入力は、伝送路の本数に応じて多重化することで対応できる。なお本実施例では、第２の実施例によるバス装置５２０を用いた場合の例を示すが、第１の実施例によるバス装置５００を用いることも可能である。
【００４９】
よって複数のバス方式が混在するバスにおいて、バス装置とバスの物理的距離を延長することが可能となる。そのためバスを構成する自由度が高まり、さらに拡張性も高まる。
【００５０】
また上記した本発明の構成によれば、既存のバス方式が存在するバスシステムにおいて、新規のバス方式を追加することが可能となる。この際、既存のバス方式のみに対応するバス装置は、影響を受けることなく併存可能である。
【００５１】
また、多数のバス方式を少ない信号線数でサポートすることが可能となる。これによりバス伝送速度やバス装置の処理速度の向上に伴い、バス方式の更新を柔軟に行うことが可能となる。
【００５２】
【発明の効果】
本発明によれば、既存のバス方式からの影響を極小として新規のバス方式を定め、さらに既存のバス方式と新規のバス方式を同一バスに併存させる方式及びそれを実現するバス装置を提供できる。
【図面の簡単な説明】
【図１】本発明に係るバス装置の第１の実施例を示す図である。
【図２】本発明に係るバス装置が複数接続されたバス構成及びバス動作のタイミングチャートの一例を示した図である。
【図３】本発明に係るシーケンサ判定部の処理フローの一例を示した図である。
【図４】本発明に係るバス入力信号変換回路及びバス出力信号変換回路の一例を示す図である。
【図５】本発明に係るシーケンサ実行部の状態遷移図の一例を示した図である。
【図６】本発明に係るバス装置の第２の実施例を示す図である。
【図７】本発明に係るバス装置の第３の実施例を示す図である。
【符号の説明】
１００…起動信号、１０１，１１１…入力バッファ、１１０…バス入力信号、１２０…バス出力信号、１２１…出力バッファ、１２２…出力イネーブル信号、１２３…出力信号、１３０，１３１…変換信号、１４０…信号変換指示、１５０…シーケンサタイプ、１５１…シーケンス終了指示、１６０…論理回路制御信号、２００，２２０…シーケンサ判定部、２０１〜２０４…シーケンサ判定部処理、３００…信号変換部、３０１…マルチプレクサ、３０３…マルチプレクサ出力信号、３１２ａ〜３１３ｂ…バス方式Ａ／Ｂのセット・リセット信号、３１４…セット信号、３１５…リセット信号、３１６…ＳＲフリップフロップ、３１７…ＳＲフリップフロップ出力信号、４００…シーケンサ実行部、４０１…バスシーケンサ初期状態、４０２，４０３…バス方式Ａ／Ｂシーケンサ、５００，５２０…バス装置、６００…論理回路部、７００〜７０２…バス機器、７１０，７１１…起動信号、７１２…アドレス・データ信号、８００，８０１…伝送路、８１０〜８１３…シフトレジスタ。

Claims

バスを介して他のバス装置と通信を行うバス装置において、
前記バスにおいて駆動されている少なくとも一つの信号からバス方式を判定するシーケンサ判定部と、
前記シーケンサ判定部からの信号変換指示により前記バスから入力されるバス信号を変換バス信号として出力する信号変換部と、
前記シーケンサ判定部により判定されたバス方式の種別を受け、前記信号変換部からの前記変換バス信号と内部状態とにより出力信号を生成し、前記バスヘ出力するシーケンサ実行部とを有することを特徴とするバス装置。
バスを介して他のバス装置と通信を行うバス装置において、
前記バスにおいて駆動されている少なくとも一つの信号からバス方式を判定するシーケンサ判定部と、
前記シーケンサ判定部からの信号変換指示により前記バスから入力されるバス信号を変換バス信号として出力する信号変換部と、
前記シーケンサ判定部により判定されたバス方式の種別を受け、前記信号変換部からの前記変換バス信号と内部状態とにより出力信号を生成し、前記信号変換部ヘバス信号を出力するシーケンサ実行部とを有し、
前記信号変換部は、前記シーケンサ実行部から出力された前記バス信号を変換バス出力に変換して前記バスに出力することを特徴とするバス装置。
請求項１または２に記載のバス装置において、
前記シーケンサ判定部は、バス方式毎に独立したバス駆動信号によりバス方式を判別することを特徴とするバス装置。
請求項１または２に記載のバス装置において、
前記シーケンサ判定部は、バス方式毎に独立したバス信号の組合わせによりバス方式を判別することを特徴とするバス装置。
請求項１〜４のいずれか１項に記載のバス装置において、
前記シーケンサ実行部は、前記バス装置の全てのバス方式に共通の全体バスシーケンサと、少なくとも一つの部分バスシーケンサとを有し、
前記全体バスシーケンサは、前記シーケンサ判定部からの前記バス方式の種別から対応する前記部分バスシーケンサを起動することを特徴とするバス装置。
バスを介して他のバス装置と通信を行うバス機器において、
前記バスからのバス信号をシリアル化するシフトレジスタと、
前記シフトレジスタからのシリアル化されたバス信号を伝送路を介して入力され、パラレル化するシフトレジスタと、
前記パラレル化されたバス信号のうち、バスにおいて駆動されている少なくとも一つの信号からバス方式を判定するシーケンサ判定部と、
前記シーケンサ判定部からの信号変換指示により前記パラレル化されたバス信号を変換バス信号として出力する信号変換部と、
前記シーケンサ判定部により判定されたバス方式の種別を受け、前記信号変換部からの前記変換バス信号と内部状態とにより出力信号を生成するシーケンサ実行部と、
前記シーケンサ実行部で生成された出力信号をシリアル化するシフトレジスタと、
前記シフトレジスタからのシリアル化された出力信号を伝送路を介して入力され、パラレル化してバス上に出力するシフトレジスタと、を有することを特徴とするバス機器。
バスを介して他のバス装置と通信を行うバス機器において、
前記バスからのバス信号をシリアル化するシフトレジスタと、
前記シフトレジスタからのシリアル化されたバス信号を伝送路を介して入力され、パラレル化するシフトレジスタと、
前記パラレル化されたバス信号のうち、バスにおいて駆動されている少なくとも一つの信号からバス方式を判定するシーケンサ判定部と、
前記シーケンサ判定部からの信号変換指示により前記バスから入力されるバス信号を変換バス信号として出力する信号変換部と、
前記シーケンサ判定部により判定されたバス方式の種別を受け、前記信号変換部からの前記変換バス信号と内部状態とにより出力信号を生成し、前記信号変換部ヘバス信号を出力するシーケンサ実行部と、を有し、
前記信号変換部は、前記シーケンサ実行部から出力された前記バス信号を変換バス出力に変換し、
前記信号変換部で変換された前記変換バス出力をシリアル化するシフトレジスタと、
前記シフトレジスタからのシリアル化された出力信号を伝送路を介して入力され、パラレル化してバス上に出力するシフトレジスタと、を有することを特徴とするバス機器。