JP5159023B2 - 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法 - Google Patents

窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法 Download PDF

Info

Publication number
JP5159023B2
JP5159023B2 JP2004565702A JP2004565702A JP5159023B2 JP 5159023 B2 JP5159023 B2 JP 5159023B2 JP 2004565702 A JP2004565702 A JP 2004565702A JP 2004565702 A JP2004565702 A JP 2004565702A JP 5159023 B2 JP5159023 B2 JP 5159023B2
Authority
JP
Japan
Prior art keywords
gan
layer
substrate
type
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004565702A
Other languages
English (en)
Other versions
JP2006513122A (ja
JP2006513122A5 (ja
Inventor
デヴリン，マーク・フィリップ
パーク，ドン−シル
ルボーフ，スティーブン・フランシス
ローランド，ラリー・バートン
ナラング，クリスティ・ジーン
ホン，ヒュイコン
サンドヴィック，ピーター・ミカ
Original Assignee
モーメンティブ・パフォーマンス・マテリアルズ・インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/329,982 external-priority patent/US8089097B2/en
Priority claimed from US10/329,981 external-priority patent/US7098487B2/en
Application filed by モーメンティブ・パフォーマンス・マテリアルズ・インク filed Critical モーメンティブ・パフォーマンス・マテリアルズ・インク
Publication of JP2006513122A publication Critical patent/JP2006513122A/ja
Publication of JP2006513122A5 publication Critical patent/JP2006513122A5/ja
Application granted granted Critical
Publication of JP5159023B2 publication Critical patent/JP5159023B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/10—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by application of pressure, e.g. hydrothermal processes
    • C30B7/105—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by application of pressure, e.g. hydrothermal processes using ammonia as solvent, i.e. ammonothermal processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Light Receiving Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、高品質の窒化ガリウム単結晶、その製造方法、ホモエピタキシャル窒化ガリウム（ＧａＮ）を基材とするデバイス（例えば、具体的には発光ダイオード（ＬＥＤ）やレーザーダイオード（ＬＤ）用途のような照明用途、並びにＧａＮを基材とする光検出器、トランジスター、整流器、サイリスター及びカスコードスイッチのようなデバイス）、並びにその製造方法に関する。
過去１０年間、発光ダイオード（ＬＥＤ）、レーザーダイオード（ＬＤ）及び様々なタイプのトランジスターを始めとして、窒化ガリウム（ＧａＮ）を基材とする電子デバイス及び光電子デバイスに多大の関心が集まった。しかし、これらのデバイスの品質及び信頼度は、非常に高い欠陥レベル、特にデバイスの半導体層中の貫通転位によって低下する。これらの転位は、ＧａＮを基材とする半導体層と、サファイア又は炭化ケイ素のような非ＧａＮ基板との格子不整合から生じることがある。追加の欠陥は、層の成長方法の細目に応じ、熱膨張不整合、不純物及び傾角粒界から生じることがある。
窒化ガリウム（ＧａＮ）を基材とする電子デバイスは、ＧａＮの広いバンドギャップ、高い降伏電界及び高い飽和速度のため、シリコン、ヒ化ガリウム（ＧａＡｓ）又はリン化インジウム（ＩｎＰ）基板上に作製された類似のデバイスに比べて優れた高電圧、高出力、高温及び高周波数動作を可能にする。各種タイプのＧａＮを基材とするデバイスが、マイクロ波電力増幅器及び低雑音増幅器用途のために関心を集めている。かかるデバイスには、金属半導体電界効果トランジスター（ＭＥＳＦＥＴ）、金属酸化物電界効果トランジスター（ＭＯＳＦＥＴ）、金属−絶縁体電界効果トランジスター（ＭＩＳＦＥＴ）、バイポーラー接合トランジスター（ＢＪＴ）、ヘテロ接合バイポーラートランジスター（ＨＢＴ）及び（ヘテロ接合電界効果トランジスター（ＨＦＥＴ）、変調ドープ電界効果トランジスター（ＭＯＤＦＥＴ）、二次元電子ガス電界効果トランジスター（ＴＥＧＦＥＴ）又は選択ドープヘテロ構造トランジスター（ＳＤＨＴ）としても知られる）高電子移動度トランジスター（ＨＥＭＴ）があり、ＨＥＭＴはIII−Ｖヘテロ接合で可能となるバンドギャップ技術を利用して類似のＭＥＳＦＥＴよりかなり高い電子移動度を与える。追加のＧａＮを基材とするデバイスが電力用電子工学用途のために関心を集めている。かかるデバイスには、サイリスター、ショットキー整流器、ｐ−ｉ−ｎダイオード、電力用縦型ＭＯＳＦＥＴ、電力用縦型接合電界効果トランジスター（ＪＦＥＴ）及びカスコードスイッチがあり、これらはＧａＮの広いバンドギャップ、高い降伏電界、高い熱伝導性及び高い電子移動度を利用している。
ヘテロエピタキシャルＧａＮを基材とする電子デバイス及び光電子デバイスは、ある種の用途にとっては満足すべき性能レベルを示してきたが、所要レベルの信頼度を有していない。通例、ＧａＮを基材とするデバイスでは、サファイア又はＳｉＣ基板上におけるＧａＮ及びＡｌＧａＮのヘテロエピタキシャル成長が採用されてきた。ＧａＮと基板との格子不整合に対処すると共に、基板に対するエピタキシャル関係を維持するため、バッファー層ともいわれる薄い低温核生成層（ＡｌＮ又はＧａＮ）が通例使用される。
低温核生成層を有するサファイア基板の使用は、ＬＥＤ及び他のデバイスの製造にとっていくつかの重要な制約を有している。サファイアは電気絶縁体であり、電気接点をデバイス構造の上部及び下部（いわゆる縦型デバイス構造）ではなく上部及び側部に形成しなければならないので、ウェーハ上のスペースが無駄になる。さらに、サファイアはむしろ不良な熱伝導性を有するので、放熱が制限される。サファイアはＧａＮに対して大きい（１６％）格子不整合を有する結果、バッファー層を使用しても、非常に高いレベルの貫通転位（１０７〜１０１１ｃｍ−２）がデバイス構造中に生じる。熱膨張の不整合に原因するデバイス構造中の過度のひずみは、性能、デバイス歩留り及び信頼度の低下をもたらす。具体的には、これらの転位は非放射性再結合中心として作用することがあり、特定の用途では性能を制限することがある。例えば、近紫外の高出力ＬＥＤ及びＬＤでは発光効率を低下させ、ＬＤ及び他の高出力デバイスでは寿命を短縮することがある。核生成層の堆積は、プロセスのコスト及び複雑度も増加させる。サファイアは、ＧａＮに対する熱膨張率の不整合も大きい（４５％）ので、加工温度からの冷却時にはデバイス構造中に応力が発生し、亀裂を生じることなしに使用できるウェーハの最大寸法及びエピタキシャル層の厚さは限定される。レーザーキャビティを画成するため、レーザーダイオード構造物の端部にはファセットを設けなければならないが、ｃ軸方位サファイアの劈開は困難であるのでファセットを設けるには多大のコストを要する。
ＳｉＣ基板の使用はこれらの制約の一部を軽減するが、他の問題を導入する。ＧａＮに対する格子不整合はサファイアの場合より小さいが、非常に高い欠陥濃度がやはり発生し、低温核生成層の使用がやはり必要である。ＳｉＣはサファイアよりずっと高価でもある。低価格のＳｉＣは通例は部分的に不透明であり、基板に向かって能動領域から放出された光が透過されずに吸収されるので、ＬＥＤデバイスの効率を低下させる。ＬＥＤの若干の用途は紫外光の放出を伴うが、ＳｉＣのバンドギャップはサファイア又はＧａＮのバンドギャップより小さいので、この光は高品質の透明ＳｉＣ基板でも吸収されることがある。
上述のような品質上及び製造上の問題のため、光検出器用途での窒化ガリウムの使用は制限されていた。高性能の光検出器は、例えば、発電用タービンの燃焼器又は航空機エンジンでの温度を制御して、燃焼条件の連続的なリアルタイム最適化並びにエンジン効率及び信頼度の向上を可能にするために使用できる。光検出器は、民生用及び軍用を含め、広範囲の様々なセンサー用途でも使用できる。現行のヘテロエピタキシャル技術は商業的に実用可能なＧａＮを基材とするＬＥＤ及びＬＤの製造を可能にするが、現行の技術で製造できる光検出器は非常に高い欠陥レベルのために性能の点で限界に近い。
欠陥の存在はエピタキシャルに成長させた層に対して有害な効果を及ぼし、電子デバイスの性能を低下させると共に、欠陥の濃度及び／又は影響を低減させるために複雑で面倒な作製段階を必要とする。高品質のＧａＮ基板はこれらの問題を低減させる。かかる基板は半絶縁性ばかりでなく導電性にすることもできるので、縦型ＬＥＤ又はＬＤ構造物を作製できる。純粋なＧａＮの熱伝導率はサファイアの熱伝導率の５倍であり、熱の放散を向上させ、さらに高い出力レベルを可能にし、寿命を改善する。また、熱膨張不整合が存在しないので、大きい基板への拡大が容易であり、これはコストを削減する。貫通転位の濃度は３〜１０桁も低減し、これによって漏れ電流が減少し、デバイスの歩留り及びＩ−Ｖ特性の一貫性が向上し、特に高出力レベルでのデバイス寿命が延び、発光効率及び静電放電抵抗性も向上し得る。さらに、ＧａＮはサファイアより劈開がずっと容易であり、反応性イオンエッチングではなく単純な劈開でＬＤファセットを設けることができ、さらにコストを削減できる。高品質ＧａＮ基板上へのホモエピタキシャル光検出器の成長は、感度の向上、効率の上昇、漏れ電流（暗電流）の減少、及び降伏電界の上昇をもたらすであろう。ホモエピタキシャル光検出器の他の潜在的利益には、上昇した動作温度、良好な信頼度、良好なデバイスの均一性、向上した裏面接触能力、高い製造歩留り、長い寿命、ウェーハ利用の強化、波長選択性の向上、及び良好な製造可能性がある。
実質的な数の窒化ガリウム結晶成長方法が提唱されているが、これまての方法はなお改良の余地がある。
米国特許第５６３７５３１号及び同第６２７３９４８号は、液体ガリウム及びガリウム基合金を溶媒として使用すると共に、ＧａＮを熱力学的に安定な相として維持するため融液の上方に高圧の窒素を使用しながら、高圧高温で窒化ガリウム結晶を成長させるための方法を開示している。この方法は、Ｐｏｒｏｗｓｋｉ， “Ｎｅａｒ ｄｅｆｅｃｔ−ｆｒｅｅ ＧａＮ ｓｕｂｓｔｒａｔｅｓ”［ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊ． Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄ． Ｒｅｓｅａｒｃｈ ４Ｓ１， Ｇ１．３ （１９９９）］に記載されているように、約１０３〜１０５ｃｍ−２の転位密度を有する導電性ＧａＮ結晶、又は別法として約１０〜１０４ｃｍ−２の転位密度を有する半絶縁性ＧａＮ結晶を成長させることができる。
しかし、導電性結晶は５×１０１９ｃｍ−３程度の高いｎ型欠陥濃度を有している。これらの欠陥は、酸素不純物及び窒素空格子点からなると考えられる。その結果、結晶は比較的不透明であり、スペクトルの可視部の波長で約２００ｃｍ−１の吸収係数を有する。その結果、かかる結晶上に作製した発光ダイオード（ＬＥＤ）から放出された光の半分以下が基板で吸収される。これは、サファイア又は透明ＳｉＣ基板上に作製した通常のヘテロエピタキシャルＬＥＤに比べて大きな欠点をなす。さらに、溶融Ｇａ中で成長させた公称的に非ドープの結晶中における高いｎ型欠陥濃度は、格子定数を約０．０１〜０．０２％増大させ、これはその上に堆積した非ドープのエピタキシャルＧａＮ層中にひずみを生じる。加えて、この方法で形成した非ドープＧａＮ基板は、どちらかと言えば限られたキャリヤー移動度（約３０〜９０ｃｍ２／Ｖ−ｓ）を有し、これは高出力デバイスで制限的に作用することがある。
液体Ｇａ中で成長させたＧａＮ結晶の透明度及び転位密度は、成長媒質へのＭｇ又はＢｅの添加によって向上させることができるが、こうして製造した結晶は半絶縁性であり、室温で約１０５Ω−ｃｍを超える抵抗率を有する。かかる結晶は、一つの電気接点を基板自体に形成する縦型デバイスには適さない。これらの基板は、（ｉ）高温処理中にデバイス構造中に拡散する可能性があるＭｇ及びＯ原子の高い濃度（各々約１０１９ｃｍ−３）［Ｊ．Ｉ．Ｐａｎｋｏｖｅ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７４，４１６（１９９９）］並びに（ii）比較的不良な熱伝導性を含め、いくつかの追加の欠点を有する。例えば、二次元電子ガスによる輸送が起こるように設計されている高電子移動度トランジスター（ＨＥＭＴ）では、ドーパントが非ドープのＧａＮバッファー層中に拡散してキャリヤー移動度を低下させることがある。加えて、点欠陥の存在はバルクＧａＮ基板中にフォノンを散乱させて熱伝導性を低下させ、これはＧａＮを基材とするＨＥＭＴで理論性能レベルを達成するのに有害である。
Ｐｏｒｏｗｓｋｉらの方法は、約１０ｍｍの直径及び０．１〜０．２ｍｍの厚さを有する複数の小板状結晶を製造することを開示しており、まだよく理解されていない理由によって成長はこの時点で停止する。この方法でこれまでに成長した最大の結晶は、直径約２０ｍｍのものである。この方法が厚いボウル（５０ｍｍ以上の直径を有するＧａＮボウル及びウェーハを意味する）ではなく小板を製造するので、通常のウェーハ加工技術（スライシング、ポリッシング）に関連して規模の経済を達成することができず、基板は極めて高価なままである。
擬似バルク又はバルクＧａＮの成長のための最も成熟した技術は、水素化物／ハロゲン化物気相エピタキシー（ＨＶＰＥとしても知られる）である。最も広く適用されているアプローチでは、ＨＣｌが液体Ｇａと反応して気相ＧａＣｌを生成し、これが基板に輸送され、そこで注入されたＮＨ３と反応してＧａＮを生成する。通例、堆積はサファイア、シリコン、ヒ化ガリウム又はＬｉＧａＯ２のような非ＧａＮ基板上に行われる。ＨＶＰＥで成長させたフィルム中の転位密度は、最初は極めて高くて、ＧａＮのヘテロエピタキシーについては通例１０１０ｃｍ−２程度であるが、厚さ１００〜３００μｍのＧａＮを成長させた後には約１０７ｃｍ−２の値に低下する。例えば、Ｖａｕｄｏら［米国特許第６５９６０７９号］は、１０７ｃｍ−２未満の転位密度を有するＧａＮウェーハ又はボウルを作製するための方法を教示している。
ＨＶＰＥは、厚いフィルムでの欠陥レベルをさらに低下させることができるが、ウェーハ全体にわたる転位密度について１０４ｃｍ−２未満の値は報告されていない。通常はヘテロエピタキシャルに成長させたＧａＮ中に存在する貫通転位のかなりの部分を占める刃状転位は、任意の厚さのＧａＮフィルムの成長後にもいつまでも存続すると予想される。ＨＶＰＥで成長させた厚いボウルからＧａＮウェーハをスライスし、追加の成長用の種晶として使用しても、刃状転位はいつまでも存続すると予想される。Ｖａｕｄｏら［Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌｉｄｉ（ａ）１９４，４９４（２００２）］は、厚いＨＶＰＥフィルムの結晶粒の内部で１０４ｃｍ−２未満の転位密度を報告した。しかし、恐らくは主として刃状転位からなると思われる結晶粒間の転位密度はずっと高いと予想される。加えて、ＨＶＰＥウェーハには、基板とフィルムの間における熱膨張不整合に原因するひずみが存在する。このひずみは、基板及び成長後のフィルムの冷却後に弓そりを生じ、これが元の基板を除去した後にも残存する。
まだ理解されていない理由により、厚いＨＶＰＥ ＧａＮでは、バンドエッジに閾値を有する室温での光の吸収も放出も起こらない。透過分光法では、ＨＶＰＥ ＧａＮは３６６ｎｍ付近の予想カットオフからかなりシフトした３７０ｎｍ付近にカットオフを有する吸収を示す。同様に、室温でのフォトルミネセンスピークは予想よりかなり低いエネルギーである３．３５ｅＶに生じる。このような挙動は、光の一部が放出されずに基板で吸収されるので、紫外域で動作する発光デバイスの性能を損なう。シフトしたフォトルミネセンスピークは、デバイス性能を損なう可能性がある欠陥状態の存在を表している。
大面積で低転位密度のＧａＮを成長させるための他の広く適用されている方法は、エピタキシャル・ラテラル・オーバーグロース（ＥＬＯ又はＥＬＯＧ）、ラテラル・エピタキシャル・オーバーグロース（ＬＥＯ）、選択区域成長（ＳＡＧ）、逆ピラミッド状ピットを用いたエピタキシャル成長による転位の除去（ＤＥＥＰ）などと様々に呼ばれている。米国特許第６２９４４４０号は、かかる基板上のホモエピタキシャル発光レーザーダイオードを開示している。この方法の変法では、基板上において、位置同士がマスク、溝などで隔てられた一次元又は二次元配列の位置でヘテロエピタキシャル成長が開始される。成長位置の周期又はピッチは３〜１００μｍであり、通例は約１０〜２０μｍである。個別のＧａＮ微結晶が成長し、次いで合体する。次いで、合体したＧａＮ材料の上部にエピタキシャル成長が継続して厚いフィルム又は「インゴット」を生じる。通例、合体したＧａＮ材料上に形成される厚いＧａＮ層はＨＶＰＥで堆積される。
ＥＬＯ法は、特にマスク上方の領域での転位濃度を通例は約１０５〜１０７ｃｍ−２のレベルまで大幅に低下させることができる。しかし、ＥＬＯ基板上に作製した発光デバイスは、通例は約１０４μｍ２（１０−４ｃｍ２）以上の表面積を有し、なおも実質的な数の貫通転位を含んでいる。加えて、多くの著者がＥＬＯ構造物を単結晶と呼んでいるものの、ＥＬＯ ＧａＮ基板は真の単結晶ではない。各々の個別ＧａＮ微結晶は結晶粒をなしており、通例は結晶粒が合体した位置に低角粒界又は傾角粒界が存在している。低角粒界又は傾角粒界は一連の刃状転位となって現われ、ＧａＮ中に横ひずみを生じる。結晶学的傾きの大きさはマスキング及び成長条件の詳細に依存するが、一般には結晶粒の合体に伴って少なくとも低レベルの傾きが存在する。結晶学的傾きの多く又はほとんどは、単に熱膨張不整合の結果ではなく、成長中に直接生じる。傾角粒界間の離間距離は元のマスクの周期又はピッチに等しく、通例は約１０〜２０μｍである。その結果、デバイスが約１００μｍを超える横方向寸法を有する場合、特に約３００μｍを超える横方向寸法を有する場合、さらに約２０００μｍを超える横方向寸法を有する場合には、かかる基板上に形成されたデバイスもそれを貫通する傾角粒界を有する。基板又はデバイス中の傾角粒界は、透過電子顕微鏡検査、Ｘ線回折及びＸ線トポグラフィーを始めとする一連の分析技術で検出できる。
例えば傾角粒界の存在から生じる、ホモエピタキシャルＧａＮを基材とするデバイス中の残留応力又はひずみは、ＬＤ、高出力ＬＥＤ、高出力トランジスター又は他のデバイスの劣化を促進することがある。同様に、傾角粒界に付随する転位は、高出力発光ダイオード、レーザーダイオード及び電力用電子デバイスの寿命を短縮することがある。転位密度に対するレーザーダイオード寿命の依存性を示す、かかる挙動の例を図２４に示す。転位によるデバイス寿命の低下は、能動層中への不純物拡散を容易にすること、又は新しい転位の容易な発生から生じる可能性がある。転位は非放射性再結合中心として作用し、発光ダイオード及びレーザーダイオードの発光効率を低下させることがある。転位は逆バイアス電流の漏れを増加させ、ダイオード、トランジスター及び光検出器の性能を低下させることもある。明らかに、ＧａＮを基材とするデバイス中にただ一つの転位が存在するだけでも、その性能及び／又は寿命を低下させることがある。
傾角粒界構造及び横ひずみは、インゴット全体にわたって存続し、したがってこのインゴットからスライスした各基板中にも存続する。換言すれば、かかるインゴットからスライスしたいかなる基板も、傾角粒界及び横ひずみを含まない真の単結晶でない。加えて、ＧａＮ基板は、「標準的な」ＨＶＰＥ ＧａＮと同じく、室温でのＵＶ吸収及びフォトルミネセンスについての欠陥を受け易い。
ＧａＮの結晶成長のための他の方法は、溶媒として超臨界アンモニアを使用することを必要とする。超臨界アンモニア中での非常に小さいＧａＮ結晶の成長については、特にＫｏｌｉｓ他の１）“Ｍａｔｅｒｉａｌｓ Ｃｈｅｍｉｓｔｒｙ ａｎｄ Ｂｕｌｋ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ｏｆ Ｇｒｏｕｐ ＩＩＩ Ｎｉｔｒｉｄｅｓ ｉｎ Ｓｕｐｅｒｃｒｉｔｉｃａｌ Ａｍｍｏｎｉａ”， Ｍａｔｅｒ． Ｒｅｓ． Ｓｏｃ． Ｓｙｍｐ． Ｐｒｏｃ． ４９５， ３６７（１９９８）］、２）“Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ｏｆ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ ｉｎ Ｓｕｐｅｒｃｒｉｔｉｃａｌ Ａｍｍｏｎｉａ”， Ｊ． Ｃｒｙｓｔ． Ｇｒｏｗｔｈ ２２２， ４３１（２００１）、３）“Ｓｙｎｃｈｒｏｔｒｏｎ ｗｈｉｔｅ ｂｅａｍ ｔｏｐｏｇｒａｐｈｙ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｔｒａｎｓｐｏｒｔ ｇｒｏｗｎ ＡｌＮ ａｎｄ ａｍｍｏｎｏｔｈｅｒｍａｌ ＧａＮ”， Ｊ． Ｃｒｙｓｔ． Ｇｒｏｗｔｈ ２４６， ２７１（２００２）、並びにＤｗｉｌｉｎｓｋｉ他の１）“ＡＭＭＯＮＯ Ｍｅｔｈｏｄ ｏｆ ＧａＮ ａｎｄ ＡｌＮ Ｐｒｏｄｕｃｔｉｏｎ”， Ｄｉａｍｏｎｄ Ｒｅｌａｔ． Ｍａｔｅｒ． ７， １３４８（１９９８）、２）“ＡＭＭＯＮＯ Ｍｅｔｈｏｄ ｏｆ ＢＮ， ＡｌＮ， ａｎｄ ＧａＮ Ｓｙｎｔｈｅｓｉｓ ａｎｄ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ”， ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊ． Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒｅｓ． ３， ａｒｔｉｃｌｅ ２５（１９９７）、３）“Ｏｎ ＧａＮ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ｂｙ Ａｍｍｏｎｏｔｈｅｒｍａｌ Ｍｅｔｈｏｄ” Ａｃｔａ Ｐｈｙｓ． Ｐｏｌ． Ａ ９０， ７６３（１９９６）、及び４）“ＧａＮ Ｓｙｎｔｈｅｓｉｓ ｂｙ Ａｍｍｏｎｏｔｈｅｒｍａｌ Ｍｅｔｈｏｄ” Ａｃｔａ Ｐｈｙｓ． Ｐｏｌｏｎｉｃａ Ａ ８８，８３３（１９９５）に開示されている。
これら先行技術の方法は、一般にアンモノ塩基性化学を使用しており、Ａ、ＡＮＨ２又はＡＸ（式中、Ａはアルカリ金属原子であり、Ｘはハロゲン化物イオンである。）の１種以上から選択される鉱化剤の添加を伴う。ＮＨ３の存在下では、アルカリ金属原子Ａは一般に反応してＡＮＨ２＋１／２Ｈ２を生成し、したがってやはり塩基性と見なされる。しかし、従前、転位密度が約１０６ｃｍ−２を超える比較的品質の悪い小さな結晶又はｍｍ大の結晶しか報告されていない。加えて、これらの著者は種晶上への成長を最適化するために温度勾配プロフィルを使用することを開示していない。
さらに最近に至り、Ｄｗｉｌｉｎｓｋｉらは、米国特許公開第２００２／０１８９５３１Ａ１号及び同第２００２／０１９２５０７Ａ１号並びにＰＣＴ特許出願国際公開第ＷＯ０３／０３５９４５号中で、複合温度勾配プロフィルの使用を伴うＧａＮ成長のための改良アンモノ塩基性方法を開示している。これらのＤｗｉｌｉｎｓｋｉらの参考文献は、１０４〜１０８ｃｍ−２の範囲内又はそれ以下の転位密度を開示している。示されたただ一つの例では、ＨＶＰＥ種晶上の厚さ約２００〜３００μｍの層で６×１０４ｃｍ−２の転位密度が報告されている。本発明者らは、成長層の控えめな厚さ及びＨＶＰＥ種晶での典型的な転位密度（約１０７ｃｍ−２）に基づけば、この値は実際の転位密度を過小評価していると考えている。さらに、Ｄｗｉｌｉｎｓｋｉらの文献には、ＧａＮ結晶からの傾角粒界の排除に関する教示がない。不可避的に傾角粒界を含むＨＶＰＥ種晶の使用のため、ＤｗｉｌｉｎｓｋｉらのＧａＮ結晶には傾角粒界が予想される。さらに、Ｄｗｉｌｉｎｓｋｉらは反応器へのガリウム又はアルカリ金属の添加を教示している。かかる添加はアンモニアとの化学反応で水素を生成するが、これは水素が圧力容器の壁体を脆化する傾向を有すると共にＧａＮに対して有効な溶媒でないので望ましくない。Ｄｗｉｌｉｎｓｋｉらの参考文献は、最高１０ｋｂａｒの圧力の使用を教示しているが、かかる圧力を達成するための有効な方法を提供していない。即ち、これらの参考文献は圧力容器としてオートクレーブを使用することを教示しているが、オートクレーブが安全に達成し得る最高圧力は５ｋｂａｒにすぎないからである。最後に、Ｄｗｉｌｉｎｓｋｉらは通常のＭＯＣＶＤで達成されるものとほとんど違わない非常に遅い速度（約０．２〜３μｍ／時）を報告しており、したがってこの方法の経済的実行可能性について大きな疑問を提起する。
フランス特許第ＦＲ２７９６６５７号（Ｄｅｍａｚｅａｕら）は、５〜６ｋｂａｒの限界最高圧力を有する、当技術分野で公知のＴｕｔｔｌｅ型コールドシール圧力容器を使用しながら、０．０５〜２０ｋｂａｒの圧力、１００〜６００℃の温度、及び１０〜１００℃の温度勾配下にある超臨界アンモニア又はヒドラジン中でＧａＮを成長させるための方法を開示している。Ｊａｃｏｂｓ及びＳｃｈｍｉｄｔ著，“Ｈｉｇｈ Ｐｒｅｓｓｕｒｅ Ａｍｍｏｎｏｌｙｓｉｓ ｉｎ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｈｅｍｉｓｔｒｙ”， Ｃｕｒｒ． Ｔｏｐｉｃｓ Ｍａｔｅｒ． Ｓｃｉ． ８， Ｋａｌｄｉｓ編（Ｎｏｒｔｈ−Ｈｏｌｌａｎｄ， １９８２）に記載されているように、ＮＨ３を用いて作業する場合、標準的な圧力容器は約５〜６ｋｂａｒの圧力に限定され、これは最高温度、反応速度及び（恐らくは）結晶の品質を制限する。したがって、Ｄｅｍａｚｅａｕは高い圧力範囲に到達し得る方法を開示しておらず、１ｍｍより大きいサイズのＧａＮ結晶を実証していない。
米国特許第６３９８８６７号（Ｄ’Ｅｖｅｌｙｎら）は、５ｋｂａｒを超える圧力、５５０℃を超える温度、及び５〜３００℃の温度勾配下にある超臨界流体中でのＧａＮの温度勾配再結晶のための方法を開示している。種晶上への成長を最適化するための温度勾配プロフィルの使用は開示されておらず、１０４ｃｍ−２未満の転位密度の実証も開示されていない。
すべての公知方法で成長させた窒化ガリウムは、結晶及びその上に形成したデバイスの性質を低下させることがある自然欠陥を含んでいる。普通に生じる自然欠陥の１つはＧａ空格子点であり、これはｎ型ＧａＮ中ではドナーを補償する深部三重アクセプターとして作用する。原則として、水素はガリウム空格子点に結合し、１〜４の周囲Ｎ原子のダングリングボンドを封鎖して（ＶＧａＨ、ＶＧａＨ２、ＶＧａＨ３及びＶＧａＨ４と表示される）Ｎ−Ｈ結合を形成し得る。Ｇａ空格子点に付随するＮ−Ｈ結合は、３１００〜３５００ｃｍ−１の振動周波数を有すると共に、極めて安定であると予測されている［Ｃ．Ｖａｎ ｄｅ Ｗａｌｌｅ，Ｐｈｙｓ．Ｒｅｖ．Ｂ ５６，Ｒ１００２０（１９９７）］。しかし、公知のＧａＮ結晶成長方法は、水素化でＧａＮ空格子点をパッシベートするための手段を提供しない。例えば、ＨＶＰＥで成長させた厚さ３００〜４００μｍのＧａＮ試料に関する赤外透過分光分析は、別の欠陥に関連する２８５０ｃｍ−１及び２９１５ｃｍ−１付近の弱い吸収ピークを示したが、水素化Ｇａ空格子点に帰属し得る３１００〜３５００ｃｍ−１の吸収ピークは観察されなかった。
従前、ＧａＮ基板上にホモエピタキシャルＬＥＤ又はＬＤデバイスを形成することに関して若干の限られた研究が行われていた。Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ中に書いた文書で、Ｐｅｌｚｍａｎｎらは、ホモエピタキシャルホモ接合型ＧａＮ ＬＥＤがサファイア基板上の類似デバイスに比べて２倍の発光強度を示すことを報告した。しかし、ホモ接合型ＧａＮ ＬＥＤは、当技術分野で公知の通り、ＩｎＧａＮ／ＧａＮヘテロ接合型ＬＥＤよりずっと低い発光強度を有している。したがって、Ｐｅｌｚｍａｎｎらによって実証されたデバイスは、通常のヘテロエピタキシャルＬＥＤに比べていかなる性能上の利点も与えない。
Ｋａｍｐらは、ＧａＮ結晶上に成長させたホモエピタキシャルＬＥＤの形成方法を開発した。ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊｏｕｒｎａｌ ｏｆ Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒｅｓｅａｒｃｈ中に報告されたこの研究は、ＬＥＤ形成に先立ってＧａＮ結晶を研磨する方法として化学的支援イオンビームエッチングを適用することに焦点を合わせたものである。
Ｇｒｚｅｇｏｒｙら及びＰｒｙｓｔａｗｋｏらは、バルクＧａＮ基板上でのパルス動作青色ＬＤの作製を報告している。Ｋａｍｐらによって記載されたホモエピタキシャルＧａＮを基材とするＬＥＤ並びにＧｒｚｅｇｏｒｙら及びＰｒｙｓｔａｗｋｏらによって記載されたＬＤは、複数の重要な制約を受けている。例えば、スペクトルの可視部中の７００ｎｍ（赤色）〜４６５ｎｍ（青色）の波長で約２００ｃｍ−１の吸光係数を有するこれらの基板が比較的不透明である結果、ＬＥＤから放出された光の半分までは基板で吸収される。これは、サファイア又は透明ＳｉＣ基板上に作製した通常のヘテロエピタキシャルＬＥＤに比べて大きな不利益となる。加えて、Ｋａｍｐら、Ｇｒｚｅｇｏｒｙら及びＰｒｙｓｔａｗｋｏらによって使用された基板は、約１０３〜１０５ｃｍ−２の転位密度を有している。この値は、ヘテロエピタキシャルＬＥＤでの対応する値（約１０７〜１０１０ｃｍ−２）より低いが、それでも大面積のデバイスには転位が存在する。さらに、溶融Ｇａ中で成長させた非ドープ結晶中の高いｎ型欠陥濃度は、格子定数を約０．０１〜０．０２％増大させ、これがその上に堆積された非ドープのエピタキシャルＧａＮ層中にひずみを生じる。加えて、Ｋａｍｐら、Ｇｒｚｅｇｏｒｙら及びＰｒｙｓｔａｗｋｏらによって使用された非ドープのＧａＮ基板は、どちらかと言えば限られたキャリヤー移動度（約３０〜９０ｃｍ２／Ｖ−ｓ）を有しており、これが高出力デバイスで限定要因となりかねない。
米国特許第５７７０８８７号及び同第５８１０９２５号は、ＧａＮ擬似基板上に二重ヘテロ構造のＬＥＤを成長させることを教示している。これらの擬似基板は、ＧａＮ単結晶ではなくＧａＮ／ＺｎＯ多層からなる。ＺｎＯは結晶成長プロセス全体を通じてバッファー層として役立ち、したがってこのプロセスはＺｎＯ層の形成及び後の除去のために余分の段階を必要とする。参考文献には、この方法で達成できる転位密度は開示されていない。
ＥＬＯ技術の不使用又は使用を伴うＨＶＰＥで成長させたＧａＮ基板上のホモエピタキシャルＬＥＤ、レーザーダイオード及び光検出器が、Ｆｌｙｎｎら［米国特許第６４４７６０４号］、Ｙａｓａｎら［Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８１，２１５１（２００２）］及びＴｓｕｄａら［米国特許第６２９４４４０号］によって開示されている。しかし、これらのデバイスは、約１０５〜１０８ｃｍ−２の転位密度及び傾角粒界の存在を含め、上述の欠点を有している。
ホモエピタキシャルＧａＮを基材とする電子デバイスのデザインに関しては、これまでに１種以上のデザイン（具体的にはＨＥＭＴ）が報告されている。Ｋｈａｎら［Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７６，３８０７（２０００）］は、１３００〜１５００℃の温度及び１５〜２０ｋｂａｒのＮ２圧力下にある液体Ｍｇ／Ｇａ合金中て成長させたバルクＧａＮ基板上でのＡｌＧａＮ／ＧａＮ ＨＥＭＴの作製を開示している。しかし、これらの基板は、（ｉ）高温加工中にデバイス構造中に拡散する可能性のあるＭｇ及びＯ原子の高い濃度（各々約１０１９ｃｍ−３）並びに（ii）比較的不良な熱伝導性を含め、いくつかの欠点を有している。加えて、基板の抵抗率（約１０５Ω−ｃｍ）はＨＥＭＴ用として望ましくないほどに低く、デバイスの周波数応答を低下させると共に、ＧａＮバッファー層中の残留電荷及びＤＣ−ＲＦドレイン電流のばらつきを生じることがある。事実、Ｋｈａｎらによって報告されたホモエピタキシャルＨＥＭＴは、ＳｉＣ上に作製された同様なデバイスよりわずかに劣った性能を実際に有していた。
本発明者らは、上述の問題を解消するため、傾角粒界を含まないと共に１０４ｃｍ−２未満の転位密度を有する高品質ＧａＮ基板であって、その上にホモエピタキシャルＬＥＤ、ＬＤ、光検出器又は電子デバイスを形成するために役立つＧａＮ基板の形成方法を開発した。本発明の一実施形態では、本発明者らは意外にも、種晶上への成長を最適化するための温度勾配プロフィルを使用することで、１ｍｍを超えるサイズ及び１０４ｃｍ−２未満の転位密度を有するＧａＮ結晶が得られることを発見した。
米国特許第５６３７５３１号明細書 米国特許第６２７３９４８号明細書 米国特許第６５９６０７９号明細書 米国特許第６２９４４４０号明細書 米国特許公開第２００２／０１８９５３１Ａ１号明細書 米国特許公開第２００２／０１９２５０７Ａ１号明細書 国際公開第ＷＯ０３／０３５９４５号パンフレット フランス特許第ＦＲ２７９６６５７号明細書 米国特許第６３９８８６７号明細書 米国特許第５７７０８８７号明細書 米国特許第５８１０９２５号明細書 米国特許第６４４７６０４号明細書 米国特許第６２９４４４０号明細書 Ｐｏｒｏｗｓｋｉ，ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄ．Ｒｅｓｅａｒｃｈ ４Ｓ１，Ｇ１．３（１９９９） Ｊ．Ｉ．Ｐａｎｋｏｖｅ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７４，４１６（１９９９） Ｖａｕｄｏ ｅｔ ａｌ．，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌｉｄｉ（ａ）１９４，４９４（２００２） Ｋｏｌｉｓ ｅｔ ａｌ．，Ｍａｔｅｒ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．４９５，３６７（１９９８） Ｋｏｌｉｓ ｅｔ ａｌ．，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ ２２２，４３１（２００１） Ｋｏｌｉｓ ｅｔ ａｌ．，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ ２４６，２７１（２００２） Ｄｗｉｌｉｎｓｋｉ ｅｔ ａｌ．，Ｄｉａｍｏｎｄ Ｒｅｌａｔ．Ｍａｔｅｒ．７，１３４８（１９９８） Ｄｗｉｌｉｎｓｋｉ ｅｔ ａｌ．，ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒｅｓ．３，ａｒｔｉｃｌｅ ２５（１９９７） Ｄｗｉｌｉｎｓｋｉ ｅｔ ａｌ．，Ａｃｔａ Ｐｈｙｓ．Ｐｏｌ．Ａ ９０，７６３（１９９６） Ｄｗｉｌｉｎｓｋｉ ｅｔ ａｌ．，Ａｃｔａ Ｐｈｙｓ．Ｐｏｌｏｎｉｃａ Ａ ８８，８３３（１９９５） Ｊａｃｏｂｓ ａｎｄ Ｓｃｈｍｉｄｔ，Ｃｕｒｒ．Ｔｏｐｉｃｓ Ｍａｔｅｒ．Ｓｃｉ．８，Ｅ Ｋａｌｄｉｓ編（Ｎｏｒｔｈ−Ｈｏｌｌａｎｄ，１９８２） Ｃ．Ｖａｎ ｄｅ Ｗａｌｌｅ，Ｐｈｙｓ．Ｒｅｖ．Ｂ ５６，Ｒ１００２０（１９９７） Ｐｅｌｚｍａｎｎ ｅｔ ａｌ．，Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ Ｋａｍｐ ｅｔ ａｌ．，ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊｏｕｒｎａｌ ｏｆ Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒｅｓｅａｒｃｈ Ｙａｓａｎ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８１，２１５１（２００２） Ｋｈａｎ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７６，３８０７（２０００）
本発明の一態様では、約２ｍｍ以上の直径、約１０４ｃｍ−１未満の転位密度を有し、傾角粒界が実質的に存在せず、酸素不純物レベルが１０１９ｃｍ−３未満のＧａＮ単結晶が提供される。
本発明の別の態様では、約２ｍｍ以上の直径、傾角粒界が実質的に存在せず、酸素不純物レベルが１０１９ｃｍ−３未満のＧａＮ単結晶であって、３００Ｋの結晶温度で約３．３８〜約３．４１ｅＶの光子エネルギーにピークを示すフォトルミネセンススペクトルを有するＧａＮ単結晶が提供される。一実施形態では、結晶は、単位厚さ当たりの吸光度が約０．０１ｃｍ−１を超える赤外吸収ピークを３１７５ｃｍ−１付近に生じる形態で水素を含む。
本発明の一態様では、（ａ）チャンバーの第一の領域に核生成中心を供給する段階と、（ｂ）チャンバーの第二の領域にＧａＮ原料物質を供給する段階と、（ｃ）チャンバー内にＧａＮ溶媒を供給する段階と、（ｄ）チャンバーを加圧する段階と、（ｅ）チャンバーの第一の領域で溶媒が過飽和となり、核生成中心とＧａＮ原料物質の間に第一の温度勾配が存在して核生成中心でＧａＮ結晶が成長するような第一の温度分布を生成して保持する段階と、（ｆ）チャンバーの第一の領域で溶媒が過飽和となり、核生成中心とＧａＮ原料物質の間に第二の温度勾配が存在して核生成中心でＧａＮ結晶が成長するような第二の温度分布をチャンバー内に生成する段階とを含んでなる方法であって、第二の温度勾配は第一の温度勾配より大きく、第二の温度分布に対する結晶成長速度は第一の温度分布に対するものより大きい、方法が提供される。
本発明の別の態様では、ＧａＮ単結晶を形成する方法が提供される。この方法は、（ａ）第一の端部を有するチャンバーの第一の領域に核生成中心を供給する段階と、（ｂ）第二の端部を有するチャンバーの第二の領域にＧａＮ原料物質を供給する段階と、（ｃ）チャンバー内にＧａＮ溶媒を供給する段階と、（ｄ）チャンバーを５〜８０ｋｂａｒの圧力に加圧する段階と、（ｅ）チャンバーの第一の領域で溶媒が過飽和となり、第一の端部と第二の端部の間に第一の温度勾配が存在して核生成中心でＧａＮ結晶が成長するような、約５５０〜約１２００℃の平均温度を有する第一の温度分布を生成して保持する段階と、（ｆ）チャンバーの第一の領域で溶媒が過飽和となり、第一の端部と第二の端部の間に第二の温度勾配が存在して核生成中心でＧａＮ結晶が成長するような、約５５０〜約１２００℃の平均温度を有する第二の温度分布をチャンバー内に生成する段階とを含んでなり、第二の温度勾配は第一の温度勾配より大きく、第二の温度分布に対する結晶成長速度は第一の温度分布に対するものより大きい。
本発明の別の態様では、ＧａＮ単結晶を形成する方法が提供される。この方法は、（ａ）第一の端部を有するチャンバーの第一の領域に核生成中心を供給する段階と、（ｂ）第二の端部を有するチャンバーの第二の領域にＧａＮ原料物質を供給する段階と、（ｃ）チャンバー内にＧａＮ溶媒を供給する段階と、（ｄ）チャンバーを加圧する段階と、（ｅ）第一の端部と第二の端部の間に第一の温度勾配が存在するような第一の温度分布を生成して保持する段階と、（ｆ）チャンバーの第一の領域で溶媒が過飽和となり、第一の端部と第二の端部の間に第二の温度勾配が存在して核生成中心でＧａＮ結晶が成長するような第二の温度分布をチャンバー内に生成する段階とを含んでなり、第一の温度分布はゼロであるか又は第二の温度勾配と反対の符号を有する。
本発明の一態様では、ホモエピタキシャル窒化ガリウムを基材とする電子デバイスが提供される。このデバイスは、窒化ガリウムからなる単結晶基板上に配設された１以上のエピタキシャル半導体層を含んでなり、基板は約１０４／ｃｍ２未満の転位密度を有すると共に傾角粒界を含まず、１以上のエピタキシャル半導体層はトランジスター、整流器、サイリスター及びカスコードスイッチのいずれかをなす電子デバイス中に含まれている。
本発明の別の態様では、電子デバイスを形成する方法であって、約１０４／ｃｍ２未満の転位密度を有し、傾角粒界が実質的に存在せず、酸素不純物レベルが１０１９ｃｍ−３未満の窒化ガリウムからなる単結晶基板を用意する段階と、基板上に１以上の半導体層を形成する段階とを含んでなり、電子デバイスがトランジスター、整流器、サイリスター及びカスコードスイッチのいずれかである、方法が提供される。
本発明の別の例示的な実施形態では、発光ダイオード（「ＬＥＤ」）が提供される。このＬＥＤは、１０４／ｃｍ２未満の転位密度を有し、傾角粒界が実質的に存在せず、酸素不純物レベルが１０１９ｃｍ−３未満のＧａＮからなる基板上に配設された発光半導体能動領域を含んでなる。
本発明のさらに別の実施形態では、発光デバイスの製造方法であって、低温バッファー層の不存在下でＧａＮからなる基板上に第III族半導体能動領域を配設することを含んでなる方法が記載される。
本発明のさらに別の実施形態では、ホモエピタキシャル発光ダイオードが提供される。このホモエピタキシャル発光ダイオードは、ｎ型電極と、ｎ−ＧａＮ基板と、任意には１以上のｎ−ＧａＮ又はｎ−ＡｌｕＩｎｖＧａ１−ｕ−ｖＮクラッド層、ＡｌｗＩｎｘＧａ１−ｗ−ｘＮ能動層、１以上のｐ−ＡｌｙＩｎｚＧａ１−ｙ−ｚＮクラッド層又はｐ−ＧａＮクラッド層と、ｐ型電極とを含んでなり（式中、０≦ｕ，ｖ，ｗ，ｘ，ｙ，ｚ≦１、０≦ｕ＋ｖ，ｗ＋ｘ，ｙ＋ｚ≦１）、能動層のバンドギャップはクラッド層のバンドギャップより小さい。
本発明の追加の例示的な実施形態では、ホモエピタキシャルレーザーダイオードは、ｎ型電極と、ｎ−ＧａＮ基板と、１以上のｎ−ＧａＮ又はｎ−ＡｌａＩｎｂＧａ１−ａ−ｂＮクラッド層と、任意には１以上のｎ−ＡｌｃＩｎｄＧａ１−ｃ−ｄＮ光ガイド層と、ＡｌｅＩｎｆＧａ１−ｅ−ｆＮ／ＡｌｇＩｎｈＧａ１−ｇ−ｈＮ多重量子井戸と、任意にはｐ−ＡｌｉＩｎｊＧａ１−ｉ−ｊＮブロッキング層と、任意には１以上のｐ−ＡｌｋＩｎｌＧａ１−ｋ−ｌＮ光ガイド層と、１以上のｐ−ＡｌｍＩｎｎＧａ１−ｍ−ｎＮクラッド層と、任意にはｐ−ＡｌｏＩｎｐＧａ１−ｏ−ｐＮ接触層と、ｐ型電極とを含んでなり（式中、０≦ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉ，ｊ，ｋ，ｌ，ｍ，ｎ，ｏ，ｐ≦１、０≦ａ＋ｂ，ｃ＋ｄ，ｅ＋ｆ，ｇ＋ｈ，ｉ＋ｊ，ｋ＋ｌ，ｍ＋ｎ，ｏ＋ｐ≦１）、多重量子井戸能動層のバンドギャップは光ガイド層のバンドギャップより小さく、後者はクラッド層のバンドギャップより小さく、後者はｐ型ブロッキング層のバンドギャップより小さい。次いで、堆積した層に垂直な方向に側壁及び平行ファセットが設けられる。
本発明の別の例示的な実施形態では、ホモエピタキシャル光検出器が提供される。本発明の光検出器は、１０４／ｃｍ２未満の転位密度を有すると共に傾角粒界を含まない窒化ガリウム基板と、基板上に配設された１以上の能動層と、能動層及び（若干の実施形態では）基板に取り付けられた導電性接点構造物とを含んでいる。本発明の一実施形態では、光検出器は窒化ガリウム基板上に絶縁性能動層が配設された金属−半導体−金属（ＭＳＭ）型構造を有しており、導電性接点構造物は半絶縁性能動層に接続された櫛形のショットキー型（即ち、整流性）金属接点のパターン化アレイである。
本発明の別の実施形態は、Ｐ−ｉ−Ｎ構造を有する光検出器である。この光検出器は、ｎ型ドープ窒化ガリウム基板又は基板上に配設されたｎ型ドープ能動層と、絶縁性能動層と、ｐ型ドープ能動層とを含んでいる。この実施形態では、導電性接点構造物はｐ型能動層に接続された１以上のオーム型接点と基板に接続されたオーム接点とからなる。
本発明の光検出器は、ショットキー障壁構造物である第三の実施形態も包含している。この場合には、窒化ガリウム基板上に絶縁性能動層が堆積され、導電性接点構造物は絶縁性能動層に接続された１以上のショットキー型接点と基板に接続されたオーム接点とからなる。
本発明の追加の態様は、光検出器を提供することである。この光検出器は、単結晶窒化ガリウムウェーハからなり約１０４ｃｍ−２未満の転位密度を有する窒化ガリウム基板と、窒化ガリウム基板上に配設された、Ｇａ１−ｘ−ｙＡｌｘＩｎｙＮ（式中、０≦ｘ，ｙ≦１及び０≦ｘ＋ｙ≦１）からなる１以上の能動層と、窒化ガリウム基板及び能動層の１以上に取り付けられた１以上の導電性接点構造物とを含んでなる。
本発明の追加の態様は、１０４／ｃｍ２未満の転位密度を有し、傾角粒界が実質的に存在せず、酸素不純物レベルが１０１９ｃｍ−３未満の窒化ガリウム基板と、窒化ガリウム基板上に配設された１以上の能動層と、窒化ガリウム基板及び能動層の１以上に取り付けられた１以上の導電性接点構造物とを含んでなる光検出器を製造する方法を提供することである。この方法は、窒化ガリウム基板を用意する段階と、窒化ガリウム基板上に１以上の能動層を堆積する段階と、１以上の能動層及び窒化ガリウム基板の１以上に１以上の導電性接続構造物を取り付ける段階とを含んでなる。
本発明の上記その他の態様、利点及び顕著な特徴は、以下の詳しい説明、添付の図面及び特許請求の範囲から明らかとなろう。
図面の簡単な説明
図１は、本発明の好ましい実施形態に係るＨＥＭＴデバイスの略図である。
図２は、本発明の別の好ましい実施形態に係るＨＥＭＴデバイスの略図である。
図３は、本発明の別の好ましい実施形態に係るＨＥＭＴデバイスの略図である。
図４は、本発明の別の好ましい実施形態に係るＭＥＳＦＥＴデバイスの略図である。
図５は、本発明の別の好ましい実施形態に係るＭＯＳＦＥＴ又はＭＩＳＦＥＴデバイスの略図である。
図６は、本発明の別の好ましい実施形態に係るＨＢＴデバイスの略図である。
図７は、本発明の別の好ましい実施形態に係るＢＪＴデバイスの略図である。
図８は、本発明の別の好ましい実施形態に係るショットキー整流器デバイスの略図である。
図９は、本発明の別の好ましい実施形態に係るｐ−ｉ−ｎ整流器デバイスの略図である。
図１０は、本発明の別の好ましい実施形態に係るサイリスターデバイスの略図である。
図１１は、本発明の別の好ましい実施形態に係るＵＭＯＳＦＥＴ／ＵＮＩＳＦＥＴデバイスの略図である。
図１２は、本発明の別の好ましい実施形態に係るＤＭＯＳＦＥＴ／ＤＮＩＳＦＥＴデバイスの略図である。
図１３は、本発明の別の好ましい実施形態に係る電力用絶縁ゲートバイポーラートランジスター（電力用ＩＧＢＴ）デバイスの略図である。
図１４は、本発明の別の好ましい実施形態に係る電力用縦型ＪＦＥＴデバイスの略図である。
図１５は、本発明の別の好ましい実施形態に係るカスコード構成を実現する可能な方法を略示している。
図１６は、本発明の別の好ましい実施形態に係る縦型ＪＦＥＴと同じ基板上に低電圧ＧａＮ常時オフＦＥＴを集積したカスコード構成に対する集積アプローチの略図である。
図１７は、本発明の別の好ましい実施形態に係るＨＥＭＴアレイの一例を示す略図である。
図１８は、本発明を代表する縦型ホモエピタキシャル発光ダイオードデバイスの構造の詳細略図である。
図１９は、本発明を代表する横方向ホモエピタキシャル発光ダイオードデバイスの構造の詳細略図である。
図２０は、本発明を代表するホモエピタキシャルレーザーダイオードデバイスの構造の詳細略図である。
図２１は、本発明の好ましい実施形態に従ってＧａＮ単結晶を製造するために使用するカプセルの略断面図である。
図２２は、本発明の好ましい実施形態に従ってＧａＮ単結晶を形成するために使用する圧力容器の略断面図である。
図２３は、本発明の好ましい実施形態に係るＧａＮ結晶の一連のフォトルミネセンススペクトルである。
図２４は、転位密度に対するレーザーダイオード寿命の依存性を示している。
図２５は、先行技術に係る光検出器の略図である。
図２６は、本発明の一実施形態に係る光検出器の略図である。
図２７は、本発明の別の実施形態に係る光検出器の略図である。
図２８は、本発明の別の実施形態に係る光検出器の略図である。
図２９は、本発明の一実施形態に係る方法段階を示すフローチャートである。
図３０は、転位を含むｃ方位の種晶上に成長させたバルクＧａＮ中での転位の発生の略図である。
図３１は、傾角粒界を含むｃ方位の種晶上に成長させたバルクＧａＮ中での傾角粒界の発生の略図である。
本発明者らは、ＧａＮが意外にも超臨界アンモニア及び他の超臨界ＧａＮ溶媒中で容易に核生成する結果、再結晶によって一つの大きい結晶ではなく多くの小さい結晶が生成することを見出した。先行技術で知られた方法で小さい高品質ＧａＮ結晶を成長させることはできたが、これらの方法では１０４ｃｍ−２未満の転位密度を有する２ｍｍより大きい高品質結晶は成長しなかった。本発明者らは、種晶を取り付けるための改良方法と共に、適当な温度勾配を含む改良温度プロフィルを使用する方法が、これらの制約を解消できることを見出した。
本発明者らはさらに、本発明の高品質ＧａＮ結晶を用いるホモエピタキシャル発光デバイス及びそのデバイスの形成方法も開示した。一実施形態では、かかるデバイスはＧａＮ基板上に成長させたＧａＮを基材とするＬＥＤ又はＬＤである。本明細書中では、能動層及びクラッド層の組成（ＡｌＩｎＧａＮ）及び格子定数は基板（ＧａＮ）のものと同一ではないものの、かかるＬＥＤ又はＬＤデバイスはホモエピタキシャルといわれる。その理由は、能動層及びクラッド層の格子定数は通例はＧａＮの格子定数に近似しており、基礎となる化学組成（第III族窒化物）も非常に類似していることにある。
ホモエピタキシャルＧａＮを基材とする電子デバイスの構造は、単結晶ＧａＮ基板上に複数のＧａＮを基材とする半導体層をエピタキシャル成長させることで形成される。かくしてこの用途では、ホモエピタキシャルＧａＮを基材とする電子デバイスは、ＧａＮ基板及び基板上に形成された１以上のＧａＮを基材とする半導体層を有する電子デバイスである。１以上のＧａＮを基材とする半導体層は、Ｇａ１−ｘ−ｙＡｌｘＩｎｙＮ１−ｚ−ｗＰｚＡｓｗ（式中、０≦ｘ，ｙ，ｚ，ｗ≦１、０≦ｘ＋ｙ≦１及び０≦ｚ＋ｗ≦１）からなる。別の実施形態では、１以上のＧａＮを基材とする半導体層は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ≦１、０≦ｙ≦１及び０≦ｘ＋ｙ≦１）からなる。ＧａＮを基材とする半導体に加え、ホモエピタキシャルＧａＮを基材とする電子デバイスは、ＡｌＮ層又はＡｌｘＩｎ１−ｘＮ層（式中、０≦ｘ≦１）のような、ＧａＮを基材としない他のエピタキシャル層を有していてもよい。トランジスター、整流器又はサイリスターのような、窒化ガリウムを基材とする電子デバイスは、低い転位密度及び低い外来不純物濃度を有する高品質の単結晶窒化ガリウム基板上に直接にホモエピタキシャル成長させる。
基板製造プロセス
本発明の実施形態では、高品質の単結晶を合成し、単一の核から直径２ｍｍ以上のサイズに成長させることができる。単結晶は、ｎ型で、導電性で、光学的に透明で、横ひずみ及び傾角粒界を含まず、約１０４ｃｍ−２未満の転位密度を有するものでもよい。一実施形態では、転位密度は約１０３ｃｍ−２未満である。別の実施形態では、転位密度は約１００ｃｍ−２未満である。一実施形態では単結晶はｐ型であり、別の実施形態では半絶縁性である。別の実施形態では、単結晶は磁性を有する。さらに別の実施形態では、それは発光性を有する。一実施形態では、結晶は単位厚さ当たりの吸光度が約０．０１ｃｍ−１を超える赤外吸収ピークを３１７５ｃｍ−１付近に生じる形態で水素を含む。別の実施形態では、基板は約０．０４ｐｐｍを超えるフッ素を含む。別の実施形態では、それは約０．０４〜１ｐｐｍのフッ素を含む。一実施形態では、結晶にはＨ、Ｂｅ、Ｃ、Ｏ、Ｍｇ、Ｓｉ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇｅ、Ｚｒ、Ｈｆ及び希土類金属の１種以上が約１０１６〜１０２１ｃｍ−３の濃度でドープされている。このような大きい高品質の窒化ガリウム単結晶は、超臨界流体溶媒中における高圧高温での温度勾配再結晶で成長させることができる。
本発明の結晶は真の単結晶であり、即ち、傾角粒界（低角粒界としても知られる）が実質的に存在しない。ここで、「傾角粒界が実質的に存在しない」とは、１）結晶に存在し得る傾角粒界が、ＴＥＭ又はＸ線回折のような当技術分野で公知の分析技術で傾角粒界を検出できないような小さな傾角又は無視できるレベルであること、或いは２）結晶に存在し得る傾角粒界が互いに広く（例えば、１ｍｍ以上）隔たっていることを意味する。この間隔は、一実施形態では２ｍｍ以上であり、別の実施形態では５ｍｍ以上である。
ＧａＮ基板を形成するための一方法の一実施形態では、該方法は、原料窒化ガリウム、溶媒、鉱化剤、及び（一実施形態では）１以上のＧａＮ種晶を用意することを含む。次に、原料窒化ガリウムを鉱化剤及び溶媒の１以上と混合して混合物を形成する。窒化ガリウム、溶媒及び鉱化剤は、任意には、独立した別個の非混合材料として個別にカプセルに供給することもできる。混合物は窒化ガリウムと鉱化剤及び溶媒の１以上とからなるものでもよく、任意には、ピルに圧縮成形することもできる。しかし、窒化ガリウム成長プロセスでは混合物の圧縮成形を行う必要はない。
超臨界流体：
溶媒又は超臨界流体の例には、特に限定されないが、アンモニア、ヒドラジン、メチルアミン、エチレンジアミン、メラミン又は他の含窒素流体がある。
原料
原料窒化ガリウムは、結晶性の悪い窒化ガリウム、結晶性の良い窒化ガリウム、無定形窒化ガリウム、多結晶質窒化ガリウム及びこれらの組合せの１種以上からなるものでよい。原料窒化ガリウムは、その原料形態のままで供給できる。別法として、原料窒化ガリウムをピルに圧縮成形することもでき、及び／又は多結晶質成形体に焼結することもできる。別法として、原料窒化ガリウムをその場で形成することもできる。ガリウム金属を供給すれば、それはカプセルの密封及び高圧高温での処理後にアンモニアと反応して原料窒化ガリウムを形成し得る。
原料の例には、単結晶又は多結晶質ＧａＮが含まれる。原料としての単結晶又は多結晶質ＧａＮは、当技術分野で知られる任意の数の方法で成長させることができる。その他の形態の原料、例えば無定形ＧａＮ又はＧａ金属やＧａ化合物のようなＧａ前駆体も使用できる。一実施形態では、原料ＧａＮは、さらに詳しく後述するようなチャンバー又はカプセルにおいて、原料が位置する原料領域を核生成中心が位置する結晶成長領域から隔てるバッフルの開口を通過しない程度に大きいサイズを有する１以上の粒子からなる。
カプセルの結晶成長部分では、種晶がなくても容器壁の一部分のような核生成中心でＧａＮ成長のための核生成を誘起することができ、或いは例えばサファイアのような非ＧａＮ種晶を用いて誘起することができる。しかし、プロセスの制御が容易になると共に、成長する結晶の品質が高くなるので、ＧａＮ種晶を供給することが好ましい。
一実施形態では、種晶は直径が１ｍｍより大きく、高品質であり、実質的に傾角粒界を含まず、約１０８ｃｍ−２未満の転位密度を有する。第二の実施形態では、種晶は約１０５ｃｍ−２未満の転位密度を有する。サファイア又はＳｉＣのような非ＧａＮ基板上のエピタキシャルＧａＮ層、ＨＶＰＥ、昇華又は金属・有機化学蒸着（ＭＯＣＶＤ）で成長させた独立のＧａＮフィルム、或いは以前の作業において超臨界流体中で成長させた結晶を始めとして、各種タイプのＧａＮ種晶を供給できる。さらに別の実施形態では、ＧａＮ種晶は約１０４ｃｍ−２未満の転位密度を有すると共に実質的に傾角粒界を含まず、その結果として同様に約１０４ｃｍ−２未満の転位密度を有すると共に実質的に傾角粒界を含まないＧａＮ結晶が得られる。
１以上の傾角粒界を含むＧａＮ種晶を使用することは、傾角粒界を有する大面積の種晶を製造するための簡便な方法であることが知られている。しかし、ヘテロエピタキシーはモザイク構造を生じると共に、ヘテロエピタキシャルフィルムの厚さが（例えば、１ｍｍを超えて）増加するのに伴い、厚いフィルム中における傾角粒界の存在はますます明らかとなる。
本発明では、意外にも、約１０５〜１０８ｃｍ−２の転位密度及び傾角粒界を有する種晶から、約１０４ｃｍ−２未満の転位密度を有すると共に実質的に傾角粒界を含まないＧａＮ結晶を成長できるることが見出された。本発明者らは、溶媒充填量、鉱化剤濃度、温度及び温度勾配を最適化することで、種晶上への成長がｃ方向（即ち、ｃ軸に沿った（０００１）及び（０００１１￣））及びｃ方向に垂直な方向（例えば、（１１￣００）及び（１１２￣０）方向）の両方で起こること、並びにｃ方向に成長するバルクＧａＮ中の転位密度が顕著に低下することを見出した。
成長はすべての露出したＧａＮ表面上に起こるので、種晶は任意の結晶方位を有し得る。成長した結晶は、主として末端に（０００１）、（０００１￣）及び（１１￣００）ファセットを有するのが通例であり、これらの方位のすべてが種晶表面として好適である。一実施形態では、（１１２￣０）表面が好適な種晶表面方位として使用される。
一実施形態では、貫通転位を含むｃ方位の種晶上に成長したバルクＧａＮ中における貫通転位の発生を示す略図である図３０に示されるように、約１０７ｃｍ−２の転位を含むｃ方位の種晶の上方に厚さ３００〜８００μｍの層を成長させると、種晶上方の領域には約１〜３×１０６ｃｍ−２の転位を有するＧａＮ結晶が得られる。しかし、ｃ方位の種晶に対して横方向に成長したバルクＧａＮは１０４ｃｍ−２より少ない転位を有する。一実施形態では、成長したバルクＧａＮは１０３ｃｍ−２より少ない転位を有し、さらに別の実施形態では、図３０に示すように１００ｃｍ−２より少ない転位を有する。ｃ方位の種晶中に存在する傾角粒界は、ｃ方向への成長中に伝搬する。その結果、傾角粒界を含むｃ方位の種晶上に成長したバルクＧａＮ中における傾角粒界の発生を示す略図である図３１に示されるように、種晶の上方に成長したバルクＧａＮ中の結晶構造は種晶中のものと同様になる。しかし、横方向に成長したバルクＧａＮ中では傾角粒界が外方に放散するため、図３１に示されるように、結晶が大きくなるのに伴って傾角粒界を含まないドメインが次第に大きくなる。
Ｘ線回折、Ｘ線トポグラフィー又は単純な光反射のような、当技術分野で公知の方法で傾角粒界の位置を決定でき、傾角粒界を完全に又は実質的に含まない側方に成長したＧａＮから新しい種晶を切り出すことができる。この新しい種晶から成長したバルクＧａＮは、意外にも実質的に傾角粒界を含まず、一実施形態では１０４ｃｍ−２未満の転位密度を有し、他の実施形態では１０３ｃｍ−２未満の転位密度、さらには１００ｃｍ−２未満の転位を有することが判明している。
鉱化剤
鉱化剤には、（ｉ）Ｌｉ３Ｎ、Ｍｇ３Ｎ２及びＣａ３Ｎ２のようなアルカリ金属窒化物及びアルカリ土類金属窒化物、（ii）ＬｉＮＨ２、ＮａＮＨ２及びＫＮＨ２のようなアミド、（iii）尿素及び関連化合物、（iv）ＮＨ４Ｆ及びＮＨ４Ｃｌのようなアンモニウム塩、（ｖ）ＣｅＣｌ３、ＮａＣｌ、Ｌｉ２Ｓ又はＫＮＯ３のような希土類、ハロゲン化物、硫化物又は硝酸塩、（vi）ＮａＮ３のようなアジ化物塩、（vii）他のＬｉ塩、（viii）上述のものの組合せ、並びに（ix）上述のものの１種以上とＧａ及び／又はＧａＮとの化学反応で生成される化合物の１種以上を含むものがある。
鉱化剤は、固体として、又は溶媒のような流体中に溶解した添加剤として供給できる。アルカリ土類又は希土類鉱化剤の使用は、成長媒質中の外来酸素に対するゲッターとして作用し、低いｎ型キャリヤー密度を有する非ドープＧａＮ結晶の成長を可能にするという追加の利点を有する。
別法として、鉱化剤はその場で生成させることもできる。リチウム、ナトリウム、カリウム、ルビジウム、セシウム、マグネシウム、カルシウム、ストロンチウム、バリウム又は希土類金属の１種以上を供給すれば、それがアンモニア溶媒と反応して鉱化剤を生成し得る。
低酸素不純物レベル
本発明の一実施形態では、原材料（原料窒化ガリウム、鉱化剤及び溶媒）中の不純物レベルを制御することで、成長結晶中の不純物を適当な低いレベルに限定された状態に保つことができる。第二の実施形態では、原材料及びカプセル中の総酸素含有量を（最終結晶の重量に対して表して）１５ｐｐｍ未満に保つことで、成長結晶中に１０９ｃｍ−３未満の酸素濃度が達成される。別の実施形態では、総酸素含有量を適当なレベルより低く保つことで、３×１０１８ｃｍ−３未満の不純物レベルが得られる。さらに別の実施形態では、原材料及びカプセル中の総酸素含有量を１．５ｐｐｍ未満に保つことで３×１０１７ｃｍ−３のレベルが達成できる。
任意ドーパント源
一実施形態では、ｎ型、半絶縁性、ｐ型、磁性又は発光性のＧａＮ結晶を得るため、プロセスにドーパント源が添加される。さもなければ、酸素又は炭素のような外来不純物は結晶をｎ型にするのが普通である。Ｏ、Ｓｉ又はＧｅ（ｎ型）及びＢｅ、Ｍｇ又はＺｎ（ｐ型）のようなドーパントは、原料ＧａＮ中に不純物として添加できる。別法として、ドーパントは、Ｓｉ、Ｓｉ３Ｎ４、ＳｉＣｌ４、ＢｅＦ２、Ｍｇ３Ｎ２、ＭｇＦ２、Ｚｎ、ＺｎＦ２又はＺｎ３Ｎ２のような金属、塩又は無機化合物として添加できる。約１０１５〜１０１６ｃｍ−３未満の総不純物濃度を有するＧａＮ結晶は半絶縁性である。しかし、通例は外来不純物の濃度は１０１６ｃｍ−３より高く、結晶はｎ型である。
半絶縁性ＧａＮ結晶は、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ又はＺｎの１種以上によるドーピングで得られる。Ｆｅドーピングによる（本発明より低品質の）半絶縁性ＧａＮの合成は、先行技術で知られている。しかし、本発明者らは意外にも、Ｃｏによるドーピングが本発明方法で成長させたＧａＮを半絶縁性にすることを見出した。磁性ＧａＮ結晶は、Ｍｎのような特定の遷移金属によるドーピングで得られる。発光性ＧａＮ結晶は、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｒ、Ｈｆ、Ｐｒ、Ｅｕ、Ｅｒ又はＴｍのような特定の遷移金属又は希土類金属によるドーピングで得られる。遷移金属ドーパントは、単独で或いはＯ、Ｓｉ、Ｍｇ、Ｚｎ、Ｃ又はＨのような１種以上の追加ドーパントと共に、原料ＧａＮ中に不純物として添加でき、或いはＦｅ、Ｃｏ、ＣｏＦ２、ＣｒＮ又はＥｕＦ３のような金属、塩又は無機化合物として添加できる。一実施形態では、ドーパントは原料ＧａＮ中に約１０１５〜約１０２１ｃｍ−３の範囲内の濃度で存在する。
次に、（圧縮成形された混合物又は圧縮成形されない混合物としての）原料窒化ガリウム、溶媒及び鉱化剤と（一実施形態では）１以上のＧａＮ種晶とをカプセル内に配置する。任意には、追加の鉱化剤もカプセルに添加し得る。
次に、後述されるカプセルに含窒素溶媒を充填することができる。かかる溶媒は、例えば、アンモニア又はヒドラジン或いは有機溶媒（特に限定されないが、メチルアミン、メラミン又はエチレンジアミンを含む）及びこれらの混合物の１種以上からなる。カプセルは、窒化ガリウム形成プロセスで望ましくない空気又は水が入らないように充填して密封する。
空気又は水が入らないようにカプセルを充填するには、カプセルを充填してから負圧源（例えば、真空マニホルド）に連結し、排気する。次いで、カプセルを室温未満の温度（好ましくは約−７２℃以下）に冷却した後、マニホルドに気相溶媒を導入することができる。すると、気相溶媒はカプセル内に凝縮する。例えば、含窒素溶媒がアンモニアからなる場合、凝縮はドライアイス又は液体窒素の温度で起こる。次いで、負圧源への弁を閉鎖することで、カプセルを密封のために隔離することができる。次いで、当技術分野で公知の冷間圧接装置を用いたピンチオフ段階により、カプセルをマニホルド又は弁のいずれかから分離できる。ピンチオフ段階は、カプセルが銅である場合に特に有効である。シールの完全性は、任意のアーク溶接で高めることができる。
カプセルを密封した後、それを圧力セル内に配置し、適当な高圧高温（ＨＰＨＴ）装置内で高圧及び高温条件に暴露する。ＨＰＨＴ条件は、原料窒化ガリウムの実質的な部分を溶解し、１以上の窒化ガリウム結晶、窒化ガリウムボウル又は窒化ガリウム種晶の上に再析出させるのに十分な時間にわたって維持される。
一実施形態では、圧力は約５ｋｂａｒを超えて約８０ｋｂａｒまでの範囲内にある。別の実施形態では、窒化ガリウム結晶成長プロセスのための温度は約５５０〜約３０００℃の範囲内にある。次いで、ＨＰＨＴ装置を放冷し、高圧を解放する。
高品質単結晶を形成する方法の例
本発明の一実施形態では、多孔質のバッフルで２以上の領域に分割された圧力容器又はカプセル内に原料物質及び１以上の種晶（使用する場合）を配置する。例示的なカプセルは、“Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｈｉｇｈ Ｐｒｅｓｓｕｒｅ Ｃａｐｓｕｌｅ ｆｏｒ Ｐｒｏｃｅｓｓｉｎｇ Ｍａｔｅｒｉａｌｓ ｉｎ Ｓｕｐｅｒｃｒｉｔｉｃａｌ Ｆｌｕｉｄｓ”と題する米国特許出願第ＵＳ２００３／０１４１３０１Ａ１号（その開示内容は援用によって本明細書の内容の一部をなす）に記載されている。
図２１は、本発明の方法で使用できる例示的なカプセル１００を示している。カプセル１００は、カプセル１００のチャンバー１０４を包囲するように密封できる壁体１０２を含んでいる。チャンバーは、多孔質のバッフル１００で隔てられた第一の領域１０８及び第二の領域１０６に分割されている。結晶成長中、カプセル１００は種晶１２０又は他の核生成中心及び原料物質１２４をバッフル１１０で互いに隔てられた状態で収容している。原料物質１２４及び種晶１２０は、例えば、それぞれ第二の領域１０６及び第一の領域１０８内に配置できる。カプセル１００は溶媒１３０も収容している。後述の成長プロセスでは、成長結晶１３２は種晶１２０上に成長し、溶媒は超臨界状態にある。バッフル１１０は、例えば複数の穴を有する板、又は金属織物からなるものがある。バッフル１１０の開放面積率は１〜５０％、好ましくは約５〜約４０％である。原料物質１２４から種晶１２０又は成長結晶１３２への補給物の輸送は、超臨界流体としての溶媒中では、カプセル１００の低温部分が高温部分の上方にある結果として自己対流が流体を撹拌する場合に最適化される。多くの溶媒中では、ＧａＮの溶解度は温度と共に増加する。このような場合には、原料物質１２４をカプセルの下部の高温部分に配置し、種晶１２０をカプセルの上部の低温部分に配置すべきである。
一実施形態では、壁体１０２又は他の材料からの干渉を最小限にしてあらゆる方向への結晶成長を可能にするため、種晶に設けた穴を通したワイヤー（１５０）で種晶１２０を吊り下げる。穴あけは、例えば、レーザー、ダイヤモンド又は研磨材ドリル、或いは超音波ドリルで行うことができる。別法として、種晶の一端にワイヤーを巻き付けることで種晶１２０を吊り下げることもできる。
しかし、若干の溶媒に関しては、ＧａＮの溶解度は温度と共に減少する。このような場合には、種晶１２０をカプセルの下部の高温部分に配置し、原料物質１２４をカプセルの上部の低温部分に配置すればよい。一実施形態では、原料物質１２４をバッフル１１０に直接接触させるのでなく、バッフル１１０から離れた多孔質バスケット１４０内に配置する。その理由は、前者の構成はバッフル１１０を通しての流体及び補給物の輸送を妨げることがあるからである。
一実施形態では、溶媒中でのＧａＮの溶解度を増加させるため、原料物質と共に又は別途に鉱化剤をカプセル１００に添加することもできる。
カプセル１００には、溶媒１３０（即ち、処理条件下では超臨界流体）が充填される。一実施形態では、超臨界流体溶媒１３０としてアンモニアが使用される。カプセル内の自由容積（即ち、原料物質、種晶及びバッフルで占拠されていない容積）のうち、２５〜１００％が溶媒１３０で満たされ、カプセル１００が密封される。別の実施形態では、カプセルの約７０〜約９５％が超臨界流体溶媒で満たされる。
さらに別の実施形態では、超臨界流体溶媒１３０としてアンモニアが使用され、鉱化剤としてフッ化アンモニウム（ＮＨ４Ｆ）が使用される。この組合せは、特にカプセルが銀製である場合、カプセルに対して過度の腐食性を示さずにＧａＮの溶解度が比較的高いという利点をもたらす。この場合、ＧａＮの実効溶解度は温度と共に減少する。理論によって拘束されることは望まないが、本発明者らは、ＧａＮが鉱化剤及び溶媒との化学反応を受けて、ガリウム、フッ化物イオン、アンモニウムイオン及びアンモニアからなる錯体を生成し、これが超臨界アンモニアに可溶であると考えている。錯体の生成は可逆的であって、生成のための平衡定数は温度と共に減少するので、遊離ＧａＮの生成は高温ほど有利であり、ＧａＮの実効溶解度は温度と共に増加する。このような化学組成を用いて結晶成長作業を終了した後には、通例、カプセルは白色の針状結晶で満たされることがわかる。Ｘ線回折分析によれば、かかる結晶はＧａＦ３(ＮＨ３)２及び(ＮＨ４)３ＧａＦ６からなり、これらの構造は文献からわかる。
カプセルを充填して密封するための方法の一実施形態では、まずカプセル１００を溶媒１３０が液体又は固体になる温度に冷却する。カプセル１００が十分に冷却された後、溶媒源をカプセル１００の開放チャンバーと流通する状態にし、この時点では開放されているチャンバー内に溶媒を凝縮又は注入で導入する。開放チャンバー内に所望量の溶媒１３０を導入した後、チャンバーを密封する。チャンバーは、例えば、壁体１０２の一部をつまみ又はつぶして圧接部を形成することで密封できる。
密封したカプセルを、約５５０〜約３０００℃、好ましくは約５５０〜約１２００℃の温度、及び約５〜約８０ｋｂａｒ、好ましくは約５〜約２０ｋｂａｒの圧力を生み出すことができる容器内に配置する。
例示的な圧力容器は、２００２年１月３１日出願の“Ｉｍｐｒｏｖｅｄ Ｐｒｅｓｓｕｒｅ Ｖｅｓｓｅｌ”と題する米国特許第第０９／６８３６５８号（Ｄ’Ｅｖｅｌｙｎ他）（その開示内容は援用によって本明細書の内容の一部をなす）に記載されている。本発明の一つの例示的な圧力容器はゼロストローク型装置４９である。これは、ゼロストローク型装置４９について図２２に示される通り、操作員がセル内の平均温度及びセルを横切る温度勾配の両方を独立に制御することを可能にする。
この圧力容器４９では、上方の鋼製末端キャップ１７は環状パイロフィライトブッシュ５１で包囲されている。下方の鋼製末端キャップ３１は環状パイロフィライトブッシュ３３で包囲されている。ブッシュ５１は、環状パイロフィライトブッシュ３３と共に、アンビル３７及び４１をダイ１５から電気的に絶縁している。ヒーター又は発熱体１６の頂部と底部とのほぼ中間に導電性環状体５３が挿入され、反応セルを上部セクション及び下部セクションに分割している。発熱体１６は、加熱管、或いは加熱箔、リボン、バー、ワイヤー又はリング、或いはこれらの組合せの形態を有し得る。発熱体１６は、黒鉛箔、黒鉛、ニクロム、ニオブ、チタン、タンタル、ステンレス鋼、ニッケル、クロム、ジルコニウム、モリブデン、タングステン、レニウム、ハフニウム、白金、炭化ケイ素及びこれらの組合せの１種以上からなるものでよい。一実施形態では、発熱体１６は温度勾配を与えるためにその長さに沿って不均一な抵抗率を有し得る。不均一な抵抗率は、例えば、厚さの不均一な発熱体１６を設けること、１以上の発熱体の特定の位置に穴をあけること、又は１以上の発熱体１６の長さに沿った特定の位置に抵抗率の異なる２種以上の材料の積層物を含む１以上の発熱体１６を設けることで与え得る。
環状体５３は、その内径に沿って発熱体１６と接触し、その外径に沿ってダイ１５と接触する。環状体５３は、例えば、ＧＲＡＦＯＩＬ（登録商標）黒鉛箔、黒鉛、ニクロム合金（Ｎｉ６０％、Ｆｅ２５％、Ｃｒ１５％）、ニオブ、チタン、タンタル、ステンレス鋼、ニッケル、クロム、ジルコニウム、モリブデン、タングステン、レニウム、ハフニウム、白金、炭化ケイ素並びにこれらの合金及び組合せの１種以上から形成し得る。
主ヒーター電力はアンビル３７及び４１の間に供給され、差動ヒーター電力はダイ１５とアンビル３７又はアンビル４１の間に供給される。別法として、一つのヒーター回路をダイ１５とアンビル３７の間に設け、第二の回路をダイ１５とアンビル４１の間に設けることができる。セル内の二つの位置（例えば、試料の頂部及び底部）での温度を監視又は制御するため、温度センサー５５及び５７がセル部品を通して所望の位置に挿入される。本発明の一実施形態では、温度センサーは熱電対、サーミスター、光高温計に結合された光ファイバー、又はこれらの任意の組合せの形態を有する。
セル又はカプセル１００は、１ａｔｍ（約１ｂａｒ）と約８０ｋｂａｒとの間まで自己加圧可能である。一実施形態では、カプセル１００は約５〜約８０ｋｂａｒまで加圧可能である。カプセル１００は、通例、特に限定されないが銅、銀、金、白金、ステンレス鋼などの可鍛性金属から形成される。別の実施形態では、カプセル１００は低い水素透過性を有し、超臨界流体及びカプセル１００内で処理すべき材料に対して化学的に不活性である。軽微な改造により、本発明のゼロストローク装置の上記実施形態を、本発明のＧａＮ結晶を成長させるためのベルト装置、ピストン−シリンダー装置、マルチアンビルプレス装置又は分割球装置に適用することができる。
カプセル１００を、約１〜約１０００℃／時の平均速度で約５５０〜１２００℃の成長温度に加熱する。圧力容器４８に関して上述したように、セル内でのカプセルの非対称的配置、非対称的加熱などのため、カプセル内には温度勾配が存在し得る。この温度勾配は、加熱シーケンス全体を通じて過飽和を生み出す効果を有し、これが自発核生成を促進することを本発明者らは見出した。
本発明の一実施形態では、成長温度での温度勾配は最初は小さく、約２５℃未満に保たれる。別の実施形態では、平衡段階で系を平衡させるため、約１分〜２時間の期間にわたって約１０℃未満に保たれる。本発明で使用する温度勾配は、例えば制御用熱電対を配置したカプセル１００の端部における温度の差である。原料物質の位置に対する種晶又は核生成中心の位置での温度勾配は、やや小さくる可能性がある。
任意には、平衡段階での温度勾配は、核生成中心で結晶成長が起こる温度勾配とは符号が反対になるように（即ち、核生成中心ではエッチングが起こり、原料物質上では成長が起こるように）設定される。これは、核生成中心が供給されるカプセル領域内で、加熱中に生成した可能性のある自発核生成結晶をエッチングで除去するためである。換言すれば、正の温度勾配で結晶成長が起こる場合には、温度勾配は負に設定され、その逆も同様である。
平衡期間の後、温度勾配を増大させると共に、大きい速度で種晶上に成長が起こるような符号に設定する成長期間を設けることができる。例えば、温度勾配を約０．０１〜２５℃／時の速度で、成長が速くなる大きい値まで増大させることができる。結晶成長段階では、温度勾配を５〜３００℃の値に保つことができると共に、成長中に上下に調整することもできる。任意には、温度勾配を種晶上に成長が起こる符号とは反対の符号を有するように変化させることができる。自発的に生成する核を交互にエッチングで除去し、１以上の核生成中心又は種晶上での成長を促進するため、勾配の符号をさらに１回以上逆転することができる。ＨＰＨＴ条件は、原料窒化ガリウムの実質的な部分を溶解し、それを１以上の窒化ガリウム結晶、窒化ガリウムボウル又は窒化ガリウム種晶上に析出させるのに十分な時間にわたって維持される。
成長期間の終了後、成長結晶に対する熱衝撃を最小限に抑えるため、カプセル１００の温度を約１〜１０００℃／時、好ましくは約１〜３００℃／時の速度で低下させればよい。カプセル及び圧力媒質を含むセルを圧力容器４８から取り出し、カプセル１００をセルから取り出す。
カプセル１００内の溶媒は、カプセルを冷却して溶媒の蒸気圧を１ｂａｒ未満に低下させ、カプセル１００に穴をあけ、それを温めて溶媒を蒸発させることで簡便に取り出すことができる。カプセルを切り開き、成長結晶を取り出す。結晶は、例えば、水、アルコール又は他の有機溶剤、及び鉱酸の１種以上のような適当な洗浄液で洗浄して鉱化剤を除去することができる。窒化ガリウム結晶を洗浄するための鉱酸には、特に限定されないが、塩酸（ＨＣｌ）及び硝酸（ＨＮＯ３）がある。
本発明者らは意外にも、ＨＦ、ＮＨ４Ｆ、ＧａＦ３、これらとＧａ、ＧａＮ又はＮＨ３との反応生成物、或いはこれら同士の反応生成物の１種以上を選択し、ＮＨ３中で０．５〜９０原子％のフッ化物濃度、６００〜１０００℃の成長温度、及び１０〜７５℃の温度勾配で使用すれば、５μｍ／時以上のＧａＮ成長速度を達成し得ることを見出した。本発明の一実施形態では、成長速度は１０μｍ／時以上である。別の実施形態では、成長速度は２０μｍ／時以上である。さらに第四の実施形態では、成長速度は５０μｍ／時を超える。
ＧａＮ単結晶基板を形成するための方法に関する以上の説明は例示的なものにすぎず、限定的な意味に解すべきでない。単結晶を形成するための他の方法は当業者には自明であろうが、本発明の技術的範囲内に含まれるものとする。
結晶の特性決定方法
結晶は、当技術分野で公知の標準的な方法で特性決定できる。単結晶の品質は、ＧａＮに関する室温でのバンドエッジで起こるフォトルミネセンスのような特性決定技術で表すことができる。
転位密度を決定するには、陰極ルミネセンス（ＣＬ）及びエッチピット密度が簡便に利用できる。ＣＬイメージングは転位密度の非破壊的測定方法を提供すると共に、試料の調製を必要としない。転位はＧａＮ中の非放射性再結合中心であり、したがってＣＬ中に暗点となって現われる。ＣＬ画像中の暗点の濃度を測定するだけで、転位密度を決定できる。
ある意味ではさらに決定的となる第二の簡便な方法は、エッチピット密度である。例えば、かかるエッチ方法の一つは、Ｔ．Ｈｉｎｏ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７６，３４２１（２０００）（その開示内容は援用によって本明細書の内容の一部をなす）に記載されているような気相ＨＣＬエッチである。
本発明者らは、ＨＶＰＥで成長させた市販のＧａＮ試料を用いてこれらの方法の両方を試験した。１〜２×１０７ｃｍ−２の転位密度（暗点密度又はエッチピット密度）が得られ、同様な材料に関して供給者及び他の研究者から報告された値と優れた一致を示した。
別の実施形態では、転位密度は当技術分野で公知のように透過電子顕微鏡検査（ＴＥＭ）で決定される。
成長したＧａＮの吸光性及び発光性は、当技術分野で公知のように、吸光分光法、散乱分光法及びフォトルミネセンス分光法で決定できる。電気的性質は、Ｖａｎ ｄｅｒ Ｐａｕｗ Ｈａｌｌ効果測定、水銀プローブＣＶ及びホットプローブ技術で決定できる。
形成された結晶の加工
結晶をさらに加工し、１以上のウェーハにスライスし、ラッピングを施し、研磨し、化学的に研磨することができる。ウェーハ又は基板は、好ましくは約０．０１〜１０ｍｍの厚さを有し、最も好ましくは約０．０５〜５ｍｍの厚さを有する。この単結晶窒化ガリウム結晶及びそれから形成されたウェーハは、電子デバイス及び光電子デバイス用の基板として有用である。
切削後、基板は当技術分野で公知の機械的研磨技術を用いて鏡面仕上に研磨される。研磨操作後にも表面下の損傷が残留する場合には、化学的支援イオンビームエッチング、反応性イオンエッチング又は化学機械的研磨を始めとして、当技術分野で公知のいくつかの方法で損傷を除去できる。残留損傷は、約１０−８ｍｂａｒ〜２００００ｂａｒの分圧の窒素含有雰囲気（例えば、Ｎ２又はアンモニア）中においてウェーハを約７００〜１５００℃の温度に加熱することでも除去できる。
結晶は、当技術分野で公知の方法で１以上のウェーハにスライスできる。ＧａＮ結晶又はウェーハは、エピタキシャルＡｌｘＩｎｙＧａ１−ｘ−ｙＮフィルム（式中、０≦ｘ≦１、０≦ｙ≦１及び０≦ｘ＋ｙ≦１）、発光ダイオード、レーザーダイオード、光検出器、アバランシフォトダイオード、トランジスター、ダイオード並びに他の光電子デバイス及び電子デバイス用の基板として有用である。
本発明の方法で形成された結晶の特性
上述の実施形態は、温度勾配を結晶成長中の温度勾配に対して実質的に低下させ、さらにはゼロ又は負に設定する平衡期間を温度プログラム中に含めると共に、成長チャンバー内に種晶を吊り下げることで、核生成制御の向上をもたらす。改良された結晶成長方法は高品質で大面積のＧａＮ結晶を与え、この結晶は複数の成長中心の合体で形成されるのではなく単一の種晶に由来する真の単結晶であり、結晶粒界、傾角粒界などが実質的に存在せず、酸素不純物レベルは１０１９ｃｍ−３未満である。
本発明の方法の一実施形態では、大きい窒化ガリウム単結晶が得られ、例えば、約０．０２〜約１２インチ（約０．０５〜約３０ｃｍ）の範囲内の直径及び厚さを有するＧａＮ単結晶が得られる。別の実施形態では、約２〜約６インチの範囲内のサイズを有する。
さらに別の実施形態では、形成されたＧａＮ単結晶は実質的に透明であり、１００ｃｍ−１未満の吸収係数を有する。別の実施形態では、基板は約１００ｃｍ２／Ｖ−ｓを超えるキャリヤー移動度及び非ドープのＧａＮホモエピタキシャル層について約０．００５％未満のひずみを有する。
上述の方法で形成されたＧａＮ単結晶は、エッチピット密度測定、フォトルミネセンス及び吸光技術を用いて特性決定できる。一実施形態では、形成されたＧａＮ結晶は１０４／ｃｍ２未満の貫通転位を含んでいる。一実施形態では、形成されたＧａＮ結晶は１０３／ｃｍ２未満の転位を含んでいる。別の実施形態では、形成された単結晶は、１００ｃｍ−２未満の転位密度、３００°Ｋの結晶温度で約３．３８〜約３．４１ｅＶの光子エネルギーにピークを示すフォトルミネセンススペクトル、及び７００ｎｍ（赤色）〜４６５ｎｍ（青色）の波長について５ｃｍ−１未満の吸光係数で特性づけられる。
上述の方法で形成されたＧａＮ単結晶は、赤外透過分光法及びラマン分光法でも特性決定できる。他の方法で成長させたＧａＮ結晶とは対照的に、一実施形態で成長させたＧａＮは３０５０〜３３００ｃｍ−１の範囲内にいくつかの鋭い吸収ピークを有し、３１７５ｃｍ−１付近で最大吸収を示す。結晶を高純度窒素中において７５０℃で３０分間アニールし、赤外スペクトルを再測定する。３０５０〜３３００ｃｍ−１の範囲内の吸収ピークは本質的に変化しないことがわかり、吸収ピークの原因となる化学種の高い安定性を示している。ＶＧａＨ１〜ＶＧａＨ４に関する３１００〜３４７０ｃｍ−１の振動周波数の予測（これは実際の周波数を約２００ｃｍ−１だけ過大評価することがある）並びに水素注入ＧａＮにおける３０２０〜３０５０ｃｍ−１及び３１４０ｃｍ−１での赤外吸収ピークの観察［Ｍ．Ｇ．Ｗｅｉｎｓｔｅｉｎ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７２，１７０３（１９９８）］に基づけば、この実施形態の試料における３１５０〜３２００ｃｍ−１の吸収ピークはＶＧａＨ３及びＶＧａＨ４に対応し、本発明の結晶及び水素注入ＧａＮの両方で３０００〜３１５０ｃｍ−１に観察される吸収ピークはＶＧａＨ１及びＶＧａＨ２に対応し、他の小ピークは他の不純物又は欠陥の存在に関連し得ると考えられる。かくして、本発明で成長させたＧａＮ結晶における３１７５ｃｍ−１付近の赤外吸収ピークの存在はガリウム空格子点のパッシベーションを表し、高温アニール後の赤外ピークの存続はこのパッシベーションが極めて安定であることを表している。ＧａＮ結晶中における水素化ガリウム空格子点の濃度に応じ、３１７５ｃｍ−１ピークの単位厚さ当たりの吸光度は約０．０１〜２００ｃｍ−１の範囲内にある。
本発明の方法で成長させたＧａＮ結晶の別の実施形態では、ラマン分光法により、点欠陥のパッシベーションを示す追加の証拠を得ることができる。一例では、４００〜８００ｃｍ−１の範囲内の二つの図形中に全部で五つのピークが観察される。これらのピークは、５３０ｃｍ−１［Ａ１（ＴＯ）］、５５８ｃｍ−１［Ｅ１（ＴＯ）］、５６９ｃｍ−１［Ｅ２（ｈｉｇｈ）］、７３４ｃｍ−１［Ａ１（ＬＯ）］及び７４２ｃｍ−１［Ｅ１（ＬＯ）］に観察される（角カッコ内に帰属を示す）。これらの値はすべて、文献中に報告された純ＧａＮに関する公認値から数ｃｍ−１の範囲内にある。加えて、フォノン−プラズモン結合に伴う幅広いピークは観察されない。非シフトＬＯモードの観察及びフォノン−プラズモンモードの不存在は、１０１６〜１０２０ｃｍ−３のキャリヤー濃度を有するＧａＮについて文献中に報告されたラマン測定値に基づけば、１０１７ｃｍ−１未満のキャリヤー濃度を表している。この結晶中での全不純物濃度は１０１９ｃｍ−３を超える。不純物濃度に比べてキャリヤー濃度が劇的に低下したことは、恐らくは水素に原因する高度の補償を表している。
取り込まれた水素は良性であり、恐らくはむしろ有益であると考えられる。典型的な窒化ガリウム結晶成長方法は、成長系中に水素が存在していても、水素化によるガリウム空格子点のパッシベーションをもたらさない。例えば、水素化物気相エピタキシー（ＨＶＰＥ）で成長させた厚さ３００〜４００ｍｍのＧａＮ試料に関する赤外透過分光法は、別の欠陥に関連する２８５０ｃｍ−１及び２９１５ｃｍ−１付近の弱い吸収ピークを示したが、水素化Ｇａ空格子点に帰属し得る３１００〜３５００ｃｍ−１の吸収ピークはＨＶＰＥ窒化ガリウム材料で観察されなかった。
可視スペクトルの範囲内では、窒化ガリウムボウルは通例は実質的な透明性を示す。公称的に非ドープの結晶に関する吸光係数は、一般に４６５〜７００ｎｍで５ｃｍ−１未満である。ドープ結晶は同様に低い吸収を示すが、高いキャリヤー濃度では多少の自由キャリヤー吸収が導入されることがある。その上、ドーパント、置換型又は侵入型不純物、空格子点複合体又は他の点欠陥が可視域内に高い吸収の狭いピークを導入することがある。しかし、かかる点欠陥に関係する狭い吸収ピークは、放出された光の裏面抽出のような目的のための可視域内では結晶の実質的な透明性を顕著に低下させないのが通例である。
ＮＨ４Ｆ、ＧａＦ３、又はＧａ、ＧａＮ、ＮＨ３及びＨＦの反応で得られる他の化合物を鉱化剤として用いて窒化ガリウムボウルを成長させる本発明の一実施形態では、窒化ガリウムは通例は約０．０４ｐｐｍを超えるフッ素を含む。さらに別の実施形態では、約０．０４〜１ｐｐｍのフッ素を含む。対照的に、フッ素を含まない鉱化剤を用いて成長させたＧａＮ結晶は、通例は０．０２ｐｐｍ未満のフッ素を含む。取り込まれたフッ素は、グロー放電質量分析法、二次イオン質量分析法、融解−溶解に続く誘導結合プラズマ又はフッ素選択電極分析などで適宜に定量できる。取り込まれた水素の場合と同じく、取り込まれたフッ素は良性であり、恐らくはむしろ有益であると考えられる。分子又は固体中のフッ素に対する結合長は、通例は水素に対する対応した結合よりわずかに大きいだけなので、フッ素は欠陥のパッシベーションに関して同様な役割を演じ得る。
一実施形態では、結晶を形成した後、上述の方法で形成したボウルからデバイス作製用の基板が切り出される。本発明の別の実施形態では、得られた基板は約０．０１〜１０ｍｍの厚さを有し、最も好ましくは約０．０５〜５ｍｍの厚さを有する。
本発明の一実施形態では、デバイス作製用のＧａＮ基板は、約５５０℃を超える温度及び約５ｋｂａｒを超える圧力で超臨界溶媒を用いて成長させたボウルから切り出された（０００１）方位のＧａＮウェーハからなる。この基板は、実質的に傾角粒界を含まず、約１０４ｃｍ−２未満の転位密度を有することが判明している。別の実施形態では、基板はｎ型で実質的に透明であり、７００ｎｍ（赤色）〜４６５ｎｍ（青色）の波長について５ｃｍ−１未満の吸光係数を有する。さらに別の実施形態では、基板は磁性を示し、別の実施形態では発光性を示す。別の実施形態では、基板は約０．０１〜２００ｃｍ−１の単位厚さ当たり吸光度を有する赤外吸収ピークを３１７５ｃｍ−１付近に有する。一実施形態では、結晶には、Ｈ、Ｂｅ、Ｃ、Ｏ、Ｍｇ、Ｓｉ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇｅ、Ｚｒ、Ｈｆ又は希土類金属の１種以上が約１０１６〜約１０２１ｃｍ−３の濃度でドープされる。
本発明の別の実施形態では、ウェーハはウルツ鉱型構造の材料である。一実施形態では、（０００１）方位のＧａＮウェーハはＧａ末端の（０００１）面及びＮ末端の（０００１￣）面を有している。ウェーハは、特に限定されないが、無極性の（１０１￣０）及び（１１２￣０）方位並びに（０００１）及び（０００１￣）面に対して近接した（非整列）表面のような他の方位で製造することもできる。（０００１）Ｇａ面はＬＥＤ及びＬＤデバイス構造を堆積させるために有用であるが、他の方位も有利である。例えば、無極性の（１０１￣０）及び（１１２￣０）方位の使用は、デバイス構造中における圧電電界の存在を回避する。
さらに別の実施形態では、ウェーハは電気抵抗率約１００Ω−ｃｍ未満のｎ型ＧａＮからなる。別の実施形態では、ｎ型ＧａＮからなるウェーハは約１００Ω−ｃｍ未満の電気抵抗率を有する。第三の実施形態では、電気抵抗率は約１０Ω−ｃｍ未満である。第四の実施形態では、約１Ω−ｃｍ未満である。さらに別の実施形態では、ウェーハは電気抵抗率約１００Ω−ｃｍ未満のｐ型ＧａＮからなり、さらに別の実施形態では、ウェーハは電気抵抗率が約１０５Ω−ｃｍを超える半絶縁性ＧａＮからなる。
一実施形態では、成長のために使用される方位は（０００１）Ｇａである。別の実施形態では、ウェーハは約１０４ｃｍ−２未満の転位密度を有する。さらに別の実施形態では、約１０３ｃｍ−２未満であり、さらに別の実施形態では、約１００ｃｍ−２未満である。さらに第五の実施形態では、形成された基板は約１００ｃｍ２／Ｖ−ｓを超えるキャリヤー移動度及び非ドープのＧａＮホモエピタキシャル層について約０．００５％未満のひずみを有し得る。
電子デバイスの作製
本明細書中で使用する電子デバイスとは、本発明のＧａＮ結晶の特性（即ち、２ｍｍ以上の最大寸法、１０４ｃｍ−２未満の転位密度を有し、傾角粒界が実質的に存在せず、酸素不純物レベルが１０１９ｃｍ−３未満の酸素不純物レベル）を有する層スタックを含むと共に、デバイスを動作させるための電気エネルギー源に接続するための電気接点を含む任意のデバイスをいう。本発明の一実施形態では、電子デバイスは約１００μｍ以上の横方向寸法を有する。別の実施形態では、電子デバイスは約１ｍｍ以上の横方向寸法を有する。別の実施形態では、約２ｍｍ以上である。さらに別の実施形態では、約５ｍｍ以上である。
電子デバイスの例には、発光ダイオード（ＬＥＤ）、レーザーダイオード（ＬＤ）、共鳴空洞発光ダイオード（ＲＣＬＥＤ）、縦型空洞表面放出レーザー（ＶＣＳＥＬ）及び光検出器のような光電子デバイス、ＭＥＳＦＥＴ、ＭＯＳＦＥＴ、ＭＩＳＦＥＴ、ＢＪＴ、ＨＢＴ、ＨＥＭＴ、電力用縦型ＭＯＳＦＥＴ、電力用縦型ＪＦＥＴ及びカスコードスイッチのような各種のトランジスター、並びにサイリスター、ショットキー整流器及びｐ−ｉ−ｎダイオードがある。
能動デバイス構造の一実施形態では、デバイスは、周期表の第III族及び／又は第Ｖ族の１種以上の元素の半導体窒化物フィルムを本発明のＧａＮ結晶上に堆積させる分子ビームエピタキシー（ＭＢＥ）又は金属・有機気相エピタキシー（ＭＯＶＰＥ）（ＯＭＶＰＥ又はＭＯＣＶＤとしても知られる）で作製できる。これらの堆積方法は当技術分野で公知である。一実施形態では、ウェーハ又は基板を成長反応器内に配置し、次いでそれを排気する。１０−６ｍｂａｒ〜１ｂａｒの分圧でアンモニアを含有する雰囲気中でウェーハを約９００〜１２００℃の温度に加熱することで、残留表面欠陥をアニールし、又は外来夾雑物を除去する。
一実施形態では、デバイス構造は複数のＧａＮを基材とする半導体層のホモエピタキシャル堆積で形成される。即ち、１以上のＧａＮを基材とする半導体層が基板上に形成される。構造中の各層は、Ｇａ、Ａｌ、Ｉｎ及びＳｉのような原子種の凝縮、又は基板表面上における窒素含有雰囲気中の有機金属前駆体の分解で形成される。一例では、窒素含有雰囲気は窒素、アンモニア又はヒドラジンを含み、基板表面との接触前に部分的又は完全に分解できる。Ｈ２又はＨｅのようなキャリヤーガスを使用できる。別の例では、有機金属前駆体を使用できる。ＭＯＶＰＥ用の前駆体には、特に限定されないが、トリメチルガリウムＧａ(ＣＨ３)３、トリメチルアルミニウムＡｌ(ＣＨ３)３及びトリメチルインジウムＩｎ(ＣＨ３)３がある。好適なドーパント前駆体（層をドープする場合）には、特に限定されないが、ｎ型材料用としてシラン（ＳｉＨ４）があり、ｐ型材料用としてビス（シクロペンタジエニル）マグネシウム（Ｍｇ(ｃ−Ｃ５Ｈ５)２）及びジメチル亜鉛（Ｚｎ(ＣＨ３)２）がある。残留表面損傷を低減させるためのアニール段階の後、電子デバイス構造の追加の層が形成される。
本発明のデバイス実施形態の例
本発明の若干のデバイス実施形態の例を図１〜１７に示す。これらは、（ｉ）単結晶ＧａＮ基板、（ii）１以上のエピタキシャルＧａＮを基材とする層、及び（iii）２以上の電気接点を含んでなる。図１８及び１９はホモエピタキシャルＬＥＤを示している。図２０はホモエピタキシャルＬＤを示している。図２６〜２８はホモエピタキシャルフォトダイオードを示している。
図１〜３に関しては、これらは一実施形態に係るＨＥＭＴデバイスを示している。図１はＨＥＭＴの第一の実施形態を示している。上述のアニール段階の後、基板１０上にバッファー層１２が形成される。本発明では、バッファー層はＧａＮデバイス技術でしばしば記載される「バッファー層」（即ち、サファイア又はＳｉＣのような非ＧａＮ基板とエピタキシャルＧａＮ層との間で遷移層又は核生成層として作用する結晶状態の不良な層）と異なる意味を有する。バッファー層１２は、例えば、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）でもよい。一実施形態では、バッファー層１２は非ドープＧａＮからなる。バッファー層１２は、約３００ｎｍ〜２０μｍの厚さを有し得る。別の実施形態では、１〜３μｍである。
図１（及び後述の図２の）実施形態では、バッファー層１２は二次元電子ガス（２ＤＥＧ）を含み、チャネル層として作用する。バッファー層１２中のキャリヤー濃度は、一実施形態では５×１０１６ｃｍ−３未満であり、別の実施形態では１０１５ｃｍ−３未満である。任意には、基板１０自体の最も外側の部分を２ＤＥＧ領域として利用することもできる。バッファー層１２を形成した後、バッファー層１２上にバリヤー層１４が形成される。バリヤー層１４はバッファー層１２より広いバンドギャップを有している。バリヤー層１４は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）、例えばＡｌｘＧａ１−ｘＮ（式中、ｘ≒０．２〜０．３）からなるものとし得る。ＡｌｘＩｎｙＧａ１−ｘ−ｙＮバリヤー層（式中、ｙ≒０．２２ｘ）中にＩｎを導入すれば、バンドギャップが大きいにもかかわらず、バリヤー層１４をＧａＮバッファー層１２に対して近似的に格子整合させることができる。バリヤー層は、二つのサブバリヤー層１４ａ及び１４ｂからなっていてもよい。例えば、サブバリヤー層１４ｂはバッファー層１２ａ上に形成され、ＡｌＮであってもよく、サブバリヤー層１４ａはサブバリヤー層１４ｂ上に形成され、ＡｌＧａＮであってもよい。サブバリヤー層１４ｂはサブバリヤー層１４ａより高いバンドギャップ層であり、例えば約０．６〜１．５ｎｍの厚さを有し得る。
バリヤー層１４は、一実施形態では５〜５０ｎｍの厚さを有し得ると共に、さらに別の実施形態では１５〜２５ｎｍの厚さを有し得る。デバイスの上面にソース接点２０、ドレイン接点２２及びゲート接点２４が形成される。ソース接点２０及びドレイン接点２２はデバイスの両側にオーム接点として堆積され、ソース及びドレイン領域を形成する。ソース接点２０及びドレイン接点２２用として好適な組成物には、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ及びＴｉ／Ａｌ／Ｐｔ／Ａｕスタックがあり、スタック中の各層は約１０〜約５００ｎｍの厚さを有する。一実施形態では、第一のＴｉ層は約１０〜３０ｎｍの厚さを有し、Ａｌ層は約３０〜３００ｎｍの厚さを有し、最も外側の層は約３０〜７０ｎｍの厚さを有する。堆積は、例えば、電子ビーム蒸着、熱蒸着又は他の技術で達成できる。
ソース接点２０及びドレイン接点２２は、例えば、約５０〜１０００μｍの長さを有し得る。ソース接点２０及びドレイン接点２２の幅は約２０〜２００μｍとし得る。一実施形態では、幅は約４０〜１００μｍである。ソース接点２０とドレイン接点２２との離間距離は約０．２〜約１０μｍとし得る。一実施形態では、離間距離は０．５〜２μｍである。
ソース接点２０及びドレイン接点２２の堆積後、構造は約５００〜９５０℃の温度でアニールされる。一実施形態では、オーム接触を達成するため、アニール温度は約７５０〜８７０℃である。
ゲート接点２４は、バリヤー層１４上のソース接点とドレイン接点の間にショットキーゲートとして堆積される。ゲート接点の長さは、一実施形態では約２０〜１０００μｍであり、第二の実施形態では約５０〜５００μｍであり、幅は第三の実施形態では約５０ｎｍ〜１μｍである。ゲート接点２４用として好適な組成物には、Ｎｉ／Ａｕ及びＰｔ／Ａｕスタックがあり、スタックの第一の層は約２０〜２００ｎｍの厚さを有し、Ａｕ層は約１００〜１０００ｎｍの厚さを有する。堆積は、やはり電子ビーム蒸着、熱蒸着又は他の技術で達成できる。ショットキー整流を保持するため、構造はアニールされない。
図２のＨＥＭＴは図１のものに類似している。しかし、図２のＨＥＭＴは、ソース接点２０及びドレイン接点２２とバリヤー層１４の間に形成された接触層１８と、バリヤー層１４を露出させるため接触層１８中に形成された溝とを含んでおり、ゲート接点２４はバリヤー層１４上に形成されている。接触層１８は、ｎ型ドープＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）からなるものでもよく、例えばキャリヤー濃度が約２×１０１８ｃｍ−３を超えるｎ型ＧａＮとし得る。接触層１８は、例えば１０〜２００ｎｍの厚さを有し得る。接触層１８は、Ａｌ濃度が低いのでバリヤー層１４よりも酸化を受けにくく、さらに信頼度の高いオーム接触を形成する。
図３のＨＥＭＴは図１のものに類似している。しかし、図３のＨＥＭＴは、バッファー層１２とバリヤー層１４の間に形成されたチャネル層２８を含んでいる。チャネル層２８は、バッファー層１２より狭いバンドギャップを有しており、２ＤＥＧを含んでいる。チャネル層２８は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）からなるものでよく、ＩｎｘＧａ１−ｘＮ（式中、ｘ≒０．０５〜０．１５）とし得る。チャネル層２８は、３〜２０ｎｍ、さらに好ましくは５〜１０ｎｍの厚さを有し得る。
図４は、デバイスがＭＥＳＦＥＴである実施形態を示している。ＭＥＳＦＥＴデバイスは本質的にＨＥＭＴの簡略形であって、半導体構造全体にわたってＧａＮが使用され、バリヤー層は存在しない。ＧａＮ基板１０上にＧａＮチャネル層３０が形成される。ソース接点２０、ドレイン接点２２及びゲート接点２４は、図１に関して記載したものと同様に形成できる。任意には、図２に示したものに類似した接触層（図示せず）により、又はさらに簡単にはソース接点２０及びドレイン接点２２の直下の領域にＳｉのようなｎ型ドーパントをイオン注入することにより、オーム接触は向上する。ＭＥＳＦＥＴはＨＥＭＴに比べてやや劣った性能を有し得るが、作製するのが簡単で安価である。
図５に示す別の実施形態では、デバイスはＭＯＳＦＥＴ又はＭＩＳＦＥＴである。ＭＯＳＦＥＴ／ＭＩＳＦＥＴは、ゲート接点２４が絶縁層３２（ＭＯＳＦＥＴについては酸化物、ＭＩＳＦＥＴについては絶縁誘電体）でチャネル層３０から隔てられている点を除けば、図４の実施形態のＭＥＳＦＥＴに構造が類似している。酸化物層又は絶縁体層の存在が高電流及び／又は高温での動作中にＧａＮ層を酸化から保護するので、ＭＯＳＦＥＴ／ＭＩＳＦＥＴは電力用電子工学用途のために特に適している。ＭＯＳＦＥＴにおける絶縁層３２の酸化物用として好適な組成物には、ＳｉＯ２、Ｓｃ２Ｏ３、ＭｇＯ、Ｇａ２Ｏ３及びＲ２Ｏ３（式中、ＲはＧｄのような希土類元素である。）の１種以上がある。
ＭＩＳＦＥＴにおける絶縁誘電体絶縁層３２用として好適な組成物には、ＡｌＮ、ＳｉＮｘ及びＳｉ３Ｎ４（式中、ｘは０〜１．４である。）がある。酸化物層又は絶縁層は、図１のＨＥＭＴ構造でゲートをバリヤー層から隔てるためにも使用できる。
図６に示す別の実施形態では、デバイスはＨＢＴである。ＨＢＴは、ＧａＮデバイスの最高周波数用途のために特に有用である。ＨＢＴは、ｎｐｎ構造又はｐｎｐ構造として作製できる。簡略のため、ｎｐｎ構造の作製のみを詳しく説明するが、ｐｎｐ構造の作製も全く同様であって、ｎｐｎ構造のｐ型層をｐｎｐ構造のｎ型層で置換すると共に、その逆も行えばよい。基板１０は、半絶縁性のバルクＧａＮ基板でよく、１０５Ω−ｃｍを超える抵抗率を有し得る。基板１０はｎ型であってもよく、好ましくは約２×１０１８ｃｍ−３を超えるキャリヤー濃度を有し得る。
基板１０の上方にコレクター層４２が形成される。コレクター層４２は、２００〜５０００ｎｍ、さらに好ましくは４００〜８００ｎｍの厚さを有するＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）のｎ型層でよい。コレクター層４２は、ｎ−ＧａＮ又はｎ−ＡｌｘＧａ１−ｘＮ（式中、０≦ｘ≦１）からなるものでよく、約１×１０１６〜約５×１０１６ｃｍ−３のキャリヤー濃度にドープされる。
一実施形態では、特に基板１０が半絶縁性である場合、コレクター層４２と基板１０の間にサブコレクター層４０を任意に形成できる。サブコレクター層４０は、例えばｎ＋型ドープＧａＮでよい。サブコレクター層４０の厚さは、約０．２〜５μｍ、好ましくは約１〜２μｍであり、約２×１０１８ｃｍ−３を超えるキャリヤー濃度を有し得る。サブコレクター層４０の表面上には、オーム性であり得るサブコレクター接点５２が形成される。サブコレクター層４０の目的は、オーム性サブコレクター接点５２の性能を向上させると共に、半絶縁性基板の場合にはコレクター層へのオーム接触をもたらすことにある。
コレクター層４２上にベース層４４が形成される。ベース層４４は、ｐ型ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）からなり、１０〜１０００ｎｍ、さらに好ましくは５０〜２００ｎｍの厚さを有し得る。ベース層４４は、約２×１０１８ｃｍ−３を超えるキャリヤー濃度にドープされたｐ＋−ＧａＮとし得る。ベース層４４は、コレクター層の接触部におけるＧａＮから、ベース層４４の上面付近におけるＡｌｘＧａ１−ｘＮ（式中、ｘ≒０．０５）まで徐々に変化させることができる。別法として、ベース層４４の上面にｐ−ＡｌｘＧａ１−ｘＮ／ＧａＮ超格子を堆積することもできる。
ベース層４４上にエミッター層４６が形成される。エミッター層４６は、ｎ型ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）からなるものでよく、一実施形態では０．５〜１０００ｎｍ、別の実施形態では５０〜３００ｎｍの厚さを有し得る。エミッター層４６は、ベース層４４より広いバンドギャップを有する。通例、エミッター層４６はｎ−ＡｌｘＧａ１−ｘＮ（式中、０．１５≦ｘ≦０．２５）からなり、約２×１０１８ｃｍ−３を超えるキャリヤー濃度にドープしてもよい。一実施形態では、任意にエミッター層４６の組成を、ベース層４４との接触部におけるｎ−ＡｌｘＧａ１−ｘＮ（式中、ｘ≒０．０５）から、エミッター層４６の上面付近におけるｎ−ＧａＮまで徐々に変化させる。
エミッター層４６上にキャップ層４８が形成される。キャップ層４８はｎ＋−ＧａＮからなり、約１００ｎｍの厚さ及び約２×１０１８ｃｍ−３を超えるキャリヤー濃度を有し得る。これらの層にエッチングを施してベース層４４を露出させると共に、上向きのコレクター接点が所望されるならば、エッチングでさらに深いスルーホールを設けることでサブコレクター層４０を露出させる。
コレクター接点５２、ベース接点５４及びエミッター接点５６が形成される。これらの接点は、好ましくはオーム性金属接点である。エミッター接点５６はキャップ層４８上に堆積され、ベース接点５４はエッチングで露出させたベース層４４上に堆積される。一実施形態では、コレクター接点５２は上述のようにサブコレクター層４０上に堆積される。別の実施形態では、バルクＧａＮ基板がｎ型であって、約２×１０１８ｃｍ−３を超えるキャリヤー濃度を有する。この場合には、デバイス構造と反対側にある基板１０の背面上にコレクター接点５０が堆積される。
ｎ型のコレクター接点及びエミッター接点用として好適な組成物には、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ及びＴｉ／Ａｌ／Ｐｔ／Ａｕスタックがあり、スタック中の各層は約１０〜約５００ｎｍの厚さを有し、その堆積は電子ビーム蒸着、熱蒸着又は他の技術で達成できる。一実施形態では、第一のＴｉ層は１０〜３０ｎｍの厚さを有し、Ａｌ層は５０〜３００ｎｍの厚さを有し、最も外側の層は約３０〜７０ｎｍの厚さを有する。ｐ型接点（ｐ型層への接点）用の例示的な組成物には、Ｎｉ／Ａｕ及びＰｔ／Ａｕスタックがあり、第一の層は約２０〜２００ｎｍの厚さを有し、Ａｕ層は約１００〜１０００ｎｍの厚さを有する。堆積後、オーム接触を達成するため、一実施形態では約５００〜９５０℃、第二の実施形態では約７５０〜８７０℃の温度で構造がアニールされる。
上述の通り、ｐｎｐ ＨＢＴは、ｐｎｐ ＨＢＴのｐ型層をｎｐｎ ＨＢＴのｎ型層で置換すると共に、その逆も行うことで形成できる。
図７は別の実施形態を示しており、この場合のデバイスはＢＪＴである。図７のＢＪＴデバイスは、図６のＨＢＴデバイスに類似している。ＢＪＴデバイスはＨＢＴの簡略形であって、非合金化ＧａＮがすべての半導体層を構成している。このように、合金化ＧａＮ層の代わりに非合金化ＧａＮを使用した点を除けば、図７のＢＪＴデバイスは図６のデバイスと同じである。
図８は別の実施形態を示しており、この場合のデバイスはショットキー整流器である。ショットキー整流器はＧａＮ基板１０を含んでいる。ＧａＮ基板１０はｎ型であり得ると共に、一実施形態では約２×１０１８ｃｍ−３を超えるキャリヤーレベルを有している。基板１０上に電圧ブロッキング層７０が形成される。電圧ブロッキング層７０は非ドープのＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）からなり、一実施形態では１〜５００μｍの厚さを有し、別の実施形態では５０〜２００μｍの厚さを有する。電圧ブロッキング層７０は、高いブロッキング電圧要件に対しては大きい厚さを有する。電圧ブロッキング層７０中のキャリヤー濃度は、低いレベル、例えば５×１０１６ｃｍ−３未満、別の実施形態では１０１５ｃｍ−３未満に保つことができる。別法として、ショットキー整流器はｐ型ＧａＮ基板及びｐ型エピレヤーを使用する。
任意には、電圧ブロッキング層７０上に一連の保護環７２及び接合障壁制御環７４が形成される。保護環７２は、続いて生成される酸化物と接点との境界に集中する電界を低減させると共に、ブロッキング電圧を高めるために使用できる。保護環７２及び接合障壁制御環７４は、例えばイオン注入によって電圧ブロッキング層７０上に形成できる。注入用のイオンは、例えばＭｇ又はＺｎであり得る。一実施形態では、環の領域中のキャリヤーレベルは約２×１０１７ｃｍ−３を超える。電圧ブロッキング層７０上に絶縁体層７６が形成される。絶縁体層７６は、例えば、ＳｉＯ２、ＳｉＮｘ、Ｓｃ２Ｏ３、ＭｇＯ、Ｇａ２Ｏ３及びＲ２Ｏ３（式中、ｘは０〜１．４であり、ＲはＧｄのような希土類元素である。）の１種以上からなり得る。絶縁体層７６は保護環７２を覆うが、接合障壁制御環７４は覆わない。
電圧ブロッキング層７０及び基板１０上に、それぞれ電圧ブロッキング層接点８０及び基板接点６０が形成される。一実施形態では、基板接点６０は（ｎ型層に接触する）ｎ型接点であり、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ又はＴｉ／Ａｌ／Ｐｔ／Ａｕスタックのような一連の層からなり得る。ここで、各層は約１０〜約５００ｎｍの厚さを有する。基板接点６０の堆積は、例えば、電子ビーム蒸着、熱蒸着又は他の技術で達成できる。一実施形態では、第一のＴｉ層は約１０〜３０ｎｍの厚さを有し、Ａｌ層は５０〜３００ｎｍの厚さを有し、接点６０の最も外側の層は約３０〜７０ｎｍの厚さを有する。
接点６０の堆積に続き、オーム接触を達成するため、一実施形態では約５００〜９５０℃の温度で、別の実施形態では約７５０〜８７０℃の温度で構造をアニールする。
電圧ブロッキング層接点８０用として好適な組成物には、Ｔｉ／Ｐｔ／Ａｕ、Ｎｉ／Ａｕ及びＰｔ／Ａｕスタックがある。ここで、第一の層は約２０〜２００ｎｍの厚さを有し、Ａｕ層は約１００〜約１０００ｎｍの厚さを有する。電圧ブロッキング層接点８０を形成した後には、ショットキー接触特性を保持するため、デバイス構造は高温でアニールされない。
図９は本発明の別の実施形態を示しており、この場合のデバイスはｐ−ｉ−ｎ整流器である。図９のｐ−ｉ−ｎ整流器のデバイス構造は、上述の図８のショットキー整流器のものに類似している。任意には、図９のｐ−ｉ−ｎ整流器は、電圧ブロッキング層７０上の保護環及び図８中のものに類似した絶縁層も含む。電圧ブロッキング層７０上に接触層９０が直接形成される。接触層９０は、例えばｐ−ＧａＮからなり得る。接触層９０は、例えば、一実施形態では約１００〜１０００ｎｍ、別の実施形態では約３００〜約７００ｎｍの厚さを有し得る。接触層９０は、約２×１０１８ｃｍ−３を超えるキャリヤー濃度を有し得る。
図９のｐ−ｉ−ｎ整流器は、図８のデバイスと同様に基板接点６０も含んでおり、これはｎ型接点であり得る。図９のｐ−ｉ−ｎ整流器は、オーム接触層接点９２も含んでいる。
接触層接点９２用として好適な組成物には、例えば、Ｎｉ／Ａｕ及びＰｔ／Ａｕスタックがある。ここで、第一の層は約２０〜２００ｎｍの厚さを有し、Ａｕ層は約１００〜約１０００ｎｍの厚さを有する。基板接点６０及び接触層接点９２の堆積に続き、オーム接点を達成するため、約５００〜９５０℃、好ましくは約７５０〜８７０℃の温度で構造をアニールする。
図１０は本発明の別の実施形態を示しており、この場合のデバイスはサイリスターである。サイリスターは、ｎｐｎ（Ｎ）ｐ構造又はｐｎｐ（Ｐ）ｎ構造として作製できる。簡略のため、ｎｐｎ（Ｎ）ｐ構造の作製のみを詳しく説明するが、ｐｎｐ（Ｐ）ｎ構造の作製も全く同様である。ｐｎｐ（Ｐ）ｎ構造は、ｐ型層をｎｐｎ（Ｎ）ｐ構造の対応するｎ型層で置換すると共に、その逆も行うことで形成できる。
図１０のサイリスターはＧａＮ基板１０を含んでいる。ＧａＮ基板１０は半絶縁性であり得ると共に、１０５Ω−ｃｍを超える抵抗率を有し得る。或いは、基板１０はｎ型であってもよく、好ましくは約２×１０１８ｃｍ−３を超えるキャリヤー濃度を有し得る。
基板１０の上方に電圧ブロッキング層１０２が形成される。電圧ブロッキング層１０２は、一実施形態では１〜５０００μｍ、別の実施形態では５０〜２００μｍの厚さを有するＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）の非ドープ層であり得る。電圧ブロッキング層１０２は、高いブロッキング電圧要件に対しては大きい厚さを有する。電圧ブロッキング層１０２中のキャリヤー濃度は好ましくは低く、例えば５×１０１６ｃｍ−３未満であり、別の例では１０１５ｃｍ−３未満である。
基板１０が半絶縁性である場合、基板１０と電圧ブロッキング層１０２の間に第一のドープ層１００を任意に形成できる。第一のドープ層１００は、基板１０上に堆積させたｎ＋型ドープＧａＮ層であり得ると共に、一実施形態では約０．２〜５μｍ、別の実施形態では約１〜２μｍの厚さ、及び約２×１０１８ｃｍ−３を超えるキャリヤー濃度を有し得る。バルクＧａＮ基板１０が半絶縁性である場合、第一のドープ層１００上にドープ層接点１１２が形成される。第一のドープ層１００は、基板１０に対する接点のオーム接触の性能を向上させると共に、半絶縁性基板の場合には電気的接触をもたらすために使用できる。
電圧ブロッキング層１０２上に第二のドープ層１０４が形成される。第二のドープ層１０４は、例えば、ｎ型ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）からなり、一実施形態では１００〜３０００ｎｍ、別の実施形態では５００〜７００ｎｍの厚さを有し得る。
第二のドープ層１０４は、約２×１０１７ｃｍ−３のキャリヤー濃度を有し得る。第二のドープ層１０４はｎ−ＧａＮからなり得る。任意には、第二のドープ層１０４の上面にｎ−ＡｌｘＧａ１−ｘＮ／ＧａＮ超格子を堆積することもできる。
第二のドープ層１０４上にキャップ層１０６が形成される。キャップ層１０６はｐ＋−ＧａＮからなり、約５００ｎｍの厚さ及び約２×１０１８ｃｍ−３を超えるキャリヤー濃度を有し得る。
第一のドープ層１００、第二のドープ層１０４及びキャップ層１０６上に、それぞれドープ層接点１１２、電圧ブロッキング層接点１１４及びキャップ層接点１１６が形成される。これらの層に適宜にエッチングを施して該当する層を露出させることができる。例えば、バルクＧａＮ基板１０がｎ＋型である場合には、基板１０の背面上に底部接点１１０を堆積することができる。
ｎ型接点（ｎ型層上の接点）用として好適な組成物には、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ及びＴｉ／Ａｌ／Ｐｔ／Ａｕスタックがあり、各スタック層は約１０〜約５００ｎｍの厚さを有し、その堆積は電子ビーム蒸着、熱蒸着又は他の技術を含む当技術分野で公知の技術で達成できる。一実施形態では、第一のＴｉ層は１０〜３０ｎｍの厚さを有し、Ａｌ層は５０〜３００ｎｍの厚さを有し、最も外側の層は約３０〜７０ｎｍの厚さを有する。ｐ型接点（ｐ型層上の接点）用として好適な組成物には、Ｎｉ／Ａｕ及びＰｔ／Ａｕスタックがあり、スタックの第一の層は約２０〜２００ｎｍの厚さを有し、Ａｕ層は約１００〜１０００ｎｍの厚さを有する。堆積後、接触層に対するオーム接触を達成するため、約５００〜９５０℃、好ましくは約７５０〜８７０℃の温度で構造がアニールされる。
図１１及び１２は本発明の二つの他の実施形態を示しており、この場合のデバイスは電力用縦型ＭＯＳＦＥＴ又はＭＩＳＦＥＴ（ゲート酸化物を有するデバイスについてはＭＯＳＦＥＴ、ゲート絶縁層を有するデバイスについてはＭＩＳＦＥＴ）である。図１１はＵＭＯＳＦＥＴ／ＵＭＩＳＦＥＴを示すのに対し、図１２はＤＭＯＳＦＥＴ／ＤＭＩＳＦＥＴを示す。ＵＭＯＳＦＥＴ／ＵＭＩＳＦＥＴ中の「Ｕ」は、ゲートが位置する溝構造の形状をいう。ＤＭＯＳＦＥＴ／ＤＭＩＳＦＥＴ中の「Ｄ」は、構造中の拡散層又は二重注入層をいう。ＭＯＳＦＥＴ／ＭＩＳＦＥＴ縦型構造は動作については横方向ＭＯＳＦＥＴ／ＭＩＳＦＥＴデバイスに類似しているが、縦型構造では電流は基板を通して縦方向に導かれる。ＵＭＯＳＦＥＴ及びＤＭＯＳＦＥＴに関する以下の説明ではｎｐｎ型構造を取り上げるが、ｐｎｐ構造を有する類似のデバイスも可能である。
再び図１１のＵＭＯＳＦＥＴについて述べれば、デバイスはＧａＮ基板１０を含んでいる。ＧａＮ基板１０は、例えばｎ型であり得る。基板１０上に電圧ブロッキング層１２０が形成される。これは例えばｎ型であり得ると共に、約１×１０１７〜約５×１０１６ｃｍ−３のキャリヤー濃度を有し得る。電圧ブロッキング層１２０は、例えばＧａＮであり得ると共に、例えば約４００ｎｍを超える厚さを有し得る。
電圧ブロッキング層１２０上にｐ型チャネル層１２２が形成される。ｐ型チャネル層１２２は、例えば、約２×１０１７ｃｍ−３のキャリヤー濃度にｐ型ドープし得る。ｐ型チャネル層１２２は、例えばＧａＮであり得ると共に、例えば約１００〜２００ｎｍの厚さを有し得る。
ｐ型チャネル層１２２上にｎ型ソース層１２４が形成される。ｎ型ソース層１２４は、例えばＧａＮであり得る。
ゲート絶縁体１２６及び金属ゲート１２８の形成を可能にするため、電圧ブロッキング層１２０、ｐ型チャネル層１２２及びｎ型ソース層１２４中に溝をエッチングすることができる。溝は、例えばプラズマエッチングで形成できる。
溝をエッチングした後、溝中にゲート絶縁体１２６の一部が形成される。ゲート絶縁体１２６の材料は、例えば、ＳｉＯ２、Ｓｃ２Ｏ３、ＭｇＯ、Ｇａ２Ｏ３及びＲ２Ｏ３（式中、ＲはＧｄのような希土類元素である。）の１種以上のような酸化物であり得る。
非酸化物ゲート絶縁体１２６用として好適な組成物には、ＡｌＮ、ＳｉＮｘ及びＳｉ３Ｎ４（式中、ｘは０〜１．４である。）がある。次いで、溝中のゲート絶縁体１２６上に金属ゲート１２８が堆積され、次に酸化物又は非酸化物絶縁材料で上部被覆することで、金属ゲート１２８に対する電気接点を形成する１以上の部位（図示せず）の上方を除き、金属ゲート１２８上にゲート絶縁体１２６の一部が形成される。次いで、ｎ型ソース層１２４上にソース接点１３０が形成されると共に、基板１０の背面上に底部接点１３２が形成される。
接点１３０及び１３２用として好適な組成物には、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ及びＴｉ／Ａｌ／Ｐｔ／Ａｕスタックがあり、各スタック層は約１０〜約５００ｎｍの厚さを有し、堆積は電子ビーム蒸着、熱蒸着などを含む公知技術で達成される。一実施形態では、第一のＴｉ層は約１０〜３０ｎｍの厚さを有し、Ａｌ層は約５０〜３００ｎｍの厚さを有し、最も外側の層は約３０〜７０ｎｍの厚さを有する。堆積後、接触層に対するオーム接触を達成するため、一実施形態では約５００〜９５０℃、別の実施形態では約７５０〜８７０℃の温度で構造がアニールされる。
図１２はＤＭＯＳＦＥＴデバイス構造を示している。ＤＭＯＳＦＥＴはＵＭＯＳＦＥＴに類似しているが、ゲート絶縁体１２６及び金属ゲート１２８は溝の中ではなくｐ型層１２２及びｎ型層１２４上に形成される。さらに、ＤＭＯＳＦＥＴデバイス構造では、ｐ型層１２２及びｎ型層１２４は、選択区域イオン注入、拡散ドーピング、又は別法としてエピタキシーに続くエッチング、追加のエピタキシー及び再平面化を用いて電圧ブロッキング層１２０中に形成できる。
ＤＭＯＳＦＥＴでは、ゲート絶縁体１２６及び金属ゲート１２８は、ゲート下方のチャネル層１２２部分を変調するために働く。電流はソース１２４からチャネル１２２を通って横方向に流れ、次いで電圧ブロッキング層１２０を通って底部接点１３２まで縦方向に流れる。ＵＭＯＳＦＥＴ及びＤＭＯＳＦＥＴの両方について、電圧ブロッキング層は常時オフ条件下でブロッキング電圧を維持する。この縦型デバイス構造は、ヘテロエピタキシャル構造に比べ、ホモエピタキシャルデバイス構造のエピ／基板界面にバンドオフセット及び電圧降下が存在しないことによる大きな利益を有する。加えて、ホモエピタキシャルに成長した電圧ブロッキング層１２０中での低下した転位密度、及びそれから得られる長いキャリヤー寿命は、電圧ブロッキング層の導電率変調を引き起こし、これがデバイスの総合電力損失を低下させる。
図１３は本発明の別の実施形態を示しており、この場合のデバイスは電力用絶縁ゲートバイポーラートランジスター（電力用ＩＧＢＴ）である。電力用ＩＧＢＴは、ｎ＋−ｐ−ｎ−ｐ＋構造又はｐ＋−ｎ−ｐ−ｎ＋構造として作製できるが、簡略のためにｎ＋−ｐ−ｎ−ｐ＋について詳しく説明する。ｐ＋−ｎ−ｐ−ｎ＋の作製は全く同様であって、ｎ型ドープ層をｐ型ドープ層で置換すると共に、その逆も行えばよい。電力用ＩＧＢＴの動作及び作製は、図１２の実施形態の電力用横方向ＤＭＯＳＦＥＴの場合に類似している。しかし、電力用ＩＧＢＴでは、基板はブロッキング層と反対の極性を有しており、実際的にはデバイスが電流を一方向にのみ流すようにｐ−ｉ−ｎ接合ダイオードと直列にＤＭＯＳＦＥＴを形成している。
電力用ＩＧＢＴは、ｐ型基板１０と、ｐ型基板１０上に形成されたｎ型電圧ブロッキング層１４０と、ブロッキング層１４０中及びその上に形成された高濃度ドープｐ型ベース層１４２と、ブロッキング層１４０中及びその上に形成されると共に高濃度ドープｐ型ベース層１４２上に形成された低濃度ドープｐ型ベース層１４４と、低濃度ドープｐ型ベース層１４４中に形成されたｎ型エミッター１４６とを含んでいる。ドープ層上にはゲート絶縁層１４８が形成され、金属ゲート１５０を部分的に包囲している。最後に、エミッター１４６上に接触してエミッター接点１５２が形成されると共に、基板１０の裏面上に底部接点１５４が形成される。
基板はｐ型ドープＧａＮであり得る。電圧ブロッキング層１４０は、例えば、約１×１０１６〜５×１０１６ｃｍ−３のドーピング濃度を有するｎ型ドープＧａＮであり得ると共に、約４００ｎｍを超える厚さを有し得る。高濃度ドープｐ型ベース層１４２は、例えば、約２×１０１８ｃｍ−３のドーピング濃度を有するＧａＮであり得ると共に、約１００〜２００ｎｍの厚さを有し得る。低濃度ドープｐ型ベース層１４４は、例えば、約２×１０１７ｃｍ−３のドーピング濃度を有するＧａＮであり得ると共に、約１００〜２００ｎｍの厚さを有し得る。ｎ型エミッター１４６は、例えば、約１×１０１８ｃｍ−３のドーピング濃度を有するＧａＮであり得ると共に、約５０〜１００ｎｍの厚さを有し得る。ゲート絶縁体１４８の材料は、例えば、ＳｉＯ２、Ｓｃ２Ｏ３、ＭｇＯ、Ｇａ２Ｏ３及びＲ２Ｏ３（式中、ＲはＧｄのような希土類元素である。）の１種以上のような酸化物であり得る。非酸化物ゲート絶縁体１４８用として好適な組成物には、ＡｌＮ、ＳｉＮｘ及びＳｉ３Ｎ４（式中、ｘは０〜１．４である。）がある。金属ゲート１５０は、例えばＭｏであり得る。エミッター接点１５２用として好適な組成物には、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ及びＴｉ／Ａｌ／Ｐｔ／Ａｕスタックがあり、スタックの各層は約１０〜約５００ｎｍの厚さを有し、堆積は電子ビーム蒸着、熱蒸着又は他の技術で達成される。一実施形態では、第一のＴｉ層は１０〜３０ｎｍの厚さを有し、Ａｌ層は５０〜３００ｎｍの厚さを有し、最も外側の層は３０〜７０ｎｍの厚さを有する。底部接点１５４用として好適な組成物には、Ｎｉ／Ａｕ及びＰｔ／Ａｕスタックがあり、第一の層は約２０〜２００ｎｍの厚さを有し、Ａｕ層は約１００〜１０００ｎｍの厚さを有する。堆積後、オーム接触を達成するため、一実施形態では約５００〜９５０℃、別の実施形態では約７５０〜８７０℃の温度で構造がアニールされる。
ｎ型エミッター層１４６、低濃度ドープｐ型ベース層１４４及び高濃度ドープｐ型ベース層１４２は、例えば、選択区域イオン注入、拡散ドーピング、又は別法としてエピタキシーに続く溝のエッチング、溝のエピタキシャル充填、及び再平面化を用いて形成できる。高濃度ドープｐ型ベース層１４２は、デバイス構造に固有の寄生サイリスターのラッチアップを抑制するために使用できる。ｎ型電圧ブロッキング層１４０は、所望のブロッキング電圧に従って変化する厚さ及びドーピング濃度を有する。上述のＤＭＯＳＦＥＴ及びＵＭＯＳＦＥＴと同じく、縦型デバイス構造はバルクＧａＮ基板の導電率が高いことによる大きな利益を有する。加えて、ホモエピタキシャルに成長したブロッキング層中での低下した転位密度、及びそれから得られる長いキャリヤー寿命は、ドリフト領域の導電率変調を引き起こし、これがデバイスの総合電力損失を低下させる。
図１４は本発明の別の実施形態を示しており、この場合のデバイスは電力用縦型ＪＦＥＴである。電力用ＪＦＥＴは、ｎ型基板１０と、ｎ型基板１０上に形成された低濃度ドープｎ型電圧ブロッキング層１４０と、ブロッキング層１６０上に形成された高濃度ドープｎ型ソース層１６４と、ブロッキング層１６０中及びその上に形成されたｐ型ゲート層１６２とを含んでいる。ソース層１６４上にソース接点層１６６が形成される。ゲート層１６２上にゲート接点層１６８が形成される。最後に、基板１０の裏面上にドレイン接点１７０が形成される。
縦型ＪＦＥＴ構造では、電流はソース層１６４からブロッキング層１６０及び基板１０を通って縦方向に流れる。このデバイスは常時オン型デバイスである。ソース層１６４とゲート層１６２との間のｐｎ接合に負バイアスを印加することでターンオフされる。ｐｎ接合に十分な逆バイアスを印加すると、空乏層がソース層１６４の下方に広がってチャネルをピンチオフし、縦方向の電流の流れが阻止される。この構造は、表面トラップ及び絶縁層の問題が最小限に抑えられる埋込みチャネルからなっている。ＧａＮの大きい臨界電界により、この構造は低いオン状態抵抗と共に高いブロッキング電圧を有する。また、このデバイスはユニポーラー多数キャリヤーデバイスであり、蓄積少数電荷が存在しないので高いスイッチング速度が可能である。このデバイスは、ゲート層１６２から延在する埋込み空乏領域がソース層１６４下方のチャネルをピンチオフするようにソース層１６４の幅を約１ミクロン未満に減少させることで、常時オフとなるように設計できる。
このデバイスでは、基板はｎ型ＧａＮであり得る。電圧ブロッキング層１６０は、例えば、約１×１０１６〜５×１０１６ｃｍ−３のドーピング濃度を有するｎ型ＧａＮであり得ると共に、約５０００ｎｍを超える厚さを有し得る。ソース層１６４は、例えば、約１×１０１８ｃｍ−３のドーピング濃度を有するｎ型ＧａＮであり得ると共に、約１００〜５００ｎｍの厚さを有し得る。ゲート層１６２は、例えば、約５×１０１７ｃｍ−３を超えるドーピング濃度を有するｐ型ＧａＮであり得ると共に、約７５０〜２０００ｎｍの厚さを有し得る。ソース接点１６６は、例えばＴｉ／Ａｌ／Ｔｉ／Ａｕであり得る。ゲート接点１６８は、例えばＮｉ／Ａｕであり得る。ドレイン接点１７０は、例えばＴｉ／Ａｌ／Ｔｉ／Ａｕであり得る。これらの厚さ及びドーピング値は、１０００Ｖ程度のブロッキング電圧に対するものである。一般に、ドーピング値及び厚さは所望のブロッキング電圧特性に依存する。
ブロッキング層１６０及びソース層１６４は、一実施形態ではエピタキシャルに成長させ得る一方、ゲート層１６２はブロッキング層１６０及びソース層１６４中にｐ型注入化学種（例えば、Ｍｇ）を注入することで形成できる。別法として、ゲート層１６２は、それを成長させるべき領域に溝をエッチングした後にエピタキシャル再成長を行い、次いで平面化によって上面を平滑にすることでも形成できる。
上述の常時オン電力用縦型ＪＦＥＴをカスコード構成で低電圧ＦＥＴと組み合わせることで、電圧制御される常時オフ回路を形成できる。図１５は、低電圧ディスクリートシリコンＭＯＳＦＥＴ１８２とカスコード接続されたＧａＮ縦型ＪＦＥＴを示している。別法として、１８２はディスクリートＳｉＣ又はＧａＮを基材とする低電圧常時オフＦＥＴからなり得る。
図１６は、カスコード構成のための集積アプローチを実証する本発明の別の実施形態を示している。この場合には、低電圧ＧａＮ常時オフＦＥＴが縦型ＪＦＥＴと同じ基板上に構造の一部として集積されている。集積構造は、基板１０と、基板１０上に形成されたｎ型ブロッキング層１９２と、ブロッキング層１９２中に形成された埋込みｐ型ゲート層１９４と、埋込みｐ型ゲート層１９４上に形成されたｐ型井戸層１９６と、井戸層１９６中に形成されたｎ型ソース１９８及びｎ型ドレイン２００と、ｎ型ソース１９８及びｎ型ドレイン２００の横方向においてブロッキング層１９２中に形成されたｐ型電界ストップ２０２とを含んでいる。デバイスはさらに、ソース１９８上のソース接点２０６と、ソース１９８とドレイン２００の間における井戸層１９６中のチャネル領域上にある絶縁層２０４上のゲート接点２０８と、電界ストップ２０２上の電界ストップ接点２１０と、基板１０の裏面上のドレイン接点２１２とを含んでいる。
集積構造中で、基板はｎ型ＧａＮであり得る。ブロッキング層１９２は、例えば、約１×１０１６〜５×１０１６ｃｍ−３のドーピング濃度を有するｎ型ＧａＮであり得ると共に、約５０００ｎｍを超える厚さを有し得る。埋込みゲート層１９４は、例えば、約１×１０１９のドーピング濃度を有するｐ型ＧａＮであり得ると共に、約１００〜５００ｎｍの厚さを有し得る。井戸層１９６は、例えば、約１×１０１７のドーピング濃度を有するｐ型ＧａＮであり得ると共に、約５００〜２０００ｎｍの厚さを有し得る。電界ストップ層２０２は、例えば、約１×１０１９のドーピング濃度を有するｐ型ＧａＮであり得ると共に、約１００〜５００ｎｍの厚さを有し得る。ソース１９８及びドレイン２００は、例えば、約１×１０１９のドーピング濃度を有するｐ型ＧａＮであり得ると共に、約１００〜５００ｎｍの厚さを有し得る。絶縁層２０４は、例えば酸化物又は他の絶縁層であり得る。ソース接点２０６及びドレイン接点２１２用として好適な組成物には、Ｔｉ／Ａｌ／Ｔｉ／Ａｕがある。ゲート接点２０８及び電界ストップ接点２１０用として好適な組成物には、Ｎｉ／Ａｕがある。
上述の実施形態で記載したデバイスは、例えばＨＢＴ、ショットキー整流器、ｐ−ｉ−ｎ整流器、サイリスター、或いは縦型ＭＯＳＦＥＴ又はＪＦＥＴデバイスについてはディスクリートであり得ると共に、例えばＨＥＭＴ、ＭＥＳＦＥＴ及びＭＯＳＦＥＴ／ＭＩＳＦＥＴデバイスについてはアレイからなり得る。
ＨＥＭＴアレイの例を図１７に示す。このアレイデバイスは、ゲート接点２２４と、ドレイン接点２２２と、ソース接点２２０とを含んでいる。ソース接点のアレイに対する外部電気接続は、エアブリッジ２３０によって行われる。これらはソース接点２２０に結合されるが、ドレイン接点２２２及びゲート接点２２４には電気接続を行うことなしにその上方を通過する。アレイデバイスは接点の下方に能動領域（図示せず）を含んでおり、そこではアレイデバイスはアレイ状をなす多数のＨＥＭＴ部品を含んでいる。
ホモエピタキシャル発光ダイオードデバイス又はＬＥＤを包含する実施形態に関しては、ホモエピタキシャルＬＥＤの一実施形態の構造を示す詳細略図である図１８を参照されたい。デバイスを形成するための基板としてＧａＮウェーハ４が示されている。基板４の表面上においてアンモニア含有雰囲気中で有機金属前駆体を分解することで、デバイス構造６、８、１０及び１２が形成される。水素又はヘリウムのようなキャリヤーガスが使用できる。好適な有機金属前駆体には、トリメチルガリウム、トリメチルアルミニウム、トリメチルインジウム及びこれらの混合物がある。好適なドーパント前駆体には、ｎ型材料用のシラン、及びｐ型材料用のビス（シクロペンタジエニル）マグネシウム又はジメチル亜鉛がある。
［０１５２］で上述したように基板４をアニールした後、ｎ型ＧａＮ又はＡｌｕＩｎｖＧａ１−ｕ−ｖＮ（式中、０≦ｕ，ｖ，ｕ＋ｖ≦１）のクラッド層６が基板４の表面上に任意に形成される。ｎ型ＧａＮ又はＡｌｕＩｎｖＧａ１−ｕ−ｖＮクラッド層６は、一実施形態では約１ｎｍ〜１０μｍ、別の実施形態では約０．１〜４μｍの厚さを有する。ｎ型ＧａＮ又はＡｌｕＩｎｖＧａ１−ｕ−ｖＮクラッド層６の堆積は、基板自体に比べて向上した電気的性質、異なるドーピングレベル及び導電率、高いバンドギャップ、又はこれらの組合せをもたらすことができる。
次いで、任意のｎ型ＧａＮ又はＡｌｕＩｎｖＧａ１−ｕ−ｖＮ層６又は基板４（ｎ型ＧａＮ又はＡｌｕＩｎｖＧａ１−ｕ−ｖＮ層６が存在しない場合）上に能動層８が堆積される。能動層８はＡｌｗＩｎｘＧａ１−ｗ−ｘＮ（式中、０≦ｗ，ｘ，ｗ＋ｘ≦１であり、一実施形態ではｗ及びｘの１以上がゼロでない。）からなる。ｗ＝０に対しては、ｘが０から１まで変化するのに伴い、バンドギャップは３．４〜０．８ｅＶの間で変化し、電磁スペクトルの紫外域と赤色域との間での発光を可能にする。クラッド層の組成は、そのバンドギャップが能動層のバンドギャップより大きくなるように選択される。通例、ｘは約０．０２５〜０．６の範囲内にある。さらに詳しくは、ｘは約０．０５〜０．５である。通例、ｗ＜０．０５である。
能動層は、非ドープであってもよく、Ｓｉ又はＧｅのような不純物でｎ型ドープされていてもよく、Ｚｎ又はＭｇのような不純物でｐ型ドープされていてもよい。それは、いわゆる二重ヘテロ構造又は単一量子井戸構造のように単一層からなっていてもよく、いわゆる多重量子井戸構造のようにＡｌｃＩｎｄＧａ１−ｃ−ｄＮ／ＡｌｅＩｎｆＧａ１−ｅ−ｆＮ（式中、０≦ｃ，ｄ，ｅ，ｆ，ｃ＋ｄ，ｅ＋ｆ≦１）又はＩｎｄＧａ１−ｄＮ及びＩｎｆＧａ１−ｆＮ（式中、０≦ｄ≦ｆ）の超格子からなっていてもよい。一実施形態では、超格子は２種のＡｌＩｎＧａＮ組成物からなる約１〜５０の交互層を含み、高度の富Ｉｎ／貧Ａｌ層（低バンドギャップ）が井戸を構成し、低度の富Ｉｎ／貧Ａｌ層（高バンドギャップ）がバリヤーを構成する。各個の層は約０．５〜５０ｎｍの厚さを有し得る。井戸層及びバリヤー層は、非ドープ、ｎ型ドープ又はｐ型ドープであり得る。一実施形態では、構造は非ドープ井戸層及びｎ型ドープ又は非ドープバリヤー層を含む。ＩｎＮ及びＡｌｃＩｎｄＧａ１−ｃ−ｄＮは、ＧａＮより低い温度で分解する。一実施形態では、これらの層は約５００〜１２００℃の温度で堆積される。第二の実施形態では、約６５０〜１０５０℃の温度で堆積される。
能動層がｎ型ドープで比較的厚い（約５０〜５００ｎｍ）実施形態では、特にｎ型クラッド層６がＧａＮではなくＡｌｕＩｎｖＧａ１−ｕ−ｖＮからなる場合、ＬＥＤは二重ヘテロ構造デバイスである。能動層が非ドープで比較的薄い（例えば、１〜１０ｎｍ）別の実施形態では、特にｎ型ＧａＮ層６と能動層８の間に１以上の追加ｎ−ＡｌｕＩｎｖＧａ１−ｕ−ｖＮクラッド層が配置されている場合、ＬＥＤは単一量子井戸である。
一実施形態では、能動層８の周囲に１以上のクラッド層が任意に配設される。図１８に見られるように、クラッド層１０はｐ型クラッド層からなる。クラッド層１０はｐ−ＡｌｙＩｎｚＧａ１−ｙ−ｚＮ（式中、０≦ｙ，ｚ，ｙ＋ｚ≦１）からなる。クラッド層１０は、能動層８よりバンドギャップが大きいという特性を有し、電気キャリヤーを閉じ込めるために有用であると共に、レーザーダイオードの場合には光閉込めによって発光を所望の方向に好ましく導くために有用である。
一実施形態では、クラッド層６及び１０は約６００〜１５００℃の温度で堆積される。別の実施形態では、約８５０〜１２００℃の温度で堆積される。一実施形態では、１以上のクラッド層はＡｌｙＩｎｚＧａ１−ｙ−ｚＮ超格子からなる。超格子の使用は、格子ひずみを管理するのを助けると共に、特にｐ型クラッド層の場合には導電率を増大させる。
ｐ型ドープクラッド層の上方に、１以上のｐ型接触層１２が任意に堆積される。一実施形態では、ｐ型接触層１２はｐ−ＧａＮからなる。電流の広がりのために有利な別の実施形態では、ｐ型接触層はｐ＋−ＡｌｙＩｎｚＧａ１−ｙ−ｚＮ超格子からなる。別の実施形態では、ｐ型接触層はｐ＋−ＡｌｙＩｎｚＧａ１−ｙ−ｚＮ／ｎ＋−ＡｌｙＩｎｚＧａ１−ｙ−ｚＮトンネル接合からなる。さらに別の実施形態では、トンネル接合がｐ＋−ＡｌｙＩｎｚＧａ１−ｙ−ｚＮ超格子及びｎ＋−ＡｌｙＩｎｚＧａ１−ｙ−ｚＮ超格子の１以上と組み合わされる。さらに別の実施形態では、ｐ型接触層は１種以上の金属酸化物ＭＯｘ（式中、０＜ｘ≦２であり、金属Ｍはインジウム、スズ、亜鉛、金、銀、銅及びニッケルの１種以上である。）からなる。
ＧａＡｌＩｎＮデバイスで普通の不純物の一つは水素である。ｐ型材料の場合、水素はアクセプター中心と錯体を生成して抵抗率を高くし、デバイス性能を低下させることがある。本発明では、約４００℃を超える温度でアニールすることで水素−アクセプター錯体を解離でき、或いはアルゴン、窒素又は真空のような無水素成長環境の使用でその生成を最初から回避できる。水素の不存在下での実施形態では、ｐ型層の抵抗率は約１０５Ω−ｃｍ未満に保たれ、別の実施形態では約１０Ω−ｃｍ未満に保たれる。
本発明の発光ダイオードデバイスの形成の一実施形態では、上面（ｐ型）及び底面（ｎ型）上に金属及び／又は導電性酸化物接点１４、１６が形成される。ｐ型接点１６の面積の大部分は、実質的な光学的透明性を得るため、非常に薄い（厚さ約０．００１〜約１μｍ）。ｐ型接点１６用として好適な組成物には、ニッケル−金或いはＰｄ、Ｐｔ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｉｎ、Ｃｒ、Ｔｉ及びこれらの混合物から選択される１種以上の金属がある。導電性酸化物接点は、酸化インジウム、酸化スズ及び酸化亜鉛の１種以上又はこれらの混合物からなる。ニッケル−金ｐ型接点１６は、合金化することができ、或いはｐ−ＧａＮ層１２に接してニッケルに富む組成物を含むと共に、富ニッケル層に接して金に富む組成物を含むことができる。
ｎ型接点１４用として好適な組成物はチタン−アルミニウムである。チタン−アルミニウムｎ型接点１４は、合金化することができ、或いはｎ−ＧａＮ基板１４に接してチタンに富む組成物を含むと共に、富チタン層に接してアルミニウムに富む組成物を含むことができる。別法として、ｎ型接点１４はＡｌ、Ｓｃ、Ｔｉ、Ｚｒ、Ｍｏ、Ｔａ、Ｗ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｐｄ、Ｐｔ、Ｈｆ、希土類金属及びこれらの混合物の１種以上を用いて形成できる。接点１４、１６は、スパッター堆積、熱蒸着又は電子ビーム蒸着を始めとする当技術分野で公知の任意手段で堆積できる。一実施形態では、約４００〜９５０℃の温度でアニールすれば、金属接点１４、１６はオーム接点として働く。
任意には、個別ＬＥＤダイへのウェーハの分離を助けると共に、デバイスの寿命を向上させるため、デバイスの周辺においてデバイス構造を通してのエッチングを行ってメサを形成し、メサの側面上にパッシベーション層１８を堆積させる。パッシベーション層はＳｉＯ２又はＳｉＮｘからなり、熱蒸着、電子ビーム蒸着、スパッタリング、化学蒸着、プラズマ支援化学蒸着などで堆積できる。
基板の高い品質のため、ホモエピタキシャル発光デバイスは傾角粒界を含まず、約１０４μｍ２以下、又は約９×１０４μｍ２以下、又は１ｍｍ２以下のデバイス面積については、大抵のデバイスは実質的に貫通転位を含まない。
図１９を参照すれば、本発明のホモエピタキシャルＬＥＤ構造の別の実施形態が示されている。縦型ＬＥＤ構造（図１８）は基板面積を効率的に使用するが、ある種の用途（例えば、フリップチップボンディング）では二つの上部接点を有する横型構造が有利である。この実施形態では、ＧａＮ基板４はｎ型、半絶縁性又はｐ型であり得るが、単なる例示目的のために基板はｎ型であると仮定する。ｎ−ＧａＮ又はｎ−ＡｌｕＩｎｖＧａ１−ｕ−ｖＮ（式中、０≦ｕ，ｖ，ｕ＋ｖ≦１）からなるｎ型接触層２０を基板上に堆積した後、任意には、１以上のｎ−ＡｌｕＩｎｖＧａ１−ｕ−ｖＮクラッド層６を堆積する。次いで、ＡｌｗＩｎｘＧａ１−ｗ−ｘＮ（式中、０≦ｗ，ｘ，ｗ＋ｘ≦１であり、一実施形態ではｗ及びｘの１以上がゼロでない。）からなる能動層８を堆積する。上述の通り、能動層は二重ヘテロ構造、単一量子井戸、又はＡｌｃＩｎｄＧａ１−ｃ−ｄＮ／ＡｌｅＩｎｆＧａ１−ｅ−ｆＮ多重量子井戸（式中、０≦ｃ，ｄ，ｅ，ｆ，ｃ＋ｄ，ｅ＋ｆ≦１）からなり得る。次に堆積すべきは、任意には、１以上のｐ−ＧＡＮ又はｐ−ＡｌｙＩｎｚＧａ１−ｙ−ｚＮ（式中、０≦ｙ，ｚ，ｙ＋ｚ≦１）クラッド層１０、及びｐ−ＧＡＮ又はｐ−ＡｌｙＩｎｚＧａ１−ｙ−ｚＮのｐ型接触層１２である。次いで、層の一部を通してのエッチングを行ってメサを形成することで、ｎ型接触層２０の一部を露出させる。次いで、上述のようにしてｎ型電極１４及びｐ型電極１６を堆積し、任意には露出したメサにパッシベーション層１８を施す。
一実施形態では、基板が、１種以上の発光原子又は色中心、例えばＴｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｒ、Ｈｆ、Ｐｒ、Ｅｕ、Ｅｒ又はＴｍのような遷移金属又は希土類金属の１種以上でドープされる。別の実施形態では、１種以上の発光原子又は色中心を含むＧａＮのホモエピタキシャル層が、窒化ガリウム基板、能動層、クラッド層のいずれか、又は基板の背面上に堆積される。ホモエピタキシャル層は、分子ビームエピタキシー又は金属・有機化学蒸着のような、当技術分野で公知の方法で堆積される。一実施形態では、ドーパント又は色中心は１０１７ｃｍ−３以上の濃度で存在し、３００〜１０００ｎｍの１以上の波長でルミネセンスを生じる。この実施形態では、能動層から放出される光の一部は基板中の１種以上の発光原子又は色中心で吸収され、電子励起状態を生じる。次いで、励起状態が緩和して異なる色の光を放出する。このようにして発光ダイオードは、独立の蛍光体を使用しなくても２以上の波長で光を放出し得る。例えば、Ｅｕでドープすることで赤色発光ＧａＮ結晶を合成できる。発光ダイオードの能動層から放出される青色、青緑色又は緑色の光と、基板から放出される赤色、橙色、黄色及び／又は緑色の光との組合せは、白色光を生じ得る。別の実施形態では、当技術分野で公知の方法で窒化ガリウム基板の背面にウェーハ結合された第二の基板によるルミネセンスが得られる。かかる第二の基板の例には、ルビー（Ｔｉドープサファイア）及びセリウムドープイットリウム−アルミニウム−ガーネットがある。
図２０は、本発明のホモエピタキシャルレーザーダイオードデバイスを表す構造の詳細略図である。レーザーダイオードデバイス１８の形成時における初期段階は、上述の発光ダイオードデバイス１２を形成する場合のものと同じである。図２０は、図１８に関して記載した任意部品の多くを含むレーザーダイオードを示している。具体的には、レーザーダイオード１８はＬＤ半導体デバイスを配設するためのｎ−ＧａＮ基板を含んでいる。例示目的のため、縦型デバイスを図２０に示す。図１９に示したデバイスに類似する横型デバイスも、本発明の技術的範囲内にある。
図１９中のｎ−ＧａＮ基板４上に配設される第一の層は、ｎ−ＡｌａＩｎｂＧａ１−ａ−ｂＮ構造のｎ型クラッド層６であり、次いで任意のｎ−ＡｌｃＩｎｄＧａ１−ｃ−ｄＮ光ガイド層２０が配設される（式中、０≦ａ，ｂ，ｓ，ｄ，ａ＋ｂ，ｃ＋ｄ≦１）。クラッド層６は、ｎ−ＡｌａＩｎｂＧａ１−ａ−ｂＮ超格子からなり得る。図中に示す能動層は、上述の超格子構造のＡｌｅＩｎｆＧａ１−ｅ−ｆＮ／ＡｌｇＩｎｈＧａ１−ｇ−ｈＮ多重量子井戸層である（式中、０≦ｅ，ｆ，ｇ，ｈ，ｅ＋ｆ，ｇ＋ｈ≦１）。能動層２２上には、ｐ−ＡｌｉＩｎｊＧａ１−ｉ−ｊＮブロッキング層２４が配設され、次いでｐ−ＡｌｋＩｎｌＧａ１−ｋ−ｌＮ光ガイド層２６及びｐ−ＡｌｍＩｎｎＧａ１−ｍ−ｎＮ光ガイド層１０が配設される（式中、０≦ｉ，ｊ，ｋ，ｌ，ｉ＋ｊ，ｋ＋ｌ≦１）。一実施形態では、クラッド層１０はｐ−ＡｌｍＩｎｎＧａ１−ｍ−ｎＮ超格子からなる。別の実施形態では、クラッド層６及び１０、光ガイド層２０及び２６、並びにｐ型ブロッキング層２４の各々は能動層２２よりもハンドギャップが大きい。さらに別の実施形態では、光ガイド層２０及び２６はクラッド層６及び１０よりもバンドギャップが小さく、ｐ型ブロッキング層２４はクラッド層６及び１０よりもハンドギャップが大きい。最後の層は、任意のｐ−ＡｌｏＩｎｐＧａ１−ｏ−ｐＮ接触層１２（式中、０≦ｏ，ｐ，ｏ＋ｐ≦１）であり、これは能動層２２より大きいがクラッド層１０よりもバンドギャップが小さい。
上述のように、接触層１２は別法としてｐ＋−ＡｌｙＩｎｚＧａ１−ｙ−ｚＮ超格子、ｐ＋−ＡｌｙＩｎｚＧａ１−ｙ−ｚＮ／ｎ＋−ＡｌｙＩｎｚＧａ１−ｙ−ｚＮトンネル接合（式中、０≦ｙ，ｚ，ｙ＋ｚ≦１）及び１種以上の金属酸化物ＭＯｘ（式中、０＜ｘ≦２であり、金属Ｍはインジウム、スズ、亜鉛、金、銀、銅及びニッケルの１種以上である。）の１以上からなり得る。
レーザーキャビティの横方向閉込めを可能にするため、ｐ型接触層、クラッド層、能動層及び（任意には）ｎ型接触層にデバイス構造を通してのエッチングを施すことでメサ構造が形成される。メサは少なくとも能動層の下方にまで延在の十分なだけ深く、基板の最上部にまで延在することができる。一実施形態では、ストライプ状メサの幅は約２〜約５００μｍである。第二の実施形態では、約５〜約２５μｍである。
電気的閉込めを向上させると共に、閾値電流を減少させるため、図２０に示すように、接触層１２の周辺を通して最上のクラッド層１０中に達するエッチングを行うことでリッジ構造を形成できる。リッジの幅は約１〜約１０μｍであり、メサ構造の形成に伴う格子損傷が能動層による発光の効率を低下させないようにするため、その境界は好ましくはストライプメサのへりから３μｍ以上離れており、さらに好ましくはストライプメサのへりから１０μｍ以上離れている。普通、リッジ構造は浅いので、メサ構造のエッチングに先立って形成される。ストライプメサ及びリッジ構造のを形成するためのエッチングの後、（リッジの上面ではなく）メサ及びリッジの側面がパッシベーション層１８によってパッシベートされる。パッシベーション層はＳｉＯ２又はＳｉＮｘからなり、熱蒸着、電子ビーム蒸着、スパッタリングなどで堆積できる。任意には、パッシベーション層１８は上部金属接点１６の後に堆積できる。
図示のように、上面（ｐ型）及び底面（ｎ型）上に金属接点１４、１６が形成される。ｐ型接点１６用として好適な組成物はニッケル−金であり、これは合金化されるか、或いはｐ−ＧａＮ層１２に接したニッケルに富む組成物及び富ニッケル層に接した金に富む組成物と共に使用される。ｎ型接点１４用として好適な組成物はチタン−アルミニウムであり、これは合金化されるか、或いはｎ−ＧａＮ基板４に接したチタンに富む組成物及び富チタン層に接したアルミニウムに富む組成物と共に使用される。これらの接点は、当技術分野で公知の任意手段（例えば、スパッター堆積又は電子ビーム蒸着）で堆積できる。一実施形態では、約４００〜９５０℃の温度でアニールすれば、これらの接点はオーム接点として働く。
レーザーダイオードデバイス構造の製造における最終段階は、レーザーキャビティの長い寸法を定義するため、ストライプ／リッジ構造に垂直な平面内でデバイスを切断することである。一実施形態では、レーザー構造の長さは１００〜２０００μｍである。別の実施形態では、約４００〜１０００μｍである。
デバイスの縁端に反射面を形成するための最も簡単な方法は、基板及びデバイス構造を劈開し、任意に研磨し、最後にファセット上に反射フィルムを堆積して反射率を高めることである。
さらに別の実施形態では、短い（ファセット）寸法が基板４の（１０１￣０）面に平行となるようにデバイス構造を成長させる。層堆積の完了後、（１０１￣０）面に沿ってウェーハを劈開する。この面は（０００１）成長方向に対して垂直であり、容易に劈開する。代わりの実施形態では、反応性イオンエッチング又は類似のドライエッチ法でレーザーファセットを設けられる。表面仕上を向上させることが所望される場合には、標準的な金属組織学的方法でファセットを機械的に研磨することができる。
一実施形態では、ファセット上の反射被膜は、屈折率が交互に変化する複数の層を含む分散ブラッグ反射体（ＤＢＲ）からなる。ＤＢＲ用として好適な組成物には、約３９０ｎｍを波長に対してはＴｉＯ２／ＳｉＯ２があり、約２３０ｎｍを波長に対してはＨｆＯ２／ＳｉＯ２がある。ここで、各層に関する厚さと屈折率との積は、一実施形態ではλ／４の奇数倍であり、別の実施形態ではλ／４に等しい（λはレーザーダイオードの所望動作波長である。）。一実施形態では、ＤＢＲ中の層数は、後部ファセットの反射率が約０．９５を超え、前部ファセットの反射率が約０．１〜約０．５になるように選択される。
図１８〜２０に示した実施形態の各々では、基板をｎ型として記載した。しかし、別の一組の実施形態では、基板はｐ型であり得ると共に、ｎ型及びｐ型接触層並びにｎ型及びｐ型クラッド層がそれぞれ逆になる。
修正や変更も本発明の技術的範囲内にあることに注意すべきである。例えば、詳しい説明は上部及び底部の電気接点を有する縦型デバイスに向けられているが、絶縁性又は半絶縁性基板を「側部」の接点と共に使用することもできる。ＬＥＤに関する本発明のデバイスの範囲内における変更例では、ＬＥＤ構造の多重スタックを単一のデバイス中に組み込むことができる。この場合、各スタックは、高濃度ドープｐ＋／ｎ＋トンネル接合、例えばｐ＋＋／ｎ＋＋ＩｎＧａＮ、ＧａＮ又はＡｌＩｎＧａＮトンネル接合に基づく拡散層で隔てられる。ここで、ｐ＋／ｎ＋トンネル接合の層中のドーピング濃度は１０１９ｃｍ−３以上の範囲にある。多重スタックを有するＬＥＤは、例えば２以上の波長の光を放出するために使用できる。
図２５に示すような実施形態について述べれば、これは先行技術に係るサファイア上ＧａＮ／ＡｌＧａＮメサｐ−ｉ−ｎ光検出器１０である。光検出器１０は、サファイア基板層１１と、ｎ型ＡｌＧａＮオーム接触層１２と、真性ＧａＮ吸収層１３と、ｐ型ＧａＮオーム接触層１４とを含んでいる。通例、低温ＡｌＮ又はＧａＮ核生成層（図示せず）がサファイア基板１１をｎ型ＡｌＧａＮオーム接触層１２から隔てている。サファイア基板層１１はＧａＮ吸収層に対して透明であるので、後方からの光の場を検出できる。層１２は、ｎ型ＡｌＧａＮ層と、ＡｌＧａＮ層上に堆積されアニールされてオーム接点を形成するｎ型金属接点層（例えば、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）とを含んでいる。層１４は、ｐ型ＡｌＧａＮ層と、ＡｌＧａＮ層上に堆積されアニールされてオーム接点を形成するｐ型金属層（例えば、特に限定されないがＮｉ／Ａ）とを含んでいる。好ましくは光検出器は、接合を逆バイアスすることで動作する。これは、ｎ型ＡｌＧａＮ層１２に正電圧を印加することで達成される。これらの条件下では、電流は電圧にほぼ無関係であるが、キャリヤーの光学的発生速度に比例する。層１３はＧａＮ真性領域であり、ここでは光子が吸収されて電子／正孔対を生成し、これらが電界により接合の両側に引き寄せられて検出器電流に寄与する。半導体層１２、１３及び１４は、サファイア基板との格子不整合のため、通例は高濃度（例えば、約１０９〜１０１０ｃｍ−２）の貫通転位を含む。
図２６は、先行技術の光検出器とは対照的に、本発明の金属−半導体−金属（ＭＳＭ）光検出器１００の例示的な実施形態を示している。光検出器１００は、窒化ガリウム基板１０２と、窒化ガリウム基板１０２上に配設された１以上の能動層１０４と、１以上の能動層１０４に取り付けられた１以上の導電性接点構造物１０６とを含んでいる。一実施形態では、１以上の能動層１０４はＧａ１−ｘ−ｙＡｌｘＩｎｙＮ１−ｚ−ｗＰｚＡｓｗ（式中、０≦ｘ，ｙ，ｚ，ｗ≦１、０≦ｘ＋ｙ≦１及び０≦ｚ＋ｗ≦１）からなる。別の実施形態では、１以上の能動層１０４はＧａ１−ｘＡｌｘＮ（式中、０≦ｘ≦１）からなる。
デバイスで使用されるウェーハは、実質的に傾角粒界を含まないと共に約１０４ｃｍ−２未満の転位密度を有する本発明の窒化ガリウムウルツ鉱型結晶構造である。一実施形態では、結晶構造の転位密度は１０３ｃｍ−２未満であり、別の実施形態では１００ｃｍ−２未満である。その上、一実施形態では、ＧａＮウェーハは（０００１）結晶方位を有する。一実施形態では、光検出器デバイス構造の優れた堆積のため、Ｇａ末端の（０００１）面及びＮ末端の（０００１￣）面を有する。
図２６に示す例示的な実施形態では、光検出器１００は１以上の能動層１０４を含む金属−半導体−金属（ＭＳＭ）構造を有している。１以上の能動層１０４は基板１０２の表面上に配設された絶縁層であり、一実施形態では、Ｇａ１−ｘ−ｙＡｌｘＩｎｙＮ１−ｚ−ｗＰｚＡｓｗ（式中、０≦ｘ，ｙ，ｚ，ｗ≦１、０≦ｘ＋ｙ≦１及び０≦ｚ＋ｗ≦１）からなる。別の実施形態では、１以上の能動層１０４はＧａ１−ｘＡｌｘＮ（式中、０≦ｘ≦１）からなる。絶縁層１０４はドープされたもの又はドープされないものであり得ると共に、通例は約１ｎｍ〜約１０ミクロンの範囲内の厚さを有する。加えて、絶縁層１０４は通例約１０１８ｃｍ−３以下のキャリヤー濃度を有する。基板１０２は、ｎ型ドープ又は絶縁性窒化ガリウムからなる。絶縁層１０４の表面１１０上に、複数のショットキー接点１０８からなる導電性接点構造物１０６が配設される。
図２６に示されるように、ショットキー接点１０８は互いにかみ合った櫛形をしている。一例では、ショットキー接点１０８はニッケル及び金から形成される。それぞれのショットキー接点１０８の絶縁層１０４に接触する部分は、好ましくはニッケル及びニッケルに富むニッケル−金組成物の１種以上からなる接触層（図示せず）である。通例、接触層は金又は金に富むニッケル−金組成物の１種以上に接触している。
金属接点は良好な電気導体であるが、光学的透明性に劣るために光検出器の集光効率を低下させるという欠点を有している。これは、対応する金属接点の代わりに、又は対応する金属接点と組み合わせて、導電性金属酸化物（例えば、特に限定されないが酸化スズ及び酸化インジウム）を使用することで解消される。ショットキー接点又はオーム接点として使用できる材料には、パラジウム、白金、金、アルミニウム、スズ、インジウム、クロム、ニッケル、チタン、亜鉛及びこれらの酸化物がある。オーム接点として使用できる追加の材料には、特に限定されないが、スカンジウム、ジルコニウム、タンタル、タングステン、銅、銀、ハフニウム及び希土類金属がある。
図示した実施形態では、ショットキー接点１０８は絶縁層１０４の表面１１０上にスパッターできる。別法として、ショットキー接点１０８は電子ビーム蒸着で絶縁層１０４の表面１１０上に堆積できる。ここにはスパッタリング及び電子ビームを記載したが、これらの方法は本発明を限定するものではない。実際、表面１１０上にショットキー接点１０８を堆積するには任意の同等な方法を使用できる。別の実施形態では、基板１０２と絶縁層１０４の間にｎ型ドープ層１１２が配設される。
図２７の実施形態では、光検出器２００は、図２７に示すように、ｎ型ドープ基板２０２と、ｎ型ドープ基板２０２の表面２０６上に配設された絶縁層２０４と、ｎ型ドープ基板２０２の反対側にある絶縁層２０４の表面２０９上に配設された第一のｐ型ドープ層２０８とを含むＰ−ｉ−Ｎ構造を有している。絶縁層２０４及び第一のｐ型ドープ層２０８は各々、約１ｎｍ〜約１０ミクロンの範囲内の公称厚さを有する。絶縁層２０４は、約１０１８ｃｍ−３以下の公称キャリヤー濃度を有する。
導電性接点構造物２１０は、通例、通例はニッケル及び金から形成される第一のオーム接点２１２を含んでいる。第一のオーム接点２１２は第一のｐ型ドープ層２０８に取り付けられると共に、通例はチタン及びアルミニウムから形成される第二のオーム接点２１４がｎ型基板２０２に取り付けられる。
第一のオーム接点２１２の第一のｐ型ドープ層２０８に接触する部分は、ニッケル及びニッケルに富むニッケル−金組成物の１種以上からなる接触層２１６である。通例、接触層２１６は金及び金に富むニッケル−金組成物の１種以上からなる上層２１７に接触している。第一のｐ型ドープ層２０８に対する第一のオーム接点２１２として使用できる材料には、パラジウム、白金、金、アルミニウム、スズ、インジウム、クロム、ニッケル、チタン及びこれらの酸化物がある。ここに記載した任意のｐ型ドープ層に対するオーム接点を形成するためにこれらの材料を使用できることは言うまでもない。
図２７に示した実施形態では、第一のオーム接点２１２は第一のｐ型ドープ層２０８の表面２１１上にスパッターできる。別法として、第一のオーム接点２１２は電子ビーム蒸着で第一のｐ型ドープ層２０８の表面２１１上に堆積できる。ここにはスパッタリング及び電子ビームを記載したが、これらの方法は本発明を限定するものではない。実際、表面２１１上に第一のオーム接点２１２を堆積するには任意の同等な方法を使用できる。
図２７では、第二のオーム接点２１４のｎ型基板２０２に接触する部分は、好ましくは、通例はチタンに富むチタン−アルミニウム組成物からなる接触層２１８である。通例、接触層２１８はアルミニウムに富むチタン−アルミニウム組成物からなる上層２１９に接触している。ｐ型基板２０２に接触する第二のオーム接触層２１４として使用できる材料には、特に限定されないが、アルミニウム、スカンジウム、チタン、ジルコニウム、タンタル、タングステン、ニッケル、銅、銀、ハフニウム及び希土類金属がある。ここに記載した任意のｎ型ドープ層に対するオーム接点を形成するためにこれらの材料を使用できることは言うまでもない。
図示のように、第二のオーム接点２１４はｎ型基板２０２上にスパッターできる。別法として、第二のオーム接点２１４は電子ビーム蒸着でｎ型基板２０２上に堆積できる。ここにはスパッタリング及び電子ビームを記載したが、これらの方法は本発明を限定するものではない。実際、ｎ型基板２０２上に第二のオーム接点２１４を堆積するには任意の同等な方法を使用できる。
図２７に示した実施形態では、光検出器２００はさらに、例えば、絶縁層２０４の反対側にある第一のｐ型ドープ層２０８の表面２１１上に配設されたｐ型ドープ窒化アルミニウムガリウムからなる第二のｐ型ドープ層２２０を含み得る。光検出器はさらに、例えば、ｎ型ドープ基板２０２と絶縁層２０４の間に配設されたｎ型ドープ窒化ガリウムからなるｎ型ドープ層２２４を含み得る。図３に示す本発明の一実施形態では、絶縁層２０４、第一のｐ型ドープ層２０８、第二のｐ型ドープ層２２０及びｎ型ドープ層２２４の各々は、Ｇａ１−ｘＡｌｘＮ（式中、０≦ｘ≦１）からなる。別の実施形態では、絶縁層２０４、第一のｐ型ドープ層２０８、第二のｐ型ドープ層２２０及びｎ型ドープ層２２４の各々は、Ｇａ１−ｘ−ｙＡｌｘＩｎｙＮ１−ｚ−ｗＰｚＡｓｗ（式中、０≦ｘ，ｙ，ｚ，ｗ≦１、０≦ｘ＋ｙ≦１及び０≦ｚ＋ｗ≦１）からなる。
図２８に示した例示的な実施形態では、光検出器３００はショットキーバリヤーデバイスである。この場合、１以上の能動層３０２は（通例はｎ型ドープ又は絶縁性ＧａＮ基板である）基板３０６の表面３０４上に配設された絶縁層からなり、導電性接点構造物３０８は絶縁層３０２に取り付けられた（通例はニッケル及び金からなる）１以上のショットキー接点３１０と基板３０６に取り付けられた（通例はチタン及びアルミニウムからなる）１以上のオーム接点３１２とからなる。絶縁層３０２は約１０１８ｃｍ−３以下の公称キャリヤー濃度を有する。
図２８に示した実施形態では、光検出器３００はさらに、基板３０６と絶縁層３０２の間に配設された第一のｎ型ドープ層３１４を含み得る。第一のｎ型ドープ層３１４は約１ｎｍ〜約１０ミクロンの範囲内の公称厚さを有する。別の実施形態では、光検出器３００はさらに、基板３０６と第一のｎ型ドープ層３１４の間に配設された（通例はｎ型ドープ窒化ガリウムからなる）第二のｎ型ドープ層３１６を含み得る。この実施形態では、基板３０６通例は絶縁性ＧａＮ基板である。第二のｎ型ドープ層３１６は１以上のオーム接点３１２に接触している。第二のｎ型ドープ層３１６は約１〜約１０ミクロンの範囲内の公称厚さを有する。本発明の一実施形態では、能動層（この例では絶縁層）３０２、第一のｎ型ドープ層３１４及び第二のｎ型ドープ層３１６の各々は、Ｇａ１−ｘＡｌｘＮ（式中、０≦ｘ≦１）からなる。別の実施形態では、能動層（この例では絶縁層）３０２、第一のｎ型ドープ層３１４及び第二のｎ型ドープ層３１６の各々は、Ｇａ１−ｘ−ｙＡｌｘＩｎｙＮ１−ｚ−ｗＰｚＡｓｗ（式中、０≦ｘ，ｙ，ｚ，ｗ≦１、０≦ｘ＋ｙ≦１及び０≦ｚ＋ｗ≦１）からなる。
１以上のショットキー接点３１０の絶縁層３０２に接触する部分は、好ましくは、ニッケル及びニッケルに富むニッケル−金組成物の１種以上からなる接触層３１８である。通例、接触層３１８は金及び金に富むニッケル−金組成物の１種以上からなる上層３１９に接触している。１以上のショットキー接点３１０は約１ないし約０．００１〜約１０ミクロンの範囲内の公称厚さを有する。
図２８では、１以上のショットキー接点３１０は絶縁層３０２上にスパッターできる。別法として、ショットキー接点３１０は電子ビーム蒸着で絶縁層３０２上に堆積できる。ここにはスパッタリング及び電子ビームを記載したが、これらの方法は本発明を限定するものではない。実際、絶縁層３０２上にショットキー接点３１０を堆積するには任意の同等な方法を使用できる。
１以上のオーム接点３１２の基板３０６に接触する部分は、好ましくはチタンに富むチタン−アルミニウム組成物からなる接触層３２０である。通例、接触層３２０はアルミニウムに富むチタン−アルミニウム組成物からなる上層３２１に接触している。
一実施形態では、１以上のオーム接点３１２は基板３０６上にスパッターできる。別法として、オーム接点３１２は電子ビーム蒸着で基板３０６上に堆積できる。ここにはスパッタリング及び電子ビームを記載したが、これらの方法は本発明を限定するものではない。実際、基板３０６上にオーム接点３１２を堆積するには任意の同等な方法を使用できる。
一実施形態では、基板１０２、２０２、３０６及び１以上の能動層１０４、２０４、３０２の１以上はさらに、通例はケイ素、ゲルマニウム及び酸素からなる群から選択される１種以上のｎ型ドーパントを含み得る。ｎ型ドーパントは、通例、基板１０２、２０２、３０６及び１以上の能動層１０４、２０４、３０２の１以上にエピタキシャル堆積される。別法として、ｎ型ドーパントは基板１０２、２０２、３０６及び１以上の能動層１０４、２０４、３０２の１以上に注入される。
本発明の別の実施形態では、基板１０２、２０２、３０６及び１以上の能動層１０４、２０４、３０２の１以上はさらに、通例はマグネシウム、カルシウム及びベリリウムからなる群から選択される１種以上のｐ型ドーパントを含み得る。ｐ型ドーパントは、通例、基板１０２、２０２、３０６及び１以上の能動層１０４、２０４、３０２の１以上にエピタキシャル堆積される。別法として、ｐ型ドーパントは基板１０２、２０２、３０６及び１以上の能動層１０４、２０４、３０２の１以上に注入される。
一実施形態では、光検出器１００、２００、３００は燃焼室（図示せず）内の火炎を検出するために適合した火炎検出器で使用される。各能動層１０４、２０４、３０２の化学量論関係により、特定波長の電磁放射に対するそれぞれの光検出器１００、２００、３００の感度が決定される。さらに具体的には、能動層中の様々な金属の相対量（例えば、Ｇａ１−ｘＡｌｘＮ中のアルミニウム及びガリウムの相対量）により、光検出器１００、２００、３００が応答する波長範囲が決定される。したがって光検出器１００、２００、３００は、適切な組成を有する能動層１０４、２０４、３０２を堆積することで、特定波長の放射を検出するように調整できる。２以上の火炎検出器の組合せを使用すれば、火炎温度測定のために２種の発光範囲を監視できる。別の実施形態では、基板１０２、２０２、３０６は、実質的に傾角粒界を含まないと共に約１０４ｃｍ−２未満の公称転位密度を有する単結晶窒化ガリウムウェーハからなる窒化ガリウム基板である。窒化ガリウム基板１０２、２０２、３０６は、約１０５Ω−ｃｍ以上の公称抵抗率を有する。別法として、窒化ガリウム基板１０２、２０２、３０６は約１０Ω−ｃｍ未満の抵抗率を有する。窒化ガリウム基板１０２、２０２、３０６は、好ましくは約１０３ｃｍ−２未満の公称転位密度を有し、さらに好ましくは約１００ｃｍ−２未満の公称転位密度を有する。
窒化ガリウムウェーハは、約３〜約１５０ｍｍの範囲内の公称直径を有する。一実施形態では、窒化ガリウムウェーハは約１２〜約１５０ｍｍの範囲内の直径を有する。さらに別の実施形態では、窒化ガリウムウェーハは約２０〜約１５０ｍｍの範囲内の直径を有する。一実施形態では、実施形態では、窒化ガリウムウェーハは（０００１）結晶方位を有する。
本発明の一実施形態では、光検出器は量子井戸型赤外線検出器（ＱＷＩＰ）である。量子井戸型赤外線検出器は、検出器及びセンサー用として並びに撮像用途のために赤外線（ＩＲ）を検出するために使用され、６〜２５μｍの赤外線に対して感受性を有する。ＱＷＩＰ構造は多重量子井戸層を含んでおり、各Ｇａ１−ｘ−ｙＡｌｘＩｎｙＮ１−ｚ−ｗＰｚＡｓｗ（式中、０≦ｘ，ｙ，ｚ，ｗ≦１、０≦ｘ＋ｙ≦１及び０≦ｚ＋ｗ≦１）井戸層及びバリヤー層の組成及び厚さは、各井戸中に一つの基底状態及び多くても一つの励起状態が存在すると共に、励起エネルギーは興味の対象である光子エネルギーに一致するように選択される。
本発明のさらに別の実施形態では、光検出器は量子ドット型赤外線検出器（ＱＤＩＰ）である。これは複数の半導体材料層を含み、例えば下から上に向かって、キャリヤーを供給すると共に導電性を与えるためにドープし得るコレクター又はエミッターとして役立つ底部接触層と、キャリヤーを供給すると共に導電性を与えるため図示のように連続ドープ又は変調ドープし得る第一のバリヤー層と、少なくとも第一の量子ドット層とを含んでいる。実質的に傾角粒界を含まないと共に約１０４ｃｍ−２未満の公称転位密度を有する本発明のＧａＮ基板上では、量子ドット材料及びバリヤー材料の各々はＧａ１−ｘ−ｙＡｌｘＩｎｙＮ１−ｚ−ｗＰｚＡｓｗ（式中、０≦ｘ，ｙ，ｚ，ｗ≦１、０≦ｘ＋ｙ≦１及び０≦ｚ＋ｗ≦１）からなり、バリヤー材料のバンドギャップは量子ドット材料のバンドギャップを超える。
図２９は、光検出器１００、２００、３００の製造方法４００を示している。ここで光検出器１００、２００、３００は、窒化ガリウム基板１０２、２０２、３０６と、窒化ガリウム基板１０２、２０２、３０６上に配設された１以上の能動層１０４、２０４、３０２と、窒化ガリウム基板１０２、２０２、３０６及び能動層１０４、２０４、３０２の１以上に取り付けられた１以上の導電性接点構造物１０６、２１０、３０８とを含んでいる。
方法４００は、窒化ガリウム基板（１０２、２０２、３０６）を用意する段階４０２と、窒化ガリウム基板（１０２、２０２、３０６）上に１以上の能動層（１０４、２０４、３０２）を堆積する段階４０４と、１以上の能動層（１０４、２０４、３０２）及び窒化ガリウム基板（１０２、２０２、３０６）の１以上に導電性接続構造物（１０６、２１０、３０８）を取り付ける段階４０６とを含んでなる。
窒化ガリウム基板（１０２、２０２、３０６）上に１以上の能動層（１０４、２０４、３０２）を堆積することからなる段階４０４は、通例、金属・有機気相エピタキシー又は別法として分子ビームエピタキシーによって１以上の能動層（１０４、２０４、３０２）を堆積することからなる。
能動層（１０４、２０４、３０２）及び窒化ガリウム基板（１０２、２０２、３０６）の１以上に導電性接続構造物（１０６、２１０、３０８）を取り付けることからなる段階４０６は、１種以上の能動層（１０４、２０４、３０２）及び窒化ガリウム基板（１０２、２０２、３０６）の１以上に金属層をスパッター堆積すること、又は別法として１種以上の能動層（１０４、２０４、３０２）及び窒化ガリウム基板（１０２、２０２、３０６）の１以上に金属層を電子ビーム蒸着することを含み得る。
一実施形態では、方法４００はさらに、窒化ガリウム基板（１０２、２０２、３０６）中に１種以上のドーパントを導入する段階４０８を含む。
窒化ガリウム基板（１０２、２０２、３０６）中に１種以上のドーパントを導入することからなる段階４０８は、好ましくは金属・有機気相エピタキシーにより、窒化ガリウム基板（１０２、２０２、３０６）上にドープ層をエピタキシャル堆積することからなり得る。別法として、窒化ガリウム基板（１０２、２０２、３０６）中にドーパントを注入することで、窒化ガリウム基板（１０２、２０２、３０６）中にドーパントを導入することもできる。
修正及び変更も本発明の技術的範囲内にあることに注意すべきである。例えば、デバイス実施形態の詳しい説明は本発明の基板を含んでいるが、若干の用途には、１以上のエピタキシャル層を堆積した後に基板を除去することが有利な場合もある。例えば、３６５ｎｍ未満の発光波長を有する紫外線ＬＥＤでは、基板による光の吸収を回避するために基板の除去が望ましいことがあり、或いは高出力デバイスでは、能動層をヒートシンクの直近に配置するために基板の除去が望ましいことがある。
基板の除去は、ラッピング、研磨、イオンミリング、レーザー誘起分解、又は当技術分野で公知の他の方法で達成できる。基板の除去後でも、デバイスは、１０４ｃｍ−２未満の転位密度を有すると共に実質的に傾角粒界を含まない１以上のエピタキシャル層によって特徴づけられるであろう。
実施例
以下の比較例（比較例１〜３）は、実施例（実施例１〜４）との比較のために示される。
比較例は必ずしも本発明に対する先行技術をなすものではないが、比較目的のために示される。
比較例１
直径０．５インチの銀製カプセルの底部に０．１ｇのＮＨ４Ｆ鉱化剤を配置した。５．０％の開放面積率を有するバッフルをカプセルの中央部に配置し、０．３１ｇの多結晶質ＧａＮ原料物質をカプセルの上半部に配置した。次いで、カプセルを直径０．５８３インチの鋼製リングと共に充填／密封アセンブリ内に封入した。カプセル及び充填／密封アセンブリをガスマニホルドに移し、０．９９ｇのアンモニアを満たした。次に、カプセルの開放上端にプラグを挿入することで、銀製カプセルと銀製プラグの間に冷間圧接部を形成すると共に、鋼製リングがプラグを包囲して補強をもたらすようにした。次いで、カプセルを充填／密封アセンブリから取り出し、ゼロストローク高圧高温（ＨＰＨＴ）装置内に挿入した。セルを約７００℃に加熱し、約８５℃の温度勾配を有するようにしてこの温度に５５時間保った。次いで、セルを冷却してプレスから取り出した。
アンモニアを逃がした後にカプセルを開いたところ、カプセルの底部に多数の自発核生成結晶が認められた。約０．３６ｍｍの直径を有する一つの結晶をランダムに選択し、６２５℃のＡｒ中において１０％ＨＣｌで３０分間エッチングを施した。エッチピットは認められなかった。露出ｃ面の面積は約５．３×１０−４ｃｍ２であり、エッチピット密度は（１／（５．３×１０−４ｃｍ２））又は１９００ｃｍ−２未満であることを表していた。対照的に、水素化物／ハロゲン化物気相エピタキシー（ＨＶＰＥ）で成長させた厚さ２００μｍのＧａＮ片に同一のエッチング処理を施したところ、ＧａＮ面上に２×１０７ｃｍ−２のエッチピット密度が認められた。
比較例２
直径０．５インチの銀製カプセルの底部に、各３〜４ｍｇの重量を有する三つの種晶を０．１０ｇのＮＨ４Ｆ鉱化剤と共に配置した。５．０％の開放面積率を有するバッフルをカプセルの中央部に配置し、０．３４ｇの多結晶質ＧａＮ原料物質をカプセルの上半部に配置した。次いで、カプセルを直径０．６７５インチの鋼製リングと共に充填／密封アセンブリ内に封入した。カプセル及び充填／密封アセンブリをガスマニホルドに移し、１．０３ｇのアンモニアを満たした。次に、カプセルの開放上端にプラグを挿入することで、銀製カプセルと銀製プラグの間に冷間圧接部を形成すると共に、鋼製リングがプラグを包囲して補強をもたらすようにした。次いで、カプセルを充填／密封アセンブリから取り出し、ゼロストロークＨＰＨＴ装置内に挿入した。セルを約１５℃／分の速度で約５００℃に加熱し、次いで０．０４６℃／分の速度で７００℃に加熱し、約２８℃の温度勾配を有するようにして後者の温度に６時間保った。次いで、セルを冷却してプレスから取り出した。
アンモニアを逃がした後にカプセルを開いたところ、カプセルの底部に多数の自発核生成結晶が認められた。非常に遅い加熱速度にもかかわらず、自発核生成結晶上での成長に比べ、種晶上には極めてわずかな成長しか認められなかった。
比較例３
直径０．５インチの銀製カプセルの底部に、１０．４ｍｇの重量を有するＧａＮ種晶を０．０４ｇのＮＨ４Ｆ鉱化剤と共に配置した。５．０％の開放面積率を有するバッフルをカプセルの中央部に配置し、０．７４ｇの多結晶質ＧａＮ原料物質をカプセルの上半部に配置した。次いで、カプセルを直径０．６７５インチの鋼製リングと共に充填／密封アセンブリ内に封入した。カプセル及び充填／密封アセンブリをガスマニホルドに移し、１．１４ｇのアンモニアを満たした。次に、カプセルの開放上端にプラグを挿入することで、銀製カプセルと銀製プラグの間に冷間圧接部を形成すると共に、鋼製リングがプラグを包囲して補強をもたらすようにした。次いで、カプセルを充填／密封アセンブリから取り出し、ゼロストロークＨＰＨＴ装置内に挿入した。セルを約１５℃／分の速度で約５００℃に加熱し、次いで０．０５℃／分の速度で６８０℃に加熱し、約７０℃の温度勾配を有するようにして後者の温度に５３時間保った。次いで、セルを冷却してプレスから取り出した。
アンモニアを逃がした後にカプセルを開いたところ、非常に遅い加熱速度にもかかわらず、カプセルの底部に多数の自発核生成結晶が認められた。種晶は、４１．７ｍｇの重量及び約２ｍｍの直径にまで大きく成長した。しかし、自発核生成結晶の重量は種晶の重量増加の１０倍を超えていた。
実施例１
１９．７ｍｇの重量を有するＧａＮ種晶に高出力レーザーで小さな穴をあけた。０．１３ｍｍの銀線により、３５％の開放面積率を有する銀製バッフルから種晶を吊り下げ、０．１０ｇのＮＨ４Ｆ鉱化剤と共に直径０．５インチの銀製カプセルの下半部に配置した。０．７４ｇの多結晶質ＧａＮ原料物質をカプセルの上半部に配置した。次いで、カプセルを直径０．５８３インチの鋼製リングと共に充填／密封アセンブリ内に封入した。カプセル及び充填／密封アセンブリをガスマニホルドに移し、０．９９ｇのアンモニアを満たした。次に、カプセルの開放上端にプラグを挿入することで、銀製カプセルと銀製プラグの間に冷間圧接部を形成すると共に、鋼製リングがプラグを包囲して補強をもたらすようにした。次いで、カプセルを充填／密封アセンブリから取り出し、ゼロストロークＨＰＨＴ装置内に挿入した。セルを約１１℃／分の速度で加熱することで、Ｋ型熱電対で測定して、カプセルの底部の温度が約７００℃になり、カプセルの上半部の温度が約６６０℃になるようにした。次いで、ヒーターの上半部を流れる電流を増加させて温度勾配δＴをゼロに減少させた。δＴ＝０を１時間保った後、カプセルの上半部の温度を５℃／時の速度で低下させてδＴを約３５℃に増加させ、温度をこれらの値に７８時間保った。次いで、セルを冷却してプレスから取り出した。
アンモニアを逃がした後にカプセルを開いたところ、種晶の重量は３３．４ｍｇに増加したことが認められた。この結晶は、２６６ｎｍでの励起（周波数四倍化ＹＡＧ）を用いてのフォトルミネセンスで特徴づけられた。いくつかの温度でのスペクトルを図２３に示す。詳しくは、結晶試料は５Ｋ、２０Ｋ、７７Ｋ及び３００Ｋの温度でのフォトルミネセンスで特徴づけられた。５〜３００Ｋの範囲内のすべての温度で、発光ピークは３．３８〜３．４５ｅＶの範囲内にある。
実施例２
以前の作業から得られた、１２．６ｍｇの重量を有するＧａＮ種晶を、０．１３ｍｍの銀線により、レーザー穿孔した穴を通して３５％の開放面積率を有する銀製バッフルから吊り下げ、直径０．５インチの銀製カプセルの下半部に配置した。０．１０ｇのＮＨ４Ｆ鉱化剤及び１．０９ｇの多結晶質ＧａＮ原料物質をカプセルの上半部に配置した。次いで、カプセルを直径０．５８３インチの鋼製リングと共に充填／密封アセンブリ内に封入した。カプセル及び充填／密封アセンブリをガスマニホルドに移し、０．９５ｇのアンモニアを満たした。次に、カプセルの開放上端にプラグを挿入することで、銀製カプセルと銀製プラグの間に冷間圧接部を形成すると共に、鋼製リングがプラグを包囲して補強をもたらすようにした。次いで、カプセルを充填／密封アセンブリから取り出し、ゼロストロークＨＰＨＴ装置内に挿入した。セルを約１１℃／分の速度で加熱することで、Ｋ型熱電対で測定して、カプセルの底部の温度が約７００℃になり、カプセルの上半部の温度が約６４０℃になるようにした。次いで、ヒーターの上半部を流れる電流を増加させて温度勾配δＴをゼロに減少させた。δＴ＝０を１時間保った後、カプセルの上半部の温度を５℃／時の速度で低下させてδＴを約５０℃に増加させ、温度をこれらの値に９８時間保った。次いで、セルを冷却してプレスから取り出した。
アンモニアを逃がした後にカプセルを開いたところ、種晶は２４．３ｍｇの重量に成長していた。この結晶に、６２５℃のＡｒ中において１０％ＨＣｌで３０分間エッチングを施した。種晶領域の上方のｃ面上に若干のエッチピットが認められ、エッチピット密度は約１０６ｃｍ−２であった。しかし、種晶に対して横方向に成長した区域はエッチピットを含まなかった。新たに横方向に成長したＧａＮの面積は約３．２×１０−２ｃｍ２であり、エッチピット密度は（１／３．２×１０−２ｃｍ２）又は３２ｃｍ−２未満であることを表していた。
実施例３
以前の作業から得られた、４８．４ｍｇ及び３６．６ｍｇの重量を有する二つのＧａＮ種晶を、０．１３ｍｍの銀線により、レーザー穿孔した穴を通して３５％の開放面積率を有する銀製バッフルから吊り下げ、直径０．５インチの銀製カプセルの下半部に配置した。０．１０ｇのＮＨ４Ｆ鉱化剤及び１．０３ｇの多結晶質ＧａＮ原料物質をカプセルの上半部に配置した。次いで、カプセルを直径０．５８３インチの鋼製リングと共に充填／密封アセンブリ内に封入した。カプセル及び充填／密封アセンブリをガスマニホルドに移し、１．０８ｇのアンモニアを満たした。次に、カプセルの開放上端にプラグを挿入することで、銀製カプセルと銀製プラグの間に冷間圧接部を形成すると共に、鋼製リングがプラグを包囲して補強をもたらすようにした。次いで、カプセルを充填／密封アセンブリから取り出し、ゼロストロークＨＰＨＴ装置内に挿入した。セルを約１１℃／分の速度で加熱することで、Ｋ型熱電対で測定して、カプセルの底部の温度が約７００℃になり、カプセルの上半部の温度が約６４２℃になるようにした。次いで、ヒーターの上半部を流れる電流を増加させて温度勾配δＴをゼロに減少させた。δＴ＝０を１時間保った後、カプセルの上半部の温度を５℃／時の速度で低下させてδＴを約３０℃に増加させ、温度をこれらの値に１００時間保った。次いで、セルを冷却してプレスから取り出した。
アンモニアを逃がした後にカプセルを開いたところ、種晶は２１９．８ｍｇの重量に成長していた。二つの結晶の小さい方から分離した小片を分析のために選択した。Ｃａｒｙ ５００ｉ分光計を用いて結晶の光透過スペクトルを測定した。赤色（７００ｃｍ−１）から青色（４６５ｃｍ−１）までの範囲内の波長について、透過率は６０％を超えていた。
ＧａＮについての屈折率［Ｇ Ｙｕ ｅｔ ａｌ．，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ７０，３２０９（１９９７）］及び結晶の厚さ（０．２０６ｍｍ）に基づけば、吸光係数は同じ波長範囲にわたって５ｃｍ−１未満であった。ホットポイントプローブ測定により、結晶はｎ型導電性を有することがわかった。次いで、６２５℃のＡｒ中において、結晶に１０％ＨＣｌで３０分間エッチングを施した。結晶全体がエッチピットを含まなかった。結晶のｃ面の面積は約４．４×１０−２ｃｍ２であり、エッチピット密度は（１／４．４×１０−２ｃｍ２）又は２３ｃｍ−２未満であることを表していた。
実施例４
以前の作業から得られた、２５．３ｍｇの重量を有するＧａＮ種晶を、０．１３ｍｍの銀線により、レーザー穿孔した穴を通して３５％の開放面積率を有する銀製バッフルから吊り下げ、直径０．５インチの銀製カプセルの下半部に配置した。０．１０ｇのＮＨ４Ｆ鉱化剤及び０．９８ｇの多結晶質ＧａＮ原料物質をカプセルの上半部に配置した。次いで、カプセルを直径０．５８３インチの鋼製リングと共に充填／密封アセンブリ内に封入した。カプセル及び充填／密封アセンブリをガスマニホルドに移し、１．０７ｇのアンモニアを満たした。次に、カプセルの開放上端にプラグを挿入することで、銀製カプセルと銀製プラグの間に冷間圧接部を形成すると共に、鋼製リングがプラグを包囲して補強をもたらすようにした。次いで、カプセルを充填／密封アセンブリから取り出し、ゼロストロークＨＰＨＴ装置内に挿入した。セルを約１１℃／分の速度で加熱することで、Ｋ型熱電対で測定して、カプセルの底部の温度が約７００℃になり、カプセルの上半部の温度が約６４８℃になるようにした。次いで、ヒーターの上半部を流れる電流を増加させて温度勾配δＴを３℃に減少させた。δＴ＝３℃を１時間保った後、カプセルの上半部の温度を５℃／時の速度で低下させてδＴを約３０℃に増加させ、次いでさらに２．５℃／時の速度で低下させてδＴを約６０℃に増加させ、温度をこれらの値に２０時間保った。次いで、セルを冷却してプレスから取り出した。
アンモニアを逃がした後にカプセルを開いたところ、種晶は４０．２ｍｇの重量に成長していた。次いで、結晶に５０％ＨＮＯ３で３０分間エッチングを施した。種晶と新しく横方向に成長した材料との界面の上方のｃ面上に、一列のエッチピットが認められた。しかし、新たに成長したＧａＮの残りの区域はエッチピットを含まなかった。ピットを含まない新たに成長したＧａＮの面積は約６．９×１０−２ｃｍ２であり、エッチピット密度は（１／６．９×１０−２ｃｍ２）又は１４ｃｍ−２未満であることを表していた。
実施例５
ＨＶＰＥで成長させた、１３．５ｍｇの重量を有するＧａＮ種晶を、０．１３ｍｍの銀線により、レーザー穿孔した穴を通して３５％の開放面積率を有する銀製バッフルから吊り下げ、直径０．５インチの銀製カプセルの下半部に配置した。０．１０ｇのＮＨ４Ｆ鉱化剤、０．０３ｇのＣｏＦ２、及び０．３０ｇの多結晶質ＧａＮ原料物質をカプセルの上半部に配置した。次いで、カプセルを直径０．５８３インチの鋼製リングと共に充填／密封アセンブリ内に封入した。カプセル及び充填／密封アセンブリをガスマニホルドに移し、１．０１ｇのアンモニアを満たした。次に、カプセルの開放上端にプラグを挿入することで、銀製カプセルと銀製プラグの間に冷間圧接部を形成すると共に、鋼製リングがプラグを包囲して補強をもたらすようにした。次いで、カプセルを充填／密封アセンブリから取り出し、ゼロストロークＨＰＨＴ装置内に挿入した。セルを約１１℃／分の速度で加熱することで、Ｋ型熱電対で測定して、カプセルの底部の温度が約７００℃になり、カプセルの上半部の温度が約６３４℃になるようにし、温度をこれらの値に１０時間保った。次いで、セルを冷却してプレスから取り出した。
アンモニアを逃がした後にカプセルを開いたところ、種晶上に成長した結晶は約１０．３ｍｇの重量を有していた。この結晶は、ファセット及び厚さの増加（０．７ｍｍ）を始めとする明らかな成長の形跡を示し、公称的に非ドープの結晶よりかなり色が濃かった。重量の減少は、少なくとも部分的にはプロフィルの初期部分における種晶のエッチングに原因しており、さらに種晶が部分的な破砕を受けて直径を減少させた可能性もある。洗浄後、ＣｏドープＧａＮ結晶を液状Ｇａ−Ｉｎ合金で濡らした２枚のＩｎ箔片（電極面積約０．０２ｃｍ２）の間にサンドイッチした。結晶の電気抵抗は、いずれの極性についても室温で約１０５０ＭΩであり、約３×１０８Ω−ｃｍの抵抗率に相当することが判明した。約１０５Ω−ｃｍを超える抵抗率を有するＧａＮは半絶縁性と見なされる。
ＧａＮ結晶の成長速度は、５μｍ／時を実質的に超えることが判明している。
ＧａＮ結晶材料を形成するための本発明の改良方法は、大きい高品質ＧａＮ結晶の成長を可能にする。これらの改良ＧａＮ結晶は、効率、信頼度、歩留り、高出力性能及び降伏電圧が向上し、暗電流及び雑音が減少した良好な性能の電子デバイス及び光電子デバイスの製造を可能にする。
以上、本発明の特定の特徴のみを例示し説明してきたが、当業者には数多くの修正及び変更が想起されるであろう。したがって、特許請求の範囲は本発明の真の技術的思想に含まれるかかる修正及び変更のすべてを包含するものであることを理解すべきである。
本発明の好ましい実施形態に係るＨＥＭＴデバイスの略図である。 本発明の別の好ましい実施形態に係るＨＥＭＴデバイスの略図である。 本発明の別の好ましい実施形態に係るＨＥＭＴデバイスの略図である。 本発明の別の好ましい実施形態に係るＭＥＳＦＥＴデバイスの略図である。 本発明の別の好ましい実施形態に係るＭＯＳＦＥＴ又はＭＩＳＦＥＴデバイスの略図である。 本発明の別の好ましい実施形態に係るＨＢＴデバイスの略図である。 本発明の別の好ましい実施形態に係るＢＪＴデバイスの略図である。 本発明の別の好ましい実施形態に係るショットキー整流器デバイスの略図である。 本発明の別の好ましい実施形態に係るｐ−ｉ−ｎ整流器デバイスの略図である。 本発明の別の好ましい実施形態に係るサイリスターデバイスの略図である。 本発明の別の好ましい実施形態に係るＵＭＯＳＦＥＴ／ＵＮＩＳＦＥＴデバイスの略図である。 本発明の別の好ましい実施形態に係るＤＭＯＳＦＥＴ／ＤＮＩＳＦＥＴデバイスの略図である。 本発明の別の好ましい実施形態に係る電力用絶縁ゲートバイポーラートランジスター（電力用ＩＧＢＴ）デバイスの略図である。 本発明の別の好ましい実施形態に係る電力用縦型ＪＦＥＴデバイスの略図である。 本発明の別の好ましい実施形態に係るカスコード構成を実現する可能な方法を略示している。 本発明の別の好ましい実施形態に係る縦型ＪＦＥＴと同じ基板上に低電圧ＧａＮ常時オフＦＥＴを集積したカスコード構成に対する集積アプローチの略図である。 本発明の別の好ましい実施形態に係るＨＥＭＴアレイの一例を示す略図である。 本発明を代表する縦型ホモエピタキシャル発光ダイオードデバイスの構造の詳細略図である。 本発明を代表する横方向ホモエピタキシャル発光ダイオードデバイスの構造の詳細略図である。 本発明を代表するホモエピタキシャルレーザーダイオードデバイスの構造の詳細略図である。 本発明の好ましい実施形態に従ってＧａＮ単結晶を製造するために使用するカプセルの略断面図である。 本発明の好ましい実施形態に従ってＧａＮ単結晶を形成するために使用する圧力容器の略断面図である。 本発明の好ましい実施形態に係るＧａＮ結晶の一連のフォトルミネセンススペクトルである。 転位密度に対するレーザーダイオード寿命の依存性を示している。 先行技術に係る光検出器の略図である。 本発明の一実施形態に係る光検出器の略図である。 本発明の別の実施形態に係る光検出器の略図である。 本発明の別の実施形態に係る光検出器の略図である。 本発明の一実施形態に係る方法段階を示すフローチャートである。 転位を含むｃ方位の種晶上に成長させたバルクＧａＮ中での転位の発生の略図である。 傾角粒界を含むｃ方位の種晶上に成長させたバルクＧａＮ中での傾角粒界の発生の略図である。

Claims (10)

  1. ＧａＮ単結晶を形成する方法であって、
    （ａ）第一の端部を有するチャンバーの第一の領域に核生成中心を供給する段階と、
    （ｂ）第二の端部を有するチャンバーの第二の領域にＧａＮ原料物質を供給する段階と、
    （ｃ）チャンバー内にＧａＮ溶媒及び鉱化剤を供給する段階と、
    （ｄ）チャンバーを５〜８０ｋｂａｒの圧力に加圧する段階と、
    （ｅ）チャンバーの第一の領域で溶媒が過飽和となり、第一の端部と第二の端部の間に初期の温度勾配が存在して核生成中心でＧａＮ結晶が成長するような初期の温度分布を生成する段階と、
    （ｆ）前記初期の温度分布よりも小さい又は符号が逆である温度勾配を有する第一の温度分布を生成して保持する段階と、
    （ｇ）第一の温度分布の生成後に、チャンバーの第一の領域で溶媒が過飽和となり、第一の端部と第二の端部の間に第二の温度勾配が存在して核生成中心でＧａＮ結晶が成長するような第二の温度分布をチャンバー内に生成して保持する段階と、
    を含んでなり、第二の温度勾配は第一の温度勾配より大きく、第二の温度分布に対する結晶成長速度は第一の温度分布に対するものより大きい、方法。
  2. 当該ＧａＮ単結晶が単一の種晶又は核から成長したものである請求項１に記載のＧａＮ単結晶を形成する方法。
  3. 前記ＧａＮ単結晶が５μｍ／ｈｒ以上の速度で成長する、請求項１または請求項２に記載のＧａＮ単結晶を形成する方法。
  4. 前記ＧａＮ単結晶成長速度が１０μｍ／ｈｒ以上である、請求項１から請求項３のいずれか１項に記載のＧａＮ単結晶を形成する方法。
  5. 形成されるＧａＮ単結晶が、２ｍｍ以上の最大寸法、１０４ｃｍ−２未満の転位密度を有し、傾角粒界が少なくとも１ｍｍ以上互いに広く隔たっている請求項１ないし請求項４のいずれか１項に記載のＧａＮ単結晶を形成する方法。
  6. 種晶をワイヤーで吊り下げ、
    第一の領域を１〜５０％の孔面積率を有するバッフルで第二の領域から隔離された状態に保ち、
    溶媒がアンモニア、ヒドラジン、メチルアミン、エチレンジアミン及びメラミンの１種以上からなり、
    原料物質が単結晶ＧａＮ、無定形ＧａＮ、多結晶質ＧａＮ及びＧａＮ前駆体の１種以上からなる、請求項１ないし請求項５のいずれか１項記載のＧａＮ単結晶を形成する方法。
  7. チャンバー内に鉱化剤を供給する段階をさらに含み、前記鉱化剤が、アルカリ金属及びアルカリ土類金属窒化物、アミド、尿素及び関連化合物、アンモニウム塩、希土類塩、ハロゲン化物塩、硫化物塩、硝酸塩、アジ化物塩、Ｇａ及び／又はＧａＮと上述のものの１種以上との化学反応で生成される化合物、並びにこれらの混合物の１種以上からなる、請求項１ないし請求項６のいずれか１項記載のＧａＮ単結晶を形成する方法。
  8. ｎ型、半絶縁性又はｐ型ＧａＮ結晶のドーピング用のドーパント源を供給することをさらに含み、ドーパント源がＨ、Ｂｅ、Ｃ、Ｏ、Ｓｉ、Ｇｅ、Ｂｅ、Ｍｇ、Ｚｎ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｒ、Ｈｆ及び希土類金属から選択される１種以上のドーパントからなる、請求項１ないし請求項７のいずれか１項記載のＧａＮ単結晶を形成する方法。
  9. ドーパントが１０１５〜１０２１ｃｍ−３のレベルにある、請求項１ないし請求項８のいずれか１項記載のＧａＮ単結晶を形成する方法。
  10. 請求項１に記載のＧａＮ単結晶を形成する方法であって、
    前記溶媒がアンモニアからなり、前記鉱化剤がＨＦ、ＮＨ４Ｆ、ＧａＦ３、これらとＧａ、ＧａＮ又はＮＨ３との反応生成物、或いはこれら同士の反応生成物の１種以上からなり、ＮＨ３溶媒に対して０．５〜９０原子％のフッ化物濃度で存在している、方法。
JP2004565702A 2002-12-27 2003-12-22 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法 Expired - Fee Related JP5159023B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10/329,982 US8089097B2 (en) 2002-12-27 2002-12-27 Homoepitaxial gallium-nitride-based electronic devices and method for producing same
US10/329,981 2002-12-27
US10/329,981 US7098487B2 (en) 2002-12-27 2002-12-27 Gallium nitride crystal and method of making same
US10/329,982 2002-12-27
PCT/US2003/041255 WO2004061923A1 (en) 2002-12-27 2003-12-22 Gallium nitride crystal, homoepitaxial gallium-nitride-based devices and method for producing same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012231681A Division JP5684769B2 (ja) 2002-12-27 2012-10-19 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法

Publications (3)

Publication Number Publication Date
JP2006513122A JP2006513122A (ja) 2006-04-20
JP2006513122A5 JP2006513122A5 (ja) 2007-02-15
JP5159023B2 true JP5159023B2 (ja) 2013-03-06

Family

ID=32716862

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004565702A Expired - Fee Related JP5159023B2 (ja) 2002-12-27 2003-12-22 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法
JP2012231681A Expired - Lifetime JP5684769B2 (ja) 2002-12-27 2012-10-19 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012231681A Expired - Lifetime JP5684769B2 (ja) 2002-12-27 2012-10-19 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法

Country Status (5)

Country Link
EP (2) EP1579486B1 (ja)
JP (2) JP5159023B2 (ja)
KR (2) KR101284932B1 (ja)
AU (1) AU2003299899A1 (ja)
WO (1) WO2004061923A1 (ja)

Families Citing this family (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638815B2 (en) * 2002-12-27 2009-12-29 Momentive Performance Materials Inc. Crystalline composition, wafer, and semi-conductor structure
US7786503B2 (en) * 2002-12-27 2010-08-31 Momentive Performance Materials Inc. Gallium nitride crystals and wafers and method of making
US9279193B2 (en) * 2002-12-27 2016-03-08 Momentive Performance Materials Inc. Method of making a gallium nitride crystalline composition having a low dislocation density
US8357945B2 (en) * 2002-12-27 2013-01-22 Momentive Performance Materials Inc. Gallium nitride crystal and method of making same
JP4579294B2 (ja) * 2004-06-11 2010-11-10 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン 第１３族元素窒化物の層から製造される高電子移動度トランジスタ（ｈｅｍｔ）およびその製造方法
JP4608970B2 (ja) * 2004-07-01 2011-01-12 住友電気工業株式会社 窒化物単結晶の製造方法
US8142566B2 (en) 2004-08-06 2012-03-27 Mitsubishi Chemical Corporation Method for producing Ga-containing nitride semiconductor single crystal of BxAlyGazIn1-x-y-zNsPtAs1-s-t (0<=x<=1, 0<=y<1, 0<z<=1, 0<s<=1 and 0<=t<1) on a substrate
US7339255B2 (en) * 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
TWI375994B (en) * 2004-09-01 2012-11-01 Sumitomo Electric Industries Epitaxial substrate and semiconductor element
JP2006100801A (ja) * 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
DE102004048453A1 (de) * 2004-10-05 2006-04-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Erhöhung des Umsatzes von Gruppe-III-Metall zu Gruppe-III-Nitrid in einer Gruppe-III-haltigen Metallschmelze
DE102004048454B4 (de) 2004-10-05 2008-02-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Gruppe-III-Nitrid-Volumenkristallen oder-Kristallschichten aus Metallschmelzen
EP1864338A4 (en) * 2005-02-04 2010-01-20 Seoul Opto Device Co Ltd LIGHT-EMITTING COMPONENT WITH SEVERAL LIGHT-EMITTING CELLS AND MANUFACTURING METHOD THEREFOR
JP4917319B2 (ja) * 2005-02-07 2012-04-18 パナソニック株式会社 トランジスタ
JP4984557B2 (ja) * 2005-03-04 2012-07-25 住友電気工業株式会社 縦型窒化ガリウム半導体装置を作製する方法、エピタキシャル基板を作製する方法
CN100555657C (zh) 2005-03-04 2009-10-28 住友电气工业株式会社 垂直氮化镓半导体器件和外延衬底
JP2006295126A (ja) * 2005-03-15 2006-10-26 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
US7465967B2 (en) * 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
GB2425653A (en) * 2005-04-28 2006-11-01 Sharp Kk Manufacture of group III-nitride semiconductor
JP4920298B2 (ja) 2005-04-28 2012-04-18 シャープ株式会社 半導体発光デバイスおよび半導体デバイスの製造方法
JP4788875B2 (ja) * 2005-05-09 2011-10-05 独立行政法人物質・材料研究機構 希土類等の付活剤を添加した蛍光発光特性を有する窒化ホウ素結晶とその製造方法及び窒化ホウ素蛍光体
JP4904716B2 (ja) * 2005-05-09 2012-03-28 住友電気工業株式会社 縦型トランジスタ
JP4792814B2 (ja) 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US8709371B2 (en) 2005-07-08 2014-04-29 The Regents Of The University Of California Method for growing group III-nitride crystals in supercritical ammonia using an autoclave
JP4720441B2 (ja) 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
JP2007169075A (ja) * 2005-12-19 2007-07-05 Nippon Kasei Chem Co Ltd 窒化物含有成型体及び単結晶窒化物の製造方法
US8231726B2 (en) 2006-01-20 2012-07-31 Panasonic Corporation Semiconductor light emitting element, group III nitride semiconductor substrate and method for manufacturing such group III nitride semiconductor substrate
JP4301251B2 (ja) * 2006-02-15 2009-07-22 住友電気工業株式会社 ＧａＮ結晶基板
US20070215034A1 (en) 2006-03-14 2007-09-20 Hirokazu Iwata Crystal preparing device, crystal preparing method, and crystal
US8764903B2 (en) 2009-05-05 2014-07-01 Sixpoint Materials, Inc. Growth reactor for gallium-nitride crystals using ammonia and hydrogen chloride
US8236267B2 (en) 2008-06-04 2012-08-07 Sixpoint Materials, Inc. High-pressure vessel for growing group III nitride crystals and method of growing group III nitride crystals using high-pressure vessel and group III nitride crystal
JP4857883B2 (ja) * 2006-04-18 2012-01-18 三菱化学株式会社 窒化物半導体発光素子
JP5307975B2 (ja) * 2006-04-21 2013-10-02 日立電線株式会社 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
US7642122B2 (en) * 2006-10-08 2010-01-05 Momentive Performance Materials Inc. Method for forming nitride crystals
US20100104495A1 (en) * 2006-10-16 2010-04-29 Mitsubishi Chemical Corporation Method for producing nitride semiconductor, crystal growth rate increasing agent, single crystal nitride, wafer and device
KR101172364B1 (ko) * 2006-11-02 2012-08-08 삼성코닝정밀소재 주식회사 질화갈륨 단결정 기판 및 표면 가공방법
JP4531071B2 (ja) 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
JP5191221B2 (ja) * 2007-02-23 2013-05-08 株式会社エヌ・ティ・ティ・ドコモ 低温受信増幅器
JP4821007B2 (ja) 2007-03-14 2011-11-24 国立大学法人大阪大学 Ｉｉｉ族元素窒化物結晶の製造方法およびｉｉｉ族元素窒化物結晶
US7501670B2 (en) * 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
JP5580965B2 (ja) * 2007-04-06 2014-08-27 日本オクラロ株式会社 窒化物半導体レーザ装置
JP2008297191A (ja) * 2007-05-02 2008-12-11 Sumitomo Electric Ind Ltd 窒化ガリウム基板及び窒化ガリウム層の形成方法
US20080272377A1 (en) * 2007-05-02 2008-11-06 Sumitomo Electric Industries, Ltd. Gallium Nitride Substrate and Gallium Nitride Film Deposition Method
WO2009039398A1 (en) 2007-09-19 2009-03-26 The Regents Of The University Of California Gallium nitride bulk crystals and their growth method
JP2009111099A (ja) * 2007-10-29 2009-05-21 Mitsubishi Chemicals Corp 集積型発光源およびその製造方法
JP5228441B2 (ja) * 2007-10-29 2013-07-03 三菱化学株式会社 集積型発光源およびその製造方法
JP2009111100A (ja) * 2007-10-29 2009-05-21 Mitsubishi Chemicals Corp 集積型発光源およびその製造方法
JP5228442B2 (ja) * 2007-10-29 2013-07-03 三菱化学株式会社 集積型発光源およびその製造方法
EP2245218B1 (en) * 2008-02-25 2019-06-19 SixPoint Materials, Inc. Method for producing group iii nitride wafers and group iii nitride wafers
WO2009149299A1 (en) 2008-06-04 2009-12-10 Sixpoint Materials Methods for producing improved crystallinty group iii-nitride crystals from initial group iii-nitride seed by ammonothermal growth
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
JP5377521B2 (ja) 2008-06-12 2013-12-25 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物ウェハーを試験する方法および試験データを伴うｉｉｉ族窒化物ウェハー
WO2011044554A1 (en) 2009-10-09 2011-04-14 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
WO2010017232A1 (en) * 2008-08-07 2010-02-11 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
JP2010109326A (ja) * 2008-09-30 2010-05-13 Ngk Insulators Ltd 受光素子および受光素子の作製方法
JP5521132B2 (ja) * 2008-10-20 2014-06-11 住友電気工業株式会社 ダイヤモンド電子素子
WO2010060034A1 (en) 2008-11-24 2010-05-27 Sixpoint Materials, Inc. METHODS FOR PRODUCING GaN NUTRIENT FOR AMMONOTHERMAL GROWTH
US9589792B2 (en) * 2012-11-26 2017-03-07 Soraa, Inc. High quality group-III metal nitride crystals, methods of making, and methods of use
US8461071B2 (en) * 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
US8878230B2 (en) * 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
WO2010079814A1 (ja) * 2009-01-08 2010-07-15 三菱化学株式会社 窒化物結晶の製造方法、窒化物結晶およびその製造装置
JP5328887B2 (ja) * 2009-02-20 2013-10-30 国立大学法人京都工芸繊維大学 光吸収材料及びそれを用いた光電変換素子
JP4375497B1 (ja) * 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法
CH700697A2 (de) * 2009-03-27 2010-09-30 Eth Zuerich Schalteinrichtung mit einer kaskodeschaltung.
EP2267197A1 (en) * 2009-06-25 2010-12-29 AMMONO Sp.z o.o. Method of obtaining bulk mono-crystalline gallium-containing nitride, bulk mono-crystalline gallium-containing nitride, substrates manufactured thereof and devices manufactured on such substrates
JP2011029386A (ja) * 2009-07-24 2011-02-10 Sharp Corp 半導体装置および電子機器
JP2011153056A (ja) * 2010-01-28 2011-08-11 Asahi Kasei Corp アンモニア雰囲気に接する圧力容器
JP2011153052A (ja) * 2010-01-28 2011-08-11 Asahi Kasei Corp 窒化物単結晶の製造方法
JP2011153055A (ja) * 2010-01-28 2011-08-11 Asahi Kasei Corp 窒化物単結晶の製造方法
JP5427061B2 (ja) * 2010-02-24 2014-02-26 パナソニック株式会社 テラヘルツ波放射素子
US8304812B2 (en) 2010-02-24 2012-11-06 Panasonic Corporation Terahertz wave radiating element
JP5604147B2 (ja) * 2010-03-25 2014-10-08 パナソニック株式会社 トランジスタ及びその製造方法
JP5343910B2 (ja) * 2010-04-09 2013-11-13 富士通株式会社 化合物半導体装置の製造方法
JP5821164B2 (ja) * 2010-04-27 2015-11-24 住友電気工業株式会社 ＧａＮ基板および発光デバイス
US8253162B2 (en) 2010-04-27 2012-08-28 Sumitomo Electric Industries, Ltd. GaN substrate and light-emitting device
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
JP2012019069A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
WO2012016033A1 (en) * 2010-07-28 2012-02-02 Momentive Performance Materials Inc. Apparatus for processing materials at high temperatures and pressures
KR20140010134A (ko) * 2011-03-22 2014-01-23 미쓰비시 가가꾸 가부시키가이샤 질화물 결정의 제조 방법
TWI441303B (zh) * 2011-06-10 2014-06-11 Univ Nat Chiao Tung 適用於銅製程的半導體裝置
CN102219195B (zh) * 2011-06-13 2013-01-02 西安理工大学 去除多孔氮化铝或多孔氮化镓微粒中氮化镁的方法
JPWO2012176318A1 (ja) * 2011-06-23 2015-02-23 旭化成株式会社 窒化物単結晶の製造方法及びそれに用いるオートクレーブ
WO2012176318A1 (ja) * 2011-06-23 2012-12-27 旭化成株式会社 窒化物単結晶の製造方法及びそれに用いるオートクレーブ
US8920762B2 (en) 2011-06-27 2014-12-30 Sixpoint Materials, Inc. Synthesis method of transition metal nitride and transition metal nitride
JP5870887B2 (ja) * 2011-09-30 2016-03-01 三菱化学株式会社 窒化物単結晶のアニール処理方法
WO2013063070A1 (en) * 2011-10-24 2013-05-02 The Regents Of The University Of California Use of alkaline-earth metals to reduce impurity incorporation into a group-iii nitride crystal
JP2014062023A (ja) * 2011-10-28 2014-04-10 Mitsubishi Chemicals Corp 窒化物結晶の製造方法
KR20140088147A (ko) 2011-10-28 2014-07-09 미쓰비시 가가꾸 가부시키가이샤 질화물 결정의 제조 방법 및 질화물 결정
KR102101597B1 (ko) * 2011-10-28 2020-04-17 미쯔비시 케미컬 주식회사 질화물 결정의 제조 방법 및 질화물 결정
US9190483B2 (en) 2012-01-30 2015-11-17 National Institute For Materials Science AlN single crystal Schottky barrier diode and method of producing the same
US9976229B2 (en) 2012-03-29 2018-05-22 Mitsubishi Chemical Corporation Method for producing nitride single crystal
KR101919421B1 (ko) 2012-08-16 2018-11-19 삼성전자주식회사 반도체소자 및 그 제조방법
US9633998B2 (en) * 2012-09-13 2017-04-25 General Electric Company Semiconductor device and method for making the same
JP2014120731A (ja) * 2012-12-19 2014-06-30 Mitsubishi Electric Corp 半導体装置
TWI529964B (zh) * 2012-12-31 2016-04-11 聖戈班晶體探測器公司 具有薄緩衝層的iii-v族基材及其製備方法
PL229568B1 (pl) * 2013-05-30 2018-07-31 Ammono Spolka Akcyjna Sposób wytwarzania monokrystalicznego azotku zawierającego gal i monokrystaliczny azotek zawierający gal, wytworzony tym sposobem
WO2015006712A2 (en) * 2013-07-11 2015-01-15 Sixpoint Materials, Inc. An electronic device using group iii nitride semiconductor and its fabrication method and an epitaxial multi-layer wafer for making it
JP2015070085A (ja) * 2013-09-27 2015-04-13 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2014031315A (ja) * 2013-11-01 2014-02-20 Ngk Insulators Ltd 高抵抗材料及びその製法
US9368582B2 (en) * 2013-11-04 2016-06-14 Avogy, Inc. High power gallium nitride electronics using miscut substrates
US9099518B1 (en) 2014-02-04 2015-08-04 Triquint Semiconductor, Inc. Electrostatic discharge protection device
JP2015162631A (ja) * 2014-02-28 2015-09-07 サンケン電気株式会社 発光素子
US9691933B2 (en) 2014-03-26 2017-06-27 University Of Houston System Radiation and temperature hard multi-pixel avalanche photodiodes
JP6326491B2 (ja) * 2014-06-16 2018-05-16 住友化学株式会社 窒化物半導体単結晶基板の製造方法
US10514188B2 (en) * 2014-10-20 2019-12-24 Nanyang Technological University Laser cooling of organic-inorganic lead halide perovskites
WO2017011387A1 (en) * 2015-07-10 2017-01-19 The Regents Of The University Of California Hybrid growth method for iii-nitride tunnel junction devices
JP6006852B2 (ja) * 2015-09-16 2016-10-12 日本碍子株式会社 高抵抗材料の製造方法
JP6657963B2 (ja) * 2016-01-05 2020-03-04 富士電機株式会社 Ｍｏｓｆｅｔ
JP6540547B2 (ja) * 2016-03-01 2019-07-10 豊田合成株式会社 Ｍｐｓダイオード
EP3459123B1 (en) * 2016-05-20 2020-03-18 Lumileds LLC Methods for using remote plasma chemical vapor deposition (rp-cvd) and sputtering deposition to grow layers in light emitting devices
KR102192601B1 (ko) * 2016-05-20 2020-12-17 루미레즈 엘엘씨 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들
JP6931827B2 (ja) 2017-04-07 2021-09-08 日本製鋼所Ｍ＆Ｅ株式会社 結晶製造用圧力容器
KR101989976B1 (ko) * 2017-09-26 2019-06-17 (재)한국나노기술원 광자극 구조를 구비한 질화갈륨계 센서 및 그 제조 방법
KR101989977B1 (ko) * 2017-09-26 2019-06-17 (재)한국나노기술원 히터 구조를 구비한 질화갈륨계 센서 및 그 제조 방법
US11651954B2 (en) 2017-09-27 2023-05-16 Cambridge Enterprise Ltd Method for porosifying a material and semiconductor structure
KR102383970B1 (ko) * 2017-11-07 2022-04-11 갈리움 엔터프라이지즈 피티와이 엘티디 매립된 활성화된 p-(Al,In)GaN 층
GB201801337D0 (en) 2018-01-26 2018-03-14 Cambridge Entpr Ltd Method for etching a semiconductor structure
EP3766102B1 (en) * 2018-03-14 2022-08-31 Emberion Oy Surface mesfet
JP6595677B1 (ja) 2018-08-29 2019-10-23 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
JP7166998B2 (ja) * 2019-09-20 2022-11-08 株式会社サイオクス 窒化物半導体基板
CN110690283A (zh) * 2019-09-24 2020-01-14 中国电子科技集团公司第十三研究所 同质外延氮化镓晶体管器件结构
WO2021108772A1 (en) * 2019-11-29 2021-06-03 Unm Rainforest Innovations Devices comprising distributed bragg reflectors and methods of making the devices
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
US11705322B2 (en) 2020-02-11 2023-07-18 Slt Technologies, Inc. Group III nitride substrate, method of making, and method of use
US12091771B2 (en) 2020-02-11 2024-09-17 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
CN111933514B (zh) * 2020-08-12 2023-02-24 哈尔滨工业大学 电子束蒸镀工艺制备外延单晶金刚石用Ir(111)复合衬底的方法
CN117488408B (zh) * 2022-08-02 2024-05-10 松山湖材料实验室 单晶氮化铝材料及其制备方法
PL442428A1 (pl) * 2022-09-30 2024-04-02 Instytut Wysokich Ciśnień Polskiej Akademii Nauk Tyrystor przełączany światłem i sposób wytwarzania takiego tyrystora
WO2024102653A1 (en) * 2022-11-11 2024-05-16 Slt Technologies, Inc. Structures for communication, monitoring and control of corrosive process environments at high pressure and high temperature

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01230492A (ja) * 1988-03-09 1989-09-13 Seiko Instr & Electron Ltd 単結晶の製造装置
PL173917B1 (pl) 1993-08-10 1998-05-29 Ct Badan Wysokocisnieniowych P Sposób wytwarzania krystalicznej struktury wielowarstwowej
EP0647730B1 (en) 1993-10-08 2002-09-11 Mitsubishi Cable Industries, Ltd. GaN single crystal
JPH07133181A (ja) * 1993-11-02 1995-05-23 Ngk Insulators Ltd 水熱合成方法及び水熱合成用装置
JPH10236751A (ja) * 1997-02-25 1998-09-08 Otis Elevator Co エレベーターのカウンターウェイト
PL186905B1 (pl) 1997-06-05 2004-03-31 Cantrum Badan Wysokocisnieniow Sposób wytwarzania wysokooporowych kryształów objętościowych GaN
US6294440B1 (en) 1998-04-10 2001-09-25 Sharp Kabushiki Kaisha Semiconductor substrate, light-emitting device, and method for producing the same
TW428331B (en) * 1998-05-28 2001-04-01 Sumitomo Electric Industries Gallium nitride single crystal substrate and method of producing the same
JP3788037B2 (ja) * 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
FR2796657B1 (fr) 1999-07-20 2001-10-26 Thomson Csf Procede de synthese de materiaux massifs monocristallins en nitrures d'elements de la colonne iii du tableau de la classification periodique
JP2001053339A (ja) * 1999-08-11 2001-02-23 Toshiba Corp 半導体発光素子およびその製造方法
US6398867B1 (en) 1999-10-06 2002-06-04 General Electric Company Crystalline gallium nitride and method for forming crystalline gallium nitride
US6447604B1 (en) 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
US6773504B2 (en) * 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
US6806508B2 (en) * 2001-04-20 2004-10-19 General Electic Company Homoepitaxial gallium nitride based photodetector and method of producing
JP3598075B2 (ja) * 2001-05-11 2004-12-08 松下電器産業株式会社 窒化物半導体基板の製造方法
WO2002101120A2 (en) * 2001-06-06 2002-12-19 Ammono Sp. Zo.O Process and apparatus for obtaining bulk monocrystalline gallium-containing nitride
PL207400B1 (pl) * 2001-06-06 2010-12-31 Ammono Społka Z Ograniczoną Odpowiedzialnością Sposób i urządzenie do otrzymywania objętościowego monokryształu azotku zawierającego gal
JP4103346B2 (ja) * 2001-06-12 2008-06-18 富士ゼロックス株式会社 半導体素子の製造方法
UA82180C2 (uk) 2001-10-26 2008-03-25 АММОНО Сп. с о. о Об'ємний монокристал нітриду галію (варіанти) і основа для епітаксії
US7125453B2 (en) 2002-01-31 2006-10-24 General Electric Company High temperature high pressure capsule for processing materials in supercritical fluids
US7101433B2 (en) * 2002-12-18 2006-09-05 General Electric Company High pressure/high temperature apparatus with improved temperature control for crystal growth
US7009215B2 (en) * 2003-10-24 2006-03-07 General Electric Company Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates

Also Published As

Publication number Publication date
JP2006513122A (ja) 2006-04-20
KR101293352B1 (ko) 2013-08-05
EP1579486A1 (en) 2005-09-28
WO2004061923A1 (en) 2004-07-22
KR20050087871A (ko) 2005-08-31
JP2013067556A (ja) 2013-04-18
EP3211659A1 (en) 2017-08-30
JP5684769B2 (ja) 2015-03-18
EP1579486B1 (en) 2017-04-12
KR20120101078A (ko) 2012-09-12
KR101284932B1 (ko) 2013-07-10
AU2003299899A1 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
JP5159023B2 (ja) 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法
CN100474511C (zh) 氮化镓晶体、同质外延氮化镓基器件及其制造方法
US7053413B2 (en) Homoepitaxial gallium-nitride-based light emitting device and method for producing
Liu et al. Substrates for gallium nitride epitaxy
US6156581A (en) GaN-based devices using (Ga, AL, In)N base layers
US6533874B1 (en) GaN-based devices using thick (Ga, Al, In)N base layers
Denbaars Gallium-nitride-based materials for blue to ultraviolet optoelectronics devices
US8148801B2 (en) Nitride crystal with removable surface layer and methods of manufacture
JP5542292B2 (ja) Ｉｉｉ−ｖ族窒化物基板ボウル、並びにｉｉｉ−ｖ族窒化物基板ボウル製造法及び使用法
US7582498B2 (en) Resonant cavity light emitting devices and associated method
US6824610B2 (en) Process for producing gallium nitride crystal substrate, and gallium nitride crystal substrate
WO2010005914A1 (en) High quality large area bulk non-polar or semipolar gallium based substrates and methods
WO1996041906A1 (en) Bulk single crystal gallium nitride and method of making same
Schowalter et al. Fabrication of native, single‐crystal AlN substrates
JP2000349336A (ja) Ｉｉｉ族窒化物半導体発光素子
US9099843B1 (en) High operating temperature laser diodes
JP3090063B2 (ja) 化合物半導体素子
JPH114018A (ja) ｐ形ＩＩＩ族窒化物半導体層及びその形成方法
JP3279226B2 (ja) Ｉｉｉ族窒化物半導体発光素子
Denbaars Gallium nitride based semiconductors for short wavelength optoelectronics
Shimamura et al. Growth and characterization of beta-Ga 2 O 3 single crystals as transparent conductive substrates for GaN
Schwegler et al. GaN/SiC Quasi‐Substrates for GaN‐Based LEDs
JP2000077714A (ja) Ｉｉｉ族窒化物半導体発光素子
Liu Growth of aluminum nitride bulk crystals by sublimation
Shimamura et al. Growth and characterization of beta-Ga< sub> 2</sub> O< sub> 3</sub> single crystals as transparent conductive substrates for GaN

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061221

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20070223

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120427

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121211

R150 Certificate of patent or registration of utility model

Ref document number: 5159023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees