JP2023055992A - メモリ機器のための拡張利用範囲 - Google Patents

メモリ機器のための拡張利用範囲 Download PDF

Info

Publication number
JP2023055992A
JP2023055992A JP2023021268A JP2023021268A JP2023055992A JP 2023055992 A JP2023055992 A JP 2023055992A JP 2023021268 A JP2023021268 A JP 2023021268A JP 2023021268 A JP2023021268 A JP 2023021268A JP 2023055992 A JP2023055992 A JP 2023055992A
Authority
JP
Japan
Prior art keywords
memory
access
memory device
access type
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023021268A
Other languages
English (en)
Inventor
ヤニ ヒュヴォネン
Hyvoenen Jani
キンモ ミュッリ
Mylly Kimmo
ユッシ ハッキネン
Haekkinen Jussi
イェヴゲン ギル
Gyl Yevgen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memory Technologies LLC
Original Assignee
Memory Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=41014077&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2023055992(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Memory Technologies LLC filed Critical Memory Technologies LLC
Publication of JP2023055992A publication Critical patent/JP2023055992A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646Configuration or reconfiguration
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1458Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1694Configuration of memory controller to different memory types
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659Command handling arrangements, e.g. command buffers, queues, command scheduling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1416Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1416Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1052Security improvement
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Telephone Function (AREA)

Abstract

Figure 2023055992000001
【課題】大容量メモリ機器の実行時構成を可能にするシステム、方法及び機器を提供する。
【解決手段】メモリ機器において、方法は、ホストデバイスから、複数のアクセスタイプの中の特定のアクセスタイプを呼び出すコマンドを受信すること、但し前記複数のアクセスタイプは、シーケンシャル・ライト・アクセスモード,ランダム・ライト・アクセスモード,ランダム・リード・アクセスモードのうち少なくとも2つ以上を含み、前記コマンドは、前記メモリ機器の物理メモリの中で、前記特定のアクセスタイプのために構成される少なくとも一部分を示す、前記受信することと、前記メモリ機器のコントロールによって、前記コマンドに少なくとも一部基づき、前記特定のアクセスタイプに従って、前記物理メモリの前記少なくとも一部分へのアクセスを構成することと、を含む。
【選択図】図3

Description

本発明は概してメモリ機器に関する。具体的には、本発明は、大容量メモリ機器の実行時構成のためのシステム、方法、および機器を提供することに関する。
発明の背景
デジタルデータ処理および/またはデータ通信を伴う典型的な環境では、メモリ機器は、多種多様の理由で、例えば、メモリ機器上に存在するデータの属性を読み取り、書き込み、変更、消去、または変更する理由で呼び出される。これらの動作(以下、メモリ「アクセス」動作と呼ぶ)は、具体的なメモリアクセス動作を呼び出すアプリケーションプログラムの必要性に従って、様々な大きさのデータの塊にアクセスすることを目的とし得る。例えば、アプリケーションは、メモリ機器のランダムなアドレスや同一のアドレス、または順次的なアドレスから、小さなデータの塊にアクセスする必要がある場合がある。同様に、同じ又は別のアプリケーションが、メモリ機器のランダムなアドレスや同一のアドレス、または順次的なアドレスから、大きなデータの塊にアクセスする必要がある場合がある。メモリ機器にアクセスし得る様々なアプリケーションの例として、ファイルシステムや種々のデータベース、カーネル読み取りコードページがあり、またメモリ機器を使用する他のアプリケーションが挙げられる。
多くの場合、大容量メモリ機器は、一種類のアプリケーションまたは定められたグループのアプリケーションのために、特定のメモリアクセス特性を有するように最適化される。この最適化は、例えば、データスループット、メモリ機器に関連するデータスループット、寿命、および/または電力消費の最適化を伴い得る。この最適化戦略は融通性がなく、新しいアクセス要求を含む異なる環境にメモリ機器が置かれると、当該メモリ機器は、新しい環境の条件の下では適当に動作することができない。このような、メモリ機器の最適化における柔軟性の欠如は、部分的には、複数の種類のアクセス動作について最適化された機能性に対応することが不可能であるという、これらのメモリ機器についての固有の制限に起因し得る。しかしながら、他の場合では、定められたグループ、すなわち限られたグループのアプリケーションのためにメモリ機器を最適化することを選択するための理由として、設計を簡単化することと、費用節約をもたらすことが挙げられる。加えて、概して、未決定である今後のアプリケーションの必要性により生じるアクセス要件をメモリ機器が予測することは、極めて困難である。
ゆえに、大容量メモリ機器の実行時構成を可能にすることによって、従来技術のシステムの欠点を克服するための方法、システム、およびメモリ機器が提供される。本発明の一実施形態によると、メモリ機器へのアクセスを構成するための方法が提供される。前記方法は、前記メモリ機器に関連する1つ以上のアクセスプロファイルをアクティブにするための1つ以上のコマンドを受信することと、前記アクセスプロファイルのうちの少なくとも1つに従って前記メモリ機器へのアクセスを構成することとを含む。
前記アクセスプロファイルは、ランダムモードおよびシーケンシャルモードのアクセスのうちの少なくとも1つに対応してもよい。前記アクセスプロファイルは、更に読み取り、書き込み、消去、および変更のうちの少なくとも1つの属性操作にさらに対応してもよい。
本発明の別の実施形態では、1つ以上のアクセスプロファイルは、前記メモリ機器の同一アドレスへの繰り返しのアクセス要求に対応するように構成される。別の実施形態では、1つ以上のアクセスプロファイルは、前記メモリ機器に関して最適化された性能を生み出すように構成される。前記性能は、前記メモリ機器に関連するデータスループット、寿命、および電力消費のうちの少なくとも1つに従って最適化されてもよい。
本発明の別の実施形態では、1つ以上のアクセスプロファイルは、前記メモリ機器の1つ以上のパーティションに関連する。さらに、別の実施形態では、前記メモリ機器を構成することは、2つ以上のアクセスプロファイルに対して同時に適合することを含む。一実施形態では、このように構成することは、eMMCのためのJESD84規格に従って実行される。この構成は、メモリリソースへの同時アクセス衝突を解決するために、アクセス優先レベルを指定することをさらに含んでもよい。本発明の別の実施形態では、前記メモリ機器は、大容量メモリとしての実装およびシステムメモリとしての実装の両方を実現するために使用される。別の実施形態では、デフォルトアクセスプロファイルは、電源を入れた後に前記メモリ機器を構成するために使用されてもよい。
本発明の別の側面は、前記メモリ機器に関連する1つ以上の既定のアクセスプロファイルを格納するための1つ以上のレジスタを備えるメモリ機器に関する。また、前記メモリ機器は、前記メモリ機器に関連する1つ以上のアクセスプロファイルをアクティブにするための1つ以上のコマンドを受信するための受信手段と、前記既定のアクセスプロファイルのうちの少なくとも1つに従って、前記メモリ機器へのアクセスを構成するための構成手段とを備える。別の実施形態では、現在アクティブなアクセスプロファイルは、指定のメモリレジスタに存在してもよい。別の実施形態では、前記既定のアクセスプロファイルのうちの1つ以上は、前記アクセスプロファイルの新しいバージョンで更新されてもよい。
本発明の別の実施形態では、コンピュータ可読媒体上に具現化されるコンピュータプログラム製品が開示されている。前記コンピュータプログラム製品は、前記メモリ機器に関連する1つ以上のアクセスプロファイルをアクティブにするための1つ以上のコマンドを受信するためのコンピュータコードと、前記アクセスプロファイルのうちの少なくとも1つに従って前記メモリ機器へのアクセスを構成するためのコンピュータコードと、を備える。別の実施形態では、メモリ機器にアクセスするためのシステムが開示される。前記システムは、前記メモリ機器に関連する1つ以上のアクセスの種類をアクティブにするための1つ以上のコマンドを受信するためのエンティティと、前記アクセスプロファイルのうちの少なくとも1つに従って前記メモリ機器へのアクセスを構成するためのエンティティとを備える。別の実施形態では、メモリ機器にアクセスするためのシステムが開示される。前記システムは、前記メモリ機器のアクセスの必要性に従って、1つ以上のコマンドを発行するためのホストと、前記コマンドを受信し、少なくとも1つ以上のアクセスプロファイルに従って、前記メモリ機器へのアクセスを構成するためのエンティティとを備える。
本発明の実施形態の一例には、次のようなメモリ機器が含まれる。このメモリ機器は、
少なくともシーケンシャル・ライト・アクセスを含む1つ又は複数の事前定義されたアクセスタイプに従ってアクセスされるように構成されるメモリと;
前記1つ又は複数の事前定義されたアクセスタイプのうちの1つのアクセスタイプであって、シーケンシャル・ライト・アクセスに対応するアクセスタイプを格納するメモリ位置と;
コントローラと;
を備える。前記コントローラは、
前記アクセスタイプを指定するコマンドを受信し、
前記メモリの部分にデータを格納する、
ように構成され、前記メモリは前記アクセスタイプに従って構成され、前記データは前記アクセスタイプに従って格納される。
本発明の実施形態の一例には、次のような方法が含まれる。この方法は、
1つ又は複数の事前定義されたアクセスタイプについての情報を、メモリ機器のメモリ位置に格納することと;
前記メモリ機器のコントローラによって、前記1つ又は複数の事前定義されたアクセスタイプのうちの1つのアクセスタイプを指定する命令を受けとることと;
を含む。前記メモリ機器のメモリの一部は前記アクセスタイプによって構成され、前記アクセスタイプはシーケンシャル・ライト・アクセスに対応する。
前記方法は更に、データを受信して前記メモリの前記一部に格納することを含み、ここで前記データは前記アクセスタイプに従って格納される。
本発明の実施形態の一例には、次のようなホスト機器が含まれる。このホスト機器は、
前記ホスト機器をメモリ機器に接続するためのインターフェースと;
コントローラと;
を備え、前記コントローラは、
前記メモリ機器に関連付けられる複数のアクセスタイプを決定すること;
前記メモリ機器のメモリの少なくとも一部分にアクセスするために使用する特定のアクセスタイプを、前記複数のアクセスタイプから決定すること;
前記メモリの前記少なくとも一部分にアクセスするために、前記特定のアクセスタイプを示すコマンドを送信すること;
を行う能力を有し、
前記複数のアクセスタイプは少なくともシーケンシャル・ライト・アクセスを含み;
前記特定のアクセスタイプはシーケンシャル・ライト・アクセスを含む。
当業者は、上述の種々の実施形態またはその部分を、多種多様の方式と組み合わせて、本発明が包含するさらなる実施形態を作成してもよいことを理解するであろう。
本発明の種々の実施形態がその内部に実装され得る例示的電子機器の斜視図を示す。
図1の電子機器に含まれ得る回路の例示的略図を示す。
本発明の例示的実施形態のフロー図を示す。
本発明の別の例示的実施形態のフロー図を示す。
本発明のある実施形態に従う例示的機器を示す。
実施形態の詳細説明
以下の説明では、限定目的ではなく説明目的で、本発明の完全な理解を提供するために、詳細および説明が記載される。しかしながら、当業者には明らかなように、これらの詳細および説明とは異なる他の実施形態によっても本発明を実施することは可能である。
様々な環境における使用のためにメモリ機器を構成することに関する問題の従来の対処法は、異なる使用事例を含むシステムにおいては別のメモリ機器を使用するというものである。例えば、システムは、異なるメモリアクセス要求に適応するために、システムメモリ機器とは別の大容量メモリ機器を利用してもよい。
本発明の種々の実施形態は、一定のメモリアクセスプロファイルに従って、メモリ機器の実行時構成を行うことを可能にする方法、システム、および機器を開示する。この構成は、メモリ機器の一部分、メモリ機器のパーティション、あるいはメモリ機器上の特定の1つのアクセス位置に影響を与えてもよい。メモリ機器にアクセスするシステムは、メモリアクセスの必要性の種類(例えば読み取り動作であるか書き込み動作であるか、または消去や消去属性変更の動作であるか、ランダム動作であるかシーケンシャル動作であるか)を知っているか、またはそれを判断可能であることから、システムは、特定のアクセスコマンドのために最適化されたアクセスプロファイルおよび/またはそれに適切なアクセスプロファイルに従って、メモリ機器を構成するためのコマンドを発行することが可能である。このようなアクセスプロファイルは、例えば、メモリ機器の特定の使用に関連するデータスループット、寿命、および/または電力消費を最適化するように構成されてもよい。加えて、本発明の実施形態によると、デフォルトアクセスプロファイルは、例えば、機器またはシステムが初めに起動する際に、メモリ機器を構成するように規定されてもよい。このようなデフォルトプロファイルは、将来行われうる変更のための起点を提供するとともに、そのメモリ機器について可能性の高いアクセスの必要性に対応するように事前選択されてもよい。このプロファイルは、メモリ機器の電源を切るまで、または本発明の実施形態に従って、別のプロファイルに置換されるまで有効であってもよい。
本発明の実施形態によると、メモリアクセスの性質および種類に関する情報により、メモリ機器は、特定のアクセスコマンドに最も適合する方式でそれ自体を構成することが可能になり、結果として、性能が改善され、かつ信頼性が向上する。このような改善は、従来のメモリアクセス方法に通常発生する、バックグラウンド動作の排除や不要なデータ統合の排除に主に起因する。本発明の種々の実施形態の技法は、ランダムアクセスモードおよびシーケンシャルアクセスモードの両方において効果的であるが、バックグラウンド処理およびデータ統合の処理量がより多いシーケンシャルメモリアクセス動作を最適化する上で、より効果的であり得る。これらの最適化は、さらに、ストレージ機器の寿命を延長し、結果として、機器によるエネルギー消費が減少する。
さらに本発明の実施形態は、同一のメモリ機器を、大容量ストレージメモリおよびシステムメモリの両方として利用することを可能にするため、従来技術のシステムのように別々のメモリ機器を利用する必要性が排除される。例えば、システムの全ての不揮発性メモリの必要性を、単一のeMMCメモリを使用して満たしてもよく、このeMMCメモリの中に、オペレーティングシステムイメージ、ユーザデータ、および他のパラメータの全てを格納してもよい。同様に、極めて高い密度(例えば、数ギガバイト程度)の大容量ストレージ機器を必要とするマルチメディアアプリケーションでは、全く同一のメモリ機器を使用して、種々の種類のユーザアプリケーション、オペレーティングシステム、および他のシステムデータファイルを使用することができる。この構成により、生産量の高い標準メモリ機器の導入を容易にし、最終的には、低コストメモリ機器に至ると期待される。このような費用効率の良い単一メモリ機器の出現は、サイズおよび費用の制約が最も重要であるモバイル機器の開発に特に有益である。
本発明の一実施形態によると、図5に示すように、メモリ機器500は、メモリ機器を最適化するために使用される既定のアクセスプロファイルに対応するために、1つ以上のレジスタ504を含む物理メモリを備えてもよい。メモリ機器500は、特定のアクセスプロファイルをアクティブにするために、通信インターフェース512を介して1つ以上のコマンドを受信するように構成される受信手段510をさらに備えてもよい。本実施形態を理解し易くするために、受信手段510は、コントローラ508とは別の区分を備えるように図示される。しかしながら、受信手段510およびコントローラ508が、単一のエンティティとして実装されてもよいことを理解されたい。1つ以上のコマンドを受信すると、コントローラ508は、メモリレジスタ504に存在する1つ以上のアクセスプロファイルに従って、メモリ機器500を構成してもよい。コントローラ508と物理メモリ502との間の通信は、インターフェース506を介して行われ得る。
限定ではなく例として挙げると、既定のアクセスプロファイルの1つは、大きなデータの塊の高速転送を行いやすくし、かつこのような転送前または転送後にホストに「ready」を提供するバーストモードのプロファイルであってもよい。転送時間を最小限に抑えるために、必要なフラッシュメモリ管理処理は転送の後の適当な時間に行われてもよい。例えば、他のアクティビティまたはメモリアクセス処理が起きていない間に行われてもよい。アクセスプロファイルの別の例として、機器上の短いランダムなメモリ位置への迅速なアクセスを可能にするランダムモードプロファイルが挙げられる。
本発明の実施形態に従うメモリ機器は、現在アクティブなアクセスプロファイルを格納するための別のレジスタをさらに備えてもよい。対応する既定のプロファイルのうちのいずれかであり得るこのプロファイルは、メモリ機器への現在のアクセス動作を支配する。例えば、このようなレジスタは、ホストシステムの起動中および/またはメモリ機器の電源が入っている間にアクティブになるデフォルトプロファイルを備えてもよい。このアクティブプロファイルは、メモリ機器の電源を切るまで、または本発明の実施形態に従って、別のプロファイルに置換され得るまで有効であってもよい。本発明に従うメモリ機器の実行時構成の設定可能性は、現在アクティブなプロファイルレジスタのコンテンツを、第1の組のレジスタに格納される既定のプロファイルのうちの1つに置換することによってもたらされる。したがって、新しい種類のメモリアクセスの必要性が生じる場合、コマンドは、適切なプロファイルをアクティブにするように発行されてもよい。コマンドは、デフォルトプロファイルを含むがこれに限定されない既定のアクセスプロファイルのうちのいずれかをアクティブにしてもよい。
別の実施形態によると、種々のアクセスプロファイルは、更新されてもよいか、またはメモリ機器にアップロードされてもよい。例えば、既存のアクセスプロファイルは、一定の特徴および機能性を追加または削除するように強化されてもよい(または、新しいバージョンに完全に置換されてもよい)。代替的に、または付加的に、完全に新しいアクセスプロファイルが、メモリ機器にアップロードされてもよいため、メモリ機器を構成するように容易に使用可能である利用可能なアクセスプロファイルの数が増加する。限定ではなく例として、アクセスプロファイルは、アクセスプロファイルの実装に必要なロジックをさらに備えるバイナリファイルとして実装されてもよい。アクセスプロファイルは、メモリ機器ファームウェアの一部であると考えられてもよい。このファームウェアは、最適化された方法においてアクセスの具体的な必要性を処理することを担う。
図1および図2は、本発明の実施形態が実装されてもよい1つの代表的な電子機器12を示す。しかしながら、本発明が、1つの特定の型の機器に限定されるように意図されないことを理解されたい。実際は、本発明の種々の実施形態は、メモリ機器を備えるか、またはメモリ機器にアクセスする任意のスタンドアロン型または内蔵型システムにおける使用に容易に適合され得る。図1および図2の電子機器12は、筺体30、液晶ディスプレイ形式のディスプレイ32、キーパッド34、マイクロホン36、イヤホン38、バッテリ40、赤外線ポート42、アンテナ44、一実施形態に従うUICC形式のスマートカード46、カード読み取り器48、無線インターフェース回路52、コーデック回路54、コントローラ56、およびメモリ58を含む。個々の回路および要素は、全て、当技術分野において、例えば、ノキアの種類の携帯電話機において周知の型を有する。
図3は、本発明のある実施形態に従うメモリ機器の実行時構成の設定可能性を示す例示的フロー図である。図3に示すように、ステップ100におけるシステムの起動後に、本発明の実施形態に従うメモリ機器は、ステップ102において、デフォルトプロファイルに従ってそれ自身を構成する。図3において使用する例示的デフォルトプロファイルは、メモリ機器からの大量のシーケンシャルデータの読み取りに対応するようにメモリ機器を構成する。ステップ104において、例えば、ホスト機器のオペレーティングシステムを備え得るシステムは、大量のシーケンシャルデータを読み取る。大量読み取り動作の完了後、システムは、ステップ106において、アイドル状態に入る。アイドル状態中のメモリアクセス動作の大部分は、短いランダム読み取り/書き込み動作を伴う可能性が高いため、メモリ機器は、ステップ108において、短いランダムデータを読み取り/書き込むためのアクセスプロファイルをアクティブにするためにコマンドを受ける。ステップ110において、システムは、大量のシーケンシャル読み取り/書き込みを必要とする。限定することなく例として、この必要性は、システムが外部大容量ストレージ機器に接続される際に生じ得る。このような大容量ストレージ機器には、例えば、USBメモリ等のメモリ機器、または1つ以上の大容量ストレージ構成要素を備えるPCもしくは他の電子機器が含まれ得る。外部メモリ機器を出入りする大量のデータ転送を予測して、本発明の実施形態に従うメモリ機器は、ステップ112において、大量のシーケンシャルデータを読み取り/書き込みするために最適化されるアクセスプロファイルをアクティブにするために、コマンドを受信する。ステップ114において、システムは、大量のシーケンシャル読み取り/書き込み転送の少なくとも一部分を実行する。大量データアクセス動作は、さらなる割り込みを含まずに完了してもよいが、一例示的実施形態では、本発明のシステムは、ステップ116に図示するように、短いランダムI/Oアクセスサイクルにおいてメモリ機器にアクセスする必要があってもよい。本発明の一実施形態によると、ステップ118において、メモリ機器は、長いシーケンシャルデータの読み取り/書き込みを対象とするその現在のアクセスプロファイルを中断するためにコマンドを受信し、短いランダムデータの読み取り/書き込みに最適化される代替アクセスプロファイルをアクティブにしてもよい。システムが、ステップ120において、短いメモリアクセス動作を完了すると、メモリ機器は、ステップ122において、長いシーケンシャルデータを読み取り/書き込みするためのアクセスプロファイルに戻すために、後続のコマンドを受信してもよい。次いで、システムは、ステップ124において、大量のシーケンシャルデータの読み取り/書き込みを再開してもよい。
上述のように、図3に示す本発明の例示的実施形態は、短いI/Oアクセス動作の実行中に大量のデータ転送を中断する。しかしながら、アプリケーションによっては、2つ以上のメモリアクセス動作を並行して実行することが有利であってもよい。このために、図4は、2つ以上のメモリアクセス動作(およびその対応するアクセスプロファイル)が並行して実装され得る本発明の代替実施形態を図示する。図4において、ステップ200から216は、図3の対応するものとして、類似の動作を表現する。具体的には、ステップ200におけるシステムの起動後に、本発明の実施形態に従うメモリ機器は、ステップ202において、デフォルトプロファイルに従ってそれ自身を構成する。図4において使用する例示的デフォルトプロファイルは、メモリ機器からの大量のシーケンシャルデータの読み取りに対応するようにメモリ機器を構成する。ステップ204において、例えば、ホスト機器のオペレーティングシステムを備えてもよいシステムは、大量のシーケンシャルデータを読み取る。大量読み取り動作の完了後、システムは、ステップ206において、アイドル状態に入る。アイドル状態中のメモリアクセス動作の大部分は、短いランダム読み取り/書き込み動作を伴う可能性が高いため、メモリ機器は、ステップ208において、短いランダムデータを読み取り/書き込むためのアクセスプロファイルをアクティブにするためにコマンドを受ける。次いで、システムは、ステップ210において、大量シーケンシャル読み取り/書き込み機能にアクセスを必要としてもよい。この必要性は、例えば、外部メモリ機器を出入りする大量のデータ転送に備えて生じ得る。本発明の実施形態に従うメモリ機器は、ステップ212において、大量のシーケンシャルデータの読み取り/書き込みのために最適化されるアクセスプロファイルをアクティブにするために、コマンドを受信する。ステップ214において、システムは、大量シーケンシャル読み取り/書き込み転送の少なくとも一部分を行い、その後、ステップ216において、メモリ機器への短い読み取り/書き込みアクセスサイクルのためのシステムの必要性が生じる。図3に従う本発明の例示的実施形態とは対照的に、図4に従う本実施形態は、ステップ220において、短いランダムデータを読み取り/書き込みするために並行アクセスプロファイルをアクティブにするために、本発明の実施形態に従うメモリ機器にコマンドを送ることによって、両方のメモリアクセスモードに対応する。したがって、システムが、ステップ218において、引き続き大量のシーケンシャルデータを読み取り/書き込みする一方で、システムは、同時に(または、インターリーブ様式で)、ステップ222において、短いメモリアクセス動作を実行することができる。
図4に従う本発明の実施形態について、2つのみの同時アクセスプロファイルの観点から説明したが、2つ以上のアクセスプロファイルを並行して実装することを可能にするように類似の動作を実行してもよいことも理解できる。この並行的な実装のメモリアクセスプロファイルの1つの具体的な例は、現在のJEDEC JC64 eMMCバージョン4.3(JESD84)と適合するフォーマットにおいて実現されてもよい。EDEC eMMCは、メモリおよびコントローラを備える標準大容量ストレージ機器である。コントローラは、論理ブロック割り当ておよびウェアレベリング等のメモリに関連するブロック管理機能を処理する。また、メモリとホスト機器との間の通信も、標準プロトコルに従って、コントローラによって処理される。このプロトコルは、信号の中でもとりわけ、双方向コマンド信号、機器の初期化に使用されるCMD、およびホストとメモリ機器との間のコマンドの転送を規定する。より具体的には、CMD23(SET_BLOCK_COUNT)は、ブロック(読み取り/書き込み)の数およびブロック読み取り/書き込みコマンドのための確実な書き込みパラメータ(書き込み)を規定する。CMD23は、32ビットの引数フィールドを含み、そのビット15から0は、対応する読み取り/書き込みコマンドのブロックの数を設定するために割り当てられ、ビット30から16は、スタッフビットとして指定される。本発明の一実施形態によると、これらのスタッフビットを利用して、メモリ機器のための異なるアクセスプロファイルを指定してもよい。限定することなく例として、1つのプロファイルは、高速隣接データアクセスモードに対応するバーストプロファイルモードとして規定されてもよい。バーストプロファイルモードの場合、メモリ機器は、全データの受信直後に「exit busy」を標示し、転送モードを「転送状態」に設定してもよいため、ホストによる後続アクセスのより高速な実行が促進される。加えて、第1のアクセスプロファイルに対応するコマンドが依然として実行中である間、メモリ機器は、異なるアクセスプロファイルに対応する追加のコマンドをホストが送信できるようにしてもよい。このように、I/O動作における並列処理の度合いが確立される。さらに、アクセス優先レベルは、アクセス衝突を解決するように規定され、この場合、2つ以上のプロファイルは、並行して実行し、同時に同一のメモリソースへのアクセスを必要とする。このようなメモリリソースの例として、RAMバッファ、フラッシュバス、および他のメモリリソースが挙げられる。
本発明の別の実施形態によると、メディア機器に関連するアクセスプロファイルは、メモリ機器の異なるパーティションに関連する異なる制御および/または設定プロファイルを備えるように構成されてもよい。このようなパーティションは、メモリ機器の論理や物理パーティションであってもよい。例えば、一方のパーティションは、ランダム読み取り/書き込み動作のために構成されてもよく、別のパーティションは、シーケンシャルアクセスを提供するように構成されてもよい。
本発明の別の実施形態によると、メモリアクセス(例えば、I/O読み取り/書き込み)コマンドは、そのアクセスコマンドに対応する好適なアクセスプロファイルを指定するためのメタデータ部分を備えるように構成されてもよい。例えば、本発明に従うシステムは、1つのアドレスが継続的かつ頻繁に更新中であることを認識し、それによってシステムは、そのメモリコマンドに適切なアクセスプロファイルを設定してもよい。メモリ機器(その内部実装および能力に依存する)は、このような持続的かつ具体的なアクセス動作を、特別な特徴を含む物理メモリの一定の区分にマッピングしてもよい。例えば、マッピングは、物理メモリのより耐久性のある性能効率の良い部分、具体的なメモリ技術を利用するメモリの一部分、またはこのような繰り返しアクセス動作により適切に設計される別々の物理チップを対象としてもよい。したがって、メモリ機器のファームウェアは、本発明のある実施形態のアクセスプロファイル要求に従って操作を行い、様々な方式でI/O動作を処理してもよい。
本発明の種々の実施形態は、NAND、大容量メモリ、XiP、および類似の機器等の内蔵メモリ機器、ならびに着脱式メモリカードの両方に同等に適用可能である。
本明細書において説明する種々の実施形態は、方法ステップまたはプロセスの一般的な内容において説明され、これは、ネットワーク環境におけるコンピュータにより実行されるプログラムコード等の、コンピュータにより実行可能な命令を含むコンピュータ可読媒体において具現化されるコンピュータ製品によって、一実施形態において実装されてもよい。コンピュータ可読媒体は、読み取り専用メモリ(Read Only Memory; ROM)、ランダムアクセスメモリ(Random Access Memory; RAM)、コンパクトディスク(compact disc; CD)、デジタル多用途ディスク(digital versatile disc; DVD)等を含むがこれらに限定されない着脱式および非着脱式ストレージ機器を含んでもよい。概して、プログラムモジュールは、特定のタスクを実行するか、または特定の抽象データ型を実装するルーチン、プログラム、オブジェクト、構成要素、データ構造等を含んでもよい。コンピュータにより実行可能な命令、関連のデータ構造、およびプログラムモジュールは、本明細書に開示する方法のステップを実行するためのプログラムコードの例を表す。特定の一連のこのような実行可能な命令または関連のデータ構造は、このようなステップまたはプロセスにおいて説明する機能を実装するための対応する動作の例を表す。
実施形態に関する前述の説明は、例証目的および説明目的のために提示されている。前述の説明は、包括的であるように、または開示される厳密な形式に本発明の実施形態を限定するように意図されず、上記教示を考慮した変更および変形が可能である。また、これらの変更および変形は、本発明の実施により得られてもよい。本明細書において論じられる実施形態は、種々の実施形態およびその実用的な用途に関する原理および性質を説明し、種々の実施形態における本発明を利用できるように、また想定される特定の使用に適合する種々の変更を有する本発明を当業者が利用できるように、選択および説明されている。本明細書に説明する実施形態の特徴は、方法、装置、モジュール、システム、およびコンピュータプログラム製品の全ての可能な組み合わせで組み合わせられてもよい。
本願の親出願(特願2010-548134)の出願当初の特許請求の範囲に記載の実施形態は次の通りである。
(1)メモリ機器へのアクセスを構成するための方法であって、
前記メモリ機器に関連する1つ以上のアクセスプロファイルをアクティブにするための1つ以上のコマンドを受信することと、
前記アクセスプロファイルのうちの少なくとも1つに従って前記メモリ機器へのアクセスを構成することと、
を含む、方法。
(2)前記1つ以上のアクセスプロファイルは、ランダムモードおよびシーケンシャルモードのアクセスのうちの少なくとも1つに対応する、(1)に記載の方法。
(3)前記アクセスプロファイルは、読み取り、書き込み、消去、および変更のうちの少なくとも1つの属性操作に対応する、(2)に記載の方法。
(4)前記1つ以上のアクセスプロファイルは、前記メモリ機器の同一アドレスへの繰り返しのアクセス要求に対応するように適合される、(1)に記載の方法。
(5)前記1つ以上のアクセスプロファイルは、前記メモリ機器に関連する最適化性能を生成するように適合される、(1)に記載の方法。
(6)前記性能は、前記メモリ機器に関連するデータスループット、寿命、および電力消費のうちの少なくとも1つに従って最適化される、(5)に記載の方法。
(7)前記1つ以上のコマンドは、前記コマンドに対応する好適なアクセスプロファイルを指定するためのメタデータ部分を備える、(1)に記載の方法。
(8)特定のメモリ位置は、前記アクセスプロファイルに従って利用される、(7)に記載の方法。
(9)前記特定のメモリ位置は、特別な特徴を含む前記メモリ機器の区分を備える、(8)に記載の方法。
(10)前記特定のメモリ位置は、別々の物理メモリチップを備える、(8)に記載の方法。
(11)前記1つ以上のアクセスプロファイルは、前記メモリ機器の1つ以上のパーティションに関連する、(1)に記載の方法。
(12)前記構成することは、2つ以上のアクセスプロファイルについて並行して適合される、(1)に記載の方法。
(13)前記構成することは、eMMCのJESD84規格に従って実行される、(12)に記載の方法。
(14)メモリリソースへの同時のアクセス衝突を解決するために、アクセス優先レベルを指定することをさらに含む、(12)に記載の方法。
(15)前記メモリ機器は、大容量メモリおよびシステムメモリの両方の実装をもたらすために使用される、(1)に記載の方法。
(16)電源を入れた後に前記メモリ機器を構成するように使用されるデフォルトアクセスプロファイルをさらに備える、(1)に記載の方法。
(17)メモリ機器であって、
前記メモリ機器に関連する1つ以上の既定のアクセスプロファイルを格納するための1つ以上のレジスタと、
前記メモリ機器に関連する1つ以上のアクセスプロファイルをアクティブにするための1つ以上のコマンドを受信するための受信手段と、
前記既定のアクセスプロファイルのうちの少なくとも1つに従って、前記メモリ機器へのアクセスを構成するための構成手段と、
を備える、メモリ機器。
(18)前記1つ以上のアクセスプロファイルは、ランダムおよびシーケンシャルモードのアクセスのうちの少なくとも1つに対応する、(17)に記載のメモリ機器。
(19)前記アクセスプロファイルは、読み取り、書き込み、消去、および変更のうちの少なくとも1つの属性操作に対応する、(18)に記載のメモリ機器。
(20)前記1つ以上のアクセスプロファイルは、前記メモリ機器の同一アドレスへの繰り返しのアクセス要求に対応するように適合される、(17)に記載のメモリ機器。
(21)前記1つ以上のアクセスプロファイルは、前記メモリ機器に関連する最適化性能を生成するように適合される、(17)に記載のメモリ機器。
(22)前記性能は、前記メモリ機器に関連するデータスループット、寿命、および電力消費のうちの少なくとも1つに従って最適化される、(21)に記載のメモリ機器。
(23)前記1つ以上のコマンドは、前記コマンドに対応する好適なアクセスプロファイルを指定するためのメタデータ部分を備える、(17)に記載のメモリ機器。
(24)特定のメモリ位置は、前記アクセスプロファイルに従って利用される、(23)に記載のメモリ機器。
(25)前記特定のメモリ位置は、特別な特徴を含む前記メモリ機器の区分を備える、(24)に記載のメモリ機器。
(26)前記特定のメモリ位置は、別々の物理メモリチップを備える、(24)に記載のメモリ機器。
(27)前記1つ以上のアクセスプロファイルは、前記メモリ機器の1つ以上のパーティションに関連する、(17)に記載のメモリ機器。
(28)前記構成することは、2つ以上のアクセスプロファイルについて並行して適合される、(17)に記載のメモリ機器。
(29)前記構成することは、eMMCのJESD84規格に従って実行される、(28)に記載のメモリ機器。
(30)メモリリソースへの同時のアクセス衝突を解決するために、アクセス優先レベルを指定するための手段をさらに備える、(28)に記載のメモリ機器。
(31)前記メモリ機器は、大容量メモリおよびシステムメモリの両方の実装をもたらすために使用される、(17)に記載のメモリ機器。
(32)電源を入れた後に前記メモリ機器を構成するように使用されるデフォルトアクセスプロファイルをさらに備える、(17)に記載のメモリ機器。
(33)前記既定のアクセスプロファイルのうちの1つ以上は、前記アクセスプロファイルの新しいバージョンで更新される、(17)に記載のメモリ機器。
(34)現在アクティブなアクセスプロファイルは、指定のメモリレジスタに存在する、(17)に記載のメモリ機器。
(35)コンピュータ可読媒体上に具現化されるコンピュータプログラム製品であって、
前記メモリ機器に関連する1つ以上のアクセスプロファイルをアクティブにするための1つ以上のコマンドを受信するためのコンピュータコードと、
前記アクセスプロファイルのうちの少なくとも1つに従って前記メモリ機器へのアクセスを構成するためのコンピュータコードと、
を備える、コンピュータプログラム製品。
(36)メモリ機器にアクセスするためのシステムであって、
前記メモリ機器に関連する1つ以上のアクセスプロファイルをアクティブにするための1つ以上のコマンドを受信するためのエンティティと、
前記アクセスプロファイルのうちの少なくとも1つに従って前記メモリ機器へのアクセスを構成するためのエンティティと、
を備える、システム。
(37)メモリ機器にアクセスするためのシステムであって、
前記メモリ機器のアクセスの必要性に従って、1つ以上のコマンドを発行するためのホストと、
前記コマンドを受信し、少なくとも1つ以上のアクセスプロファイルに従って、前記メモリ機器へのアクセスを構成するためのエンティティと、
を備える、システム。

Claims (20)

  1. メモリ機器であって、
    複数のメモリ位置を有する第1のメモリであって、前記複数のメモリ位置の個々のものは、1つまたは複数の予め定義されたアクセスタイプに従ってアクセスされる、第1のメモリと;
    前記1つまたは複数の予め定義されたアクセスタイプの表示を記憶する第2のメモリと;
    現在アクティブなアクセスタイプの表示を記憶する第3のメモリと;
    コントローラと;
    を備え、前記コントローラは、
    ・ 書き込みアクセスに関連するコマンドを受信して、前記1つまたは複数の予め定義されたアクセスタイプのうちの第1のアクセスタイプを前記書き込みアクセスのために指定し、
    ・ 前記コマンドを受信したことに応じて、前記第1のアクセスタイプに従って、前記複数のメモリ位置のうちの第1の位置にアクセスし、
    ・ 前記第1のアクセスタイプに従って、前記複数のメモリ位置のうちの前記第1の位置に記憶するための第1のデータを受信し、
    ・ 前記第1のアクセスタイプを現在アクティブなアクセスタイプとして示すように前記第3のメモリを更新する、
    ように構成される、メモリ機器。
  2. 前記複数のメモリ位置はNANDメモリ位置である、請求項1に記載のメモリ機器。
  3. 前記第2のメモリ又は前記第3のメモリの少なくともいずれかはレジスタである、請求項1に記載のメモリ機器。
  4. 前記第1のアクセスタイプは、前記データを格納することに関連して、データスループット,データライフタイム,電力消費の少なくともいずれかに関して最適化される、請求項1に記載のメモリ機器。
  5. 前記コントローラは、前記コマンドに少なくとも部分的に基づいて前記第1のアクセスタイプをアクティブにするように構成される、請求項1に記載のメモリ機器。
  6. 前記コントローラは、前記第1のアクセスタイプを構成するために第2のコマンドを受信するように構成される、請求項1に記載のメモリ機器。
  7. 前記コントローラは、前記第1のアクセスタイプに従って記憶される前記第1のデータを受信する前に、第2のアクセスタイプに従って前記第1の位置を利用するようにさらに構成される、請求項1に記載のメモリ機器。
  8. 前記コントローラは、第2の書き込みアクセスのための第2のアクセスタイプを指定する第2のコマンドを受信し、第2のデータを受信して前記第1のメモリに格納するように構成され、
    前記メモリの第2の位置は、前記第2のアクセスタイプに従って利用されるように構成され、
    前記第2のデータは前記第2のアクセスタイプに従って前記メモリの前記第2の位置に記憶され、前記第2のアクセスタイプは、前記第1のアクセスタイプと並行してアクティブである、
    請求項1に記載のメモリ機器。
  9. 前記第1の位置及び前記第2の位置は同時に又は交互にアクセスされる、請求項8に記載のメモリ機器。
  10. 前記第1の位置は、前記複数のメモリ位置の他の部分よりも耐久性の高い前記第1のメモリの部分、前記複数のメモリ位置の他の部分が利用する技術とは異なる特定のメモリ技術を利用する前記第1のメモリの部分、または繰り返しアクセス動作用に設計された別の物理チップのうちの1つを含む、請求項1記載のメモリ機器。
  11. 1つまたは複数の予め定義されたアクセスタイプの第1のアクセスタイプを書き込みアクセスのために指定するために、メモリ機器のコントローラによって、ホストデバイスから、前記書き込みアクセスに関連するコマンドを受信することを含む方法であって、前記書き込みアクセスは、前記1つまたは複数の予め定義されたアクセスタイプに従ってアクセスできる複数のメモリ位置を有する第1のメモリに関連し、
    前記方法は更に、前記第1のメモリの前記複数の位置のうちの第1の位置にアクセスすることを含み、前記第1のメモリの前記第1の位置は、前記コマンドを受信したことに応じて、前記第1のアクセスタイプに従って構成され、前記方法は更に、
    前記第1のアクセスタイプに従って、前記第1のメモリの前記第1の位置に記憶するために第1のデータを受信することと、
    前記第1のアクセスタイプを現在アクティブなアクセスタイプとして示すように第2のメモリを更新することと、
    を含む、方法。
  12. 前記メモリ機器は、前記1つ又は複数の予め定義されたアクセスタイプの表示を記憶する第3のメモリを更に含む、請求項11に記載の方法。
  13. 前記第2のメモリはレジスタを含む、請求項11に記載の方法。
  14. 前記コントローラは前記第2のメモリを含む、請求項11に記載の方法。
  15. 前記第1のアクセスタイプは、前記データを格納することに関連して、データスループット,データライフタイム,電力消費の少なくともいずれかに関して最適化される、請求項11に記載の方法。
  16. 前記第1のアクセスタイプに従って記憶される前記第1のデータを受信する前に、第2のアクセスタイプに従って前記第1の位置を利用することを更に含む、請求項11に記載の方法。
  17. 第2の書き込みアクセスのための第2のアクセスタイプを指定する第2のコマンドを受信することと;
    第2のデータを受信して前記第1のメモリに格納することと;
    を含み、
    前記第1のメモリの第2の位置は、前記第2のアクセスタイプに従って構成され、
    前記第2のデータは前記第2のアクセスタイプに従って前記メモリの前記第2の位置に記憶され、前記第2のアクセスタイプは、前記第1のアクセスタイプと並行してアクティブである、
    請求項11に記載の方法。
  18. 前記第1の位置及び前記第2の位置は同時に又は交互にアクセスされる、請求項17に記載の方法。
  19. 前記コマンドは、前記第1のアクセスタイプを指定するための引数を含む、請求項11に記載の方法。
  20. 前記第1の位置は、前記複数の位置の他の部分よりも耐久性の高い前記第1のメモリの部分、前記複数の位置の他の部分が利用する技術とは異なる特定のメモリ技術を利用する前記第1のメモリの部分、または繰り返しアクセス動作用に設計された別の物理チップのうちの1つを含む、請求項11に記載の方法。
JP2023021268A 2008-02-28 2023-02-15 メモリ機器のための拡張利用範囲 Pending JP2023055992A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/039,672 2008-02-28
US12/039,672 US8307180B2 (en) 2008-02-28 2008-02-28 Extended utilization area for a memory device
JP2019185570A JP2020074079A (ja) 2008-02-28 2019-10-09 メモリ機器のための拡張利用範囲
JP2021069406A JP2021108199A (ja) 2008-02-28 2021-04-16 メモリ機器のための拡張利用範囲

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021069406A Division JP2021108199A (ja) 2008-02-28 2021-04-16 メモリ機器のための拡張利用範囲

Publications (1)

Publication Number Publication Date
JP2023055992A true JP2023055992A (ja) 2023-04-18

Family

ID=41014077

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2010548134A Active JP5663720B2 (ja) 2008-02-28 2009-01-30 メモリ機器のための拡張利用範囲
JP2013103695A Pending JP2013211033A (ja) 2008-02-28 2013-05-16 メモリ機器のための拡張利用範囲
JP2015099731A Pending JP2015164074A (ja) 2008-02-28 2015-05-15 メモリ機器のための拡張利用範囲
JP2017156699A Active JP6602823B2 (ja) 2008-02-28 2017-08-15 メモリ機器のための拡張利用範囲
JP2019185570A Pending JP2020074079A (ja) 2008-02-28 2019-10-09 メモリ機器のための拡張利用範囲
JP2021069406A Pending JP2021108199A (ja) 2008-02-28 2021-04-16 メモリ機器のための拡張利用範囲
JP2023021268A Pending JP2023055992A (ja) 2008-02-28 2023-02-15 メモリ機器のための拡張利用範囲

Family Applications Before (6)

Application Number Title Priority Date Filing Date
JP2010548134A Active JP5663720B2 (ja) 2008-02-28 2009-01-30 メモリ機器のための拡張利用範囲
JP2013103695A Pending JP2013211033A (ja) 2008-02-28 2013-05-16 メモリ機器のための拡張利用範囲
JP2015099731A Pending JP2015164074A (ja) 2008-02-28 2015-05-15 メモリ機器のための拡張利用範囲
JP2017156699A Active JP6602823B2 (ja) 2008-02-28 2017-08-15 メモリ機器のための拡張利用範囲
JP2019185570A Pending JP2020074079A (ja) 2008-02-28 2019-10-09 メモリ機器のための拡張利用範囲
JP2021069406A Pending JP2021108199A (ja) 2008-02-28 2021-04-16 メモリ機器のための拡張利用範囲

Country Status (7)

Country Link
US (11) US8307180B2 (ja)
EP (2) EP2248023B1 (ja)
JP (7) JP5663720B2 (ja)
KR (2) KR101281326B1 (ja)
CN (2) CN101952808B (ja)
HK (1) HK1210296A1 (ja)
WO (1) WO2009106680A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
US8307151B1 (en) 2009-11-30 2012-11-06 Micron Technology, Inc. Multi-partitioning feature on e-MMC
WO2012065112A2 (en) * 2010-11-12 2012-05-18 Apple Inc. Apparatus and methods for recordation of device history across multiple software emulations
CN102170548A (zh) * 2011-01-28 2011-08-31 杭州海康威视数字技术股份有限公司 互斥资源远程访问方法及数字硬盘录像机
US8751728B1 (en) 2011-04-29 2014-06-10 Western Digital Technologies, Inc. Storage system bus transfer optimization
WO2013098463A1 (en) 2011-12-29 2013-07-04 Nokia Corporation Method for erasing data entity in memory module
US9417998B2 (en) 2012-01-26 2016-08-16 Memory Technologies Llc Apparatus and method to provide cache move with non-volatile mass memory system
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US9009570B2 (en) * 2012-06-07 2015-04-14 Micron Technology, Inc. Integrity of an address bus
US8910017B2 (en) 2012-07-02 2014-12-09 Sandisk Technologies Inc. Flash memory with random partition
US9519428B2 (en) * 2012-09-26 2016-12-13 Qualcomm Incorporated Dynamically improving performance of a host memory controller and a memory device
US9569352B2 (en) 2013-03-14 2017-02-14 Sandisk Technologies Llc Storage module and method for regulating garbage collection operations based on write activity of a host
WO2015089488A1 (en) 2013-12-12 2015-06-18 Memory Technologies Llc Channel optimized storage modules
US9471254B2 (en) * 2014-04-16 2016-10-18 Sandisk Technologies Llc Storage module and method for adaptive burst mode
US9665296B2 (en) 2014-05-07 2017-05-30 Sandisk Technologies Llc Method and computing device for using both volatile memory and non-volatile swap memory to pre-load a plurality of applications
US9633233B2 (en) 2014-05-07 2017-04-25 Sandisk Technologies Llc Method and computing device for encrypting data stored in swap memory
US9710198B2 (en) 2014-05-07 2017-07-18 Sandisk Technologies Llc Method and computing device for controlling bandwidth of swap operations
US9928169B2 (en) 2014-05-07 2018-03-27 Sandisk Technologies Llc Method and system for improving swap performance
CN105337944B (zh) * 2014-08-12 2020-02-21 格马尔托股份有限公司 管理安全元件中的若干简档的方法
US10101763B2 (en) * 2015-07-29 2018-10-16 Sandisk Technologies Inc. Interface adjustment processes for a data storage device
CN106547472B (zh) * 2015-09-18 2019-09-13 华为技术有限公司 存储阵列管理方法及装置
US9977603B2 (en) * 2016-05-02 2018-05-22 Micron Technology, Inc. Memory devices for detecting known initial states and related methods and electronic systems
US9990158B2 (en) 2016-06-22 2018-06-05 Sandisk Technologies Llc Storage system and method for burst mode management using transfer RAM
KR102430983B1 (ko) 2017-09-22 2022-08-09 삼성전자주식회사 스토리지 장치 및 그 동작 방법
FR3099258B1 (fr) * 2019-07-26 2022-06-24 Idemia Identity & Security France Adaptation dynamique d’un environnement d’exécution d’élément sécurisé à des profils
US11516431B2 (en) 2020-07-30 2022-11-29 Microsoft Technology Licensing, Llc Meeting privacy protection system
US11600312B1 (en) * 2021-08-16 2023-03-07 Micron Technology, Inc. Activate commands for memory preparation

Family Cites Families (296)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3653001A (en) 1967-11-13 1972-03-28 Bell Telephone Labor Inc Time-shared computer graphics system having data processing means at display terminals
JPS59135563A (ja) 1983-01-24 1984-08-03 Hitachi Ltd デイスク・キヤツシユ装置を有する計算機システム
JPS59135563U (ja) 1983-02-28 1984-09-10 ダイセル化学工業株式会社 光学デイスク容器
CA1293819C (en) 1986-08-29 1991-12-31 Thinking Machines Corporation Very large scale computer
JPS6464073A (en) 1987-09-03 1989-03-09 Minolta Camera Kk Image memory
JPH0268671A (ja) * 1988-09-02 1990-03-08 Matsushita Electric Ind Co Ltd 画像メモリ
JP2804115B2 (ja) * 1988-09-19 1998-09-24 株式会社日立製作所 ディスクファイルシステム
JP2661224B2 (ja) 1988-12-23 1997-10-08 株式会社リコー メモリ増設方式
US5781753A (en) 1989-02-24 1998-07-14 Advanced Micro Devices, Inc. Semi-autonomous RISC pipelines for overlapped execution of RISC-like instructions within the multiple superscalar execution units of a processor having distributed pipeline control for speculative and out-of-order execution of complex instructions
JP3038781B2 (ja) * 1989-04-21 2000-05-08 日本電気株式会社 メモリアクセス制御回路
JPH0679293B2 (ja) 1990-10-15 1994-10-05 富士通株式会社 計算機システム
US5680570A (en) 1991-06-12 1997-10-21 Quantum Corporation Memory system with dynamically allocatable non-volatile storage capability
JP3407317B2 (ja) 1991-11-28 2003-05-19 株式会社日立製作所 フラッシュメモリを使用した記憶装置
WO1993018461A1 (en) 1992-03-09 1993-09-16 Auspex Systems, Inc. High-performance non-volatile ram protected write cache accelerator system
JPH06236681A (ja) * 1993-02-12 1994-08-23 Toshiba Corp 半導体記憶装置
US5809340A (en) * 1993-04-30 1998-09-15 Packard Bell Nec Adaptively generating timing signals for access to various memory devices based on stored profiles
CN1095164C (zh) 1994-06-07 2002-11-27 株式会社日立制作所 对多种运作模式进行选择后进行记录/再生的信息存储装置及其控制方法
US5710931A (en) 1994-09-07 1998-01-20 Canon Kabushiki Kaisha Suspension state control for information processing devices such as battery powered computers
JP3687115B2 (ja) 1994-10-27 2005-08-24 ソニー株式会社 再生装置
JPH08161216A (ja) 1994-12-09 1996-06-21 Toshiba Corp メモリ高速クリア機能を持つ情報処理装置
US5586291A (en) 1994-12-23 1996-12-17 Emc Corporation Disk controller with volatile and non-volatile cache memories
EP0749063A3 (en) 1995-06-07 1999-01-13 International Business Machines Corporation Method and apparatus for suspend/resume operation in a computer
IT235879Y1 (it) 1995-06-14 2000-07-18 Olivetti & Co Spa Tastiera per l'introduzione di dati con posizionatore di traccia
US5845313A (en) 1995-07-31 1998-12-01 Lexar Direct logical block addressing flash memory mass storage architecture
US6393492B1 (en) 1995-11-03 2002-05-21 Texas Instruments Incorporated Method and arrangement for operating a mass memory storage peripheral computer device connected to a host computer
US5802069A (en) 1995-11-13 1998-09-01 Intel Corporation Implementing mass storage device functions using host processor memory
US5822553A (en) 1996-03-13 1998-10-13 Diamond Multimedia Systems, Inc. Multiple parallel digital data stream channel controller architecture
US5838873A (en) 1996-05-31 1998-11-17 Thomson Consumer Electronics, Inc. Packetized data formats for digital data storage media
US5805882A (en) 1996-07-19 1998-09-08 Compaq Computer Corporation Computer system and method for replacing obsolete or corrupt boot code contained within reprogrammable memory with new boot code supplied from an external source through a data port
JPH10228413A (ja) 1997-02-17 1998-08-25 Ge Yokogawa Medical Syst Ltd メモリアクセス制御方法および装置並びにメモリシステム
JPH10240607A (ja) * 1997-02-26 1998-09-11 Toshiba Corp メモリシステム
US5933626A (en) 1997-06-12 1999-08-03 Advanced Micro Devices, Inc. Apparatus and method for tracing microprocessor instructions
JPH11143643A (ja) 1997-11-06 1999-05-28 Sony Corp 再生装置、及びキャッシュ処理方法
US6226710B1 (en) 1997-11-14 2001-05-01 Utmc Microelectronic Systems Inc. Content addressable memory (CAM) engine
US5924097A (en) 1997-12-23 1999-07-13 Unisys Corporation Balanced input/output task management for use in multiprocessor transaction processing system
JP4310821B2 (ja) 1997-12-24 2009-08-12 ソニー株式会社 情報記録装置および方法
JP3990485B2 (ja) 1997-12-26 2007-10-10 株式会社ルネサステクノロジ 半導体不揮発性記憶装置
JPH11259357A (ja) 1998-03-09 1999-09-24 Seiko Epson Corp 半導体集積装置及び不揮発性メモリ書き込み方式
US6173425B1 (en) 1998-04-15 2001-01-09 Integrated Device Technology, Inc. Methods of testing integrated circuits to include data traversal path identification information and related status information in test data streams
US6067300A (en) 1998-06-11 2000-05-23 Cabletron Systems, Inc. Method and apparatus for optimizing the transfer of data packets between local area networks
JP3585091B2 (ja) * 1998-06-15 2004-11-04 富士通株式会社 記憶装置
US6021076A (en) 1998-07-16 2000-02-01 Rambus Inc Apparatus and method for thermal regulation in memory subsystems
KR100319713B1 (ko) * 1998-07-31 2002-04-22 윤종용 동기형반도체메모리장치의프로그램가능한모드레지스터
JP2000057039A (ja) 1998-08-03 2000-02-25 Canon Inc アクセス制御方法及び装置及びファイルシステム及び情報処理装置
US6721288B1 (en) 1998-09-16 2004-04-13 Openwave Systems Inc. Wireless mobile devices having improved operation during network unavailability
CA2345123A1 (en) 1998-09-28 2000-04-06 T Squared G Incorporated Multibyte random access mass storage/memory system
US6279114B1 (en) 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
JP2000181784A (ja) * 1998-12-18 2000-06-30 Hitachi Ltd 書き換え可能な不揮発性記憶装置
JP2001006379A (ja) 1999-06-16 2001-01-12 Fujitsu Ltd 複写、移動機能を有するフラッシュメモリ
US7702831B2 (en) 2000-01-06 2010-04-20 Super Talent Electronics, Inc. Flash memory controller for electronic data flash card
US7889544B2 (en) 2004-04-05 2011-02-15 Super Talent Electronics, Inc. High-speed controller for phase-change memory peripheral device
US6513094B1 (en) 1999-08-23 2003-01-28 Advanced Micro Devices, Inc. ROM/DRAM data bus sharing with write buffer and read prefetch activity
JP2001067786A (ja) * 1999-08-30 2001-03-16 Matsushita Electric Ind Co Ltd 記録再生装置
US6757797B1 (en) 1999-09-30 2004-06-29 Fujitsu Limited Copying method between logical disks, disk-storage system and its storage medium
US6665747B1 (en) 1999-10-22 2003-12-16 Sun Microsystems, Inc. Method and apparatus for interfacing with a secondary storage system
KR20020050270A (ko) 1999-11-09 2002-06-26 토토라노 제이. 빈센트 환경에 따른 프로세서의 작동 파라미터의 동적 조절방법
US20060075395A1 (en) 2004-10-01 2006-04-06 Lee Charles C Flash card system
US7552251B2 (en) * 2003-12-02 2009-06-23 Super Talent Electronics, Inc. Single-chip multi-media card/secure digital (MMC/SD) controller reading power-on boot code from integrated flash memory for user storage
US6609182B1 (en) 2000-01-20 2003-08-19 Microsoft Corporation Smart hibernation on an operating system with page translation
JP3955712B2 (ja) 2000-03-03 2007-08-08 株式会社ルネサステクノロジ 半導体装置
JP4524439B2 (ja) * 2000-03-30 2010-08-18 ラウンド ロック リサーチ、エルエルシー ゼロレイテンシ機能、ゼロバスターンアラウンド機能を有するシンクロナスフラッシュメモリ
US6785764B1 (en) 2000-05-11 2004-08-31 Micron Technology, Inc. Synchronous flash memory with non-volatile mode register
US20020000931A1 (en) 2000-04-14 2002-01-03 Mark Petronic User interface for a two-way satellite communication system
US6396744B1 (en) 2000-04-25 2002-05-28 Multi Level Memory Technology Flash memory with dynamic refresh
US6681304B1 (en) 2000-06-30 2004-01-20 Intel Corporation Method and device for providing hidden storage in non-volatile memory
JP2002023962A (ja) 2000-07-07 2002-01-25 Fujitsu Ltd ディスク装置及び制御方法
US6721843B1 (en) 2000-07-07 2004-04-13 Lexar Media, Inc. Flash memory architecture implementing simultaneously programmable multiple flash memory banks that are host compatible
JP3965874B2 (ja) 2000-07-17 2007-08-29 セイコーエプソン株式会社 記録媒体に二液を用いて印刷する記録方法、この記録方法によって印刷された記録物、およびこの記録方法を実行する手段を備えた記録装置
WO2002006929A2 (en) * 2000-07-18 2002-01-24 Intel Corporation Controlling access to multiple isolated memories in an isolated execution environment
WO2002026875A1 (en) 2000-09-25 2002-04-04 Stepan Company Alkoxylated phosphate esters useful as secondary adhesion promoters, internal mold release agents and viscosity modifiers
JP2002108691A (ja) * 2000-09-29 2002-04-12 Mitsubishi Electric Corp 半導体記憶装置および半導体記憶装置の制御方法
US6804763B1 (en) 2000-10-17 2004-10-12 Igt High performance battery backed ram interface
DE60041263D1 (de) * 2000-10-18 2009-02-12 St Microelectronics Srl Verschachtelte Speichereinrichtung mit willkürlichem und sequentiellem Zugriff
US6801994B2 (en) * 2000-12-20 2004-10-05 Microsoft Corporation Software management systems and methods for automotive computing devices
US6934254B2 (en) 2001-01-18 2005-08-23 Motorola, Inc. Method and apparatus for dynamically allocating resources in a communication system
US6510488B2 (en) * 2001-02-05 2003-01-21 M-Systems Flash Disk Pioneers Ltd. Method for fast wake-up of a flash memory system
JP4722305B2 (ja) * 2001-02-27 2011-07-13 富士通セミコンダクター株式会社 メモリシステム
US6779045B2 (en) 2001-03-21 2004-08-17 Intel Corporation System and apparatus for increasing the number of operations per transmission for a media management system
US6990571B2 (en) 2001-04-25 2006-01-24 Intel Corporation Method for memory optimization in a digital signal processor
JP2002351741A (ja) * 2001-05-30 2002-12-06 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US6732221B2 (en) 2001-06-01 2004-05-04 M-Systems Flash Disk Pioneers Ltd Wear leveling of static areas in flash memory
JP4370063B2 (ja) 2001-06-27 2009-11-25 富士通マイクロエレクトロニクス株式会社 半導体記憶装置の制御装置および半導体記憶装置の制御方法
EP1446910B1 (en) 2001-10-22 2010-08-11 Rambus Inc. Phase adjustment apparatus and method for a memory device signaling system
JP2003150445A (ja) 2001-11-13 2003-05-23 Fujitsu Ltd 外部記憶装置を有するコンピュータシステム
US6842829B1 (en) 2001-12-06 2005-01-11 Lsi Logic Corporation Method and apparatus to manage independent memory systems as a shared volume
US6754129B2 (en) * 2002-01-24 2004-06-22 Micron Technology, Inc. Memory module with integrated bus termination
US7085866B1 (en) 2002-02-19 2006-08-01 Hobson Richard F Hierarchical bus structure and memory access protocol for multiprocessor systems
FI115562B (fi) 2002-03-27 2005-05-31 Nokia Corp Menetelmä ja järjestelmä tehonkulutuksen määrittämiseksi elektroniikkalaitteen yhteydessä ja elektroniikkalaite
US6892311B2 (en) 2002-05-08 2005-05-10 Dell Usa, L.P. System and method for shutting down a host and storage enclosure if the status of the storage enclosure is in a first condition and is determined that the storage enclosure includes a critical storage volume
AU2002304404A1 (en) * 2002-05-31 2003-12-19 Nokia Corporation Method and memory adapter for handling data of a mobile device using non-volatile memory
JP2004021669A (ja) 2002-06-18 2004-01-22 Sanyo Electric Co Ltd 転送制御システム、転送制御装置、記録装置および転送制御方法
JP2004062928A (ja) 2002-07-25 2004-02-26 Hitachi Ltd 磁気ディスク装置及び記憶システム
JP4111789B2 (ja) 2002-09-13 2008-07-02 富士通株式会社 半導体記憶装置の制御方法及び半導体記憶装置
US6901298B1 (en) 2002-09-30 2005-05-31 Rockwell Automation Technologies, Inc. Saving and restoring controller state and context in an open operating system
WO2004034173A2 (en) 2002-10-08 2004-04-22 Koninklijke Philips Electronics N.V. Integrated circuit and method for exchanging data
US7181611B2 (en) 2002-10-28 2007-02-20 Sandisk Corporation Power management block for use in a non-volatile memory system
US20040088474A1 (en) 2002-10-30 2004-05-06 Lin Jin Shin NAND type flash memory disk device and method for detecting the logical address
EP1565819B1 (en) 2002-10-31 2009-04-22 Ring Technology Entreprises, LLC Methods and systems for a storage system
US7949777B2 (en) 2002-11-01 2011-05-24 Avid Technology, Inc. Communication protocol for controlling transfer of temporal data over a bus between devices in synchronization with a periodic reference signal
US7478248B2 (en) 2002-11-27 2009-01-13 M-Systems Flash Disk Pioneers, Ltd. Apparatus and method for securing data on a portable storage device
US7290093B2 (en) 2003-01-07 2007-10-30 Intel Corporation Cache memory to support a processor's power mode of operation
US7181574B1 (en) 2003-01-30 2007-02-20 Veritas Operating Corporation Server cluster using informed prefetching
FI117489B (fi) 2003-02-07 2006-10-31 Nokia Corp Menetelmä muistikortin osoittamiseksi, muistikorttia käyttävä järjestelmä, ja muistikortti
EP1606822B1 (en) 2003-03-19 2011-10-26 Nxp B.V. Universal memory device having a profile storage unit
US7233335B2 (en) 2003-04-21 2007-06-19 Nividia Corporation System and method for reserving and managing memory spaces in a memory resource
US20040230317A1 (en) * 2003-05-15 2004-11-18 Sun Microsystems, Inc. Method, system, and program for allocating storage resources
US6981123B2 (en) 2003-05-22 2005-12-27 Seagate Technology Llc Device-managed host buffer
EP1482412B1 (en) 2003-05-30 2006-08-23 Agilent Technologies Inc Shared storage arbitration
US7231537B2 (en) * 2003-07-03 2007-06-12 Micron Technology, Inc. Fast data access mode in a memory device
KR100532448B1 (ko) 2003-07-12 2005-11-30 삼성전자주식회사 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법
US7822105B2 (en) 2003-09-02 2010-10-26 Sirf Technology, Inc. Cross-correlation removal of carrier wave jamming signals
US20050071570A1 (en) 2003-09-26 2005-03-31 Takasugl Robin Alexis Prefetch controller for controlling retrieval of data from a data storage device
US7321958B2 (en) 2003-10-30 2008-01-22 International Business Machines Corporation System and method for sharing memory by heterogeneous processors
US7120766B2 (en) 2003-12-22 2006-10-10 Inernational Business Machines Corporation Apparatus and method to initialize information disposed in an information storage and retrieval system
US7594135B2 (en) 2003-12-31 2009-09-22 Sandisk Corporation Flash memory system startup operation
DE502004005699D1 (de) 2004-02-27 2008-01-24 Orga Systems Gmbh Vorrichtung und Verfahren zur Aktualisierung der Konfiguration des Datenspeichers der Chipkarte eines mobilen Endgeräts
US20050204113A1 (en) 2004-03-09 2005-09-15 International Business Machines Corp. Method, system and storage medium for dynamically selecting a page management policy for a memory controller
CN100559361C (zh) * 2004-03-10 2009-11-11 Nxp股份有限公司 集成电路及用于存储器存取控制的方法
JP4402997B2 (ja) 2004-03-26 2010-01-20 株式会社日立製作所 ストレージ装置
EP1870814B1 (en) 2006-06-19 2014-08-13 Texas Instruments France Method and apparatus for secure demand paging for processor devices
US7152801B2 (en) 2004-04-16 2006-12-26 Sandisk Corporation Memory cards having two standard sets of contacts
JP2005309653A (ja) 2004-04-20 2005-11-04 Hitachi Global Storage Technologies Netherlands Bv ディスク装置及びキャッシュ制御方法
WO2005103934A1 (en) 2004-04-26 2005-11-03 Koninklijke Philips Electronics N.V. Integrated circuit and method for issuing transactions
US7877569B2 (en) 2004-04-28 2011-01-25 Panasonic Corporation Reduction of fragmentation in nonvolatile memory using alternate address mapping
US7480749B1 (en) 2004-05-27 2009-01-20 Nvidia Corporation Main memory as extended disk buffer memory
US7958292B2 (en) 2004-06-23 2011-06-07 Marvell World Trade Ltd. Disk drive system on chip with integrated buffer memory and support for host memory access
JP4768237B2 (ja) 2004-06-25 2011-09-07 株式会社東芝 携帯可能電子装置及び携帯可能電子装置の制御方法
US7380095B2 (en) 2004-06-30 2008-05-27 Intel Corporation System and method for simulating real-mode memory access with access to extended memory
US7427027B2 (en) 2004-07-28 2008-09-23 Sandisk Corporation Optimized non-volatile storage systems
US8490102B2 (en) * 2004-07-29 2013-07-16 International Business Machines Corporation Resource allocation management using IOC token requestor logic
US7233538B1 (en) 2004-08-02 2007-06-19 Sun Microsystems, Inc. Variable memory refresh rate for DRAM
US7334107B2 (en) 2004-09-30 2008-02-19 Intel Corporation Caching support for direct memory access address translation
US8843727B2 (en) 2004-09-30 2014-09-23 Intel Corporation Performance enhancement of address translation using translation tables covering large address spaces
US20060120235A1 (en) 2004-12-06 2006-06-08 Teac Aerospace Technologies System and method of erasing non-volatile recording media
US20060119602A1 (en) 2004-12-07 2006-06-08 Fisher Andrew J Address based graphics protocol
US7243173B2 (en) 2004-12-14 2007-07-10 Rockwell Automation Technologies, Inc. Low protocol, high speed serial transfer for intra-board or inter-board data communication
JP2006195569A (ja) * 2005-01-11 2006-07-27 Sony Corp 記憶装置
KR100684942B1 (ko) * 2005-02-07 2007-02-20 삼성전자주식회사 복수의 사상 기법들을 채용한 적응형 플래시 메모리 제어장치 및 그것을 포함한 플래시 메모리 시스템
US7450456B2 (en) 2005-03-30 2008-11-11 Intel Corporation Temperature determination and communication for multiple devices of a memory module
US7206230B2 (en) 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
KR100626391B1 (ko) 2005-04-01 2006-09-20 삼성전자주식회사 원낸드 플래시 메모리 및 그것을 포함한 데이터 처리시스템
US7275140B2 (en) 2005-05-12 2007-09-25 Sandisk Il Ltd. Flash memory management method that is resistant to data corruption by power loss
KR100706246B1 (ko) 2005-05-24 2007-04-11 삼성전자주식회사 읽기 성능을 향상시킬 수 있는 메모리 카드
JP2006343923A (ja) * 2005-06-08 2006-12-21 Fujitsu Ltd ディスク記録装置
US20060288130A1 (en) 2005-06-21 2006-12-21 Rajesh Madukkarumukumana Address window support for direct memory access translation
US7610445B1 (en) 2005-07-18 2009-10-27 Palm, Inc. System and method for improving data integrity and memory performance using non-volatile media
US7984084B2 (en) 2005-08-03 2011-07-19 SanDisk Technologies, Inc. Non-volatile memory with scheduled reclaim operations
US7571295B2 (en) * 2005-08-04 2009-08-04 Intel Corporation Memory manager for heterogeneous memory control
JP4305429B2 (ja) 2005-08-18 2009-07-29 トヨタ自動車株式会社 インホイールサスペンション
JP2007052717A (ja) 2005-08-19 2007-03-01 Fujitsu Ltd データ転送装置およびデータ転送方法
JP4433311B2 (ja) * 2005-09-12 2010-03-17 ソニー株式会社 半導体記憶装置、電子機器及びモード設定方法
JP4685567B2 (ja) * 2005-09-15 2011-05-18 株式会社日立製作所 情報処理装置によるサービス提供システム
KR100673013B1 (ko) * 2005-09-21 2007-01-24 삼성전자주식회사 메모리 컨트롤러 및 그것을 포함한 데이터 처리 시스템
US20070079015A1 (en) 2005-09-30 2007-04-05 Intel Corporation Methods and arrangements to interface a data storage device
CN110047528A (zh) 2005-09-30 2019-07-23 考文森智财管理公司 多个独立的串行链接存储器
JP4903415B2 (ja) 2005-10-18 2012-03-28 株式会社日立製作所 記憶制御システム及び記憶制御方法
JP2007115382A (ja) * 2005-10-24 2007-05-10 Renesas Technology Corp 半導体集回路、記憶装置、及び制御プログラム
US7783845B2 (en) 2005-11-14 2010-08-24 Sandisk Corporation Structures for the management of erase operations in non-volatile memories
JP2007156597A (ja) 2005-12-01 2007-06-21 Hitachi Ltd ストレージ装置
US20070136523A1 (en) 2005-12-08 2007-06-14 Bonella Randy M Advanced dynamic disk memory module special operations
US20070147115A1 (en) 2005-12-28 2007-06-28 Fong-Long Lin Unified memory and controller
US7492368B1 (en) 2006-01-24 2009-02-17 Nvidia Corporation Apparatus, system, and method for coalescing parallel memory requests
US20070226795A1 (en) 2006-02-09 2007-09-27 Texas Instruments Incorporated Virtual cores and hardware-supported hypervisor integrated circuits, systems, methods and processes of manufacture
JP4887824B2 (ja) * 2006-02-16 2012-02-29 富士通セミコンダクター株式会社 メモリシステム
US7951008B2 (en) 2006-03-03 2011-05-31 Igt Non-volatile memory management technique implemented in a gaming machine
JP4167695B2 (ja) 2006-03-28 2008-10-15 株式会社Snkプレイモア 遊技機
US7925860B1 (en) 2006-05-11 2011-04-12 Nvidia Corporation Maximized memory throughput using cooperative thread arrays
CN101449251B (zh) 2006-05-23 2011-05-11 莫塞德技术公司 用于为串行互连设备建立设备标识符的装置和方法
US7753281B2 (en) * 2006-06-01 2010-07-13 Hewlett-Packard Development Company, L.P. System and method of updating a first version of a data file in a contactless flash memory device
JP4182993B2 (ja) 2006-06-30 2008-11-19 Tdk株式会社 メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
EP2047368A4 (en) 2006-07-31 2009-09-23 Toshiba Kk NON-VOLATILE MEMORY SYSTEM AND DATA READING / WRITING METHOD FOR NON-VOLATILE MEMORY SYSTEM
US7676702B2 (en) 2006-08-14 2010-03-09 International Business Machines Corporation Preemptive data protection for copy services in storage systems and applications
US9798528B2 (en) 2006-09-13 2017-10-24 International Business Machines Corporation Software solution for cooperative memory-side and processor-side data prefetching
US20080081609A1 (en) 2006-09-29 2008-04-03 Motorola, Inc. Method and system for associating a user profile to a sim card
US7787870B2 (en) * 2006-09-29 2010-08-31 Motorola, Inc. Method and system for associating a user profile to a caller identifier
US20080082714A1 (en) 2006-09-29 2008-04-03 Nasa Hq's. Systems, methods and apparatus for flash drive
JP4933211B2 (ja) 2006-10-10 2012-05-16 株式会社日立製作所 ストレージ装置、制御装置及び制御方法
US8935302B2 (en) 2006-12-06 2015-01-13 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for data block usage information synchronization for a non-volatile storage volume
TWM317043U (en) * 2006-12-27 2007-08-11 Genesys Logic Inc Cache device of the flash memory address transformation layer
TWI463321B (zh) 2007-01-10 2014-12-01 Mobile Semiconductor Corp 用於改善外部計算裝置效能的調適性記憶體系統
KR100849182B1 (ko) 2007-01-22 2008-07-30 삼성전자주식회사 반도체 카드 패키지 및 그 제조방법
US8312559B2 (en) 2007-01-26 2012-11-13 Hewlett-Packard Development Company, L.P. System and method of wireless security authentication
KR100896181B1 (ko) * 2007-01-26 2009-05-12 삼성전자주식회사 임베디드 낸드 플래시 메모리 제어 장치 및 방법
KR100823171B1 (ko) 2007-02-01 2008-04-18 삼성전자주식회사 파티션된 플래시 변환 계층을 갖는 컴퓨터 시스템 및플래시 변환 계층의 파티션 방법
KR100881052B1 (ko) 2007-02-13 2009-01-30 삼성전자주식회사 플래시 메모리의 매핑 테이블 검색 시스템 및 그에 따른검색방법
US20080235477A1 (en) 2007-03-19 2008-09-25 Rawson Andrew R Coherent data mover
JP2008250718A (ja) 2007-03-30 2008-10-16 Toshiba Corp 不揮発性キャッシュメモリを用いた記憶装置とその制御方法
JP2008250961A (ja) * 2007-03-30 2008-10-16 Nec Corp 記憶媒体の制御装置、データ記憶装置、データ記憶システム、方法、及び制御プログラム
US7760569B2 (en) 2007-04-05 2010-07-20 Qimonda Ag Semiconductor memory device with temperature control
KR100855578B1 (ko) 2007-04-30 2008-09-01 삼성전자주식회사 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법
ATE519320T1 (de) 2007-05-07 2011-08-15 Vorne Ind Inc Verfahren und system zur ausweitung der kapazitäten implementierter geräte über netzwerk- clients
US7606944B2 (en) 2007-05-10 2009-10-20 Dot Hill Systems Corporation Dynamic input/output optimization within a storage controller
JP2009003783A (ja) 2007-06-22 2009-01-08 Toshiba Corp 不揮発性メモリの制御装置及び制御方法及び記憶装置
WO2009011052A1 (ja) 2007-07-18 2009-01-22 Fujitsu Limited メモリリフレッシュ装置およびメモリリフレッシュ方法
WO2009016832A1 (ja) * 2007-07-31 2009-02-05 Panasonic Corporation 不揮発性記憶装置および不揮発性記憶システム
US8166238B2 (en) 2007-10-23 2012-04-24 Samsung Electronics Co., Ltd. Method, device, and system for preventing refresh starvation in shared memory bank
US7730248B2 (en) 2007-12-13 2010-06-01 Texas Instruments Incorporated Interrupt morphing and configuration, circuits, systems and processes
US8185685B2 (en) 2007-12-14 2012-05-22 Hitachi Global Storage Technologies Netherlands B.V. NAND flash module replacement for DRAM module
US8880483B2 (en) 2007-12-21 2014-11-04 Sandisk Technologies Inc. System and method for implementing extensions to intelligently manage resources of a mass storage system
EP2225643B1 (en) 2007-12-28 2020-05-06 Toshiba Memory Corporation Semiconductor storage device
US8892831B2 (en) * 2008-01-16 2014-11-18 Apple Inc. Memory subsystem hibernation
US8332572B2 (en) 2008-02-05 2012-12-11 Spansion Llc Wear leveling mechanism using a DRAM buffer
US8209463B2 (en) * 2008-02-05 2012-06-26 Spansion Llc Expansion slots for flash memory based random access memory subsystem
US7962684B2 (en) 2008-02-14 2011-06-14 Sandisk Corporation Overlay management in a flash memory storage device
US8180975B2 (en) 2008-02-26 2012-05-15 Microsoft Corporation Controlling interference in shared memory systems using parallelism-aware batch scheduling
JP4672742B2 (ja) * 2008-02-27 2011-04-20 株式会社東芝 メモリコントローラおよびメモリシステム
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
JP4643667B2 (ja) 2008-03-01 2011-03-02 株式会社東芝 メモリシステム
US8775718B2 (en) 2008-05-23 2014-07-08 Netapp, Inc. Use of RDMA to access non-volatile solid-state memory in a network storage system
KR101456976B1 (ko) 2008-06-09 2014-11-03 삼성전자 주식회사 메모리 테스트 디바이스 및 메모리 테스트 방법
US8099522B2 (en) 2008-06-09 2012-01-17 International Business Machines Corporation Arrangements for I/O control in a virtualized system
US20090313420A1 (en) 2008-06-13 2009-12-17 Nimrod Wiesz Method for saving an address map in a memory device
US9223642B2 (en) 2013-03-15 2015-12-29 Super Talent Technology, Corp. Green NAND device (GND) driver with DRAM data persistence for enhanced flash endurance and performance
US8166229B2 (en) * 2008-06-30 2012-04-24 Intel Corporation Apparatus and method for multi-level cache utilization
US8139430B2 (en) 2008-07-01 2012-03-20 International Business Machines Corporation Power-on initialization and test for a cascade interconnect memory system
WO2010020992A1 (en) 2008-08-21 2010-02-25 Xsignnet Ltd. Storage system and method of operating thereof
CN101667103B (zh) 2008-09-01 2011-05-04 智微科技股份有限公司 磁盘阵列5控制器及存取方法
US8103830B2 (en) 2008-09-30 2012-01-24 Intel Corporation Disabling cache portions during low voltage operations
US8181046B2 (en) * 2008-10-29 2012-05-15 Sandisk Il Ltd. Transparent self-hibernation of non-volatile memory system
US8316201B2 (en) 2008-12-18 2012-11-20 Sandisk Il Ltd. Methods for executing a command to write data from a source location to a destination location in a memory device
US8639874B2 (en) 2008-12-22 2014-01-28 International Business Machines Corporation Power management of a spare DRAM on a buffered DIMM by issuing a power on/off command to the DRAM device
US8239613B2 (en) 2008-12-30 2012-08-07 Intel Corporation Hybrid memory device
US8094500B2 (en) 2009-01-05 2012-01-10 Sandisk Technologies Inc. Non-volatile memory and method with write cache partitioning
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8533445B2 (en) 2009-04-21 2013-09-10 Hewlett-Packard Development Company, L.P. Disabling a feature that prevents access to persistent secondary storage
US8572344B2 (en) 2009-05-04 2013-10-29 Hewlett-Packard Development Company, L.P. Storage device erase command having a control field controllable by a requestor device
US8806144B2 (en) 2009-05-12 2014-08-12 Stec, Inc. Flash storage device with read cache
US8250282B2 (en) 2009-05-14 2012-08-21 Micron Technology, Inc. PCM memories for storage bus interfaces
US8180981B2 (en) * 2009-05-15 2012-05-15 Oracle America, Inc. Cache coherent support for flash in a memory hierarchy
US8533437B2 (en) 2009-06-01 2013-09-10 Via Technologies, Inc. Guaranteed prefetch instruction
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
US20100332922A1 (en) 2009-06-30 2010-12-30 Mediatek Inc. Method for managing device and solid state disk drive utilizing the same
JP2011022657A (ja) 2009-07-13 2011-02-03 Fujitsu Ltd メモリシステムおよび情報処理装置
JP2011028537A (ja) 2009-07-27 2011-02-10 Buffalo Inc 外部記憶装置へのアクセスを高速化する方法および外部記憶システム
JP5362010B2 (ja) 2009-07-29 2013-12-11 パナソニック株式会社 メモリ装置、ホスト装置およびメモリシステム
US8453021B2 (en) 2009-07-29 2013-05-28 Stec, Inc. Wear leveling in solid-state device
US8266481B2 (en) 2009-07-29 2012-09-11 Stec, Inc. System and method of wear-leveling in flash storage
JP2011039849A (ja) 2009-08-12 2011-02-24 Canon Inc 情報処理装置及びその制御方法、並びにプログラム
US8667225B2 (en) 2009-09-11 2014-03-04 Advanced Micro Devices, Inc. Store aware prefetching for a datastream
US9952977B2 (en) 2009-09-25 2018-04-24 Nvidia Corporation Cache operations and policies for a multi-threaded client
WO2011044154A1 (en) 2009-10-05 2011-04-14 Marvell Semiconductor, Inc. Data caching in non-volatile memory
JP2011082911A (ja) 2009-10-09 2011-04-21 Sony Corp 周辺機器および機器接続システム
JP5526697B2 (ja) 2009-10-14 2014-06-18 ソニー株式会社 ストレージ装置およびメモリシステム
KR101602939B1 (ko) 2009-10-16 2016-03-15 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 데이터 관리 방법
KR101638061B1 (ko) 2009-10-27 2016-07-08 삼성전자주식회사 플래시 메모리 시스템 및 그것의 플래시 조각 모음 방법
US8335897B2 (en) 2009-12-15 2012-12-18 Seagate Technology Llc Data storage management in heterogeneous memory systems
US8443263B2 (en) 2009-12-30 2013-05-14 Sandisk Technologies Inc. Method and controller for performing a copy-back operation
US8255617B2 (en) 2010-01-26 2012-08-28 Seagate Technology Llc Maintaining data integrity in a data storage device
US8364886B2 (en) 2010-01-26 2013-01-29 Seagate Technology Llc Verifying whether metadata identifies a most current version of stored data in a memory space
US9128718B1 (en) 2010-03-29 2015-09-08 Amazon Technologies, Inc. Suspend using internal rewriteable memory
US8291172B2 (en) 2010-04-27 2012-10-16 Via Technologies, Inc. Multi-modal data prefetcher
JP4988007B2 (ja) 2010-05-13 2012-08-01 株式会社東芝 情報処理装置およびドライバ
US8966176B2 (en) 2010-05-27 2015-02-24 Sandisk Il Ltd. Memory management storage to a host device
KR101734204B1 (ko) 2010-06-01 2017-05-12 삼성전자주식회사 프로그램 시퀀서를 포함하는 플래시 메모리 장치 및 시스템, 그리고 그것의 프로그램 방법
US8397101B2 (en) 2010-06-03 2013-03-12 Seagate Technology Llc Ensuring a most recent version of data is recovered from a memory
US8826051B2 (en) 2010-07-26 2014-09-02 Apple Inc. Dynamic allocation of power budget to a system having non-volatile memory and a processor
WO2012021380A2 (en) 2010-08-13 2012-02-16 Rambus Inc. Fast-wake memory
KR101736384B1 (ko) 2010-09-29 2017-05-16 삼성전자주식회사 비휘발성 메모리 시스템
US8938574B2 (en) 2010-10-26 2015-01-20 Lsi Corporation Methods and systems using solid-state drives as storage controller cache memory
TWI417727B (zh) 2010-11-22 2013-12-01 Phison Electronics Corp 記憶體儲存裝置、其記憶體控制器與回應主機指令的方法
US8527693B2 (en) 2010-12-13 2013-09-03 Fusion IO, Inc. Apparatus, system, and method for auto-commit memory
GB2486738B (en) 2010-12-24 2018-09-19 Qualcomm Technologies Int Ltd Instruction execution
US20120179874A1 (en) 2011-01-07 2012-07-12 International Business Machines Corporation Scalable cloud storage architecture
US10631246B2 (en) 2011-02-14 2020-04-21 Microsoft Technology Licensing, Llc Task switching on mobile devices
US8694764B2 (en) 2011-02-24 2014-04-08 Microsoft Corporation Multi-phase resume from hibernate
US20130007348A1 (en) 2011-07-01 2013-01-03 Apple Inc. Booting Raw Memory from a Host
US8706955B2 (en) 2011-07-01 2014-04-22 Apple Inc. Booting a memory device from a host
US9645758B2 (en) 2011-07-22 2017-05-09 Sandisk Technologies Llc Apparatus, system, and method for indexing data of an append-only, log-based structure
US9141394B2 (en) 2011-07-29 2015-09-22 Marvell World Trade Ltd. Switching between processor cache and random-access memory
JP5762930B2 (ja) 2011-11-17 2015-08-12 株式会社東芝 情報処理装置および半導体記憶装置
TWI521343B (zh) 2011-08-01 2016-02-11 Toshiba Kk An information processing device, a semiconductor memory device, and a semiconductor memory device
CN102511044B (zh) 2011-09-06 2013-10-02 华为技术有限公司 一种数据删除方法及装置
US8719464B2 (en) 2011-11-30 2014-05-06 Advanced Micro Device, Inc. Efficient memory and resource management
US20130145055A1 (en) 2011-12-02 2013-06-06 Andrew Kegel Peripheral Memory Management
US9829951B2 (en) 2011-12-13 2017-11-28 Intel Corporation Enhanced system sleep state support in servers using non-volatile random access memory
KR101915073B1 (ko) 2011-12-20 2018-11-06 인텔 코포레이션 2-레벨 메모리 계층구조에서 메모리측 캐쉬의 동적인 부분적 전원 차단
WO2013095486A1 (en) 2011-12-22 2013-06-27 Intel Corporation Multi user electronic wallet and management thereof
US9069551B2 (en) 2011-12-22 2015-06-30 Sandisk Technologies Inc. Systems and methods of exiting hibernation in response to a triggering event
US8879346B2 (en) 2011-12-30 2014-11-04 Intel Corporation Mechanisms for enabling power management of embedded dynamic random access memory on a semiconductor integrated circuit package
CN102609378B (zh) 2012-01-18 2016-03-30 中国科学院计算技术研究所 一种消息式内存访问装置及其访问方法
US9417998B2 (en) 2012-01-26 2016-08-16 Memory Technologies Llc Apparatus and method to provide cache move with non-volatile mass memory system
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US8930633B2 (en) 2012-06-14 2015-01-06 International Business Machines Corporation Reducing read latency using a pool of processing cores
US9164804B2 (en) 2012-06-20 2015-10-20 Memory Technologies Llc Virtual memory module
JP2014044490A (ja) 2012-08-24 2014-03-13 Toshiba Corp ホスト装置及びメモリデバイス
US9116820B2 (en) 2012-08-28 2015-08-25 Memory Technologies Llc Dynamic central cache memory
CN105103234A (zh) 2012-11-20 2015-11-25 查尔斯·I·派德尔 固态驱动器体系结构
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US9229854B1 (en) 2013-01-28 2016-01-05 Radian Memory Systems, LLC Multi-array operation support and related devices, systems and software
KR102074329B1 (ko) 2013-09-06 2020-02-06 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 처리 방법
US10248587B2 (en) 2013-11-08 2019-04-02 Sandisk Technologies Llc Reduced host data command processing
WO2015089230A1 (en) 2013-12-10 2015-06-18 Memory Technologies Llc Unified memory type aware storage module
WO2015089488A1 (en) 2013-12-12 2015-06-18 Memory Technologies Llc Channel optimized storage modules
CN103761988B (zh) 2013-12-27 2018-01-16 华为技术有限公司 固态硬盘及数据移动方法
US10249351B2 (en) 2016-11-06 2019-04-02 Intel Corporation Memory device with flexible internal data write control circuitry
KR20180055297A (ko) 2016-11-16 2018-05-25 삼성전자주식회사 언맵 리드를 수행하는 메모리 장치 및 메모리 시스템

Also Published As

Publication number Publication date
US20150269094A1 (en) 2015-09-24
US20200218448A1 (en) 2020-07-09
CN104657284A (zh) 2015-05-27
HK1210296A1 (en) 2016-04-15
KR20130028782A (ko) 2013-03-19
CN101952808B (zh) 2015-03-25
CN104657284B (zh) 2018-09-11
JP6602823B2 (ja) 2019-11-06
US9063850B2 (en) 2015-06-23
WO2009106680A1 (en) 2009-09-03
JP2018010656A (ja) 2018-01-18
US20240168635A1 (en) 2024-05-23
KR101468824B1 (ko) 2014-12-10
JP2013211033A (ja) 2013-10-10
US20130332691A1 (en) 2013-12-12
EP2248023B1 (en) 2019-01-02
US20210382619A1 (en) 2021-12-09
US20090222639A1 (en) 2009-09-03
JP2011513823A (ja) 2011-04-28
US20230161477A1 (en) 2023-05-25
US10540094B2 (en) 2020-01-21
JP2015164074A (ja) 2015-09-10
US20130036283A1 (en) 2013-02-07
US9367486B2 (en) 2016-06-14
JP2020074079A (ja) 2020-05-14
US11182079B2 (en) 2021-11-23
KR20100126446A (ko) 2010-12-01
US8601228B2 (en) 2013-12-03
US11829601B2 (en) 2023-11-28
JP5663720B2 (ja) 2015-02-04
CN101952808A (zh) 2011-01-19
EP3493067B1 (en) 2023-05-24
US20200089403A1 (en) 2020-03-19
EP2248023A4 (en) 2011-11-23
US20160357436A1 (en) 2016-12-08
US11494080B2 (en) 2022-11-08
EP2248023A1 (en) 2010-11-10
US20230068142A1 (en) 2023-03-02
US11550476B2 (en) 2023-01-10
KR101281326B1 (ko) 2013-07-03
JP2021108199A (ja) 2021-07-29
EP3493067A1 (en) 2019-06-05
US11907538B2 (en) 2024-02-20
US8307180B2 (en) 2012-11-06

Similar Documents

Publication Publication Date Title
JP2023055992A (ja) メモリ機器のための拡張利用範囲
JP2011513823A5 (ja)
KR101395778B1 (ko) 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법
US11334493B2 (en) Memory system and operating method thereof
US20160062659A1 (en) Virtual memory module
CN112306906A (zh) 存储设备、包括该存储设备的存储系统及其操作方法
US11182329B2 (en) Data processing system and operating method thereof
TWI434284B (zh) 主動式快閃管理之方法以及相關之記憶裝置及其控制器
CN114328294A (zh) 控制器、其操作方法以及包括控制器的存储器系统
CN113885783A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240912