KR100849182B1 - 반도체 카드 패키지 및 그 제조방법 - Google Patents

반도체 카드 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100849182B1
KR100849182B1 KR1020070006624A KR20070006624A KR100849182B1 KR 100849182 B1 KR100849182 B1 KR 100849182B1 KR 1020070006624 A KR1020070006624 A KR 1020070006624A KR 20070006624 A KR20070006624 A KR 20070006624A KR 100849182 B1 KR100849182 B1 KR 100849182B1
Authority
KR
South Korea
Prior art keywords
terminals
cavity
internal
printed circuit
circuit board
Prior art date
Application number
KR1020070006624A
Other languages
English (en)
Other versions
KR20080069038A (ko
Inventor
한창훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070006624A priority Critical patent/KR100849182B1/ko
Priority to US11/938,643 priority patent/US7855441B2/en
Publication of KR20080069038A publication Critical patent/KR20080069038A/ko
Application granted granted Critical
Publication of KR100849182B1 publication Critical patent/KR100849182B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 카드 패키지를 제공한다. 이 패키지는 캐비티(cavity)가 마련된 하우징(housing)을 구비한다. 상기 캐비티는 하나 또는 다수의 표준형 반도체패키지들(standard semiconductor packages)에 대응하는 크기일 수 있다. 상기 하우징의 외부로 노출된 외부단자들이 제공된다. 상기 캐비티 내에 내부단자들이 배치된다. 상기 캐비티에 하나 또는 다수의 내부 반도체 패키지들이 삽입된다. 상기 내부 반도체 패키지는 입/출력 단자들을 구비한다. 상기 입/출력 단자들의 각각은 상기 내부단자들 중 대응하는 하나에 접촉된다.

Description

반도체 카드 패키지 및 그 제조방법{Semiconductor card package and method of forming the same}
도 1은 종래의 멀티미디어 카드(Multi-Media Card; MMC)를 설명하기 위한 평면도이다.
도 2는 종래의 멀티미디어 카드(MMC)를 설명하기 위하여 도 1의 절단선 I-I'에 따라 취해진 단면도이다.
도 3은 종래의 축소형 멀티미디어 카드(Reduced Size Multi-Media Card; RSMMC)를 설명하기 위한 평면도이다.
도 4는 종래의 축소형 멀티미디어 카드(RSMMC)를 설명하기 위하여 도 3의 절단선 Ⅱ-Ⅱ'에 따라 취해진 단면도이다.
도 5는 본 발명의 제 1 및 제 2 실시 예들에 따른 축소형 멀티미디어 카드(Reduced Size Multi-Media Card; RSMMC)를 보여주는 평면도이다.
도 6은 본 발명의 실시 예들에 적용하기에 적합한 MoviNAND의 단면도이다.
도 7 및 도 9는 도 5의 절단선 Ⅲ-Ⅲ'에 따라 취해진 분해 단면도들이다.
도 8 및 도 10은 도 5의 절단선 Ⅲ-Ⅲ'에 따라 취해진 단면도들이다.
도 11은 본 발명의 제 3 실시 예에 따른 멀티미디어 카드(Multi-Media Card; MMC)를 보여주는 평면도이다.
도 12는 도 11의 절단선 Ⅳ-Ⅳ'에 따라 취해진 단면도이다.
도 13은 본 발명의 제 4 실시 예에 따른 멀티미디어 카드(Multi-Media Card; MMC)를 보여주는 평면도이다.
도 14는 도 13의 절단선 Ⅴ-Ⅴ'에 따라 취해진 단면도이다.
**도면의 주요부분에 대한 부호의 설명**
21, 41, 141, 241, 341 : 반도체 카드 패키지
23, 43, 143, 243, 343 : 인쇄 회로 기판(printed circuit board)
24, 44, 144, 244, 344 : 외부단자 147, 247, 347 : 내부단자
149, 249, 349 : 배선
25, 45, 145, 145', 245, 345 : 본체
26, 46, 146, 146', 246, 346 : 하우징(housing)
151, 251, 351 : 캐비티(cavity) 153 : 개구부
155, 255, 355 : 덮개
27, 28, 47, 48, 74, 75, 76 : 낸드 플래시 메모리 칩
29, 49, 81 : 제어 칩(controller chip)
31, 51, 83 : 본딩 와이어(bonding wire)
33, 34, 53, 54, 85, 86 : 본드 핑거(bond finger)
70 : MoviNAND 71 : 기판
73 : 입/출력 단자 73' : 접합된 입/출력 단자
79 : 접착물질 층 89 : 보호부재
본 발명은 반도체장치에 관한 것으로, 특히 반도체 카드 패키지 및 그 제조방법에 관한 것이다.
휴대용 동영상 플레이어, 디지털 카메라 등과 같은 전자제품들의 경-박-단-소화 및 다기능화에 따라 메모리카드와 같은 다양한 보조 기억장치들의 채택이 확대되고 있다. 일반적으로, 상기 메모리카드는 제어 칩(controller chip) 및 비 휘발성 메모리 칩들을 내장하고 있다.
그런데 상기 메모리카드는 상기 전자제품들의 서로 다른 디자인에 대응하기 위하여 다양한 종류의 패키지를 필요로 한다. 예를 들면, 상기 메모리카드는 멀티미디어 카드(Multi-Media Card; MMC), 축소형 멀티미디어 카드(Reduced Size Multi-Media Card; RSMMC), 마이크로 멀티미디어 카드(Micro Multi-Media Card; MMC micro) 등과 같이 다양한 규격으로 유통되고 있다.
도 1은 종래의 멀티미디어 카드(Multi-Media Card; MMC)를 보여주는 평면도이고, 도 2는 도 1의 절단선 I-I'에 따라 취해진 단면도이다.
도 1 및 도 2를 참조하면, 종래의 멀티미디어 카드(Multi-Media Card; MMC; 21)는 인쇄 회로 기판(printed circuit board; 23) 및 본체(25)로 구성된 하우징(housing; 26)을 구비한다.
상기 인쇄 회로 기판(23)의 일면에 본드 핑거들(bond fingers; 33, 34)이 배치되고, 상기 인쇄 회로 기판(23)의 다른 면에 외부단자들(24)이 배치된다. 상기 인쇄 회로 기판(23) 상에 제 1 및 제 2 메모리 칩들(27, 28)이 적층된다. 또한, 상기 메모리 칩들(27, 28)에 인접한 상기 인쇄 회로 기판(23) 상에 제어 칩(controller chip; 29)이 장착된다. 상기 제어 칩(29) 및 상기 메모리 칩들(27, 28)의 각각은 본딩 와이어들(bonding wires; 31)에 의하여 상기 본드 핑거들(33, 34) 중 대응하는 하나와 전기적으로 접속된다.
상기 본체(25)는 상기 인쇄 회로 기판(23), 상기 제어 칩(29) 및 상기 메모리 칩들(27, 28)을 덮는다. 상기 본체(25)는 열경화성 수지가 널리 이용된다.
도 3은 종래의 축소형 멀티미디어 카드(Reduced Size Multi-Media Card; RSMMC)를 보여주는 평면도이고, 도 4는 도 3의 절단선 Ⅱ-Ⅱ'에 따라 취해진 단면도이다.
도 3 및 도 4를 참조하면, 종래의 축소형 멀티미디어 카드(Reduced Size Multi-Media Card; RSMMC; 41)는 인쇄 회로 기판(printed circuit board; 43) 및 본체(45)로 구성된 하우징(housing; 46)을 구비한다. 상기 축소형 멀티미디어 카드(RSMMC; 41)의 상기 하우징(46)은 상기 멀티미디어 카드(MMC; 21)의 상기 하우징(26) 보다 작은 외형을 갖는다.
상기 인쇄 회로 기판(43)의 일면에 본드 핑거들(53, 54)이 배치되고, 상기 인쇄 회로 기판(43)의 다른 면에 외부단자들(44)이 배치된다. 상기 인쇄 회로 기판(43) 상에 제 1 및 제 2 메모리 칩들(47, 48)이 적층된다. 또한, 상기 제 2 메모리 칩(48) 상에 제어 칩(controller chip; 49)이 장착된다. 상기 제어 칩(49) 및 상기 메모리 칩들(47, 48)의 각각은 본딩 와이어들(bonding wires; 51)에 의하여 상기 본드 핑거들(53, 54) 중 대응하는 하나와 전기적으로 접속된다.
상기 본체(45)는 상기 인쇄 회로 기판(43), 상기 제어 칩(49) 및 상기 메모리 칩들(47, 48)을 덮는다. 상기 본체(45)는 열경화성 수지가 널리 이용된다.
도 1 내지 도 4를 참조하여 설명한 바와 같이, 상기 멀티미디어 카드(MMC; 21) 및 상기 축소형 멀티미디어 카드(RSMMC; 41)와 같이 서로 다른 크기의 패키지(package)를 구현하는 데에는 서로 다른 제조공정 및 서로 다른 제조설비를 필요로 한다. 상기 서로 다른 제조공정 및 서로 다른 제조설비는 생산효율을 저하시키며 원가 상승의 원인을 제공한다.
한편, 복수의 메모리 칩들을 탑재한 다른 메모리카드가 미국특허 제 6,538,331B2 호에 "반도체소자 및 그 제조방법(Semiconductor device and a method of manufacturing the same)"이라는 제목으로 마수다 등(Masuda et al.)에 의해 개시된 바 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로서, 동일한 제조공정에서 서로 다른 규격의 패키지를 구현할 수 있 는 반도체 카드 패키지를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 동일한 제조공정에서 서로 다른 규격의 패키지를 구현할 수 있는 반도체 카드 패키지의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 반도체 카드 패키지를 제공한다. 이 패키지는 캐비티(cavity)가 마련된 하우징(housing)을 구비한다. 상기 하우징의 외부로 노출된 외부단자들이 제공된다. 상기 캐비티 내에 내부단자들이 배치된다. 상기 외부단자들의 각각은 상기 내부단자들 중 대응하는 하나에 전기적으로 접속된다. 상기 캐비티에 하나 또는 다수의 내부 반도체 패키지들이 삽입된다. 상기 내부 반도체 패키지는 입/출력 단자들을 구비한다. 상기 입/출력 단자들의 각각은 상기 내부단자들 중 대응하는 하나에 접촉된다.
본 발명의 몇몇 실시 예에 있어서, 상기 하우징은 인쇄 회로 기판(printed circuit board)을 구비할 수 있다. 상기 내부단자들 및 상기 외부단자들은 상기 인쇄 회로 기판의 서로 다른 면에 배치될 수 있다. 상기 인쇄 회로 기판을 덮는 본체가 제공될 수 있다. 상기 캐비티는 상기 본체에 배치될 수 있다. 상기 내부단자들 사이에서 상기 인쇄 회로 기판의 표면은 상기 내부단자들의 표면보다 돌출될 수 있다.
다른 실시 예에 있어서, 상기 내부 반도체 패키지는 표준형 반도체패키 지(standard semiconductor package)일 수 있다. 또한, 상기 내부 반도체 패키지의 상기 입/출력 단자들은 도전성 볼(conductive ball)을 구비할 수 있다.
또 다른 실시 예에 있어서, 상기 내부 반도체 패키지는 하나 또는 다수의 비 휘발성 메모리 칩들을 구비할 수 있다. 상기 비 휘발성 메모리 칩은 낸드 플래시메모리 칩일 수 있다. 이에 더하여, 상기 내부 반도체 패키지는 제어 칩(controller chip)을 더 포함할 수 있다.
또 다른 실시 예에 있어서, 상기 내부 반도체 패키지는 MoviNAND일 수 있다. 이 경우에, 상기 MoviNAND는 상기 제어 칩, 및 하나 또는 다수의 상기 낸드 플래시메모리 칩들을 구비할 수 있다.
또 다른 실시 예에 있어서, 상기 캐비티를 덮는 덮개가 제공될 수 있다.
또한, 본 발명은, 카드 패키지용 하우징(housing)을 제공한다. 상기 하우징은 인쇄 회로 기판(printed circuit board) 및 상기 인쇄 회로 기판을 덮는 본체를 구비한다. 상기 인쇄 회로 기판의 일면에 내부단자들이 배치되고, 상기 인쇄 회로 기판의 다른 면에 외부단자들이 배치된다. 상기 본체에 캐비티(cavity)가 제공된다. 상기 내부단자들은 상기 캐비티 내에 노출된다. 상기 외부단자들은 상기 본체의 외부로 노출된다. 상기 외부단자들의 각각은 상기 내부단자들 중 대응하는 하나에 전기적으로 접속된다.
몇몇 실시 예에 있어서, 상기 캐비티는 하나 또는 다수의 표준형 반도체패키지들(standard semiconductor packages)에 대응하는 크기일 수 있다. 상기 표준형 반도체패키지는 비지에이(ball grid array; BGA) 형 패키지일 수 있다.
다른 실시 예에 있어서, 상기 내부단자들 사이에서 상기 인쇄 회로 기판의 표면은 상기 내부단자들의 표면보다 돌출될 수 있다.
또 다른 실시 예에 있어서, 상기 캐비티를 덮는 덮개가 제공될 수 있다.
이에 더하여, 본 발명은, 반도체 카드 패키지의 제조방법을 제공한다. 먼저, 외부단자들, 캐비티(cavity) 및 상기 캐비티에 배치된 내부단자들을 구비하는 하우징(housing)을 준비한다. 상기 외부단자들은 상기 하우징의 외부로 노출되며, 상기 외부단자들의 각각은 상기 내부단자들 중 대응하는 하나에 전기적으로 접속된다. 상기 캐비티에 입/출력 단자들을 갖는 하나 또는 다수의 내부 반도체 패키지들을 삽입한다. 상기 입/출력 단자들의 각각은 상기 내부단자들 중 대응하는 하나에 접촉된다.
몇몇 실시 예에 있어서, 상기 입/출력 단자들은 도전성 볼(conductive ball)을 구비할 수 있다. 이 경우에, 상기 내부 반도체 패키지가 삽입된 상기 하우징을 리플로우(reflow)할 수 있다.
다른 실시 예에 있어서, 상기 내부 반도체 패키지가 삽입된 상기 하우징에 상기 캐비티를 덮는 덮개를 형성할 수 있다.
또 다른 실시 예에 있어서, 상기 하우징을 준비하는 것은 상기 내부단자들 및 상기 내부단자들과 다른 면에 형성된 상기 외부단자들을 갖는 인쇄 회로 기판(printed circuit board)을 준비하고, 상기 인쇄 회로 기판을 덮는 본체를 형성하는 것을 포함할 수 있다.
또 다른 실시 예에 있어서, 상기 내부단자들 사이에서 상기 인쇄 회로 기판 의 표면은 상기 내부단자들의 표면보다 돌출되도록 형성할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 5는 본 발명의 제 1 및 제 2 실시 예들에 따른 축소형 멀티미디어 카드(Reduced Size Multi-Media Card; RSMMC)를 보여주는 평면도이고, 도 6은 본 발명의 실시 예들에 적용하기에 적합한 MoviNAND의 단면도이다. 도 7 및 도 9는 도 5의 절단선 Ⅲ-Ⅲ'에 따라 취해진 분해 단면도들이며, 도 8 및 도 10은 도 5의 절단선 Ⅲ-Ⅲ'에 따라 취해진 단면도들이다.
도 5를 참조하면, 본 발명의 제 1 및 제 2 실시 예들에 따른 축소형 멀티미디어 카드(Reduced Size Multi-Media Card; RSMMC; 141)는 캐비티(cavity; 151)를 갖는 하우징(housing; 146, 146') 및 상기 캐비티(151)에 삽입된 MoviNAND(70)를 구비할 수 있다. 상기 하우징(146, 146')은 외부단자들(144)을 구비할 수 있다. 상기 외부단자들(144)은 상기 하우징(146, 146')의 외부로 노출될 수 있다.
도시하지는 않았지만, 상기 캐비티(151)에는 다양한 종류의 내부 반도체 패키지가 삽입될 수 있다. 상기 내부 반도체 패키지는 표준형 반도체 패키지(standard semiconductor package) 또는 주문형 반도체 패키지일 수 있다. 예를 들면, 상기 표준형 반도체 패키지는 비지에이(ball grid array; BGA) 형 패키지일 수 있다. 이 경우에, 상기 내부 반도체 패키지는 상기 MoviNAND(70)일 수 있다. 상기 내부 반도체 패키지는 하나 또는 다수의 비 휘발성 메모리 칩들을 구비할 수 있다. 상기 비 휘발성 메모리 칩은 낸드 플래시 메모리 칩일 수 있다. 이에 더하여, 상기 내부 반도체 패키지는 제어 칩(controller chip)을 더 포함할 수 있다.
이하에서는, 상기 캐비티(151)에 상기 MoviNAND(70)가 삽입된 경우를 상정하여 설명하기로 한다.
도 6을 참조하면, 본 발명의 실시 예들에 적용하기에 적합한 MoviNAND(70)는 제 1 내지 제 3 낸드 플래시 메모리 칩들(74, 75, 76) 및 제어 칩(controller chip; 81)을 구비할 수 있다.
상기 낸드 플래시 메모리 칩들(74, 75, 76)은 기판(71) 상에 차례로 적층될 수 있다. 상기 기판(71)은 인쇄회로기판(printed circuit board) 또는 연성회로기판(flexible PCB)일 수 있다. 상기 기판(71)의 일면에 입/출력 단자들(73)이 배치될 수 있다. 상기 입/출력 단자들(73)은 도전성 볼(conductive ball)을 구비할 수 있다. 예를 들면, 상기 도전성 볼은 솔더 볼(solder ball) 또는 골드 범프(gold bump)일 수 있다. 또한, 상기 입/출력 단자들(73)은 표준형 반도체 패키지(standard semiconductor package)의 규격에 따라 일정한 간격으로 배열될 수 있 다.
상기 기판(71)의 다른 면에 본드 핑거들(bond fingers; 85, 86)이 배치될 수 있다. 상기 본드 핑거들(85, 86)의 각각은 상기 기판(71)에 내장된 배선들(도시하지 않음)을 통하여 상기 입/출력 단자들(73) 중 대응하는 하나에 전기적으로 접속될 수 있다. 상기 본드 핑거들(85, 86)은 구리(Cu)와 같은 도전막을 구비할 수 있다.
상기 낸드 플래시 메모리 칩들(74, 75, 76)은 상기 본드 핑거들(85, 86)에 인접한 상기 기판(71) 상에 차례로 적층될 수 있다. 상기 제 2 낸드 플래시 메모리 칩(75) 및 상기 제 3 낸드 플래시 메모리 칩(76) 사이에 다수의 다른 낸드 플래시 메모리 칩들이 적층될 수 있다. 상기 제 3 낸드 플래시 메모리 칩(76) 상에 상기 제어 칩(81)이 배치될 수 있다.
상기 낸드 플래시 메모리 칩들(74, 75, 76) 및 상기 제어 칩(81)은 접착물질 층(79)에 의하여 고정될 수 있다. 예를 들면, 상기 제 1 낸드 플래시 메모리 칩(74) 및 상기 제 2 낸드 플래시 메모리 칩(75) 사이에 상기 접착물질 층(79)이 개재될 수 있다. 이와 마찬가지로, 상기 제어 칩(81) 및 상기 제 3 낸드 플래시 메모리 칩(76) 사이에도 상기 접착물질 층(79)이 개재될 수 있다. 상기 접착물질 층(79)은 열경화성 수지일 수 있다.
상기 낸드 플래시 메모리 칩들(74, 75, 76) 및 상기 제어 칩(81)은 본딩 와이어들(bonding wires; 83)에 의하여 상기 본드 핑거들(85, 86)에 전기적으로 접속될 수 있다. 즉, 상기 본딩 와이어(83)의 일단은 상기 본드 핑거들(85, 86)중 선택 된 하나에 접촉될 수 있으며, 상기 본딩 와이어(83)의 타단은 상기 접착물질 층(79)을 관통하여 상기 낸드 플래시 메모리 칩들(74, 75, 76) 및 상기 제어 칩(81) 중 대응하는 하나에 접촉될 수 있다. 상기 본딩 와이어들(83)은 골드 와이어(Au wire), 알루미늄 와이어(Al wire), 또는 도전성 테이프(conductive tape)일 수 있다.
상기 낸드 플래시 메모리 칩들(74, 75, 76), 상기 제어 칩(81), 및 상기 본딩 와이어들(83)은 보호부재(89)에 의하여 덮일 수 있다. 상기 보호부재(89)는 열경화성 수지, 엔지니어링 플라스틱, 또는 세라믹(ceramic)일 수 있다.
상기 MoviNAND(70)는 "MoviNAND" 또는 "MoviNAND package"로 지칭될 수 있다.
도 5, 도 6, 도 7 및 도 8을 참조하면, 본 발명의 제 1 실시 예에 따른 축소형 멀티미디어 카드(Reduced Size Multi-Media Card; RSMMC; 141)는 캐비티(cavity; 151)를 갖는 하우징(housing; 146) 및 상기 캐비티(151)에 삽입된 MoviNAND(70)를 구비할 수 있다.
상기 하우징(146)은 인쇄 회로 기판(printed circuit board; 143) 및 상기 인쇄 회로 기판(143)을 덮는 본체(145)를 구비할 수 있다. 상기 인쇄 회로 기판(143)의 일면에 내부단자들(147)이 배치될 수 있다. 상기 인쇄 회로 기판(143)의 다른 면에 외부단자들(144)이 배치될 수 있다. 상기 외부단자(144)는 상기 인쇄 회로 기판(143)에 매립된 배선(149)을 경유하여 상기 내부단자들(147) 중 대응하는 하나에 접속될 수 있다. 즉, 상기 외부단자들(144)의 각각은 상기 내부단자들(147) 중 대응하는 하나에 전기적으로 접속될 수 있다. 상기 외부단자들(144), 상기 내부단자들(147), 및 상기 배선(149)은 구리(Cu)와 같은 도전막을 구비할 수 있다.
상기 본체(145)에 상기 캐비티(151)가 제공될 수 있다. 상기 본체(145)는 열경화성 수지, 엔지니어링 플라스틱, 또는 세라믹(ceramic)일 수 있다. 상기 외부단자들(144)은 상기 본체(145)의 외부로 노출될 수 있다.
상기 내부단자들(147)은 상기 캐비티(151) 내에 노출될 수 있다. 상기 내부단자들(147) 사이에서 상기 인쇄 회로 기판(143)의 표면은 상기 내부단자들(147)의 표면보다 돌출될 수 있다. 또한, 상기 내부단자들(147)의 가장자리들은 상기 인쇄 회로 기판(143)에 묻힐 수 있다. 이 경우에, 상기 인쇄 회로 기판(143)은 상기 내부단자들(147)을 노출시키는 개구부(153)를 구비할 수 있다.
상기 캐비티(151)는 표준형 반도체패키지(standard semiconductor package)에 대응하는 크기일 수 있다. 상기 표준형 반도체패키지는 비지에이(ball grid array; BGA) 형 패키지일 수 있다.
상기 MoviNAND(70)는, 도 6을 참조하여 설명한 바와 같이, 입/출력 단자들(73)을 구비할 수 있다. 상기 입/출력 단자들(73)은 도전성 볼(conductive ball)을 구비할 수 있다. 또한, 상기 입/출력 단자들(73)은 표준형 반도체패키지(standard semiconductor package)의 규격에 따라 일정한 간격으로 배열될 수 있다. 이에 따라, 상기 입/출력 단자들(73)은 상기 개구부(153)에 의하여 상기 내부단자들(147)에 정렬될 수 있다. 즉, 상기 입/출력 단자들(73)의 각각은 상기 내부단자들(147) 중 대응하는 하나에 접촉될 수 있다.
이에 더하여, 상기 입/출력 단자들(73)은 리플로우(reflow) 공정을 이용하여 상기 내부단자들(147)에 접합된 것일 수 있다. 상기 접합된 입/출력 단자들(73')은 우수한 전기전도도 및 기계적 강도를 보일 수 있다.
상기 캐비티(151)를 덮는 덮개(155)가 제공될 수 있다. 이 경우에, 상기 덮개(155)는 상기 MoviNAND(70)를 덮을 수 있다. 상기 덮개(155)는 상기 본체(145)와 동일한 물질로 이루어진 것일 수 있다. 이와는 달리, 상기 덮개(155)는 금속판과 같이 방열특성이 우수하고 기계적 강도가 강한 것일 수 있다.
도 5, 도 6, 도 9 및 도 10을 참조하면, 본 발명의 제 2 실시 예에 따른 축소형 멀티미디어 카드(Reduced Size Multi-Media Card; RSMMC; 141)는 상기 제 1 실시 예의 구성요소들 중 상기 덮개(155)가 생략된 구조일 수 있다. 이하에서는 상기 제 1 실시 예와의 차이점만 간략하게 설명하기로 한다.
본 발명의 제 2 실시 예에 따른 축소형 멀티미디어 카드(RSMMC; 141)는 캐비티(cavity; 151)를 갖는 하우징(housing; 146') 및 상기 캐비티(151)에 삽입된 MoviNAND(70)를 구비할 수 있다. 상기 하우징(146')은 인쇄 회로 기판(printed circuit board; 143) 및 상기 인쇄 회로 기판(143)을 덮는 본체(145')를 구비할 수 있다.
상기 MoviNAND(70)는, 도 6을 참조하여 설명한 바와 같이, 입/출력 단자들(73)을 구비할 수 있다. 상기 입/출력 단자들(73)은 도전성 볼(conductive ball)을 구비할 수 있다.상기 입/출력 단자들(73)은 리플로우(reflow) 공정을 이용하여 상기 내부단자들(147)에 접합된 것일 수 있다. 상기 접합된 입/출력 단자들(73')은 우수한 전기전도도 및 기계적 강도를 보일 수 있다. 상기 MoviNAND(70)는 상기 본체(145')의 외부로 노출될 수 있다.
도 11은 본 발명의 제 3 실시 예에 따른 멀티미디어 카드(Multi-Media Card; MMC)를 보여주는 평면도이고, 도 12는 도 11의 절단선 Ⅳ-Ⅳ'에 따라 취해진 단면도이다.
도 11 및 도 12를 참조하면, 본 발명의 제 3 실시 예에 따른 멀티미디어 카드(Multi-Media Card; MMC; 241)는 캐비티(cavity; 251)를 갖는 하우징(housing; 246) 및 상기 캐비티(251)에 삽입된 MoviNAND(70)와 같은 내부 반도체 패키지를 구비할 수 있다. 상기 하우징(246)은 외부단자들(244)을 구비할 수 있다. 상기 외부단자들(244)은 상기 하우징(246)의 외부로 노출될 수 있다.
본 발명의 제 3 실시 예에 따른 상기 멀티미디어 카드(MMC; 241)는 상기 제 1 실시 예의 상기 축소형 멀티미디어 카드(RSMMC; 141)에 비하여 상대적으로 확장된 길이를 갖는 구조일 수 있다. 이하에서는 상기 제 1 실시 예와의 차이점만 간략하게 설명하기로 한다.
상기 하우징(246)은 인쇄 회로 기판(printed circuit board; 243) 및 상기 인쇄 회로 기판(243)을 덮는 본체(245)를 구비할 수 있다. 상기 인쇄 회로 기판(243)의 일면에 내부단자들(247)이 배치될 수 있다. 상기 인쇄 회로 기판(243)의 다른 면에 상기 외부단자들(244)이 배치될 수 있다. 상기 외부단자(244)는 상기 인쇄 회로 기판(243)에 매립된 배선(249)을 경유하여 상기 내부단자들(247) 중 대응하는 하나에 접속될 수 있다.
도시된 바와 같이, 상기 하우징(246)은 상기 축소형 멀티미디어 카드(RSMMC; 141)의 상기 하우징(146)에 비하여 상대적으로 확장된 길이를 갖는 구조일 수 있다.
상기 본체(245)에 상기 캐비티(251)가 제공될 수 있다. 상기 외부단자들(244)은 상기 본체(245)의 외부로 노출될 수 있다. 상기 MoviNAND(70)는, 도 6을 참조하여 설명한 바와 같이, 입/출력 단자들(73)을 구비할 수 있다. 상기 입/출력 단자들(73)은 도전성 볼(conductive ball)을 구비할 수 있다. 또한, 상기 입/출력 단자들(73)은 표준형 반도체 패키지(standard semiconductor package)의 규격에 따라 일정한 간격으로 배열될 수 있다.
상기 입/출력 단자들(73)은 리플로우(reflow) 공정을 이용하여 상기 내부단자들(247)에 접합된 것일 수 있다. 상기 접합된 입/출력 단자들(73')은 우수한 전기전도도 및 기계적 강도를 보일 수 있다. 상기 접합된 입/출력 단자들(73')의 각각은 상기 내부단자들(247) 중 대응하는 하나에 접촉될 수 있다. 상기 내부단자들(247) 사이에서 상기 인쇄 회로 기판(243)의 표면은 상기 내부단자들(247)의 표면보다 돌출될 수 있다. 또한, 상기 내부단자들(247)의 가장자리들은 상기 인쇄 회로 기판(243)에 묻힐 수 있다.
상기 캐비티(251)를 덮는 덮개(255)가 제공될 수 있다. 상기 덮개(255)는 상기 본체(245)와 동일한 물질로 이루어진 것일 수 있다. 이와는 달리, 상기 덮개(255)는 금속판과 같이 방열특성이 우수하고 기계적 강도가 강한 것일 수 있다. 그러나 상기 덮개(255)는 생략될 수 있다.
도 13은 본 발명의 제 4 실시 예에 따른 멀티미디어 카드(Multi-Media Card; MMC)를 보여주는 평면도이고, 도 14는 도 13의 절단선 Ⅴ-Ⅴ'에 따라 취해진 단면도이다.
도 13 및 도 14를 참조하면, 본 발명의 제 4 실시 예에 따른 멀티미디어 카드(Multi-Media Card; MMC; 341)는 캐비티(cavity; 351)를 갖는 하우징(housing; 346) 및 상기 캐비티(351)에 삽입된 다수의 MoviNAND(70)들과 같은 내부 반도체 패키지들을 구비할 수 있다. 상기 하우징(346)은 외부단자들(344)을 구비할 수 있다. 상기 외부단자들(344)은 상기 하우징(346)의 외부로 노출될 수 있다.
상기 하우징(346)은 인쇄 회로 기판(printed circuit board; 343) 및 상기 인쇄 회로 기판(343)을 덮는 본체(345)를 구비할 수 있다. 상기 인쇄 회로 기판(343)의 일면에 내부단자들(347)이 배치될 수 있다. 상기 인쇄 회로 기판(343)의 다른 면에 상기 외부단자들(344)이 배치될 수 있다. 상기 외부단자(344)는 상기 인쇄 회로 기판(343)에 매립된 배선(349)을 경유하여 상기 내부단자들(347) 중 대응하는 하나에 접속될 수 있다.
상기 본체(345)에 상기 캐비티(351)가 제공될 수 있다. 상기 캐비티(351)는 다수의 표준형 반도체 패키지들(standard semiconductor packages)에 대응하는 크기일 수 있다. 상기 표준형 반도체 패키지는 비지에이(ball grid array; BGA) 형 패키지일 수 있다. 상기 외부단자들(344)은 상기 본체(345)의 외부로 노출될 수 있다.
상기 MoviNAND(70)는, 도 6을 참조하여 설명한 바와 같이, 입/출력 단자 들(73)을 구비할 수 있다. 상기 입/출력 단자들(73)은 도전성 볼(conductive ball)을 구비할 수 있다. 또한, 상기 입/출력 단자들(73)은 표준형 반도체 패키지(standard semiconductor package)의 규격에 따라 일정한 간격으로 배열될 수 있다.
상기 입/출력 단자들(73)은 리플로우(reflow) 공정을 이용하여 상기 내부단자들(347)에 접합된 것일 수 있다. 상기 접합된 입/출력 단자들(73')은 우수한 전기전도도 및 기계적 강도를 보일 수 있다. 상기 접합된 입/출력 단자들(73')의 각각은 상기 내부단자들(347) 중 대응하는 하나에 접촉될 수 있다. 상기 내부단자들(347) 사이에서 상기 인쇄 회로 기판(343)의 표면은 상기 내부단자들(347)의 표면보다 돌출될 수 있다. 또한, 상기 내부단자들(347)의 가장자리들은 상기 인쇄 회로 기판(343)에 묻힐 수 있다.
상기 캐비티(351)를 덮는 덮개(355)가 제공될 수 있다. 상기 덮개(355)는 상기 MoviNAND(70) 들을 덮을 수 있다. 상기 덮개(355)는 상기 본체(345)와 동일한 물질로 이루어진 것일 수 있다. 이와는 달리, 상기 덮개(355)는 금속판과 같이 방열특성이 우수하고 기계적 강도가 강한 것일 수 있다. 그러나 상기 덮개(355)는 생략될 수 있다.
이제 다시 도 5 내지 도 14를 참조하여 본 발명의 제 1 내지 제 4 실시 예들에 따른 반도체 카드 패키지의 제조방법들을 설명하기로 한다.
도 5, 도 6, 도 7 및 도 8을 다시 참조하면, 본 발명의 제 1 실시 예에 따른 축소형 멀티미디어 카드(Reduced Size Multi-Media Card; RSMMC; 141)의 제조방법 은 캐비티(cavity; 151)를 갖는 하우징(housing; 146)을 준비하는 것을 포함할 수 있다. 상기 하우징(146)은 인쇄 회로 기판(printed circuit board; 143) 및 상기 인쇄 회로 기판(143)을 덮는 본체(145)로 형성할 수 있다.
상기 인쇄 회로 기판(143)의 일면에 내부단자들(147)을 형성할 수 있다. 상기 인쇄 회로 기판(143)의 다른 면에 외부단자들(144)을 형성할 수 있다. 상기 외부단자(144)는 상기 인쇄 회로 기판(143)에 매립된 배선(149)을 경유하여 상기 내부단자들(147) 중 대응하는 하나에 접속되도록 형성할 수 있다. 즉, 상기 외부단자들(144)의 각각은 상기 내부단자들(147) 중 대응하는 하나에 전기적으로 접속되도록 형성할 수 있다. 상기 외부단자들(144), 상기 내부단자들(147), 및 상기 배선(149)은 구리(Cu)와 같은 도전막으로 형성할 수 있다.
상기 내부단자들(147) 사이에서 상기 인쇄 회로 기판(143)의 표면은 상기 내부단자들(147)의 표면보다 돌출되도록 형성할 수 있다. 또한, 상기 내부단자들(147)의 가장자리들은 상기 인쇄 회로 기판(143)에 묻히도록 형성할 수 있다. 이 경우에, 상기 인쇄 회로 기판(143)에 상기 내부단자들(147)을 노출시키는 개구부(153)를 형성할 수 있다.
상기 본체(145)에 상기 캐비티(151)를 형성할 수 있다. 상기 본체(145)는 열경화성 수지, 엔지니어링 플라스틱, 또는 세라믹(ceramic)으로 형성할 수 있다. 상기 외부단자들(144)은 상기 본체(145)의 외부로 노출되도록 형성할 수 있다. 상기 내부단자들(147)은 상기 캐비티(151) 내에 노출되도록 형성할 수 있다.
상기 캐비티(151)는 표준형 반도체 패키지(standard semiconductor package) 에 대응하는 크기로 형성할 수 있다. 상기 표준형 반도체 패키지는 비지에이(ball grid array; BGA) 형 패키지일 수 있다.
이어서, 도 6을 참조하여 설명한 바와 같이, MoviNAND(70)와 같은 내부 반도체 패키지를 제공할 수 있다. 상기 MoviNAND(70)는 입/출력 단자들(73)을 갖도록 형성할 수 있다. 상기 입/출력 단자들(73)은 도전성 볼(conductive ball)을 갖도록 형성할 수 있다. 또한, 상기 입/출력 단자들(73)은 표준형 반도체 패키지(standard semiconductor package)의 규격에 따라 일정한 간격으로 형성할 수 있다. 상기 도전성 볼은 솔더 볼(solder ball) 또는 골드 범프(gold bump)로 형성할 수 있다.
상기 캐비티(151)에 상기 MoviNAND(70)를 삽입할 수 있다.
그 결과, 상기 입/출력 단자들(73)은 상기 개구부(153)에 의하여 상기 내부단자들(147)에 정렬될 수 있다. 즉, 상기 입/출력 단자들(73)의 각각은 상기 내부단자들(147) 중 대응하는 하나에 접촉될 수 있다.
계속하여, 리플로우(reflow) 공정을 이용하여 상기 입/출력 단자들(73)을 상기 내부단자들(147)에 접합할 수 있다. 상기 접합된 입/출력 단자들(73')은 우수한 전기전도도 및 기계적 강도를 보일 수 있다. 상기 리플로우(reflow) 공정은 상기 도전성 볼이 용융될 수 있는 온도로 수행할 수 있다.
그러나 상기 리플로우(reflow) 공정은 생략될 수 있다.
이에 더하여, 상기 캐비티(151)를 덮는 덮개(155)를 형성할 수 있다. 상기 덮개(155)는 상기 본체(145)와 동일한 물질로 형성할 수 있다. 이와는 달리, 상기 덮개(155)는 금속판과 같이 방열특성이 우수하고 기계적 강도가 강한 물질로 형성 할 수 있다. 상기 덮개(155)는 상기 MoviNAND(70)를 덮을 수 있다. 또한, 상기 덮개(155)는 상기 리플로우(reflow) 공정 전에 형성할 수도 있다.
도 5, 도 6, 도 9 및 도 10을 다시 참조하면, 본 발명의 제 2 실시 예에 따른 축소형 멀티미디어 카드(Reduced Size Multi-Media Card; RSMMC; 141)의 제조방법은 캐비티(cavity; 151)를 갖는 하우징(housing; 146')을 준비하는 것을 포함할 수 있다. 상기 하우징(146')은 인쇄 회로 기판(printed circuit board; 143) 및 상기 인쇄 회로 기판(143)을 덮는 본체(145')로 형성할 수 있다.
이어서, 도 6을 참조하여 설명한 바와 같이, MoviNAND(70)와 같은 내부 반도체 패키지를 제공할 수 있다. 상기 MoviNAND(70)는 입/출력 단자들(73)을 갖도록 형성할 수 있다. 상기 입/출력 단자들(73)은 도전성 볼(conductive ball)을 갖도록 형성할 수 있다. 또한, 상기 입/출력 단자들(73)은 표준형 반도체 패키지(standard semiconductor package)의 규격에 따라 일정한 간격으로 형성할 수 있다. 상기 도전성 볼은 솔더 볼(solder ball) 또는 골드 범프(gold bump)로 형성할 수 있다.
상기 캐비티(151)에 상기 MoviNAND(70)를 삽입할 수 있다.
계속하여, 리플로우(reflow) 공정을 이용하여 상기 입/출력 단자들(73)을 상기 내부단자들(147)에 접합할 수 있다. 상기 접합된 입/출력 단자들(73')은 우수한 전기전도도 및 기계적 강도를 보일 수 있다. 상기 리플로우(reflow) 공정은 상기 도전성 볼이 용융될 수 있는 온도로 수행할 수 있다.
상술한 바와 같이, 본 발명의 제 2 실시 예에 따른 축소형 멀티미디어 카드(RSMMC; 141)의 제조방법은 상기 제 1 실시 예의 제조방법 중 상기 덮개(155)를 형성하는 단계를 생략한 것일 수 있다. 이 경우에, 상기 MoviNAND(70)는 상기 본체(145')의 외부로 노출되도록 형성할 수 있다.
도 11 및 도 12를 다시 참조하면, 본 발명의 제 3 실시 예에 따른 멀티미디어 카드(Multi-Media Card; MMC; 241)의 제조방법은 캐비티(cavity; 251)를 갖는 하우징(housing; 246)을 준비하는 것을 포함할 수 있다. 상기 하우징(246)은 인쇄 회로 기판(printed circuit board; 243) 및 상기 인쇄 회로 기판(243)을 덮는 본체(245)로 형성할 수 있다.
본 발명의 제 3 실시 예에 따른 상기 멀티미디어 카드(MMC; 241)는 상기 제 1 실시 예의 상기 축소형 멀티미디어 카드(RSMMC; 141)에 비하여 상대적으로 확장된 길이를 갖도록 형성할 수 있다. 이하에서는 상기 제 1 실시 예와의 차이점만 간략하게 설명하기로 한다.
상기 인쇄 회로 기판(243)의 일면에 내부단자들(247)을 형성할 수 있다. 상기 인쇄 회로 기판(243)의 다른 면에 외부단자들(244)을 형성할 수 있다. 상기 외부단자(244)는 상기 인쇄 회로 기판(243)에 매립된 배선(249)을 경유하여 상기 내부단자들(247) 중 대응하는 하나에 접속될 수 있다.
도시된 바와 같이, 상기 하우징(246)은 상기 축소형 멀티미디어 카드(RSMMC; 141)의 상기 하우징(146)에 비하여 상대적으로 확장된 길이를 갖도록 형성할 수 있다.
상기 내부단자들(247) 사이에서 상기 인쇄 회로 기판(243)의 표면은 상기 내부단자들(247)의 표면보다 돌출되도록 형성할 수 있다. 또한, 상기 내부단자 들(247)의 가장자리들은 상기 인쇄 회로 기판(243)에 묻히도록 형성할 수 있다.
상기 본체(245)에 상기 캐비티(251)를 형성할 수 있다. 상기 본체(245)는 열경화성 수지, 엔지니어링 플라스틱, 또는 세라믹(ceramic)으로 형성할 수 있다. 상기 외부단자들(244)은 상기 본체(245)의 외부로 노출되도록 형성할 수 있다. 상기 내부단자들(247)은 상기 캐비티(251) 내에 노출되도록 형성할 수 있다.
상기 캐비티(251)는 표준형 반도체 패키지(standard semiconductor package)에 대응하는 크기로 형성할 수 있다. 상기 표준형 반도체 패키지는 비지에이(ball grid array; BGA) 형 패키지일 수 있다.
이어서, 도 6을 참조하여 설명한 바와 같이, MoviNAND(70)와 같은 내부 반도체 패키지를 제공할 수 있다. 상기 MoviNAND(70)는 입/출력 단자들(73)을 갖도록 형성할 수 있다. 상기 입/출력 단자들(73)은 도전성 볼(conductive ball)을 갖도록 형성할 수 있다. 또한, 상기 입/출력 단자들(73)은 표준형 반도체 패키지(standard semiconductor package)의 규격에 따라 일정한 간격으로 형성할 수 있다. 상기 도전성 볼은 솔더 볼(solder ball) 또는 골드 범프(gold bump)로 형성할 수 있다.
상기 캐비티(251)에 상기 MoviNAND(70)를 삽입할 수 있다.
그 결과, 상기 입/출력 단자들(73)은 상기 내부단자들(247)에 정렬될 수 있다. 즉, 상기 입/출력 단자들(73)의 각각은 상기 내부단자들(247) 중 대응하는 하나에 접촉될 수 있다.
계속하여, 리플로우(reflow) 공정을 이용하여 상기 입/출력 단자들(73)을 상기 내부단자들(247)에 접합할 수 있다. 상기 접합된 입/출력 단자들(73')은 우수한 전기전도도 및 기계적 강도를 보일 수 있다. 상기 리플로우(reflow) 공정은 상기 도전성 볼이 용융될 수 있는 온도로 수행할 수 있다.
그러나 상기 리플로우(reflow) 공정은 생략될 수 있다.
이에 더하여, 상기 캐비티(251)를 덮는 덮개(255)를 형성할 수 있다. 상기 덮개(255)는 상기 본체(245)와 동일한 물질로 형성할 수 있다. 이와는 달리, 상기 덮개(255)는 금속판과 같이 방열특성이 우수하고 기계적 강도가 강한 물질로 형성할 수 있다. 상기 덮개(255)는 상기 MoviNAND(70)를 덮을 수 있다. 또한, 상기 덮개(255)는 상기 리플로우(reflow) 공정 전에 형성할 수도 있다. 그러나 상기 덮개(255)를 형성하는 공정은 생략될 수 있다.
도 13 및 도 14를 다시 참조하면, 본 발명의 제 4 실시 예에 따른 멀티미디어 카드(Multi-Media Card; MMC; 341)의 제조방법은 캐비티(cavity; 351)를 갖는 하우징(housing; 346)을 준비하는 것을 포함할 수 있다. 상기 하우징(346)은 인쇄 회로 기판(printed circuit board; 343) 및 상기 인쇄 회로 기판(343)을 덮는 본체(345)로 형성할 수 있다.
상기 인쇄 회로 기판(343)의 일면에 내부단자들(347)을 형성할 수 있다. 상기 인쇄 회로 기판(343)의 다른 면에 외부단자들(344)을 형성할 수 있다. 상기 외부단자(344)는 상기 인쇄 회로 기판(343)에 매립된 배선(349)을 경유하여 상기 내부단자들(347) 중 대응하는 하나에 접속될 수 있다.
상기 내부단자들(347) 사이에서 상기 인쇄 회로 기판(343)의 표면은 상기 내부단자들(347)의 표면보다 돌출되도록 형성할 수 있다. 또한, 상기 내부단자 들(347)의 가장자리들은 상기 인쇄 회로 기판(343)에 묻히도록 형성할 수 있다.
상기 본체(345)에 상기 캐비티(351)를 형성할 수 있다. 상기 본체(345)는 열경화성 수지, 엔지니어링 플라스틱, 또는 세라믹(ceramic)으로 형성할 수 있다. 상기 외부단자들(344)은 상기 본체(345)의 외부로 노출되도록 형성할 수 있다. 상기 내부단자들(347)은 상기 캐비티(351) 내에 노출되도록 형성할 수 있다.
상기 캐비티(351)는 다수의 표준형 반도체 패키지들(standard semiconductor packages)에 대응하는 크기로 형성할 수 있다. 상기 표준형 반도체 패키지는 비지에이(ball grid array; BGA) 형 패키지일 수 있다.
이어서, 도 6을 참조하여 설명한 바와 같이, 다수의 MoviNAND들(70)과 같은 내부 반도체 패키지들을 제공할 수 있다. 상기 MoviNAND(70)는 입/출력 단자들(73)을 갖도록 형성할 수 있다. 상기 입/출력 단자들(73)은 도전성 볼(conductive ball)을 갖도록 형성할 수 있다. 또한, 상기 입/출력 단자들(73)은 표준형 반도체 패키지(standard semiconductor package)의 규격에 따라 일정한 간격으로 형성할 수 있다. 상기 도전성 볼은 솔더 볼(solder ball) 또는 골드 범프(gold bump)로 형성할 수 있다.
상기 캐비티(351)에 상기 다수의 MoviNAND들(70)을 삽입할 수 있다.
그 결과, 상기 입/출력 단자들(73)은 상기 내부단자들(347)에 정렬될 수 있다. 즉, 상기 입/출력 단자들(73)의 각각은 상기 내부단자들(347) 중 대응하는 하나에 접촉될 수 있다.
계속하여, 리플로우(reflow) 공정을 이용하여 상기 입/출력 단자들(73)을 상 기 내부단자들(347)에 접합할 수 있다. 상기 접합된 입/출력 단자들(73')은 우수한 전기전도도 및 기계적 강도를 보일 수 있다. 상기 리플로우(reflow) 공정은 상기 도전성 볼이 용융될 수 있는 온도로 수행할 수 있다.
그러나 상기 리플로우(reflow) 공정은 생략될 수 있다.
이에 더하여, 상기 캐비티(351)를 덮는 덮개(355)를 형성할 수 있다. 상기 덮개(355)는 상기 본체(345)와 동일한 물질로 형성할 수 있다. 이와는 달리, 상기 덮개(355)는 금속판과 같이 방열특성이 우수하고 기계적 강도가 강한 물질로 형성할 수 있다. 상기 덮개(355)는 상기 MoviNAND들(70)을 덮을 수 있다. 또한, 상기 덮개(355)는 상기 리플로우(reflow) 공정 전에 형성할 수도 있다. 그러나 상기 덮개(355)를 형성하는 공정은 생략될 수 있다.
도 5 내지 도 14를 참조하여 설명한 바와 같이 본 발명의 실시 예들에 따르면, 캐비티(cavity; 151, 251, 351)를 갖는 하우징(housing; 146, 146', 246, 346) 및 상기 캐비티(151, 251, 351)에 삽입된 내부 반도체 패키지를 구비하는 반도체 카드 패키지들(141, 241, 341)이 제공될 수 있다. 상기 내부 반도체 패키지는 MoviNAND(70)일 수 있다. 상기 MoviNAND(70)는 제어 칩(controller chip; 81) 및 다수의 낸드 플래시 메모리 칩들(74, 75, 76)을 구비할 수 있다.
그런데 상기 하우징(146, 146', 246, 346)은 멀티미디어 카드(Multi-Media Card; MMC), 축소형 멀티미디어 카드(Reduced Size Multi-Media Card; RSMMC), 마이크로 멀티미디어 카드(Micro Multi-Media Card; MMC micro) 등과 같이 다양한 규격일 수 있다. 반면, 상기 캐비티(151, 251, 351)는 표준형 반도체 패키 지(standard semiconductor package)에 대응하는 크기일 수 있다. 이에 따라, 상기 하우징(146, 146', 246, 346)이 서로 다른 크기일지라도 동일한 제조공정에서 상기 반도체 카드 패키지들(141, 241, 341)을 형성할 수 있다.
상술한 바와 같이 본 발명에 따르면, 캐비티(cavity)를 갖는 하우징(housing) 및 상기 캐비티에 삽입된 내부 반도체 패키지를 구비하는 반도체 카드 패키지가 제공될 수 있다. 상기 내부 반도체 패키지는 MoviNAND일 수 있다. 상기 MoviNAND는 제어 칩(controller chip) 및 다수의 낸드 플래시 메모리 칩들을 구비할 수 있다. 상기 캐비티는 표준형 반도체 패키지(standard semiconductor package)에 대응하는 크기일 수 있다. 이에 따라, 상기 하우징이 서로 다른 크기일지라도 동일한 제조공정에서 상기 반도체 카드 패키지를 형성할 수 있다. 즉, 높은 생산성 및 낮은 제조비용을 갖는 상기 반도체 카드 패키지를 구현할 수 있다.

Claims (23)

  1. 외부단자들, 캐비티(cavity) 및 상기 캐비티에 배치된 내부단자들을 구비하는 하우징(housing); 및
    상기 캐비티에 삽입되며 입/출력 단자들을 갖는 하나 또는 다수의 내부 반도체 패키지들을 포함하되, 상기 입/출력 단자들의 각각은 상기 내부단자들 중 대응하는 하나에 접촉되고, 상기 외부단자들은 상기 하우징의 외부로 노출되며, 상기 외부단자들의 각각은 상기 내부단자들 중 대응하는 하나에 전기적으로 접속된 반도체 카드 패키지.
  2. 제 1 항에 있어서,
    상기 하우징은
    인쇄 회로 기판(printed circuit board); 및
    상기 인쇄 회로 기판을 덮고, 상기 캐비티를 갖는 본체를 포함하되, 상기 내부단자들 및 상기 외부단자들은 상기 인쇄 회로 기판의 서로 다른 면에 배치된 반도체 카드 패키지.
  3. 제 2 항에 있어서,
    상기 내부단자들 사이에서 상기 인쇄 회로 기판의 표면은 상기 내부단자들의 표면보다 돌출된 것을 특징으로 하는 반도체 카드 패키지.
  4. 제 1 항에 있어서,
    상기 내부 반도체 패키지는 표준형 반도체패키지(standard semiconductor package)인 것을 특징으로 하는 반도체 카드 패키지.
  5. 제 4 항에 있어서,
    상기 내부 반도체 패키지의 상기 입/출력 단자들은 도전성 볼(conductive ball)을 구비하는 것을 특징으로 하는 반도체 카드 패키지.
  6. 제 1 항에 있어서,
    상기 내부 반도체 패키지는 하나 또는 다수의 비 휘발성 메모리 칩들을 구비하는 것을 특징으로 하는 반도체 카드 패키지.
  7. 제 6 항에 있어서,
    상기 비 휘발성 메모리 칩은 낸드 플래시메모리 칩인 것을 특징으로 하는 반도체 카드 패키지.
  8. 제 6 항에 있어서,
    상기 내부 반도체 패키지는 제어 칩(controller chip)을 더 포함하는 반도체 카드 패키지.
  9. 제 1 항에 있어서,
    상기 내부 반도체 패키지는 MoviNAND 이되, 상기 MoviNAND는 제어 칩(controller chip) 및 하나 또는 다수의 낸드 플래시메모리 칩들을 구비하는 것을 특징으로 하는 반도체 카드 패키지.
  10. 제 1 항에 있어서,
    상기 캐비티를 덮는 덮개를 더 포함하는 반도체 카드 패키지.
  11. 내부단자들 및 상기 내부단자들과 다른 면에 배치된 외부단자들을 구비하는 인쇄 회로 기판(printed circuit board); 및
    상기 인쇄 회로 기판을 덮고, 캐비티(cavity)를 갖는 본체를 포함하되, 상기 내부단자들은 상기 캐비티 내에 노출되고, 상기 외부단자들은 상기 본체의 외부로 노출되며, 상기 외부단자들의 각각은 상기 내부단자들 중 대응하는 하나에 전기적으로 접속되고, 상기 캐비티는 하나 또는 다수의 표준형 반도체패키지(standard semiconductor package)에 대응하는 크기인 카드 패키지용 하우징(housing).
  12. 삭제
  13. 제 11 항에 있어서,
    상기 표준형 반도체패키지는 비지에이(ball grid array; BGA) 형 패키지인 것을 특징으로 하는 카드 패키지용 하우징(housing).
  14. 제 11 항에 있어서,
    상기 내부단자들 사이에서 상기 인쇄 회로 기판의 표면은 상기 내부단자들의 표면보다 돌출된 것을 특징으로 하는 카드 패키지용 하우징(housing).
  15. 제 11 항에 있어서,
    상기 캐비티를 덮는 덮개를 더 포함하는 카드 패키지용 하우징(housing).
  16. 외부단자들, 캐비티(cavity) 및 상기 캐비티에 배치된 내부단자들을 구비하는 하우징(housing)을 제공하되, 상기 외부단자들은 상기 하우징의 외부로 노출되며, 상기 외부단자들의 각각은 상기 내부단자들 중 대응하는 하나에 전기적으로 접속되고,
    상기 캐비티에 입/출력 단자들을 갖는 하나 또는 다수의 내부 반도체 패키지들을 삽입하는 것을 포함하되, 상기 입/출력 단자들의 각각은 상기 내부단자들 중 대응하는 하나에 접촉되는 반도체 카드 패키지의 제조방법.
  17. 제 16 항에 있어서,
    상기 내부 반도체 패키지가 삽입된 상기 하우징을 리플로우(reflow)하는 것을 더 포함하되, 상기 입/출력 단자들은 도전성 볼(conductive ball)을 갖는 반도체 카드 패키지의 제조방법.
  18. 제 16 항에 있어서,
    상기 내부 반도체 패키지가 삽입된 상기 하우징에 상기 캐비티를 덮는 덮개를 형성하는 것을 더 포함하는 반도체 카드 패키지의 제조방법.
  19. 제 16 항에 있어서,
    상기 하우징을 제공하는 것은
    상기 내부단자들 및 상기 내부단자들과 다른 면에 형성된 상기 외부단자들을 갖는 인쇄 회로 기판(printed circuit board)을 준비하고,
    상기 인쇄 회로 기판을 덮고, 상기 캐비티를 갖는 본체를 형성하는 것을 포함하는 반도체 카드 패키지의 제조방법.
  20. 제 19 항에 있어서,
    상기 내부단자들 사이에서 상기 인쇄 회로 기판의 표면은 상기 내부단자들의 표면보다 돌출된 것을 특징으로 하는 반도체 카드 패키지의 제조방법.
  21. 제 16 항에 있어서,
    상기 내부 반도체 패키지는 표준형 반도체패키지(standard semiconductor package)인 것을 특징으로 하는 반도체 카드 패키지의 제조방법.
  22. 제 16 항에 있어서,
    상기 내부 반도체 패키지는 하나 또는 다수의 비 휘발성 메모리 칩들을 구비하는 것을 특징으로 하는 반도체 카드 패키지의 제조방법.
  23. 제 16 항에 있어서,
    상기 내부 반도체 패키지는 MoviNAND 이되, 상기 MoviNAND는 제어 칩(controller chip) 및 하나 또는 다수의 낸드 플래시메모리 칩들을 구비하는 것을 특징으로 하는 반도체 카드 패키지의 제조방법.
KR1020070006624A 2007-01-22 2007-01-22 반도체 카드 패키지 및 그 제조방법 KR100849182B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070006624A KR100849182B1 (ko) 2007-01-22 2007-01-22 반도체 카드 패키지 및 그 제조방법
US11/938,643 US7855441B2 (en) 2007-01-22 2007-11-12 Semiconductor card package and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070006624A KR100849182B1 (ko) 2007-01-22 2007-01-22 반도체 카드 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080069038A KR20080069038A (ko) 2008-07-25
KR100849182B1 true KR100849182B1 (ko) 2008-07-30

Family

ID=39640442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070006624A KR100849182B1 (ko) 2007-01-22 2007-01-22 반도체 카드 패키지 및 그 제조방법

Country Status (2)

Country Link
US (1) US7855441B2 (ko)
KR (1) KR100849182B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
JP2010021449A (ja) * 2008-07-11 2010-01-28 Toshiba Corp 半導体装置
KR20100071522A (ko) * 2008-12-19 2010-06-29 삼성전자주식회사 패키지 온 패키지 타입의 고용량 다기능 멀티 칩 패키지 구조
JP2010262696A (ja) * 2009-04-30 2010-11-18 Toshiba Corp Ｎａｎｄ型フラッシュメモリ
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
JP2011095961A (ja) * 2009-10-29 2011-05-12 Sony Corp カード型周辺装置
US9417998B2 (en) 2012-01-26 2016-08-16 Memory Technologies Llc Apparatus and method to provide cache move with non-volatile mass memory system
TW201340113A (zh) * 2012-03-29 2013-10-01 Innodisk Corp 嵌入式記憶體模組及其插設之主機板
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US8910310B2 (en) * 2012-05-17 2014-12-09 Silicon Motion, Inc. Embedded flash memory card and electronic device using the same, and engineering board for embedded flash memory card
KR101950976B1 (ko) * 2012-10-25 2019-02-25 에스케이하이닉스 주식회사 반도체 패키지
US20140241062A1 (en) * 2013-02-27 2014-08-28 Lsi Corporation Modular, Scalable Rigid Flex Memory Module
USD736213S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD739856S1 (en) * 2014-07-30 2015-09-29 Samsung Electronics Co., Ltd. Memory card
USD736216S1 (en) * 2014-07-30 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD772232S1 (en) * 2015-11-12 2016-11-22 Samsung Electronics Co., Ltd. Memory card
USD773467S1 (en) * 2015-11-12 2016-12-06 Samsung Electronics Co., Ltd. Memory card
USD848431S1 (en) * 2016-01-19 2019-05-14 Sony Corporation Memory card
WO2018057019A1 (en) * 2016-09-25 2018-03-29 Intel Corporation Surface mounted contact fingers
JP1621567S (ko) * 2018-06-13 2019-01-07
EP3644351A1 (en) * 2018-10-26 2020-04-29 Nagravision SA Protection of wire-bond ball grid array packaged integrated circuit chips

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040014185A (ko) * 2002-06-10 2004-02-14 가부시키가이샤 히타치세이사쿠쇼 메모리 카드 및 그 제조방법
KR20040037268A (ko) * 2002-10-08 2004-05-06 가부시키가이샤 히타치세이사쿠쇼 Ｉｃ카드 및 그 제조방법
US20060108674A1 (en) * 2004-11-24 2006-05-25 Jhyy-Cheng Liou Package structure of memory card and packaging method for the structure
JP2007005443A (ja) 2005-06-22 2007-01-11 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH091972A (ja) 1995-06-26 1997-01-07 Hitachi Ltd Ｉｃカード
JP3768761B2 (ja) 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
KR100335717B1 (ko) 2000-02-18 2002-05-08 윤종용 고용량 메모리 카드
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
TWI238499B (en) * 2003-11-03 2005-08-21 Siliconware Precision Industries Co Ltd Semiconductor package
US7508070B2 (en) * 2007-01-13 2009-03-24 Cheng-Lien Chiang Two dimensional stacking using interposers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040014185A (ko) * 2002-06-10 2004-02-14 가부시키가이샤 히타치세이사쿠쇼 메모리 카드 및 그 제조방법
KR20040037268A (ko) * 2002-10-08 2004-05-06 가부시키가이샤 히타치세이사쿠쇼 Ｉｃ카드 및 그 제조방법
US20060108674A1 (en) * 2004-11-24 2006-05-25 Jhyy-Cheng Liou Package structure of memory card and packaging method for the structure
JP2007005443A (ja) 2005-06-22 2007-01-11 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20080173996A1 (en) 2008-07-24
US7855441B2 (en) 2010-12-21
KR20080069038A (ko) 2008-07-25

Similar Documents

Publication Publication Date Title
KR100849182B1 (ko) 반도체 카드 패키지 및 그 제조방법
US11605609B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US7687899B1 (en) Dual laminate package structure with embedded elements
US7529093B2 (en) Circuit device
US7579690B2 (en) Semiconductor package structure
KR102456366B1 (ko) 반도체 패키지
US20120063107A1 (en) Semiconductor component and method of manufacture
US7224058B2 (en) Integrated circuit package employing a heat-spreader member
KR20000048471A (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
US6894229B1 (en) Mechanically enhanced package and method of making same
JP2008537333A (ja) 集積回路の他の集積回路への積層構造
CN109216294A (zh) 半导体封装
US7633763B1 (en) Double mold memory card and its manufacturing method
KR101772490B1 (ko) 인쇄회로기판 어셈블리
US10008441B2 (en) Semiconductor package
US9633923B2 (en) Electronic device module and manufacturing method thereof
JP2007188945A (ja) 半導体装置とそれを用いた電子部品モジュール
JP2004319678A (ja) 指紋センサ装置及びその製造方法
TW200933868A (en) Stacked chip package structure
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
TWI706528B (zh) 電子封裝裝置
KR100567055B1 (ko) 반도체 패키지의 적층방법
JPH06216492A (ja) 電子装置
KR20160051424A (ko) 적층 패키지
US20080169541A1 (en) Enhanced durability multimedia card

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 11