JP4402997B2

JP4402997B2 - ストレージ装置

Info

Publication number: JP4402997B2
Application number: JP2004092960A
Authority: JP
Inventors: 純司小川; 直人松並; 哲西本; 陽一水野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2004-03-26
Filing date: 2004-03-26
Publication date: 2010-01-20
Anticipated expiration: 2024-03-26
Also published as: US20050216659A1; JP2005284343A; US7136963B2

Description

本発明はストレージ装置に関し、特に複数のディスクアレイ制御部を備えたディスクアレイ装置に関する。

ストレージ装置の大容量化に伴い、従来分散されていた多くのボリュームをひとつのストレージで扱いストレージ装置を統合することがある。このような場合、一つのストレージシステム内に様々なアクセスパターンのボリュームが混在する。このとき、特定のボリュームにアクセスが集中し、該ボリュームに高い性能が必要とされる場合がある。

このような場合にコントローラ間でボリュームを引き継ぐことによって負荷分散を行う方法が提案されている。具体的には、このとき、引き継ぎ元コントローラは、データキャッシュ上の対象ボリュームのデータをディスクに書き込んでディスクの整合性を保つディスクアレイシステムが提案されている。これにより、各コントローラが独立した専用キャッシュを備えた場合においてもシステムを中断させることなく任意のコントローラ間で任意のボリュームを引継ぐことが可能となる（例えば、特許文献１参照。）
特開２００３−１６２３７７号公報

前述した従来のストレージ装置では、ＣＰＵ、メモリ、キャッシュメモリ、Ｉ／Ｆ等を備えたコントローラ毎に資源が分けられている。コントローラ毎にボリュームの管理が分けられていることによって、共有資源の排他論理が不要となるという性能上の利点はある。しかし、あるコントローラ内のキャッシュメモリに余裕がある場合であっても、他のコントローラ内のキャッシュメモリを使用することはできず、自コントローラに設けられているキャッシュメモリサイズ以上のキャッシュを扱うことができなかった。

本発明は、コントローラに備わるキャッシュメモリ以上の容量のキャッシュを使用可能とすることを目的とする。

本発明は、第１ディスクアレイ制御部、第２ディスクアレイ制御部、及び複数のディスクを含むストレージ装置であって；前記第１ディスクアレイ制御部は、第１ＣＰＵと、ストレージ装置に接続されたホストとの間でデータや制御信号を送受信する第１ホスト入出力制御部と、前記ディスクとの間でデータや制御信号を送受信する第１ディスク入出力制御部と、前記第１ホスト入出力制御部及び前記第１ディスク入出力制御部の間のデータ転送を制御する第１データ転送制御部と、を備え；前記第２ディスクアレイ制御部は、第２ＣＰＵと、ストレージ装置に接続されたホストとの間でデータや制御信号を送受信する第２ホスト入出力制御部と、前記ディスクとの間でデータや制御信号を送受信する第２ディスク入出力制御部と、前記第２ホスト入出力制御部及び前記第２ディスク入出力制御部の間のデータ転送を制御する第２データ転送制御部と、を備え；前記第１データ転送制御部と前記第２データ転送制御部の間を通信可能に接続するディスクアレイ制御部間通信路と、を備え；前記第１ディスクアレイ制御部は、前記第１ホスト入出力制御部と前記第１ディスク入出力制御部との間で送受信されるデータを一時的に記憶する第１キャッシュメモリと、前記第１ＣＰＵが実行する制御プログラムが記憶される第１メモリと、を備え、前記第１ＣＰＵが前記制御プログラムを実行することによって第１キャッシュメモリ制御部と第１データ入出力制御部とが構成され；第２ディスクアレイ制御部は、前記第２ホスト入出力制御部と前記第２ディスク入出力制御部との間で送受信されるデータを一時的に記憶する第２キャッシュメモリを備え；前記第１データ入出力制御部は、前記第１ホスト入出力制御部に接続されたホストから受信したデータ読み出し要求の内容を解析し；
前記第１キャッシュメモリ制御部は、前記要求に係るデータがどのキャッシュメモリに記憶されているかを判定し；前記第１データ転送制御部は、要求に係るデータの全てが前記第１キャッシュメモリに記憶されていれば、前記第１ホスト入出力制御部、前記第１データ転送制御部、及び前記第１ディスク入出力制御部を経由する第１パスを用いて前記第１キャッシュメモリから前記第１ホスト入出力制御部へ転送し、要求に係るデータの全てが前記第２キャッシュメモリに記憶されていれば、前記第１ホスト入出力制御部、前記第１データ転送制御部、前記ディスクアレイ制御部間通信路、前記第２データ転送制御部、及び前記第２ディスク入出力制御部を経由する第２パスを用いて前記第２データ転送制御部に前記第２キャッシュメモリからのデータの読み出しを依頼し、前記第２パスを用いて前記第２データ転送制御部から転送されたデータを前記第１ホスト入出力制御部へ転送する。

本発明によると、ディスクアレイ制御部に備わるキャッシュメモリ以上の容量のキャッシュメモリを使用することができる。

以下、本発明の実施の形態を図面を参照して説明する。

図１は、本発明の実施の形態のストレージ装置が接続されるコンピュータシステムの構成図である。

本実施の形態のストレージ装置１は、ＩＰネットワーク５１１を介して管理ホスト５２１に接続されている。また、ストレージ装置１は、ＳＡＮを介して複数のホスト５０１等に接続されている。

ホスト５０１、５０２は、ＣＰＵ、メモリ、記憶装置、インターフェース、入力装置及び表示装置が備わるコンピュータ装置であり、ストレージ装置１から提供されるデータを利用して、データベースサービスやウェブサービス等を利用可能にする。ストレージ装置１とホスト５０１等はＳＡＮによって接続されている。このＳＡＮは、例えばファイバチャネルプロトコル、ｉＳＣＳＩ（internet SCSI）のような、データの転送に適するプロトコルで通信可能なネットワークである。

ＩＰネットワーク５１１は、ＴＣＰ／ＩＰプロトコルによって、コンピュータ間でデータや制御情報を通信可能であり、例えばイーサネット（登録商標、以下同じ）が用いられる。

管理ホスト５２１は、ＣＰＵ、メモリ、記憶装置、インターフェース、入力装置及び表示装置が備わるコンピュータ装置である。管理ホスト５２１では管理プログラムが動作しており、該管理プログラムによってストレージ装置１の動作状態を把握し、ストレージ装置１の動作を制御する。なお、管理ホスト５２１ではｗｅｂブラウザ等のクライアントプログラムが動作しており、ストレージ装置１から供給される管理プログラム（Common Gateway Interface、Java等）によってストレージ装置１の動作を制御するようにしてもよい。

図２は、本発明の実施の形態のストレージ装置の構成を示すブロック図である。

本実施の形態のストレージ装置は、複数のディスクアレイ制御部（ディスクアレイ制御部１、２）及び複数のディスク（ディスク１、２）によって構成されている。

ディスクアレイ制御部１０１には、ホスト入出力制御部１１、キャッシュメモリ２１、ＣＰＵ３１、データ転送制御部４１、メモリ５１、ディスク入出力制御部６１、及び管理Ｉ／Ｆ８１が設けられている。

ホスト入出力制御部１１は、ホスト５０１等に対するインターフェースであって、例えば、ファイバチャネルプロトコルやｉＳＣＳＩによって、ホスト５０１等との間でデータや制御信号を送受信する。そして、ストレージ装置外部のプロトコルとストレージ装置の内部のプロトコルとを変換する。

キャッシュメモリ２１は、ホスト入出力制御部１１とディスク入出力制御部６１との間で送受信されるデータを一時的に記憶する。

データ転送制御部４１は、ＣＰＵ３１、ホスト入出力制御部１１、ディスク入出力制御部６１、及びキャッシュメモリ２１の間でデータを転送する。また、転送されるデータに保証コードを付加して、データの保証をする。

メモリ５１には制御プログラムが記憶されており、ＣＰＵ３１が制御プログラムを呼び出して実行することによって各種処理が行われる。また、メモリ５１にはキャッシュメモリ２１の管理情報が記憶されている。

ディスク入出力制御部６１は、ディスク７１、７２等に対するインターフェースであって、例えば、ＡＴＡ、ＳＡＳ（Serial Attached SCSI）、ファイバチャネル等のインターフェースによって、ディスク７１等との間でデータや制御信号を送受信する。そして、ディスクアレイ制御部外部のプロトコルとディスクアレイ制御部の内部のプロトコルとを変換する。

すなわち、データ転送制御部４１は、ホスト１等によってディスク７１等に読み書きされるデータを入出力制御部１１、６１間で転送する。さらに、これらのデータをキャッシュメモリ２１に転送する。また、データ転送制御部４１は、他のディスクアレイ制御部２のデータ転送制御部４２にもデータを転送する。

管理インターフェース８１は、ＩＰネットワーク５１１に対するインターフェースであって、ＴＣＰ／ＩＰプロトコルによって、管理ホスト５２１との間でデータや制御信号を送受信する。

以上、ディスクアレイ制御部１０１について説明したが、ディスクアレイ制御部１０２も同じ構成を有する。

ディスクアレイ制御部１０１のデータ転送制御部４１と、ディスクアレイ制御部１０２のデータ転送制御部４２とはディスクアレイ制御部間通信路９１によって接続されており、データ転送制御部４１とデータ転送制御部４２との間でもデータを転送できる。ディスクアレイ制御部間通信路９１は、データ転送制御部４１とデータ転送制御部４２とを直接接続する信号線によっても、ストレージ装置１外部に設けられた信号線（ネットワーク等）によって実現することもできる。

図３は、本発明の実施の形態のキャッシュメモリの構成図である。

前述したようにキャッシュメモリ２１には、ホスト入出力制御部１１とディスク入出力制御部６１との間で送受信されるデータ（ディスク７１等に読み書きされるデータ）が記憶されるデータ領域１０１１が設けられている。

また、キャッシュメモリ２１には、データ領域１０１１に記憶されたデータのアドレス、該データの状態（ダーティデータか、クリーンデータか）が記憶されるキャッシュメモリ管理情報領域１００１が設けられている。

ディスクアレイ制御部１０１とディスクアレイ制御部１０２とは、互いのキャッシュメモリ２１、２２を自己のキャッシュメモリとして使用することができる。図３中破線で示す領域がディスクアレイ制御部１０１が使用する領域であり、太線で示す領域がディスクアレイ制御部１０２が使用する領域である。すなわち、図示された状態では、ディスクアレイ制御部１０１がキャッシュメモリ２２の一部を自己のキャッシュメモリとして使用している。

ストレージ装置１が起動した初期状態では、ディスクアレイ制御部１０１、１０２は、各々自己のキャッシュメモリ２１、２２を使用している。その後、キャッシュメモリ２１に空きがなく、かつキャッシュメモリ２２に余裕がある場合に、キャッシュメモリ２２の記憶領域をディスクアレイ制御装置１０１に割り当てる。なお、キャッシュメモリが新たに割り当てられた状態では、キャッシュメモリ管理情報には空き状態である旨が記憶され、新たに割り当てられたキャッシュメモリ内の記憶領域は空きキューに接続されている。

図４は、本発明の実施の形態のメモリ５１の構成図である。

前述したようにメモリ５１には制御プログラムが記憶されており、制御プログラムがＣＰＵ３１によって実行されて各種処理が実現される。具体的には、ディスクアレイ制御部１側キャッシュ管理領域情報２００１、キャッシュメモリ１管理情報２０１１、キャッシュメモリ２管理情報２０２１、データ転送制御プログラム２０３１、入出力制御部ドライバプログラム２０４１、ディスクアレイ制御プログラム２０５１、キャッシュメモリ制御プログラム２０６１、及びオペレーティングシステム２０７１が記憶されている。

ディスクアレイ制御部１側キャッシュ管理領域情報２００１は、ディスクアレイ制御部の管理領域テーブルにキャッシュメモリのセグメントを登録することによって、キャッシュメモリのディスクアレイ制御部毎の割り当てを管理する（図５参照）。

キャッシュメモリ１管理情報２０１１、及びキャッシュメモリ２管理情報２０２１は、使用可能なキャッシュメモリの領域（セグメント）に記憶されているデータに関する情報が記憶されている（図６参照）。

データ転送制御プログラム２０３１は、データ転送制御部４１を動作させ、データを転送するプログラムである。

入出力制御部ドライバプログラム２０４１は、ホスト入出力制御部１１及びディスク入出力制御部６１を動作させるプログラムである。

ディスクアレイ制御プログラム２０５１は、ＲＡＩＤ変換や、論理−物理変換等のディスクアレイの制御を行い、ホスト１等からのデータ入出力要求に従ってディスク７１等に対するデータの読み書きしてデータ入出力制御部を構成する。

キャッシュメモリ制御プログラム２０６１は、どのデータがどのキャッシュメモリに記憶されているかを管理し、データをどのキャッシュメモリに記憶するかを管理して、キャッシュメモリ制御部を構成する。

図５は、本発明の実施の形態のディスクアレイ制御部１側キャッシュ管理領域情報２００１の構成図である。

ディスクアレイ制御部１側キャッシュ管理領域情報２００１には、キャッシュメモリ１内コントローラ１管理領域テーブル９００１、キャッシュメモリ２内コントローラ１管理領域テーブル９００２、キャッシュメモリ１使用可能ＬＵテーブル９０１１、及びキャッシュメモリ内使用可能ＬＵテーブル９０１２が設けられている。

キャッシュメモリは所定の容量毎（例えば、５１２バイト毎）のセグメントに区分されており、セグメント単位にデータが読み書きされる。すなわち、キャッシュメモリのセグメントを最小単位として管理される。

キャッシュメモリ１内コントローラ１管理領域テーブル９００１は、ディスクアレイ制御部１（１０１）によって管理されるキャッシュメモリ１（２１）内の領域を管理する。すなわち、このテーブルに記載されているキャッシュメモリのセグメントがディスクアレイ制御部１によって管理される。また、キャッシュメモリ２内コントローラ１管理領域テーブル９００２は、ディスクアレイ制御部１によって管理されるキャッシュメモリ２（２２）内の領域を管理する。すなわち、このテーブルに記載されているキャッシュメモリのセグメントがディスクアレイ制御部１によって管理される。

なお、図示を省略するが、ディスクアレイ制御部２（１０２）に設けられているディスクアレイ制御部２側キャッシュ管理領域情報２００２には、ディスクアレイ制御部２によって管理されるキャッシュメモリ２（２２）内の領域を管理するキャッシュメモリ２内コントローラ２管理領域テーブルと、ディスクアレイ制御部２によって管理されるキャッシュメモリ１（２１）内の領域を管理するキャッシュメモリ１内コントローラ２管理領域テーブルとが設けられている。

キャッシュメモリ１（２１）の領域は、キャッシュメモリ１内コントローラ１管理領域テーブル９００１、又は、キャッシュメモリ１内コントローラ２管理領域テーブルのいずれかに登録されている。セグメントがいずれのテーブルに登録されるかによって、論理区画８０００が変更され、キャッシュメモリ１のコントローラ毎の割り当てが定まる。

同様に、キャッシュメモリ２（２２）の領域は、キャッシュメモリ２内コントローラ１管理領域テーブル９００２、又は、キャッシュメモリ２内コントローラ２管理領域テーブルのいずれかに登録されている。セグメントがいずれのテーブルに登録されるかによって、論理区画が変更され、キャッシュメモリ２のコントローラ毎の割り当てが定まる。

キャッシュメモリ１使用可能ＬＵテーブル９０１１は、ディスクアレイ制御部１（１０１）によって管理されるキャッシュメモリ１（２１）にデータを書き込み可能なＬＵが登録されている。すなわち、キャッシュメモリ１使用可能ＬＵテーブル９０１１には、ディスクアレイ制御部１によってデータが読み書きされる全てのＬＵが登録される。

また、キャッシュメモリ２使用可能ＬＵテーブル９０１２は、ディスクアレイ制御部１（１０１）によって管理されるキャッシュメモリ２（２２）にデータを書き込み可能なＬＵが登録されている。すなわち、キャッシュメモリ２使用可能ＬＵテーブル９０１２に登録されているＬＵは他系のキャッシュメモリを使用可能であり、キャッシュメモリ２使用可能ＬＵテーブル９０１２に登録されていないＬＵは自系のキャッシュメモリのみを使用することができ、他系のキャッシュメモリを使用することができない。

このようにＬＵ単位でキャッシュメモリの割り当てを制御することによって、高い性能が要求される論理ユニットに他系のキャッシュメモリを割り当てることができ、高いアクセス性能を確保することができる。

図６は、本発明の実施の形態のキャッシュメモリ管理情報を説明する図である。

ディスクアレイ制御部１（１０１）には、キャッシュメモリ１管理情報２０１１及びキャッシュメモリ２管理情報２０２１が設けられている。

キャッシュメモリ１管理情報２０１１には、キャッシュメモリ１内コントローラ１管理領域テーブル９００１に規定されたセグメントに記憶されているデータに関する情報が規定されている。具体的には、該セグメントのキャッシュメモリ上の実アドレス、該セグメントに記憶されているデータの状態（ステータス）、該セグメントに記憶されているデータのディスク上のアドレスが記録されている。

このステータス欄には、キャッシュメモリに記憶されているデータがクリーンデータであるか、ダーティデータであるかが記録される。クリーンデータは、キャッシュメモリに記憶されたデータと同じデータがディスクにも記憶されているものである。ダーティデータは、ストレージ装置１に書き込み要求がされ、該書き込み要求に係るデータはキャッシュメモリに記憶されたが、まだディスクには書き込まれていないものである。

なお、キャッシュメモリ２管理情報２０２１には、同様に、キャッシュメモリ２内コントローラ１管理領域テーブル９００２に規定されたセグメントに記憶されているデータに関する情報が規定されている。

図７は、本発明の実施の形態のデータ読み出し処理のフローチャートである。

ホスト入出力制御部１１がホスト５０１等から受信したデータ読み出し要求（ホストリードコマンド）は、ディスクアレイ制御プログラム２０５１によって、その内容が解析される。すなわち、該要求から読み出し要求に係るデータの先頭のブロックアドレスと容量が抽出されて、該先頭のブロックアドレスと容量から、読み出し対象のデータのブロックアドレスを算出する（５０１０）。

そして、キャッシュメモリ１管理情報２０１１及びキャッシュメモリ２管理情報２０１２を参照し、読み出し対象のデータのブロックアドレスとキャッシュメモリに記憶されているキャッシュデータのブロックアドレスとを比較して、要求に係る全てのデータ（全てのブロックアドレス）がキャッシュメモリ２１、２２に記憶されているかを判定する（５０２０）。

そして、要求に係る全てのデータがいずれかのキャッシュメモリ２１、２２に記憶されているならば、ディスクからデータを読み出す必要がないので、どのキャッシュメモリに記憶されているかを、キャッシュメモリ１管理情報及びキャッシュメモリ管理情報２を参照して、ＣＰＵ３１が判定する（５０３０）。

その結果、要求に係る全てのデータが自らのディスクアレイ制御部１０１のキャッシュメモリ２１に記憶されている場合、データ転送制御部４１（データ転送制御プログラム２０３１）は、要求に係るデータが記憶されたセグメントを特定し、自系のキャッシュメモリ２１から対象データを読み出して、ホスト５０１へ転送する（５０４０）。

また、要求に係る全てのデータが他のディスクアレイ制御部１０２のキャッシュメモリ２２に記憶されている場合、データ転送制御部４１は他系のデータ転送制御部４２にキャッシュメモリ２２からのデータの読み出しを依頼する。データ転送制御部４２（データ転送制御プログラム２０３２）は、要求に係るデータが記憶されたセグメントを特定し、他系のキャッシュメモリ２２から対象データを読み出して、ディスクアレイ制御部間通信路９１を介して、データ転送制御部４１に送る。データ転送制御部４１は、データ転送制御部４２から転送されたデータをホスト５０１へ転送する（５０５０）。

また、要求に係るデータが自らのディスクアレイ制御部１０１のキャッシュメモリ２１と、他のディスクアレイ制御部１０２のキャッシュメモリ２２との両方に分かれて記憶されている場合、データ転送制御部４１は、要求に係るデータが記憶されたセグメントを特定し、自系のキャッシュメモリ２１から対象データを読み出す。さらに、データ転送制御部４１は他系のデータ転送制御部４２にキャッシュメモリ２２からのデータの読み出しを依頼する。データ転送制御部４２は、要求に係るデータが記憶されたセグメントを特定し、他系のキャッシュメモリ２２から対象データを読み出して、ディスクアレイ制御部間通信路９１を介して、データ転送制御部４１に送る。データ転送制御部４１は、キャッシュメモリ２１から読み出したデータと、データ転送制御部４２から転送されたデータとを合成してホスト５０１へ転送する（５０６０）。

一方、要求に係るデータの一部でもキャッシュメモリ２１、２２に記憶されていなければ、ディスクからデータを読み出す必要があるので、ＣＰＵ３１はキャッシュメモリ管理情報２０１１、２０２１を参照し、各キャッシュメモリ２１、２２の空き容量を特定する。この空き容量は、キャッシュメモリ管理情報２０１１、２０２１の空きキューの数を計数することによって求めることができるが、予め空き容量カウンタを設けてもよい。そして、ＣＰＵ３１は読み出したデータをどのキャッシュメモリに一時的に記憶するかを決定する（５１１０）。

この記憶先のキャッシュメモリの決定は、自系のキャッシュメモリ２１を優先的に選択し、かつ、複数のキャッシュメモリに分割して記憶しないようにキャッシュメモリを選択する方法が考えられる。また、自系のキャッシュメモリ２１と、他系のキャッシュメモリ２２とのアクセス性能を比較して、アクセス性能が良好なキャッシュメモリを選択することもできる。

その結果、自らのディスクアレイ制御部１０１のキャッシュメモリ２１に、読み出されるデータの容量以上の空き容量がある場合は、要求に係る全てのデータを自系のキャッシュメモリ２１に記憶できる。よって、データ転送制御部４１は、ディスクから読み出されたデータを自系のキャッシュメモリ２１に書き込む（５１３０）。

また、読み出すデータの容量以上の空き容量が自系のキャッシュメモリ２１になく、他のディスクアレイ制御部１０２のキャッシュメモリ２２にある場合は、要求に係る全てのデータを他系のキャッシュメモリ２２に記憶できる。よって、データ転送制御部４１は、他系のデータ転送制御部４２にディスクからのデータの読み出しを依頼する。データ転送制御部４２は、ディスクから読み出されたデータをキャッシュメモリ２２に書き込む（５１４０）。

また、自系のキャッシュメモリ２１にも他系のキャッシュメモリ２２にも、読み出すデータの容量以上の空き容量がなく、かつ、自系のキャッシュメモリ２１と他系のキャッシュメモリ２２との合計の空き容量が読み出すデータの容量より大きい場合は、要求に係るデータを自系のキャッシュメモリ２１と他系のキャッシュメモリ２２とに分けて記憶できる。よって、データ転送制御部４１は、ディスクから読み出されたデータを自系のキャッシュメモリ２１に書き込む。さらに、データ転送制御部４１は、他系のデータ転送制御部４２にディスクからのデータの読み出しを依頼する。データ転送制御部４２は、ディスクから読み出されたデータをキャッシュメモリ２２に書き込む（５１５０）。

このとき、データ転送制御部４１は自系のキャッシュメモリ２１の空き容量に対応する量のデータをディスクから読み出し、データ転送制御部４２はキャッシュメモリ２２の空き容量に対応する量のデータをディスクから読み出す。

ディスクから読み出されたデータのキャッシュメモリ２１、２２への書き込みが終了すると、キャッシュメモリ２１、２２に書き込まれたデータをホストへ転送するために、処理５０３０に移行する。

以上説明したデータ読み出し処理のうち、処理５０１０はディスクアレイ制御プログラム２０５１によって実行される。また、処理５０２０〜５０３０及び処理５１１０〜５１２０は、キャッシュメモリ制御プログラムによって実行される。また、処理５０４０〜５０６０及び処理５１３０〜５１５０はデータ転送制御プログラム２０３１、２０３２によって実行される。

図８は、本発明の実施の形態のデータ書き込み処理のフローチャートである。

ホスト入出力制御部１１がホスト５０１等から受信したデータ書き込み要求（ホストライトコマンド）は、ディスクアレイ制御プログラム２０５１によって、その内容が解析される、該要求から書き込み要求に係るデータの容量が抽出される（６０１０）。

そして、ディスクに書き込むデータをキャッシュメモリ２１、２２に記憶する必要があるので、ＣＰＵ３１はキャッシュメモリ管理情報２０１１、２０２１を参照し、各キャッシュメモリ２１、２２の空き容量を特定する。そして、ＣＰＵ３１は書き込むデータをどのキャッシュメモリに一時的に記憶するかを決定する（６０２０）。

この記憶先のキャッシュメモリの決定は、自系のキャッシュメモリ２１を優先的に選択し、かつ、複数のキャッシュメモリに分割しないようにキャッシュメモリを選択する方法が考えられる。また、自系のキャッシュメモリ２１と、他系のキャッシュメモリ２２とのアクセス性能を比較して、アクセス性能が良好なキャッシュメモリを選択することもできる。

その結果、自らのディスクアレイ制御部１０１のキャッシュメモリ２１に、書き込まれるデータの容量以上の空き容量がある場合は、要求に係るデータの全てを自系のキャッシュメモリ２１に記憶できる。よって、データ転送制御部４１（データ転送制御プログラム２０３１）は、データを記憶するセグメントを特定し、ホストから転送されたデータを自系のキャッシュメモリ２１に書き込む（６０４０）。

また、書き込まれるデータの容量以上の空き容量が自系のキャッシュメモリ２１になく、他のディスクアレイ制御部１０２のキャッシュメモリ２２にある場合は、要求に係るデータの全てを他系のキャッシュメモリ２２に記憶できる。よって、データ転送制御部４１は、ホストから転送されたデータを他系のデータ転送制御部４２に転送し、キャッシュメモリ４２への書き込みを依頼する。データ転送制御部４２は、データを記憶するセグメントを特定し、データ転送制御部４１から転送されたデータをキャッシュメモリ２２に書き込む（６０５０）。

また、自系のキャッシュメモリ２１にも他系のキャッシュメモリ２２にも、書き込まれるデータの容量以上の空き容量がなく、かつ、自系のキャッシュメモリ２１と他系のキャッシュメモリ２２との合計の空き容量が書き込まれるデータの容量より大きい場合は、要求に係るデータを自系のキャッシュメモリ２１と他系のキャッシュメモリ２２とに分けて記憶できる。よって、データ転送制御部４１は、データを記憶するセグメントを特定し、ホストから転送されたデータを自系のキャッシュメモリ２１に書き込む。さらに、データ転送制御部４１は、ホストから転送されたデータの一部を他系のデータ転送制御部４２に転送し、キャッシュメモリ２２への書き込みを依頼する。データ転送制御部４２は、データを記憶するセグメントを特定し、データ転送制御部４１から転送されたデータをキャッシュメモリ２２に書き込む（６０６０）。

図９、図１０は、本発明の実施の形態のストレージ装置のディスクアクセス経路を説明する図であり、図９に通常のパスを示す。

ホスト５０１等からのデータ書き込み要求は、ホスト入出力制御部１１で受信され、データ転送制御部４１を介してキャッシュメモリ２１に送られ、書き込みデータが一時的に記憶される。そして、該データがキャッシュメモリ２１に記憶されると、データ書き込みを要求したホストに書き込み処理完了が通知される。これと並行して（又は、その後の任意のタイミングで）、データ転送制御部４１はディスク７１等にデータを書き込む。

一方、ホスト５０１等からのデータ読み出し要求は、ホスト入出力制御部１１で受信され、データ転送制御部４１を介してディスク７１等に送られる。そして、ディスクから読み出されたデータは、データ転送制御部４１を介してキャッシュメモリ２１に送られ、読み出しデータが一時的に記憶される。そして、キャッシュメモリ２１に書き込まれたデータは、データの読み出しを要求したホストに送信される。

以上、ディスクアレイ制御部１１の動作について説明したが、ディスクアレイ制御部２１も同様にデータの読み書き動作を行う。

すなわち、図９に示すように、通常のパスでは、ディスクアレイ制御部１（又は、ディスクアレイ制御部２）のみによってデータの読み書きを行う。

図１０に、ディスクアレイ制御部２のキャッシュメモリ（他系のキャッシュメモリ）を使用するときのパスを示す。

ホスト５０１等からのデータ書き込み要求は、ホスト入出力制御部１１で受信され、データ転送制御部４１からディスクアレイ制御部間通信路９１を介して、データ転送制御部４２に送られる。データ転送制御部４２はこのデータをキャッシュメモリ２２に送り、書き込みデータがキャッシュメモリ２２に一時的に記憶される。そして、該データがキャッシュメモリ２２に記憶されると、データ書き込みを要求したホストに書き込み処理完了が通知される。この完了通知はデータ書き込み要求と逆の経路で送られる。これと並行して（又は、その後の任意のタイミングで）、データ転送制御部４２はディスク７１等にデータを書き込む。

一方、ホスト５０１等からのデータ読み出し要求は、ホスト入出力制御部１１で受信され、データ転送制御部４１からディスクアレイ制御部間通信路９１を介して、データ転送制御部４２に送られる。データ転送制御部４２はこのデータをディスク７１等に送る。そして、ディスクから読み出されたデータは、データ転送制御部４２を介してキャッシュメモリ２２に送られ、読み出しデータが一時的に記憶される。そして、キャッシュメモリ２２に書き込まれたデータは、データの読み出しを要求したホストに送信される。

以上、ディスクアレイ制御部１１の動作について説明したが、ディスクアレイ制御部２１も同様にディスクアレイ制御部１のキャッシュメモリを使用してデータの読み書き動作を行う。

なお、図９に示す通常のパスと図１０に示す他系のキャッシュメモリを使用するパスのいずれを使用するかは、ディスク制御部のＣＰＵによってコマンド処理の際に、各キャッシュの状態に応じて決定される。この決定方法は図７、図８で説明したとおりである。

図１１は、本発明の実施の形態のキャッシュメモリの割り当て変更処理のフローチャートである。

まず、管理ホスト５２１が有する管理画面（図１２）によって入力されたキャッシュ使用領域変更指示は、キャッシュメモリ制御プログラム２０６１（又は、２０６２）によって解析される（１００１０）。

そして、使用領域が減少するディスクアレイ制御部が管理するキャッシュメモリの空き容量と変更量とを比較して、使用領域が減少するディスクアレイ制御部が管理するキャッシュメモリの空き容量が不足するか否かを判定する（１００２０）。その結果、使用領域が減少するディスクアレイ制御部が管理するキャッシュメモリの空き容量が変更量に満たなければ、空き容量が不足すると判定し、変更量に足りない分のダーティデータをディスク７１等に書き込む（１００３０）。

そして、使用領域が減少するディスクアレイ制御部側のキャッシュ管理領域情報から変更分のキャッシュメモリのセグメントを削除する（１００４０）。そして、使用領域が増加するディスクアレイ制御部側のキャッシュ管理領域情報に変更分のキャッシュメモリのセグメントを追加する（１００５０）。

そして、使用領域が減少するディスクアレイ制御部のキャッシュ管理領域情報から変更分の管理情報を削除する（１００６０）。そして、使用領域が増加するディスクアレイ制御部のキャッシュメモリ管理情報に管理情報を追加する（１００７０）。

図１２は、本発明の実施の形態のキャッシュメモリの管理画面の説明図である。

この管理画面７０００には、ディスクアレイ制御部をまたがるキャッシュメモリを共有するか否かの選択欄７０１０が設けられている。このチェックボックス７０１０にチェックを入れることによって、ディスクアレイ制御部は他のディスクアレイ制御部のキャッシュメモリを使用可能となり、この画面の他の項目が選択できるようになる。

さらに、管理画面７０００には、キャッシュメモリの割り当てを自動的に判断するか、自動的に判断しないか（手動で設定するか）の選択欄７０２０が設けられている、このラジオボタン７０２１、７０２２は一つのみ選択可能であって、選択された方法（自動又は手動）によってキャッシュメモリの割り当てが判断される。

さらに、管理画面７０００には、ディスクアレイ制御部単位でのキャッシュメモリの割り当てを設定する欄７０３０が設けられている。この欄に設けられたバー７０３３は、キャッシュメモリの論理境界を示す。すなわち、バー７０３３の左側がディスクアレイ制御部１が使用するキャッシュメモリの領域であり、右側がディスクアレイ制御部２が使用するキャッシュメモリの領域である。このバー７０３３は左右に移動可能であり、このバー７０３３の移動によって、ディスクアレイ制御部１側キャッシュ管理領域情報２００１、及びディスクアレイ制御部２側キャッシュ管理領域情報２００２に登録されるセグメントが変化し、キャッシュメモリのうちディスクアレイ制御部１が使用する領域とディスクアレイ制御部２が使用する領域とを可変することができる。なお、この欄の下部には、ディスクアレイ制御部１に設けられたキャッシュメモリの容量と、ディスクアレイ制御部２に設けられたキャッシュメモリの容量とが図示されている。

さらに、管理画面７０００には、論理ユニット（ＬＵ）単位でのキャッシュメモリの割り当ての設定欄７０４０が設けられている。すなわち、チェックボックス７０５２、７０５４にチェックを入れることによって、ディスクアレイ制御部１のキャッシュメモリ２使用可能ＬＵテーブル９０１２に登録されるＬＵが変化し、対応するＬＵにおいて他系のキャッシュメモリの使用を許可することができる。また、チェックボックス７０６２、７０６４にチェックを入れることによって、ディスクアレイ制御部２のキャッシュメモリ１使用可能ＬＵテーブルに登録されるＬＵが変化し、対応するＬＵにおいて他系のキャッシュメモリの使用を許可することができる。

図１３は、本発明の実施の形態のキャッシュメモリの割り当ての変更に基づく、キャッシュメモリ内の領域の変化を説明する図である。

管理画面７０００のキャッシュメモリ割当設定欄７０３０に設けられたバー７０３３を操作することによって、ディスクアレイ制御部１側キャッシュ管理領域情報２００１、及びディスクアレイ制御部２側キャッシュ管理領域情報２００２に登録されるセグメントが変化し、キャッシュメモリの論理境界８０００を変化させることができる。すなわち、論理境界８０００の左側がディスクアレイ制御部１が使用するキャッシュメモリの領域８０１０、８０１１であり、右側がディスクアレイ制御部２が使用するキャッシュメモリの領域８０１２である。

以上説明したように本発明の実施の形態では、ディスクアレイ制御部１０１は、ストレージ装置１に接続されたホストとの間でデータや制御信号を送受信するホスト入出力制御部１１と、ディスク７１等との間でデータや制御信号を送受信するディスク入出力制御部６１と、ホスト入出力制御部１１及びディスク入出力制御部６１の間のデータ転送を制御するデータ転送制御部４１と、を備え、ディスクアレイ制御部１０２は、ストレージ装置１に接続されたホストとの間でデータや制御信号を送受信するホスト入出力制御部１２と、ディスク７１等との間でデータや制御信号を送受信するディスク入出力制御部６２と、ホスト入出力制御部１２及びディスク入出力制御部６２の間のデータ転送を制御するデータ転送制御部４２と、を備え；データ転送制御部４１とデータ転送制御部４２の間を通信可能に接続するディスクアレイ制御部間通信路９１と、を備え、データ転送制御部は４１、ホスト入出力制御部１１、データ転送制御部４１及びディスク入出力制御部６１を経由する第１パスと、ホスト入出力制御部１１、データ転送制御部４１、ディスクアレイ制御部間通信路９１、データ転送制御部４２及びディスク入出力制御部６２を経由する第２パスと、を選択的に設定し、ホストからのデータ入出力要求を処理する。すなわち、他系のキャッシュメモリを使用する場合は、他系のデータ転送制御部を経由する（二つのデータ転送制御部を経由する）パスによってデータを転送するので、ディスクアレイ制御部間でデータを転送することができ、ディスクアレイ制御部に備わるキャッシュメモリ以上の容量のキャッシュメモリの使用が可能となる。

また、メモリ５１には、データ転送制御部４１からアクセス可能なキャッシュメモリ２１の領域に記憶されているデータの管理情報の他、データ転送制御部４１からアクセス可能なキャッシュメモリ２２の領域に記憶されているデータの管理情報も記憶されているので、自ディスクアレイ制御部が担当する領域に関する管理情報の全てを自メモリに記憶することによって、キャッシュメモリを高速にアクセスすることができる。

また、前述した公知技術(特開2003-162377号公報)に記載された技術によると、同一の論理ユニットは一つのディスクアレイ制御部（コントローラ）からしかアクセスできないところ、本発明を用いると、同一の論理ユニットは複数のディスクアレイ制御部からアクセスすることができる。すなわち、前述した従来技術では、移行元コントローラから移行先コントローラに移行対象の論理ユニットの構成情報を移行する。本発明では、このような構成情報の移行をすることなく、ディスクアレイ制御部間通信路９１を設けることによって、同一論理ユニットに対してディスクアレイ制御部１０１及びディスクアレイ制御部１０２の双方からのアクセスを可能とした。そして、このような他系のディスクアレイ制御部を経由するパスを用いることによって、ディスクアレイ制御部１０１がディスクアレイ制御部１０２に実装されたキャッシュメモリを使用することが可能となる。

本発明の実施の形態のストレージ装置が接続されるコンピュータシステムの構成図である。本発明の実施の形態のストレージ装置の構成を示すブロック図である。本発明の実施の形態のキャッシュメモリの構成図である。本発明の実施の形態のメモリの構成図である。本発明の実施の形態のディスクアレイ制御部１側キャッシュ管理領域情報の構成図である。本発明の実施の形態のキャッシュメモリ管理情報の説明図である。本発明の実施の形態のデータ読み出し処理のフローチャートである。本発明の実施の形態のデータ書き込み処理のフローチャートである。本発明の実施の形態のストレージ装置のディスクアクセス経路の説明図である。本発明の実施の形態のストレージ装置のディスクアクセス経路の説明図である。本発明の実施の形態のキャッシュメモリの割り当て変更処理のフローチャートである。本発明の実施の形態のキャッシュメモリの管理画面の説明図である。本発明の実施の形態のキャッシュメモリ内の領域の変化の説明図である。

符号の説明

１ストレージ装置
１１、１２ホスト入出力制御部
２１、２２キャッシュメモリ
３１、３２ＣＰＵ
４１、４２データ転送制御部
５１、５２メモリ
６１、６２ディスク入出力制御部
７１、７２ディスク
８１、８２管理インターフェース
９１ディスクアレイ制御部間通信路
１０１、１０２ディスクアレイ制御部
５０１、５０２ホストコンピュータ
５１１ＩＰネットワーク
５２１管理ホスト

Claims

複数のディスクアレイ制御部及び複数のディスクを含むストレージ装置であって；
前記複数のディスクアレイ制御部の各々は、
ストレージ装置に接続されたホストとの間でデータや制御信号を送受信するホスト入出力制御部と、
前記ディスクとの間でデータや制御信号を送受信するディスク入出力制御部と、
前記ホスト入出力制御部と前記ディスク入出力制御部との間で送受信されるデータを一時的に記憶するキャッシュメモリと、
制御プログラムを実行することによって前記ディスクアレイ制御部の動作を制御するＣＰＵと、
前記ＣＰＵ、前記ホスト入出力制御部、前記ディスク入出力制御部、及び前記キャッシュメモリの間のデータ転送を制御するデータ転送制御部と、
前記制御プログラムが記憶されるメモリと、を備え；
前記複数のディスクアレイ制御部のデータ転送制御部間を通信可能に接続するディスクアレイ制御部間通信路を備え；
前記キャッシュメモリには、
前記ホスト入出力制御部と前記ディスク入出力制御部との間で送受信されるデータが記憶されるデータ領域と、
前記データ領域に記憶されたデータの管理情報が記憶される管理情報領域と、が設けられ；
前記メモリには、
前記キャッシュメモリの領域を登録することによって、ディスクアレイ制御部毎のキャッシュメモリの割り当てを管理するキャッシュ管理領域情報と、
使用可能なキャッシュメモリの領域に記憶されているデータの管理情報と、が記憶され；
前記キャッシュ管理領域情報には、
当該ディスクアレイ制御部に設けられた第１のキャッシュメモリのうち、当該ディスクアレイ制御部によって管理される領域が登録される第１キャッシュメモリ内コントローラ管理領域テーブルと、
他のディスクアレイ制御部に設けられた第２のキャッシュメモリのうち、当該ディスクアレイ制御部によって管理される領域が登録される第２キャッシュメモリ内コントローラ管理領域テーブルと、が含まれ；
前記ＣＰＵによって、
当該ディスクアレイ制御部に設けられたキャッシュメモリ内の領域をいずれのディスクアレイ制御部に設けられた第１キャッシュメモリ内コントローラ管理領域テーブルに登録するかによって、前記第１のキャッシュメモリ内の領域がいずれのデータ転送制御部によるデータ入出力が可能であるかが定められ、
他のディスクアレイ制御部に設けられたキャッシュメモリ内の領域をいずれのディスクアレイ制御部に設けられた第２キャッシュメモリ内コントローラ管理領域テーブルに登録するかによって、前記第２のキャッシュメモリ内の領域がいずれのデータ転送制御部によるデータ入出力が可能であるかが定められるストレージ装置。
前記複数のディスクアレイ制御部のうち第１ディスクアレイ制御部は、第１キャッシュメモリ及び第１データ転送制御部を備え、
前記制御プログラムが実行されることによって、第１データ入出力制御部及び第１キャッシュメモリ制御部が構成され；
前記複数のディスクアレイ制御部のうち第２ディスクアレイ制御部は、第２キャッシュメモリ及び第２データ転送制御部を備え、
前記制御プログラムが実行されることによって、第２データ入出力制御部及び第２キャッシュメモリ制御部が構成され；
前記第１データ入出力制御部は、前記第１ホスト入出力制御部に接続されたホストから受信したデータ読み出し要求の内容を解析し；
前記第１キャッシュメモリ制御部は、
前記キャッシュ管理領域情報を参照し、前記要求に係るデータが第１キャッシュメモリ及び／又は第２キャッシュメモリに記憶されているか否かを判定し、
前記要求に係るデータの全てがいずれかのキャッシュメモリに記憶されているときは、当該データがどのキャッシュメモリに記憶されているかを判定し；
前記第１データ転送制御部は、
前記要求に係るデータの全てが前記第１キャッシュメモリに記憶されていれば、前記要求に係るデータの記憶箇所を特定し、前記第１キャッシュメモリから前記ディスク入出力制御部へ転送し、
前記要求に係るデータの全てが前記第２キャッシュメモリに記憶されていれば、前記第２データ転送制御部に前記第２キャッシュメモリからデータの読み出しを依頼し、前記第２データ転送制御部によって読み出されたデータを前記ディスク入出力制御部へ転送し、
前記要求に係るデータが前記第１キャッシュメモリと前記第２キャッシュメモリとの両方に分けて記憶されていれば、前記要求に係るデータの記憶箇所を特定し対象データを読み出すと共に、前記第２データ転送制御部に前記第２キャッシュメモリからデータの読み出しを依頼し、前記第１キャッシュメモリから読み出されたデータと前記第２キャッシュメモリから読み出されたデータとを前記ディスク入出力制御部へ転送する請求項１に記載のストレージ装置。
前記複数のディスクアレイ制御部のうち第１ディスクアレイ制御部は、第１キャッシュメモリ及び第１データ転送制御部を備え、
前記制御プログラムが実行されることによって、第１データ入出力制御部及び第１キャッシュメモリ制御部が構成され；
前記複数のディスクアレイ制御部のうち第２ディスクアレイ制御部は、第２キャッシュメモリ及び第２データ転送制御部を備え、
前記制御プログラムが実行されることによって、第２データ入出力制御部及び第２キャッシュメモリ制御部が構成され；
前記第１データ入出力制御部は、前記第１ホスト入出力制御部に接続されたホストから受信したデータ書き込み要求の内容を解析し；
前記第１キャッシュメモリ制御部は、
前記キャッシュ管理領域情報を参照し、前記要求に係るデータの容量と第１キャッシュメモリの空き容量及び／又は第２キャッシュメモリの空き容量とを比較し、
前記要求に係るデータがキャッシュメモリに記憶できるときは、当該データをいずれのキャッシュメモリに記憶するかを判定し、
前記第１データ転送制御部は、
前記要求に係るデータの容量が前記第１キャッシュメモリの空き容量以下であれば、ホストから転送されたデータを前記第１キャッシュメモリに転送し、
前記要求に係るデータの容量が前記第１キャッシュメモリの空き容量を超え、かつ、前記第２キャッシュメモリの空き容量以下であれば、ホストから転送されたデータを前記第２キャッシュメモリに転送し、
前記要求に係るデータの容量が前記第１キャッシュメモリの空き容量も前記第２キャッシュメモリの空き容量も超え、かつ、前記第１キャッシュメモリと前記第２キャッシュメモリの空き容量の合計以下であれば、ホストから転送されたデータを前記第１キャッシュメモリと前記第２キャッシュメモリとに分けて転送する請求項１に記載のストレージ装置。
第１ディスクアレイ制御部、第２ディスクアレイ制御部、及び複数のディスクを含むストレージ装置であって；
前記第１ディスクアレイ制御部は、第１ＣＰＵと、ストレージ装置に接続されたホストとの間でデータや制御信号を送受信する第１ホスト入出力制御部と、前記ディスクとの間でデータや制御信号を送受信する第１ディスク入出力制御部と、前記第１ホスト入出力制御部及び前記第１ディスク入出力制御部の間のデータ転送を制御する第１データ転送制御部と、を備え；
前記第２ディスクアレイ制御部は、第２ＣＰＵと、ストレージ装置に接続されたホストとの間でデータや制御信号を送受信する第２ホスト入出力制御部と、前記ディスクとの間でデータや制御信号を送受信する第２ディスク入出力制御部と、前記第２ホスト入出力制御部及び前記第２ディスク入出力制御部の間のデータ転送を制御する第２データ転送制御部と、を備え；
前記第１データ転送制御部と前記第２データ転送制御部の間を通信可能に接続するディスクアレイ制御部間通信路と、を備え；
前記第１ディスクアレイ制御部は、
前記第１ホスト入出力制御部と前記第１ディスク入出力制御部との間で送受信されるデータを一時的に記憶する第１キャッシュメモリと、前記第１ＣＰＵが実行する制御プログラムが記憶される第１メモリと、を備え、
前記第１ＣＰＵが前記制御プログラムを実行することによって第１キャッシュメモリ制御部と第１データ入出力制御部とが構成され；
第２ディスクアレイ制御部は、前記第２ホスト入出力制御部と前記第２ディスク入出力制御部との間で送受信されるデータを一時的に記憶する第２キャッシュメモリを備え；
前記第１データ入出力制御部は、前記第１ホスト入出力制御部に接続されたホストから受信したデータ読み出し要求の内容を解析し；
前記第１キャッシュメモリ制御部は、前記要求に係るデータがどのキャッシュメモリに記憶されているかを判定し；
前記第１データ転送制御部は、
要求に係るデータの全てが前記第１キャッシュメモリに記憶されていれば、前記第１ホスト入出力制御部、前記第１データ転送制御部、及び前記第１ディスク入出力制御部を経由する第１パスを用いて前記第１キャッシュメモリから前記第１ホスト入出力制御部へ転送し、
要求に係るデータの全てが前記第２キャッシュメモリに記憶されていれば、前記第１ホスト入出力制御部、前記第１データ転送制御部、前記ディスクアレイ制御部間通信路、前記第２データ転送制御部、及び前記第２ディスク入出力制御部を経由する第２パスを用いて前記第２データ転送制御部に前記第２キャッシュメモリからのデータの読み出しを依頼し、前記第２パスを用いて前記第２データ転送制御部から転送されたデータを前記第１ホスト入出力制御部へ転送するストレージ装置。
前記第１データ転送制御部は、
前記要求に係るデータが前記第１キャッシュメモリと前記第２キャッシュメモリとの両方に分けて記憶されていれば、
前記第１パスを用いて前記要求に係るデータの記憶箇所を特定し対象データを取得すると共に、
前記第２パスを用いて前記第２データ転送制御部に前記第２キャッシュメモリからのデータの取得を依頼し、前記第１パスを用いて取得したデータと前記第２パスを用いて取得したデータと前記第１ホスト入出力制御部へ転送する請求項４に記載のストレージ装置。
第１ディスクアレイ制御部、第２ディスクアレイ制御部、及び複数のディスクを含むストレージ装置であって；
前記第１ディスクアレイ制御部は、第１ＣＰＵと、ストレージ装置に接続されたホストとの間でデータや制御信号を送受信する第１ホスト入出力制御部と、前記ディスクとの間でデータや制御信号を送受信する第１ディスク入出力制御部と、前記第１ホスト入出力制御部及び前記第１ディスク入出力制御部の間のデータ転送を制御する第１データ転送制御部と、を備え；
前記第２ディスクアレイ制御部は、第２ＣＰＵと、ストレージ装置に接続されたホストとの間でデータや制御信号を送受信する第２ホスト入出力制御部と、前記ディスクとの間でデータや制御信号を送受信する第２ディスク入出力制御部と、前記第２ホスト入出力制御部及び前記第２ディスク入出力制御部の間のデータ転送を制御する第２データ転送制御部と、を備え；
前記第１データ転送制御部と前記第２データ転送制御部の間を通信可能に接続するディスクアレイ制御部間通信路と、を備え；
前記第１ディスクアレイ制御部は、
前記第１ホスト入出力制御部と前記第１ディスク入出力制御部との間で送受信されるデータを一時的に記憶する第１キャッシュメモリと、前記第１ＣＰＵが実行する制御プログラムが記憶される第１メモリと、を備え、
前記第１ＣＰＵが前記制御プログラムを実行することによって第１キャッシュメモリ制御部と第１データ入出力制御部とが構成され；
前記第２ディスクアレイ制御部は、前記第２ホスト入出力制御部と前記第２ディスク入出力制御部との間で送受信されるデータを一時的に記憶する第２キャッシュメモリを備え；
前記第１データ入出力制御部は、前記第１ホスト入出力制御部に接続されたホストから受信したデータ書き込み要求の内容を解析し、
前記第１キャッシュメモリ制御部は、前記要求に係るデータをどのキャッシュメモリに記憶するかを判定し、
前記第１データ転送制御部は、
前記要求に係るデータが前記第１キャッシュメモリに記憶可能であれば、前記第１ホスト入出力制御部、前記第１データ転送制御部、及び前記第１ディスク入出力制御部を経由する第１パスを用いて、前記要求に係るデータを前記第１キャッシュメモリに転送し、
前記要求に係るデータが前記第１キャッシュメモリに記憶不可能であり、かつ、前記第２キャッシュメモリに記憶可能であれば、前記第１ホスト入出力制御部、前記第１データ転送制御部、前記ディスクアレイ制御部間通信路、前記第２データ転送制御部及び前記第２ディスク入出力制御部を経由する第２パスを用いて、前記要求に係るデータを前記第２キャッシュメモリに転送するストレージ装置。
前記第１データ転送制御部は、
前記要求に係るデータが前記第１キャッシュメモリにも前記第２キャッシュメモリにも記憶不可能で、かつ、前記第１キャッシュメモリと前記第２キャッシュメモリとに分けて記憶可能であれば、
前記第１パスを用いて前記要求に係るデータの一部を前記第１キャッシュメモリに転送すると共に、
前記第２パスを用いて前記要求に係るデータの他の部分を前記第２キャッシュメモリに転送する請求項６に記載のストレージ装置。
前記第１キャッシュメモリ制御部は、前記要求に係るデータの容量と第１キャッシュメモリの空き容量及び／又は第２キャッシュメモリの空き容量とを比較して、前記要求に係るデータの容量をどのキャッシュメモリに記憶するかを判定し、
前記第１データ転送制御部は、前記要求に係るデータの容量が前記第１キャッシュメモリの空き容量を超え、かつ、前記第２キャッシュメモリの空き容量以下であれば、前記第２パスを用いて、前記要求に係るデータを前記第２キャッシュメモリに転送する請求項６に記載のストレージ装置。
前記第１キャッシュメモリ制御部は、前記キャッシュメモリの性能を比較して、前記要求に係るデータの容量をどのキャッシュメモリに記憶するかを判定し、
前記第１データ転送制御部は、前記第２キャッシュメモリの性能が前記第１キャッシュメモリの性能より優れており、かつ、前記要求に係るデータの容量が前記第２キャッシュメモリの空き容量以下であれば、ホストから転送されたデータを前記第２キャッシュメモリに転送する請求項６に記載のストレージ装置。
第１ディスクアレイ制御部、第２ディスクアレイ制御部、及び複数のディスクを含むストレージ装置であって；
前記第１ディスクアレイ制御部は、第１ＣＰＵと、ストレージ装置に接続されたホストとの間でデータや制御信号を送受信する第１ホスト入出力制御部と、前記ディスクとの間でデータや制御信号を送受信する第１ディスク入出力制御部と、前記第１ホスト入出力制御部及び前記第１ディスク入出力制御部の間のデータ転送を制御する第１データ転送制御部と、を備え；
前記第２ディスクアレイ制御部は、第２ＣＰＵと、ストレージ装置に接続されたホストとの間でデータや制御信号を送受信する第２ホスト入出力制御部と、前記ディスクとの間でデータや制御信号を送受信する第２ディスク入出力制御部と、前記第２ホスト入出力制御部及び前記第２ディスク入出力制御部の間のデータ転送を制御する第２データ転送制御部と、を備え；
前記第１データ転送制御部と前記第２データ転送制御部の間を通信可能に接続するディスクアレイ制御部間通信路と、を備え；
前記第１ディスクアレイ制御部は、前記第１ホスト入出力制御部と前記第１ディスク入出力制御部との間で送受信されるデータを一時的に記憶する第１キャッシュメモリ及びキャッシュメモリの領域の管理情報が記憶される第１メモリと、を備え；
前記第２ディスクアレイ制御部は、前記第２ホスト入出力制御部と前記第２ディスク入出力制御部との間で送受信されるデータを一時的に記憶する第２キャッシュメモリ及びキャッシュメモリの領域の管理情報が記憶される第２メモリと、を備え；
前記第１メモリには、前記キャッシュメモリの領域を登録することによって、ディスクアレイ制御部毎のキャッシュメモリの割り当てを管理する第１キャッシュ管理領域情報が記憶され；
前記第２メモリには、前記キャッシュメモリの領域を登録することによって、ディスクアレイ制御部毎のキャッシュメモリの割り当てを管理する第２キャッシュ管理領域情報が記憶され；
前記第１キャッシュ管理領域情報及び前記第２キャッシュ管理領域情報の各々には、前記第１キャッシュメモリ内の領域が登録される第１キャッシュメモリ内コントローラ管理領域テーブルと、前記第２キャッシュメモリ内の領域が登録される第２キャッシュメモリ内コントローラ管理領域テーブルと、が設けられ；
前記第１キャッシュメモリ内の領域をいずれのディスクアレイ制御部に設けられた第１キャッシュメモリ内コントローラ管理領域テーブルに登録するかによって、前記第１キャッシュメモリ内の領域がいずれのデータ転送制御部によるデータ入出力が可能であるかが定められ、
前記第２キャッシュメモリ内の領域をいずれのディスクアレイ制御部に設けられた第２キャッシュメモリ内コントローラ管理領域テーブルに登録するかによって、前記第２キャッシュメモリ内の領域がいずれのデータ転送制御部によるデータ入出力が可能であるかが定められ、
前記定められたデータ転送制御部を経由するパスを選択し、
前記選択されたパスを用いて、前記ホストからのデータ入出力要求を処理するストレージ装置。
前記第１メモリには、前記第１データ転送制御部からアクセス可能な第１キャッシュメモリの領域に記憶されているデータの管理情報と、前記第１データ転送制御部からアクセス可能な第２キャッシュメモリの領域に記憶されているデータの管理情報とが記憶されている請求項１０に記載のストレージ装置。
前記ディスクには複数の論理ユニットが設定されており、
前記第１メモリには、前記第２キャッシュメモリにデータを書き込み可能なデータの読み出し元の論理ユニットが登録される第２キャッシュメモリ使用可能ＬＵテーブルが設けられ、
前記第１データ転送制御部は、
前記第２キャッシュメモリ使用可能ＬＵテーブルに登録されている論理ユニットから読み出されたデータは、前記第２キャッシュメモリに転送可能に制御し、
前記第２キャッシュメモリ使用可能ＬＵテーブルに登録されていない論理ユニットから読み出されたデータは、前記第２キャッシュメモリに転送しないようなパスを選択し、
前記選択されたパスを用いて、前記ホストからのデータ入出力要求を処理するように制御することを特徴とする請求項１０に記載のストレージ装置。