JP2015534720A - 3次元メモリアレイアーキテクチャ - Google Patents
3次元メモリアレイアーキテクチャ Download PDFInfo
- Publication number
- JP2015534720A JP2015534720A JP2015530113A JP2015530113A JP2015534720A JP 2015534720 A JP2015534720 A JP 2015534720A JP 2015530113 A JP2015530113 A JP 2015530113A JP 2015530113 A JP2015530113 A JP 2015530113A JP 2015534720 A JP2015534720 A JP 2015534720A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive lines
- memory
- memory cell
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 509
- 239000000463 material Substances 0.000 claims abstract description 311
- 238000003860 storage Methods 0.000 claims abstract description 63
- 239000011810 insulating material Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000012782 phase change material Substances 0.000 claims description 34
- 238000003491 array Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 description 46
- 229910052714 tellurium Inorganic materials 0.000 description 12
- 230000008859 change Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 229910052787 antimony Inorganic materials 0.000 description 5
- 150000004770 chalcogenides Chemical class 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910018110 Se—Te Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- -1 e.g. Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910005939 Ge—Sn Inorganic materials 0.000 description 1
- 229910020938 Sn-Ni Inorganic materials 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 229910002855 Sn-Pd Inorganic materials 0.000 description 1
- 229910018731 Sn—Au Inorganic materials 0.000 description 1
- 229910008937 Sn—Ni Inorganic materials 0.000 description 1
- 229910008772 Sn—Se Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000010345 tape casting Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
- H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
Description
本開示は、弁護士整理番号1001.0680001を有し、「THREE DIMENSIONAL MEMORY ARRAY ARCHITECTURE」と題する、本願と共に出願する、米国特許出願第13/600、699号に関連し、その全体が参照により本明細書に組み込まれる。
Claims (40)
- 少なくとも絶縁材料により互いに分離された複数の階層に複数の第1の導電線を備える積層体と、
前記複数の第1の導電線に実質的に直角に延びるように配置される少なくとも1本の導電延長部と、
前記少なくとも1本の導電延長部の周囲に形成される記憶素子材料と、
前記少なくとも1本の導電延長部の周囲に形成されるセル選択材料と、を備え、
前記少なくとも1本の導電延長部、記憶素子材料、およびセル選択材料は、前記複数の第1の導電線の同一面上の対の間に位置する、3次元メモリアレイ。 - 前記少なくとも1本の導電延長部、記憶素子材料、およびセル選択材料は、前記複数の第1の導電線の各対の間に位置する、請求項1に記載のメモリアレイ。
- 前記記憶素子材料は、前記少なくとも1本の導電延長部の周囲にかつ隣接して同心状に形成される、請求項1に記載のメモリアレイ。
- 前記セル選択材料は、前記少なくとも1本の導電延長部の周囲にかつ隣接して同心状に形成される、請求項1に記載のメモリアレイ。
- 前記記憶素子材料および前記セル選択材料は、前記少なくとも1本の導電延長部と前記複数の第1の導電線のうちのそれぞれの1本との間に形成される、請求項1に記載のメモリアレイ。
- 前記複数の階層とは異なる階層に前記複数の第1の導電線に実質的に直角に延びるように形成され、かつ前記少なくとも1本の導電延長部に実質的に直角に延びるように配置された複数の第2の導電線をさらに備え、
前記少なくとも1本の導電延長部は、前記複数の第2の導電線のうちの少なくとも1本に結合される、請求項1に記載のメモリアレイ。 - 前記少なくとも1本の導電延長部、記憶素子材料、およびセル選択材料は、前記複数の第2の導電線の各々に沿って前記複数の第1の導電線の各々の間に位置する、請求項6に記載のメモリアレイ。
- 前記複数の第2の導電線は、前記複数の第1の導電線および前記少なくとも1本の導電延長部の上方に形成される、請求項6に記載のメモリアレイ。
- 複数の第2の導電線は、前記複数の第1の導電線の上方の階層に前記複数の第1の導電線に実質的に直角に延びるように配置される、請求項1〜8のいずれか1項に記載のメモリアレイ。
- 前記少なくとも1本の導電延長部は複数の導電延長部を含み、複数の第2の導電線は、前記複数の第1の導電線に実質的に直角な方向に、前記複数の導電延長部に1本おきに通信可能に結合されるように配置される、請求項1〜8のいずれか1項に記載のメモリアレイ。
- メモリセル構造体のピッチの半分のピッチの前記複数の第2の導電線、前記少なくとも1本の導電延長部、記憶素子材料、およびセル選択材料を備える前記メモリセル構造体は、前記複数の第1の導電線の各々の間に位置する、請求項10に記載のメモリアレイ。
- 前記少なくとも1本の導電延長部は複数の導電延長部を含み、複数の第2の導電線は前記第1の導電線の上方に形成される第1の量および前記第1の導電線の下方に形成される第2の量を有し、前記複数の第2の導電線の各々は、前記複数の第1の導電線と前記複数の導電延長部とに実質的に直角な方向に、前記複数の導電延長部に1本おきに通信可能に結合されるように配置され、前記複数の導電延長部のそれぞれ1本は前記複数の第2の導電線のうちの1本のみに通信可能に結合される、請求項1〜8のいずれか1項に記載のメモリアレイ。
- 前記記憶素子材料は相変化材料(PCM)であり、前記セル選択材料はオボニック閾値スイッチ(OTS)材料である、請求項1〜8のいずれか1項に記載のメモリアレイ。
- 前記PCMおよびOTS材料は、前記少なくとも1本の導電延長部と前記複数の第1の導電線の各々との間に少なくとも位置する、請求項13に記載のメモリアレイ。
- 前記複数の第1の導電線の各々に隣接しかつ通信可能に結合されるヒータ材料をさらに備え、前記ヒータ材料が有する断面積は前記複数の第1の導電線のうちの少なくとも1本のものより小さく、前記ヒータ材料は前記複数の第1の導電線のうちのそれぞれ1本と前記記憶素子材料との間に直列に配置される、請求項1〜8のいずれか1項に記載のメモリアレイ。
- 前記少なくとも1本の導電延長部、記憶素子材料、およびセル選択材料は、メモリセル構造体を備え、前記3次元メモリアレイは、2個のメモリセル構造体の部分がメモリセルを備えるように構成される、請求項1〜8のいずれか1項に記載のメモリアレイ。
- メモリセル構造体が、前記複数の第1の導電線の各1本の各辺に沿って位置する、請求項16に記載のメモリアレイ。
- 少なくとも絶縁材料により互いに分離された複数の階層に複数の第1の導電線を備える積層体と、
複数のメモリセル構造体であって、
前記複数の第1の導電線に実質的に直角に延びるように配置される少なくとも1本の導電延長部と、
前記少なくとも1本の導電延長部の周囲に形成される記憶素子材料と、
前記少なくとも1本の導電延長部の周囲に形成されるセル選択材料と、を備える、複数のメモリセル構造体と、を備え、
前記複数のメモリセル構造体は、前記複数の第1の導電線の1本おきの間に位置する、3次元メモリアレイ。 - メモリセル構造体が、前記複数の第1の導電線のうちのそれぞれ1本の一方の辺に沿ってのみ位置する、請求項18に記載のメモリアレイ。
- 前記複数のメモリセル構造体は、メモリセル構造体の一部分が、前記複数の第1の導電線のうちの特定の1本に対応するメモリセルに関連する前記記憶素子材料の活性ボリュームであるように、構成される、請求項18に記載のメモリアレイ。
- 前記記憶素子材料は相変化材料(PCM)であり、前記セル選択材料はオボニック閾値スイッチ(OTS)材料である、請求項18に記載のメモリアレイ。
- 前記複数の第1の導電線の各々に隣接しかつ通信可能に結合されるヒータ材料をさらに備え、前記ヒータ材料は前記複数の第1の導電線のうちの少なくとも1本より小さな断面積を有し、前記ヒータ材料は前記複数の第1の導電線のうちのそれぞれの1本と前記記憶素子材料との間に直列に配置される、請求項18〜21のいずれか1項に記載のメモリアレイ。
- 前記積層体の上方に形成されかつ前記複数の第1の導電線に実質的に直角に延びるように配置される複数の第2の導電線をさらに備え、前記メモリセル構造体は、1対おきの前記複数の第1の導電線の間に前記複数の第2の導電線のうちの特定の1本に沿って、かつ異なる1対おきの前記複数の第1の導電線の間に前記複数の第2の導電線のうちの前記特定の1本に隣接する前記複数の第2の導電線の各1本に沿って位置する、請求項18〜21のいずれか1項に記載のメモリアレイ。
- 少なくとも絶縁材料により互いに分離された複数の階層に複数の第1の導電線を備える積層体と、
前記複数の第1の導電線の各々の間に位置する複数のメモリセル構造体であって、各メモリセル構造体が、
前記複数の第1の導電線に実質的に直角に延びるように配置される少なくとも1本の導電延長部と、
前記少なくとも1本の導電延長部に近接して形成される記憶素子材料と、
前記少なくとも1本の導電延長部に近接して形成されるセル選択材料と、
を備える、複数のメモリセル構造体と、
前記複数の第1の導電線および前記複数のメモリセル構造体の上方に形成される第1の複数の第2の導電線と、
前記複数の第1の導電線および前記複数のメモリセル構造体の下方に形成される第2の複数の第2の導電線と、を備え、
前記複数の第1の導電線に直角な方向に1つおきの前記複数のメモリセル構造体は、前記第1の複数の第2の導電線に結合され、前記複数の第1の導電線に直角な方向に残る1つおきの前記複数のメモリセル構造体は、前記第2の複数の第2の導電線に結合される、メモリアレイ。 - 前記記憶素子材料は、前記少なくとも1本の導電延長部の周囲に少なくとも部分的に形成され、前記セル選択材料は、前記少なくとも1本の導電延長部の周囲に形成される、請求項24に記載のメモリアレイ。
- 前記記憶素子材料および前記セル選択材料は、前記少なくとも1本の導電延長部と前記複数の第1の導電線のうちのそれぞれの1本との間に形成される、請求項24に記載のメモリアレイ。
- 前記複数の第1の導電線のうちの特定の1本の一方の辺に沿って位置するメモリセル構造体は、前記第1の複数の第2の導電線に全て結合され、前記複数の第1の導電線のうちの特定の1本の対向する辺に沿って位置するメモリセル構造体は、前記第2の複数の第2の導電線に全て結合される、請求項24に記載のメモリアレイ。
- 前記記憶素子材料は相変化材料(PCM)であり、前記セル選択材料はオボニック閾値スイッチ(OTS)材料である、請求項24〜27のいずれか1項に記載のメモリアレイ。
- 前記複数の第1の導電線の各々に隣接しかつ通信可能に結合されるヒータ材料をさらに備え、前記ヒータ材料が有する断面積は前記複数の第1の導電線のうちの少なくとも1本のものより小さく、前記ヒータ材料は前記複数の第1の導電線のうちの前記少なくとも1本のそれぞれ1本と前記記憶素子材料との間に直列に配置される、請求項24〜27のいずれか1項に記載のメモリアレイ。
- 前記複数の第1の導電線は2つの部分を備え、前記ヒータ材料は前記複数の第1の導電線の各々の前記2つの部分に隣接しかつ間に位置する、請求項29に記載のメモリアレイ。
- 前記記憶素子材料に隣接して形成されるヒータ材料を含み、前記ヒータ材料は、前記ヒータ材料が前記複数の第1の導電線のうちの対応する1本の縁から突出するように、前記複数の第1の導電線のうちの前記対応する1本に通信可能に結合され、前記セル選択材料は、
前記記憶素子材料と前記少なくとも1本の導電延長部との間に形成される、請求項24〜27のいずれか1項に記載のメモリアレイ。 - 前記ヒータ材料は前記記憶素子材料と同じ材料で形成される、請求項31に記載のメモリアレイ。
- メモリアレイを形成する方法であって、
絶縁材料により互いに分離された複数の第1の導電線を備える積層体を形成することと、
前記複数の第1の導電線の間に前記積層体を貫通して複数の自己整合バイアを形成することと、
前記バイア内にセル選択材料を形成することと、
前記バイア内に記憶素子材料を形成することと、
前記バイア内に導電延長部を形成することと、
前記第1の導電線および前記導電延長部に実質的に直角に第2の導電線を形成することと、を含み、
前記導電延長部は、前記第2の導電線にその延長部として通信可能に結合される、方法。 - 前記複数の自己整合バイアは、前記複数の第1の導電線の各々の各辺に沿って位置する、請求項33に記載の方法。
- 前記複数の自己整合バイアは、前記複数の第1の導電線の各々の一方の辺のみに沿って位置する、請求項33に記載の方法。
- 第2の導電線を形成することは前記導電延長部の上方に第2の導電線を形成することを含み、前記複数の自己整合バイアは、隣接する第2の導電線に沿って1位置だけずれた前記複数の第1の導電線のうちの交互の対に沿って位置する、請求項33に記載の方法。
- 第2の導電線を形成することは、前記第2の導電線のうちの少なくとも1本を前記導電延長部の下に形成することを含み、前記導電延長部のうちの1本は、前記導電延長部の上方に形成される第2の導電線に通信可能に結合され、隣接する導電延長部は前記隣接する導電延長部の下に形成される第2の導電線に通信可能に結合される、請求項33〜36のいずれか1項に記載の方法。
- 前記記憶素子材料を形成することは、相変化材料(PCM)を形成することを含み、
セル選択材料を形成することは、オボニック閾値スイッチ(OTS)材料を形成することを含む、請求項33〜36のいずれか1項に記載の方法。 - 前記複数の第1の導電線の各々と前記記憶素子材料との間にかつ隣接してヒータ材料を形成することをさらに含み、前記第1の導電線は前記記憶素子材料には接しない、請求項33に記載の方法。
- 前記第1の導電線の各々の第1および第2の部分の間に前記ヒータ材料を形成することをさらに含む、請求項33〜36のいずれか1項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/600,777 US8729523B2 (en) | 2012-08-31 | 2012-08-31 | Three dimensional memory array architecture |
US13/600,777 | 2012-08-31 | ||
PCT/US2013/057620 WO2014036461A1 (en) | 2012-08-31 | 2013-08-30 | Three dimensional memory array architecture |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017024616A Division JP6280256B2 (ja) | 2012-08-31 | 2017-02-14 | 3次元メモリアレイアーキテクチャ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015534720A true JP2015534720A (ja) | 2015-12-03 |
JP6127144B2 JP6127144B2 (ja) | 2017-05-10 |
Family
ID=50184442
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015530113A Active JP6127144B2 (ja) | 2012-08-31 | 2013-08-30 | 3次元メモリアレイアーキテクチャ |
JP2017024616A Active JP6280256B2 (ja) | 2012-08-31 | 2017-02-14 | 3次元メモリアレイアーキテクチャ |
JP2017138203A Active JP6568155B2 (ja) | 2012-08-31 | 2017-07-14 | 3次元メモリアレイアーキテクチャ |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017024616A Active JP6280256B2 (ja) | 2012-08-31 | 2017-02-14 | 3次元メモリアレイアーキテクチャ |
JP2017138203A Active JP6568155B2 (ja) | 2012-08-31 | 2017-07-14 | 3次元メモリアレイアーキテクチャ |
Country Status (7)
Country | Link |
---|---|
US (2) | US8729523B2 (ja) |
EP (2) | EP3561877B1 (ja) |
JP (3) | JP6127144B2 (ja) |
KR (2) | KR101775248B1 (ja) |
CN (1) | CN104718625B (ja) |
TW (1) | TWI508091B (ja) |
WO (1) | WO2014036461A1 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180118820A (ko) * | 2016-04-01 | 2018-10-31 | 마이크론 테크놀로지, 인크 | 3차원 메모리 어레이를 위한 단열 |
KR20190137797A (ko) | 2017-04-11 | 2019-12-11 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 기억 장치 |
JP2020517094A (ja) * | 2017-04-07 | 2020-06-11 | マイクロン テクノロジー,インク. | 三次元メモリアレイ |
JP2020532863A (ja) * | 2017-08-29 | 2020-11-12 | マイクロン テクノロジー,インク. | 三次元メモリアレイ |
US10971685B2 (en) | 2015-02-10 | 2021-04-06 | Sony Corporation | Selective device, memory cell, and storage unit |
JP2021517361A (ja) * | 2018-03-19 | 2021-07-15 | マイクロン テクノロジー,インク. | 水平方向のアクセス・ラインを有する自己選択メモリ・アレイ |
WO2021241754A1 (ja) | 2020-05-28 | 2021-12-02 | 昭和電工株式会社 | 複合体粒子、負極活物質およびリチウムイオン二次電池 |
JP2022504654A (ja) * | 2018-10-10 | 2022-01-13 | マイクロン テクノロジー,インク. | 3次元メモリアレイ |
JP2022534431A (ja) * | 2019-11-05 | 2022-07-29 | 長江存儲科技有限責任公司 | 結合された3次元メモリデバイスおよびそれを形成するための方法 |
JP2022534616A (ja) * | 2019-11-05 | 2022-08-02 | 長江存儲科技有限責任公司 | 結合された3次元メモリデバイスおよびそれを形成するための方法 |
JP2022535371A (ja) * | 2019-11-05 | 2022-08-08 | 長江存儲科技有限責任公司 | 結合された3次元メモリデバイスおよびそれを形成するための方法 |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8841649B2 (en) | 2012-08-31 | 2014-09-23 | Micron Technology, Inc. | Three dimensional memory array architecture |
US8729523B2 (en) | 2012-08-31 | 2014-05-20 | Micron Technology, Inc. | Three dimensional memory array architecture |
US20140175371A1 (en) * | 2012-12-21 | 2014-06-26 | Elijah V. Karpov | Vertical cross-point embedded memory architecture for metal-conductive oxide-metal (mcom) memory elements |
US10546998B2 (en) | 2013-02-05 | 2020-01-28 | Micron Technology, Inc. | Methods of forming memory and methods of forming vertically-stacked structures |
US9728584B2 (en) | 2013-06-11 | 2017-08-08 | Micron Technology, Inc. | Three dimensional memory array with select device |
US9257431B2 (en) | 2013-09-25 | 2016-02-09 | Micron Technology, Inc. | Memory cell with independently-sized electrode |
US9048238B1 (en) * | 2013-11-11 | 2015-06-02 | Macronix International Co., Ltd. | Integrated circuit device with a connector access region and method for making thereof |
EP3198645A4 (en) * | 2014-09-25 | 2018-05-23 | Intel Corporation | 1s1r memory cells incorporating a barrier layer |
KR102428311B1 (ko) | 2015-08-06 | 2022-08-02 | 삼성전자주식회사 | 반도체 장치 |
US9542979B1 (en) * | 2015-08-25 | 2017-01-10 | Macronix International Co., Ltd. | Memory structure |
US9978810B2 (en) | 2015-11-04 | 2018-05-22 | Micron Technology, Inc. | Three-dimensional memory apparatuses and methods of use |
US10134470B2 (en) | 2015-11-04 | 2018-11-20 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
WO2017155668A1 (en) * | 2016-03-09 | 2017-09-14 | Sandisk Technologies Llc | Methods and apparatus for word line shaping in monolithic three dimensional memory arrays |
US10446226B2 (en) | 2016-08-08 | 2019-10-15 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
KR102544160B1 (ko) * | 2016-09-19 | 2023-06-16 | 에스케이하이닉스 주식회사 | 전압 제어 장치 |
US10157670B2 (en) | 2016-10-28 | 2018-12-18 | Micron Technology, Inc. | Apparatuses including memory cells and methods of operation of same |
US10263039B2 (en) | 2017-06-26 | 2019-04-16 | Micron Technology, Inc. | Memory cells having resistors and formation of the same |
US10424728B2 (en) | 2017-08-25 | 2019-09-24 | Micron Technology, Inc. | Self-selecting memory cell with dielectric barrier |
US10573362B2 (en) | 2017-08-29 | 2020-02-25 | Micron Technology, Inc. | Decode circuitry coupled to a memory array |
JP2019054206A (ja) * | 2017-09-19 | 2019-04-04 | 東芝メモリ株式会社 | 記憶装置 |
US10490602B2 (en) * | 2017-09-21 | 2019-11-26 | Micron Technology, Inc. | Three dimensional memory arrays |
US10381411B2 (en) * | 2017-12-15 | 2019-08-13 | Sandisk Technologies Llc | Three-dimensional memory device containing conformal wrap around phase change material and method of manufacturing the same |
US10622558B2 (en) | 2018-03-30 | 2020-04-14 | Intel Corporation | Non-volatile memory cell structures including a chalcogenide material having a narrowed end and a three-dimensional memory device |
US10825867B2 (en) * | 2018-04-24 | 2020-11-03 | Micron Technology, Inc. | Cross-point memory array and related fabrication techniques |
US10950663B2 (en) | 2018-04-24 | 2021-03-16 | Micron Technology, Inc. | Cross-point memory array and related fabrication techniques |
US10818729B2 (en) * | 2018-05-17 | 2020-10-27 | Macronix International Co., Ltd. | Bit cost scalable 3D phase change cross-point memory |
KR102546686B1 (ko) | 2018-07-17 | 2023-06-23 | 삼성전자주식회사 | 가변 저항 메모리 장치 |
KR102578801B1 (ko) | 2018-08-29 | 2023-09-18 | 삼성전자주식회사 | 가변 저항 메모리 장치 |
US11461525B2 (en) * | 2018-10-31 | 2022-10-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | PUF cell array, system and method of manufacturing same |
JP6970076B2 (ja) * | 2018-11-16 | 2021-11-24 | 株式会社東芝 | 磁気記憶装置 |
US10700128B1 (en) | 2018-12-21 | 2020-06-30 | Micron Technology, Inc. | Three-dimensional memory array |
US11244855B2 (en) * | 2019-05-03 | 2022-02-08 | Micron Technology, Inc. | Architecture of three-dimensional memory device and methods regarding the same |
US11282895B2 (en) * | 2019-07-02 | 2022-03-22 | Micron Technology, Inc. | Split pillar architectures for memory devices |
KR20210012425A (ko) * | 2019-07-25 | 2021-02-03 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
JP2021044436A (ja) | 2019-09-12 | 2021-03-18 | キオクシア株式会社 | 半導体メモリ装置 |
WO2021072575A1 (en) * | 2019-10-14 | 2021-04-22 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional phase-change memory devices |
JP7394881B2 (ja) | 2019-10-14 | 2023-12-08 | 長江存儲科技有限責任公司 | 3次元相変化メモリデバイスを形成するための方法 |
KR20210077098A (ko) | 2019-12-16 | 2021-06-25 | 삼성전자주식회사 | 반도체 메모리 소자 및 그의 제조 방법 |
EP4078677A4 (en) * | 2019-12-18 | 2023-09-27 | Micron Technology, Inc. | VERTICAL 3D MEMORY DEVICE AND MANUFACTURING METHOD THEREFOR |
JP2021150486A (ja) | 2020-03-19 | 2021-09-27 | キオクシア株式会社 | 半導体記憶装置 |
KR20210121332A (ko) | 2020-03-26 | 2021-10-08 | 삼성전자주식회사 | 3차원 반도체 메모리 소자 |
US11355554B2 (en) | 2020-05-08 | 2022-06-07 | Micron Technology, Inc. | Sense lines in three-dimensional memory arrays, and methods of forming the same |
US11545214B2 (en) * | 2020-07-08 | 2023-01-03 | Samsung Electronics Co., Ltd. | Resistive memory device |
US11444126B2 (en) * | 2020-07-24 | 2022-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and manufacturing method thereof |
US11696518B2 (en) | 2020-11-20 | 2023-07-04 | International Business Machines Corporation | Hybrid non-volatile memory cell |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067403A (ja) * | 2005-08-30 | 2007-03-15 | Ovonyx Inc | 相変化メモリセルにおける相変化層の成形方法 |
JP2008181978A (ja) * | 2007-01-23 | 2008-08-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US20100012916A1 (en) * | 2008-07-17 | 2010-01-21 | Chien-Li Kuo | Phase change memory |
US20100252909A1 (en) * | 2009-04-06 | 2010-10-07 | Toshiro Nakanishi | Three-Dimensional Memory Devices |
US20100270529A1 (en) * | 2009-04-27 | 2010-10-28 | Macronix International Co., Ltd. | Integrated circuit 3d phase change memory array and manufacturing method |
JP2010282673A (ja) * | 2009-06-02 | 2010-12-16 | Sharp Corp | 不揮発性半導体記憶装置 |
JP2010287872A (ja) * | 2009-02-27 | 2010-12-24 | Sharp Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2011090758A (ja) * | 2009-09-25 | 2011-05-06 | Sharp Corp | 不揮発性半導体記憶装置 |
JP2011129639A (ja) * | 2009-12-16 | 2011-06-30 | Toshiba Corp | 抵抗変化型メモリセルアレイ |
US20110272663A1 (en) * | 2010-05-06 | 2011-11-10 | Samsung Electronics Co., Ltd. | Nonvolatile memory device using variable resistive element |
US20110299328A1 (en) * | 2010-06-07 | 2011-12-08 | Zengtao Liu | Memory Arrays |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6566700B2 (en) | 2001-10-11 | 2003-05-20 | Ovonyx, Inc. | Carbon-containing interfacial layer for phase-change memory |
US7767993B2 (en) | 2002-04-04 | 2010-08-03 | Kabushiki Kaisha Toshiba | Resistance change memory device |
JP4660095B2 (ja) | 2002-04-04 | 2011-03-30 | 株式会社東芝 | 相変化メモリ装置 |
US6906940B1 (en) | 2004-02-12 | 2005-06-14 | Macronix International Co., Ltd. | Plane decoding method and device for three dimensional memories |
US7687830B2 (en) | 2004-09-17 | 2010-03-30 | Ovonyx, Inc. | Phase change memory with ovonic threshold switch |
US20060108667A1 (en) | 2004-11-22 | 2006-05-25 | Macronix International Co., Ltd. | Method for manufacturing a small pin on integrated circuits or other devices |
US8188454B2 (en) | 2005-10-28 | 2012-05-29 | Ovonyx, Inc. | Forming a phase change memory with an ovonic threshold switch |
US7382647B1 (en) | 2007-02-27 | 2008-06-03 | International Business Machines Corporation | Rectifying element for a crosspoint based memory array architecture |
JP2008277543A (ja) | 2007-04-27 | 2008-11-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2009081251A (ja) | 2007-09-26 | 2009-04-16 | Panasonic Corp | 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ |
US7729162B2 (en) | 2007-10-09 | 2010-06-01 | Ovonyx, Inc. | Semiconductor phase change memory using multiple phase change layers |
KR20090037690A (ko) | 2007-10-12 | 2009-04-16 | 삼성전자주식회사 | 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법 |
JP5142692B2 (ja) | 2007-12-11 | 2013-02-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
EP2225774A4 (en) | 2007-12-27 | 2013-04-24 | Toshiba Kk | SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THEREFOR |
US8194433B2 (en) | 2008-02-20 | 2012-06-05 | Ovonyx, Inc. | Method and apparatus for accessing a bidirectional memory |
US7839673B2 (en) | 2008-06-06 | 2010-11-23 | Ovonyx, Inc. | Thin-film memory system having thin-film peripheral circuit and memory controller for interfacing with a standalone thin-film memory |
KR20100001260A (ko) | 2008-06-26 | 2010-01-06 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
KR20080091416A (ko) * | 2008-08-14 | 2008-10-13 | 김성동 | 3차원 반도체 장치, 그 제조 방법 및 동작 방법 |
US7943515B2 (en) * | 2008-09-09 | 2011-05-17 | Sandisk 3D Llc | Shared masks for x-lines and shared masks for y-lines for fabrication of 3D memory arrays |
US8148707B2 (en) | 2008-12-30 | 2012-04-03 | Stmicroelectronics S.R.L. | Ovonic threshold switch film composition for TSLAGS material |
TWI433302B (zh) * | 2009-03-03 | 2014-04-01 | Macronix Int Co Ltd | 積體電路自對準三度空間記憶陣列及其製作方法 |
US8199576B2 (en) * | 2009-04-08 | 2012-06-12 | Sandisk 3D Llc | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture |
US8829646B2 (en) * | 2009-04-27 | 2014-09-09 | Macronix International Co., Ltd. | Integrated circuit 3D memory array and manufacturing method |
KR101028993B1 (ko) * | 2009-06-30 | 2011-04-12 | 주식회사 하이닉스반도체 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
US8654560B2 (en) | 2009-10-28 | 2014-02-18 | Intermolecular, Inc. | Variable resistance memory with a select device |
KR101069724B1 (ko) | 2009-12-22 | 2011-10-04 | 주식회사 하이닉스반도체 | 3차원 스택 구조를 갖는 상변화 메모리 장치 및 그 제조방법 |
JP5144698B2 (ja) | 2010-03-05 | 2013-02-13 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP5503416B2 (ja) | 2010-06-02 | 2014-05-28 | 株式会社日立製作所 | 半導体記憶装置 |
US20110297912A1 (en) * | 2010-06-08 | 2011-12-08 | George Samachisa | Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof |
JP5508944B2 (ja) | 2010-06-08 | 2014-06-04 | 株式会社東芝 | 半導体記憶装置 |
KR20120094339A (ko) | 2011-02-16 | 2012-08-24 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
JP5662237B2 (ja) * | 2011-05-10 | 2015-01-28 | 株式会社日立製作所 | 半導体記憶装置 |
US8841649B2 (en) | 2012-08-31 | 2014-09-23 | Micron Technology, Inc. | Three dimensional memory array architecture |
US8729523B2 (en) | 2012-08-31 | 2014-05-20 | Micron Technology, Inc. | Three dimensional memory array architecture |
-
2012
- 2012-08-31 US US13/600,777 patent/US8729523B2/en active Active
-
2013
- 2013-08-30 EP EP19166258.4A patent/EP3561877B1/en active Active
- 2013-08-30 KR KR1020157006777A patent/KR101775248B1/ko active IP Right Grant
- 2013-08-30 KR KR1020177024254A patent/KR101824856B1/ko active IP Right Grant
- 2013-08-30 JP JP2015530113A patent/JP6127144B2/ja active Active
- 2013-08-30 EP EP13832624.4A patent/EP2891184B1/en active Active
- 2013-08-30 TW TW102131391A patent/TWI508091B/zh active
- 2013-08-30 WO PCT/US2013/057620 patent/WO2014036461A1/en unknown
- 2013-08-30 CN CN201380052469.3A patent/CN104718625B/zh active Active
-
2014
- 2014-05-02 US US14/268,649 patent/US9444046B2/en active Active
-
2017
- 2017-02-14 JP JP2017024616A patent/JP6280256B2/ja active Active
- 2017-07-14 JP JP2017138203A patent/JP6568155B2/ja active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067403A (ja) * | 2005-08-30 | 2007-03-15 | Ovonyx Inc | 相変化メモリセルにおける相変化層の成形方法 |
JP2008181978A (ja) * | 2007-01-23 | 2008-08-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US20100012916A1 (en) * | 2008-07-17 | 2010-01-21 | Chien-Li Kuo | Phase change memory |
JP2010287872A (ja) * | 2009-02-27 | 2010-12-24 | Sharp Corp | 不揮発性半導体記憶装置及びその製造方法 |
US20100252909A1 (en) * | 2009-04-06 | 2010-10-07 | Toshiro Nakanishi | Three-Dimensional Memory Devices |
US20100270529A1 (en) * | 2009-04-27 | 2010-10-28 | Macronix International Co., Ltd. | Integrated circuit 3d phase change memory array and manufacturing method |
JP2010282673A (ja) * | 2009-06-02 | 2010-12-16 | Sharp Corp | 不揮発性半導体記憶装置 |
JP2011090758A (ja) * | 2009-09-25 | 2011-05-06 | Sharp Corp | 不揮発性半導体記憶装置 |
JP2011129639A (ja) * | 2009-12-16 | 2011-06-30 | Toshiba Corp | 抵抗変化型メモリセルアレイ |
US20110272663A1 (en) * | 2010-05-06 | 2011-11-10 | Samsung Electronics Co., Ltd. | Nonvolatile memory device using variable resistive element |
US20110299328A1 (en) * | 2010-06-07 | 2011-12-08 | Zengtao Liu | Memory Arrays |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10971685B2 (en) | 2015-02-10 | 2021-04-06 | Sony Corporation | Selective device, memory cell, and storage unit |
KR20180118820A (ko) * | 2016-04-01 | 2018-10-31 | 마이크론 테크놀로지, 인크 | 3차원 메모리 어레이를 위한 단열 |
JP2019517129A (ja) * | 2016-04-01 | 2019-06-20 | マイクロン テクノロジー,インク. | 3次元メモリアレイのための熱絶縁 |
KR102151660B1 (ko) | 2016-04-01 | 2020-09-04 | 마이크론 테크놀로지, 인크 | 3차원 메모리 어레이를 위한 단열 |
US10847580B2 (en) | 2016-04-01 | 2020-11-24 | Micron Technology, Inc. | Thermal insulation for three-dimensional memory arrays |
JP2020517094A (ja) * | 2017-04-07 | 2020-06-11 | マイクロン テクノロジー,インク. | 三次元メモリアレイ |
US11587979B2 (en) | 2017-04-07 | 2023-02-21 | Micron Technology, Inc. | Three dimensional memory array |
KR20190137797A (ko) | 2017-04-11 | 2019-12-11 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 기억 장치 |
US11018189B2 (en) | 2017-04-11 | 2021-05-25 | Sony Semiconductor Solutions Corporation | Storage apparatus |
JP7038198B2 (ja) | 2017-08-29 | 2022-03-17 | マイクロン テクノロジー,インク. | 三次元メモリアレイ |
JP2020532863A (ja) * | 2017-08-29 | 2020-11-12 | マイクロン テクノロジー,インク. | 三次元メモリアレイ |
US11765912B2 (en) | 2017-08-29 | 2023-09-19 | Micron Technology, Inc. | Three dimensional memory arrays |
JP2021517361A (ja) * | 2018-03-19 | 2021-07-15 | マイクロン テクノロジー,インク. | 水平方向のアクセス・ラインを有する自己選択メモリ・アレイ |
US11404117B2 (en) | 2018-03-19 | 2022-08-02 | Micron Technology, Inc. | Self-selecting memory array with horizontal access lines |
JP7230051B2 (ja) | 2018-03-19 | 2023-02-28 | マイクロン テクノロジー,インク. | 水平方向のアクセス・ラインを有する自己選択メモリ・アレイ |
JP2022504654A (ja) * | 2018-10-10 | 2022-01-13 | マイクロン テクノロジー,インク. | 3次元メモリアレイ |
JP7309863B2 (ja) | 2018-10-10 | 2023-07-18 | マイクロン テクノロジー,インク. | 3次元メモリアレイ |
JP2022534431A (ja) * | 2019-11-05 | 2022-07-29 | 長江存儲科技有限責任公司 | 結合された3次元メモリデバイスおよびそれを形成するための方法 |
JP2022535371A (ja) * | 2019-11-05 | 2022-08-08 | 長江存儲科技有限責任公司 | 結合された3次元メモリデバイスおよびそれを形成するための方法 |
JP2022534616A (ja) * | 2019-11-05 | 2022-08-02 | 長江存儲科技有限責任公司 | 結合された3次元メモリデバイスおよびそれを形成するための方法 |
JP7321294B2 (ja) | 2019-11-05 | 2023-08-04 | 長江存儲科技有限責任公司 | 結合された3次元メモリデバイスおよびそれを形成するための方法 |
JP7350095B2 (ja) | 2019-11-05 | 2023-09-25 | 長江存儲科技有限責任公司 | 結合された3次元メモリデバイスおよびそれを形成するための方法 |
JP7350096B2 (ja) | 2019-11-05 | 2023-09-25 | 長江存儲科技有限責任公司 | 結合された3次元メモリデバイスおよびそれを形成するための方法 |
WO2021241754A1 (ja) | 2020-05-28 | 2021-12-02 | 昭和電工株式会社 | 複合体粒子、負極活物質およびリチウムイオン二次電池 |
Also Published As
Publication number | Publication date |
---|---|
JP6127144B2 (ja) | 2017-05-10 |
KR20170102391A (ko) | 2017-09-08 |
JP2017118133A (ja) | 2017-06-29 |
EP3561877B1 (en) | 2021-12-08 |
EP2891184A4 (en) | 2016-04-27 |
US8729523B2 (en) | 2014-05-20 |
KR101824856B1 (ko) | 2018-02-02 |
JP6280256B2 (ja) | 2018-02-14 |
US20140061575A1 (en) | 2014-03-06 |
US20140295638A1 (en) | 2014-10-02 |
KR101775248B1 (ko) | 2017-09-05 |
CN104718625B (zh) | 2018-04-20 |
CN104718625A (zh) | 2015-06-17 |
WO2014036461A1 (en) | 2014-03-06 |
EP2891184A1 (en) | 2015-07-08 |
EP3561877A2 (en) | 2019-10-30 |
KR20150046149A (ko) | 2015-04-29 |
EP2891184B1 (en) | 2019-05-15 |
TWI508091B (zh) | 2015-11-11 |
JP6568155B2 (ja) | 2019-08-28 |
EP3561877A3 (en) | 2020-02-19 |
US9444046B2 (en) | 2016-09-13 |
JP2017224830A (ja) | 2017-12-21 |
TW201415477A (zh) | 2014-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6280256B2 (ja) | 3次元メモリアレイアーキテクチャ | |
JP6059349B2 (ja) | 3次元メモリアレイアーキテクチャ | |
JP6159023B2 (ja) | 選択デバイスを備える三次元メモリアレイ | |
CN106992196A (zh) | 可变电阻存储器件 | |
KR102233131B1 (ko) | 3차원 메모리 어레이들 | |
CN112234141B (zh) | 相变存储器以及相变存储器的制造方法 | |
US11355706B2 (en) | Single-sided liner PCM cell for 3D crossbar PCM memory | |
CN110943102B (zh) | 一种高密度的相变存储器三维集成电路结构 | |
KR20130006852A (ko) | 3차원 비휘발성 메모리 장치 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6127144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |