JP2015220334A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015220334A JP2015220334A JP2014102699A JP2014102699A JP2015220334A JP 2015220334 A JP2015220334 A JP 2015220334A JP 2014102699 A JP2014102699 A JP 2014102699A JP 2014102699 A JP2014102699 A JP 2014102699A JP 2015220334 A JP2015220334 A JP 2015220334A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- region
- electrode
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 131
- 239000012212 insulator Substances 0.000 claims abstract description 27
- 239000012535 impurity Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 12
- 230000015556 catabolic process Effects 0.000 claims description 9
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 3
- 229920002577 polybenzoxazole Polymers 0.000 claims description 3
- 239000002184 metal Substances 0.000 abstract description 121
- 229910052751 metal Inorganic materials 0.000 abstract description 121
- 238000002161 passivation Methods 0.000 abstract description 34
- 238000012360 testing method Methods 0.000 abstract description 19
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 109
- 230000002093 peripheral effect Effects 0.000 description 33
- 210000000746 body region Anatomy 0.000 description 15
- 238000000034 method Methods 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 239000000758 substrate Substances 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 5
- 229910016570 AlCu Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】n型のSiCエピタキシャル層28と、SiCエピタキシャル層28上に選択的に形成されたソースメタル43と、SiCエピタキシャル層28上に形成され、SiCエピタキシャル層28の端部に設定されたダイシング領域54に達している絶縁物とを含み、絶縁物は、ソースメタル43の下方に配置されたメタル下絶縁膜61およびメタル下絶縁膜61を覆うように配置された有機絶縁物からなるパッシベーション膜40を含み、パッシベーション膜40がSiCエピタキシャル層28に接している区間の距離(A)は40μm以上であり、メタル下絶縁膜41上のソースメタル43とSiCエピタキシャル層28との横方向の距離(B)は40μm以上である、半導体装置1を形成する。
【選択図】図6
Description
この構成によれば、ダイシング領域−電極間にかかる電圧を、第2導電型領域にも分配することができる。よって、大気中での放電をより効果的に防止することができる。
前記有機絶縁層が、前記ダイシング領域を覆っておらず、前記絶縁物が、前記電極下絶縁膜と同一層の膜からなり、前記ダイシング領域を覆うと共に前記有機絶縁層と部分的に重なる端部絶縁膜をさらに含む場合、前記有機絶縁層と前記端部絶縁膜との重なり幅(C)は5μm以上であってもよい(請求項4)。
前記絶縁物が、前記電極下絶縁膜と同一層の膜からなり、前記ダイシング領域を覆う端部絶縁膜をさらに含む場合、前記有機絶縁層は、前記端部絶縁膜を介して前記第2導電型領域を選択的に覆うように前記端部絶縁膜に重なっており、前記有機絶縁層と前記端部絶縁膜との重なり幅(C)は5μm以上であってもよい(請求項5)。
この構成によれば、端部絶縁膜を電極下絶縁膜と同一工程で作製できるので、製造工程を簡単にすることができる。
前記距離(A)は、45μm〜180μmであってもよいし(請求項7)、前記距離(B)は、45μm〜180μmであってもよい(請求項8)。また、前記距離(A)および前記距離(B)の合計は、180μm以下であってもよい(請求項9)。
前記半導体装置の降伏電圧値(BV)は、1000V以上であってもよい(請求項10)。
前記SiC層の第1導電型の不純物濃度は1×1016cm−3以下であり、前記SiC層の厚さは5μm以上であってもよい(請求項11)。
前記半導体装置が、前記SiC層において前記電極よりも外方に形成された不純物領域からなる第2導電型の終端構造をさらに含む場合、前記第2導電型領域の幅(F)は、前記ダイシング領域の幅(D)と前記終端構造から延びる空乏層の幅(E)の2倍との差以上であってもよい(請求項12)。
Al-Cuを使用することによって、湿度に対する耐性をより向上させることができる。
前記電極下絶縁膜は、1μm以上の厚さを有するSiO2膜からなっていてもよい(請求項14)。この場合、前記SiO2膜は、リン(P)やボロン(B)を含んでいてもよい(請求項15,16)。
前記電極下絶縁膜は、1μm以上の厚さを有するSiN膜からなっていてもよい(請求項17)。
前記有機絶縁層は、ポリイミド系の素材、ポリベンゾオキサゾール系の素材、アクリル系の素材等からなっていてもよい(請求項18,19,20)。
前記SiC層には半導体素子構造としてMOSFETが形成されており、前記電極は、前記MOSFETのソースに電気的に接続されたソース電極を含んでいてもよい(請求項21)。この場合、前記MOSFETは、プレーナゲート構造を有していてもよいし(請求項22)、トレンチゲート構造を有していてもよい(請求項23)。
さらに、前記SiC層には半導体素子構造としてIGBTが形成されており、前記電極は、前記IGBTのソースに電気的に接続されたソース電極を含んでいてもよい(請求項25)。
前記半導体装置が、前記SiC層に選択的に形成され、前記有機絶縁層で満たされた凹部をさらに含む場合、前記距離(A)は、前記凹部の内面における前記有機絶縁層の接触区間を含めたトータルで40μm以上であってもよい(請求項27)。
図1は、本発明の第1実施形態に係る半導体装置1の模式的な平面図である。なお、図1では、明瞭化のため、実際の平面視では半導体装置1の最表面に露出していない要素の一部を実線で示している。
半導体装置1は、SiCが採用された半導体装置であって、たとえば、その最表面を法線方向から見た平面視(以下、単に「平面視」と言う。)において、四角形のチップ状に形成されている。
アクティブ領域2には、ゲートメタル44、本発明の電極の一例としてのソースメタル43およびゲートフィンガー5が形成されている。そして、これらを覆うように、半導体装置1の最表面には、パッシベーション膜40が形成されている。パッシベーション膜40には、ゲートメタル44の一部およびソースメタル43の一部を、それぞれ、ゲートパッド4およびソースパッド6として露出させる開口41,42が形成されている。一方、ゲートフィンガー5は、その全体がパッシベーション膜40に覆われている。なお、図1では明瞭化のため、ゲートフィンガー5を実線で示すと共に、ハッチングを付している。
ポリシリコンよりも低抵抗なメタル配線でゲートフィンガー5を構成することによって、ゲートメタル44から比較的距離がある位置(遠い位置)のトランジスタセル18(図2参照)に対しても、ゲート電流を短時間で供給することができる。また、Alであれば、その加工性が良いので(加工し易いので)、これらの配線の形成工程を簡単にすることができる。一方、AlCuはAlが使用される場合に比べて、半導体装置1のパワーサイクル耐性や湿度に対する耐性を向上させることができると共に、ゲートパッド4に関してボンディングワイヤの接合強度を向上させることもできる。Cuが使用される場合は、AlおよびAlCuの場合よりも抵抗率を低減できる利点がある。
ゲートフィンガー5は、ゲートメタル44の周囲を、間隔を空けて取り囲むパッド周辺部12と、当該パッド周辺部12から、アクティブ領域2の当該一辺8に沿う方向および当該一辺8に直交する方向のそれぞれに延びる第1フィンガー13および第2フィンガー14とを含む。
第1フィンガー13は、パッド周辺部12に対して辺10およびその反対の辺11に向かう方向に、辺8に沿って一対形成されている。
第2フィンガー14は、第1フィンガー13に直交する方向に辺9までアクティブ領域2を横切る直線状の主部位15と、当該主部位15に一体的に接続され、当該接続箇所から第1フィンガー13に沿って延びる複数の枝部16とを含む。枝部16は、この実施形態では、主部位15の先端部と主部位15の途中部の二箇所に接続されて合計二対形成されているが、この数は特に制限されない。
また、ソースメタル43には、ゲートメタル44の形状に応じた凹部17が形成されている。凹部17は、ゲートメタル44が第1フィンガー14に対してアクティブ領域2の内方側にセットバックされて配置されており、このゲートメタル44を回避するために形成された窪みである。
図2に示すように、ゲートフィンガー5(パッド周辺部12、第1フィンガー13および第2フィンガー14)で区画された内側セル領域7および外側セル領域45には、複数のトランジスタセル18が配列されている。
内蔵抵抗21をゲートメタル44の中央部を回避した周縁部24の下方に配置し、さらに、内蔵抵抗21が配置された領域の上方領域をパッシベーション膜40で覆うことによって、ゲートメタル44の中央部には、内蔵抵抗21で取り囲まれたワイヤ領域としてのゲートパッド4が確保されている。ゲートパッド4は、ボンディングワイヤが接続される領域である。
半導体装置1は、SiC基板27と、SiCエピタキシャル層28とを含む。SiCエピタキシャル層28は、SiC基板27に積層されており、この積層構造が本発明のSiC層の一例として示されている。
内側セル領域7において、SiCエピタキシャル層28の表面部に複数のトランジスタセル18が形成されている。複数のトランジスタセル18は、p−型ボディ領域29と、p−型ボディ領域29の周縁から間隔を空けた内方領域に選択的に形成されたn+型ソース領域30と、n+型ソース領域30の周縁から間隔を空けた内方領域に選択的に形成されたp+型ボディコンタクト領域31とを含む。また、SiCエピタキシャル層28のn−型の部分は、複数のトランジスタセル18の共通のドレイン領域となっている。
p−型ボディ領域29の不純物濃度は、たとえば、1×1014cm−3〜1×1019cm−3であり、n+型ソース領域30の不純物濃度は、たとえば、1×1017cm−3〜1×1021cm−3であり、p+型ボディコンタクト領域31の不純物濃度は、たとえば、1×1019cm−3〜1×1021cm−3である。
p+型領域33は、SiCエピタキシャル層28の内蔵抵抗21に対向する領域において、p−型領域34のp−型部分をSiC表面に選択的に露出させ、それ以外の領域においては、自身のp+型部分がSiC表面に選択的に露出するように、ゲートメタル44等の下方領域のほぼ全域に亘って形成されている。つまり、ゲートメタル44およびゲートフィンガー5は、内蔵抵抗21が配置された領域においてはp−型部分に対向しているが、それ以外の大部分の領域においては、p+型部分に対向している。また、p+型領域33およびp−型領域34は、それぞれ、ソースメタル43の下方まで延びるように形成されており、ソースメタル43(この実施形態では、ソースパッド6よりも外方部分)の下方において、p+型ボディコンタクト領域31およびp−型ボディ領域29に一体的に繋がっている。なお、図3では、パッド周辺部12(ゲートフィンガー5)に沿うトランジスタセル18のp+型ボディコンタクト領域31とp+型領域33とを、ハッチングを付した領域で表している。実用上、p+型ボディコンタクト領域31がソースメタル43と共にグランド電位に固定され、これによってp+型領域33が0Vで安定する。そのため、この実施形態のように、ゲートメタル44およびゲートフィンガー5の大部分はp+型領域33に対向させておくことが好ましい。
SiCエピタキシャル層28の表面には、ゲート絶縁膜35が形成されている。ゲート絶縁膜35は、酸化シリコン等の絶縁材料からなり、たとえば、0.001μm〜1μmの厚さを有している。ゲート絶縁膜35は、ゲート電極19および内蔵抵抗21をSiCエピタキシャル層28から絶縁するための共通の絶縁膜である。
ゲート電極19および内蔵抵抗21は、いずれも、p型のポリシリコンからなり、同一工程で形成されてもよい。この実施形態では、ゲート電極19および内蔵抵抗21は、p型不純物としてB(ホウ素)を含んでいる。B(ホウ素)含有ポリシリコンは、Si半導体装置で一般的に使用されるリン(P)含有ポリシリコンに対する比抵抗値が大きい。したがって、ホウ素含有ポリシリコン(内蔵抵抗21)は、同じ抵抗値を実現する場合でも、リン含有ポリシリコンよりも小さな面積で済む。そのため、SiCエピタキシャル層28上における内蔵抵抗21の占有面積を小さくできるので、スペースの有効利用を図ることができる。
SiCエピタキシャル層28上には、さらに、絶縁膜47が形成されている。絶縁膜47は、酸化シリコン(SiO2)、窒化シリコン(SiN)等の絶縁材料からなり、たとえば、1μm〜5μmの厚さを有している。特に、1μm以上の厚さを有するBPSG(Boron Phosphorus Silicon Glass)膜を使用することが好ましい。
また、層間膜36には、n+型ソース領域30およびp+型ボディコンタクト領域31に対してソースメタル43からコンタクトをとるためのソースコンタクト46が貫通して形成されている。ソースコンタクト46は、ソースメタル43と一体的に形成されたメタルビアからなる。
そして、ゲートメタル44、ゲートフィンガー5およびソースメタル43を覆うように、パッシベーション膜40が層間膜36上に形成されている。パッシベーション膜40には、ゲートメタル44およびソースメタル43の一部を露出させる開口41,42が形成されている。
この内蔵抵抗21の抵抗値を調節することによって、ゲート電極19の抵抗値および内蔵抵抗21の抵抗値を合計した抵抗値(ゲート抵抗)において、内蔵抵抗21の抵抗値を支配的にすることができる。そのため、ゲート電極19の抵抗値にばらつきのある複数の半導体装置1を並列に接続して使用する場合でも、内蔵抵抗21の抵抗値を当該ばらつきよりも大きくしておくことによって、相対的にゲート電極19の抵抗値が低い半導体装置1に対する電流の流れ込みを制限することができる。その結果、当該使用時のノイズの発生を低減することができる。
なお、内蔵抵抗21に関しても、ゲート電極19と同様に、半導体装置1を製造する際の加工精度(エッチング寸法等)のばらつきによって、大きさや厚さにばらつきが生じる場合があるが、ゲート電極19に比べて加工寸法が小さいものである。したがって、内蔵抵抗21ばらつきが、ノイズ発生のきっかけになることは、ほとんどない。
たとえば、図2において、内蔵抵抗21がゲートフィンガー5の第1フィンガー13や第2フィンガー14の途中部に、これらのフィンガー13,14の迂回路として形成されている場合を考える。この場合、当該内蔵抵抗21よりもゲートメタル44に近い側では、内蔵抵抗21に到達する前に、フィンガー13,14からゲートコンタクト20を介してゲート電極19に突入電流が流れる場合がある。これに対し、この実施形態のように、電流経路の入り口部でゲート電流を制限できれば、複数のトランジスタセル18間におけるスイッチング速度のばらつきを低減することができる。
また、図3および図4に示すように、SiCエピタキシャル層28において、内蔵抵抗21に対向する領域が、1×1019cm−3以下の不純物濃度を有するp−型領域34である。そのため、ゲート絶縁膜35の絶縁破壊を良好に抑制することができる。さらに、p−型領域は、n型領域に比べてキャリアを蓄積し難いため、ゲート絶縁膜35を挟んで互いに対向する内蔵抵抗21とp−型領域34との間の容量を低減することもできる。
図5は、図2の二点鎖線Vで囲まれた領域の拡大図である。図6は、図5の切断線VI−VIで半導体装置を切断したときの断面図である。なお、図5および図6では、明瞭化のため、各構成要素の縮尺が図1〜図4とは異なる場合があり、図5と図6との間でも各構成要素の縮尺が異なる場合がある。また、図5および図6では、明瞭化のため、実際の平面視では半導体装置1の最表面に露出していない要素の一部を実線で示している。
前述したように、アクティブ領域2の周縁部に形成された外側セル領域45には、複数のトランジスタセル18が、平面視で行列状に配列されている。各トランジスタセル18の構成は、図3および図4で説明した構成と同様である。
絶縁膜47は、層間膜36に加え、さらに、本発明の電極下絶縁膜の一例としてのメタル下絶縁膜61および端部絶縁膜62を含む。絶縁膜47には、p+型領域52を露出させるコンタクトホール63が形成されており、このコンタクトホール63を境に内側の部分が層間膜36であり、ゲート絶縁膜35上に形成されている。一方、コンタクトホール63を挟んで層間膜36に隣り合う外側の部分がメタル下絶縁膜61である。
図8〜図14は、それぞれ、本発明の第2〜第8実施形態に係る半導体装置の模式的な断面図である。図8〜図14において、前述の図6との間で互いに対応する要素には同一の参照符号を付して示す。
図8の半導体装置72では、パッシベーション膜40のオーバーラップ部69が、端部絶縁膜62を介してp型領域(p−型領域55およびp+型領域56)を選択的に覆うように形成されている。これにより、オーバーラップ部69は、当該p型領域に対して重なり部分を有している。
図14の半導体装置78では、アクティブ領域2にショットキーバリアダイオード81が形成されている。つまり、ソースメタル43に代えて、SiCエピタキシャル層28との間にショットキー接合を形成するショットキーメタル82が設けられている。
たとえば、トランジスタセル18は、プレーナゲート構造もしくはトレンチゲート構造のIGBTセルであってもよい。この場合、図4および図13において、n+型SiC基板27に代えて、p+型SiC基板27を用いればよい。その他、各種半導体素子構造を、アクティブ領域2に形成してもよい。
また、内蔵抵抗21は、ゲートメタル44の下方の層間膜36に埋め込まれている必要はなく、たとえば、層間膜36の表面に、ゲートメタル44とゲートフィンガー5と接続するポリシリコン配線を内蔵抵抗として形成してもよい。
また、内蔵抵抗21は、ゲートメタル44の周縁部24の一部に沿う直線状であってもよいし、ゲートメタル44の周縁部24の全周に沿う環状であってもよい。
また、前述の半導体装置1の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、半導体装置1において、p型の部分がn型であり、n型の部分がp型であってもよい。
2 アクティブ領域
18 トランジスタセル
19 ゲート電極
27 SiC基板
28 SiCエピタキシャル層
29 p−型ボディ領域
30 n+型ソース領域
31 p+型ボディコンタクト領域
32 チャネル領域
35 ゲート絶縁膜
36 層間膜
39 ゲートトレンチ
40 パッシベーション膜
43 ソースメタル
44 ゲートメタル
47 絶縁膜
51 p−型領域
52 p+型領域
53 ガードリング
54 ダイシング領域
55 p−型領域
56 p+型領域
57 ウエハ
58 ダイシングライン
59 端面
60 空乏層
61 メタル下絶縁膜
62 端部絶縁膜
63 コンタクトホール
64 オーバーラップ部
65 Ti/TiN膜
66 Al-Cu膜
67 n型領域
68 開口
69 オーバーラップ部
72 半導体装置
73 半導体装置
74 半導体装置
75 半導体装置
76 半導体装置
77 半導体装置
78 半導体装置
79 半導体装置
80 凹部
81 ショットキーバリアダイオード
82 ショットキーメタル
Claims (28)
- 第1導電型のSiC層と、
前記SiC層上に選択的に形成された電極と、
前記SiC層上に形成され、前記SiC層の端部に設定されたダイシング領域に達している絶縁物とを含み、
前記絶縁物は、前記電極の下方に配置された電極下絶縁膜および当該電極下絶縁膜を覆うように配置された有機絶縁層を含み、
前記有機絶縁層が前記SiC層に接している区間の距離(A)は40μm以上であり、
前記電極下絶縁膜上の前記電極と前記SiC層との横方向の距離(B)は40μm以上である、半導体装置。 - 前記ダイシング領域に形成された第2導電型領域をさらに含み、
前記距離(A)は、前記SiC層の第1導電型領域に前記有機絶縁層が接している区間に関して40μm以上である、請求項1に記載の半導体装置。 - 前記有機絶縁層は、前記ダイシング領域を覆うように形成され、当該ダイシング領域において前記第2導電型領域に接している、請求項2に記載の半導体装置。
- 前記有機絶縁層は、前記ダイシング領域を覆っておらず、
前記絶縁物は、前記電極下絶縁膜と同一層の膜からなり、前記ダイシング領域を覆うと共に前記有機絶縁層と部分的に重なる端部絶縁膜をさらに含み、
前記有機絶縁層と前記端部絶縁膜との重なり幅(C)は5μm以上である、請求項1または2に記載の半導体装置。 - 前記絶縁物は、前記電極下絶縁膜と同一層の膜からなり、前記ダイシング領域を覆う端部絶縁膜をさらに含み、
前記有機絶縁層は、前記端部絶縁膜を介して前記第2導電型領域を選択的に覆うように前記端部絶縁膜に重なっており、
前記有機絶縁層と前記端部絶縁膜との重なり幅(C)は5μm以上である、請求項1または2に記載の半導体装置。 - 前記端部絶縁膜は、前記電極下絶縁膜と同じ厚さを有している、請求項4または5に記載の半導体装置。
- 前記距離(A)は、45μm〜180μmである、請求項1〜6のいずれか一項に記載の半導体装置。
- 前記距離(B)は、45μm〜180μmである、請求項1〜7のいずれか一項に記載の半導体装置。
- 前記距離(A)および前記距離(B)の合計は、180μm以下である、請求項1〜6のいずれか一項に記載の半導体装置。
- 降伏電圧値(BV)は、1000V以上である、請求項1〜9のいずれか一項に記載の半導体装置。
- 前記SiC層の第1導電型の不純物濃度は1×1016cm−3以下であり、前記SiC層の厚さは5μm以上である、請求項1〜10のいずれか一項に記載の半導体装置。
- 前記SiC層において前記電極よりも外方に形成された不純物領域からなる第2導電型の終端構造をさらに含み、
前記第2導電型領域の幅(F)は、前記ダイシング領域の幅(D)と前記終端構造から延びる空乏層の幅(E)の2倍との差以上である、請求項2または3に記載の半導体装置。 - 前記電極は、Ti/TiN/Al-Cuで表される積層構造からなる、請求項1〜12のいずれか一項に記載の半導体装置。
- 前記電極下絶縁膜は、1μm以上の厚さを有するSiO2膜からなる、請求項1〜13のいずれか一項に記載の半導体装置。
- 前記SiO2膜は、リン(P)を含んでいる、請求項14に記載の半導体装置。
- 前記SiO2膜は、ボロン(B)を含んでいる、請求項14または15に記載の半導体装置。
- 前記電極下絶縁膜は、1μm以上の厚さを有するSiN膜からなる、請求項1〜13のいずれか一項に記載の半導体装置。
- 前記有機絶縁層は、ポリイミド系の素材からなる、請求項1〜17のいずれか一項に記載の半導体装置。
- 前記有機絶縁層は、ポリベンゾオキサゾール系の素材からなる、請求項1〜17のいずれか一項に記載の半導体装置。
- 前記有機絶縁層は、アクリル系の素材からなる、請求項1〜17のいずれか一項に記載の半導体装置。
- 前記SiC層には半導体素子構造としてMOSFETが形成されており、
前記電極は、前記MOSFETのソースに電気的に接続されたソース電極を含む、請求項1〜20のいずれか一項に記載の半導体装置。 - 前記MOSFETは、プレーナゲート構造を有している、請求項21に記載の半導体装置。
- 前記MOSFETは、トレンチゲート構造を有している、請求項21に記載の半導体装置。
- 前記SiC層には半導体素子構造としてショットキーバリアダイオードが形成されており、
前記電極は、前記ショットキーバリアダイオードの一部を構成するショットキー電極を含む、請求項1〜20のいずれか一項に記載の半導体装置。 - 前記SiC層には半導体素子構造としてIGBTが形成されており、
前記電極は、前記IGBTのソースに電気的に接続されたソース電極を含む、請求項1〜20のいずれか一項に記載の半導体装置。 - 前記有機絶縁層は、複数の領域において前記SiC層に接しており、
前記距離(A)は、当該複数の領域それぞれにおける接触区間の距離のトータルで40μm以上である、請求項1〜25のいずれか一項に記載の半導体装置。 - 前記SiC層に選択的に形成され、前記有機絶縁層で満たされた凹部をさらに含み、
前記距離(A)は、前記凹部の内面における前記有機絶縁層の接触区間を含めたトータルで40μm以上である、請求項1〜26のいずれか一項に記載の半導体装置。 - 第1導電型のSiC層と、
前記SiC層上に選択的に形成された電極と、
前記SiC層上に形成され、前記SiC層の端部に設定されたダイシング領域に達している絶縁物と、
前記SiC層において前記電極よりも外方に形成された不純物領域からなる第2導電型の終端構造とを含み、
前記絶縁物は、前記電極の下方に配置された電極下絶縁膜および当該電極下絶縁膜を覆うように配置された有機絶縁層を含み、
前記有機絶縁層が前記SiC層に接している区間の距離(A)は40μm以上であり、
前記電極下絶縁膜上の前記電極と前記SiC層との横方向の距離(B)は、前記終端構造から延びる空乏層の幅(E)の2倍以上である、半導体装置。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014102699A JP6274968B2 (ja) | 2014-05-16 | 2014-05-16 | 半導体装置 |
DE202015009910.6U DE202015009910U1 (de) | 2014-05-16 | 2015-05-15 | Halbleiterbauteil |
US15/311,459 US10692978B2 (en) | 2014-05-16 | 2015-05-15 | SiC semiconductor device with insulating film and organic insulating layer |
PCT/JP2015/064102 WO2015174531A1 (ja) | 2014-05-16 | 2015-05-15 | 半導体装置 |
CN201580025434.XA CN106463540B (zh) | 2014-05-16 | 2015-05-15 | 半导体装置 |
CN202010090401.6A CN111463278B (zh) | 2014-05-16 | 2015-05-15 | 半导体装置 |
CN202010090424.7A CN111463279A (zh) | 2014-05-16 | 2015-05-15 | 半导体装置 |
EP15793063.7A EP3144975B1 (en) | 2014-05-16 | 2015-05-15 | Semiconductor device |
EP20201356.1A EP3783667A1 (en) | 2014-05-16 | 2015-05-15 | Semiconductor device |
US16/878,326 US12046641B2 (en) | 2014-05-16 | 2020-05-19 | SiC semiconductor device with insulating film and organic insulating layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014102699A JP6274968B2 (ja) | 2014-05-16 | 2014-05-16 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018001243A Division JP6600017B2 (ja) | 2018-01-09 | 2018-01-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015220334A true JP2015220334A (ja) | 2015-12-07 |
JP6274968B2 JP6274968B2 (ja) | 2018-02-07 |
Family
ID=54480066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014102699A Active JP6274968B2 (ja) | 2014-05-16 | 2014-05-16 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10692978B2 (ja) |
EP (2) | EP3144975B1 (ja) |
JP (1) | JP6274968B2 (ja) |
CN (3) | CN111463279A (ja) |
DE (1) | DE202015009910U1 (ja) |
WO (1) | WO2015174531A1 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017104516A1 (ja) * | 2015-12-18 | 2017-06-22 | ローム株式会社 | 半導体装置 |
US9985125B1 (en) | 2016-11-25 | 2018-05-29 | Panasonic Intellectual Property Management Co., Ltd. | Silicon carbide semiconductor device |
JP2018093209A (ja) * | 2018-01-09 | 2018-06-14 | ローム株式会社 | 半導体装置 |
JP2018093177A (ja) * | 2016-11-25 | 2018-06-14 | パナソニックIpマネジメント株式会社 | 炭化珪素半導体装置 |
JP2019033141A (ja) * | 2017-08-04 | 2019-02-28 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP2019036591A (ja) * | 2017-08-10 | 2019-03-07 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2019165111A (ja) * | 2018-03-20 | 2019-09-26 | 三菱電機株式会社 | 半導体装置 |
WO2019189885A1 (ja) * | 2018-03-29 | 2019-10-03 | ローム株式会社 | 半導体装置 |
WO2019208755A1 (ja) * | 2018-04-27 | 2019-10-31 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
JP2020004876A (ja) * | 2018-06-28 | 2020-01-09 | 富士電機株式会社 | 炭化珪素半導体装置 |
WO2020044560A1 (ja) * | 2018-08-31 | 2020-03-05 | 株式会社ソシオネクスト | 半導体装置及びその製造方法 |
JP2020088239A (ja) * | 2018-11-28 | 2020-06-04 | 株式会社デンソー | 半導体装置 |
JP2020520091A (ja) * | 2017-05-18 | 2020-07-02 | ゼネラル・エレクトリック・カンパニイ | 半導体電力変換デバイス用の集積ゲートレジスタ |
US10978367B2 (en) | 2017-09-12 | 2021-04-13 | Panasonic Intellectual Proprety Management Co., Ltd. | Semiconductor device and method for manufacturing the same |
DE112018008147T5 (de) | 2018-11-19 | 2021-07-29 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
WO2022209357A1 (ja) * | 2021-03-30 | 2022-10-06 | ローム株式会社 | 半導体装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6274968B2 (ja) * | 2014-05-16 | 2018-02-07 | ローム株式会社 | 半導体装置 |
JP2018074088A (ja) * | 2016-11-02 | 2018-05-10 | 富士電機株式会社 | 半導体装置 |
US9899484B1 (en) | 2016-12-30 | 2018-02-20 | Texas Instruments Incorporated | Transistor with source field plates under gate runner layers |
US10269955B2 (en) * | 2017-01-17 | 2019-04-23 | Cree, Inc. | Vertical FET structure |
DE102017105548A1 (de) * | 2017-03-15 | 2018-09-20 | Infineon Technologies Dresden Gmbh | Halbleitervorrichtung, die eine gatekontaktstruktur enthält |
JP6815237B2 (ja) * | 2017-03-16 | 2021-01-20 | 三菱電機株式会社 | 半導体装置 |
JP7113221B2 (ja) * | 2018-02-08 | 2022-08-05 | パナソニックIpマネジメント株式会社 | 炭化珪素半導体装置 |
JP7172317B2 (ja) * | 2018-09-11 | 2022-11-16 | 富士電機株式会社 | 半導体装置 |
JP7092057B2 (ja) | 2019-01-28 | 2022-06-28 | 株式会社デンソー | 半導体装置 |
JP7173172B2 (ja) * | 2019-02-07 | 2022-11-16 | 富士電機株式会社 | 半導体装置および半導体モジュール |
JP7234713B2 (ja) * | 2019-03-14 | 2023-03-08 | 富士電機株式会社 | 半導体装置 |
FR3096832B1 (fr) * | 2019-05-28 | 2022-05-13 | St Microelectronics Rousset | Structure de transistor |
EP3800660A1 (en) * | 2019-10-02 | 2021-04-07 | STMicroelectronics S.r.l. | Silicon carbide power device with improved robustness and corresponding manufacturing process |
FR3106697A1 (fr) | 2020-01-23 | 2021-07-30 | Stmicroelectronics (Rousset) Sas | Structure de transistor |
JP2022043997A (ja) | 2020-09-04 | 2022-03-16 | エスティーマイクロエレクトロニクス エス.アール.エル. | 信頼性を改善した電子装置の要素の製造方法、及び関連要素、電子装置、及び電子機器 |
CN116504746A (zh) * | 2022-01-18 | 2023-07-28 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277365A (ja) * | 2007-04-26 | 2008-11-13 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009032951A (ja) * | 2007-07-27 | 2009-02-12 | Renesas Technology Corp | 半導体装置 |
WO2010147032A1 (ja) * | 2009-06-18 | 2010-12-23 | シャープ株式会社 | 半導体装置 |
JP2012160485A (ja) * | 2009-06-09 | 2012-08-23 | Panasonic Corp | 半導体装置とその製造方法 |
JP2012191038A (ja) * | 2011-03-11 | 2012-10-04 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2013080893A (ja) * | 2011-09-21 | 2013-05-02 | Toshiba Corp | 半導体装置 |
JP2013134998A (ja) * | 2011-12-23 | 2013-07-08 | Denso Corp | 半導体装置およびその製造方法 |
JP2013191632A (ja) * | 2012-03-12 | 2013-09-26 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2014027076A (ja) * | 2012-07-26 | 2014-02-06 | Renesas Electronics Corp | 半導体装置 |
Family Cites Families (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5445570A (en) | 1977-09-19 | 1979-04-10 | Matsushita Electric Ind Co Ltd | Manufacture for semiconductor element |
JPS6050937A (ja) | 1983-08-30 | 1985-03-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH03235368A (ja) | 1990-02-10 | 1991-10-21 | Toshiba Corp | 半導体装置 |
US5592006A (en) * | 1994-05-13 | 1997-01-07 | International Rectifier Corporation | Gate resistor for IGBT |
JP2001176876A (ja) | 1999-12-17 | 2001-06-29 | Matsushita Electronics Industry Corp | 高耐圧半導体装置 |
US6319772B1 (en) * | 2000-10-30 | 2001-11-20 | Chartered Semiconductor Manufacturing Ltd. | Method for making low-leakage DRAM structures using selective silicon epitaxial growth (SEG) on an insulating layer |
US6975014B1 (en) * | 2001-01-09 | 2005-12-13 | Advanced Micro Devices, Inc. | Method for making an ultra thin FDSOI device with improved short-channel performance |
WO2005053034A1 (ja) | 2003-11-25 | 2005-06-09 | Matsushita Electric Industrial Co., Ltd. | 半導体素子 |
US7394158B2 (en) | 2004-10-21 | 2008-07-01 | Siliconix Technology C.V. | Solderable top metal for SiC device |
US7812441B2 (en) * | 2004-10-21 | 2010-10-12 | Siliconix Technology C.V. | Schottky diode with improved surge capability |
JP4797368B2 (ja) | 2004-11-30 | 2011-10-19 | 株式会社デンソー | 半導体装置の製造方法 |
JP4972293B2 (ja) * | 2005-06-09 | 2012-07-11 | ローム株式会社 | 半導体装置およびその製造方法 |
JP4626411B2 (ja) * | 2005-06-13 | 2011-02-09 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
CN101233615B (zh) * | 2005-07-25 | 2012-01-04 | 松下电器产业株式会社 | 半导体元件和电气设备 |
JP4967277B2 (ja) | 2005-08-09 | 2012-07-04 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US20070075362A1 (en) * | 2005-09-30 | 2007-04-05 | Ching-Yuan Wu | Self-aligned schottky-barrier clamped trench DMOS transistor structure and its manufacturing methods |
JP4840849B2 (ja) | 2005-09-30 | 2011-12-21 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
US7737455B2 (en) | 2006-05-19 | 2010-06-15 | Bridgelux, Inc. | Electrode structures for LEDs with increased active area |
JP2008085187A (ja) | 2006-09-28 | 2008-04-10 | Sanyo Electric Co Ltd | 半導体装置 |
JP5138274B2 (ja) | 2007-05-25 | 2013-02-06 | 三菱電機株式会社 | 半導体装置 |
JP5358963B2 (ja) | 2008-02-04 | 2013-12-04 | 富士電機株式会社 | 半導体装置およびその製造方法 |
WO2009101668A1 (ja) | 2008-02-12 | 2009-08-20 | Mitsubishi Electric Corporation | 炭化珪素半導体装置 |
JP2009272449A (ja) | 2008-05-08 | 2009-11-19 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
KR101788538B1 (ko) * | 2009-09-24 | 2017-10-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
JP5544918B2 (ja) | 2010-02-16 | 2014-07-09 | 住友電気工業株式会社 | 炭化珪素絶縁ゲート型半導体素子およびその製造方法 |
JP5483570B2 (ja) | 2010-05-20 | 2014-05-07 | 日本電信電話株式会社 | 高耐圧配線、配線設計装置および方法 |
JP5406171B2 (ja) * | 2010-12-08 | 2014-02-05 | ローム株式会社 | SiC半導体装置 |
JP5788678B2 (ja) | 2011-01-05 | 2015-10-07 | ローム株式会社 | 半導体装置およびその製造方法 |
US9006099B2 (en) * | 2011-06-08 | 2015-04-14 | Great Wall Semiconductor Corporation | Semiconductor device and method of forming a power MOSFET with interconnect structure silicide layer and low profile bump |
US20130001699A1 (en) | 2011-06-29 | 2013-01-03 | Sinopower Semiconductor, Inc. | Trench junction barrier schottky structure with enhanced contact area integrated with a mosfet |
US8969960B2 (en) * | 2011-09-21 | 2015-03-03 | Mitsubishi Electric Corporation | Power semiconductor device |
JP5927602B2 (ja) * | 2011-10-06 | 2016-06-01 | 株式会社Joled | 表示装置の製造方法 |
JP5687364B2 (ja) | 2012-01-06 | 2015-03-18 | 三菱電機株式会社 | 半導体装置 |
JP5914060B2 (ja) | 2012-03-09 | 2016-05-11 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
CN104380470B (zh) | 2012-05-18 | 2018-01-02 | 富士电机株式会社 | 半导体装置 |
US8558308B1 (en) * | 2012-06-14 | 2013-10-15 | Infineon Technologies Austria Ag | Method of manufacturing a semiconductor device using a contact implant and a metallic recombination element and semiconductor |
JP2014011342A (ja) * | 2012-06-29 | 2014-01-20 | Denso Corp | 炭化珪素半導体装置 |
JP5896886B2 (ja) | 2012-11-20 | 2016-03-30 | 三菱電機株式会社 | 表示装置用タッチスクリーン付き基板、表示装置用タッチスクリーン付き基板の設計方法およびタッチスクリーン付き表示装置 |
JP2014138048A (ja) * | 2013-01-16 | 2014-07-28 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
US9257511B2 (en) * | 2013-03-26 | 2016-02-09 | Infineon Technologies Ag | Silicon carbide device and a method for forming a silicon carbide device |
JP2014220463A (ja) * | 2013-05-10 | 2014-11-20 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
US9490328B2 (en) * | 2013-06-26 | 2016-11-08 | Hitachi, Ltd. | Silicon carbide semiconductor device and manufacturing method of the same |
JP6277623B2 (ja) * | 2013-08-01 | 2018-02-14 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置 |
JP2015032665A (ja) * | 2013-08-01 | 2015-02-16 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置 |
JP6274968B2 (ja) * | 2014-05-16 | 2018-02-07 | ローム株式会社 | 半導体装置 |
JP6956247B2 (ja) | 2019-10-03 | 2021-11-02 | ローム株式会社 | 半導体装置 |
-
2014
- 2014-05-16 JP JP2014102699A patent/JP6274968B2/ja active Active
-
2015
- 2015-05-15 CN CN202010090424.7A patent/CN111463279A/zh active Pending
- 2015-05-15 DE DE202015009910.6U patent/DE202015009910U1/de active Active
- 2015-05-15 US US15/311,459 patent/US10692978B2/en active Active
- 2015-05-15 CN CN202010090401.6A patent/CN111463278B/zh active Active
- 2015-05-15 EP EP15793063.7A patent/EP3144975B1/en active Active
- 2015-05-15 WO PCT/JP2015/064102 patent/WO2015174531A1/ja active Application Filing
- 2015-05-15 EP EP20201356.1A patent/EP3783667A1/en active Pending
- 2015-05-15 CN CN201580025434.XA patent/CN106463540B/zh active Active
-
2020
- 2020-05-19 US US16/878,326 patent/US12046641B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277365A (ja) * | 2007-04-26 | 2008-11-13 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009032951A (ja) * | 2007-07-27 | 2009-02-12 | Renesas Technology Corp | 半導体装置 |
JP2012160485A (ja) * | 2009-06-09 | 2012-08-23 | Panasonic Corp | 半導体装置とその製造方法 |
WO2010147032A1 (ja) * | 2009-06-18 | 2010-12-23 | シャープ株式会社 | 半導体装置 |
JP2012191038A (ja) * | 2011-03-11 | 2012-10-04 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2013080893A (ja) * | 2011-09-21 | 2013-05-02 | Toshiba Corp | 半導体装置 |
JP2013134998A (ja) * | 2011-12-23 | 2013-07-08 | Denso Corp | 半導体装置およびその製造方法 |
JP2013191632A (ja) * | 2012-03-12 | 2013-09-26 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2014027076A (ja) * | 2012-07-26 | 2014-02-06 | Renesas Electronics Corp | 半導体装置 |
Cited By (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11674983B2 (en) | 2015-12-18 | 2023-06-13 | Rohm Co., Ltd. | SiC semiconductor device with current sensing capability |
US11215647B2 (en) | 2015-12-18 | 2022-01-04 | Rohm Co., Ltd. | SiC semiconductor device with current sensing capability |
JP2021193745A (ja) * | 2015-12-18 | 2021-12-23 | ローム株式会社 | 半導体装置 |
JP2021048417A (ja) * | 2015-12-18 | 2021-03-25 | ローム株式会社 | 半導体装置 |
JP2022058899A (ja) * | 2015-12-18 | 2022-04-12 | ローム株式会社 | 半導体装置 |
JPWO2017104516A1 (ja) * | 2015-12-18 | 2018-10-04 | ローム株式会社 | 半導体装置 |
WO2017104516A1 (ja) * | 2015-12-18 | 2017-06-22 | ローム株式会社 | 半導体装置 |
US10705123B2 (en) | 2015-12-18 | 2020-07-07 | Rohm Co., Ltd. | SiC semiconductor device with current sensing capability |
JP7247289B2 (ja) | 2015-12-18 | 2023-03-28 | ローム株式会社 | 半導体装置 |
JP7336550B2 (ja) | 2015-12-18 | 2023-08-31 | ローム株式会社 | 半導体装置 |
CN108110003A (zh) * | 2016-11-25 | 2018-06-01 | 松下知识产权经营株式会社 | 碳化硅半导体装置 |
US9985125B1 (en) | 2016-11-25 | 2018-05-29 | Panasonic Intellectual Property Management Co., Ltd. | Silicon carbide semiconductor device |
JP2018093177A (ja) * | 2016-11-25 | 2018-06-14 | パナソニックIpマネジメント株式会社 | 炭化珪素半導体装置 |
CN108110003B (zh) * | 2016-11-25 | 2023-05-16 | 松下知识产权经营株式会社 | 碳化硅半导体装置 |
JP7217236B2 (ja) | 2017-05-18 | 2023-02-02 | ゼネラル・エレクトリック・カンパニイ | 半導体電力変換デバイス用の集積ゲートレジスタ |
JP2020520091A (ja) * | 2017-05-18 | 2020-07-02 | ゼネラル・エレクトリック・カンパニイ | 半導体電力変換デバイス用の集積ゲートレジスタ |
JP2019033141A (ja) * | 2017-08-04 | 2019-02-28 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP2019036591A (ja) * | 2017-08-10 | 2019-03-07 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
US10978367B2 (en) | 2017-09-12 | 2021-04-13 | Panasonic Intellectual Proprety Management Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2018093209A (ja) * | 2018-01-09 | 2018-06-14 | ローム株式会社 | 半導体装置 |
JP2019165111A (ja) * | 2018-03-20 | 2019-09-26 | 三菱電機株式会社 | 半導体装置 |
JP6999233B2 (ja) | 2018-03-20 | 2022-01-18 | 三菱電機株式会社 | 半導体装置 |
JP7152473B2 (ja) | 2018-03-29 | 2022-10-12 | ローム株式会社 | 半導体装置 |
CN111919303A (zh) * | 2018-03-29 | 2020-11-10 | 罗姆股份有限公司 | 半导体装置 |
WO2019189885A1 (ja) * | 2018-03-29 | 2019-10-03 | ローム株式会社 | 半導体装置 |
JPWO2019189885A1 (ja) * | 2018-03-29 | 2021-03-18 | ローム株式会社 | 半導体装置 |
CN111919303B (zh) * | 2018-03-29 | 2023-08-29 | 罗姆股份有限公司 | 半导体装置 |
US11664369B2 (en) | 2018-03-29 | 2023-05-30 | Rohm Co., Ltd. | Semiconductor device |
JP7218359B2 (ja) | 2018-04-27 | 2023-02-06 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
US11915988B2 (en) | 2018-04-27 | 2024-02-27 | Mitsubishi Electric Corporation | Semiconductor device and power converter |
JPWO2019208755A1 (ja) * | 2018-04-27 | 2020-12-10 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
WO2019208755A1 (ja) * | 2018-04-27 | 2019-10-31 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
JP7446389B2 (ja) | 2018-04-27 | 2024-03-08 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
JP7127389B2 (ja) | 2018-06-28 | 2022-08-30 | 富士電機株式会社 | 炭化珪素半導体装置 |
JP2020004876A (ja) * | 2018-06-28 | 2020-01-09 | 富士電機株式会社 | 炭化珪素半導体装置 |
JP7185149B2 (ja) | 2018-08-31 | 2022-12-07 | 株式会社ソシオネクスト | 半導体装置 |
JPWO2020044560A1 (ja) * | 2018-08-31 | 2021-08-26 | 株式会社ソシオネクスト | 半導体装置及びその製造方法 |
WO2020044560A1 (ja) * | 2018-08-31 | 2020-03-05 | 株式会社ソシオネクスト | 半導体装置及びその製造方法 |
US12087706B2 (en) | 2018-11-19 | 2024-09-10 | Mitsubishi Electric Corporation | Semiconductor device including groove in termination region |
DE112018008147T5 (de) | 2018-11-19 | 2021-07-29 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
JP2020088239A (ja) * | 2018-11-28 | 2020-06-04 | 株式会社デンソー | 半導体装置 |
JP7040423B2 (ja) | 2018-11-28 | 2022-03-23 | 株式会社デンソー | 半導体装置 |
WO2022209357A1 (ja) * | 2021-03-30 | 2022-10-06 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
EP3783667A1 (en) | 2021-02-24 |
EP3144975A4 (en) | 2018-03-14 |
US12046641B2 (en) | 2024-07-23 |
CN106463540A (zh) | 2017-02-22 |
US10692978B2 (en) | 2020-06-23 |
EP3144975A1 (en) | 2017-03-22 |
CN111463279A (zh) | 2020-07-28 |
EP3144975B1 (en) | 2020-11-18 |
CN111463278A (zh) | 2020-07-28 |
US20200279923A1 (en) | 2020-09-03 |
CN111463278B (zh) | 2024-03-15 |
JP6274968B2 (ja) | 2018-02-07 |
US20170110545A1 (en) | 2017-04-20 |
WO2015174531A1 (ja) | 2015-11-19 |
CN106463540B (zh) | 2020-03-03 |
DE202015009910U1 (de) | 2021-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6274968B2 (ja) | 半導体装置 | |
JP7413329B2 (ja) | 半導体装置 | |
JP6600017B2 (ja) | 半導体装置 | |
JP5798024B2 (ja) | 半導体装置 | |
JP6956247B2 (ja) | 半導体装置 | |
JP2020177955A (ja) | 炭化珪素半導体装置 | |
JPWO2019156215A1 (ja) | 半導体装置 | |
JP6896821B2 (ja) | 半導体装置 | |
JP7261277B2 (ja) | 半導体装置 | |
JP7272421B2 (ja) | 半導体装置 | |
JP2023125214A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2015153760A (ja) | 半導体装置 | |
JP2023155622A (ja) | 半導体装置 | |
JP2010087126A (ja) | 絶縁ゲート型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6274968 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |