JP5483570B2 - 高耐圧配線、配線設計装置および方法 - Google Patents

高耐圧配線、配線設計装置および方法 Download PDF

Info

Publication number
JP5483570B2
JP5483570B2 JP2010116155A JP2010116155A JP5483570B2 JP 5483570 B2 JP5483570 B2 JP 5483570B2 JP 2010116155 A JP2010116155 A JP 2010116155A JP 2010116155 A JP2010116155 A JP 2010116155A JP 5483570 B2 JP5483570 B2 JP 5483570B2
Authority
JP
Japan
Prior art keywords
wiring
insulating film
wirings
thickness
constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010116155A
Other languages
English (en)
Other versions
JP2011243837A (ja
Inventor
展弘 下山
知巳 阪田
康博 佐藤
和彦 高河原
真吾 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2010116155A priority Critical patent/JP5483570B2/ja
Publication of JP2011243837A publication Critical patent/JP2011243837A/ja
Application granted granted Critical
Publication of JP5483570B2 publication Critical patent/JP5483570B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、半導体や微小電気機械システムMEMS(Microelectro-Mechanical Systems)等における配線構造および配線構造を設計する技術に係り、特に高電圧が印加されるスイッチング素子、放電素子などの配線構造に関するものである。
近年、半導体製造プロセスを利用したMEMS技術の研究が盛んに行われ、大きな注目を集めている。MEMSとは、半導体の微細加工に用いられる、フォトグラフィ、エッチングおよび薄膜形成技術を用いて、三次元的なマイクロ構造を多数一括して作る技術である。
MEMSにより作製される構造体は、主に静電駆動方式が使用される例が多数存在する。この駆動方式では、数十Vから数百V以上という比較的高い電圧を固定電極または配線に印加し、その時生じる静電場を用いて可動部分(可動電極)を動かす。一般に、固定電極と可動電極との空間中の距離dが狭くなればなるほど、また、固定電極および可動電極の高さが高くなるほど静電気力は大きくなる。また、固定電極と可動電極とは気体で絶縁されていることになるが、気体による絶縁では、パッシェンの法則による放電開始の下限電圧以下を用いれば、いくら電極間距離dを短くしても放電が生じないとされている(例えば非特許文献1参照)。
ここで、パッシェンの法則について簡単に説明する。図6は平行平板電極からなるキャパシタを示している。上部電極401には電圧Vが印加されており、下部電極402は接地されている。403は上部電極401と下部電極402間のギャップであり、このギャップ403には空気等の気体が存在する。電極間の距離はdで表される。
このような構成のキャパシタにおいて、印加電圧Vがある電圧VS以上になると、ギャップ403内においてコロナ放電現象が発生する。図7は、コロナ放電が開始される放電開始電圧VSと、キャパシタのギャップ内の気体の圧力pと電極間距離dの積pdとの関係を表した図である。
図7では、ギャップ内の気体の種類をパラメータとして表しており、気体が空気の場合とO2の場合とN2の場合の3つの場合について記載している。気体が空気の場合は、放電開始電圧VSが最小となる積pdの値は0.57となる。すなわち、大気圧では、電極間距離dが約7.5μmの場合において、最小放電開始電圧(VSmin)は約330Vとなる。したがって、電極間距離dが7.5μm以下のギャップでは放電が生じない。その理由は、放電のきっかけを作る初期電子がほとんど衝突することなく対向電極に達してしまい、電子のなだれ現象が発生しにくくなるため放電は起こらず、絶縁破壊が発生しないためとされている。
また、電極間距離dが0.01mm〜1mmの場合においては、放電開始電圧VSと電極間距離dとは比例関係が成り立ち、VS=kdが成り立つとされている(例えば非特許文献2参照)。ここで、kは定数である。しかし、電極間距離dが1mm以上になると、放電開始電圧VSは直線的な増加を示さなくなり、VS=kdzが成り立つとされている(例えば非特許文献2参照)。ここで、zは定数である。このように、放電開始電圧VSと電極間距離dとの間には様々な関係式があり、特に数μmオーダーの電極間距離dでは放電が発生しないとされていた。
しかし、図6に示した平行平板電極構造を有する構造体において、大気中での電極間距離dが7.5μm以下では放電現象の発生する確率が少なく、最小放電開始電圧が330V以上になるというパッシェンの法則に対し、7.5μm以下の電極間距離dにおいても放電現象が観察され、この放電により絶縁膜の破壊や配線の溶融現象が観察されるという問題が発生した。また、パッシェンの法則は、平行平板型の電極構造を想定しており、溝型構造のような、3次元的な電極構造について成立するかは不明であった。
図8は3次元的な配線構造の1例を示す断面図である。図8において、101はSi基板、102はSi基板101上に形成された熱酸化膜、103は熱酸化膜102上に形成された配線層、104は絶縁膜、105,106は絶縁膜104上に形成された上層配線、107は絶縁膜104に形成された溝である。
図9は図8に示した配線構造における放電開始電圧VSと、上層配線105と106間の距離dとの関係を示す図である。ここでは、上層配線105に電圧を印加し、上層配線106と配線層103をGNDとした場合の特性を示している。この放電開始電圧VSを超えた場合、絶縁膜は静電破壊を起こし、故障を発生させる。また、図中、曲線301は絶縁膜104に溝107を形成していない場合の上層配線105と106間での放電開始電圧VSを示し、直線302は深さT=3μmの溝107をドライ加工プロセスで形成した場合の放電開始電圧VSを示し、直線303は深さT=3μmの溝107をウエット加工プロセスで形成した場合の放電開始電圧VSを示し、直線304は深さT=2μmの溝107をウエット加工プロセスで形成した場合の放電開始電圧VSを示している。
図9の曲線301から明らかなように、溝107がない場合には、配線間距離dが狭くなると急激に放電開始電圧VSが小さくなる。この場合、溝が形成されていないので、上層配線105と106の間で放電が生じ、これにより、放電開始電圧VSが求まる。一方、図8に示したように溝107が形成され、溝107の下部にも配線層103が配置された構造では、図9の直線302,303,304に示すように、放電開始電圧VSは配線間距離dに関係せず、一定の値となる。しかも、放電開始電圧VSの値は、溝107の深さ(配線層103上の絶縁膜104の厚さ)Tによって決定されていることが分かる。ここで、T<dの場合、放電は主に上層配線105と配線層103の間で発生し、T=dでは、上層配線105と106間、上層配線105と配線層103の両配線間で放電が発生し、T>dの場合、上層配線105と106の間で放電が発生する。このように、3次元的な配線構造では、配線間の最小寸法で放電の発生する場所が決まることがわかる。
上田実,他4名,「静電気の基礎」,朝倉書店,pp.171−175,1971 「放電ハンドブック」,電気学会,pp.212−213,1974
溝構造を持つ電極または配線では、電極間または配線間の距離が最短の場所での電位差により放電開始電圧VSが決定され、図9の場合においては、配線層103上の絶縁膜104の厚さTによって放電開始電圧VSが決定されることが分かる。したがって、電極または配線の設計上、絶縁膜104の厚さTによって決まる放電開始電圧VS以上の耐圧を得るには、絶縁膜104を厚くする以外に不可能であることが分かる。しかし、絶縁膜104を厚くすると、Si基板上に形成した膜の応力が増加し、Si基板の反りの増大、反りの増大によるフォトリソグラフィ工程でのフォトマスクと基板の位置合わせ精度の劣化、Si基板上に形成したデバイスの特性の変動、Si基板上に形成した膜のひび割れ等が生じるという問題点があった。
本発明は、上記課題を解決するためになされたもので、層間絶縁膜を厚くすることなく、放電耐圧を向上させることができ、デバイスの特性の安定化や性能の向上を図ることができる高耐圧配線、配線設計装置および方法を提供することを目的とする。
本発明の高耐圧配線は、基板上に形成された第1の配線と、この第1の配線の上に形成された絶縁膜と、この絶縁膜の上に形成された複数の第2の配線と、この複数の第2の配線の間の前記絶縁膜に、前記第1の配線が露出する深さまで形成された溝とを有し、前記複数の第2の配線は、気体で満たされた前記溝を隔てて電気的に互いに分離され、前記第1の配線上の前記絶縁膜の厚さTは、前記第2の配線の離間する距離dよりも小さく、前記溝の幅Wは、前記第2の配線の離間する距離dよりも小さく、前記第1の配線上の前記絶縁膜の厚さTは、前記第1の配線と前記第2の配線との間に与えられると想定される最大の電位差Vmaxよりも前記絶縁膜の耐圧が大きくなるように設定され、前記複数の第2の配線の間の前記絶縁膜の露出量Xは、前記溝の幅Wと前記第2の配線の離間する距離dとが等しいときの当該絶縁膜に沿った沿面放電開始電圧をV0(V0=b×lnT+c、b,cは定数)としたとき、この沿面放電開始電圧V0が前記最大電位差Vmaxより小さい場合に、Vmax<aX+V0(aは定数)となるように設定され、前記定数aは7〜8であり、定数bは100〜300V、定数cは1500〜2000Vの範囲である。前記第1の配線上の前記絶縁膜の厚さTは1μm<T<10μmの範囲にあることを特徴とする。
また、本発明は、基板上に形成された第1の配線と、この第1の配線の上に形成された絶縁膜と、この絶縁膜の上に形成された複数の第2の配線と、この複数の第2の配線の間の前記絶縁膜に、前記第1の配線が露出する深さまで形成された溝とを有する高耐圧配線であり、前記複数の第2の配線が、気体で満たされた前記溝を隔てて電気的に互いに分離され、前記第1の配線上の前記絶縁膜の厚さTが、前記第2の配線の離間する距離dよりも小さく、前記溝の幅Wが、前記第2の配線の離間する距離dよりも小さい前記高耐圧配線を設計する配線設計装置であって、前記第1の配線と前記第2の配線との間に与えられると想定される最大の電位差Vmaxよりも前記絶縁膜の耐圧が大きくなるように、前記第1の配線上の前記絶縁膜の厚さTを決定する絶縁膜厚さ設計手段と、前記絶縁膜の厚さTから前記溝の幅Wと前記第2の配線の離間する距離dとが等しいときの当該絶縁膜に沿った沿面放電開始電圧V0を、V0=b×lnT+c(b,cは定数)により決定する沿面放電開始電圧設計手段と、前記沿面放電開始電圧V0が前記最大電位差Vmaxより小さい場合に、Vmax<aX+V0(aは定数、Xは前記複数の第2の配線の間の前記絶縁膜の露出量)となるように前記絶縁膜の露出量Xを決定する絶縁膜露出量設計手段とを備え、前記定数aは7〜8であり、定数bは100〜300Vであり、定数cは1500〜2000Vの範囲であり、前記第1の配線上の前記絶縁膜の厚さTは1μm<T<10μmの範囲にあることを特徴とするものである。
また、本発明は、基板上に形成された第1の配線と、この第1の配線の上に形成された絶縁膜と、この絶縁膜の上に形成された複数の第2の配線と、この複数の第2の配線の間の前記絶縁膜に、前記第1の配線が露出する深さまで形成された溝とを有する高耐圧配線であり、前記複数の第2の配線が、気体で満たされた前記溝を隔てて電気的に互いに分離され、前記第1の配線上の前記絶縁膜の厚さTが、前記第2の配線の離間する距離dよりも小さく、前記溝の幅Wが、前記第2の配線の離間する距離dよりも小さい前記高耐圧配線を設計する配線設計方法であって、前記第1の配線と前記第2の配線との間に与えられると想定される最大の電位差Vmaxよりも前記絶縁膜の耐圧が大きくなるように、前記第1の配線上の前記絶縁膜の厚さTを決定する絶縁膜厚さ設計ステップと、前記絶縁膜の厚さTから前記溝の幅Wと前記第2の配線の離間する距離dとが等しいときの当該絶縁膜に沿った沿面放電開始電圧V0を、V0=b×lnT+c(b,cは定数)により決定する沿面放電開始電圧設計ステップと、前記沿面放電開始電圧V0が前記最大電位差Vmaxより小さい場合に、Vmax<aX+V0(aは定数、Xは前記複数の第2の配線の間の前記絶縁膜の露出量)となるように前記絶縁膜の露出量Xを決定する絶縁膜露出量設計ステップとを含み、前記定数aは7〜8であり、定数bは100〜300Vであり、定数cは1500〜2000Vの範囲であり、前記第1の配線上の前記絶縁膜の厚さTは1μm<T<10μmの範囲にあることを特徴とするものである。
本発明によれば、基板上に形成された第1の配線と、第1の配線の上に形成された絶縁膜と、絶縁膜の上に形成された複数の第2の配線と、複数の第2の配線の間の絶縁膜に、第1の配線が露出する深さまで形成された溝とを有する高耐圧配線において、溝の幅Wを第2の配線の離間する距離dよりも小さくすることにより、溝の縁の絶縁膜を露出させる。本発明では、絶縁膜を露出させることにより、絶縁膜の表面に沿って第1の配線と第2の配線との間で放電が発生する沿面放電の放電開始電圧を制御することができる。すなわち、第1の配線と第2の配線との間の放電耐圧を絶縁膜の露出量によって制御することができる。その結果、本発明では、絶縁膜を厚くすることなく、放電耐圧を向上させることができ、デバイスの特性の安定化や性能の向上を図ることができる。
また、本発明では、第1の配線と第2の配線との間に与えられると想定される最大の電位差Vmaxよりも絶縁膜の耐圧が大きくなるように、第1の配線上の絶縁膜の厚さTを決定し、絶縁膜の厚さTから溝の幅Wと第2の配線の離間する距離dとが等しいときの当該絶縁膜に沿った沿面放電開始電圧V0を、V0=b×lnT+cにより決定し、Vmax<aX+V0となるように絶縁膜の露出量Xを決定することにより、絶縁膜の露出量Xの設計を容易に行うことが可能となる。
本発明の実施の形態に係る配線構造の例を示す断面図である。 本発明の実施の形態に係る配線構造の部分的な断面斜視図である。 本発明の実施の形態に係る配線構造における放電開始電圧と絶縁膜露出量との関係を示す図である。 本発明の実施の形態に係る配線設計装置の構成例を示すブロック図である。 本発明の実施の形態に係る配線設計装置の動作を示すフローチャートである。 パッシェンの法則を説明するための平行平板電極からなるキャパシタを示す図である。 コロナ放電が開始される放電開始電圧と、ギャップ内の気体圧力と電極間距離の積との関係を示す図である。 3次元的な配線構造の1例を示す断面図である。 図8に示した配線構造における放電開始電圧と配線間距離との関係を示す図である。
以下、本発明の実施の形態について図を参照して説明する。図1は本発明の実施の形態に係る配線構造の例を示す断面図、図2は図1の配線構造の部分的な断面斜視図である。図1、図2に示す配線構造では、Si基板101の上に例えば0.5μm厚の熱酸化膜102を形成した後に、熱酸化膜102の上に0.4μm厚の配線層103を、TiとAuの蒸着膜をシード層とする金めっきで形成する。続いて、熱酸化膜102および配線層103の上に化学気相成長法(CVD:chemical vapor deposition)法などを用いてSiO2からなる絶縁膜104を形成し、絶縁膜104の上にレジストを塗布して、溝107を形成する位置に開口部が設けられたレジストパターンをフォトリソグラフィにより形成し、このレジストパターンをマスクとしてドライエッチング加工またはウエットエッチング加工を行うことにより、溝107を形成する。
次に、溝107を形成した構造からレジストを除去した後、構造の全面を感光性有機絶縁膜(PBO、住友ベークライト)で覆い、溝107の部分の感光性有機絶縁膜の表面の高さが絶縁膜104の表面の高さと一致するように感光性有機絶縁膜をフォトリソグラフィにより平坦化する。これにより、溝107の中にのみ感光性有機絶縁膜が残る構造を形成する。続いて、絶縁膜104および感光性有機絶縁膜の上にレジストを塗布し、上層配線105,106を形成する位置に開口部が設けられたレジストパターンをフォトリソグラフィにより形成し、このレジストパターンをマスクとして金めっきにより、2.5μm厚の上層配線105,106を形成する。ここでは、金めっきは60℃にした亜硫酸金ナトリウム水溶液(田中貴金属)をめっき液として実施した。最後に、レジストと溝107に埋め込まれた感光性有機絶縁膜とをアッシングにより灰化除去し、配線層103を露出させる。こうして、図1、図2に示した配線構造が完成する。
本実施の形態では、配線層103および上層配線105,106を形成する材料として金を用いたが、金の他に、Al,W,Ta,Ti,Cu,Sn,Ag,Pt,Mo,Cr,Rhなどの材料を用いてもよく、これらの材料や金を含有する化合物、合金あるいは多層構造を用いてもよい。
また、絶縁膜104の形成方法もCVDだけでなくその他の形成方法を用いてもよく、絶縁膜104の材料もSiO2だけでなくその他の材料を用いてもよいことは言うまでもない。
図1、図2に示した配線構造において上層配線105と溝107との間および上層配線106と溝107との間の露出している絶縁膜104の露出量(上層配線105,106が向き合う方向に沿った、露出している絶縁膜104の幅)Xを変えると共に、溝107の深さ(配線層103上の絶縁膜104の厚さ)Tを変えて、上層配線105と106間の放電開始電圧VSを測定したグラフを図3に示す。
図3の直線202は、深さT=3μmの溝107をドライエッチングプロセスで形成し絶縁膜104の露出量Xを0μm、3μm、5μm、7μmとしたときの放電開始電圧VSを示している。また、直線201は、深さT=5μmの溝107を形成し絶縁膜104の露出量Xを0μmとしたときの放電開始電圧VSの実測値と、直線202の傾きとから想定した直線を示している。同様に、直線203は、深さT=2μmの溝107を形成し絶縁膜104の露出量Xを0μmとしたときの放電開始電圧VSの実測値と、直線202の傾きとから想定した直線を示している。図3の特性は、大気中における特性であり、大気圧、湿度40〜60%、温度23〜30℃での結果を示している。
図3の放電開始電圧VSと絶縁膜104の露出量Xとの関係から、対向する上層配線105と106間に放電開始電圧VS(X)を与えるための絶縁膜104の露出量Xを、次式で表わすことができる。
S(X)=aX+V0 ・・・(1)
式(1)において、aは配線層103および上層配線105,106の材料や、上層配線105,106に電圧を印加するときの雰囲気(ガス種)によって決まる定数であり、本実施の形態では、a=7〜8の範囲となった。また、V0はX=0μmでの上層配線105と106間の放電開始電圧であり、配線層103上の絶縁膜104の厚さTによって決まる値である。このV0は、図9の曲線301から得られる式である、VS(d)=b’×ln(dmin)+c’に従う。dminは上層配線105と106間に与えられる電位差が最大でVS(d)のときに配線間に放電が生じない最小配線間距離、b’,c’は定数である。本実施の形態では、定数b’は100〜300V、定数c’は1500〜2000Vの範囲である。
放電開始電圧V0(T)は、以下の式で表される。
0(T)=b×lnT+c ・・・(2)
式(2)において、b,cは定数である。本実施の形態では、定数bは100〜300V、定数cは1500〜2000Vの範囲である。すなわち、V0(T)は、X=0μmのとき、図9の曲線301において、1μm<T<10μmの範囲での値を取ることになる。
図3において、上層配線105と106間の距離dが10μm以上のとき、配線層103上の絶縁膜104の厚さTは3μmであるので、X=0μmでは、上層配線105と106との間において放電する割合・確率は極端に減少し、上層配線105または106と配線層103との間において放電する割合・確立が増大し、上層配線105または106と配線層103間の放電開始電圧VSが330Vとなる。
これに対し、X=7μmでは、上層配線105または106と配線層103間の放電開始電圧VSは380Vとなる。この絶縁膜104の露出量Xの増加による放電開始電圧VSの上昇は、絶縁膜104を露出させることにより、この露出した絶縁膜104に沿って下層の配線層103の方向へ放電が発生する、沿面放電が生じていることを示す。したがって、絶縁膜104の露出量Xを増加させることにより、横方向の距離が長くなり、その結果、放電耐圧が向上していくことが分かる。また、距離dを可能な限り長く取ることにより、露出量Xを増加させることが可能となり、上層配線105または106と配線層103間の放電開始電圧VSをより大きく取れるようになり、それに伴って設計の余裕度を大幅に改善できることになる。このため、本実施の形態の式(1)、式(2)を用いれば、配線層103上の絶縁膜104の厚さTに対し、放電開始電圧VSと、必要な配線の最大耐圧と、絶縁膜104の耐圧と絶縁膜104の露出の必要性の有無と、絶縁膜104の露出量Xとの設計を容易に行うことができる。
各パラメータの決定方法は、以下のとおりである。デバイスや回路の要求によって必要な配線の最大耐圧Vmaxよりも、配線層103上の絶縁膜104の耐圧が大きくなるように、配線層103上の絶縁膜104の厚さTが決まる。次に、この配線層103上の絶縁膜104の厚さTから、絶縁膜104に沿った沿面放電の開始電圧V0が式(2)によって決定される。ここで、V0<Vmaxであるため、絶縁膜104の露出量Xを、上層配線105と106間の距離dあるいは溝107の幅Wによって調整し、VS>Vmaxとなるように、式(1)により絶縁膜104の露出量Xを決定する。
図4は本実施の形態に係る配線設計装置の構成例を示すブロック図である。配線設計装置は、各種情報を記憶する記憶部1と、配線層103上の絶縁膜104の厚さT、沿面放電開始電圧V0、および絶縁膜104の露出量Xを設計する設計部2と、マウスやキーボード等の入力部3と、液晶ディスプレイ等の表示部4とを有する。設計部2は、絶縁膜厚さ設計部20と、沿面放電開始電圧設計部21と、絶縁膜露出量設計部22とを有する。
次に、本実施の形態の配線設計装置の動作を図5を用いて説明する。設計部2の絶縁膜厚さ設計部20は、例えばオペレータが入力部3を操作して、上層配線105,106と配線層103間に与えられると想定される最大の電位差Vmaxの値を入力すると、この最大電位差Vmaxよりも、配線層103上の絶縁膜104の耐圧が大きくなるように、配線層103上の絶縁膜104の厚さTを決定する(図5ステップS1)。この厚さTは、記憶部1に記憶されている、絶縁膜104の既知の特性データから決定することができる。
続いて、設計部2の沿面放電開始電圧設計部21は、配線層103上の絶縁膜104の厚さTから、絶縁膜104に沿った沿面放電開始電圧V0を式(2)によって決定する(図5ステップS2)。
設計部2の絶縁膜露出量設計部22は、VS>Vmaxとなるように、式(1)により絶縁膜104の露出量Xを決定する(図5ステップS3)。
最後に、表示部4は、設計部2から出力された絶縁膜104の厚さTの設計値と、絶縁膜104の露出量Xの設計値とを表示する(図5ステップS4)。こうして、配線構造を設計することができる。
なお、上層配線105と106間の距離dが既に規定されているのであれば、絶縁膜104の露出量Xによって溝107の幅WがW=d−2Xと定まり、逆に溝107の幅Wが既に規定されているのであれば、絶縁膜104の露出量Xによって上層配線105と106間の距離dが定まる。また、距離dと幅Wのいずれも規定されていないのであれば、d>Tおよび絶縁膜104の露出量Xを満たすように、オペレータが距離dと幅Wを決定すればよい。
以上のように、本実施の形態では、溝107の縁の絶縁膜104を露出させる。絶縁膜104を露出させることにより、この露出した絶縁膜104の表面に沿って上層配線105,106と配線層103との間で放電が発生する沿面放電が生じるため、絶縁膜104の露出量Xを増加させることにより、横方向の距離が長くなり、その結果、絶縁膜104を厚くしなくても放電耐圧を向上させることができる。その結果、本実施の形態では、Si基板101の反りの増大や、Si基板101上に形成した膜のひび割れ等が生じることがなくなり、デバイスの特性の安定化や性能の向上を図ることができる。
本実施の形態では、スイッチとしてのデバイス性能を決定する時や、MEMSデバイスの静電力を利用した駆動性能の所望の駆動電圧特性を決定する時等に、本実施の形態の式(1)、式(2)を用いることにより、高性能、高信頼なデバイスを最小寸法で形成することが可能となる。
なお、本実施の形態では、配線間に存在する気体を空気としたが、配線間にヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)といった不活性ガスの他、窒素(N2)等の気体が単一または混合されて封入された状態でも、本発明を適用できることは言うまでもない。ただし、これらの気体を用いる場合は、式(1)の定数a、式(2)の定数b,cを実験等により規定する必要がある。
また、配線層103上の絶縁膜104の厚さTが増大すると、Si基板101とその上層に堆積する配線層103の反り及び応力が増大し、絶縁膜104の剥れ、クラック、割れという問題が生じるため、1μm<T<10μmの範囲が望ましい。例えば、Si基板裏面に絶縁膜や窒化膜等を堆積し、Si基板の反りを緩和する等の手法により、これらの問題が解決すれば、T≧10μmであっても本発明を適用できることは言うまでもない。
本実施の形態の配線設計装置は、CPU、記憶装置および外部とのインタフェースを備えたコンピュータと、これらのハードウェア資源を制御するプログラムによって実現することができる。このようなコンピュータにおいて、本発明の配線設計方法を実現させるためのプログラムは、フレキシブルディスク、CD−ROM、DVD−ROM、メモリカードなどの記録媒体に記録された状態で提供される。CPUは、記録媒体から読み込んだプログラムを記憶装置に書き込み、プログラムに従って本実施の形態で説明した処理を実行する。
本発明は、半導体や微小電気機械システムMEMS等における配線構造を設計する技術に適用することができる。
1…記憶部、2…設計部、3…入力部、4…表示部、20…絶縁膜厚さ設計部、21…沿面放電開始電圧設計部、22…絶縁膜露出量設計部、101…Si基板、102…熱酸化膜、103…配線層、104…絶縁膜、105,106…上層配線、107…溝。

Claims (3)

  1. 基板上に形成された第1の配線と、
    この第1の配線の上に形成された絶縁膜と、
    この絶縁膜の上に形成された複数の第2の配線と、
    この複数の第2の配線の間の前記絶縁膜に、前記第1の配線が露出する深さまで形成された溝とを有し、
    前記複数の第2の配線は、気体で満たされた前記溝を隔てて電気的に互いに分離され、
    前記第1の配線上の前記絶縁膜の厚さTは、前記第2の配線の離間する距離dよりも小さく、
    前記溝の幅Wは、前記第2の配線の離間する距離dよりも小さく、
    前記第1の配線上の前記絶縁膜の厚さTは、前記第1の配線と前記第2の配線との間に与えられると想定される最大の電位差V max よりも前記絶縁膜の耐圧が大きくなるように設定され、
    前記複数の第2の配線の間の前記絶縁膜の露出量Xは、前記溝の幅Wと前記第2の配線の離間する距離dとが等しいときの当該絶縁膜に沿った沿面放電開始電圧をV 0 (V 0 =b×lnT+c、b,cは定数)としたとき、この沿面放電開始電圧V 0 が前記最大電位差V max より小さい場合に、V max <aX+V 0 (aは定数)となるように設定され、
    前記定数aは7〜8であり、定数bは100〜300Vであり、定数cは1500〜2000Vの範囲であり、前記第1の配線上の前記絶縁膜の厚さTは1μm<T<10μmの範囲にあることを特徴とする高耐圧配線。
  2. 基板上に形成された第1の配線と、この第1の配線の上に形成された絶縁膜と、この絶縁膜の上に形成された複数の第2の配線と、この複数の第2の配線の間の前記絶縁膜に、前記第1の配線が露出する深さまで形成された溝とを有する高耐圧配線であり、前記複数の第2の配線が、気体で満たされた前記溝を隔てて電気的に互いに分離され、前記第1の配線上の前記絶縁膜の厚さTが、前記第2の配線の離間する距離dよりも小さく、前記溝の幅Wが、前記第2の配線の離間する距離dよりも小さい前記高耐圧配線を設計する配線設計装置であって、
    前記第1の配線と前記第2の配線との間に与えられると想定される最大の電位差Vmaxよりも前記絶縁膜の耐圧が大きくなるように、前記第1の配線上の前記絶縁膜の厚さTを決定する絶縁膜厚さ設計手段と、
    前記絶縁膜の厚さTから前記溝の幅Wと前記第2の配線の離間する距離dとが等しいときの当該絶縁膜に沿った沿面放電開始電圧V0を、V0=b×lnT+c(b,cは定数)により決定する沿面放電開始電圧設計手段と、
    前記沿面放電開始電圧V0が前記最大電位差Vmaxより小さい場合に、Vmax<aX+V0(aは定数、Xは前記複数の第2の配線の間の前記絶縁膜の露出量)となるように前記絶縁膜の露出量Xを決定する絶縁膜露出量設計手段とを備え
    前記定数aは7〜8であり、定数bは100〜300Vであり、定数cは1500〜2000Vの範囲であり、前記第1の配線上の前記絶縁膜の厚さTは1μm<T<10μmの範囲にあることを特徴とする配線設計装置。
  3. 基板上に形成された第1の配線と、この第1の配線の上に形成された絶縁膜と、この絶縁膜の上に形成された複数の第2の配線と、この複数の第2の配線の間の前記絶縁膜に、前記第1の配線が露出する深さまで形成された溝とを有する高耐圧配線であり、前記複数の第2の配線が、気体で満たされた前記溝を隔てて電気的に互いに分離され、前記第1の配線上の前記絶縁膜の厚さTが、前記第2の配線の離間する距離dよりも小さく、前記溝の幅Wが、前記第2の配線の離間する距離dよりも小さい前記高耐圧配線を設計する配線設計方法であって、
    前記第1の配線と前記第2の配線との間に与えられると想定される最大の電位差Vmaxよりも前記絶縁膜の耐圧が大きくなるように、前記第1の配線上の前記絶縁膜の厚さTを決定する絶縁膜厚さ設計ステップと、
    前記絶縁膜の厚さTから前記溝の幅Wと前記第2の配線の離間する距離dとが等しいときの当該絶縁膜に沿った沿面放電開始電圧V0を、V0=b×lnT+c(b,cは定数)により決定する沿面放電開始電圧設計ステップと、
    前記沿面放電開始電圧V0が前記最大電位差Vmaxより小さい場合に、Vmax<aX+V0(aは定数、Xは前記複数の第2の配線の間の前記絶縁膜の露出量)となるように前記絶縁膜の露出量Xを決定する絶縁膜露出量設計ステップとを含み、
    前記定数aは7〜8であり、定数bは100〜300Vであり、定数cは1500〜2000Vの範囲であり、前記第1の配線上の前記絶縁膜の厚さTは1μm<T<10μmの範囲にあることを特徴とする配線設計方法。
JP2010116155A 2010-05-20 2010-05-20 高耐圧配線、配線設計装置および方法 Active JP5483570B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010116155A JP5483570B2 (ja) 2010-05-20 2010-05-20 高耐圧配線、配線設計装置および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010116155A JP5483570B2 (ja) 2010-05-20 2010-05-20 高耐圧配線、配線設計装置および方法

Publications (2)

Publication Number Publication Date
JP2011243837A JP2011243837A (ja) 2011-12-01
JP5483570B2 true JP5483570B2 (ja) 2014-05-07

Family

ID=45410177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010116155A Active JP5483570B2 (ja) 2010-05-20 2010-05-20 高耐圧配線、配線設計装置および方法

Country Status (1)

Country Link
JP (1) JP5483570B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5619542B2 (ja) 2010-09-08 2014-11-05 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体基板の処理方法及び半導体装置の製造方法
JP6063629B2 (ja) 2012-03-12 2017-01-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP6274968B2 (ja) 2014-05-16 2018-02-07 ローム株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3745648B2 (ja) * 2001-06-06 2006-02-15 日本電信電話株式会社 微細構造の製造方法
JP2002299558A (ja) * 2001-03-29 2002-10-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2004296585A (ja) * 2003-03-26 2004-10-21 Nec Tokin Corp 積層型圧電素子およびインジェクタ装置
JP2008119792A (ja) * 2006-11-14 2008-05-29 Seiko Epson Corp Memsデバイスの製造方法
JP2008210843A (ja) * 2007-02-23 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP4694519B2 (ja) * 2007-02-28 2011-06-08 富士通株式会社 マイクロ構造体およびマイクロ構造体製造方法

Also Published As

Publication number Publication date
JP2011243837A (ja) 2011-12-01

Similar Documents

Publication Publication Date Title
US10589992B2 (en) Micro-electro-mechanical system (MEMS) structures and design structures
US6713235B1 (en) Method for fabricating thin-film substrate and thin-film substrate fabricated by the method
JP5192610B2 (ja) Mems素子、およびmems素子の製造方法
CN103183309B (zh) 微机电系统(mems)结构和设计结构
US20130285164A1 (en) Mems device and method of manufacturing the same
US20120139065A1 (en) Mems device and manufacturing method
JP5483570B2 (ja) 高耐圧配線、配線設計装置および方法
TW202005419A (zh) Mems麥克風
JP2010135634A (ja) 半導体装置の製造方法及び半導体装置
US8673670B2 (en) Micro-electro-mechanical system (MEMS) structures and design structures
JP2011259371A (ja) 容量型電気機械変換装置の製造方法
US8739096B2 (en) Micro-electro-mechanical structure (MEMS) capacitor devices, capacitor trimming thereof and design structures
JP5336261B2 (ja) 配線設計方法および配線設計装置
JP5973792B2 (ja) Mems素子の製造方法
JP2021533002A (ja) エッチング停止層を有するmems表示装置
US8685777B2 (en) Method for fabricating a fixed structure defining a volume receiving a movable element in particular of a MEMS
US8796058B2 (en) Semiconductor structure
JP4569167B2 (ja) 外力検知センサの製造方法
JP5743383B2 (ja) 圧電素子及び圧電装置の製造方法
US8829518B2 (en) Test structure and calibration method
JP2017212530A (ja) Mems素子
JPH09306635A (ja) サージアブソーバおよびその製造方法
JP2005340536A (ja) 可変容量コンデンサ
JP2023120033A (ja) Memsセンサ
JP2005167124A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111028

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111028

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140214

R150 Certificate of patent or registration of utility model

Ref document number: 5483570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150