JP5336261B2 - 配線設計方法および配線設計装置 - Google Patents

配線設計方法および配線設計装置 Download PDF

Info

Publication number
JP5336261B2
JP5336261B2 JP2009123893A JP2009123893A JP5336261B2 JP 5336261 B2 JP5336261 B2 JP 5336261B2 JP 2009123893 A JP2009123893 A JP 2009123893A JP 2009123893 A JP2009123893 A JP 2009123893A JP 5336261 B2 JP5336261 B2 JP 5336261B2
Authority
JP
Japan
Prior art keywords
distance
wiring
wirings
max
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009123893A
Other languages
English (en)
Other versions
JP2010272718A (ja
Inventor
展弘 下山
仁 石井
知巳 阪田
康博 佐藤
房男 下川
真吾 内山
克之 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Advanced Technology Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NTT Advanced Technology Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Advanced Technology Corp, Nippon Telegraph and Telephone Corp filed Critical NTT Advanced Technology Corp
Priority to JP2009123893A priority Critical patent/JP5336261B2/ja
Publication of JP2010272718A publication Critical patent/JP2010272718A/ja
Application granted granted Critical
Publication of JP5336261B2 publication Critical patent/JP5336261B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体や微小電気機械システムMEMS(Microelectro-Mechanical Systems)等における配線構造を設計する技術に係り、特に高電圧が印加されるスイッチング素子、放電素子などの配線構造における配線間距離を設計する配線設計方法および配線設計装置に関するものである。
近年、半導体製造プロセスを利用したMEMS技術の研究が盛んに行われ、大きな注目を集めている。MEMSとは、半導体の微細加工に用いられる、フォトグラフィ、エッチングおよび薄膜形成技術を用いて、三次元的なマイクロ構造を多数一括して作る技術である。
MEMSにより作製される構造体は、主に静電駆動方式が使用される例が多数存在する。この駆動方式では、数十ボルトから数百ボルト以上という比較的高い電圧を固定電極または配線に印加し、そのとき生じる静電場を用いて可動部分(可動電極)を動かす。一般に、固定電極と可動電極の空間中の距離dが狭くなればなるほど、また、固定電極および可動電極の高さが高くなるほど静電気力は大きくなる。また、固定電極と可動電極とは気体で絶縁されていることになるが、気体による絶縁では、パッシェンの法則による放電開始の下限電圧以下を用いれば、いくら電極間距離dを短くしても放電が生じないとされている(例えば非特許文献1参照)。
ここで、パッシェンの法則について簡単に説明する。図5は平行平板電極からなるキャパシタを示している。上部電極301は電圧Vが印加されており、下部電極302は接地されている。303は上部電極301と下部電極302間のギャップであり、このギャップ303には空気等の気体が存在する。電極間の距離はdで表される。
このような構成のキャパシタにおいて、印加電圧Vがある電圧Vs以上になると、ギャップ303内においてコロナ放電現象が発生する。図6は、コロナ放電が開始される放電開始電圧Vsと、キャパシタのギャップ内の気体の圧力pと電極間距離dの積pdとの関係を表した図である。
図6では、気体の種類をパラメータとして表しており、気体が空気の場合とO2の場合とN2の場合の3つの場合について記載している。気体が空気の場合は、放電開始電圧Vsが最小となる積pdの値は0.57となる。すなわち、大気圧(760torr条件)では、電極間距離dが約7.5μmの場合において、最小放電開始電圧(Vsmin)は約330Vとなる。したがって、電極間距離dが7.5μm以下のギャップでは放電が生じない。その理由は、放電のきっかけを作る初期電子がほとんど衝突することなく対向電極に達してしまい、電子のなだれ現象が発生しにくくなるため放電は起こらず、絶縁破壊電圧が増大するためとされている。
また、電極間距離dが0.01mm〜1mmまでのギャップにおいては、放電開始電圧Vsと電極間距離dとは比例関係が成り立ち、Vs=kdが成り立つとされている(例えば非特許文献2参照)。ここで、kは定数である。しかし、電極間距離dが1mm以上になると、放電開始電圧Vsは直線的な増加を示さなくなり、Vs=kdaが成り立つとされている(例えば非特許文献2参照)。ここで、aは定数である。このように、放電開始電圧Vsと電極間距離dとの間には様々な関係式があり、特に数μmオーダーの電極間距離dでは放電が発生しないとされていた。
しかしながら、電極間距離dが7.5μm以下のギャップにおいても放電現象が観察され、この放電により絶縁膜の破壊や配線の溶融現象が観察されるという問題が発生した。
また、マイクロマシン等の配線構造において、実平面での電極間距離と放電との関係から、印加電圧や配線間距離を既定し配線構造を配置する方法は今までに存在しなかった。一般的な経験則としては、必要とされる気体や気体圧力でのパッシェン曲線Vp(d)から、配線間距離をパッシェン最小距離の2倍未満の値に設置することが望ましいとされていた。その理由は、ガス降伏の発生を伴うことなく、または過度に高い動作電圧の必要性を伴うことなく、実質的な静電力の形成を保障するためである(例えば特許文献1参照)。
特許第3016870号公報
上田実,他4名,「静電気の基礎」,朝倉書店,pp.171−175,1971 「放電ハンドブック」,電気学会,pp.212−213,1974
以上のように、パッシェンの法則によれば、平行平板電極構造を有する構造体において、ギャップ内の気体が空気で電極間距離dが7.5μm以下の場合には放電現象の発生する確率は少なく、最小放電開始電圧は330V以上になるとされている。しかしながら、上記のように電極間距離dが7.5μm以下のギャップにおいても放電現象が観察され、この放電により絶縁膜の破壊や配線の溶融現象が観察されるという問題が発生した。パッシェンの法則は、理想平面における放電特性を示しており、めっき等の実平面での配線間距離と放電特性を規定して配線間隔を配置する構造は示されたことはなかった。
また、マイクロマシン等の配線構造において、実平面での電極間距離と放電との関係から、印加電圧や配線間距離を既定し配線構造を配置する方法は今までに存在せず、かなり大きな余裕を持った配線構造を経験則に基づいて設計しているのが現状である。
本発明は、以上のような問題を解消するためになされたものであり、少なくとも1対の対向する金属配線を有する配線構造において特性の安定化や性能の向上を図ると共に高耐圧化を実現することができる配線設計方法および配線設計装置を提供することを目的とする。
本発明の配線設計方法は、対向する金属配線間の距離を、この金属配線間に与えられる最大の電位差をVmaxとしたときにVmax=A×ln(dmin/d0)+B(A,Bは定数、d0は基準となる距離)により得られる配線間距離min とし、かつ配線間距離がd x の場合にパッシェンの法則から得られる放電開始電圧をV p (d x )としたときに、d x ≧d min かつV max >V p (d x )を満たす配線間距離d x 以上として設定する設計手順を備え、前記設計手順は、前記金属配線間の距離を前記配線間距離d x のα倍(αは定数)以上とする設計余裕付加手順を含むことを特徴とするものである。
また、本発明の配線設計方法の1構成例において、前記金属配線は、Si基板上に形成された絶縁膜の上に形成される。
また、本発明の配線設計方法の1構成例において、マイクロマシン等の配線構造では、実平面での電極間距離と放電との関係から、印加電圧や配線間距離を規定し配線構造を配置する場合、その配線間距離は数μmから数十μmのオーダーとなる。従って、前記d0の基準値として1μmを設定し、前記配線間距離dminを設定した場合、距離の単位を相殺し、最大電位差Vmaxを電圧の単位でのみで表すことが可能となる。
従って、前記基準となる距離d0を1μmとした場合に、定数Aは100〜300V、定数Bは1500〜2000Vの値をとる。
また、本発明の配線設計方法の1構成例において、前記金属配線は、Au,Al,W,Ta,Ti,Cu,Sn,Agのうち少なくとも1つを含む材料からなる。
また、本発明の配線設計方法の1構成例において、前記金属配線を含む配線構造は、大気中、1気圧、湿度40〜60%の範囲で前記金属配線に最大電位差Vmaxが与えられる。
また、本発明の配線設計装置は、対向する金属配線間に与えられる最大の電位差をVmaxとしたときに配線間距離dminを与える関係式Vmax=A×ln(dmin/d0)+B(A,Bは定数、d0は基準となる距離)を予め記憶する記憶手段と、前記金属配線間の距離を、想定される最大電位差Vmaxに対して前記Vmax=A×ln(dmin/d0)+Bにより得られる配線間距離min とし、かつ配線間距離がd x の場合にパッシェンの法則から得られる放電開始電圧をV p (d x )としたときに、d x ≧d min かつV max >V p (d x )を満たす配線間距離d x 以上として設定する設計手段とを備え、前記設計手段は、前記金属配線間の距離を前記配線間距離d x のα倍(αは定数)以上とする設計余裕付加手段を含むことを特徴とするものである。
本発明によれば、対向する金属配線間の距離を、この金属配線間に与えられる最大の電位差をVmaxとしたときにVmax=A×ln(dmin/d0)+B(A,Bは定数、d0は基準となる距離)により得られる配線間距離dmin以上として設定することにより、金属配線間の距離を、最大電位差Vmaxを与えたときに金属配線間に放電が生じない最小の配線間距離dmin以上に設定することができ、様々な用途の高耐圧配線構造を設計することが可能となる。その結果、本発明では、高性能、高信頼なデバイスや構造体を最小寸法で設計することが可能となる。
本発明の実施の形態で設計する配線構造の例を示す断面図である。 本発明の実施の形態で設計する配線構造の部分的な断面斜視図である。 図1、図2の配線構造における放電開始電圧と配線間距離との関係を示す図である。 本発明の実施の形態に係る配線設計装置の構成例を示すブロック図である。 パッシェンの法則を説明するための平行平板電極からなるキャパシタを示す図である。 コロナ放電が開始される放電開始電圧と、ギャップ内の気体圧力と電極間距離の積との関係を示す図である。
以下、本発明の実施の形態について図を参照して説明する。図1は本発明の実施の形態で設計する配線構造の例を示す断面図、図2は図1の配線構造の部分的な断面斜視図である。図1、図2に示す配線構造では、Si基板101上に化学気相成長法(CVD:chemical vapor deposition)法などを用いてSiO2からなる絶縁膜102を形成し、この絶縁膜102の上層に2つの配線103と104とを配線間距離dで配置している。
本実施の形態では、配線103,104をAuめっきを用いて形成したが、形成方法としてめっきの他に、CVD、蒸着、スパッタ等の形成方法を用いてもよい。配線103,104の材料として、Auの他に、Al,W,Ta,Ti,Cu,Sn,Agあるいは、それらの化合物を用いてもよい。
また、絶縁膜102の形成方法もCVDだけでなくその他の形成方法を用いてもよく、絶縁膜102の材料もSiO2だけでなくその他の材料を用いてもよいことは言うまでもない。
図1、図2に示した配線構造の配線間距離dを変化させ、配線103と104間の放電開始電圧Vsを測定したグラフを図3に示す。ここでは、例えば配線103に電圧を印加し、配線104を接地している。図3の丸印206が、本実施の形態の配線構造において測定した結果である。この206の特性は、大気中における特性であり、大気1気圧、湿度40〜60%、温度23〜30℃での結果を示している。
図3の放電開始電圧Vsと配線間距離dとの関係において、配線間距離dを10μm以上にすることにより、放電開始電圧Vsは500V以上になることが分かる。
図3中、曲線202はパッシェンの法則による放電開始電圧Vp(d)を示している。この放電開始電圧Vp(d)の特性によると、配線間距離dが7.5μm付近で最小放電開始電圧(Vpmin(d))は330Vとなり、配線間距離dが7.5μm以下になると放電はほとんど発生せず、配線間距離dが7.5μm以下での放電電圧耐圧が徐々に上昇していくことが分かる。
しかし、本実施の形態の配線構造において測定した結果では、配線間距離dが7.5μm以下の場合でも放電現象は観察され、配線間距離dが5μmの場合で放電開始電圧Vsは約400V、配線間距離dが2μmの場合では放電開始電圧Vsは160V〜220Vであった。このように配線間距離dが7.5μm以下の場合でも放電現象が生じる理由は、配線103,104がパッシェンの法則で想定されている理想平面を有するものではなく、めっき等による凹凸面のある実平面を有するためであり、配線間距離dがμmオーダーのギャップになると、金属表面の凹凸等の形状が放電特性に影響を及ぼすためと考えられる。
本実施の形態の配線構造において実験的に得られた放電開始電圧Vsと配線間距離dとの関係から、対向する配線間に与えられる電位差が最大でVmaxのときに配線間に放電が生じない最小配線間距離dminは、次式で表すことができる。
max=A×ln(dmin/d0)+B ・・・(1)
式(1)において、A,Bは配線103,104を形成する際の材料や配線103,104に電圧を印加するときの雰囲気(ガス種)によって決まる定数である。また、d0は基準となる距離を表す。例えば、d0=1μmとした場合には、A=100〜300V、B=1500〜2000Vの範囲内となる。式(1)の配線間距離dminを対数で表現すると、図3の放電開始電圧Vsに相当する最大電位差Vmaxと図3の配線間距離dに相当する最小配線間距離dminとの関係は、図3の201で示される直線となる。
この直線201は、式(1)において、基準となる距離d0を1μm、定数Aを270V、定数Bを1800Vとしたときのものである。この直線201とパッシェンの法則から得られる曲線202において、両方の特性の異なる領域において、配線の形成方法に特徴を持たせることが可能となる。
すなわち、式(1)から得られる直線201とパッシェンの法則から得られる曲線202で囲まれた斜線領域203は、本来、パッシェンの法則では配線間に放電が生じるとされていた領域であるが、発明者の検討によれば、配線間の電位差が最大でVmaxのときに配線間に放電が生じない最小配線間距離dminを設定できる領域となる。図3における204,205は直線201と曲線202との交点であり、d1は配線間の電位差が最大でVmax(d1)のときの最小配線間距離、d2は配線間の電位差が最大でVmax(d2)のときの最小配線間距離である。したがって、図3の例では、配線間の電位差が最大でVmaxのときに配線間に放電が生じない最小配線間距離dminは、3.5μm<dmin<50μmの範囲となる。
例えば、配線間の許容し得る最大電位差Vmaxを400Vとしたいときの最小配線間距離dminを決める場合、従来であれば、パッシェンの法則から得られる曲線202に従って設計すると、dmin>20μmとなる。また、余裕を設けるという考え方を採用すれば、dmin>40μmにする必要があった。
これに対して、本実施の形態では、式(1)から得られる直線201とパッシェンの法則から得られる曲線202とから、dmin>6μmとなり、従来に比べて6分の1の配線間距離で設計可能となることが図3より分かる。
ただし、図3に示した結果においては、実測値のばらつきが生じ、最大電位差Vmax=400Vで最小配線間距離dminが9μmという結果も得られている。そこで、直線201で得られる最小配線間距離dminのα倍(例えばα=2)以上の値に実際の配線間距離を設定すれば、配線間の放電は生じず、放電による故障の無い配線を形成できることになる。なお、測定点を増やして直線201(式(1))をより適切に設定すれば、設計余裕を最小配線間距離dminの2倍未満にできることは言うまでもない。
図4は本実施の形態に係る配線設計装置の構成例を示すブロック図である。配線設計装置は、各種情報を記憶する記憶部1と、配線間距離を設計する設計部2と、マウスやキーボード等の入力部3と、液晶ディスプレイ等の表示部4とを有する。
記憶部1は、式(1)を予め記憶している。設計部2は、配線間距離に設計余裕を与える設計余裕付加部20を備えている。
次に、本実施の形態の配線設計装置の動作について説明する。設計部2は、オペレータが入力部3を操作して、想定される最大電位差Vmaxの値を入力すると、この最大電位差Vmaxから式(1)を用いて配線間距離dminを計算する。設計部2は、この配線間距離dminを金属配線間の距離の設計値として出力してもよいし、設計余裕付加部20が設計余裕を付加したαdminを金属配線間の距離の設計値として出力してもよい。
また、設計部2は、配線間距離がdxの場合にパッシェンの法則から得られる放電開始電圧をVp(dx)としたとき、dx≧dminかつVmax>Vp(dx)を満たす任意の配線間距離dxを決定し、この配線間距離dxを金属配線間の距離の設計値として出力してもよい。また、設計余裕付加部20が設計余裕を付加したαdxを金属配線間の距離の設計値として出力してもよい。
表示部4は、設計部2から出力された距離の設計値を表示する。こうして、金属配線間の距離を設計することができる。
以上のように、本実施の形態によれば、スイッチとしてのデバイス性能を決定する時や、静電力を利用するMEMS構造の駆動性能の所望の駆動電圧特性を決定する時などに、式(1)を用いたり、式(1)とパッシェン曲線とを用いたりすることにより、高性能、高信頼なデバイスや構造体を最小寸法で設計することが可能となる。
なお、本実施の形態では、配線間の気体を空気としたが、配線間にヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、窒素(N2)、酸素(O2)、水素(H2)、クリプトン(Kr)、キセノン(Xe)等の気体が単一または混合されて封入された状態でも、本発明を適用できることは言うまでもない。しかし、この場合は、式(1)の定数A,Bを実験等により規定する必要がある。
本実施の形態の配線設計装置は、CPU、記憶装置および外部とのインタフェースを備えたコンピュータと、これらのハードウェア資源を制御するプログラムによって実現することができる。このようなコンピュータにおいて、本発明の配線設計方法を実現させるためのプログラムは、フレキシブルディスク、CD−ROM、DVD−ROM、メモリカードなどの記録媒体に記録された状態で提供される。CPUは、記録媒体から読み込んだプログラムを記憶装置に書き込み、プログラムに従って本実施の形態で説明した処理を実行する。
本発明は、半導体やMEMS等における配線構造を設計する技術に適用することができる。
1…記憶部、2…設計部、3…入力部、4…表示部、20…設計余裕付加部、101…Si基板、102…絶縁膜、103,104…配線。

Claims (6)

  1. 対向する金属配線間の距離を、この金属配線間に与えられる最大の電位差をVmaxとしたときにVmax=A×ln(dmin/d0)+B(A,Bは定数、d0は基準となる距離)により得られる配線間距離min とし、かつ配線間距離がd x の場合にパッシェンの法則から得られる放電開始電圧をV p (d x )としたときに、d x ≧d min かつV max >V p (d x )を満たす配線間距離d x 以上として設定する設計手順を備え
    前記設計手順は、前記金属配線間の距離を前記配線間距離d x のα倍(αは定数)以上とする設計余裕付加手順を含むことを特徴とする配線設計方法。
  2. 請求項に記載の配線設計方法において、
    前記金属配線は、Si基板上に形成された絶縁膜の上に形成されることを特徴とする配線設計方法。
  3. 請求項1または2に記載の配線設計方法において、
    前記基準となる距離d0を1μmとした場合に、定数Aは100〜300V、定数Bは1500〜2000Vの値をとることを特徴とする配線設計方法。
  4. 請求項1乃至のいずれか1項に記載の配線設計方法において、
    前記金属配線は、Au,Al,W,Ta,Ti,Cu,Sn,Agのうち少なくとも1つを含む材料からなることを特徴とする配線設計方法。
  5. 請求項1乃至のいずれか1項に記載の配線設計方法において、
    前記金属配線を含む配線構造は、大気中、1気圧、湿度40〜60%の範囲で前記金属配線に最大電位差Vmaxが与えられることを特徴とする配線設計方法。
  6. 対向する金属配線間に与えられる最大の電位差をVmaxとしたときに配線間距離dminを与える関係式Vmax=A×ln(dmin/d0)+B(A,Bは定数、d0は基準となる距離)を予め記憶する記憶手段と、
    前記金属配線間の距離を、想定される最大電位差Vmaxに対して前記Vmax=A×ln(dmin/d0)+Bにより得られる配線間距離min とし、かつ配線間距離がd x の場合にパッシェンの法則から得られる放電開始電圧をV p (d x )としたときに、d x ≧d min かつV max >V p (d x )を満たす配線間距離d x 以上として設定する設計手段とを備え
    前記設計手段は、前記金属配線間の距離を前記配線間距離d x のα倍(αは定数)以上とする設計余裕付加手段を含むことを特徴とする配線設計装置。
JP2009123893A 2009-05-22 2009-05-22 配線設計方法および配線設計装置 Expired - Fee Related JP5336261B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009123893A JP5336261B2 (ja) 2009-05-22 2009-05-22 配線設計方法および配線設計装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009123893A JP5336261B2 (ja) 2009-05-22 2009-05-22 配線設計方法および配線設計装置

Publications (2)

Publication Number Publication Date
JP2010272718A JP2010272718A (ja) 2010-12-02
JP5336261B2 true JP5336261B2 (ja) 2013-11-06

Family

ID=43420504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009123893A Expired - Fee Related JP5336261B2 (ja) 2009-05-22 2009-05-22 配線設計方法および配線設計装置

Country Status (1)

Country Link
JP (1) JP5336261B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6063629B2 (ja) 2012-03-12 2017-01-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP6498983B2 (ja) * 2015-03-26 2019-04-10 株式会社メガチップス 半導体集積回路の設計支援装置及び設計支援方法
JP6856727B2 (ja) * 2019-10-31 2021-04-07 ローム株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176876A (ja) * 1999-12-17 2001-06-29 Matsushita Electronics Industry Corp 高耐圧半導体装置
JP3910889B2 (ja) * 2002-08-20 2007-04-25 株式会社東芝 半導体メモリ
JP2004296585A (ja) * 2003-03-26 2004-10-21 Nec Tokin Corp 積層型圧電素子およびインジェクタ装置

Also Published As

Publication number Publication date
JP2010272718A (ja) 2010-12-02

Similar Documents

Publication Publication Date Title
US9018717B2 (en) Pull up electrode and waffle type microstructure
JP5192610B2 (ja) Mems素子、およびmems素子の製造方法
CN103183309B (zh) 微机电系统(mems)结构和设计结构
JP5336261B2 (ja) 配線設計方法および配線設計装置
US8513745B2 (en) MEMS switch and fabrication method
KR101268208B1 (ko) 높은 캐패시턴스 rf mems 스위치들을 제공하기 위한 시스템 및 방법
JPWO2008026407A1 (ja) 静電動作装置
US20130285164A1 (en) Mems device and method of manufacturing the same
US8497751B2 (en) Capacitive micro-switch comprising a charge drain based on oriented nanotubes on the bottom electrode and method of fabrication
JP5483570B2 (ja) 高耐圧配線、配線設計装置および方法
US20050040654A1 (en) Vibrational power generation device vibrator
JP2018025534A (ja) イオンフィルタ、イオン検出装置及びイオンフィルタの製造方法
Masuduzzaman et al. Observation and control of hot atom damage in ferroelectric devices
JP2013051297A (ja) 可変容量装置
JP2013219265A (ja) 半導体素子、半導体素子の製造方法、及び電子機器
US8432232B2 (en) MEMS device and oscillator
JP2006165380A (ja) 可変容量コンデンサ
JPH06284750A (ja) 積層静電アクチュエータ
Zhang et al. Operation principles of micro-plasma field effect transistor
US7508572B2 (en) Charging guard with paschen stacking
JP2012146893A (ja) 半導体装置
Strong et al. Electrical breakdown response for multiple-gap MEMS structures
JP2013042024A (ja) 可変容量装置
CN102598511B (zh) 非易失性逻辑电路和驱动非易失性逻辑电路的方法
Ruan Analyse et modélisation de l'impact des décharges électrostatiques et des agressions électromagnétiques sur les microcommutateurs

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130801

R150 Certificate of patent or registration of utility model

Ref document number: 5336261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees