JP2013219265A - 半導体素子、半導体素子の製造方法、及び電子機器 - Google Patents

Abstract

【課題】寄生容量を低減した半導体素子、半導体素子の製造方法、及び電子機器を提供する。
【解決手段】本発明の半導体素子１は、ベース基板１２と、前記ベース基板１２上に互いに並んで配置された第１、第２の半導体配線５０と、を備え、前記ベース基板１２は、前記第１の半導体配線５０と前記第２の半導体配線５０との間で、前記第１、第２の半導体配線５０の延出方向に沿った開口部（配線間溝５４、スリット５６）を備えたことを特徴とする。
【選択図】図１

Description

本発明は、半導体素子、半導体素子の製造方法、及び電子機器に関し、特に寄生容量を低減する技術に関する。

近年、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ：微小電気機械システム）技術を使用して、ベース基板上に小型で高感度の半導体素子を形成するとともに、半導体素子の形成に伴って半導体素子に接続する配線をベース基板上に形成する技術が注目されている。

このような半導体素子の製造方法としては、例えば、ガラス等で形成されたベース基板に半導体素子の材料となるシリコン基板を陽極接合で接合する。そして、シリコン基板の半導体素子の構成要素を形成する領域、及びその構成要素に接続する半導体配線を形成する領域を残してシリコン基板をエッチングして構成要素及び半導体配線を型抜きすることにより半導体素子が得られる。

また、他の製造方法として、非特許文献１では、半導体素子のベース基板としてＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いている。そして、ＳＯＩ基板上に構成要素を配置した半導体素子において、ポリシリコンを材料とし構成要素と接続するための配線をＳＯＩ基板に埋め込み、その配線を接続先の構成要素と接続する構成が開示されている。非特許文献１のＳＯＩ基板では、配線が埋め込まれた位置より下層となるところにＳｉＯ_２の層を有する。

デンソーテクニカルレビュー Ｖｏｌ．５ Ｎｏ．１ ２０００ ｐ３９−ｐ４４

しかし、上記いずれの方法であっても、ＳｉＯ_２のガラス基板、若しくはＳｉＯ_２層に近接して配線が配置されることになる。ＳｉＯ_２は比誘電率が高いため、配線をＳｉＯ_２に近接して配置すると配線間において寄生容量（浮遊容量）が発生しやすくなる。よって、いずれの方法であっても配線間の寄生容量により半導体素子の電気的特性に悪影響を及ぼすおそれがある。
そこで、本発明は、上記問題点に着目し、寄生容量を低減した半導体素子、半導体素子の製造方法、及び電子機器を提供することを目的とする。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
［適用例１］ベース基板と、前記ベース基板上に互いに並んで配置された第１、第２の半導体配線と、を備え、前記ベース基板は、前記第１の半導体配線と前記第２の半導体配線との間で、前記第１、第２の半導体配線の延出方向に沿った開口部を備えたことを特徴とする半導体素子。
上記構成により、半導体配線から放出される電気力線が通過するベース基板内の領域に開口部を形成することになる。よって、ベース基板の電気力線が通過する部分の比誘電率を低減させることができるので、半導体配線間の寄生容量を低減した半導体素子となる。

［適用例２］前記開口部の深さをＤとし、前記第１の半導体配線の幅の中央部と前記第２の半導体配線の幅の中央部との間の幅をＷとしたとき、Ｄ≧２Ｗの関係を満たすことを特徴とする請求項１に記載の半導体素子。
上記構成により、半導体配線間の寄生容量をより効果的に低減することができる。

［適用例３］前記ベース基板の材料がガラスであり、前記半導体配線の材料がシリコンであることを特徴とする適用例１または２に記載の半導体素子。
上記構成により、簡易な構成で半導体素子を構築することができる。

［適用例４］前記開口部が有底であることを特徴とする適用例１乃至３のいずれか１例に記載の半導体素子。
上記構成により、ベース基板上に半導体配線を覆うキャップを接合すると半導体配線を気密封止することができ、半導体配線のコンタミネーションを防止することができる。

［適用例５］適用例１乃至４のいずれか１例に記載の半導体素子を搭載したことを特徴とする電子機器。
適用例１と同様の理由により、半導体配線間の寄生容量を低減した電子機器となる。

［適用例６］ガラス基板上に第１、第２の半導体配線を並べて配置し、前記ガラス基板を、前記第１の半導体配線及び前記第２の半導体配線をマスクパターンとして用いてエッチングして、前記第１の半導体配線と前記第２の半導体配線との間で前記第１、第２の半導体配線の延出方向に沿って延出する開口部を形成することを特徴とする半導体素子の製造方法。
上記方法により、ベース基板に予め開口部を形成したのちに半導体配線をベース基板に配置する場合に起こりうるアライメント誤差が発生することはなく、半導体配線の間に開口部を確実に配置した半導体素子を製造することができる。

本実施形態の半導体素子の断面図である。 本実施形態の半導体素子の変形例の断面図である。 本実施形態の半導体素子の製造工程（エッチング前）を示す断面図である。 本実施形態の半導体素子の製造工程（エッチング後）を示す断面図である。 本実施形態の半導体素子において、半導体配線間の静電容量を算出するためのモデルを示す図である。 配線間溝の深さの変化に基づいた半導体配線間の静電容量の変化を、図５のモデルに基づいて算出したグラフである。 本実施形態のジャイロセンサーの平面図である。 図７の一点鎖線で囲まれた部分の詳細図である。 図８のＡ−Ａ線断面図である。 本実施形態のジャイロセンサーの製造工程（配線溝及び凹部形成工程）を示す図である。 本実施形態のジャイロセンサーの製造工程（配線間溝形成工程）を示す図である。 第１実施形態のジャイロセンサーの製造工程（導電膜形成工程）を示す図である。 第１実施形態のジャイロセンサーの製造工程（陽極接合工程）を示す図である。 本実施形態のジャイロセンサーを搭載した電子機器の模式図である。

以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
本発明の半導体素子は、その適用対象が、例えば図７以降に示すジャイロセンサー１０であるが、その前に図１乃至図６を用いて本発明の内容を端的に説明する。

図１に本実施形態の半導体素子の断面図を示し、図２に、本実施形態の半導体素子の変形例の断面図を示す。本実施形態の半導体素子１は、ベース基板１２（図７参照）に複数の半導体配線５０（図７参照）が配置した構成を有している。そして、ベース基板１２は、半導体配線５０同士の間で半導体配線５０の延出方向に沿った開口部（配線間溝５４（図１）、またはスリット５６（図２））を備えたことが特徴となっている。

ベース基板１２は、ガラスにより形成されている。また半導体配線５０は、導電性のシリコンにより形成されている。半導体配線５０と半導体配線５０とが同電位ではない場合、両者の間には電界が発生し、これにより半導体配線５０同士を結ぶ電気力線（電界の向き）を描くことができる。電気力線は、ベース基板１２上を通過する成分と、ベース基板１２内を通過する成分と、を有する。

一方、ベース基板１２の材料がガラスであれば、その誘電率は真空より高いため、２つの半導体配線５０をコンデンサーとみなすと、コンデンサーの静電容量であってベース基板１２内を通過する電気力線を包含する成分が、ベース基板１２上を通過する電気力線を包含する成分よりも大きくなる。したがって、半導体配線５０間の寄生容量が大きくなる。また、この寄生容量は、半導体配線５０間の距離が小さくなるほど顕著になる。

そこで、図１に示すように、本実施形態の半導体素子１では、ベース基板１２の互いに隣接する半導体配線５０の間となる位置に配線間溝５４（開口部）を設けている。これにより、配線間溝５４に電気力線を通過させて、ベース基板１２内の電気力線が通過する領域の平均的な比誘電率を低下させ、半導体配線５０間の寄生容量を小さくすることができる。

また、図２に示すように、配線間溝５４の代わりにベース基板１２を貫通するスリット５６（開口部）を形成してもよい。これにより、同一のベース基板１２に配線間溝５４を形成する場合よりも半導体配線５０から放射される電気力線のうちベース基板１２の材料を通過する成分を小さくすることができるので、配線間の寄生容量をさらに低減することができる。

本実施形態の半導体素子１の製造工程としては、ベース基板１２に配線間溝５４（若しくはスリット５６）を形成し、配線間溝５４を挟むように半導体配線５０をベース基板１２に接合する工程を経ることとなるが、以下のように行なうことも可能である。

図３、図４に、本実施形態の半導体素子の製造工程を示す。図３に示すように、ベース基板１２上に半導体配線５０を配置する。半導体配線５０の配置は、後述のように一枚のシリコン基板５２（図１３）をベース基板１２に接合し、そのシリコン基板５２を半導体配線５０の配置に倣ってエッチングして半導体配線５０を型抜きするようにして行ってもよい。そして、半導体配線５０をマスクパターンとして用いて、ベース基板１２の半導体配線５０の間となる領域に対してドライエッチングまたはウェットエッチングを行なう。これにより、図４に示すように、ベース基板１２の半導体配線５０の間となる位置に配線間溝５４（若しくはスリット５６）が形成される。ここで、配線間溝５４（若しくはスリット５６）は、ベース基板１２の半導体配線５０の間となる領域の外形に倣った外形を有し半導体配線５０の延出方向に沿って形成される。

半導体配線５０をベース基板１２に配置後に、配線間溝５４を形成する場合、エッチングは、ベース基板１２の厚み方向のみならずベース基板１２の面内方向にも進行する。よって、図４に示すように、上述の製造工程で配線間溝５４を形成すると、結果的に半導体配線５０は、平面視で配線間溝５４側にややはみ出た形で配置されることになる。

次に、半導体配線５０間の寄生容量を低下させるのに十分な配線間溝５４の深さについて検討する。半導体配線５０間の寄生容量とは、半導体配線５０間の静電容量と同義である。よって、半導体配線５０間の静電容量を算出するための簡易的なモデルを考える。

図５に、本実施形態の半導体素子において、半導体配線間の静電容量を算出するためのモデルを示す。図５に示すように、半導体素子１のベース基板１２を厚さΔｔごとにスライスしたｎ個（ｎ：整数）の薄板１２ａを考える。また、ｋ番目（ｋ＜ｎ）までの薄板１２ａには配線間溝５４が形成されているものと考える。このとき、配線間溝５４の深さＤは、ｋ×Δｔとなる。

電気力線は、半導体配線５０の全ての面から放出するように描かれる。しかし、モデルを単純化するため、半導体配線５０のベース基板１２に接合する下面以外の表面から放射される電気力線は、ベース基板１２内を通過せず、半導体配線５０の下面から放出された電気力線のみがベース基板１２を通過するものと考える。また、下面において電気力線は、半導体配線５０の下面の中央部からのみ放射されるものと考える。

そして、電気力線のベース基板１２を通過する成分は、図５に示すように、一方の半導体配線５０の下面の中央部から直線的に放出し、各薄板１２ａの下面で折れ曲がり、他方の半導体配線５０の下面の中央部に直線的に収束するＶ字の経路を描くものと考える。

モデルのさらなる単純化のため、ｉ番目（ｉ＜ｋ）番目の薄板１２ａの下面で折れ曲がる電気力線は、全て配線内溝５４内（真空中）を通過するとともにベース基板１２の材料中を通過しないものと考える。同様に、ｉ番目（ｉ＞ｋ）番目の薄板１２ａの下面で折れ曲がる電気力線は、全てベース基板１２の材料中を通過するとともに配線内溝５４内を通過しないものと考える。

上記モデルにより、ｉ番目（ｉ＜ｋ）の電気力線により形成される微小静電容量ΔＣ_１は、

となる。ここで、ε_０は真空の誘電率、Ｓは半導体配線５０の長手方向の単位長さ当たりの半導体配線５０の下面の面積、Ｗは半導体配線５０の中央部同士の間の幅である。同様に、ｉ番目（ｋ＜ｉ）の電気力線により形成される微小静電容量ΔＣ_２は、

となる。ここでε_ｒは、ベース基板１２の材料の比誘電率である。よって、半導体配線５０間の静電容量であって電気力線がベース基板１２側を通過する成分は以下のようになる。

数式３において、配線間溝５４の深さＤを深くする、すなわちｋの値を大きくするとＣの値は減少する。よって、ｋの値を大きくしたときの静電容量Ｃを算出するとともに、ｋを大きくした場合に対して静電容量の減少が飽和するときの配線間溝５４の深さを算出する。これにより、半導体配線５０間の寄生容量を低下させるのに十分な配線間溝５４の深さＤを算出することができる。

図６に、配線間溝の深さの変化に基づいた半導体配線間の静電容量の変化を、図５のモデルに基づいて算出したグラフを示す。本願発明者は、上記モデルにもとづき、ベース基板１２に配置する配線間溝５４の深さを変化させたときの静電容量の変化を算出した。上記モデルにおいて、ベース基板１２の厚みを１ｍｍとし、材料をパイレックス（登録商標）とした。パイレックス（登録商標）の比誘電率は４．８である。また半導体配線５０の材料をシリコンとするとともに、半導体配線５０の幅を２５μｍとした。さらに、半導体配線５０間の幅を２５μｍとし、半導体配線５０の中央部同士の間の幅Ｗを５０μｍとした。そして、配線間溝５４の深さＤを０から１μｍの間で変化させたときの静電容量の変化を算出した。なお、図６のグラフの縦軸は、前述の静電容量を、配線間溝５４が無いときの半導体配線５０間の静電容量で割ったものを表示している。

図６に示すように、配線間溝５４の深さが１００μｍとなるところで、静電容量の減少が飽和する。よって、半導体配線５０間の静電容量を十分に低下させるために必要な配線間溝５４の深さＤは１００μｍ以上であり、Ｄの値がＷの値の２倍以上となることがわかる。

また、数式１、数式２において、配線間溝５４の深さＤ（ｉ×Δｔ）と、半導体配線５０の中央部同士の間の距離Ｗと、は同じ次数を有している。よって、半導体配線５０間の静電容量を十分に低下させるために必要な配線間溝５４の深さＤと、そのときのＷとは線形的な比例関係を有する。
以上のことから、Ｄ≧２Ｗであれば、半導体配線５０間の静電容量、すなわち寄生容量を十分に低減可能であることがわかる。

図７に、本実施形態のジャイロセンサーの平面図を示す。図８に、図７の一点鎖線で囲まれた部分の詳細図を示す。図９に、図８のＡ−Ａ線断面図を示す。図において、Ｘ軸、Ｙ軸、Ｚ軸は互いに直交するものとする。

図７に示すように、本実施形態のジャイロセンサー１０は、Ｘ軸方向（振動方向）に並べられた一対の駆動質量部２６Ａ，２６Ｂと、各駆動質量部を振動させる駆動部（可動電極４４、固定電極４６Ａ，４６Ｂ）と、駆動質量部２６Ａ，２６Ｂに支持された検出部（可動質量部３６Ａ，３６Ｂ）等がベース基板１２上に一体で配置されているものである。この一体物は、後述の導電性のシリコン基板５２から型抜きすることにより形成される。

本実施形態では、Ｙ軸方向の線（図７中の導電膜２２Ｃ）を中心線としてほぼ線対称な配置となっている。そこで、まず、図１の一点鎖線で囲まれた部分（図８）を用いて、本実施形態の構成について説明する。

図８等に示すように、駆動質量部２６Ａは、矩形の枠形状を有するものである。駆動質量部２６Ａは、Ｘ軸方向に長手方向を有し、互いに平行となる第１梁部２８と、Ｙ軸方向に長手方向を有し、互いに平行となる一対の第２梁部３０と、を有する。また、駆動質量部２６Ａの第１梁部２８の長手方向の延長線上にはアンカー部３２（３２Ａ〜３２Ｄ）が配置されている。駆動質量部２６Ａは、第１梁部２８の長手方向の端部において駆動バネ３４に接続され、駆動バネ３４がアンカー部３２にそれぞれ接続されている。よって、駆動質量部２６Ａは、駆動バネ３４を介してアンカー部３２に電気的に接続されている。駆動バネ３４は、Ｘ軸方向（振動方向）には可撓性を有し（変形しやすく）、Ｙ軸方向（感応軸方向）には一定の剛性を有する（変形しにくい）ように形成されている。

駆動部は、駆動質量部２６ＡからＹ軸方向に延出した櫛歯状の可動電極４４と、ベース基板１２に接合され、可動電極４４をＸ軸方向から挟み込む櫛歯状の固定電極４６Ａ，４６Ｂと、を有する。可動電極４４からは電極指４４ａが固定電極４６Ａ，４６Ｂに向かってＸ軸方向に延出している。また固定電極４６Ａ，４６Ｂからも電極指４６Ａａ，４６Ｂａが可動電極４４に向かってＸ軸方向に延出している。そして、可動電極４４から延出した電極指４４ａと固定電極４６Ａから延出した電極指４６Ａａ，４６ＢａがＹ軸方向に交互に並ぶように配置されている。

検出部は、可動質量部３６Ａと島状電極４０Ａを有する。可動質量部３６Ａは、駆動質量部２６Ａの内側に配置され、検出バネ４２を介して駆動質量部２６Ａに機械的且つ電気的に接続されている。検出バネ４２は、Ｙ軸方向（感応軸方向）には可撓性を有し、Ｘ軸方向（振動方向）には一定の剛性を有するように形成されている。よって、可動質量部３６Ａは、ベース基板１２上で駆動質量部２６Ａの振動方向に交差（直交）する方向に変位可能となっている。

可動質量部３６Ａは、矩形の枠形状を有し、Ｘ軸方向を長手方向とするスリット３８が、Ｙ軸方向に一定の間隔で並んで複数空けられている。島状電極４０Ａは、可動質量部３６Ａから空間的に分離した部材であり、各スリット３８の内部に配置され、ベース基板１２に接合している。これにより、島状電極４０Ａは、可動質量部３６Ａに対してＹ軸方向から対向した状態で配置される。また検出部は、可動質量部３６Ａと島状電極４０Ａに電気的に接続され、可動質量部３６Ａと島状電極４０Ａとの間の静電容量を検出する検出回路（不図示）を有している。

図７に示すように、駆動質量部２６Ｂは、駆動質量部２６Ａと同様であり、可動質量部３６Ｂは、可動質量部３６Ａと同様であり、島状電極４０Ｂは、島状電極４０Ａと同様である。アンカー部３２Ｅ，３２Ｆは、アンカー部３２Ａ，３２Ｂと同様である。アンカー部３２Ｂ，３２Ｄは、それぞれＸ軸方向から駆動バネ３４に挟まれ、駆動バネ３４を支持している。

また図７右側の駆動質量部２６Ｂに隣接する固定電極４６Ａ，４６Ｂは、図７左側の駆動質量部２６Ａに隣接する固定電極４６Ａ，４６Ｂと可動電極４４を中心として左右逆向きに配置されている。

ベース基板１２は、ガラス等の絶縁材料により形成されている。ベース基板１２上の、駆動バネ３４、駆動質量部２６Ａ，２６Ｂ、可動電極４４、検出バネ４２、可動質量部３６Ａ，３６Ｂ等に対向する位置には、凹部１６（図１０等参照）が設けられている。これらの構成要素は、凹部１６の底面から浮いた状態でアンカー部３２に支持されているため、ベース基板１２に干渉せずに、ベース基板１２上でＸ軸方向、Ｙ軸方向に変位することができる。

一方、アンカー部３２、固定電極４６Ａ，４６Ｂは、ベース基板１２上に接合される。凹部１６の島状電極４０Ａ，４０Ｂに対向する位置には、島状電極４０Ａ，４０Ｂの平面視の外形に倣った形状の島部２０（図１０等参照）が配置され、島状電極４０Ａ，４０Ｂは、島部２０上に接合される。

また、ベース基板１２上には、互いに異なる駆動部に属する固定電極４６Ａ同士を電気的に接続する半導体配線５０Ａ、互いに異なる駆動部に属する固定電極４６Ｂ同士を電気的に接続する半導体配線５０Ｂ、アンカー部３２Ａ〜３２Ｄを電気的に接続する半導体配線５０Ｃ、アンカー部３２Ｅ，３２Ｆ同士を電気的に接続する半導体配線５０Ｄが配置されている。

ベース基板１２には配線溝１４（図１０等参照）が配置され、配線溝１４は、導電膜２２の接続先となる各種電極・半導体配線の下面に対向する位置にまで延出している。なお、配線溝１４の深さは、凹部１６の深さと同じにすることができる。

配線溝１４において、導電膜２２の接続先となる各種電極・半導体配線に対向する位置には凸部１８が配置されている。また配線溝１４にはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等で形成された導電膜２２（２２Ａ〜２２Ｇ）が配置され、導電膜２２は、配線溝１４の底部、及び凸部１８の表面を覆うように配置されている（図９、図１２参照）。凸部１８の上面はベース基板１２の表面とほぼ同じ高さとなっている。

よって図９に示すように、導電膜２２は、凸部１８の上面では、ベース基板１２の表面より露出して各種電極・半導体配線と接続するが、それ以外の部分はベース基板１２表面より低い位置に配置され、導電膜２２が凸部１８の上面以外で他の構成要素と短絡若しくは接続することはない。

図７に示すように、導電膜２２の端部には、外部端子２４（２４Ａ〜２４Ｅ）が配置されている。外部端子２４Ａは、導電膜２２Ａを介して島状電極４０Ａに電気的に接続されている。外部端子２４Ｂは、導電膜２２Ｂを介して半導体配線５０Ａに電気的に接続されている。ここで、半導体配線５０Ａは、固定電極４６Ａを並列に接続している。これにより、外部端子２４Ｂは半導体配線５０Ａを介して固定電極４６Ａと電気的に接続される。

外部端子２４Ｃは、導電膜２２Ｃを介して半導体配線５０Ｃ、アンカー部３２Ｂ、アンカー部３２Ｄと電気的に接続されている。ここで、半導体配線５０Ｃは、アンカー部３２Ａ，３２Ｂに接続されるとともに導電膜２２Ｆを介してアンカー部３２Ｅ、半導体配線５０Ｄ、アンカー部３２Ｆに電気的に接続されている。これにより、外部端子２４Ｃは、アンカー部３２と電気的に接続される。

外部端子２４Ｄは、導電膜２２Ｄを介して半導体配線５０Ｂに電気的に接続されている。ここで、半導体配線５０Ｂは、導電膜２２Ｇを介して固定電極４６Ｂを電気的に並列に接続している。これにより、外部端子２４Ｄは、半導体配線５０Ｂ、導電膜２２Ｇを介して固定電極４６Ｂと電気的に接続される。

外部端子２４Ｅは、導電膜２２Ｅを介して島状電極４０Ｂと電気的に接続されている。
外部端子２４Ｂ，外部端子２４Ｄには、駆動部を駆動させるための直流電圧及び交流電圧が印加される。外部端子２４Ａ、外部端子２４Ｃ、外部端子２４Ｅは、検出回路（不図示）に接続される。

固定電極４６Ａ，４６Ｂには、直流電圧が印加されるとともに、互いに逆位相となる交流電圧が印加される。よって、可動電極４４は、固定電極４６Ａ，４６Ｂの直流電圧の成分によって生じる静電引力により固定電極４６Ａ，４６Ｂの高さ位置に引きつけられ、交流電圧の成分によりＸ軸方向を振幅方向として振動する。

これにより、駆動質量部２６Ａ、可動電極４４、検出バネ４２、可動質量部３６Ａは、Ｘ軸方向を振幅方向として振動し、駆動バネ３４は、Ｘ軸方向に伸縮振動をする。この振動に対して、可動質量部３６Ａと島状電極４０Ａとの間のＹ軸方向の距離は不変であるため、その間の静電容量に変化はない。

このとき、駆動質量部２６Ａ，２６Ｂにおいて、固定電極４６Ａ，４６Ｂの配置が可動電極４４を挟んで互いに左右逆となっているので、駆動質量部２６Ａ，２６Ｂは、Ｘ軸方向を振幅方向として互いに逆位相で振動する。これにより、駆動質量部２６Ａ，２６Ｂは、ベース基板１２上で左右対称に振動する。このとき、振動に伴う重心の移動はないので、振動もれを抑制することができる。

上記振動状態において、Ｚ軸回りの角速度が印加されると、可動質量部３６ＡがＹ軸方向に変位するコリオリ力を受け、この力を受けて検出バネ４２がＹ軸方向に伸縮し、可動質量部３６ＡがＹ軸方向に変位する。これにより島状電極４０Ａと可動質量部３６Ａ（スリット３８の＋Ｙ軸側の内壁）との間の距離が変化し、島状電極４０Ａと可動質量部３６Ａとの間の静電容量が変化する。よって、この静電容量の変化を検出回路（不図示）においてモニターすることにより、Ｚ軸回りの角速度の大きさ及び方向を検出することができる。

また、可動質量部３６Ａ，３６Ｂは、振幅方向（Ｘ軸方向）が互いに反対方向であるので、Ｙ軸方向に互いに反対方向にコリオリ力を受けることになる。またＹ軸に平行な方向の加速度を受けると、可動質量部３６Ａ，３６Ｂは、共にＹ軸方向で同一方向に慣性力（加速度）を受ける。

よって、可動質量部３６Ａと島状電極４０Ａとの間の静電容量と、可動質量部３６Ｂと島状電極４０Ｂとの間の静電容量との差分を取ると、Ｙ軸に平行な方向の加速度の成分は相殺され、Ｚ軸回りの角速度の成分を足し合わせたものを検出することができる。したがって、Ｚ軸回りの角速度の検出を高感度に行なうことができる。

図７等に示すように、ベース基板１２上には、配線間溝５４が配置されている。配線間溝５４は、ベース基板１２上において、半導体配線５０Ａと半導体配線５０Ｂの間となる領域、半導体配線５０Ｂと半導体配線５０Ｃの間となる領域、半導体配線５０Ｂと半導体配線５０Ｄの間となる領域、半導体配線５０Ａと駆動バネ３４の間となる領域、にそれぞれ配置されている。前述のように、配線間溝５４の深さＤは、互いに隣接する半導体配線５０の中央部同士の間の幅Ｗに対して、Ｄ≧２Ｗの関係を満たす必要がある。もちろんベース基板１２の配線間溝５４の形成位置に対し、配線間溝５４の代わりに、ベース基板１２を厚み方向に貫通するスリット５６（貫通孔、図２参照）を形成してもよい。

次に、本実施形態のジャイロセンサー１０の製造工程について説明する。図１０乃至図１３に、本実施形態のジャイロセンサーの製造工程を示す。図１０に示すように、ベース基板１２に、配線溝１４、凹部１６、凸部１８、島部２０をエッチングにより形成する。またベース基板１２の配線間溝５４を形成する位置も配線溝１４等と同一の深さまでエッチングする。凹部１６は、駆動バネ３４、駆動質量部２６Ａ，２６Ｂ、可動電極４４等の外形に倣って形成される。凸部１８は、ベース基板１２の配線溝１４及び凹部１６を形成する領域において、凸部１８となる部分を残してエッチングを行なうことにより形成される。島部２０もベース基板１２の凹部１６を形成する領域において、島部２０となる部分を残してエッチングすることにより形成される。

図１１に示すように、スパッタ等を用いて、導電膜２２、外部端子２４を形成する。このとき、ベース基板１２の導電膜２２を形成する位置以外の部分を覆うマスクをベース基板１２上に形成し、導電膜２２を形成後にマスクを除去する。この導電膜２２は、配線溝１４及び凹部１６の底面のみならず、凸部１８の上面にも形成される。

図１２に示すように、ベース基板１２に配線間溝５４（またはスリット５６）を形成する。
図１３に示すように、構成要素（アンカー部３２、駆動バネ３４、駆動質量部２６Ａ，２６Ｂ、可動電極４４、固定電極４６Ａ，４６Ｂ、検出バネ４２、可動質量部３６Ａ，３６Ｂ、島状電極４０Ａ，４０Ｂ、半導体配線５０）の材料となる導電性のシリコン基板５２をベース基板１２に配置して、シリコン基板５２をベース基板１２（ガラス基板）に陽極接合により接合する。この接合により、導電膜２２の凸部１８の上面に配置された部分とシリコン基板５２とが接続し、島部２０とシリコン基板５２とが接合する。そして、シリコン基板５２の上述の構成要素となる領域以外の領域をエッチングして構成要素を型抜きすることにより、本実施形態のジャイロセンサー１０が構築される。

配線間溝５４（またはスリット５６）は、半導体配線５０をエッチングにより形成したのちに形成することも可能である。例えば、ベース基板１２をＳｉＯ_２のガラスより形成し、半導体配線５０を、ベース基板１２に接合したシリコン基板５２をエッチングにより型抜きして形成する。そして、ベース基板１２の半導体配線５０の間となる領域を、ＨＦ等を用いてエッチングして、配線間溝５４を形成する。このときエッチング対象となる領域の周縁となる半導体配線５０をマスクパターンとして用いることができる。このような製造工程によれば、ベース基板１２に予め配線間溝５４を形成したのちに半導体配線５０をベース基板１２に配置する場合に起こりうるアライメント誤差が発生することはなく、半導体配線５０の間に配線間溝５４（またはスリット５６）を確実に形成することができる。

また、図７等に示すように、ベース基板１２の半導体配線５０の間となる位置で導電膜２２が露出する場合は、半導体配線５０とともに導電膜２２をマスクパターンとして用いることができる。このとき導電膜２２は、ＨＦ等によりエッチングされないＣｕやＡｕ等の金属により形成することが望ましい。

なお、図１１に示す工程において、凸部１８の高さが配線間溝５４の深さと同じとなっても、凸部１８の側面に導電膜２２が形成され、その導電膜２２が凸部１８の上面に配置された導電膜２２と、その凸部１８が配置された配線溝１４に配置された導電膜２２と、が電気的に互いに接続しているのであれば、配線溝１４の深さを配線間溝５４の深さと同じ深さにするとともに図１２に示す工程を省略することができる。

本実施形態では、ベース基板１２上にシリコン基板５２から型抜きされた上述の構成要素を覆うようにキャップ（不図示）が接合される。よってベース基板１２には、図２に示すスリット５６ではなく、配線間溝５４を配置することにより、上述の構成要素の気密封止が可能となる。これにより、上述の構成要素のコンタミネーションを防止することができる。また、例えば、上述の構成要素を真空封止する、或いは粘性の低い気体を充填した状態で気密封止することにより、可動部分である駆動質量部や可動質量部の動きを良くし、ジャイロセンサーの励振効率及び角速度の検知感度を高めることができる。

図１４に、本実施形態の電子部品を搭載した電子機器（携帯端末）の模式図を示す。図１４において、携帯端末６０（ＰＨＳを含む）は、複数の操作ボタン６２、受話口６４及び送話口６６を備え、操作ボタン６２と受話口６４との間には表示部６８が配置されている。最近では、このような携帯端末６０においても手ぶれ補正機能がついたカメラを備えている。そこで、携帯端末６０には、手振れ補正機能に用いる角速度検知のため、本実施形態のジャイロセンサー１０が内蔵されている。

なお、本実施形態のジャイロセンサー１０等を備える電子機器は、上述の携帯端末６０のほかに、高機能携帯電話、デジタルスチルカメラ、パーソナルコンピュータ、ラップトップ型パーソナルコンピュータ、タブレット型パーソナルコンピュータ、テレビ、ビデオカメラ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、インクジェット式吐出装置、電子手帳、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、ＰＯＳ端末、医療機器（例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレータ等に適用することができる。

１………半導体素子、１０………ジャイロセンサー、１２………ベース基板、１２ａ………薄板、１４………配線溝、１６………凹部、１８………凸部、２０………島部、２２，２２Ａ〜２２Ｇ………導電膜、２４，２４Ａ〜２４Ｅ………外部端子、２６Ａ、２６Ｂ………駆動質量部、２８………第１梁部、３０………第２梁部、３２，３２Ａ〜３２Ｆ………アンカー部、３４………駆動バネ、３６Ａ，３６Ｂ………可動質量部、３８………スリット、４０Ａ，４０Ｂ………島状電極、４２………検出バネ、４４………可動電極、４４ａ………電極指、４６Ａ，４６Ｂ………固定電極、４６Ａａ，４６Ｂａ………電極指、５０，５０Ａ〜５０Ｄ………半導体配線、５２………シリコン基板、５４………配線間溝、５６………スリット、６０………携帯端末、６２………操作ボタン、６４………受話口、６６………送話口、６８………表示部。

Claims (6)

1. ベース基板と、
   前記ベース基板上に互いに並んで配置された第１、第２の半導体配線と、を備え、
   前記ベース基板は、前記第１の半導体配線と前記第２の半導体配線との間で、前記第１、第２の半導体配線の延出方向に沿った開口部を備えたことを特徴とする半導体素子。
2. 前記開口部の深さをＤとし、
   前記第１の半導体配線の幅の中央部と前記第２の半導体配線の幅の中央部との間の幅をＷとしたとき、
   Ｄ≧２Ｗ
   の関係を満たすことを特徴とする請求項１に記載の半導体素子。
3. 前記ベース基板の材料がガラスであり、
   前記半導体配線の材料がシリコンであることを特徴とする請求項１または２に記載の半導体素子。
4. 前記開口部が有底であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子。
5. 請求項１乃至４のいずれか１項に記載の半導体素子を搭載したことを特徴とする電子機器。
6. ガラス基板上に第１、第２の半導体配線を並べて配置し、
   前記ガラス基板を、前記第１の半導体配線及び前記第２の半導体配線をマスクパターンとして用いてエッチングして、前記第１の半導体配線と前記第２の半導体配線との間で前記第１、第２の半導体配線の延出方向に沿って延出する開口部を形成することを特徴とする半導体素子の製造方法。