JP2015109425A5 - 半導体装置 - Google Patents

Claims (13)

1. 昇温脱離ガス分光法分析にて検出される、温度に対する質量電荷比２の検出強度が、４００℃において４×１０^−１１Ａ以下である第１の絶縁膜と、
   前記第１の絶縁膜上の、第１のバリア膜と、
   前記第１のバリア膜上の、化学量論的組成を満たす酸素よりも多くの酸素を含む領域を有する第２の絶縁膜と、
   前記第２の絶縁膜上の、第１の酸化物半導体膜と、を有することを特徴とする半導体装置。
2. 昇温脱離ガス分光法分析における、４００℃以上の温度での水素分子の脱離量が３００℃での水素分子の脱離量の１３０％以下である第１の絶縁膜と、
   前記第１の絶縁膜上の、第１のバリア膜と、
   前記第１のバリア膜上の、化学量論的組成を満たす酸素よりも多くの酸素を含む領域を有する第２の絶縁膜と、
   前記第２の絶縁膜上の、第１の酸化物半導体膜と、を有することを特徴とする半導体装置。
3. 昇温脱離ガス分光法分析における、４５０℃での水素分子の脱離量が３５０℃での水素分子の脱離量の１３０％以下である第１の絶縁膜と、
   前記第１の絶縁膜上の、第１のバリア膜と、
   前記第１のバリア膜上の、化学量論的組成を満たす酸素よりも多くの酸素を含む領域を有する第２の絶縁膜と、
   前記第２の絶縁膜上の、第１の酸化物半導体膜と、を有することを特徴とする半導体装置。
4. 第１の絶縁膜と、
   前記第１の絶縁膜上の、第１のバリア膜と、
   前記第１のバリア膜上の、化学量論的組成を満たす酸素よりも多くの酸素を含む領域を有する第２の絶縁膜と、
   前記第２の絶縁膜上の、第１の酸化物半導体膜と、を有することを特徴とする半導体装置。
5. 昇温脱離ガス分光法分析における、４００℃以上の温度での水素分子の脱離量が３００℃での水素分子の脱離量の１３０％以下である第１の絶縁膜と、
   前記第１の絶縁膜上の、第１のバリア膜と、
   前記第１のバリア膜上の、化学量論的組成を満たす酸素よりも多くの酸素を含む領域を有する第２の絶縁膜と、
   前記第２の絶縁膜上の、第１の酸化物半導体膜と、
   前記第１の酸化物半導体膜と電気的に接続されたソース電極と、
   前記第１の酸化物半導体膜と電気的に接続されたドレイン電極と、
   前記第１の酸化物半導体膜、前記ソース電極および前記ドレイン電極上のゲート絶縁膜と、
   前記ゲート絶縁膜上のゲート電極と、を有し、
   前記ゲート絶縁膜、前記第２の絶縁膜および前記第１の酸化物半導体膜のいずれかにおける水素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満であることを特徴とする半導体装置。
6. 請求項５において、
   前記ゲート電極は、前記ゲート絶縁膜を介して前記第１の酸化物半導体膜の上面および側面と重なる領域を有することを特徴とする半導体装置。
7. 請求項１乃至請求項６のいずれか一において、
   前記第１の酸化物半導体膜上の、第２のバリア膜を有することを特徴とする半導体装置。
8. 請求項１乃至請求項７のいずれか一において、
   前記第１のバリア膜または前記第２のバリア膜は、酸化アルミニウムを有し、
   前記第１のバリア膜または前記第２のバリア膜は、昇温脱離ガス分光法分析において２０℃乃至６００℃での水素分子の脱離量は２×１０^１５個／ｃｍ^２未満であることを特徴とする半導体装置。
9. 請求項１乃至請求項８のいずれか一において、
   前記第１の酸化物半導体膜を挟むように第２の酸化物半導体膜および第３の酸化物半導体膜を有し、
   前記第２の酸化物半導体膜および前記第３の酸化物半導体膜は、前記第１の酸化物半導体膜が有する金属元素を一種以上有することを特徴とする半導体装置。
10. 請求項５乃至請求項９のいずれか一において、
    前記ソース電極または前記ドレイン電極と電気的に接続されたノードを有し、
    前記ソース電極および前記ドレイン電極を有するトランジスタが非導通状態のとき、前記ノードの電圧を、８５℃で１０年間保持することを特徴とする半導体装置。
11. 請求項５乃至請求項９のいずれか一において、
    前記ソース電極または前記ドレイン電極と電気的に接続された容量素子を有し、
    前記ソース電極および前記ドレイン電極を有するトランジスタのチャネル幅１μｍあたりのオフ電流は、８５℃で４．３ｙＡ未満であり、
    前記トランジスタのソース電極またはドレイン電極と前記容量素子との間の電位を３．１５×１０^８秒間保持することを特徴とする半導体装置。
12. 請求項５乃至請求項９のいずれか一において、
    前記ソース電極または前記ドレイン電極と電気的に接続された容量素子を有し、
    前記ソース電極および前記ドレイン電極を有するトランジスタのチャネル幅１μｍあたりのオフ電流は、９５℃で１．５ｙＡ未満であり、
    前記トランジスタのソース電極またはドレイン電極と前記容量素子との間の電位を３．１５×１０^８秒間保持することを特徴とする半導体装置。
13. 請求項１乃至請求項１２のいずれか一において、
    前記第１の絶縁膜の下方に、半導体材料を含む基板に設けられたトランジスタを有することを特徴とする半導体装置。