JP2006108691A - 半導体記憶素子及びその製造方法 - Google Patents

半導体記憶素子及びその製造方法 Download PDF

Info

Publication number
JP2006108691A
JP2006108691A JP2005295687A JP2005295687A JP2006108691A JP 2006108691 A JP2006108691 A JP 2006108691A JP 2005295687 A JP2005295687 A JP 2005295687A JP 2005295687 A JP2005295687 A JP 2005295687A JP 2006108691 A JP2006108691 A JP 2006108691A
Authority
JP
Japan
Prior art keywords
active region
semiconductor device
width
active
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005295687A
Other languages
English (en)
Inventor
Doo-Hoon Goo
斗訓 具
Han-Ku Cho
漢九 趙
Ju-Tae Moon
周泰 文
Sanggyun Woo
相均 禹
Gi-Sung Yeo
起成 呂
Kyoung-Yun Baek
▲キョン▼潤 白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006108691A publication Critical patent/JP2006108691A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体記憶素子及びその製造方法が提供される。
【解決手段】この素子は長軸及び短軸を有する棒型の第１及び第２活性領域を含む。前記第１活性領域と前記第２活性領域は各々短軸方向に一定間隔離隔されて配列される。前記第２活性領域は前記第１活性領域から長軸方向に一定間隔離隔されて配置され、短軸方向に前記第１活性領域に対して１／２ピッチ移動して配置される。既存の斜線型の６Ｆ２セル構造と異なって、水平軸及び垂直軸方向の棒型の６Ｆ２セル構造を有するので、レチクル製作の時、セグメント分割によるドローイング時間に比べてドローイング時間を顕著に減少させることができる。
【選択図】図３

Description

本発明は半導体記憶素子及びその製造方法に係り、さらに具体的にセルの面積が６Ｆ２である高集積半導体記憶素子及びその製造方法に関する。
スイッチング素子と情報貯蔵素子で構成された記憶セルで構成される普遍的な半導体記憶素子のセルアレイはセル面積が８Ｆ２構造である。ここでＦはデザインルールに適用された最小線幅を示す。素子の高集積化のために記憶セルが占める面積を減らす方法が要求されており、このような要求に応じて半導体記憶素子は８Ｆ２構造から６Ｆ２セル構造に変わる趨勢である。現在開発されて紹介された６Ｆ２構造のセルアレイの活性領域は斜線型（ｄｉａｇｏｎａｌ）を有する。
図１及び図２は既存の斜線型活性領域で構成されたセルアレイの一部分を示す図である。
図１及び図２に示したように、既存のセルアレイ構造は複数の斜線型の活性領域で構成され、隣合う活性領域が長軸方向に向き合って配置されている。斜線形状をレチクル上に定義するためには露光しようとする領域を所定幅のセグメントＳ、Ｓ'に分割して不連続的に露光する。したがって、垂直または水平軸方向を有する四角形構造に比較してレチクル製作時間が多くかかり、パターンとパターンとの間の距離Ｂ、Ｂ'とパターンの勾配に応じてセグメントの大きさが決められるので、パターンの修正を容易く行えない。また、図示したように、長軸方向が互いに向き合ってパターンが配置される場合、隣合うパターン間の距離が最小線幅Ａになる場合、基板に転写されたパターンにブリッジが発生するおそれがあり、図２のように隣合うパターンが斜線で向き合う場合にはパターンの間の距離Ａ'は最小線幅より狭くなってブリッジの発生確率がさらに高くなる。
露光工程で正常なパターンを形成するために、パターンの傾いた軸に対応する方向の光源が光学的に要求される。したがって、パターンの軸に対応する方向の光を選択して照射するための独特な構造のアパーチュアを光学系で採択する必要があるといった工程装置の選択においても制約がある。
本発明の課題は、水平及び垂直方向の軸を有する構造の活性領域で構成されたセルアレイを提供することにある。
本発明の別の課題は、デザインが容易であり、光学的に安定したパターンで構成されたセルアレイを提供することにある。
上述の課題を達成するために本発明は長軸及び短軸を有する棒型の活性領域で構成されたセルアレイを有する半導体記憶素子を提供する。
この素子は、長軸及び短軸を有する棒型の第１及び第２活性領域を含む。前記第１活性領域と前記第２活性領域は各々短軸方向に一定間隔離隔されて配列される。前記第２活性領域は前記第１活性領域から長軸方向に一定間隔離隔されて配置され、短軸方向に前記第１活性領域に対して１／２ピッチ移動して配置される。
具体的に、前記第１及び第２活性領域は隣接した活性領域と各軸方向に最小線幅だけ離隔され、前記第１及び第２活性領域の長軸方向の長さは最小線幅の５倍に形成される時、記憶セルは６Ｆ２構造を有することができる。
この素子は、前記第１活性領域または前記第２活性領域の上部を横切るワードライン対をさらに含むことができる。前記ワードライン対はその下部の活性領域を三つの領域で分割する。前記ワードライン対は最小線幅のワードラインで構成されることができ、前記ワードライン対によって分割された領域は前記活性領域の長軸方向の長さが最小線幅を有することができる。
この素子は前記第１活性領域及び前記第２活性領域に交互に接続された複数のビットラインをさらに含むことができる。前記ビットラインは複数の第１活性領域と、前記第１活性領域から一方向に１／２ピッチだけ移動されて配置された複数の第２活性領域に交互に接続することができる。具体的に、前記ビットラインは隣接した一対の第１活性領域の間と、前記第１活性領域から一方向に１／２ピッチだけ移動されて配置された一対の第２活性領域の間に配置されるか、前記第１活性領域の上部を一方向に斜めに横切り、 第２活性領域の上部に他方向に斜めに横切るジグザグ形態で配置されることができる。
前記ビットラインが第１活性領域の間と第１活性領域から１／２ピッチだけ移動されて配置された第２活性領域の間に配置される場合、前記ワードライン対をなすワードラインの間の分割された活性領域に接続され、一方向に伸張されて前記ビットラインと重畳されたドレインパッドを通じて前記第１及び第２活性領域に接続することができる。
この素子は前記ワードライン対の両側の分割された活性領域に各々接続された情報貯蔵素子（ｄａｔａ ｓｔｏｒａｇｅ ｄｅｖｉｃｅ）をさらに含むことができる。前記情報貯蔵素子はキャパシタまたは抵抗素子でありうる。例えば、強誘電体記憶素子またはＤＲＡＭの場合、前記情報貯蔵素子はキャパシタでありうる。相変換記憶素子またはＭＴＪ素子（ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌｉｎｇ ｊｕｃｔｉｏｎ ｄｅｖｉｃｅ）の場合、前記情報貯蔵素子は抵抗素子でありうる。前記情報貯蔵素子は前記第１及び第２活性領域に々接続されたソースパッドと、前記ソースパッドと前記情報貯蔵素子との間に介在されたバッファ電極を通じて第１または第２活性領域に接続することができる。前記バッファ電極の一部分は前記ワードラインの上部に重畳されることもできる。前記情報貯蔵素子は前記ソースパッドの上部に重畳され、一方向に伸張されて前記ワードラインの上部に重畳されるか、または前記ワードラインの上部に重畳された側壁を有し、前記ワードラインの上部に重畳された側壁に対向する側壁は前記第１または第２活性領域に重畳されることもできる。前記情報貯蔵素子は前記活性領域の短軸方向に最小線幅だけ離隔されて配置することができる。
上述の課題を達成するために本発明は、長軸及び短軸を有する棒型の活性領域で構成されたセルアレイを有する半導体記憶素子の製造方法を提供する。この方法は、半導体基板に素子分離膜を形成して長軸及び短軸を有する棒型の第１及び第２活性領域を画定することを含む。前記第１活性領域及び前記第２活性領域は各々短軸方向に一定間隔離隔されて配列し、前記第２活性領域は前記第１活性領域から長軸方向に一定間隔離隔され、短軸方向に前記第１活性領域に対して１／２ピッチ移動して配置する。
前記第１活性領域または前記第２活性領域の上部を横切り、その下部の活性領域を三つの領域で分割する複数のワードライン対を形成し、前記第１活性領域と前記第１活性領域に交互に接続された複数のビットラインを形成する。前記ワードライン対の両側に分割された活性領域に各々接続された複数の情報貯蔵素子を形成する段階を含む。
本発明は前記ワードライン対が形成された基板の全面に第１層間絶縁膜を形成し、前記第１層間絶縁膜を貫通して前記ワードライン対を構成するワードラインの間の分割された活性領域に接続されたドレインパッドと前記ワードライン対の両側の分割された活性領域に各々接続されたソースパッドを形成する段階をさらに含むことができる。
この際、前記ドレインパッドは一方向に伸張されて前記素子分離膜の上部に重畳されるように形成する。前記ドレインパッド及び前記ソースパッドが形成された基板の全面に第２層間絶縁膜を形成し、前記第２層間絶縁膜を貫通して前記ドレインパッドに接続させることができる。前記ビットラインは隣接した一対の第１活性領域の間と、前記第１活性領域から一方向に１／２ピッチだけ移動されて配置された一対の第２活性領域の間に配置して、前記第２層間絶縁膜を貫通して前記ドレインパッドに接続させることができる。前記ビットラインが形成された基板の全面に第３層間絶縁膜を形成して、前記第３層間絶縁膜、前記第２層間絶縁膜を順に貫通して前記ソースパッドに接続された情報貯蔵素子を形成する段階をさらに含むこともできる。
本発明で前記ビットラインは前記第１活性領域の上部を一方向に斜めに横切り、第２活性領域の上部を他方向に斜めに横切るジグザグ形態で配置することもできる。前記ビットラインが形成された基板の全面に第３層間絶縁膜を形成して、前記第３層間絶縁膜、前記第２層間絶縁膜を順に貫通して前記ソースパッドに接続された情報貯蔵素子を形成することができる。
本発明によると、既存の斜線型６Ｆ２セル構造と異なって、水平軸及び垂直軸方向の棒型６Ｆ２セル構造を有するので、レチクル製作の時、セグメント分割によるドローイング時間に比べてドローイング時間を顕著に減少させることができ、セグメントで構成された斜線型セル構造に比べてパターン修正の余裕度が高い。また、露光工程や他の工程で使用されるアパーチュアを使う照明系を採択することができるので、斜線型セル構造に比べて使用装備の制限が少ない。
さらに、パターンの長軸が互いに向き合わずに、１／２ピッチだけ交差して配置されるので、長軸の近接によるブリッジを防止することができる。
以下、添付の図を参照して本発明の望ましい実施形態を詳細に説明する。しかし、本発明はここで説明される実施形態に限定されず、他の形態に具体化されることもできる。むしろ、ここで紹介される実施形態は開示された内容が徹底して完全になれるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図において、層及び領域の厚さは明確性のために誇張されたものである。また、層が他の層または基板“上”にあると言及される場合に、それは他の層または基板上に直接形成されることができるもの、またはそれらの間に第３の層が介在することもできるものである。明細書の全体にわたって同一の参照番号に表示された部分は同一の構成要素を示す。
図３及び図４は各々本発明の第１実施形態及び第２実施形態による半導体記憶素子のセルアレイを示す平面図である。
図３に示すように、第１実施形態による半導体記憶素子は長軸及び短軸を有する棒型の第１活性領域１０２ａ及び第２活性領域１０２ｂを含む。活性領域の長軸は基板の水平軸（または垂直軸）であり、短軸は基板の垂直軸（または水平軸）でありうる。前記第１活性領域１０２ａは短軸方向に一定間隔に配列され、前記第２活性領域１０２ｂも短軸方向に一定間隔離隔されて配列される。前記第２活性領域１０２ｂは長軸方向に前記第１活性領域１０２ａから一定間隔離隔されて配置され、短軸方向には前記第１活性領域１０２ａに対して１／２ピッチ移動して配置される。セルアレイは前記第１活性領域１０２ａで構成された列と前記第２活性領域１０２ｂで構成された列が相互に配置されて構成される。前記第１活性領域１０２ａと前記第２活性領域１０２ｂは同一の形態を有する。前記第１活性領域１０２ａと前記第２活性領域１０２ｂは長軸方向の長さは最小線幅の５倍であり、各活性領域は隣合う活性領域と、短軸方向または長軸方向に最小線幅だけ離隔されて配置される。
前記第１活性領域１０２ａまたは前記第２活性領域１０２ｂの上部を横切って二つのワードライン１０４からなるワードライン対が配置される。前記ワードライン対を構成するワードライン１０４は最小線幅を有する。前記ワードライン対は前記第１活性領域１０２ａまたは前記第２活性領域１０２ｂを三つの領域で分割する。前記ワードライン対を構成するワードラインの間に分割された活性領域にドレインパッド１０６ｄが接続され、前記ワードライン対の両側の分割された活性領域に各々ソースパッド１０６ｂが接続される。前記ドレインパッド１０６ｄは前記活性領域の上部から伸張されて前記活性領域の間の領域、すなわち素子分離領域に重畳される。前記ワードライン１０４の上部を横切ってビットライン１１０が配置される。前記ビットライン１１０は前記第１活性領域１０２ａ及び前記第２活性領域１０２ｂに交互に接続される。前記ビットライン１１０は前記ドレインパッド１０６ｄを通じて前記第１活性領域１０２ａ及び前記第２活性領域１０２ｂに連結される。前記ビットライン１１０は一対の第１活性領域１０２ａの間を通って、前記第１活性領域１０２ａから一方向に１／２ピッチ移動して配置された一対の第２活性領域１０２ｂの間を通る。前記ドレインパッド１０６ｄは前記活性領域から伸張されて素子分離領域まで伸張されるので、前記ビットライン１１０と重畳されて接続されることができる。前記ビットライン１１０も最小線幅を有することができ、隣合うビットラインと最小線幅だけ離隔されて配置されることができる。前記ビットライン１１０はビットラインプラグ１０８を通じて前記ドレインパッド１０６ｄに連結されることができる。前記ビットラインプラグ１０８は前記ビットラインに一体型に形成されることもできる。
前記ワードライン対の両側に分割された活性領域に各々情報貯蔵素子１１６が接続される。ＤＲＡＭの場合、前記情報貯蔵素子はシリンダ型のキャパシタ、ボックス型のキャパシタまたはＭＩＭキャパシタでありうる。強誘電体記憶素子の場合、強誘電体キャパシタでありうる。相変換記憶素子の場合、相変換抵抗素子でありうる。磁気記憶素子の場合、ＭＴＪ抵抗素子でありうる。
前記情報貯蔵素子１１６は前記ソースパッド１０６ｂを通じて活性領域に接続されることができる。前記ソースパッド１０６ｂと前記情報貯蔵素子１１６との間にバッファ電極１１４がさらに形成されることもできる。前記バッファ電極１１４は前記ソースパッド１０６ｂの上部に重畳され、一部分は前記ワードラインの上部に重畳される。前記バッファ電極１１４は活性領域の中央に向けて配置する構造を有するので、隣接した活性領域に連結される情報貯蔵素子１１６の間の間隔を広げることができる。前記バッファ電極１１４はストレージプラグ１１２を通じて前記ソースパッド１０６ｂに接続され、前記情報貯蔵素子１１６は前記バッファ電極１１４、前記ソースパッド１０６ｂ及び前記ソースパッド１０６ｂを通じて前記活性領域に接続される。
図示しないが、前記ストレージプラグ１１２は直接前記情報貯蔵素子１１６に連結されることもできる。この際には前記バッファ電極１１４は形成されない。
また、前記情報貯蔵素子１１６は前記ソースパッド１０６ｂの上部に一部分重畳されるように形成されて互いに隣合う第１活性領域及び第２活性領域上に形成される情報貯蔵素子の間隔がさらに離隔されるように形成することもできる。すなわち、前記情報貯蔵素子１１６は前記ワードラインの上部に重畳された側壁を有し、前記ワードラインの上部に重畳された側壁に対向する側壁は前記活性領域の上部に重畳された構造を有することができる。
図４に示すように、第２実施形態による半導体記憶素子の活性領域の配列は前記第１実施形態と同一の配列を有する。この記憶素子のセルアレイは長軸及び短軸を有する棒型の第１活性領域２０２ａ及び第２活性領域２０２ｂを含む。前記第１活性領域２０２ａは短軸方向に一定間隔に配列され、前記第２活性領域２０２ｂも短軸方向に一定間隔離隔されて配列される。前記第２活性領域２０２ｂは長軸方向に前記第１活性領域２０２ａから一定間隔離隔されて配置され、長軸方向には前記第１活性領域２０２ａに対して１／２ピッチ移動して配置される。セルアレイは前記第１活性領域２０２ａで構成された列と前記第２活性領域２０２ｂで構成された列が相互に配置されて構成される。前記第１活性領域２０２ａと前記第２活性領域２０２ｂは同一の形態を有する。前記第１活性領域２０２ａと前記第２活性領域２０２ｂは長軸方向の長さは最小線幅の５倍であり、各活性領域は隣合う活性領域と、短軸方向または長軸方向に最小線幅だけ離隔されて配置される。
前記第１活性領域２０２ａまたは前記第２活性領域２０２ｂの上部を横切って二つのワードライン２０４からなるワードライン対が配置される。前記ワードライン対を構成するワードライン２０４は最小線幅を有する。前記ワードライン対は前記第１活性領域２０２ａまたは前記第２活性領域２０２ｂを三つの領域で分割する。前記ワードライン対を構成するワードラインの間に分割された活性領域にドレインパッド２０６ｄが接続され、前記ワードライン対の両側に分割された活性領域に各々ソースパッド２０６ｂが接続される。前記ワードライン２０４の上部を横切ってビットライン２１０が配置される。前記ビットライン２１０は前記第１活性領域２０２ａ及び前記第２活性領域２０２ｂに交互に接続される。前記ビットライン２１０は前記ドレインパッド２０６ｄを通じて前記第１活性領域２０２ａ及び前記第２活性領域２０２ｂに連結される。前記ビットライン２１０は第１活性領域２０２ａを一方向に斜めに横切り、第２活性領域２０２ｂを他方向に斜めに横切るジグザグ形態で配置される。したがって、前記ドレインパッド２０６ｄは第１実施形態と異なって、前記活性領域上にだけ位置することができる。第２実施形態の前記ビットライン２１０も最小線幅を有することができ、隣合うビットラインと最小線幅だけ離隔されて配置されることができる。前記ビットライン２１０はビットラインプラグ２０８を通じて前記ドレインパッド２０６ｄに連結されることができる。前記ビットラインプラグ２０８は前記ビットラインに一体型に形成されることもできる。
前記ワードライン対の両側に分割された活性領域に各々情報貯蔵素子２１６が接続される。ＤＲＡＭの場合、前記情報貯蔵素子はシリンダ型のキャパシタ、ボックス型のキャパシタまたはＭＩＭキャパシタでありうる。強誘電体記憶素子の場合、強誘電体キャパシタでありうる。相変換記憶素子の場合、相変換抵抗素子でありうる。磁気記憶素子の場合、ＭＴＪ抵抗素子でありうる。
前記情報貯蔵素子２１６は前記ソースパッド２０６ｂを通じて活性領域に接続されることができる。前記ソースパッド２０６ｂと前記情報貯蔵素子２１６との間にバッファ電極２１４がさらに形成されることもできる。前記バッファ電極２１４は前記ソースパッド２０６ｂの上部に重畳され、一部分は前記ワードラインの上部に重畳される。前記バッファ電極２１４は活性領域の中央を向ける構造を有するので、隣接した活性領域に連結される情報貯蔵素子２１６の間の間隔を広けることができる。前記バッファ電極２１４はストレージプラグ２１２を通じて前記ソースパッド２０６ｂに接続されて、前記情報貯蔵素子２１６は前記バッファ電極２１４、前記ソースパッド２０６ｂ及び前記ソースパッド２０６ｂを通じて前記活性領域に接続される。
図示しないが、前記ストレージプラグ２１２は直接前記情報貯蔵素子２１６に連結されることもできる。この際には前記バッファ電極２１４は形成されない。
また、前記情報貯蔵素子２１６は前記ソースパッド２０６ｂの上部に一部分重畳されるように形成されて互いに隣合う第１活性領域及び第２活性領域上に形成される情報貯蔵素子の間隔がさらに離隔されるように形成することもできる。すなわち、前記情報貯蔵素子２１６は前記ワードラインの上部に重畳された側壁を有し、前記ワードラインの上部に重畳された側壁に対向する側壁は前記活性領域の上部に重畳された構造を有することができる。
図５乃至図９、図１０Ａ、１０Ｂ及び１０Ｃは本発明の第１実施形態による半導体記憶素子の製造方法を説明するための平面図である。
図５に示すように、基板１００に素子分離膜を形成して第１活性領域１０２ａ及び第２活性領域１０２ｂを形成する。前記第１活性領域１０２ａ及び前記第２活性領域１０２ｂは長軸及び短軸を有する棒形態で形成し、短軸方向に第１活性領域１０２ａ及び第２活性領域１０２ｂが各々一定間隔に配列する。第１活性領域の列と第２活性領域の列はセルアレイで相互に配列する。第１活性領域１０２ａは最小線幅間隔に配置され、第２活性領域１０２ｂも最小線幅間隔に配列する。第１活性領域１０２ａと第２活性領域１０２ｂは長軸方向に最小線幅間隔を有する。第２活性領域１０２ｂは短軸方向には前記第１活性領域１０２ａに対して１／２ピッチ移動して配置する。前記第１活性領域１０２ａ及び前記第２活性領域１０２ｂは同一の形状を有し、長軸方向には最小線幅の５倍長さを有する。短軸方向には最小線幅を有することができる。
図６に示すように、前記第１活性領域１０２ａまたは前記第２活性領域１０２ｂの上部を横切るワードライン１０４を形成する。二つのワードラインで構成されたワードライン対が第１活性領域１０２ａまたは第２活性領域１０２ｂの上部を横切るように形成する。したがって、前記第１活性領域１０２ａまたは前記第２活性領域１０２ｂは前記ワードライン対によって三つの領域に分割される。前記ワードライン１０４は最小線幅を有する。前記ワードライン１０４によって分割された活性領域は長軸方向に最小線幅を有する。
図７に示すように、前記ワードライン対をなす二つのワードライン１０４の間の分割された活性領域にドレインパッド１０６ｄを形成し、前記ワードライン対の両側に分割された活性領域に各々ソースパッド１０６ｂを形成する。前記ドレインパッド１０６ｄは前記活性領域から一方向に伸張されて素子分離膜の上部に重畳されるように配置する。前記ドレインパッド１０６ｄ及び前記ソースパッド１０６ｂは前記ワードラインが形成された基板を覆う第１層間絶縁膜を形成し、自己整列コンタクト（ＳＡＣ; Ｓｅｌｆ Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）工程を適用して形成することができる。
図８に示すように、前記ワードライン１０４の上部を横切り、第１活性領域１０２ａ 及び第２活性領域１０２ｂに相互に接続されたビットライン１１０を形成する。前記ビットライン１１０は隣合う第１活性領域１０２ａの間を通って、前記第１活性領域１０２ａから一方向に１／２ピッチ移動して配置された第２活性領域１０２ｂの間を通るように形成する。前記ビットライン１１０はビットラインプラグ１０８を通じて前記ドレインパッド１０６ｄに連結されることができる。したがって、前記ソースパッド１０６ｂ及び前記ドレインパッド１０６ｄが形成された基板の全面に第２層間絶縁膜を形成し、前記絶縁膜を貫通して前記ドレインパッド１０６ｄに連結されたビットラインプラグ１０８を形成した後に、前記ビットラインプラグ１０８に接続されたビットラインを形成することもできる。これと他の方法で、デュアルダマシン工程を適用して前記ドレインパッド１０６ｄが露出したコンタクトホールを形成すると同時に、ビットライン溝を形成し、前記コンタクトホール及び溝に導電膜を満たしてビットラインが直接ドレインパッドに連結されるように形成することもできる。
図９に示すように、ストレージプラグ１１２を通じて前記ソースパッド１０６ｂに接続されたバッファ電極１１４を形成する。前記バッファ電極１１４は第１活性領域に連結される情報貯蔵素子と隣接した第２活性領域に連結される情報貯蔵素子の間の間隔を確保して、情報貯蔵素子の占有面積を増加させる役割を果たす。
前記ビットライン１１０が形成された基板の全面に第３層間絶縁膜を形成し、前記第３層間絶縁膜と前記第２層間絶縁膜とを順に貫通して前記ソースパッド１０６ｂに連結されたストレージプラグ１１２を形成し、前記ストレージプラグ１１２上に前記バッファ電極１１４を形成することができる。
図１０Ａに示すように、前記バッファ電極１１４の上部に各々情報貯蔵素子１１６を形成する。前記情報貯蔵素子１１６は前記ワードラインの上部に重畳されるように形成して占有面積を増加させることができる。前記情報貯蔵素子１１６は半導体記憶素子の種類に応じてキャパシタまたは抵抗素子で形成することができ、情報貯蔵素子１１６の形成方法は各記憶素子の種類に応じて変形されることができ、通常の技術を適用して形成することができる。
図１０Ｂは第１実施形態の変形例を示す平面図である。この変形例はバッファ電極１１４を形成しない。すなわち図９の段階で、バッファ電極を形成せず、ストレージプラグ１１２ａを形成した後、情報貯蔵素子１１６ａを前記ストレージプラグ１１２ａ上に直接連結することもできる。前記情報貯蔵素子１１６ａは一部分が前記ワードラインの上部に重畳されるように形成する。
図１０Ｃは第１実施形態の他の変形例を示す平面図である。この変形例は情報貯蔵素子１１６の占有面積増加よりは第１活性領域１０２ａに接続される情報貯蔵素子と第２活性領域１０２ｂに接続される情報貯蔵素子との間の間隔を確保する目的として適用されることができる。この実施形態で、前記情報貯蔵素子１１６ｂは前記ソースパッド１０６ｂの上部で側傍にシフトされて前記ワードライン１０４の上部に重畳された側壁を有し、前記ワードラインの上部に重畳された側壁の対向する側壁は下部の活性領域上に重畳される。この構造は、前記バッファ電極１１４を含むので可能である。したがって、余裕空間を活用することで、隣接した情報貯蔵素子の間の短絡を防止することができる。
図１１乃至図１３、１４Ａ、１４Ｂ及び１４Ｃは本発明の第２実施形態による半導体記憶素子の製造方法を説明するための平面図である。
図１１に示すように、上述の第１実施形態と同一の方法で第１活性領域２０２ａ及び第２活性領域２０２ｂを形成して、ワードライン対を形成する。
前記ワードライン対をなす二つのワードライン２０４の間の分割された活性領域にドレインパッド２０６ｄを形成し、前記ワードライン対の両側に分割された活性領域に各々ソースパッド２０６ｂを形成する。第１実施形態と異なって、前記ドレインパッド２０６ｄは前記活性領域から一方向に伸張されず、前記活性領域上に形成する。前記ドレインパッド２０６ｄ及び前記ソースパッド２０６ｂは前記ワードラインが形成された基板を覆う第１層間絶縁膜を形成し、自己整列コンタクト（ＳＡＣ; Ｓｅｌｆ Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）工程を適用して形成することができる。
図１２に示すように、前記ワードライン２０４の上部を横切り、第１活性領域２０２ａ及び第２活性領域２０２ｂに相互に接続されたビットライン２１０を形成する。前記ビットライン２１０は第１活性領域２０２ａを一方向に斜めに横切り、第２活性領域２０２ｂに他方向に斜めに横切るジグザグ形態で配置する。前記ビットライン２１０は第１活性領域２０２ａと前記第１活性領域２０２ａから一方向に１／２ピッチだけ移動して配置された第２活性領域２０２ｂに連結する。前記ビットライン２１０はビットラインプラグ２０８を通じて前記ドレインパッド２０６ｄに連結されることができる。したがって、前記ソースパッド２０６ｂ及び前記ドレインパッド２０６ｄが形成された基板の全面に第２層間絶縁膜を形成し、前記絶縁膜を貫通して前記ドレインパッド２０６ｄに連結されたビットラインプラグ２０８を形成した後に前記ビットラインプラグ２０８に接続されたビットラインを形成することもできる。これと他の方法で、デュアルダマシン工程を適用して前記ドレインパッド２０６ｄが露出したコンタクトホールを形成すると同時にビットライン溝を形成し、前記コンタクトホール及び溝に導電膜を満たしてビットラインが直接ドレインパッドに連結されるように形成することもできる。
図１３に示すように、ストレージプラグ２１２を通じて前記ソースパッド２０６ｂに接続されたバッファ電極２１４を形成する。前記バッファ電極２１４は第１活性領域に連結される情報貯蔵素子と隣接した第２活性領域に連結される情報貯蔵素子との間の間隔を確保して、情報貯蔵素子の占有面積を増加させる役割を果たす。
前記ビットライン２１０が形成された基板の全面に第３層間絶縁膜を形成して、前記第３層間絶縁膜と前記第２層間絶縁膜とを順に貫通して前記ソースパッド２０６ｂに連結されたストレージプラグ２１２を形成し、前記ストレージプラグ２１２上に前記バッファ電極２１４を形成することができる。
図１４Ａに示すように、前記バッファ電極２１４の上部に各々情報貯蔵素子２１６を形成する。前記情報貯蔵素子２１６は前記ワードラインの上部に重畳されるように形成して占有面積を増加させることができる。前記情報貯蔵素子２１６は半導体記憶素子の種類に応じてキャパシタまたは抵抗素子で形成することができ、情報貯蔵素子２１６の形成方法は各記憶素子の種類に応じて変形されることができ、通常の技術を適用して形成することができる。
図１４Ｂは第２実施形態の変形例を示す平面図である。この変形例はバッファ電極２１４を形成しない。すなわち図９の段階で、バッファ電極を形成せず、ストレージプラグ２１２ａを形成した後、情報貯蔵素子２１６ａを前記ストレージプラグ２１２ａ上に直接連結することもできる。前記情報貯蔵素子２１６ａは一部分が前記ワードラインの上部に重畳されるように形成する。
図１４Ｃは第２実施形態の他の変形例を示す平面図である。この変形例は情報貯蔵素子２１６の占有面積増加よりは第１活性領域２０２ａに接続される情報貯蔵素子と第２活性領域２０２ｂに接続される情報貯蔵素子との間の間隔を確保する目的として適用されることができる。この実施形態で、前記情報貯蔵素子２１６ｂは前記ソースパッド２０６ｂの上部で側傍にシフトされて前記ワードライン２０４の上部に重畳された側壁を有し、前記ワードラインの上部に重畳された側壁の対向する側壁は下部の活性領域上に重畳される。この構造は前記バッファ電極２１４を含むので可能である。したがって、余裕空間を活用することで、隣接した情報貯蔵素子間の短絡を防止することができる。
図１５Ａ、１５Ｂ及び１５Ｃは本発明の望ましい実施形態による半導体記憶素子の断面図である。
ここでシリンダ型のストレージノードを有するＤＲＡＭセルを例としてあげて説明した。しかし、本発明はここに限定されず、ＤＲＡＭセルの以外にスイッチング素子と情報貯蔵素子で構成された記憶セルを有する半導体記憶素子に適用されることができる。
図１５Ａに示すように、基板３００上に素子分離膜が形成されて活性領域３０２を画定している。前記活性領域３０２の上部を横切って二つのワードライン３０４で構成されたワードライン対が配置されるが、前記ワードライン対が形成された基板上に平坦な第１層間絶縁膜３０７を形成して、前記第１層間絶縁膜３０７をパターニングして前記ワードラインに自己整列されたコンタクトホール３０８を形成して、前記コンタクトホール内に導電物質を満たしてソースパッド３０６ｂ及びドレインパッド３０６ｄを形成する。ソースパッド３０６ｂ及びドレインパッド３０６ｄが形成された基板の全面に第２層間絶縁膜３０９が覆われており、前記第２層間絶縁膜３０９を貫通して前記ドレインパッド３０６ｄにビットライン３１０が接続される。前記ビットライン３１０が形成された基板の全面に第３層間絶縁膜３１１が覆われており、前記第３層間絶縁膜３１１及び第２層間絶縁膜３０９を順に貫通して前記ソースパッド３０６ｂにストレージプラグ３１２が連結される。
前記ストレージプラグ３１２上にバッファ電極３１４が接続される。前記バッファ電極３１４は一部分が前記ワードライン３０４の上部に重畳されている。前記バッファ電極３１４が形成された基板３００の全面に第４層間絶縁膜３１３が形成され、前記バッファ電極３１４上にストレージ電極３１６が接続される。前記ストレージ電極３１６Ａは支持層３１５によって支持されることもできる。
図１５Ａで前記ストレージ電極３１６ａは前記ワードライン３０４の上部に重畳されることができる。すなわち、ストレージ電極の表面積を増加させるために隣接した他の活性領域に形成されたストレージ電極との間隔を維持しながら、相対的に余裕のある空間であるワードラインの上部までストレージ電極の占有面積を増加させることができる。しかし、ストレージ電極の面積を考慮せず、隣接したストレージ電極との間隔を維持するために図 １５Ｂに示したように、ストレージ電極３１６ｂを活性領域の中央にシフトされるように形成することもできる。図１５Ｃはバッファ電極３１４を形成せず、ストレージプラグ３１２に直接連結されたストレージ電極３１６ｃを図示している。
図１６Ａ乃至１６Ｃは上述の本発明の第１実施形態に適用されたパッドマスクを示す図である。
図１６Ａに示したように、ドレインパッド及びソースパッドを形成するためのマスク４０５は活性領域の間の素子分離領域を覆う棒型のマスク領域で構成されてワードライン４０４と、ワードラインの間の領域を露出させる開口部４０７ａを有する。
図１６Ｂは活性領域形成マスクの逆相でパッドマスク４０５を形成することができる。このパッドマスク４０５は活性領域に該当する部分に開口部４０７ｂを有するので、ワードライン４０５とワードラインの間の領域が露出する。
図１６Ｃはドレインパッド及びソースパッドが形成される領域に第１開口部４０７ｃ'と第２開口部４０７ｃを有するパッドマスクを図示する。前記第１開口部４０７ｃ'は前記ドレインパッドを形成するためのコンタクトホールを定義し、前記第２開口部４０７ｃは前記ソースパッドを形成するためのコンタクトホールを定義する。前記第１開口部４０７ｃ'及び第２開口部４０７ｃは前記ワードラインの上部に一部分重畳されることができる。
以上のように多様なパッドマスクを使用して第１実施形態のドレインパッド及びソースパッドを形成することができる。第１実施形態はドレインパッドが素子分離領域まで伸張されるので、前記パッドマスクの開口部４０７ａ、４０７ｂ、４０７ｃ'は広げられた部分を含む。
図１７Ａ乃至１７Ｃは上述の本発明の第２実施形態に適用されたパッドマスクを示す図である。
図１７Ａ乃至図１７Ｃのパッドマスクは各々の図１６Ａ乃至図１６Ｃのパッドマスクと類似の形態を有する。ただ、開口部４０７ａ'、４０７ｂ'、４０７ｄの形態で前記第１実施形態のパッドマスクと異なって、ドレインパッドを形成するための広げられた部分を有しない。その以外のワードライン４０５と開口部４０７ａ'、４０７ｂ'、４０７ｄの位置は第１実施形態のパッドマスクと同一である。
従来のＤＲＡＭセルアレイを示す平面図である。 従来のＤＲＡＭセルアレイを示す平面図である。 本発明の実施形態による半導体記憶素子アレイを示す平面図である。 本発明の実施形態による半導体記憶素子アレイを示す平面図である。 本発明の第１実施形態による半導体記憶素子の製造方法を説明するための平面図である。 本発明の第１実施形態による半導体記憶素子の製造方法を説明するための平面図である。 本発明の第１実施形態による半導体記憶素子の製造方法を説明するための平面図である。 本発明の第１実施形態による半導体記憶素子の製造方法を説明するための平面図である。 本発明の第１実施形態による半導体記憶素子の製造方法を説明するための平面図である。 本発明の第１実施形態による半導体記憶素子の製造方法を説明するための平面図である。 本発明の第１実施形態による半導体記憶素子の製造方法を説明するための平面図である。 本発明の第１実施形態による半導体記憶素子の製造方法を説明するための平面図である。 本発明の第２実施形態による半導体記憶素子の製造方法を説明するための平面図である。 本発明の第２実施形態による半導体記憶素子の製造方法を説明するための平面図である。 本発明の第２実施形態による半導体記憶素子の製造方法を説明するための平面図である。 本発明の第２実施形態による半導体記憶素子の製造方法を説明するための平面図である。 本発明の第２実施形態による半導体記憶素子の製造方法を説明するための平面図である。 本発明の第２実施形態による半導体記憶素子の製造方法を説明するための平面図である。 本発明の望ましい実施形態による半導体記憶素子の断面図である。 本発明の望ましい実施形態による半導体記憶素子の断面図である。 本発明の望ましい実施形態による半導体記憶素子の断面図である。 本発明の第１実施形態による半導体記憶素子のパッドマスクを示す図である。 本発明の第１実施形態による半導体記憶素子のパッドマスクを示す図である。 本発明の第１実施形態による半導体記憶素子のパッドマスクを示す図である。 本発明の第２実施形態による半導体記憶素子のパッドマスクを示す図である。 本発明の第２実施形態による半導体記憶素子のパッドマスクを示す図である。 本発明の第２実施形態による半導体記憶素子のパッドマスクを示す図である。
符号の説明
１００、３００ 基板
１０２ａ、２０２ａ 第１活性領域
１０２ｂ、２０２ｂ 第２活性領域
１０４、２０４、３０４、４０４ ワードライン
１０６ｂ、２０６ｂ ソースパッド
１０６ｄ、２０６ｄ ドレインパッド
１０８、２０８ ビットラインプラグ
１１０、２１０、３１０ ビットライン
１１２、１１２ａ、２１２、２１２ａ、３１２ ストレージプラグ
１１４、２１４、３１４ バッファ電極
１１６、１１６ａ、２１６、２１６ａ 情報貯蔵素子
３０２ 活性領域
３０７ 第１層間絶縁膜
３０８ コンタクトホール
３０９ 第２層間絶縁膜
３１１ 第３層間絶縁膜
３１３ 第４層間絶縁膜
３１５ 支持層
３１６ａ、３１６Ａ、３１６ｂ、３１６ｃ ストレージ電極
４０５ マスク
４０７、４０７ａ'、４０７ｂ'、４０７ｄ 開口部
４０７ｃ 第２開口部
４０７ｃ' 第１開口部

Claims (55)

  1. 複数の活性領域を含み、各活性領域は第１軸方向の長さと第２軸方向の幅とを有し、前記第１軸方向の長さは前記第２軸方向の幅よりも大きく、複数の活性領域は第２軸方向に複数の活性領域コラムを提供し、隣接コラムの活性領域は第２軸方向にオフセットされた基板と、
    前記活性領域を囲む基板に形成された素子分離膜とを含むことを特徴とする半導体装置。
  2. 各コラムで隣接する活性領域は前記第２軸方向に活性領域の幅で離隔されたことを特徴とする請求項１に記載の半導体装置。
  3. 隣接したコラムの活性領域は前記第２軸方向に活性領域の幅でオフセットされたことを特徴とする請求項２に記載の半導体装置。
  4. 隣接したコラムの活性領域は前記第２軸方向に活性領域の幅の２倍より小さくオフセットされたことを特徴とする請求項１に記載の半導体装置。
  5. 隣接したコラムの活性領域は前記第２軸方向に少なくとも活性領域の幅の約半分オフセットされたことを特徴とする請求項１に記載の半導体装置。
  6. 複数の活性領域の各々は略長方形とされたことを特徴とする請求項１に記載の半導体装置。
  7. 隣接したコラムは前記第１軸方向に活性領域の幅で離隔されたことを特徴とする請求項１に記載の半導体装置。
  8. 活性領域の長さは活性領域の幅の５倍であることを特徴とする請求項１に記載の半導体装置。
  9. 各コラムの活性領域の端部は前記第１軸方向に整列されたことを特徴とする請求項１に記載の半導体装置。
  10. 前記基板上に複数のワードライン対をさらに含み、各ワードライン対は各コラムの活性領域の上部を横切り、ワードライン対の両側の活性領域に各々第１及び第２ソース領域を定義し、ワードライン対の間のコラムにおける活性領域にドレイン領域を定義することを特徴とする請求項１に記載の半導体装置。
  11. 前記ワードライン対の各ワードラインは前記活性領域の幅と同一の幅を有することを特徴とする請求項１０に記載の半導体装置。
  12. 前記ワードライン対の各ワードラインは前記活性領域の幅で離隔されたことを特徴とする請求項１０に記載の半導体装置。
  13. 前記活性領域の第１及び第２ソース領域の各々は第１軸方向に前記活性領域の幅と同一の長さを有することを特徴とする請求項１０に記載の半導体装置。
  14. 前記基板上の複数のビットラインをさらに含み、前記ビットラインの各々は複数のワードライン対の上部を横切り、各コラムのドレイン領域のうちの一つに接続されたことを特徴とする請求項１０に記載の半導体装置。
  15. 各ビットラインの一部分は、コラムにおける二つの活性領域の間に配置され、二つの活性領域の各々に平行であることを特徴とする請求項１４に記載の半導体装置。
  16. 各ビットラインは、コラム内の隣接した活性領域のドレイン領域の間に配置されたことを特徴とする請求項１４に記載の半導体装置。
  17. ビットラインとドレイン領域との間に連結されたドレインパッドをさらに含み、前記ドレインパッドの一部分は前記ビットラインと前記素子分離膜との間の基板に対する垂直線上にあることを特徴とする請求項１４に記載の半導体装置。
  18. 各ビットラインは、隣接したコラムのドレイン領域を他方向に横切ることを特徴とする請求項１４に記載の半導体装置。
  19. ビットラインの他方向は前記第１軸方向及び前記第２軸方向と非平行であることを特徴とする請求項１８に記載の半導体装置。
  20. 複数の情報貯蔵素子をさらに含み、各情報貯蔵素子はソース領域に各々連結されたことを特徴とする請求項１４に記載の半導体装置。
  21. 各ワードラインは情報貯蔵素子の一部分と活性領域との間の基板に対する垂直線上に配置されたことを特徴とする請求項２０に記載の半導体装置。
  22. 一コラム内の隣接した活性領域の情報貯蔵素子は少なくとも活性領域の幅で離隔されたことを特徴とする請求項２０に記載の半導体装置。
  23. 複数の活性領域を含み、各活性領域は第１軸方向の長さと第２軸方向の幅とを有し、前記長さは前記幅より大きくて、複数の活性領域は前記第２軸方向に複数の活性領域コラムを提供する基板と、
    前記基板上のワードライン対と、
    前記複数のワードライン対を横切る複数のビットラインとを含み、
    各ワードライン対は各コラムの活性領域を横切ってワードラインの間の各活性領域にドレイン領域を定義し、各ビットラインは各コラムのドレイン領域のうちの一つに電気的に連結され、各ビットラインは隣接した活性領域のドレイン領域の間に配置されたことを特徴とする半導体装置。
  24. 各活性領域のドレイン領域の間に配置されたビットラインは前記第２軸方向と平行することを特徴とする請求項２３に記載の半導体装置。
  25. 前記活性領域を囲む基板に形成された素子分離膜と、
    ビットラインとドレイン領域との間に電気的に連結されたドレインパッドをさらに含み、
    前記ドレインパッドは前記ビットラインと前記素子分離膜との間の基板に対する垂直線上に配置されたことを特徴とする請求項２３に記載の半導体装置。
  26. 隣接したコラムの活性領域は前記第２軸方向にオフセットされたことを特徴とする請求項２３に記載の半導体装置。
  27. コラムの隣接した活性領域は前記第２軸方向に活性領域の幅で離隔されたことを特徴とする請求項２６に記載の半導体装置。
  28. 隣接したコラムの活性領域は前記第２軸方向に前記活性領域の幅でオフセットされたことを特徴とする請求項２７に記載の半導体装置。
  29. 隣接したコラムの活性領域は前記第２軸方向に活性領域幅の少なくとも約半分オフセットされたことを特徴とする請求項２６に記載の半導体装置。
  30. 隣接したコラムの活性領域は前記第２軸方向に活性領域幅の２倍より小さくオフセットされたことを特徴とする請求項２６に記載の半導体装置。
  31. 複数の活性領域の各々は略長方形とされたことを特徴とする請求項２３に記載の半導体装置。
  32. 活性領域の長さは活性領域の幅の５倍であることを特徴とする請求項２３に記載の半導体装置。
  33. 複数のワードライン対の各ワードラインの幅は前記活性領域の幅と同一であることを特徴とする請求項２３に記載の半導体装置。
  34. ワードライン対のワードラインは前記活性領域の幅だけ離隔されたことを特徴とする請求項２３に記載の半導体装置。
  35. 前記ワードライン対によって前記活性領域の両端にソース領域が定義され、
    複数の情報貯蔵素子をさらに含み、各情報貯蔵素子は各ソース領域に接続されたことを特徴とする請求項２３に記載の半導体装置。
  36. 各ワードラインは隣接した情報貯蔵素子の一部分と基板との間の基板に対する垂直線上に位置することを特徴とする請求項３５に記載の半導体装置。
  37. コラム内で隣接する活性領域の情報貯蔵素子は少なくとも活性領域の幅だけ離隔されたことを特徴とする請求項３５に記載の半導体装置。
  38. 複数の活性領域を含み、各活性領域は第１軸方向の長さ及び第２軸方向の幅を有し、前記第１軸方向の長さは前記第２軸方向の幅より大きくて、複数の活性領域を第２軸方向に活性領域コラムを提供する半導体基板と、
    前記半導体基板上の複数のワードライン対と、
    前記ワードライン対を横切る複数のビットラインとを含み、
    前記ワードライン対は各コラムの活性領域を横切り、ワードライン対のワードラインの間の活性領域にドレイン領域を定義し、各ビットラインは各コラムのドレイン領域のうちの一つに電気的に連結され、各ビットラインは隣接したコラムの活性領域のドレイン領域を他方向に横切ることを特徴とする半導体装置。
  39. 前記他方向は前記第１軸方向及び前記第２軸方向と非平行であることを特徴とする請求項３８に記載の半導体装置。
  40. 隣接したコラムの活性領域は第２軸方向にオフセットされたことを特徴とする請求項３８に記載の半導体装置。
  41. コラム内で隣接する活性領域は前記第２軸方向に活性領域の幅で離隔されたことを特徴とする請求項４０に記載の半導体装置。
  42. 隣接したコラムの活性領域は前記第２軸方向に前記活性領域の幅でオフセットされたことを特徴とする請求項４１に記載の半導体装置。
  43. 隣接したコラムの活性領域は前記第２軸方向に活性領域幅の少なくとも約半分オフセットされたことを特徴とする請求項４０に記載の半導体装置。
  44. 隣接したコラムの活性領域は前記第２軸方向に活性領域幅の２倍より小さくオフセットされたことを特徴とする請求項４０に記載の半導体装置。
  45. 複数の活性領域の各々は略長方形とされたことを特徴とする請求項３８に記載の半導体装置。
  46. 活性領域の長さは活性領域の幅の５倍であることを特徴とする請求項３８に記載の半導体装置。
  47. 複数のワードライン対の各ワードラインの幅は前記活性領域の幅と同一であることを特徴とする請求項３８に記載の半導体装置。
  48. ワードライン対のワードラインは前記活性領域の幅だけ離隔されたことを特徴とする請求項３８に記載の半導体装置。
  49. 前記ワードライン対によって前記活性領域の両端にソース領域が定義され、
    複数の情報貯蔵素子をさらに含み、各情報貯蔵素子は各ソース領域に接続されたことを特徴とする請求項３８に記載の半導体装置。
  50. 各ワードラインは隣接した情報貯蔵素子の一部分と基板との間の基板に対する垂直線上に位置することを特徴とする請求項４９に記載の半導体装置。
  51. コラム内で隣接する活性領域の情報貯蔵素子は少なくとも活性領域の幅で離隔されたことを特徴とする請求項４９に記載の半導体装置。
  52. 幅より大きい長さの活性領域を有する半導体基板と、
    前記活性領域を囲む基板に形成された素子分離膜と、
    前記基板上に形成されて前記活性領域を横切る第１及び第２ワードラインと、
    第１及び第２情報貯蔵素子を含み、前記第１及び第２ワードラインは前記第１及び第２ワードラインの間の活性領域にドレイン領域を定義し、前記活性領域の両端に第１及び第２ソース領域を定義することが特徴であり、
    前記第１及び第２情報貯蔵素子は前記第１及び第２ソース領域に各々接続され、前記第１及び第２ワードラインは前記第１及び第２情報貯蔵素子の各々と前記基板との間の基板に対する垂直線上に位置することを特徴とする半導体装置。
  53. 前記ドレイン領域上のドレインプラグと、
    前記第１及び第２ワードラインを横切るビットラインとをさらに含み、
    前記ドレインプラグの一部分は前記素子分離膜の上部に伸張され、前記ビットラインは前記ドレインプラグを通じて前記ドレイン領域に電気的に連結され、前記ドレイン領域の一部分は前記ビットラインと前記素子分離膜との間に位置することを特徴とする請求項５２に記載の半導体装置。
  54. 前記ドレイン領域に接続された前記ビットラインの一部分は前記活性領域の長さに対して平行であることを特徴とする請求項５３に記載の半導体装置。
  55. 前記ドレイン領域に電気的に連結されたビットラインをさらに含み、前記ビットラインは前記活性領域の長さ及び幅に対して傾いた方向にドレイン領域を横切ることを特徴とする請求項５２に記載の半導体装置。
JP2005295687A 2004-10-08 2005-10-07 半導体記憶素子及びその製造方法 Pending JP2006108691A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040080460A KR100706233B1 (ko) 2004-10-08 2004-10-08 반도체 기억 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2006108691A true JP2006108691A (ja) 2006-04-20

Family

ID=36089082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005295687A Pending JP2006108691A (ja) 2004-10-08 2005-10-07 半導体記憶素子及びその製造方法

Country Status (6)

Country Link
US (3) US8013375B2 (ja)
JP (1) JP2006108691A (ja)
KR (1) KR100706233B1 (ja)
CN (1) CN1779978A (ja)
DE (1) DE102005047989B4 (ja)
TW (1) TWI280655B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8902634B2 (en) 2012-09-12 2014-12-02 Kabushiki Kaisha Toshiba Resistance change type memory and manufacturing method thereof
JP2021506132A (ja) * 2017-12-12 2021-02-18 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド メモリデバイス、半導体デバイスを製造する方法及びデバイス構造

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090035569A (ko) * 2006-08-03 2009-04-09 쓰리엠 이노베이티브 프로퍼티즈 컴파니 길이가 긴 가요성 회로 및 그 제조 방법
KR100796644B1 (ko) * 2007-02-22 2008-01-22 삼성전자주식회사 디램 소자 및 그 형성 방법
US7895533B2 (en) 2007-03-13 2011-02-22 Apple Inc. Interactive image thumbnails
JP5693809B2 (ja) * 2008-07-04 2015-04-01 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
JP2010219326A (ja) * 2009-03-17 2010-09-30 Elpida Memory Inc 半導体記憶装置及びその製造方法
KR101057196B1 (ko) * 2009-06-30 2011-08-16 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성방법
KR102003004B1 (ko) 2012-09-12 2019-07-23 삼성전자주식회사 매립 게이트를 포함하는 반도체 소자 및 그 제조 방법
JP2015053337A (ja) 2013-09-05 2015-03-19 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
TW201546804A (zh) * 2014-02-05 2015-12-16 Conversant Intellectual Property Man Inc 有可製造的電容的動態隨機存取記憶體裝置
US20150348963A1 (en) * 2014-05-30 2015-12-03 Inotera Memories, Inc. Cylinder-shaped storage node with single-layer supporting structure
KR102554495B1 (ko) * 2016-01-22 2023-07-12 에스케이하이닉스 주식회사 수평적 커플링 구조를 갖는 불휘발성 메모리셀 및 이를 이용한 메모리 셀 어레이
CN107910330B (zh) * 2017-11-29 2023-09-19 长鑫存储技术有限公司 动态随机存取存储器阵列及其版图结构、制作方法
CN112885781B (zh) * 2019-11-29 2022-06-24 长鑫存储技术有限公司 有源区的制备方法及半导体器件
CN117690909A (zh) * 2022-09-01 2024-03-12 长鑫存储技术有限公司 半导体结构以及存储器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61110459A (ja) * 1984-11-02 1986-05-28 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリ
JPH04279055A (ja) * 1991-01-08 1992-10-05 Nec Corp 半導体メモリ
JPH0817942A (ja) * 1994-06-30 1996-01-19 Nec Corp 半導体記憶装置
JPH0982911A (ja) * 1995-09-12 1997-03-28 Toshiba Corp ダイナミック型半導体記憶装置
JPH09107085A (ja) * 1996-09-17 1997-04-22 Hitachi Ltd 半導体記憶装置
JP2000133784A (ja) * 1998-10-28 2000-05-12 Hyundai Electronics Ind Co Ltd 強誘電体メモリ装置
JP2000353793A (ja) * 1999-06-14 2000-12-19 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003197777A (ja) * 2001-12-26 2003-07-11 Hynix Semiconductor Inc 半導体素子及びその製造方法
JP2003282736A (ja) * 2001-12-15 2003-10-03 Samsung Electronics Co Ltd Ｃｏｂ構造を有する半導体メモリ素子の製造方法及びこれにより製造された半導体メモリ素子

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US61145A (en) * 1867-01-15 Ooooooooo
JP2806676B2 (ja) * 1992-02-19 1998-09-30 シャープ株式会社 ダイナミックランダムアクセスメモリ
US5783471A (en) * 1992-10-30 1998-07-21 Catalyst Semiconductor, Inc. Structure and method for improved memory arrays and improved electrical contacts in semiconductor devices
JP2884962B2 (ja) 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
KR100307602B1 (ko) 1993-08-30 2001-12-15 가나이 쓰도무 반도체집적회로장치및그제조방법
JP3564610B2 (ja) 1994-07-26 2004-09-15 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
KR100192928B1 (ko) * 1995-09-22 1999-06-15 김영환 오픈 비트선 반도체소자
KR970018583A (ko) * 1995-09-27 1997-04-30 김광호 반도체 메모리 장치
KR100454373B1 (ko) 1995-12-21 2004-12-30 텍사스 인스트루먼츠 인코포레이티드 Dramcob비트라인및모우트구성
EP0780901A3 (en) 1995-12-21 1999-11-10 Texas Instruments Incorporated DRAM cell array layout
US6291846B1 (en) 1996-06-19 2001-09-18 Fujitsu Limited DRAM semiconductor device including oblique area in active regions and its manufacture
JP3087712B2 (ja) 1997-12-19 2000-09-11 日本電気株式会社 半導体記憶装置
EP0971403A1 (en) * 1998-07-07 2000-01-12 Interuniversitair Microelektronica Centrum Vzw Method for forming copper-containing metal studs
TW503396B (en) 1999-12-03 2002-09-21 Hitachi Ltd Semiconductor device
KR100326811B1 (ko) * 1999-12-31 2002-03-04 박종섭 반도체소자의 비트라인 형성방법
JP2002107285A (ja) * 2000-09-29 2002-04-10 Jeol Ltd 磁気力顕微鏡
JP2002270788A (ja) 2001-03-14 2002-09-20 Fujitsu Ltd 半導体装置及びその製造方法
CA2340985A1 (en) * 2001-03-14 2002-09-14 Atmos Corporation Interleaved wordline architecture
JP2003092364A (ja) * 2001-05-21 2003-03-28 Mitsubishi Electric Corp 半導体記憶装置
US6861698B2 (en) 2002-01-24 2005-03-01 Silicon Storage Technology, Inc. Array of floating gate memory cells having strap regions and a peripheral logic device region
JP2003273245A (ja) 2002-03-15 2003-09-26 Hitachi Ltd 半導体記憶装置
KR100502410B1 (ko) 2002-07-08 2005-07-19 삼성전자주식회사 디램 셀들
KR100465632B1 (ko) * 2002-12-21 2005-01-13 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성방법
KR20040060410A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체소자의 레이아웃 방법
JP2004221473A (ja) * 2003-01-17 2004-08-05 Renesas Technology Corp 半導体記憶装置
KR100496887B1 (ko) * 2003-03-05 2005-06-23 삼성전자주식회사 강유전체 기억 소자 및 그 제조 방법
DE10324612B4 (de) * 2003-05-30 2005-08-11 Infineon Technologies Ag Halbleiterspeicher mit Charge-Trapping-Speicherzellen und Virtual-Ground-Architektur
JP2005175090A (ja) 2003-12-09 2005-06-30 Toshiba Corp 半導体メモリ装置及びその製造方法
KR100645040B1 (ko) 2004-02-09 2006-11-10 삼성전자주식회사 소오스 스트래핑을 갖는 플래시 메모리 소자의 셀 어레이

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61110459A (ja) * 1984-11-02 1986-05-28 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリ
JPH04279055A (ja) * 1991-01-08 1992-10-05 Nec Corp 半導体メモリ
JPH0817942A (ja) * 1994-06-30 1996-01-19 Nec Corp 半導体記憶装置
JPH0982911A (ja) * 1995-09-12 1997-03-28 Toshiba Corp ダイナミック型半導体記憶装置
JPH09107085A (ja) * 1996-09-17 1997-04-22 Hitachi Ltd 半導体記憶装置
JP2000133784A (ja) * 1998-10-28 2000-05-12 Hyundai Electronics Ind Co Ltd 強誘電体メモリ装置
JP2000353793A (ja) * 1999-06-14 2000-12-19 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003282736A (ja) * 2001-12-15 2003-10-03 Samsung Electronics Co Ltd Ｃｏｂ構造を有する半導体メモリ素子の製造方法及びこれにより製造された半導体メモリ素子
JP2003197777A (ja) * 2001-12-26 2003-07-11 Hynix Semiconductor Inc 半導体素子及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8902634B2 (en) 2012-09-12 2014-12-02 Kabushiki Kaisha Toshiba Resistance change type memory and manufacturing method thereof
JP2021506132A (ja) * 2017-12-12 2021-02-18 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド メモリデバイス、半導体デバイスを製造する方法及びデバイス構造
JP7214732B2 (ja) 2017-12-12 2023-01-30 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド メモリデバイス、半導体デバイスを製造する方法及びデバイス構造

Also Published As

Publication number Publication date
DE102005047989B4 (de) 2007-12-20
US20090218610A1 (en) 2009-09-03
US8013375B2 (en) 2011-09-06
CN1779978A (zh) 2006-05-31
TW200625605A (en) 2006-07-16
US20090218609A1 (en) 2009-09-03
DE102005047989A1 (de) 2006-04-13
KR100706233B1 (ko) 2007-04-11
US20090218654A1 (en) 2009-09-03
US8013374B2 (en) 2011-09-06
KR20060031429A (ko) 2006-04-12
TWI280655B (en) 2007-05-01

Similar Documents

Publication Publication Date Title
JP2006108691A (ja) 半導体記憶素子及びその製造方法
US7273780B2 (en) Semiconductor device having box-shaped cylindrical storage nodes and fabrication method thereof
US8785328B2 (en) Mask pattern for hole patterning and method for fabricating semiconductor device using the same
KR101102764B1 (ko) 반도체 소자의 레이아웃 및 반도체 소자의 형성방법
JP2000124331A (ja) 半導体記憶装置
CN108666311A (zh) 半导体元件及其制作方法
JP2004022850A (ja) 半導体記憶装置の製造方法
KR100475074B1 (ko) 반도체 소자의 커패시터의 스토리지 전극 제조 방법
US11740553B2 (en) Method of manufacturing photomask set for forming patterns
KR100435412B1 (ko) 반도체 장치 및 그 제조 방법
JP2010161173A (ja) 半導体記憶装置
US8766452B2 (en) Semiconductor device including conductive lines and pads
US7547936B2 (en) Semiconductor memory devices including offset active regions
US20110254085A1 (en) Semiconductor integrated circuit device having reduced unit cell area and method for manufacturing the same
US8698223B2 (en) Semiconductor device and forming method of the same
JP2006228943A (ja) 半導体装置および半導体装置の製造方法
JP2004111977A (ja) スプリットゲート型フラッシュメモリ素子の製造方法
TW201507006A (zh) 半導體裝置及其製造方法
KR100268919B1 (ko) 반도체메모리소자의디램
KR101168559B1 (ko) 반도체 소자의 레이아웃 및 반도체 소자의 형성방법
KR20110115969A (ko) 감소된 단위 셀 면적을 갖는 반도체 집적 회로 장치 및 그 제조방법
JP3450310B2 (ja) 半導体記憶装置
JP2000183298A (ja) 半導体記憶装置
KR20080005766A (ko) 디램 장치 및 그 형성 방법
KR20060001489A (ko) 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305