FR2955204A1 - Cellule memoire dram disposant d'un injecteur bipolaire vertical - Google Patents

Cellule memoire dram disposant d'un injecteur bipolaire vertical Download PDF

Info

Publication number
FR2955204A1
FR2955204A1 FR1050241A FR1050241A FR2955204A1 FR 2955204 A1 FR2955204 A1 FR 2955204A1 FR 1050241 A FR1050241 A FR 1050241A FR 1050241 A FR1050241 A FR 1050241A FR 2955204 A1 FR2955204 A1 FR 2955204A1
Authority
FR
France
Prior art keywords
source
memory cell
fet transistor
transmitter
floating body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1050241A
Other languages
English (en)
Other versions
FR2955204B1 (fr
Inventor
Carlos Mazure
Richard Ferrant
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1050241A priority Critical patent/FR2955204B1/fr
Priority to EP10187682A priority patent/EP2346077A1/fr
Priority to TW99136090A priority patent/TWI470771B/zh
Priority to SG2010077832A priority patent/SG173247A1/en
Priority to CN201010521914.4A priority patent/CN102130128B/zh
Priority to KR1020100106017A priority patent/KR101135826B1/ko
Priority to JP2010242316A priority patent/JP5420517B2/ja
Priority to US12/942,754 priority patent/US8305803B2/en
Publication of FR2955204A1 publication Critical patent/FR2955204A1/fr
Application granted granted Critical
Publication of FR2955204B1 publication Critical patent/FR2955204B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4016—Memory devices with silicon-on-insulator cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Thin Film Transistor (AREA)

Abstract

L'invention concerne selon un premier aspect une cellule mémoire comprenant : - un transistor FET disposant d'une source (S), d'un drain (D) et d'un corps flottant (FB) entre la source et le drain, - un injecteur apte à être commandé pour injecter une charge dans le corps flottant du transistor FET, l'injecteur étant constitué par un transistor bipolaire disposant d'un émetteur, d'une base et d'un collecteur formé par le corps du transistor FET, la cellule étant caractérisée en ce que l'émetteur du transistor bipolaire est agencé de manière à ce que la source du transistor FET serve de base du transistor bipolaire. L'invention s'étend également à une matrice mémoire comprenant une pluralité de cellules mémoires selon le premier aspect de l'invention ainsi qu'à un procédé de commande d'une telle cellule mémoire.

Description

DOMAINE DE L'INVENTION Le domaine de l'invention est celui des dispositifs semi-conducteurs, et plus particulièrement celui des dispositifs mémoire comprenant une pluralité de cellules mémoires.
L'invention concerne plus particulièrement une cellule mémoire formée par un transistor à effet de champ FET (Field Effect Transistor) à corps flottant (« floating body » selon la terminologie anglo-saxonne), ainsi qu'une matrice mémoire constituée d'une pluralité de cellules mémoires de ce type.
ARRIERE PLAN DE L'INVENTION On a représenté sur la figure 1 une vue en section d'une cellule mémoire DRAM à corps flottant conventionnelle (DRAM étant l'acronyme de « Dynamic Random Access Memory » désignant une mémoire vive dynamique).
La cellule DRAM à corps flottant conventionnelle est formée dans un substrat silicium sur isolant SOI (« Silicon On Insulator ») comprenant une couche mince de silicium 3 séparée du substrat de base 1 par l'intermédiaire d'une couche d'oxyde enterrée 2 (généralement désignée par le terme de « Buried Oxide Layer » ou BOX). Un corps flottant 4, une région de source 5 et une région de drain 6 sont formés dans la couche mince 3 au dessus du BOX 2. Une couche diélectrique de grille 7 et une électrode de grille 8 sont séquentiellement déposées au dessus du corps flottant 4. La région de drain 6 est connectée à une ligne de bit BL (« Bit Line »), la région de source 5 est connectée à une ligne de source SL (« Source Line ») et l'électrode de grille 8 est connectée à une ligne de mot WL (« Word Line »). Le corps flottant est électriquement isolé par le BOX, la couche diélectrique de grille, la région de source et la région de drain. Du fait de cette isolation, le corps flottant peut emmagasiner une charge électrique. Lors d'une opération d'écriture de données dans un tel transistor, le corps flottant vient, par un phénomène d'ionisation par impact, stocker des charges ce qui modifie la tension de seuil du transistor. Lors d'une opération de lecture de données, la quantité de courant circulant entre la source et le drain du transistor dépend ainsi de la quantité de charges stockées dans le corps flottant. Afin de pouvoir réaliser une opération d'écriture de l'état logique 1 (opération dite « Write 1 » par la suite), une tension relativement élevée, de l'ordre de 2,5 fois la tension nominale d'alimentation VDD devant être appliquée à l'électrode de grille, doit être appliquée sur la ligne de bit BL. Outre le fait que cette tension élevée est susceptible d'endommager la cellule, elle peut également venir perturber le fonctionnement de cellules 1 o mémoires avoisinantes. La génération de cette tension élevée nécessite par ailleurs un circuiterie dédiée mettant en oeuvre des pompes de charge. Une technique pour réduire la surface occupée par une telle cellule mémoire DRAM à corps flottant est présentée dans le document US 2004/0108532. Ce document propose d'élaborer une cellule mémoire par 15 association d'un transistor FET horizontal à corps flottant et d'un transistor bipolaire horizontal adapté pour injecter des charges dans le corps flottant. La faible capacité de stockage du corps flottant se voit ainsi augmentée. Le transistor bipolaire horizontal est plus précisément agencé latéralement au transistor FET avec l'émetteur (servant d'injecteur) du 20 transistor bipolaire formé dans le substrat avec une conductivité opposée à celui-ci, la base du transistor bipolaire étant formée par le substrat et le collecteur du transistor bipolaire servant de corps flottant pour le transistor FET. Avec une telle disposition, la surface de la cellule mémoire est réduite à 25 environ 10F2. Toutefois, dans cette disposition l'émetteur et la base consomment de la surface de sorte qu'une réduction encore plus importante de la surface de cellule mémoire reste un objectif de l'homme du métier. Par ailleurs, cette cellule mémoire présente l'inconvénient qu'il est difficile de contrôler avec précision la tension du substrat servant de base au 30 transistor bipolaire. L'injecteur étant par ailleurs partagé entre deux cellules mémoires adjacentes, il en résulte un risque de perturbations entre ces cellules voisines. On comprend donc que la cellule mémoire selon le document US 2004/0108532 n'est pas totalement satisfaisante, et qu'un besoin demeure pour remédier aux inconvénients précités de l'état de la technique.
BREVE DESCRIPTION DE L'INVENTION L'invention a pour objectif de proposer une cellule mémoire améliorée présentant une surface réduite. L'invention propose à cet effet selon un premier aspect une cellule mémoire comprenant : ù un transistor FET disposant d'une source, d'un drain et d'un corps flottant entre la source et le drain, ù un injecteur apte à être commandé pour injecter une charge dans le corps flottant du transistor FET, l'injecteur étant constitué par un transistor bipolaire disposant d'un émetteur, d'une base et d'un collecteur formé par le corps flottant du transistor FET, la cellule étant caractérisée en ce que l'émetteur du transistor bipolaire est agencé de manière à ce que la source du transistor FET serve de base du transistor bipolaire.
Certains aspects préférés, mais non limitatifs, de cette cellule mémoire sont les suivants : ù le transistor FET est horizontal et l'émetteur est agencé de manière à ce que l'ensemble émetteur/source forme un empilement vertical ; ù l'émetteur est intégré à la source ; - l'émetteur est agencé dans une région inférieure de la source ; ù la source comprend une zone centrale fortement dopée et une zone périphérique légèrement dopée englobant la zone centrale, l'émetteur étant disposé à l'intérieur de la zone périphérique de la source en-dessous de la zone centrale de la source ; ù l'émetteur est agencé dans une région supérieure de la source ;
4
ù la source comprend une zone supérieure légèrement dopée et une zone inférieure fortement dopée agencée en-dessous de la zone supérieure, l'émetteur étant intégré à la zone supérieure ; ù la zone inférieure de la source est agencée en-dessous d'une couche isolante enterrée et est reliée à la zone supérieure de la source par l'intermédiaire d'un passage de connexion s'étendant à travers la couche isolante ; ù l'émetteur est disposé en-dessous de la source ; - l'émetteur est agencé en-dessous d'une couche isolante enterrée et 1 o est reliée à la source par l'intermédiaire d'un passage de connexion s'étendant à travers la couche isolante ; ù le transistor FET comprend en outre une électrode de grille enfoncée dans le corps flottant et isolée de celui-ci par l'intermédiaire d'une couche diélectrique ; 15 - l'émetteur comprend un matériau semi-conducteur dopé de conductivité opposée à celle de la source ; ù la cellule est réalisée sur un substrat semi-conducteur sur isolant ; ù le transistor FET est formé dans un caisson réalisé dans la partie supérieure d'un substrat massif ; 20 Selon un autre aspect, l'invention concerne une matrice mémoire comprenant une pluralité de cellules mémoires selon le premier aspect de l'invention. La matrice mémoire peut notamment comprendre une ligne de source couplée à la source de chaque cellule mémoire le long d'une colonne de la 25 matrice et une ligne d'injection parallèle à la ligne de source couplée à l'émetteur de chaque cellule mémoire le long de ladite colonne. Selon encore un autre aspect, l'invention concerne un procédé de programmation d'une cellule mémoire comprenant un transistor FET horizontal disposant d'un corps flottant, et un injecteur apte à être commandé 30 pour injecter une charge dans le corps flottant du transistor FET, caractérisé en ce que l'on programme un état logique 1 en appliquant à la grille du transistor FET une tension d'écriture nominale, en appliquant au drain du transistor FET une tension inférieure ou égale à la tension d'écriture nominale et en appliquant à l'injecteur une tension positive. Lors d'une une opération de lecture de la cellule, on peut par ailleurs appliquer à la grille du transistor FET une fraction de la tension d'écriture nominale.
BREVE DESCRIPTION DES DESSINS D'autres aspects, buts et avantages de la présente invention 1 o apparaîtront mieux à la lecture de la description détaillée suivante de formes de réalisation préférées de celle-ci, donnée à titre d'exemple non limitatif, et faite en référence aux dessins annexés sur lesquels : - la figure 1, déjà présentée précédemment, représente une cellule DRAM à corps flottant conventionnelle ; 15 - la figure 2a représente une vue en coupe d'une cellule mémoire conforme à un mode de réalisation possible du premier aspect de l'invention ; - la figure 2b représente une topologie possible d'une matrice mémoire employant des cellules mémoires de la figure 2a ; 20 - la figure 2c représente un schéma électrique équivalent à la cellule mémoire de la figure 2a ; - la figure 3a représente un mode de réalisation possible conforme à l'invention d'une cellule mémoire utilisant un transistor FET partiellement déplété sur un substrat semi-conducteur sur isolant 25 - la figure 3b représente un mode de réalisation possible conforme à l'invention d'une cellule mémoire utilisant un transistor FET sur un substrat massif ; - la figure 3c représente un autre mode de réalisation possible d'une cellule mémoire conforme à l'invention dans lequel la ligne d'injection est 30 enterrée en-dessous de la couche isolante ; - la figure 3d représente un autre mode de réalisation possible d'une cellule mémoire conforme à l'invention dans lequel la ligne de source est enterrée en-dessous de la couche isolante ; - la figure 3e représente une topologie possible d'une matrice mémoire employant des cellules mémoires de la figure 3d ; - les figures 4a et 4b représentent respectivement, sur la base de schémas électriques équivalents, une opération de programmation de l'état logique 0 dans une cellule DRAM conventionnelle et dans une cellule DRAM conforme à l'invention - les figures 5a et 5b représentent respectivement, sur la base de schémas électriques équivalents, une opération de programmation de l'état logique 1 dans une cellule DRAM conventionnelle et dans une cellule DRAM conforme à l'invention - les figures 6a et 6b représentent respectivement, sur la base de schémas électriques équivalents, une opération de lecture de l'état logique stocké par une cellule DRAM conventionnelle et par une cellule DRAM conforme à l'invention - les figures 7a et 7b représentent respectivement, sur la base de schémas électriques équivalents, une opération de maintien de l'état logique stocké dans une cellule DRAM conventionnelle et dans une cellule DRAM conforme à l'invention - la figure 8 représente une autre topologie possible d'une matrice mémoire employant des cellules mémoires conformes à l'invention.
DESCRIPTION DETAILLEE DE L'INVENTION En référence à la figure 2a, on a représenté une vue en coupe d'une cellule mémoire conforme à un mode de réalisation préférentiel du premier aspect de l'invention. Cette cellule comprend un transistor FET disposant d'une source S, d'un drain D et d'un corps flottant FB entre la source et le drain, ainsi qu'un injecteur apte à être commandé pour injecter une charge dans le corps flottant FB du transistor FET.
La cellule mémoire est ici réalisée sur un substrat semi-conducteur sur isolant SeOI (Semiconductor On Insulator), préférentiellement un substrat silicum sur isolant SOI (Silicon On Insulator). Le drain D et la source S sont préférentiellement en contact avec la couche d'oxyde enterré BOX de sorte que le transistor FET est totalement dépléé (« totally depleted » selon la terminologie anglo-saxonne). La source S peut ainsi être partagée entre deux cellules mémoires adjacentes (le long d'une ligne d'une matrice mémoire s'étendant dans le plan de la figure 2a ; les colonnes de la matrice mémoire s'étendant 1 o perpendiculairement au plan de la figure 2a). Un tel partage permet de réduire la surface occupée par une cellule mémoire. Comme cela est apparent sur les figures 3a et 3b, l'invention n'est toutefois pas limitée à une cellule mémoire totalement dépletée mais s'étend également à une cellule mémoire sur SeOI partiellement déplétée (figure 3a) 15 ainsi qu'à une cellule mémoire réalisée sur un substrat massif (figure 3b). Dans le cas des figures 3a et 3b, et de manière classiquement connue en soi, il s'avère nécessaire d'isoler les cellules le long d'une ligne de la matrice mémoire afin de créer l'effet de corps flottant. Dans le cas de la figure 3a, cela est classiquement réalisé par 20 l'intermédiaire de tranchées d'isolation latérales 13 (selon la technique STI - « Shallow Trench Isolation » - désignant une isolation par tranchées peu profondes) s'étendant en profondeur depuis la surface du substrat jusqu'au BOX. Dans le cas de la figure 3b, cela est classiquement réalisé par 25 l'intermédiaire de tranchées d'isolation latérales 14 s'étendant en profondeur depuis la surface du substrat, ainsi qu'en isolant la cellule mémoire dans un caisson 15 réalisé dans la partie supérieure du substrat massif et délimité par les tranchées 14. Le transistor FET est situé dans le caisson 15 (ou puits selon la désignation anglo-saxonne « well » habituellement utilisée) semi- 3o conducteur dont la conductivité est identique à celle du canal ce qui permet de l'isoler du substrat. Le caisson peut en outre être disposé sur une couche 16 du substrat présentant une conductivité opposée. Revenant à la description de la figure 2a, l'injecteur est constitué par un transistor bipolaire disposant d'un émetteur 15, d'une base et d'un collecteur formé par le corps flottant FB du transistor FET. Dans le cadre de l'invention, l'émetteur 15 du transistor bipolaire est agencé de manière à ce que la source S du transistor FET serve de base du transistor bipolaire. On relèvera que le contrôle de la tension de la source servant de base au transistor bipolaire est plus aisé que le contrôle de la 1 o tension du substrat servant de base au transistor bipolaire de la cellule mémoire présentée dans le document US 2004/0108532. Le transistor FET est typiquement un transistor horizontal et l'émetteur du transistor bipolaire est plus précisément agencé vis-à-vis de la source du transistor FET de telle manière que l'ensemble émetteur/source forme un 15 empilement vertical. L'émetteur 15 du transistor bipolaire peut notamment être intégré à la source du transistor FET. Selon une première variante de réalisation représentée sur la figure 2a, l'émetteur 15 est intégré à la source 21, 22 dans une région inférieure de celle-ci. Selon une seconde variante de réalisation 20 représentée sur la figure 3d, l'émetteur 35 est intégré à la source 31, 32 dans une région supérieure de celle-ci. En référence à la figure 2a, la source comprend de manière classiquement connue en soi une zone centrale fortement dopée 21 (par exemple N+) et une zone périphérique légèrement dopée 22 (par exemple N- 25 ) englobant la zone centrale. La zone centrale fortement dopée 21 sert principalement pour assurer le contact avec la ligne de source SL tandis que la zone périphérique légèrement dopée 22 contribue principalement au fonctionnement du transistor FET. C'est ainsi la zone légèrement dopée 22 qui sert dans le cadre de l'invention de base du transistor bipolaire. 30 Dans le cadre de cette variante, l'émetteur 15 est agencé de manière à être disposé en-dessous de la zone centrale 21 de la source tout en étant en contact avec la zone périphérique 22 de la source et isolé du corps flottant FB par la zone périphérique 22 de la source. L'émetteur est ici totalement intégré à l'électrode de source entre les régions centrale 21 et périphérique 22 de celle-ci.
Dans le cas d'une cellule mémoire en SeOI totalement déplétée (cf. figure 2a), et par opposition au cas d'une cellule mémoire en SeOI partiellement dépletée (figure 3a) ou d'une cellule mémoire sur substrat massif (figure 3b), le BOX peut contribuer à isoler l'émetteur 15 du corps flottant. 1 o On notera que le drain D peut également présenter une zone centrale fortement dopée 11 (N+ dans l'exemple) et une zone périphérique légèrement dopée 12 (N- dans l'exemple N-) englobant la zone centrale. De manière classiquement connue en soi, le drain D est relié à une ligne de bit BL. Cette ligne de bit BL peut s'étendre le long d'une ligne de la 15 matrice mémoire en venant contacter le drain de chacune des cellules mémoires agencées le long de cette ligne. Comme apparent sur la figure 2b, la source S est quant à elle reliée à une ligne de source SL. Cette ligne de source SL s'étend typiquement perpendiculairement à la ligne de bit BL en venant contacter la source 20 (typiquement la zone fortement dopée de la source) de chacune des cellules mémoires agencées le long d'une colonne de la matrice mémoire. Dans le cas des figures 2a et 2b, la ligne de source SL court donc immédiatement en-dessous de la surface du substrat SeOl. Par ailleurs, dans le cas des figures 2a et 2b où la source est partagée 25 entre deux cellules adjacentes, une seule ligne de source SL permet d'adresser la source des deux cellules mémoires. L'émetteur 15 est quant à lui relié à une ligne d'injection IL qui s'étend parallèlement à la ligne de source SL de manière à adresser les cellules mémoires agencées le long d'une colonne de la matrice mémoire. 30 On aura compris de ce qui précède que dans le cas de la figure 2a, la ligne d'injection IL est agencée en-dessous de la ligne de source SL. Il en découle une disposition particulièrement compacte dans la mesure où la ligne d'injection IL ne consomme aucune région de surface. La figure 2b représente une topologie d'une matrice mémoire conforme à l'invention avec partage de la ligne de source SL entre deux cellules adjacentes. Cette disposition s'avère ainsi encore plus compacte. Sur la base de la topologie de la figure 2b, la surface de la cellule mémoire peut ainsi être réduite à environ 4 F2 dans le cas où l'on développe une mémoire autonome. Si cette cellule n'est pas totalement insensible aux perturbations, il n'en reste pas moins que le niveau de perturbations reste 1 o faible et en tout état de cause inférieur au niveau de perturbation rencontré avec les cellules mémoires conventionnelles. Dans le cas d'une mémoire embarquée, dans la mesure où les exigences sont supérieures pour les transistors (nécessité de prévoir des espaceurs pour éviter les phénomènes d'excitation croisée), la surface 15 occupée par les transistors est plus importante. Une surface de cellule mémoire de l'ordre de 15 F2 à 18F2 est alors atteinte. Elle présente cependant l'intérêt d'être totalement insensible aux perturbations. Une autre topologie possible, moins compacte mais totalement insensible aux perturbations, est représentée sur la figure 8. Dans cette 20 topologie la ligne de mot WL contrôle deux rangées physiques adjacentes qui partagent une ligne de source SL commune. Cet arrangement particulier supprime la plus grande partie des sources de perturbations mutuelles puisque les cellules situées sur cette double ligne de mot WL sont toutes utilisées et on peut légitimement supposer que les circuits d'écriture sont plus 25 puissants que les perturbations. En revanche, les deux cellules situées l'une au dessus de l'autre doivent impérativement être connectées à deux lignes de bit différentes BL1, BL2 sinon leurs informations se mélangeraient lors de l'accès WL. Cela a un impact direct sur la surface de la cellule puisqu'elle doit être assez large pour laisser deux lignes de métal l'une à coté de l'autre. 30 Si ce dernier point est en général rédhibitoire pour les mémoires autonomes, il est en revanche parfaitement légitime dans le cas de mémoires
11
embarquées dans la mesure où la surface de la cellule est de l'ordre de 4F*4F=16 F2. Comme cela est représenté sur la figure 2a, le transistor FET présente en outre une électrode de grille positionnée au dessus du corps flottant, en surface de la matrice mémoire, et isolée du corps flottant par l'intermédiaire d'une couche diélectrique. L'électrode de grille est reliée à une ligne de mot WL qui s'étend typiquement le long d'une colonne de la matrice mémoire. Selon un autre mode de réalisation non représenté, l'électrode de grille est enfoncée dans le corps flottant et isolée de celui-ci par l'intermédiaire d'une couche diélectrique. On définit ainsi un transistor de type RCAT selon la terminologie anglo-saxonne « Recessed Channel Array Transistor ». On a représenté sur la figure 2c un schéma électrique équivalent à la cellule mémoire conforme au premier aspect de l'invention. Sur cette figure, le transistor FET ù ici N ù porte la référence 9 et le transistor bipolaire ù ici PNP ù porte la référence 10. Comme déjà discuté précédemment, la source du transistor FET 9 connectée à la ligne de source SL sert de base au transistor bipolaire 10, tandis que le corps du transistor FET 9 sert de collecteur au transistor bipolaire 10. En référence à la figure 3d illustrant une autre variante de réalisation, l'émetteur 25 est intégré à la source 31, 32 dans une région supérieure de celle-ci. Dans le cadre de cette variante, la source S comprend une zone supérieure légèrement dopée 32 et une zone inférieure fortement dopée 31 agencée en-dessous de la zone supérieure, l'émetteur 35 étant intégré à la zone supérieure 32. Comme représenté sur la figure 3d, la zone inférieure 31 de la source peut notamment être agencée en-dessous d'une couche isolante enterrée dans le substrat, par exemple la couche BOX dans le cas d'un substrat SeOl, tout en étant reliée à la zone supérieure 32 de la source par l'intermédiaire d'un passage de connexion 33 s'étendant à travers la couche isolante.
12
La zone inférieure fortement dopée 31 de la source (dopage N+ dans l'exemple considéré) est plus précisément agencée, en dessous de la couche isolante, dans une région 36 du substrat présentant une conductivité opposée (région P- dans l'exemple).
Dans le cadre de cette variante, la ligne de source SL est enterrée ; elle peut notamment être enterrée directement en-dessous de la couche isolante BOX comme cela est représenté sur la figure 3d. L'émetteur 35 du transistor bipolaire est quant à lui relié à une ligne d'injection IL qui s'étend directement en-dessous de la surface du substrat (cette ligne d'injection IL est disposée en lieu et place de la ligne de source d'une cellule conventionnelle) et qui présente de ce fait une accessibilité simplifiée. Dans cette variante également, l'empilement vertical de la source et de l'émetteur a notamment pour conséquence le fait que la ligne d'injection ne consomme aucune surface.
On a représenté sur la figure 3e une topologie possible d'une matrice mémoire employant des cellules mémoires de la figure 3d. Dans cette topologie, la ligne de source SL s'étend en parallèle de la ligne d'injection IL le long d'une colonne de la matrice mémoire, tout en étant enterrée en dessous de la ligne d'injection, sous la couche BOX. Dans cette variante de réalisation, la ligne d'injection IL dispose d'un accès plus simple. On a représenté sur la figure 3c un autre mode de réalisation possible, dans lequel l'empilement vertical de la source et de l'émetteur est obtenu en agençant l'émetteur 25 en dessous de la source 21, 22. On relèvera que ce mode de réalisation correspond à la variante de la figure 3d avec l'émetteur et la zone fortement dopée de la source simplement interchangés. En effet, dans cet autre mode de réalisation, l'émetteur 25 (P+) est enterré sous la couche isolante, dans une région 26 du substrat présentant une conductivité opposée (N- dans l'exemple) et reliée à la zone périphérique 22 de la source via un passage de connexion 23 s'étendant à travers la couche isolante.
13
La ligne de source SL s'étend classiquement immédiatement en-dessous de la surface du substrat, tandis que la ligne d'injection IL s'étend sous la couche BOX en parallèle de la ligne de source SL. Ainsi, la ligne d'injection IL ne consomme pas de surface.
Revenant à la description de l'invention, la ligne d'injection est préférentiellement réalisée en un matériau semi-conducteur dopé. Il s'agit d'un dopage de type P (notamment un dopage P+) du matériau du substrat dans les exemples représentés sur les figures où le transistor FET est du type N (corps flottant de type P). On comprendra que l'invention n'est pas limitée à un transistor FET N, mais s'étend également au cas d'un transistor FET P (corps flottant de type N). En réalisant, selon des techniques classiquement utilisées en technologie CMOS, un tel dopage du substrat pour la réalisation de la ligne d'injection IL, cette dernière n'a pas besoin d'être métallisée de sorte que le câblage métallique peut être évité. Les figures 4a-4b, 5a-5b, 6a-6b et 7a-7b reprennent le schéma électrique équivalent de la figure 2a pour comparer les différentes opérations de programmation, lecture et maintien pour une cellule mémoire conventionnelle du type de celle illustrée sur la figure 1 (figures 4a, 5a, 6a et 7a) et pour une cellule mémoire conforme à l'invention (figures 4b, 5b, 6b et 7b). Sur ces différentes figures : les figures 4a et 4b illustrent l'opération WRITE 0 de programmation de l'état logique 0, les figures 5a et 5b illustrent l'opération WRITE 1 de programmation de l'état logique 1, les figures 6a et 6b illustrent l'opération READ de lecture de l'état logique, les figures 6a et 6b illustrent l'opération HOLD de maintient de l'état logique.
Les tableaux ci-dessous illustrent des exemples de tensions devant être appliquées sur les différentes lignes pour commander la cellule et réaliser ces différentes opérations. BL WL SL WRITE 1 2,5 VDD VDD 0 V WRITE 0 - 0.25 VDD VDD 0 V READ 0.25 VDD VDD 0 V HOLD 0 V 0 V 0 V Tableau 1 ù Cellule mémoire de la figure 1 BL WL SL IL WRITE 1 0,75 VDD VDD 0 V 0,75 VDD WRITE 0 - 0.25 VDD VDD 0 V 0 V READ 0,25 VDD 0,5 VDD 0 V 0 V HOLD 0V 0V 0V 0V Tableau 2 ù Cellule mémoire conforme à l'invention On constate tout d'abord que la tension devant être appliquée sur la ligne de mot WL pour réaliser l'opération de lecture READ est par ailleurs abaissée à une fraction de la tension nominale d'alimentation VDD, par exemple à 0,5 VDD. Ceci permet d'abaisser le niveau de consommation 1 o général de la cellule. En outre, pour autant que cette tension soit placée entre les deux niveaux de tension de seuil (« 0 » et « 1 »), la sélection lecture entraine la présence d'un courant pour la tension de seuil la plus faible (en principe « 0 » par convention), et l'absence de courant dans l'autre cas. La conception de l'amplificateur de détection se réduit alors à un « simple » 15 comparateur beaucoup plus facile à concevoir que s'il y a deux courants d'amplitudes différentes qu'il faut comparer à des références, références qu'il faut par connaitre et auxquelles on doit faire confiance. Par ailleurs, comme déjà présenté en introduction, une tension de l'ordre de 2,5 fois la tension nominale d'écriture VDD doit être appliquée au 20 drain de la cellule mémoire conventionnelle pour réaliser l'opération WRITE
15
En utilisant l'injection de charge dans le corps flottant par l'intermédiaire de l'injecteur, l'invention permet d'abaisser la tension nécessaire pour réaliser cette opération WRITE 1. En particulier, la tension devant être appliquée au drain d'une cellule mémoire conforme à l'invention est inférieure ou égale à la tension nominale VDD, par exemple égale à 0,75 VDD comme indiqué dans le Tableau 2 ci-dessus. Le fait que toutes les opérations de programmation sont réalisées avec de faibles tensions appliquées sur toutes les lignes d'alimentation 1 offre plusieurs avantages.
Tout d'abord, on réduit la consommation de puissance et on facilite la conception des circuits périphériques. En particulier, la circuiterie nécessaire pour générer de hautes tensions (2,5 VDD pour la cellule mémoire conventionnelle notamment pour l'opération WRITE 1) n'est pas nécessaire. Par ailleurs, en réduisant la tension, on évite d'endommager la cellule mémoire. On évite en outre de perturber les cellules voisines. Ainsi une perturbation potentiellement engendrée via la ligne de bit BL lors d'une opération d'écriture sur une cellule voisine correspond à une tension de 0,75 VDD (WRITE 1) ou ù 0,25 VDD (WRITE 0) sur la ligne de bit BL dans l'exemple retenu (avec WL=SL=IL=OV). Ces tensions relativement faibles ne sont susceptibles d'engendrer des perturbations significatives. Une perturbation potentiellement engendrée via sur la ligne de mot WL lors d'une opération d'écriture WRITE 1 sur une cellule voisine correspond à des tensions respectivement de VDD sur la ligne de mot WL et de 0.75 VDD sur la ligne d'injection IL (et avec BL=SL=OV). Une injection de charge (des trous dans l'exemple ici présenté) dans le corps flottant via le transistor bipolaire est alors susceptible de se produire. Lors d'une opération d'écriture WRITE 0 sur une cellule voisine, WL est à VDD tandis que BL=SL=IL=0 V. Le transistor bipolaire (de type PNP dans l'exemple ici présenté) est alors OFF et les trous sont susceptibles d'être évacués via une ligne de bit négative.
Afin de s'affranchir simplement de ces phénomènes de perturbations, on peut choisir de ne pas rester passif en venant écrire sur les cellules agressées dans la mesure où elles se trouvent sur la ligne de mot WL active (ce qui revient à réaliser des opérations WRITE valides sur toutes les cellules le long de WL en appliquant les tensions appropriées sur toutes les lignes de bit correspondantes). Cela conditionne le partitionnement de la mémoire (nécessité que toutes les cellules le long de la ligne de mot WL appartiennent au même mot) sans que cela ne pose cependant problème dans la mesure où toutes les cellules agressées peuvent être utilisées directement par l'application. En effet, si le mot est plus large, le débit d'information est plus grand et au final la consommation est moins élevée. On aura compris de ce qui précède que l'invention n'est pas limitée à une cellule mémoire selon son premier aspect, mais s'étend également à une matrice mémoire comprenant une pluralité de cellules mémoires selon le premier aspect de l'invention ainsi qu'à un procédé de commande d'une telle cellule mémoire.

Claims (18)

  1. REVENDICATIONS1. Cellule mémoire comprenant : un transistor FET disposant d'une source (S), d'un drain (D) et d'un corps flottant (FB) entre la source et le drain, un injecteur apte à être commandé pour injecter une charge dans le corps flottant du transistor FET, l'injecteur étant constitué par un transistor bipolaire disposant d'un émetteur (15, 25, 35), d'une base et d'un collecteur formé par le corps flottant du transistor FET, la cellule étant caractérisée en ce que l'émetteur du transistor bipolaire est agencé de manière à ce que la source du transistor FET serve de base du transistor bipolaire.
  2. 2. Cellule mémoire selon la revendication 1, dans laquelle le transistor FET est horizontal et dans laquelle l'émetteur est agencé de manière à ce que l'ensemble émetteur/source forme un empilement vertical.
  3. 3. Cellule mémoire selon la revendication 2, dans laquelle l'émetteur (15, 2o 35) est intégré à la source.
  4. 4. Cellule mémoire selon la revendication 3, dans laquelle l'émetteur (15) est agencé dans une région inférieure de la source. 25
  5. 5. Cellule mémoire selon la revendication 4, dans laquelle la source comprend une zone centrale fortement dopée (21) et une zone périphérique légèrement dopée (22) englobant la zone centrale, et dans laquelle l'émetteur (15) est disposé à l'intérieur de la zone périphérique de la source (22) en-dessous de la zone centrale (21) de la source. 30
  6. 6. Cellule mémoire selon la revendication 3, dans laquelle l'émetteur (35) est agencé dans une région supérieure de la source. 18
  7. 7. Cellule mémoire selon la revendication 6, dans laquelle, la source comprend une zone supérieure légèrement dopée (32) et une zone inférieure fortement dopée (31) agencée en-dessous de la zone supérieure, et dans laquelle l'émetteur est intégré à la zone supérieure.
  8. 8. Cellule mémoire selon la revendication 7, dans laquelle la zone inférieure (31) de la source est agencée en-dessous d'une couche isolante enterrée (BOX) et est reliée à la zone supérieure (32) de la source par l'intermédiaire 1 o d'un passage de connexion (33) s'étendant à travers la couche isolante.
  9. 9. Cellule mémoire selon la revendication 2, dans laquelle l'émetteur (25) est disposé en-dessous de la source. 15
  10. 10. Cellule mémoire selon la revendication 9, dans laquelle l'émetteur (25) est agencé en-dessous d'une couche isolante enterrée (BOX) et est reliée à la source (21, 22) par l'intermédiaire d'un passage de connexion (23) s'étendant à travers la couche isolante. 20
  11. 11. Cellule mémoire selon l'une des revendications 1 à 10, dans laquelle le transistor FET comprend en outre une électrode de grille enfoncée dans le corps flottant et isolée de celui-ci par l'intermédiaire d'une couche diélectrique. 25
  12. 12. Cellule mémoire selon l'une des revendications 1 à 11, dans laquelle l'émetteur comprend un matériau semi-conducteur dopé de conductivité opposée à celle de la source.
  13. 13. Cellule mémoire selon l'une des revendications 1 à 12, réalisée sur un 30 substrat semi-conducteur sur isolant. 19
  14. 14. Cellule mémoire selon l'une des revendications 1 à 12, dans laquelle le transistor FET est formé dans un caisson réalisé dans la partie supérieure d'un substrat massif.
  15. 15. Matrice mémoire comprenant une pluralité de cellules mémoires selon l'une quelconque des revendications 1 à 14.
  16. 16. Matrice mémoire selon la revendication précédente, comprenant une 10 ligne source (SL) couplée à la source de chaque cellule mémoire le long d'une colonne de la matrice et une ligne d'injection (IL) parallèle à la ligne source couplée à l'émetteur de chaque cellule mémoire le long de ladite colonne. 15
  17. 17. Procédé de commande d'une cellule mémoire comprenant un transistor FET horizontal disposant d'un corps flottant, et un injecteur apte à être commandé pour injecter une charge dans le corps flottant du transistor FET, caractérisé en ce que l'on programme un état logique 1 en appliquant à la grille du transistor FET une tension d'écriture nominale, en appliquant au 20 drain du transistor FET une tension inférieure ou égale à la tension d'écriture nominale et en appliquant à l'injecteur une tension positive.
  18. 18. Procédé selon la revendication 17, dans lequel lors d'une opération de lecture de la cellule, on applique à la grille du transistor FET une fraction de 25 la tension d'écriture nominale.5
FR1050241A 2010-01-14 2010-01-14 Cellule memoire dram disposant d'un injecteur bipolaire vertical Active FR2955204B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR1050241A FR2955204B1 (fr) 2010-01-14 2010-01-14 Cellule memoire dram disposant d'un injecteur bipolaire vertical
EP10187682A EP2346077A1 (fr) 2010-01-14 2010-10-15 Cellule mémoire DRAM disposant d'un injecteur bipolaire vertical et son procédé de contrôle
SG2010077832A SG173247A1 (en) 2010-01-14 2010-10-22 Dram memory cell having a vertical bipolar injector
TW99136090A TWI470771B (zh) 2010-01-14 2010-10-22 具有一垂直雙載子注射器之動態隨機存取記憶體胞元
CN201010521914.4A CN102130128B (zh) 2010-01-14 2010-10-25 具有垂直双极注入器的dram存储器单元
KR1020100106017A KR101135826B1 (ko) 2010-01-14 2010-10-28 수직 바이폴라 인젝터를 갖는 ｄｒａｍ 메모리 셀
JP2010242316A JP5420517B2 (ja) 2010-01-14 2010-10-28 縦型バイポーラインジェクタを有するｄｒａｍメモリセル
US12/942,754 US8305803B2 (en) 2010-01-14 2010-11-09 DRAM memory cell having a vertical bipolar injector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1050241A FR2955204B1 (fr) 2010-01-14 2010-01-14 Cellule memoire dram disposant d'un injecteur bipolaire vertical

Publications (2)

Publication Number Publication Date
FR2955204A1 true FR2955204A1 (fr) 2011-07-15
FR2955204B1 FR2955204B1 (fr) 2012-07-20

Family

ID=42289816

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1050241A Active FR2955204B1 (fr) 2010-01-14 2010-01-14 Cellule memoire dram disposant d'un injecteur bipolaire vertical

Country Status (8)

Country Link
US (1) US8305803B2 (fr)
EP (1) EP2346077A1 (fr)
JP (1) JP5420517B2 (fr)
KR (1) KR101135826B1 (fr)
CN (1) CN102130128B (fr)
FR (1) FR2955204B1 (fr)
SG (1) SG173247A1 (fr)
TW (1) TWI470771B (fr)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8547756B2 (en) 2010-10-04 2013-10-01 Zeno Semiconductor, Inc. Semiconductor memory device having an electrically floating body transistor
US8130547B2 (en) 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
FR2955200B1 (fr) * 2010-01-14 2012-07-20 Soitec Silicon On Insulator Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree
US10340276B2 (en) 2010-03-02 2019-07-02 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
KR102084954B1 (ko) 2013-05-02 2020-03-05 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9281022B2 (en) * 2013-07-10 2016-03-08 Zeno Semiconductor, Inc. Systems and methods for reducing standby power in floating body memory devices
US9548119B2 (en) 2014-01-15 2017-01-17 Zeno Semiconductor, Inc Memory device comprising an electrically floating body transistor
US9331097B2 (en) 2014-03-03 2016-05-03 International Business Machines Corporation High speed bipolar junction transistor for high voltage applications
TWI646653B (zh) * 2017-12-28 2019-01-01 新唐科技股份有限公司 橫向擴散金屬氧化物半導體場效電晶體

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825524B1 (en) * 2003-08-29 2004-11-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US7109532B1 (en) * 2003-12-23 2006-09-19 Lee Zachary K High Ion/Ioff SOI MOSFET using body voltage control
US20060220085A1 (en) * 2005-03-31 2006-10-05 Zong-Liang Huo Single transistor floating body DRAM cell having recess channel transistor structure and method of fabricating the same
US20060226463A1 (en) * 2002-08-29 2006-10-12 Micron Technology, Inc. Merged MOS-bipolar capacitor memory cell
US20060267064A1 (en) * 2005-05-31 2006-11-30 Infineon Technologies Ag Semiconductor memory device
US20070075366A1 (en) * 2005-10-03 2007-04-05 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169233A (en) 1978-02-24 1979-09-25 Rockwell International Corporation High performance CMOS sense amplifier
KR100213602B1 (ko) 1988-05-13 1999-08-02 가나이 쓰도무 다이나믹형 반도체 기억장치
US5028810A (en) 1989-07-13 1991-07-02 Intel Corporation Four quadrant synapse cell employing single column summing line
JPH04345064A (ja) 1991-05-22 1992-12-01 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2717740B2 (ja) 1991-08-30 1998-02-25 三菱電機株式会社 半導体集積回路装置
EP0564204A3 (en) 1992-03-30 1994-09-28 Mitsubishi Electric Corp Semiconductor device
US5325054A (en) 1992-07-07 1994-06-28 Texas Instruments Incorporated Method and system for screening reliability of semiconductor circuits
US5306530A (en) 1992-11-23 1994-04-26 Associated Universities, Inc. Method for producing high quality thin layer films on substrates
JP3488730B2 (ja) 1993-11-05 2004-01-19 株式会社ルネサステクノロジ 半導体集積回路装置
JP3367776B2 (ja) 1993-12-27 2003-01-20 株式会社東芝 半導体装置
US5455791A (en) 1994-06-01 1995-10-03 Zaleski; Andrzei Method for erasing data in EEPROM devices on SOI substrates and device therefor
JP3003088B2 (ja) 1994-06-10 2000-01-24 住友イートンノバ株式会社 イオン注入装置
JP3549602B2 (ja) 1995-01-12 2004-08-04 株式会社ルネサステクノロジ 半導体記憶装置
JPH08255846A (ja) 1995-03-17 1996-10-01 Nippondenso Co Ltd 半導体装置及びその製造方法
JP3288554B2 (ja) 1995-05-29 2002-06-04 株式会社日立製作所 イオン注入装置及びイオン注入方法
JPH0982814A (ja) 1995-07-10 1997-03-28 Denso Corp 半導体集積回路装置及びその製造方法
US6787844B2 (en) 1995-09-29 2004-09-07 Nippon Steel Corporation Semiconductor device including transistor with composite gate structure and transistor with single gate structure, and method for manufacturing the same
JP3265178B2 (ja) 1996-02-20 2002-03-11 株式会社東芝 半導体記憶装置及びその製造方法
JPH10125064A (ja) 1996-10-14 1998-05-15 Toshiba Corp 記憶装置
JPH10208484A (ja) 1997-01-29 1998-08-07 Mitsubishi Electric Corp 半導体記憶装置のデータ読出回路及び半導体記憶装置
US5889293A (en) 1997-04-04 1999-03-30 International Business Machines Corporation Electrical contact to buried SOI structures
JP3120389B2 (ja) 1998-04-16 2000-12-25 日本電気株式会社 半導体装置
JP3699823B2 (ja) 1998-05-19 2005-09-28 株式会社東芝 半導体装置
US6072217A (en) 1998-06-11 2000-06-06 Sun Microsystems, Inc. Tunable threshold SOI device using isolated well structure for back gate
FR2779869B1 (fr) 1998-06-15 2003-05-16 Commissariat Energie Atomique Circuit integre de type soi a capacite de decouplage, et procede de realisation d'un tel circuit
US6826730B2 (en) 1998-12-15 2004-11-30 Texas Instruments Incorporated System and method for controlling current in an integrated circuit
JP3456913B2 (ja) 1998-12-25 2003-10-14 株式会社東芝 半導体装置
US6372600B1 (en) 1999-08-30 2002-04-16 Agere Systems Guardian Corp. Etch stops and alignment marks for bonded wafers
US6476462B2 (en) 1999-12-28 2002-11-05 Texas Instruments Incorporated MOS-type semiconductor device and method for making same
US6417697B2 (en) 2000-02-02 2002-07-09 Broadcom Corporation Circuit technique for high speed low power data transfer bus
US6300218B1 (en) 2000-05-08 2001-10-09 International Business Machines Corporation Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process
US6350653B1 (en) 2000-10-12 2002-02-26 International Business Machines Corporation Embedded DRAM on silicon-on-insulator substrate
JP2002164544A (ja) 2000-11-28 2002-06-07 Sony Corp 半導体装置
US6614190B2 (en) 2001-01-31 2003-09-02 Hitachi, Ltd. Ion implanter
JP3982218B2 (ja) 2001-02-07 2007-09-26 ソニー株式会社 半導体装置およびその製造方法
JP3884266B2 (ja) 2001-02-19 2007-02-21 株式会社東芝 半導体メモリ装置及びその製造方法
US6611023B1 (en) 2001-05-01 2003-08-26 Advanced Micro Devices, Inc. Field effect transistor with self alligned double gate and method of forming same
US6759282B2 (en) 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
US6498057B1 (en) 2002-03-07 2002-12-24 International Business Machines Corporation Method for implementing SOI transistor source connections using buried dual rail distribution
EP1357603A3 (fr) 2002-04-18 2004-01-14 Innovative Silicon SA Dispositif semiconducteur
US7710771B2 (en) 2002-11-20 2010-05-04 The Regents Of The University Of California Method and apparatus for capacitorless double-gate storage
JP2004179506A (ja) 2002-11-28 2004-06-24 Seiko Epson Corp Ｓｏｉ構造を有する半導体基板及びその製造方法及び半導体装置
US7030436B2 (en) 2002-12-04 2006-04-18 Micron Technology, Inc. Embedded DRAM gain memory cell having MOS transistor body provided with a bi-polar transistor charge injecting means
JP2004303499A (ja) 2003-03-31 2004-10-28 Hitachi High-Technologies Corp イオン注入装置およびイオン注入方法
US6965143B2 (en) 2003-10-10 2005-11-15 Advanced Micro Devices, Inc. Recess channel flash architecture for reduced short channel effect
JP2005158952A (ja) 2003-11-25 2005-06-16 Toshiba Corp 半導体装置及びその製造方法
JP4342970B2 (ja) * 2004-02-02 2009-10-14 株式会社東芝 半導体メモリ装置及びその製造方法
US20050255666A1 (en) 2004-05-11 2005-11-17 Miradia Inc. Method and structure for aligning mechanical based device to integrated circuits
US7112997B1 (en) 2004-05-19 2006-09-26 Altera Corporation Apparatus and methods for multi-gate silicon-on-insulator transistors
JP4795653B2 (ja) 2004-06-15 2011-10-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7190616B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. In-service reconfigurable DRAM and flash memory device
US7196921B2 (en) 2004-07-19 2007-03-27 Silicon Storage Technology, Inc. High-speed and low-power differential non-volatile content addressable memory cell and array
US7560361B2 (en) 2004-08-12 2009-07-14 International Business Machines Corporation Method of forming gate stack for semiconductor electronic device
JP2006073627A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体集積装置
US7274618B2 (en) 2005-06-24 2007-09-25 Monolithic System Technology, Inc. Word line driver for DRAM embedded in a logic process
CN1897282A (zh) * 2005-06-30 2007-01-17 St微电子克鲁勒斯图股份公司 包括具有隔离体的一个mos晶体管的存储单元
JP4967264B2 (ja) 2005-07-11 2012-07-04 株式会社日立製作所 半導体装置
JP4800700B2 (ja) 2005-08-01 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体集積回路
US7314794B2 (en) 2005-08-08 2008-01-01 International Business Machines Corporation Low-cost high-performance planar back-gate CMOS
JP4822791B2 (ja) 2005-10-04 2011-11-24 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
JP5054919B2 (ja) 2005-12-20 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100735613B1 (ko) 2006-01-11 2007-07-04 삼성전자주식회사 이온주입설비의 디스크 어셈블리
US7304903B2 (en) 2006-01-23 2007-12-04 Purdue Research Foundation Sense amplifier circuit
JP4373986B2 (ja) * 2006-02-16 2009-11-25 株式会社東芝 半導体記憶装置
JP4762036B2 (ja) 2006-04-14 2011-08-31 株式会社東芝 半導体装置
JPWO2007125775A1 (ja) 2006-04-24 2009-09-10 パナソニック株式会社 受信装置、それを用いた電子機器、及び受信方法
US7494902B2 (en) 2006-06-23 2009-02-24 Interuniversitair Microelektronica Centrum Vzw (Imec) Method of fabricating a strained multi-gate transistor
KR100843055B1 (ko) * 2006-08-17 2008-07-01 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 제조방법
US7560344B2 (en) 2006-11-15 2009-07-14 Samsung Electronics Co., Ltd. Semiconductor device having a pair of fins and method of manufacturing the same
JP2008130670A (ja) 2006-11-17 2008-06-05 Seiko Epson Corp 半導体装置、論理回路および電子機器
JP5057430B2 (ja) 2006-12-18 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路とその製造方法
JP4869088B2 (ja) 2007-01-22 2012-02-01 株式会社東芝 半導体記憶装置及びその書き込み方法
JP5019436B2 (ja) 2007-02-22 2012-09-05 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5594927B2 (ja) 2007-04-11 2014-09-24 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
FR2915024A1 (fr) 2007-04-12 2008-10-17 St Microelectronics Crolles 2 Procede de fabrication permettant l'homogeneisation de l'environnement de transistors et dispositif associe
JP2008263133A (ja) * 2007-04-13 2008-10-30 Toshiba Microelectronics Corp 半導体記憶装置およびその駆動方法
US7729149B2 (en) 2007-05-01 2010-06-01 Suvolta, Inc. Content addressable memory cell including a junction field effect transistor
EP2015362A1 (fr) 2007-06-04 2009-01-14 STMicroelectronics (Crolles 2) SAS Matrice à semi-conducteurs et procédé de fabrication correspondant
US7449922B1 (en) 2007-06-15 2008-11-11 Arm Limited Sensing circuitry and method of detecting a change in voltage on at least one input line
US7759714B2 (en) 2007-06-26 2010-07-20 Hitachi, Ltd. Semiconductor device
FR2918823B1 (fr) 2007-07-13 2009-10-16 Ecole Centrale De Lyon Etablis Cellule logique reconfigurable a base de transistors mosfet double grille
FR2919112A1 (fr) 2007-07-16 2009-01-23 St Microelectronics Crolles 2 Circuit integre comprenant un transistor et un condensateur et procede de fabrication
JP5035345B2 (ja) 2007-08-30 2012-09-26 富士通セミコンダクター株式会社 イオン注入装置、基板クランプ機構、及びイオン注入方法
JP2009059931A (ja) 2007-08-31 2009-03-19 Toshiba Corp 不揮発性半導体記憶装置
KR100884344B1 (ko) 2007-10-10 2009-02-18 주식회사 하이닉스반도체 비대칭 소스/드레인 접합을 갖는 불휘발성 메모리소자 및그 제조방법
JP5222520B2 (ja) 2007-10-11 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20090101940A1 (en) 2007-10-19 2009-04-23 Barrows Corey K Dual gate fet structures for flexible gate array design methodologies
DE102007052097B4 (de) 2007-10-31 2010-10-28 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines SOI-Bauelements mit einer Substratdiode
FR2925223B1 (fr) 2007-12-18 2010-02-19 Soitec Silicon On Insulator Procede d'assemblage avec marques enterrees
US7593265B2 (en) 2007-12-28 2009-09-22 Sandisk Corporation Low noise sense amplifier array and method for nonvolatile memory
JP5412445B2 (ja) 2008-02-20 2014-02-12 ソイテック 酸化物溶解後の酸化
US7808039B2 (en) * 2008-04-09 2010-10-05 International Business Machines Corporation SOI transistor with merged lateral bipolar transistor
JP6053250B2 (ja) 2008-06-12 2016-12-27 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
WO2010007478A1 (fr) 2008-06-13 2010-01-21 Yale University Dispositifs à semi-conducteurs à oxyde de métal complémentaire améliorés
US8120110B2 (en) 2008-08-08 2012-02-21 International Business Machines Corporation Semiconductor structure including a high performance FET and a high voltage FET on a SOI substrate
US8012814B2 (en) 2008-08-08 2011-09-06 International Business Machines Corporation Method of forming a high performance fet and a high voltage fet on a SOI substrate
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
KR101522400B1 (ko) 2008-11-10 2015-05-21 삼성전자주식회사 인버터 및 그를 포함하는 논리소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226463A1 (en) * 2002-08-29 2006-10-12 Micron Technology, Inc. Merged MOS-bipolar capacitor memory cell
US6825524B1 (en) * 2003-08-29 2004-11-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US7109532B1 (en) * 2003-12-23 2006-09-19 Lee Zachary K High Ion/Ioff SOI MOSFET using body voltage control
US20060220085A1 (en) * 2005-03-31 2006-10-05 Zong-Liang Huo Single transistor floating body DRAM cell having recess channel transistor structure and method of fabricating the same
US20060267064A1 (en) * 2005-05-31 2006-11-30 Infineon Technologies Ag Semiconductor memory device
US20070075366A1 (en) * 2005-10-03 2007-04-05 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same

Also Published As

Publication number Publication date
JP5420517B2 (ja) 2014-02-19
JP2011146685A (ja) 2011-07-28
KR20110083470A (ko) 2011-07-20
FR2955204B1 (fr) 2012-07-20
TW201126699A (en) 2011-08-01
SG173247A1 (en) 2011-08-29
KR101135826B1 (ko) 2012-04-16
EP2346077A1 (fr) 2011-07-20
CN102130128A (zh) 2011-07-20
TWI470771B (zh) 2015-01-21
CN102130128B (zh) 2014-01-08
US20110170343A1 (en) 2011-07-14
US8305803B2 (en) 2012-11-06

Similar Documents

Publication Publication Date Title
FR2955204A1 (fr) Cellule memoire dram disposant d'un injecteur bipolaire vertical
JP4064607B2 (ja) 半導体メモリ装置
EP1495496B1 (fr) Dispositif semiconducteur de memoire, non volatile, programmable et effacable electriquement, a une seule couche de materiau de grille, et plan memoire correspondant
US10403627B2 (en) Memory device for a dynamic random access memory
EP2415079B1 (fr) Circuit integre realise en soi presentant des transistors a tensions de seuil distinctes
US8817534B2 (en) Techniques for providing a semiconductor memory device
TWI476901B (zh) 具有接面場效電晶體裝置結構之低功率記憶體裝置
FR2958441A1 (fr) Circuit pseudo-inverseur sur seoi
CN107799525B (zh) 存储器单元
KR101593612B1 (ko) 더블게이트 플로팅 바디 메모리 다바이스
FR2953643A1 (fr) Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2725309A1 (fr) Dispositif memoire non volatile a semi-conducteurs et procede de fabrication de celui-ci
JP2011176281A (ja) チャネルが埋込み誘電体層を通り抜けているメモリセル
EP2750179B1 (fr) Circuit intégré comprenant une cellule d'arbre d'horloge
FR3080949A1 (fr) Dispositif de memoire non volatile du type a piegeage de charges et procede de fabrication
FR2953636A1 (fr) Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR3064396A1 (fr) Cellule memoire sram
FR2491666A1 (fr) Dispositif semi-conducteur de memorisation, tel que par exemple une memoire dynamique a acces direct du type mos
FR2905524A1 (fr) Dispositif de type mosfet partiellement deserte comportant un isolant de grille en deux parties et utilisation comme cellule de memoire
US9059030B2 (en) Memory cells having capacitor dielectric directly against a transistor source/drain region
JP2007328871A (ja) 半導体メモリデバイスおよびその動作方法
EP1355361A1 (fr) Procédé pour créer une charge électrique dans le corps d'un composant semi-conducteur
EP4195905A1 (fr) Dispositif de pilotage de transistors et procédé de pilotage
FR2990553A1 (fr) Injection fet complementaire pour une cellule a corps flottant
EP1262997A1 (fr) Procédé d'effacement d'une cellule-mémoire de type FAMOS, et cellule-mémoire correspondante

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120423

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15